JP4056213B2 - 位相差信号発生回路並びにこれを用いた多相クロック発生回路及び集積回路 - Google Patents
位相差信号発生回路並びにこれを用いた多相クロック発生回路及び集積回路 Download PDFInfo
- Publication number
- JP4056213B2 JP4056213B2 JP2000337057A JP2000337057A JP4056213B2 JP 4056213 B2 JP4056213 B2 JP 4056213B2 JP 2000337057 A JP2000337057 A JP 2000337057A JP 2000337057 A JP2000337057 A JP 2000337057A JP 4056213 B2 JP4056213 B2 JP 4056213B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- circuit
- phase difference
- degrees
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【本発明の属する技術分野】
本発明は、多相クロックを発生するための位相差信号発生回路、この位相差信号発生回路を用いた多相クロック発生回路、及び前記位相差信号発生回路又は前記多相クロック発生回路を用いた集積回路に関する。
【０００２】
【従来の技術】
近年、データ通信速度の高速化に伴い、データの処理に必要なクロック信号が高速化している。しかし、発振回路により発生可能な最高クロック周波数はデバイスの性能によって制限されるので、その周波数を越えたクロック信号を用いることはできない。加えて、発振器で発生したクロック信号をバッファ回路で分配可能な最高周波数もデバイスの性能によって決まっているので、同様にクロック信号の周波数は制限される。
【０００３】
このようなデバイスの性能に起因するクロック周波数の限界を克服するための技術として、複数の位相を持つ低周波数のクロックでデータを処理する多相クロック方式がある。多相クロックの例としては、０度の基準クロック信号に対して９０度、１８０度、２７０度の位相のクロック信号を加えた４相クロックや、４５度、９０度、１３５度、１８０度、２２５度、２７０度、３１５度のクロック信号を加えた８相クロックなどがある。例えば４相クロックを用いてデータを処理した場合、単一の位相を用いた場合に比べて、４倍の速度でデータを処理することができる。
【０００４】
このような多相クロックは、従来、ＰＬＬなどのクロック発生回路によって作成されている。しかしながらこの方法では、ＰＬＬで発生した多相クロックをチップ全体に分配する必要があるので、クロックドライバの消費電力の増大や多相クロック間のスキュー等の問題が生ずる。
【０００５】
したがって、集積回路において多相クロックを発生する場合、特定の位相差を持ったクロック信号を発生する位相差信号発生回路を、クロック発生回路とは別に持つ必要がある。例えば、４相クロックでは９０度、８相クロックでは４５度の位相差信号発生回路が必要である。
【０００６】
従来の位相差信号発生回路の第一例として、アイ・イー・イー・イー・ジャーナル・オブ・ソリッド・ステイト・サーキット、第三２巻、第一１号、１６８３頁(Stefanos Sidiropoulos et al.,"A Semidigital Dual Delay-Locked Loop",IEEE J. Solid-State Circuits,vol.32,No.11,pp.1683-1692,Nov.1997)において提案されている回路を図９に示す。この位相差信号発生回路は、入力端子１２１、ディレイ素子１２２からなるディレイライン１２３、バッファ回路１２４、ディレイライン制御回路１２５、出力端子１２６から構成される。
【０００７】
かかる構成において入力端子１２１にクロック信号を入力すると、ディレイライン制御回路１２５により、信号１２７と信号１２８との間の位相差が１８０度となるようにディレイライン１２３の遅延値が制御される。このとき、ディレイライン１２３は６つのディレイ素子１２２により構成されるので、ディレイ素子１２２一段当たりの遅延値は３０度となる。６つのディレイ素子１２２からの出力信号は、それぞれバッファ回路１２４を通り、出力端子１２６へ出力される。したがって、６つの出力端子１２６にはそれぞれ３０度の位相差を持ったクロック信号が得られる。
【０００８】
位相差信号発生回路の第二例として、実開昭５７-０３４７２９号公報に開示された９０度位相差信号発生回路を図１０に示す。この９０度位相発生回路は、搬送波発振器１３０１、ゲート回路１３０２、Ｄフリップフロップ（以下ＦＦという。）１３０３、ＦＦ１３０４、ＦＦ１３０５により構成される。
【０００９】
かかる構成において、搬送波発振回路１３０１の出力信号１３０６は、ゲート回路１３０２へ出力されて、逆相の出力信号１３０７と、同相の出力信号１３０８とに分かれる。ＦＦ１３０３及びＦＦ１３０４は、それぞれ信号１３０７又は信号１３０８の立ち上がりでその論理状態が反転する。したがって、ＦＦ１３０３の出力信号１３０９と、ＦＦ１３０４の出力信号１３１０とは、互いに９０度の位相差を持ったクロック信号となる。ＦＦ１３０５は、信号１３０９の位相が信号１３１０の位相に比べて遅れるときに、リセット信号１３１１をＦＦ１３０４に与える。これにより、ＦＦ１３０４の出力信号１３１０が常にＦＦ１３０３の出力信号１３０９に対して遅れるので、それぞれの位相関係が確定する。
【００１０】
位相差信号発生回路の第三例として、特開昭６３-１２１３０７号公報に開示された９０度位相差信号発生装置を図１１［１］に示す。この９０度位相発生回路は、入力端子１４０１、第一の分配回路１４０２、第二の分配回路１４０３、反転回路１４０４、加算回路１４０５、加算回路１４０６、遅延回路１４０７、第三の分配回路１４０８により構成される。
【００１１】
かかる構成において、入力端子１４０１に与えられた原信号は分配器１４０２で２つに分配され、一方の信号は分配器１４０３で更に２つに分配される。分配器１４０３から出力される一方の信号は、信号１４０９として加算回路１４０５に与えられ、他方の信号は反転回路１４０４で位相反転されて信号１４１１として加算回路１４０６に与えられる。また、分配器１４０２から出力される他方の信号は遅延回路１４０７で所定の位相θだけ遅延され、この遅延信号が分配器１４０８で２つに分配される。この分配器１４０８から出力される一方の信号は信号１４１０として加算回路１４０５に与えられ、他方の信号は信号１４１２として加算回路１４０６に与えられる。そして、加算回路１４０５から出力信号１４１３が出力され、加算回路１４０６から出力信号１４１４が出力される。このようにして得られた出力信号１４１３，１４１４の位相差は９０度となる。
【００１２】
この回路の原理を図１１［２］のベクトル図で幾何学的に説明する。信号１４０９のベクトルａと信号１４１１のベクトルｂと信号１４１０，１４１２のベクトルｃ，ｄとは、原信号から分配回路により分配された信号のベクトルであるので、ともに等しい大きさである。そして、ベクトルａとベクトルｃとの合成ベクトルＰが出力信号１４１３であり、ベクトルｂとベクトルｄとの合成ベクトルＱが出力信号１４１４である。図１１［２］において、点ＯはＰＱを直径とする円周上に存在し、∠ＰＯＱは９０度である。つまり、出力信号１４１３，１４１４の位相差は９０度となる。
【００１３】
【発明が解決しようとする課題】
しかしながら、第一従来例を示す図９の回路では、ディレイラインの遅延調整に制御回路１２５を用いたフィードバック制御を用いているため、回路が複雑になるとともに、フィードバック系を安定して動作させるために緻密な回路設計が必要となる。更に、回路が複雑であるために、回路規模や消費電力も大きい。
【００１４】
第二従来例を示す図１０の回路では、ＦＦ１３０３，１３０４を用いてクロック信号１３０７，１３０８を分周することで、出力信号１３０９，１３１０を発生している。そのため、発振器１３０１は、所望のクロック周波数に対して２倍のクロック周波数で発振する必要がある。つまり図１０の回路で生成可能なクロック周波数は、発振器１３０１で発振可能な最高周波数の半分に制限される。
【００１５】
第三従来例を示す図１１の回路では、遅延回路１４０７の遅延値をクロック位相に換算した値が９０度よりも大きい場合は、信号１４０９と信号１４１０との位相差が９０度以上となり、これらが加算回路１４０５に入力される。一方、遅延回路１４０７の遅延値が９０度よりも小さい場合は、信号１４１１と信号１４１２との位相差が９０度以上になり、これらが加算回路１４０６に入力される。したがって、いずれの場合も９０度以上の位相差をもった信号が加算器に入力される。電子回路を用いて９０度以上の位相差を持った信号の加算を行った場合、位相差が９０度を越えると加算器からの出力振幅が急激に減少するため、安定した回路動作ができない。したがって、図１１の回路を電子回路で用いて正しく動作させることは困難である。
【００１６】
【発明の目的】
そこで、本発明の目的は、分周器を用いずに、回路規模が小さく、電子回路により容易に構成可能な位相差信号発生回路を提供することにある。更に、当該位相差信号発生回路を用いて容易に構成可能な多相クロック発生回路、当該位相差信号発生回路又は当該多相クロック発生回路を含んだ集積回路を提供することにある。
【００１７】
【問題を解決するための手段】
請求項１記載の位相差信号発生回路は、ｎを２以上のただ一つの自然数、ｋを１以上かつｎ−１以下の少なくとも一つの自然数、ｘを任意の実数としたとき、位相０度の第一の入力信号を（ｎ−ｋ）ｘ度遅延させて出力するとともに当該第一の入力信号をｎｘ度遅延させて出力する遅延回路と、この遅延回路から出力された位相ｎｘ度の信号と位相θ度の第二の入力信号とをｋ：ｎ−ｋの割合で位相補間して位相（ｎ−ｋ）ｘ＋ｋθ／ｎ度の信号を出力する位相補間回路と、前記位相補間回路と同じ遅延時間を有する第三の遅延回路を備え、 前記遅延回路から出力された位相（ｎ−ｋ）ｘ度の信号を更に前記第三の遅延回路によって遅延させて出力することを特徴とするものである。また、ｋは、１以上かつｎ−１以下の少なくとも一つの自然数であるから、１以上かつｎ−１以下の全ての自然数としてもよい（請求項３）。
【００１８】
位相補間回路は、位相ｎｘ度の信号と位相θ度の信号とをｋ：ｎ−ｋの割合で位相補間して出力する。したがって、位相補間回路の出力信号の位相φは、
φ＝｛（ｎ−ｋ）ｎｘ＋ｋθ｝／ｎ＝（ｎ−ｋ）ｘ＋ｋθ／ｎ
度となる。ここで、遅延回路から別途出力された位相（ｎ−ｋ）ｘ度の信号と位相φの信号との差は、ｘを含む項が消去された位相差ｋθ／ｎとなる。この位相差ｋθ／ｎは、ｘを含まないので、ｘの変動の影響を受けない。
【００１９】
請求項２記載の位相差信号発生回路は、ｎを２以上のただ一つの自然数、ｋを１以上かつｎ−１以下の少なくとも一つの自然数、ｘを任意の実数としたとき、位相０度の第一の入力信号をｎｘ度遅延させて出力する第一の遅延回路と、この第一の遅延回路から出力された位相ｎｘ度の信号と位相θ度の第二の入力信号とをｋ：ｎ−ｋの割合で位相補間して位相（ｎ−ｋ）ｘ＋ｋθ／ｎ度の信号を出力する位相補間回路と、この位相補間回路から出力された信号をｋｘ度遅延させて出力する第二の遅延回路と、前記位相補間回路と同じ遅延時間を有する第三の遅延回路を備え、前記第一の遅延回路から出力された信号を更に前記第三の遅延回路によって遅延させて出力することを特徴とするものである。また、ｋは、１以上かつｎ−１以下の少なくとも一つの自然数であるから、１以上かつｎ−１以下の全ての自然数としてもよい（請求項４）
【００２０】
位相補間回路は、位相ｎｘ度の信号と位相θ度の信号とをｋ：ｎ−ｋの割合で位相補間して出力する。したがって、位相補間回路の出力信号の位相φは、
φ＝｛（ｎ−ｋ）ｎｘ＋ｋθ｝／ｎ＝（ｎ−ｋ）ｘ＋ｋθ／ｎ
度となる。ここで、第一の遅延回路から出力された位相ｎｘ度の信号と第二の遅延回路から出力された位相φをｋｘ度遅延させた信号との差は、ｘを含む項が消去された位相差ｋθ／ｎとなる。この位相差ｋθ／ｎは、ｘを含まないので、ｘの変動の影響を受けない。
【００２１】
請求項１乃至４に記載の位相信号発生回路は、前記位相補間回路と同じ遅延時間を有する第三の遅延回路を備えることにより、位相補間回路の遅延時間の影響が除去された、正確な位相差ｋθ／ｎが得られる。
【００２２】
また、前記第二の入力信号として、前記第一の入力信号の反転信号を用いる、としてもよい（請求項５）。この場合は、入力信号が一つだけでもよい。更に、前記ｎが３、前記ｋが１及び２としてもよく（請求項６）、前記ｎが２、前記ｋが１としてもよい（請求項７）。
【００２３】
本発明に係る多相クロック発生回路は、複数個の本発明に係る位相差信号発生回路から構成され、これらに位相の異なる２つの入力信号が入力されることを特徴とする。かかる構成により、クロックの位相は均等に位相補間され、多相クロックを作成することができる。また、本発明に係る集積回路は、本発明に係る位相差信号発生回路又は本発明に係る多相クロック発生回路が内部に含まれていることを特徴とする。
【００２４】
換言すると、本発明に係る位相差信号発生回路は、入力信号を遅延させる遅延回路と、入力された２つのクロック信号の中間の位相を持ったクロック信号を出力する位相補間回路により構成される。かかる構成により、入力にθ度の位相差を持ったクロック信号を与えた場合、デバイス性能の変動や信号伝送路における寄生素子の影響により遅延回路の遅延値が変動しても、出力には一定の位相差θ／２を持ったクロック信号が得られる。
【００２５】
ここで、設計時に遅延回路の遅延値を２つの入力クロック信号の位相差θに応じて調整することで、位相補間回路に入力される２つの信号間の位相差を０度にすることができる。なお、上述したようなデバイス性能の変動や信号伝送路における寄生素子の影響により遅延回路の遅延値が変動した場合に、位相補間回路に入力される２つの信号に微小な位相差が発生する。本発明に係る位相差信号発生回路では、この微小な位相差を位相補間回路を用いて補間することで、遅延値の変動を補償し出力クロック信号の位相差をθ／２度に保っている。このような微小な位相差の位相補間を行う回路は、電子回路により容易に構成可能である。
【００２６】
【発明の実施の形態】
図１［１］は、本発明に係る位相差信号発生回路の第一実施形態を示すブロック図である。図１［２］は、図１［１］における位相補間回路の動作を示すタイムチャートである。以下、これらの図面に基づき説明する。
【００２７】
本実施形態の位相差信号発生回路は、遅延回路１１ａ，１１ｂ、位相補間回路１２等により構成される。遅延回路１１ａ，１１ｂは、ともに入力信号の位相をｘ度遅延させる。位相補間回路１２は、図１［２］に示すように、入力された２つのクロック信号の中間の位相を持ったクロック信号を出力する。ここで、入力信号１３，１４として与えられるクロック信号の位相を、それぞれ０度，θ度とする。
【００２８】
まず、入力信号１３は遅延回路１１ａに入力され、位相ｘ度の信号１５として出力される。信号１５は、更に遅延回路１１ｂに入力されて、位相２ｘ度の信号１６となる。信号１６と信号１４とは位相補間回路１２に入力され、信号１７として出力される。ここで信号１７は、位相補間回路１２の出力であるから、信号１６と信号１４との中間の位相となり、
（２ｘ＋θ）／２＝ｘ＋θ／２ …(１)
となる。
【００２９】
したがって、信号１７と信号１５との位相差は、
（ｘ＋θ／２）−ｘ＝θ／２ …(２)
であり、ｘの値に関わらずθ／２度となる。つまり、入力にθ度の位相差を持ったクロック信号を与えた場合、遅延値ｘが変動しても、遅延回路１１ａと遅延回路１１ｂとの遅延値ｘは同じであるので、出力には一定の位相差θ／２を持ったクロック信号が得られる。
【００３０】
このとき、位相補間回路１２に入力される２つの信号の位相差は、（２ｘ−θ）度である。そのため、設計時に遅延回路１１ａ，１１ｂの遅延値ｘを２つの入力クロック信号の位相差θに応じて調整することにより、位相補間回路１２に入力される２つの信号の位相差を０度にすることができる。
【００３１】
また、デバイス性能の変動や信号伝送路における寄生素子の影響により遅延回路１１ａ，１１ｂの遅延値ｘが変動した場合は、位相補間回路１２に入力される２つの信号に微小な位相差が発生する。本実施形態の位相差信号発生回路では、この微小な位相差を位相補間回路１２を用いて補間することにより、遅延値ｘの変動を補償し出力クロック信号の位相差をθ／２度に保っている。このような微小な位相差の位相補間を行う回路は、電子回路により容易に構成可能である。なお、遅延回路１１ａ，１１ｂは、同じ半導体集積回路内に形成されているので、温度や電源電圧の影響によって同じように遅延値ｘが変動する。
【００３２】
図２［１］は、本発明に係る位相差信号発生回路の第二実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００３３】
本実施形態の位相差信号発生回路は、第一実施形態に示した位相差信号発生回路に遅延回路３３を加えた構成になっている。すなわち、本実施形態の位相差信号発生回路は、遅延回路３１ａ，３１ｂ、位相補間回路３２、遅延回路３３等により構成される。遅延回路３１ａ，３１ｂは、入力信号の位相をｘ度遅延させる。位相補間回路３２は、前述したように、入力された２つのクロック信号の中間の位相を持ったクロック信号を出力する。ただし、本実施形態における位相補間回路３２は、内部での信号遅延が無視できないため、遅延値ｙを持っている。遅延回路３３は、位相補間回路３２と同等の遅延値ｙを持ったものである。
【００３４】
かかる構成により、出力信号３４の位相はｘ＋ｙ度となり、出力信号３５の位相はｘ＋θ／２＋ｙ度となる。したがって、信号３４と信号３５の位相差は、
（ｘ＋θ／２＋ｙ）−ｘ＋ｙ＝θ／２ …(３)
であり、ｘ，ｙの値に関わらずθ／２度となる。
【００３５】
図２［２］は、本発明に係る位相差信号発生回路の第三実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００３６】
本実施形態の位相差信号発生回路は、第一実施形態の位相差信号発生回路に対し、入力信号を一つに減らし、反転回路４２を加えた構成になっている。すなわち、本実施形態の位相差信号発生回路は、遅延回路４１ａ，４１ｂ、反転回路４２、位相補間回路４３等により構成される。
【００３７】
まず、入力信号４４は、２つに分岐され遅延回路４１ａと反転回路４２とにそれぞれ入力される。遅延回路４１ａに入力された信号は、位相ｘ度の信号４５として出力される。信号４５は、もう一つの遅延回路４１ｂに入力され、位相２ｘ度の信号４６となる。一方、反転回路４２に入力された信号４４は位相が反転され、位相１８０度の信号４７となる。信号４６と信号４７とは、位相補間回路４３に入力され、信号４８として出力される。
【００３８】
ここで、信号４８は位相補間回路４３の出力であるから、信号４６と信号４７との中間の位相
（２ｘ＋１８０）／２＝ｘ＋９０ …(４)
となる。したがって信号４５と信号４８との位相差は
（ｘ＋９０）−ｘ＝９０ …(５)
となり、ｘの値に関わらず９０度となる。すなわちデバイス性能の変動や信号伝送路における寄生素子の影響により遅延回路４１ａ，４１ｂの遅延値ｘが変動しても、出力には９０度の位相差を持ったクロック信号が得られる。
【００３９】
図３［１］は、本発明に係る位相差信号発生回路の第四実施形態を示すブロック図である。図３［２］は、図３［１］における位相補間回路の動作を示すタイムチャートである。以下、これらの図面に基づき説明する。
【００４０】
本実施形態の位相差信号発生回路は、遅延回路５０１ａ〜５０１ｆ、位相補間回路５０２、位相補間回路５０３等により構成される。遅延回路５０１ａ〜５０１ｆは、それぞれ入力信号の位相をｘ度遅延させる。位相補間回路５０２は、入力された２つのクロック信号を１：２の割合で位相補間するクロック信号を出力する。同様に、位相補間回路５０３は入力された２つのクロック信号を２：１の割合で位相補間するクロック信号を出力する。ここで、入力信号５０４，５０５として与えられるクロック信号の位相を、それぞれ０度，θ度とする。
【００４１】
まず、入力信号５０４は、三段の遅延回路５０１ａ〜５０１ｃにより遅延され、位相３ｘ度の出力信号５０６として出力される。信号５０６と信号５０５とは位相補間回路５０２に入力され、信号５０７として出力される。ここで、信号５０７は、位相補間回路５０２の出力であるから、信号５０６と信号５０５とをそれぞれ１：２の割合で位相補間した信号となる。すなわち、信号５０７の位相は
（２・３ｘ＋１・θ）／３＝２ｘ＋θ／３ …(６)
度となる。更に、信号５０７は、遅延回路５０１ｄに入力されてｘ度遅延され、位相３ｘ＋θ／３度の信号５０８として出力される。
【００４２】
また、信号５０６と信号５０５は、位相補間回路５０３にも入力され、信号５０９として出力される。ここで、信号５０９は、位相補間回路５０２の出力であるから、信号５０６と信号５０５とを２：１の割合で位相補間した信号となる。すなわち、信号５０９の位相は、
（１・３ｘ＋２・θ）／３＝ｘ＋２θ／３ …(７)
度となる。更に、信号５０９は、二段の遅延回路５０１ｅ，５０１ｆに入力され２ｘ度遅延され、位相３ｘ＋２θ／３度の信号５１０として出力される。
【００４３】
したがって、信号５０６と信号５０８との位相差は
（３ｘ＋θ／３）−３ｘ＝θ／３ …(８)
となり、信号５０８と信号５１０との位相差は
（３ｘ＋２θ／３）−（３ｘ＋θ／３）＝θ／３ …(９)
となり、どちらもｘの値に関わらずθ／３度となる。つまり、入力にθ度の位相差を持ったクロック信号を与えた場合、デバイス性能の変動や信号伝送路における寄生素子の影響により遅延回路５０１ａ〜５０１ｆの遅延値ｘが変動しても、出力には一定の位相差θ／３度を持ったクロック信号が得られる。
【００４４】
図４は、本発明に係る位相差信号発生回路の第五実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００４５】
本実施形態の位相差信号発生回路は、遅延回路７０１、複数の位相補間回路からなる位相補間部７０２、複数の遅延回路からなる遅延部７０３等により構成される。遅延回路７０１は、入力信号の位相をｎｘ度遅延させる回路である。位相補間部７０２は、それぞれ１：ｎ−１，…，ｋ：ｎ−ｋ，ｋ＋１：ｎ−ｋ−１，…，ｎ−１：１の割合で位相補間を行うｎ−１個の位相補間回路からなる。遅延部７０３は、それぞれｘ，…，ｋｘ，（ｋ＋１）ｘ，…，（ｎ−１）ｘの遅延値を持つｎ−１個の遅延回路からなる。ただしｋ，ｎは自然数である。ここで、入力信号７０４，７０５として与えられるクロック信号の位相を、それぞれ０度，θ度とする。
【００４６】
まず、入力信号７０４は、遅延回路７０１により遅延され、位相ｎｘ度の信号７０６として出力される。信号７０６と信号７０５とは位相補間部７０２中の位相補間回路７０７，…にそれぞれ入力され、位相補間回路７０７，…からの出力は遅延部７０３の遅延回路７０９，…にそれぞれ入力される。遅延部７０３からの出力信号がそれぞれ本実施形態の位相差信号発生回路の出力信号になる。
【００４７】
ここで、信号７０６と信号７０５とは位相補間回路７０７に入力され、信号７０８として出力される。信号７０８は位相補間回路７０７の出力であるから、信号７０６と信号７０５とをそれぞれ１：ｎ−１の割合で位相補間した信号となる。すなわち、信号７０８の位相は
｛（ｎ−１）・ｎｘ＋θ｝／ｎ＝ｎｘ−ｘ＋θ／ｎ …(１０)
度となる。更に、信号７０８は、遅延回路７０８に入力されてｘ度遅延され、位相ｎｘ＋θ／ｎ度の信号７１０として出力される。したがって信号７０６と信号７１０の位相差は
（ｎｘ＋θ／ｎ）−ｎｘ＝θ／ｎ …(１１)
となり、ｘの値に関わらずθ／ｎ度となる。
【００４８】
また、ｋ番目の位相補間回路７１１に注目すると、信号７０６と信号７０５とは、位相補間回路７１１に入力され、信号７１２として出力される。信号７１２は、位相補間回路７１１の出力であるから、信号７０６と信号７０５とをｋ：ｎ−ｋの割合で位相補間した信号となる。すなわち、信号７１２の位相は、
｛（ｎ−ｋ）ｎｘ＋ｋθ｝／ｎ＝ｎｘ−ｋｘ＋ｋθ／ｎ …(１２)
度となる。更に信号７１２は遅延回路７１３に入力されてｋｘ度遅延されるので、出力信号７１４の位相は、
（ｎｘ−ｋｘ＋ｋθ／ｎ）＋ｋθ＝ｎｘ＋ｋθ／ｎ …(１３)
度となる。
【００４９】
続いて、ｋ＋１番目の位相補間回路７１５に注目すると、信号７０６と信号７０５とは、位相補間回路７１５に入力され、信号７１６として出力される。ここで、信号７１６は、位相補間回路７１５の出力であるから、信号７０６と信号７０５とをｋ＋１：ｎ−ｋ−１の割合で位相補間した信号となる。すなわち、信号７１６の位相は、
｛（ｎ−ｋ−１）・ｎｘ＋（ｋ＋１）θ｝／ｎ＝ｎｘ−（ｋ＋１）ｘ＋（ｋ＋１）θ／ｎ …(１４)
度となる。更に、信号７１６は、遅延回路７１７に入力されて（ｋ＋１）ｘ度遅延され、位相ｎｘ＋（ｋ＋１）θ／３度の信号７１８として出力される。したがって信号７１４と信号７１８との位相差は
｛ｎｘ＋（ｋ＋１）θ／ｎ｝−｛ｎｘ＋ｋθ／ｎ｝＝θ／ｎ …(１５)
となり、ｘの値に関わらずθ／ｎ度となる。したがって、式（１３）により、出力には、ｎｘ，ｎｘ＋θ／ｎ，ｎｘ＋２θ／ｎ，…，ｎｘ＋（ｎ−１）θ／ｎという、それぞれθ／ｎの位相差を持ったｎ個のクロック信号が得られる。
【００５０】
図５は、本発明に係る多相クロック発生回路の第一実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００５１】
本実施形態の多相クロック発生回路は、第一の位相差信号発生回路８１と第二の位相差信号発生回路８２とを備えている。これらの位相差信号発生回路８１，８２は図１に示した回路である。位相差信号発生回路８１，８２の入力端子ｐ，ｑはそれぞれ図１の入力端子（入力信号１３，１４）に対応し、出力端子ｒ，ｓはそれぞれ図１の出力端子（出力信号１５，１７）に対応する。ここで入力信号８３，８４はそれぞれ０度，１８０度の位相を持ったクロック信号である。
【００５２】
まず、位相差信号発生回路８１において、信号８３が入力端子ｐに、信号８４が入力端子ｑにそれぞれ入力され、９０度の位相差を持った２個のクロック信号が出力端子ｒ，ｓから出力される。また、第二の位相差信号発生回路８２において、信号８３が入力端子ｑに、信号８４が入力端子ｐにもそれぞれ入力され、９０度の位相差を持った２個のクロック信号が出力端子ｒ，ｓから出力される。ここで、位相差信号発生回路８１への入力信号と位相差信号発生回路８２への入力信号とが１８０度の位相差を持つように接続しているので、出力されるクロック信号も１８０度の位相差を持つ。したがって、出力信号はそれぞれ９０度ずつの位相差を持った０度，９０度，１８０度，２７０度の４個のクロック信号（４相クロック）となる。
【００５３】
図６は、本発明に係る多相クロック発生回路の第二実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００５４】
本実施形態の多相クロック発生回路は、位相差信号発生回路９１，９２，９３，９４，９５，９６により構成される。これらの位相差信号発生回路９１〜９６は、図１に示した位相差信号発生回路である。ここで、入力信号９７，９８は、それぞれ０度，１８０度の位相を持ったクロック信号である。
【００５５】
まず、入力信号９７，９８は、位相差信号発生回路９１，９２に入力され、位相差信号発生回路９１，９２から４相クロックとして出力される。したがって、位相差信号発生回路９３，９４，９５，９６にはそれぞれ９０度の位相差を持ったクロック信号が入力され、位相差信号発生回路９３，９４，９５，９６から４５度の位相差をもった８個のクロック信号が出力される。ここで、位相差信号発生回路９３，９４，９５，９６への入力信号がそれぞれ９０度の位相差を持つように接続しているので、０度，４５度，９０度，１３５度，１８０度，２２５度，２７０度，３１５度の８個のクロック信号、すなわち８相クロックが得られる。
【００５６】
図７は、本発明に係る多相クロック発生回路の第三実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００５７】
本実施形態の多相クロック発生回路は、ｎ段の本発明に係る位相差信号発生回路により構成される。ｋ段目に用いられる位相差信号発生回路は２ｋ個である（ｎ，ｋは自然数）。ここで入力信号１０４，１０５はそれぞれ０度，１８０度の位相を持ったクロック信号である。
【００５８】
まず、１段目の位相差信号発生回路１０１により４相クロックが発生される。２段目の位相差信号発生回路１０２は、４相クロック入力に基づいて８相クロックを発生する。ｋ段目の位相差信号発生回路（図示せず）は、２ｋ相クロック入力に基づいて２ｋ＋１相クロックを発生する。このようにして、出力部１０６には、それぞれ３６０／（２ｎ＋１）の位相差を持った２ｎ＋１相クロックが得られる。
【００５９】
図８は、本発明に係る集積回路の一実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００６０】
本実施形態の集積回路１１１は、クロック信号発生回路１１２、多相クロック発生回路１１３、シリアル・パラレル変換回路１１４等により構成される。多相クロック発生回路１１３、図５に示される多相クロック発生回路である。また、シリアル・パラレル変換回路１１４は４相クロックにより動作する論理回路である。
【００６１】
クロック信号発生回路１１２で発生したクロック信号１１５は、多相クロック発生回路１１３に入力され、多相クロック発生回路１１３により４相クロック信号１１６として出力され、シリアル・パラレル変換回路１１４に入力される。かかる構成により、４相クロック信号１１６がシリアル・パラレル変換回路１１４に供給され、シリアル・パラレル変換回路１１４が動作可能となる。
【００６２】
一般に、クロック信号発生回路１１２とシリアル・パラレル変換回路１１４とは、集積回路１１１の内部で離れた位置に配置されていることが多い。そのため、集積回路１１１内部で多相クロック発生回路１１３を用いることによって、４相クロック信号１１６をシリアル・パラレル変換回路１１４の直近で作成することが可能となる。つまり、本実施形態の集積回路１１１によれば、多相クロック間のスキューやクロックドライバの消費電力の増大を抑えることが可能となる。
【００６３】
【発明の効果】
以上説明したように、本発明に係る位相差信号発生回路は、デバイス性能の変動や信号伝送路における寄生素子の影響にかかわらず、フィードバック制御を用いずに単純な構成で、特定の位相差を持ったクロック信号を発生することが可能である。また、本発明に係る多相クロック発生回路は、本発明に係る位相差信号発生回路を用いて容易に構成可能である。更に、本発明に係る集積回路は、本発明に係る位相差信号発生回路又は本発明に係る多相クロック発生回路を内部に含んでいるので、多相クロック間のスキューやクロックドライバの消費電力の増大を抑えることができる。
【図面の簡単な説明】
【図１】図１［１］は本発明に係る位相差信号発生回路の第一実施形態を示すブロック図である。図１［２］は図１［１］における位相補間回路の動作を示すタイムチャートである。
【図２】図２［１］は本発明に係る位相差信号発生回路の第二実施形態を示すブロック図である。図２［２］は本発明に係る位相差信号発生回路の第三実施形態を示すブロック図である。
【図３】図３［１］は本発明に係る位相差信号発生回路の第四実施形態を示すブロック図である。図３［２］は図３［１］における位相補間回路の動作を示すタイムチャートである。
【図４】本発明に係る位相差信号発生回路の第五実施形態を示すブロック図である。
【図５】本発明に係る多相クロック発生回路の第一実施形態を示すブロック図である。
【図６】本発明に係る多相クロック発生回路の第二実施形態を示すブロック図である。
【図７】本発明に係る多相クロック発生回路の第三実施形態を示すブロック図である。
【図８】本発明に係る集積回路の一実施形態を示すブロック図である。
【図９】従来の位相差信号発生回路の第一例を示すブロック図である。
【図１０】従来の位相差信号発生回路の第二例を示すブロック図である。
【図１１】図１１［１］は従来の位相差信号発生回路の第三例を示すブロック図である。図１１［２］は図１１［１］の位相差信号発生回路の動作を示すベクトル図である。
【符号の説明】
１１ａ，１１ｂ，３１ａ，３１ｂ，５０１ａ〜５０１ｆ，７０１，７０９，７１３，７１７ 遅延回路
１２，３２，４３，５０２，５０３，７０７，７１１，７１５ 位相補間回路
８１，８２，９１〜９６，１０１〜１０３ 位相差信号発生回路
１１１ 集積回路
１１３ 多相クロック発生回路
【本発明の属する技術分野】
本発明は、多相クロックを発生するための位相差信号発生回路、この位相差信号発生回路を用いた多相クロック発生回路、及び前記位相差信号発生回路又は前記多相クロック発生回路を用いた集積回路に関する。
【０００２】
【従来の技術】
近年、データ通信速度の高速化に伴い、データの処理に必要なクロック信号が高速化している。しかし、発振回路により発生可能な最高クロック周波数はデバイスの性能によって制限されるので、その周波数を越えたクロック信号を用いることはできない。加えて、発振器で発生したクロック信号をバッファ回路で分配可能な最高周波数もデバイスの性能によって決まっているので、同様にクロック信号の周波数は制限される。
【０００３】
このようなデバイスの性能に起因するクロック周波数の限界を克服するための技術として、複数の位相を持つ低周波数のクロックでデータを処理する多相クロック方式がある。多相クロックの例としては、０度の基準クロック信号に対して９０度、１８０度、２７０度の位相のクロック信号を加えた４相クロックや、４５度、９０度、１３５度、１８０度、２２５度、２７０度、３１５度のクロック信号を加えた８相クロックなどがある。例えば４相クロックを用いてデータを処理した場合、単一の位相を用いた場合に比べて、４倍の速度でデータを処理することができる。
【０００４】
このような多相クロックは、従来、ＰＬＬなどのクロック発生回路によって作成されている。しかしながらこの方法では、ＰＬＬで発生した多相クロックをチップ全体に分配する必要があるので、クロックドライバの消費電力の増大や多相クロック間のスキュー等の問題が生ずる。
【０００５】
したがって、集積回路において多相クロックを発生する場合、特定の位相差を持ったクロック信号を発生する位相差信号発生回路を、クロック発生回路とは別に持つ必要がある。例えば、４相クロックでは９０度、８相クロックでは４５度の位相差信号発生回路が必要である。
【０００６】
従来の位相差信号発生回路の第一例として、アイ・イー・イー・イー・ジャーナル・オブ・ソリッド・ステイト・サーキット、第三２巻、第一１号、１６８３頁(Stefanos Sidiropoulos et al.,"A Semidigital Dual Delay-Locked Loop",IEEE J. Solid-State Circuits,vol.32,No.11,pp.1683-1692,Nov.1997)において提案されている回路を図９に示す。この位相差信号発生回路は、入力端子１２１、ディレイ素子１２２からなるディレイライン１２３、バッファ回路１２４、ディレイライン制御回路１２５、出力端子１２６から構成される。
【０００７】
かかる構成において入力端子１２１にクロック信号を入力すると、ディレイライン制御回路１２５により、信号１２７と信号１２８との間の位相差が１８０度となるようにディレイライン１２３の遅延値が制御される。このとき、ディレイライン１２３は６つのディレイ素子１２２により構成されるので、ディレイ素子１２２一段当たりの遅延値は３０度となる。６つのディレイ素子１２２からの出力信号は、それぞれバッファ回路１２４を通り、出力端子１２６へ出力される。したがって、６つの出力端子１２６にはそれぞれ３０度の位相差を持ったクロック信号が得られる。
【０００８】
位相差信号発生回路の第二例として、実開昭５７-０３４７２９号公報に開示された９０度位相差信号発生回路を図１０に示す。この９０度位相発生回路は、搬送波発振器１３０１、ゲート回路１３０２、Ｄフリップフロップ（以下ＦＦという。）１３０３、ＦＦ１３０４、ＦＦ１３０５により構成される。
【０００９】
かかる構成において、搬送波発振回路１３０１の出力信号１３０６は、ゲート回路１３０２へ出力されて、逆相の出力信号１３０７と、同相の出力信号１３０８とに分かれる。ＦＦ１３０３及びＦＦ１３０４は、それぞれ信号１３０７又は信号１３０８の立ち上がりでその論理状態が反転する。したがって、ＦＦ１３０３の出力信号１３０９と、ＦＦ１３０４の出力信号１３１０とは、互いに９０度の位相差を持ったクロック信号となる。ＦＦ１３０５は、信号１３０９の位相が信号１３１０の位相に比べて遅れるときに、リセット信号１３１１をＦＦ１３０４に与える。これにより、ＦＦ１３０４の出力信号１３１０が常にＦＦ１３０３の出力信号１３０９に対して遅れるので、それぞれの位相関係が確定する。
【００１０】
位相差信号発生回路の第三例として、特開昭６３-１２１３０７号公報に開示された９０度位相差信号発生装置を図１１［１］に示す。この９０度位相発生回路は、入力端子１４０１、第一の分配回路１４０２、第二の分配回路１４０３、反転回路１４０４、加算回路１４０５、加算回路１４０６、遅延回路１４０７、第三の分配回路１４０８により構成される。
【００１１】
かかる構成において、入力端子１４０１に与えられた原信号は分配器１４０２で２つに分配され、一方の信号は分配器１４０３で更に２つに分配される。分配器１４０３から出力される一方の信号は、信号１４０９として加算回路１４０５に与えられ、他方の信号は反転回路１４０４で位相反転されて信号１４１１として加算回路１４０６に与えられる。また、分配器１４０２から出力される他方の信号は遅延回路１４０７で所定の位相θだけ遅延され、この遅延信号が分配器１４０８で２つに分配される。この分配器１４０８から出力される一方の信号は信号１４１０として加算回路１４０５に与えられ、他方の信号は信号１４１２として加算回路１４０６に与えられる。そして、加算回路１４０５から出力信号１４１３が出力され、加算回路１４０６から出力信号１４１４が出力される。このようにして得られた出力信号１４１３，１４１４の位相差は９０度となる。
【００１２】
この回路の原理を図１１［２］のベクトル図で幾何学的に説明する。信号１４０９のベクトルａと信号１４１１のベクトルｂと信号１４１０，１４１２のベクトルｃ，ｄとは、原信号から分配回路により分配された信号のベクトルであるので、ともに等しい大きさである。そして、ベクトルａとベクトルｃとの合成ベクトルＰが出力信号１４１３であり、ベクトルｂとベクトルｄとの合成ベクトルＱが出力信号１４１４である。図１１［２］において、点ＯはＰＱを直径とする円周上に存在し、∠ＰＯＱは９０度である。つまり、出力信号１４１３，１４１４の位相差は９０度となる。
【００１３】
【発明が解決しようとする課題】
しかしながら、第一従来例を示す図９の回路では、ディレイラインの遅延調整に制御回路１２５を用いたフィードバック制御を用いているため、回路が複雑になるとともに、フィードバック系を安定して動作させるために緻密な回路設計が必要となる。更に、回路が複雑であるために、回路規模や消費電力も大きい。
【００１４】
第二従来例を示す図１０の回路では、ＦＦ１３０３，１３０４を用いてクロック信号１３０７，１３０８を分周することで、出力信号１３０９，１３１０を発生している。そのため、発振器１３０１は、所望のクロック周波数に対して２倍のクロック周波数で発振する必要がある。つまり図１０の回路で生成可能なクロック周波数は、発振器１３０１で発振可能な最高周波数の半分に制限される。
【００１５】
第三従来例を示す図１１の回路では、遅延回路１４０７の遅延値をクロック位相に換算した値が９０度よりも大きい場合は、信号１４０９と信号１４１０との位相差が９０度以上となり、これらが加算回路１４０５に入力される。一方、遅延回路１４０７の遅延値が９０度よりも小さい場合は、信号１４１１と信号１４１２との位相差が９０度以上になり、これらが加算回路１４０６に入力される。したがって、いずれの場合も９０度以上の位相差をもった信号が加算器に入力される。電子回路を用いて９０度以上の位相差を持った信号の加算を行った場合、位相差が９０度を越えると加算器からの出力振幅が急激に減少するため、安定した回路動作ができない。したがって、図１１の回路を電子回路で用いて正しく動作させることは困難である。
【００１６】
【発明の目的】
そこで、本発明の目的は、分周器を用いずに、回路規模が小さく、電子回路により容易に構成可能な位相差信号発生回路を提供することにある。更に、当該位相差信号発生回路を用いて容易に構成可能な多相クロック発生回路、当該位相差信号発生回路又は当該多相クロック発生回路を含んだ集積回路を提供することにある。
【００１７】
【問題を解決するための手段】
請求項１記載の位相差信号発生回路は、ｎを２以上のただ一つの自然数、ｋを１以上かつｎ−１以下の少なくとも一つの自然数、ｘを任意の実数としたとき、位相０度の第一の入力信号を（ｎ−ｋ）ｘ度遅延させて出力するとともに当該第一の入力信号をｎｘ度遅延させて出力する遅延回路と、この遅延回路から出力された位相ｎｘ度の信号と位相θ度の第二の入力信号とをｋ：ｎ−ｋの割合で位相補間して位相（ｎ−ｋ）ｘ＋ｋθ／ｎ度の信号を出力する位相補間回路と、前記位相補間回路と同じ遅延時間を有する第三の遅延回路を備え、 前記遅延回路から出力された位相（ｎ−ｋ）ｘ度の信号を更に前記第三の遅延回路によって遅延させて出力することを特徴とするものである。また、ｋは、１以上かつｎ−１以下の少なくとも一つの自然数であるから、１以上かつｎ−１以下の全ての自然数としてもよい（請求項３）。
【００１８】
位相補間回路は、位相ｎｘ度の信号と位相θ度の信号とをｋ：ｎ−ｋの割合で位相補間して出力する。したがって、位相補間回路の出力信号の位相φは、
φ＝｛（ｎ−ｋ）ｎｘ＋ｋθ｝／ｎ＝（ｎ−ｋ）ｘ＋ｋθ／ｎ
度となる。ここで、遅延回路から別途出力された位相（ｎ−ｋ）ｘ度の信号と位相φの信号との差は、ｘを含む項が消去された位相差ｋθ／ｎとなる。この位相差ｋθ／ｎは、ｘを含まないので、ｘの変動の影響を受けない。
【００１９】
請求項２記載の位相差信号発生回路は、ｎを２以上のただ一つの自然数、ｋを１以上かつｎ−１以下の少なくとも一つの自然数、ｘを任意の実数としたとき、位相０度の第一の入力信号をｎｘ度遅延させて出力する第一の遅延回路と、この第一の遅延回路から出力された位相ｎｘ度の信号と位相θ度の第二の入力信号とをｋ：ｎ−ｋの割合で位相補間して位相（ｎ−ｋ）ｘ＋ｋθ／ｎ度の信号を出力する位相補間回路と、この位相補間回路から出力された信号をｋｘ度遅延させて出力する第二の遅延回路と、前記位相補間回路と同じ遅延時間を有する第三の遅延回路を備え、前記第一の遅延回路から出力された信号を更に前記第三の遅延回路によって遅延させて出力することを特徴とするものである。また、ｋは、１以上かつｎ−１以下の少なくとも一つの自然数であるから、１以上かつｎ−１以下の全ての自然数としてもよい（請求項４）
【００２０】
位相補間回路は、位相ｎｘ度の信号と位相θ度の信号とをｋ：ｎ−ｋの割合で位相補間して出力する。したがって、位相補間回路の出力信号の位相φは、
φ＝｛（ｎ−ｋ）ｎｘ＋ｋθ｝／ｎ＝（ｎ−ｋ）ｘ＋ｋθ／ｎ
度となる。ここで、第一の遅延回路から出力された位相ｎｘ度の信号と第二の遅延回路から出力された位相φをｋｘ度遅延させた信号との差は、ｘを含む項が消去された位相差ｋθ／ｎとなる。この位相差ｋθ／ｎは、ｘを含まないので、ｘの変動の影響を受けない。
【００２１】
請求項１乃至４に記載の位相信号発生回路は、前記位相補間回路と同じ遅延時間を有する第三の遅延回路を備えることにより、位相補間回路の遅延時間の影響が除去された、正確な位相差ｋθ／ｎが得られる。
【００２２】
また、前記第二の入力信号として、前記第一の入力信号の反転信号を用いる、としてもよい（請求項５）。この場合は、入力信号が一つだけでもよい。更に、前記ｎが３、前記ｋが１及び２としてもよく（請求項６）、前記ｎが２、前記ｋが１としてもよい（請求項７）。
【００２３】
本発明に係る多相クロック発生回路は、複数個の本発明に係る位相差信号発生回路から構成され、これらに位相の異なる２つの入力信号が入力されることを特徴とする。かかる構成により、クロックの位相は均等に位相補間され、多相クロックを作成することができる。また、本発明に係る集積回路は、本発明に係る位相差信号発生回路又は本発明に係る多相クロック発生回路が内部に含まれていることを特徴とする。
【００２４】
換言すると、本発明に係る位相差信号発生回路は、入力信号を遅延させる遅延回路と、入力された２つのクロック信号の中間の位相を持ったクロック信号を出力する位相補間回路により構成される。かかる構成により、入力にθ度の位相差を持ったクロック信号を与えた場合、デバイス性能の変動や信号伝送路における寄生素子の影響により遅延回路の遅延値が変動しても、出力には一定の位相差θ／２を持ったクロック信号が得られる。
【００２５】
ここで、設計時に遅延回路の遅延値を２つの入力クロック信号の位相差θに応じて調整することで、位相補間回路に入力される２つの信号間の位相差を０度にすることができる。なお、上述したようなデバイス性能の変動や信号伝送路における寄生素子の影響により遅延回路の遅延値が変動した場合に、位相補間回路に入力される２つの信号に微小な位相差が発生する。本発明に係る位相差信号発生回路では、この微小な位相差を位相補間回路を用いて補間することで、遅延値の変動を補償し出力クロック信号の位相差をθ／２度に保っている。このような微小な位相差の位相補間を行う回路は、電子回路により容易に構成可能である。
【００２６】
【発明の実施の形態】
図１［１］は、本発明に係る位相差信号発生回路の第一実施形態を示すブロック図である。図１［２］は、図１［１］における位相補間回路の動作を示すタイムチャートである。以下、これらの図面に基づき説明する。
【００２７】
本実施形態の位相差信号発生回路は、遅延回路１１ａ，１１ｂ、位相補間回路１２等により構成される。遅延回路１１ａ，１１ｂは、ともに入力信号の位相をｘ度遅延させる。位相補間回路１２は、図１［２］に示すように、入力された２つのクロック信号の中間の位相を持ったクロック信号を出力する。ここで、入力信号１３，１４として与えられるクロック信号の位相を、それぞれ０度，θ度とする。
【００２８】
まず、入力信号１３は遅延回路１１ａに入力され、位相ｘ度の信号１５として出力される。信号１５は、更に遅延回路１１ｂに入力されて、位相２ｘ度の信号１６となる。信号１６と信号１４とは位相補間回路１２に入力され、信号１７として出力される。ここで信号１７は、位相補間回路１２の出力であるから、信号１６と信号１４との中間の位相となり、
（２ｘ＋θ）／２＝ｘ＋θ／２ …(１)
となる。
【００２９】
したがって、信号１７と信号１５との位相差は、
（ｘ＋θ／２）−ｘ＝θ／２ …(２)
であり、ｘの値に関わらずθ／２度となる。つまり、入力にθ度の位相差を持ったクロック信号を与えた場合、遅延値ｘが変動しても、遅延回路１１ａと遅延回路１１ｂとの遅延値ｘは同じであるので、出力には一定の位相差θ／２を持ったクロック信号が得られる。
【００３０】
このとき、位相補間回路１２に入力される２つの信号の位相差は、（２ｘ−θ）度である。そのため、設計時に遅延回路１１ａ，１１ｂの遅延値ｘを２つの入力クロック信号の位相差θに応じて調整することにより、位相補間回路１２に入力される２つの信号の位相差を０度にすることができる。
【００３１】
また、デバイス性能の変動や信号伝送路における寄生素子の影響により遅延回路１１ａ，１１ｂの遅延値ｘが変動した場合は、位相補間回路１２に入力される２つの信号に微小な位相差が発生する。本実施形態の位相差信号発生回路では、この微小な位相差を位相補間回路１２を用いて補間することにより、遅延値ｘの変動を補償し出力クロック信号の位相差をθ／２度に保っている。このような微小な位相差の位相補間を行う回路は、電子回路により容易に構成可能である。なお、遅延回路１１ａ，１１ｂは、同じ半導体集積回路内に形成されているので、温度や電源電圧の影響によって同じように遅延値ｘが変動する。
【００３２】
図２［１］は、本発明に係る位相差信号発生回路の第二実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００３３】
本実施形態の位相差信号発生回路は、第一実施形態に示した位相差信号発生回路に遅延回路３３を加えた構成になっている。すなわち、本実施形態の位相差信号発生回路は、遅延回路３１ａ，３１ｂ、位相補間回路３２、遅延回路３３等により構成される。遅延回路３１ａ，３１ｂは、入力信号の位相をｘ度遅延させる。位相補間回路３２は、前述したように、入力された２つのクロック信号の中間の位相を持ったクロック信号を出力する。ただし、本実施形態における位相補間回路３２は、内部での信号遅延が無視できないため、遅延値ｙを持っている。遅延回路３３は、位相補間回路３２と同等の遅延値ｙを持ったものである。
【００３４】
かかる構成により、出力信号３４の位相はｘ＋ｙ度となり、出力信号３５の位相はｘ＋θ／２＋ｙ度となる。したがって、信号３４と信号３５の位相差は、
（ｘ＋θ／２＋ｙ）−ｘ＋ｙ＝θ／２ …(３)
であり、ｘ，ｙの値に関わらずθ／２度となる。
【００３５】
図２［２］は、本発明に係る位相差信号発生回路の第三実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００３６】
本実施形態の位相差信号発生回路は、第一実施形態の位相差信号発生回路に対し、入力信号を一つに減らし、反転回路４２を加えた構成になっている。すなわち、本実施形態の位相差信号発生回路は、遅延回路４１ａ，４１ｂ、反転回路４２、位相補間回路４３等により構成される。
【００３７】
まず、入力信号４４は、２つに分岐され遅延回路４１ａと反転回路４２とにそれぞれ入力される。遅延回路４１ａに入力された信号は、位相ｘ度の信号４５として出力される。信号４５は、もう一つの遅延回路４１ｂに入力され、位相２ｘ度の信号４６となる。一方、反転回路４２に入力された信号４４は位相が反転され、位相１８０度の信号４７となる。信号４６と信号４７とは、位相補間回路４３に入力され、信号４８として出力される。
【００３８】
ここで、信号４８は位相補間回路４３の出力であるから、信号４６と信号４７との中間の位相
（２ｘ＋１８０）／２＝ｘ＋９０ …(４)
となる。したがって信号４５と信号４８との位相差は
（ｘ＋９０）−ｘ＝９０ …(５)
となり、ｘの値に関わらず９０度となる。すなわちデバイス性能の変動や信号伝送路における寄生素子の影響により遅延回路４１ａ，４１ｂの遅延値ｘが変動しても、出力には９０度の位相差を持ったクロック信号が得られる。
【００３９】
図３［１］は、本発明に係る位相差信号発生回路の第四実施形態を示すブロック図である。図３［２］は、図３［１］における位相補間回路の動作を示すタイムチャートである。以下、これらの図面に基づき説明する。
【００４０】
本実施形態の位相差信号発生回路は、遅延回路５０１ａ〜５０１ｆ、位相補間回路５０２、位相補間回路５０３等により構成される。遅延回路５０１ａ〜５０１ｆは、それぞれ入力信号の位相をｘ度遅延させる。位相補間回路５０２は、入力された２つのクロック信号を１：２の割合で位相補間するクロック信号を出力する。同様に、位相補間回路５０３は入力された２つのクロック信号を２：１の割合で位相補間するクロック信号を出力する。ここで、入力信号５０４，５０５として与えられるクロック信号の位相を、それぞれ０度，θ度とする。
【００４１】
まず、入力信号５０４は、三段の遅延回路５０１ａ〜５０１ｃにより遅延され、位相３ｘ度の出力信号５０６として出力される。信号５０６と信号５０５とは位相補間回路５０２に入力され、信号５０７として出力される。ここで、信号５０７は、位相補間回路５０２の出力であるから、信号５０６と信号５０５とをそれぞれ１：２の割合で位相補間した信号となる。すなわち、信号５０７の位相は
（２・３ｘ＋１・θ）／３＝２ｘ＋θ／３ …(６)
度となる。更に、信号５０７は、遅延回路５０１ｄに入力されてｘ度遅延され、位相３ｘ＋θ／３度の信号５０８として出力される。
【００４２】
また、信号５０６と信号５０５は、位相補間回路５０３にも入力され、信号５０９として出力される。ここで、信号５０９は、位相補間回路５０２の出力であるから、信号５０６と信号５０５とを２：１の割合で位相補間した信号となる。すなわち、信号５０９の位相は、
（１・３ｘ＋２・θ）／３＝ｘ＋２θ／３ …(７)
度となる。更に、信号５０９は、二段の遅延回路５０１ｅ，５０１ｆに入力され２ｘ度遅延され、位相３ｘ＋２θ／３度の信号５１０として出力される。
【００４３】
したがって、信号５０６と信号５０８との位相差は
（３ｘ＋θ／３）−３ｘ＝θ／３ …(８)
となり、信号５０８と信号５１０との位相差は
（３ｘ＋２θ／３）−（３ｘ＋θ／３）＝θ／３ …(９)
となり、どちらもｘの値に関わらずθ／３度となる。つまり、入力にθ度の位相差を持ったクロック信号を与えた場合、デバイス性能の変動や信号伝送路における寄生素子の影響により遅延回路５０１ａ〜５０１ｆの遅延値ｘが変動しても、出力には一定の位相差θ／３度を持ったクロック信号が得られる。
【００４４】
図４は、本発明に係る位相差信号発生回路の第五実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００４５】
本実施形態の位相差信号発生回路は、遅延回路７０１、複数の位相補間回路からなる位相補間部７０２、複数の遅延回路からなる遅延部７０３等により構成される。遅延回路７０１は、入力信号の位相をｎｘ度遅延させる回路である。位相補間部７０２は、それぞれ１：ｎ−１，…，ｋ：ｎ−ｋ，ｋ＋１：ｎ−ｋ−１，…，ｎ−１：１の割合で位相補間を行うｎ−１個の位相補間回路からなる。遅延部７０３は、それぞれｘ，…，ｋｘ，（ｋ＋１）ｘ，…，（ｎ−１）ｘの遅延値を持つｎ−１個の遅延回路からなる。ただしｋ，ｎは自然数である。ここで、入力信号７０４，７０５として与えられるクロック信号の位相を、それぞれ０度，θ度とする。
【００４６】
まず、入力信号７０４は、遅延回路７０１により遅延され、位相ｎｘ度の信号７０６として出力される。信号７０６と信号７０５とは位相補間部７０２中の位相補間回路７０７，…にそれぞれ入力され、位相補間回路７０７，…からの出力は遅延部７０３の遅延回路７０９，…にそれぞれ入力される。遅延部７０３からの出力信号がそれぞれ本実施形態の位相差信号発生回路の出力信号になる。
【００４７】
ここで、信号７０６と信号７０５とは位相補間回路７０７に入力され、信号７０８として出力される。信号７０８は位相補間回路７０７の出力であるから、信号７０６と信号７０５とをそれぞれ１：ｎ−１の割合で位相補間した信号となる。すなわち、信号７０８の位相は
｛（ｎ−１）・ｎｘ＋θ｝／ｎ＝ｎｘ−ｘ＋θ／ｎ …(１０)
度となる。更に、信号７０８は、遅延回路７０８に入力されてｘ度遅延され、位相ｎｘ＋θ／ｎ度の信号７１０として出力される。したがって信号７０６と信号７１０の位相差は
（ｎｘ＋θ／ｎ）−ｎｘ＝θ／ｎ …(１１)
となり、ｘの値に関わらずθ／ｎ度となる。
【００４８】
また、ｋ番目の位相補間回路７１１に注目すると、信号７０６と信号７０５とは、位相補間回路７１１に入力され、信号７１２として出力される。信号７１２は、位相補間回路７１１の出力であるから、信号７０６と信号７０５とをｋ：ｎ−ｋの割合で位相補間した信号となる。すなわち、信号７１２の位相は、
｛（ｎ−ｋ）ｎｘ＋ｋθ｝／ｎ＝ｎｘ−ｋｘ＋ｋθ／ｎ …(１２)
度となる。更に信号７１２は遅延回路７１３に入力されてｋｘ度遅延されるので、出力信号７１４の位相は、
（ｎｘ−ｋｘ＋ｋθ／ｎ）＋ｋθ＝ｎｘ＋ｋθ／ｎ …(１３)
度となる。
【００４９】
続いて、ｋ＋１番目の位相補間回路７１５に注目すると、信号７０６と信号７０５とは、位相補間回路７１５に入力され、信号７１６として出力される。ここで、信号７１６は、位相補間回路７１５の出力であるから、信号７０６と信号７０５とをｋ＋１：ｎ−ｋ−１の割合で位相補間した信号となる。すなわち、信号７１６の位相は、
｛（ｎ−ｋ−１）・ｎｘ＋（ｋ＋１）θ｝／ｎ＝ｎｘ−（ｋ＋１）ｘ＋（ｋ＋１）θ／ｎ …(１４)
度となる。更に、信号７１６は、遅延回路７１７に入力されて（ｋ＋１）ｘ度遅延され、位相ｎｘ＋（ｋ＋１）θ／３度の信号７１８として出力される。したがって信号７１４と信号７１８との位相差は
｛ｎｘ＋（ｋ＋１）θ／ｎ｝−｛ｎｘ＋ｋθ／ｎ｝＝θ／ｎ …(１５)
となり、ｘの値に関わらずθ／ｎ度となる。したがって、式（１３）により、出力には、ｎｘ，ｎｘ＋θ／ｎ，ｎｘ＋２θ／ｎ，…，ｎｘ＋（ｎ−１）θ／ｎという、それぞれθ／ｎの位相差を持ったｎ個のクロック信号が得られる。
【００５０】
図５は、本発明に係る多相クロック発生回路の第一実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００５１】
本実施形態の多相クロック発生回路は、第一の位相差信号発生回路８１と第二の位相差信号発生回路８２とを備えている。これらの位相差信号発生回路８１，８２は図１に示した回路である。位相差信号発生回路８１，８２の入力端子ｐ，ｑはそれぞれ図１の入力端子（入力信号１３，１４）に対応し、出力端子ｒ，ｓはそれぞれ図１の出力端子（出力信号１５，１７）に対応する。ここで入力信号８３，８４はそれぞれ０度，１８０度の位相を持ったクロック信号である。
【００５２】
まず、位相差信号発生回路８１において、信号８３が入力端子ｐに、信号８４が入力端子ｑにそれぞれ入力され、９０度の位相差を持った２個のクロック信号が出力端子ｒ，ｓから出力される。また、第二の位相差信号発生回路８２において、信号８３が入力端子ｑに、信号８４が入力端子ｐにもそれぞれ入力され、９０度の位相差を持った２個のクロック信号が出力端子ｒ，ｓから出力される。ここで、位相差信号発生回路８１への入力信号と位相差信号発生回路８２への入力信号とが１８０度の位相差を持つように接続しているので、出力されるクロック信号も１８０度の位相差を持つ。したがって、出力信号はそれぞれ９０度ずつの位相差を持った０度，９０度，１８０度，２７０度の４個のクロック信号（４相クロック）となる。
【００５３】
図６は、本発明に係る多相クロック発生回路の第二実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００５４】
本実施形態の多相クロック発生回路は、位相差信号発生回路９１，９２，９３，９４，９５，９６により構成される。これらの位相差信号発生回路９１〜９６は、図１に示した位相差信号発生回路である。ここで、入力信号９７，９８は、それぞれ０度，１８０度の位相を持ったクロック信号である。
【００５５】
まず、入力信号９７，９８は、位相差信号発生回路９１，９２に入力され、位相差信号発生回路９１，９２から４相クロックとして出力される。したがって、位相差信号発生回路９３，９４，９５，９６にはそれぞれ９０度の位相差を持ったクロック信号が入力され、位相差信号発生回路９３，９４，９５，９６から４５度の位相差をもった８個のクロック信号が出力される。ここで、位相差信号発生回路９３，９４，９５，９６への入力信号がそれぞれ９０度の位相差を持つように接続しているので、０度，４５度，９０度，１３５度，１８０度，２２５度，２７０度，３１５度の８個のクロック信号、すなわち８相クロックが得られる。
【００５６】
図７は、本発明に係る多相クロック発生回路の第三実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００５７】
本実施形態の多相クロック発生回路は、ｎ段の本発明に係る位相差信号発生回路により構成される。ｋ段目に用いられる位相差信号発生回路は２ｋ個である（ｎ，ｋは自然数）。ここで入力信号１０４，１０５はそれぞれ０度，１８０度の位相を持ったクロック信号である。
【００５８】
まず、１段目の位相差信号発生回路１０１により４相クロックが発生される。２段目の位相差信号発生回路１０２は、４相クロック入力に基づいて８相クロックを発生する。ｋ段目の位相差信号発生回路（図示せず）は、２ｋ相クロック入力に基づいて２ｋ＋１相クロックを発生する。このようにして、出力部１０６には、それぞれ３６０／（２ｎ＋１）の位相差を持った２ｎ＋１相クロックが得られる。
【００５９】
図８は、本発明に係る集積回路の一実施形態を示すブロック図である。以下、この図面に基づき説明する。
【００６０】
本実施形態の集積回路１１１は、クロック信号発生回路１１２、多相クロック発生回路１１３、シリアル・パラレル変換回路１１４等により構成される。多相クロック発生回路１１３、図５に示される多相クロック発生回路である。また、シリアル・パラレル変換回路１１４は４相クロックにより動作する論理回路である。
【００６１】
クロック信号発生回路１１２で発生したクロック信号１１５は、多相クロック発生回路１１３に入力され、多相クロック発生回路１１３により４相クロック信号１１６として出力され、シリアル・パラレル変換回路１１４に入力される。かかる構成により、４相クロック信号１１６がシリアル・パラレル変換回路１１４に供給され、シリアル・パラレル変換回路１１４が動作可能となる。
【００６２】
一般に、クロック信号発生回路１１２とシリアル・パラレル変換回路１１４とは、集積回路１１１の内部で離れた位置に配置されていることが多い。そのため、集積回路１１１内部で多相クロック発生回路１１３を用いることによって、４相クロック信号１１６をシリアル・パラレル変換回路１１４の直近で作成することが可能となる。つまり、本実施形態の集積回路１１１によれば、多相クロック間のスキューやクロックドライバの消費電力の増大を抑えることが可能となる。
【００６３】
【発明の効果】
以上説明したように、本発明に係る位相差信号発生回路は、デバイス性能の変動や信号伝送路における寄生素子の影響にかかわらず、フィードバック制御を用いずに単純な構成で、特定の位相差を持ったクロック信号を発生することが可能である。また、本発明に係る多相クロック発生回路は、本発明に係る位相差信号発生回路を用いて容易に構成可能である。更に、本発明に係る集積回路は、本発明に係る位相差信号発生回路又は本発明に係る多相クロック発生回路を内部に含んでいるので、多相クロック間のスキューやクロックドライバの消費電力の増大を抑えることができる。
【図面の簡単な説明】
【図１】図１［１］は本発明に係る位相差信号発生回路の第一実施形態を示すブロック図である。図１［２］は図１［１］における位相補間回路の動作を示すタイムチャートである。
【図２】図２［１］は本発明に係る位相差信号発生回路の第二実施形態を示すブロック図である。図２［２］は本発明に係る位相差信号発生回路の第三実施形態を示すブロック図である。
【図３】図３［１］は本発明に係る位相差信号発生回路の第四実施形態を示すブロック図である。図３［２］は図３［１］における位相補間回路の動作を示すタイムチャートである。
【図４】本発明に係る位相差信号発生回路の第五実施形態を示すブロック図である。
【図５】本発明に係る多相クロック発生回路の第一実施形態を示すブロック図である。
【図６】本発明に係る多相クロック発生回路の第二実施形態を示すブロック図である。
【図７】本発明に係る多相クロック発生回路の第三実施形態を示すブロック図である。
【図８】本発明に係る集積回路の一実施形態を示すブロック図である。
【図９】従来の位相差信号発生回路の第一例を示すブロック図である。
【図１０】従来の位相差信号発生回路の第二例を示すブロック図である。
【図１１】図１１［１］は従来の位相差信号発生回路の第三例を示すブロック図である。図１１［２］は図１１［１］の位相差信号発生回路の動作を示すベクトル図である。
【符号の説明】
１１ａ，１１ｂ，３１ａ，３１ｂ，５０１ａ〜５０１ｆ，７０１，７０９，７１３，７１７ 遅延回路
１２，３２，４３，５０２，５０３，７０７，７１１，７１５ 位相補間回路
８１，８２，９１〜９６，１０１〜１０３ 位相差信号発生回路
１１１ 集積回路
１１３ 多相クロック発生回路
Claims (13)
- ｎを２以上のただ一つの自然数、ｋを１以上かつｎ−１以下の少なくとも一つの自然数、ｘを任意の実数としたとき、
位相０度の第一の入力信号を（ｎ−ｋ）ｘ度遅延させて出力するとともに当該第一の入力信号をｎｘ度遅延させて出力する遅延回路と、この遅延回路から出力された位相ｎｘ度の信号と位相θ度の第二の入力信号とをｋ：ｎ−ｋの割合で位相補間して位相（ｎ−ｋ）ｘ＋ｋθ／ｎ度の信号を出力する位相補間回路と、
前記位相補間回路と同じ遅延時間を有する第三の遅延回路を備え、 前記遅延回路から出力された位相（ｎ−ｋ）ｘ度の信号を更に前記第三の遅延回路によって遅延させて出力することを特徴とする位相差信号発生回路。 - ｎを２以上のただ一つの自然数、ｋを１以上かつｎ−１以下の少なくとも一つの自然数、ｘを任意の実数としたとき、
位相０度の第一の入力信号をｎｘ度遅延させて出力する第一の遅延回路と、この第一の遅延回路から出力された位相ｎｘ度の信号と位相θ度の第二の入力信号とをｋ：ｎ−ｋの割合で位相補間して位相（ｎ−ｋ）ｘ＋ｋθ／ｎ度の信号を出力する位相補間回路と、この位相補間回路から出力された信号をｋｘ度遅延させて出力する第二の遅延回路と、
前記位相補間回路と同じ遅延時間を有する第三の遅延回路を備え、前記第一の遅延回路から出力された信号を更に前記第三の遅延回路によって遅延させて出力することを特徴とする位相差信号発生回路。 - ｎを２以上のただ一つの自然数、ｋを１以上かつｎ−１以下の全ての自然数、ｘを任意の実数としたとき、
位相０度の第一の入力信号を（ｎ−ｋ）ｘ度遅延させて出力するとともに当該第一の入力信号をｎｘ度遅延させて出力する遅延回路と、この遅延回路から出力された位相ｎｘ度の信号と位相θ度の第二の入力信号とをｋ：ｎ−ｋの割合で位相補間して位相（ｎ−ｋ）ｘ＋ｋθ／ｎ度の信号を出力するｎ−１個の位相補間回路と、
前記位相補間回路と同じ遅延時間を有する第三の遅延回路を備え、 前記遅延回路から出力された位相（ｎ−ｋ）ｘ度の信号を更に前記第三の遅延回路によって遅延させて出力することを特徴とする位相差信号発生回路。 - ｎを２以上のただ一つの自然数、ｋを１以上かつｎ−１以下の全ての自然数、ｘを任意の実数としたとき、
位相０度の第一の入力信号をｎｘ度遅延させて出力する１個の第一の遅延回路と、この第一の遅延回路から出力された位相ｎｘ度の信号と位相θ度の第二の入力信号とをｋ：ｎ−ｋの割合で位相補間して位相（ｎ−ｋ）ｘ＋ｋθ／ｎ度の信号を出力するｎ−１個の位相補間回路と、これらの位相補間回路から出力された信号をｋｘ度遅延させて出力するｎ−１個の第二の遅延回路と、
前記位相補間回路と同じ遅延時間を有する第三の遅延回路を備え、前記第一の遅延回路から出力された信号を更に前記第三の遅延回路によって遅延させて出力することを特徴とする位相差信号発生回路。 - 前記第二の入力信号として、前記第一の入力信号の反転信号を用いる、
請求項１乃至４のいずれかに記載の位相差信号発生回路。 - 前記ｎが３であり、前記ｋが１及び２である、請求項１乃至５のいずれかに記載の位相差信号発生回路。
- 前記ｎが２であり、前記ｋが１である、請求項１乃至６のいずれかに記載の位相差信号発生回路。
- 請求項１乃至７のいずれかに記載の位相差信号発生回路を複数備え、これらの位相差信号発生回路に位相の異なる第三の入力信号及び第四の入力信号が入力される、多相クロック発生回路。
- ｎ，ｋを自然数（ただしｋは１からｎ−１まで）としたとき、複数の前記位相差信号発生回路がｎ段直列に接続され、ｋ段目の前記位相差信号発生回路の出力信号がｋ＋１段目の前記位相差信号発生回路の入力信号となり、ｎ段目の前記位相差信号発生回路の出力信号によって多相クロックを得る、請求項８記載の多相クロック発生回路。
- 前記ｎが２であり、１段目の前記位相差信号発生回路は更に２個の位相差信号発生回路からなり、２段目の前記位相差信号発生回路は更に４個の位相差信号発生回路からなり、前記１段目の位相差信号発生回路の出力信号が前記２段目の位相差信号発生回路の入力信号となり、前記２段目の位相差信号発生回路の出力信号によって多相クロックを得る、請求項９記載の多相クロック発生回路。
- 前記ｎが１であり、１段目の前記位相差信号発生回路は更に２個の位相差信号発生回路からなり、この１段目の位相差信号発生回路の出力信号によって多相クロックを得る、請求項９記載の多相クロック発生回路。
- 前記第三の入力信号と前記第四の入力信号との位相差が１８０度である、請求項８、９、１０又は１１記載の多相クロック発生回路。
- 請求項１乃至７のいずれかに記載の位相差信号発生回路又は請求項８乃至１２のいずれかに記載の多相クロック発生回路を含む集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000337057A JP4056213B2 (ja) | 2000-11-06 | 2000-11-06 | 位相差信号発生回路並びにこれを用いた多相クロック発生回路及び集積回路 |
| US09/985,556 US6570425B2 (en) | 2000-11-06 | 2001-11-05 | Phase difference signal generator and multi-phase clock signal generator having phase interpolator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000337057A JP4056213B2 (ja) | 2000-11-06 | 2000-11-06 | 位相差信号発生回路並びにこれを用いた多相クロック発生回路及び集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002141785A JP2002141785A (ja) | 2002-05-17 |
| JP4056213B2 true JP4056213B2 (ja) | 2008-03-05 |
Family
ID=18812504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000337057A Expired - Fee Related JP4056213B2 (ja) | 2000-11-06 | 2000-11-06 | 位相差信号発生回路並びにこれを用いた多相クロック発生回路及び集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6570425B2 (ja) |
| JP (1) | JP4056213B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486276B1 (ko) * | 2002-11-05 | 2005-04-29 | 삼성전자주식회사 | 입력되는 두 클럭의 인터폴레이팅에 의하여 지연량의차이를 조절할 수 있는 지연된 탭신호들을 발생하는 회로 |
| US7233185B2 (en) * | 2003-10-10 | 2007-06-19 | Atmel Corporation | Vernier circuit for fine control of sample time |
| JP4095016B2 (ja) * | 2003-11-28 | 2008-06-04 | 株式会社アドバンテスト | 発振器、周波数逓倍器、及び試験装置 |
| JP4516501B2 (ja) | 2005-08-25 | 2010-08-04 | 富士通オプティカルコンポーネンツ株式会社 | Ｄｑｐｓｋ光受信回路 |
| US7816975B2 (en) * | 2005-09-20 | 2010-10-19 | Hewlett-Packard Development Company, L.P. | Circuit and method for bias voltage generation |
| US7724857B2 (en) * | 2006-03-15 | 2010-05-25 | Agere Systems Inc. | Method and apparatus for improving linearity in clock and data recovery systems |
| JP2008294492A (ja) | 2007-05-22 | 2008-12-04 | Nec Electronics Corp | 多相クロック生成回路 |
| JP2009152682A (ja) * | 2007-12-18 | 2009-07-09 | Ricoh Co Ltd | 位相差平滑化装置 |
| US8521979B2 (en) | 2008-05-29 | 2013-08-27 | Micron Technology, Inc. | Memory systems and methods for controlling the timing of receiving read data |
| US8289760B2 (en) | 2008-07-02 | 2012-10-16 | Micron Technology, Inc. | Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes |
| US7855931B2 (en) | 2008-07-21 | 2010-12-21 | Micron Technology, Inc. | Memory system and method using stacked memory device dice, and system using the memory system |
| KR101083674B1 (ko) * | 2008-11-11 | 2011-11-16 | 주식회사 하이닉스반도체 | 다중 위상 클럭 생성 회로 |
| KR100992000B1 (ko) * | 2008-12-11 | 2010-11-04 | 주식회사 하이닉스반도체 | 다중 위상 클럭 생성 회로 및 그 제어 방법 |
| WO2012014307A1 (ja) * | 2010-07-29 | 2012-02-02 | 富士通株式会社 | 信号生成回路及びそれを有する無線送受信装置 |
| US8400808B2 (en) | 2010-12-16 | 2013-03-19 | Micron Technology, Inc. | Phase interpolators and push-pull buffers |
| JP5716609B2 (ja) * | 2011-08-25 | 2015-05-13 | 日本電気株式会社 | 多相クロック発生回路、及び多相クロック発生方法 |
| KR101998293B1 (ko) * | 2013-04-22 | 2019-07-10 | 에스케이하이닉스 주식회사 | 주파수 체배기 |
| US9171597B2 (en) | 2013-08-30 | 2015-10-27 | Micron Technology, Inc. | Apparatuses and methods for providing strobe signals to memories |
| JP6394056B2 (ja) * | 2013-11-27 | 2018-09-26 | ソニー株式会社 | Ａ／ｄ変換装置、グレイコード生成装置、撮像素子、並びに、電子機器 |
| US11570033B1 (en) | 2021-08-17 | 2023-01-31 | Apple Inc. | Multiphase signal generator |
| US11711200B2 (en) * | 2021-12-16 | 2023-07-25 | Analog Devices, Inc. | Multiphase clock generators with digital calibration |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5734729A (en) | 1980-08-07 | 1982-02-25 | Tokyo Shibaura Electric Co | Energy transferring circuit between superconductive coils |
| JPS63121307A (ja) | 1986-11-10 | 1988-05-25 | Alps Electric Co Ltd | ９０度位相差信号発生装置 |
| JP3718932B2 (ja) | 1996-12-10 | 2005-11-24 | ソニー株式会社 | 中間位相クロック生成回路 |
| US6111445A (en) * | 1998-01-30 | 2000-08-29 | Rambus Inc. | Phase interpolator with noise immunity |
| US6114914A (en) * | 1999-05-19 | 2000-09-05 | Cypress Semiconductor Corp. | Fractional synthesis scheme for generating periodic signals |
| US6380783B1 (en) * | 2000-10-13 | 2002-04-30 | Silicon Communications Lab, Inc. | Cyclic phase signal generation from a single clock source using current phase interpolation |
-
2000
- 2000-11-06 JP JP2000337057A patent/JP4056213B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-05 US US09/985,556 patent/US6570425B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020053931A1 (en) | 2002-05-09 |
| JP2002141785A (ja) | 2002-05-17 |
| US6570425B2 (en) | 2003-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4056213B2 (ja) | 位相差信号発生回路並びにこれを用いた多相クロック発生回路及び集積回路 | |
| US6292040B1 (en) | Internal clock signal generating circuit having function of generating internal clock signals which are multiplication of an external clock signal | |
| KR100811766B1 (ko) | 주파수-체배 지연 동기 루프 및 그를 이용하여 출력 클록 신호를 생성하는 방법 | |
| US6380783B1 (en) | Cyclic phase signal generation from a single clock source using current phase interpolation | |
| EP1104110B1 (en) | Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission | |
| US6882196B2 (en) | Duty cycle corrector | |
| US20080036514A1 (en) | Mutual-interpolating delay-locked loop for high-frequency multiphase clock generation | |
| JPH08211963A (ja) | クロックスキュー低減回路 | |
| JPH08116241A (ja) | クロックスキュー低減回路 | |
| US7932766B2 (en) | Digitally controlled oscillator with the wide operation range | |
| JP3621631B2 (ja) | 可変位相シフトクロック発生器 | |
| JP2003008424A (ja) | 半導体装置のノイズ低減回路 | |
| JP2004171082A (ja) | 遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路 | |
| Yamaguchi et al. | A 2.5-GHz four-phase clock generator with scalable no-feedback-loop architecture | |
| JP3880302B2 (ja) | 位相合成回路およびタイミング信号発生回路 | |
| JP2000183730A (ja) | 位相調整回路 | |
| JP2001318731A (ja) | 多相クロック発生回路 | |
| JP2581463B2 (ja) | 差動ｘｏｒ回路とそれを用いた周波数逓倍回路 | |
| JP2004282360A (ja) | 位相制御回路 | |
| US6940331B2 (en) | Delayed tap signal generating circuit for controlling delay by interpolating two input clocks | |
| US6323716B1 (en) | Signal distributing circuit and signal line connecting method | |
| US10659059B2 (en) | Multi-phase clock generation circuit | |
| JP2004525548A (ja) | 精密位相生成装置 | |
| CN110892641B (zh) | 多相时钟发生器 | |
| JP2004343291A (ja) | 位相調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050719 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050929 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051110 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051202 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071211 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |