JP4055952B2 - 自励式変換器の制御方式 - Google Patents
自励式変換器の制御方式 Download PDFInfo
- Publication number
- JP4055952B2 JP4055952B2 JP2003208404A JP2003208404A JP4055952B2 JP 4055952 B2 JP4055952 B2 JP 4055952B2 JP 2003208404 A JP2003208404 A JP 2003208404A JP 2003208404 A JP2003208404 A JP 2003208404A JP 4055952 B2 JP4055952 B2 JP 4055952B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- converter
- voltage
- positive
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は3相交流系統電圧が平衡時及び不平衡時において、これに連系した自励式変換器の出力する有効又は無効電力を一定に制御することの可能な自励式変換器の制御方式に関する。
【0002】
【従来の技術】
系統連系用自励式変換器の制御系は、変換器が接続される連系点の交流系統電圧が三相平衡である条件で設計されている。従って事故等により交流系統電圧が不平衡となると、変換器の出力電流・電力も不平衡となり、これに対する対策には各種のものが提案されている。
【0003】
上記による変換器出力の不平衡を補償方法として、2倍の周波数で変動する逆相電流分を高速の電流フィードバック制御系により抑制し、逆相電流分を流さない方法や、変換器出力電流を正相分と逆相分とに分離すると共に、各々をフィードバックし、制御出力となる変換器出力電圧の正相分に逆相分を重畳する方式がある。前者の方法は、大擾乱時における動作の安定性は保障されず、後者の方法では、変換器出力電流の正相,逆相分の抽出の際に、各々逆相,正相分に由来する系統周波数の2倍の周波数の振動が含まれるため、移動平均や遅延回路を用いてこれを抑制するようにしている。
【0004】
従来技術の概要のみを図5の特開2000−116148号公報によって説明する。
先ず3相−2相変換手段によって電圧値検出手段により検出された3相の電圧値Va,Vb,Vcを正相用α−β変換手段511によって直交する2軸(α,β)に対応する成分Vα,Vβへ変換し、位相シフタ512,加算手段513を介して導出し、前記各成分Vα,Vβを係数回路514にて夫々正相成分Vpα,Vpβと逆相成分Vnα,Vnβとに分離する。
【0005】
そして正相用d−q変換手段515によりα−β軸における正相成分のベクトルVpα,Vpβを位相θだけ正相の回転方向と同一の方向に回転させ、同期回転座標系における正相成分Vpd,Vpqを生成し出力する。 逆相成分については、正相成分の制御で用いた位相θを符号反転したものを逆相の位相として、同様にしてVnd,Vnqを出力する。なお516はPLL回路であり、系統電圧の位相を検出しており、系統電圧が3相平衡の時は、正相電圧の位相を検出し、不平衡の時は、逆相分の影響が入った正相分の位相を検出することとなる。
【0006】
【発明が解決しようとする課題】
上記従来装置において、不平衡の度合いが小さい時は、系統連系用自励式変換器の出力をほぼ三相平衡化させることは可能であるが、この時連系点の交流電圧に含まれる逆相分と変換器の出力する正相分の干渉により、変換器の出力電力は、基本周波数の2倍の周波数で脈動する成分が重畳する。即ち、上記制御は変換器出力電圧に逆相電圧を重畳することに相当するが、逆相電圧の補償だけでは、正相成分の出力電力は一定とすることができるものの、正相分と逆相分を合算したトータルの出力電力の脈動を完全に抑えることはできない。
【0007】
変換器の出力電力が脈動することは即ち、有効電力出力も脈動するため、直流電圧を一定としても直流電流が脈動することを意味している。変換器の直流電圧は直流コンデンサで平滑にしているが、脈動する直流電流に対して直流コンデンサ電圧の脈動を抑制するためには、大容量の直流コンデンサが必要となる。このことは下記【非特許文献1】の二章最後に、「変換器直流側のコンデンサは、不平衡補償によって自励式SVCが逆相出力した際に発生する2倍調波のリップル電流が許容でき、またこれによる直流電圧変動が問題とならないレベルとなるよう選定される。」との記述があることからも明らかである。
【非特許文献1】
「不平衡補償機能付き自励式SVC制御方式の開発」 江口直也他著,電気学会論文誌D,Vol.114-D,No.4,pp.444-450,1994
【0008】
同時に、正相分の抽出時に不要となる2倍の周波数での脈動成分抑制のための移動平均回路・遅延回路が制御回路に存在することにより、制御の応答性が保てないことが問題となっている。
【0009】
又、例え検出した電圧及び電流を正相成分と逆相成分とに分離した後に、それらの正相成分及び逆相成分を同期回転座標に変換したとしても、変換装置に対する制御指令に反映しなければ正確な制御にはなり得ない。さらに、従来、電圧の逆相成分の位相検出は行なわれておらず、同期回転座標変換に用いている位相は、正相のものを反転させただけであり、逆相成分の位相を用いていた訳ではない。
【0010】
本発明は上記課題を解決するためになされたものであり、系統電圧の不平衡時に変換器出力電力の脈動を抑制する自励式変換器の制御方式を提供することを目的としている。
【0011】
【課題を解決するための手段】
不平衡電圧に対する定電力制御を実現するための制御情報及びパラメータの導出に関して、以下にその骨子を説明する。
不平衡な三相交流電圧の成分として正相・逆相・零相を下記(1)式のように仮定する。
全ての成分をまとめて、a,b,c各相の瞬時電圧を表すと(2)式のようになる。
【0012】
【数1】
【0013】
【数2】
【0014】
同様に、電流についても正相・逆相・零相成分でa,b,c各相の電流は(3)式のように表せる。
三相の電圧・電流に対する瞬時電力は、(4)式より求められる。
ここで、[AB]t=BtAtより瞬時電力は、(5)式のように正相・逆相・零相の各々の電圧・電流で表わすことができる。
【0015】
【数3】
【0016】
【数4】
【0017】
【数5】
【0018】
【数6】
【0019】
【数7】
【0020】
【数8】
【0021】
【数9】
【0022】
【数10】
【0023】
【0024】
【0025】
【数11】
【0026】
【0027】
【数12】
【0028】
【0029】
【0030】
【0031】
変換器の制御は、出力電流指令値を逆相電圧発生時に下記とする
なお、本方式は、有効電力出力の脈動は抑制され、出力は一定化するが、逆相電流を出力することにより、定格電流値を超えることがある。
【0032】
更に、直流電圧一定の条件の下で、変換器が一定の電力を出力する場合、直流電流すなわち交流出力電流の正相分と逆相分の和が、逆相電圧の発生前後で変化しない制約を設けた場合は、I1+I2=I=constとなるので、Iを指令値としておくと正相・逆相の電流指令値は各々以下のとおりとなる。
すなわち、逆相電圧発生時に、正相電流指令値および逆相電流指令値を変更し、逆相電圧発生前後での有効電力出力(直流電流)を一定にする方式であり、既に上記[0030]にて述べた通りである。
逆相電圧の有無に係らず、電流を一定にするため、
とする。
【0033】
【0034】
【0035】
上式の正相・逆相電流に応じて変換出力電流指令値を設定することで、変換器出力電力を一定とし、直流側に脈動を生じさせないことが可能となる。
【0036】
そこで、本発明の請求項1に係る自励式変換器の制御方式は、三相交流系統に直流システムまたは背中合わせにより直流システムを介して交流システムを連系するための変換器であって、変換器が接続される連系点の交流系統電圧及び変換器の出力電流の正相・逆相分の各位相及び振幅を検出し、これらに基づいて変換器の出力電力を制御する自励式変換器の制御方式において、連系点の交流系統電圧及び変換器の出力電流を取込んで正相及び逆相の各電圧値・電流値からなる信号を作成する3相−2相変換部と、前記3相−2相変換部からの電圧値及び上位制御系からの電流指令値をもとに下記正相及び逆相の各電流指令値を生成する電流指令値生成部と、前記3相−2相変換部からの電圧値・電流値からなる信号を入力すると共に、前記電流指令値生成部からの電流指令値を入力し、前記電流指令値に相当する電圧指令値を生成する電圧指令値演算部と、前記生成された正相及び逆相の電圧指令値を3相変換する2相−3相変換部とを備えた。
記
【0037】
そこで、本発明の請求項2に係る自励式変換器の制御方式は、三相交流系統に直流システムまたは背中合わせにより直流システムを介して交流システムを連系するための変換器であって、変換器が接続される連系点の交流系統電圧及び変換器の出力電流の正相・逆相分の各位相及び振幅を検出し、これらに基づいて変換器の出力電力を制御する自励式変換器の制御方式において、連系点の交流系統電圧及び変換器の出力電流を取込んで正相及び逆相の各電圧値・電流値からなる信号を作成する3相−2相変換部と、前記3相−2相変換部からの電圧値及び上位制御系からの電流指令値をもとに下記正相及び逆相の各電流指令値を生成する電流指令値生成部と、前記3相−2相変換部からの電圧値・電流値からなる信号を入力すると共に、前記電流指令値生成部からの電流指令値を入力し、前記電流指令値に相当する電圧指令値を生成する電圧指令値演算部と、前記生成された正相及び逆相の電圧指令値を3相変換する2相−3相変換部とを備えた。
記
【0038】
本発明の請求項3に係る自励式変換器の制御方式は、請求項1または2において、3相−2相変換部は、検出された系統電圧値をα軸成分及びβ軸成分に変換するα−β変換部と、前記各α変換成分及びβ変換成分を夫々入力して90°進み位相とする第1の位相シフタ及び90°遅れ位相とする第2の位相シフタとを有する正相及び逆相用の各位相シフタと、前記α−β変換部からのα軸成分と前記第2の位相シフタからの出力及び前記β軸成分と前記第1の位相シフタからの出力とを夫々入力して加算する第1,第2の加算手段とを有する正相及び逆相用の各加算手段と、前記第1の加算手段及び第2の加算手段の各出力に対して夫々所定の係数倍する第1の係数回路及び第2の係数回路とを有する正相及び逆相用の各係数回路と、前記第1,第2の各係数回路からの各出力同志の位相差を夫々導出する正相用及び逆相用の各PLL回路と、前記各PLL回路の位相を入力し前記夫々の位相差だけ前記第1及び第2の係数回路の出力を正相及び逆相の各回転方向に回転させることにより、正相及び逆相の同期回転座標系での値として演算する正相及び逆相用d−q変換手段とを備えた。
【0039】
本発明の請求項4に係る自励式変換器の制御方式は、請求項3において、各PLL回路は、正相・逆相毎に夫々の成分に対して位相追随するように設けることにより、系統電圧の正相分の位相及び逆相分の位相を別々に検出するようにした。
【0040】
本発明の請求項5に係る自励式変換器の制御方式は、請求項3において、位相シフタによるd−q変換についての90゜遅れ又は進み成分の生成にあたって、ヒルベルト変換手段若しくは基本波成分の1/4サイクルに相当する遅延回路手段を備えた。
【0041】
【発明の実施の形態】
図1は本発明による自励式変換器の制御方式の実施の形態を示す全体構成図である。図において、1は電力系統、2は変圧器、3は自励式変換器が接続され、更に変換器3の出力端には直流電源またはコンデンサ4が接続されている。
【0042】
図2は制御部5から電流指令値生成部55を除いたものの詳細図であり、その符号は図1に対応している。図1,図2において、制御部5は、計器用変成器6及び変流器7を介して3相−2相変換器51が連系系統に接続されている。52は電圧指令値演算部、53は2相−3相変換部であって、その出力は図1においては図示されないPWM信号発生器を介して変換装置のスイッチング処理がなされる。なお、54はPLL回路であって入力電圧の位相検出回路であり、51〜54は正相・逆相の各検出部に夫々設けられる。又、55は電流指令値生成部であって電圧指令値演算部52に接続されている。
【0043】
次に全体動作の概要を説明する。先ず連系点の交流系統電圧・電流が3相−2相変換部51に取込まれ、ここでは入力電圧から正相及び逆相分が分離される。これは系統電圧不平衡時に対処するためのものである。
【0044】
即ち、不平衡時に系統電圧の正相分並びに逆相分の夫々の位相及び振幅を検出し、これに基づいて出力電流の総和を変更せずに、出力電力を一定とするような正相電圧・逆相電圧指令値を生成するものである。
【0045】
電流指令値生成部55では、変換器の出力が基本周波数の2倍の周波数で脈動するのを防止するに際して逆相電圧補償だけでは、逆相補償電流と正相出力電流の干渉により、出力電力の脈動を完全に抑えることができないことに鑑み、電流指令値生成部55において、正相・逆相の各電流指令値を生成し、この電流指令値を電圧指令値演算部52へ入力することにより、この指令値に相当する電圧値を出力するようにしている。以上が動作の概要である。
【0046】
図3は3相−2相変換部の実施の形態を示す図であり、図3において従来方式での3相−2相変換部を説明する図5と同一部分については同一符号を付す。図5との基本的な差異は、逆相検出側(点線で囲った部分)に逆相用α−β変換手段517を設けると共に、逆相用PLL回路30を正相用とは別に設けたことである。従って図5では、逆相電圧のd軸q軸各成分を、正相分の位相を基準として求めるため、逆相電圧のd軸q軸各軸成分は真値とならないが、図3に示す本願の方法では、逆相電圧のd軸q軸各軸成分は真値を用いることができる。
【0047】
次に動作の概要説明をするが、正相検出側(点線で囲った部分の上方に示したもの)と逆相検出側(点線で囲った部分)とは相回転方向が反対方向であることを除き同じであるため、正相検出側のみを説明する。
【0048】
先ず、連系点から検出された系統電圧値Va,Vb,Vcは正相用α−β変換手段511に入力し、ここでα軸成分Vαp0とβ軸成分Vβp0とに変換される。この変換成分Vαp0は位相シフタ(90°進み側)512に入力され、Vβp0は位相シフタ(90°遅れ側)5121に入力される。
【0049】
加算手段513では変換成分Vαp0とVβp0の90°遅れとの各出力が入力され、各出力中に含まれる基本波の2倍周波分(すなわち正相分における逆相分による脈動と逆相分における正相分による脈動)が消去される。更に係数回路514にて、前記加算手段513からの出力が1/2にされて真の正相・逆相分の大きさとされる。加算手段5131側では変換成分Vαp0とVβp0の90°進みとの各出力との加算であり、前記した513側と同じであるため省略する。
【0050】
又、各係数回路514,5141の出力は正相用d−q変換手段515と正相用PLL回路20に入力される。そして、正相用d−q変換手段515と逆相用d−q変換手段との各出力Vpd,Vpq,Vnd,Vnqが2相−3相変換部にて3相用に変換され、変換器制御部を介してインバータのPWM制御がなされる。
【0051】
上記した各指令値に対して制御を実現するためには、正相電圧の位相ωtと逆相電圧の位相ωt+θが既知でなければならない。このため正相分の位相検出だけではなく、逆相分の位相検出も必要となる。
【0052】
以下に逆相検出のためのPLL回路について、位相比較器の部分に関し、その概要を示す。なお、ベースとなっているのは正相分検出型のPLL回路である。ここで正相分検出のPLL回路では、以下となっている。
【0053】
即ち、a,b,c相電圧の検出→α,β変換→正相成分変換である。従って、正相用のα−β変換は以下の(25)式で示され、正相分の算出は以下の(26)式で示される。
【0054】
【数13】
【0055】
従って、逆相用α−β変換は以下の(27)式で示され、逆相分の算出は以下の(28)式で示される。これを逆相電圧成分の入力信号として、PLLの位相比較器に用いて逆相分の位相検出を行う。
【0056】
【数14】
【0057】
図4は他の実施の形態を示す図であり、図4において図3と同一機能部分については同一符号を付して説明を省略する。図4の構成上の特徴点は、図3の位相シフタ512に代えてヒルベルト変換手段を用いたことであり、その他は図3と同様である。本実施の形態によれば遅延回路を用いる場合に比べ高速応答が可能となり、系統周波数変化に対してもロバストとなる。
【0058】
図6は従来型制御系の制御応答波形図を示す。時刻300ms(A)にて(イ)に示される系統電圧逆相分の発生時を示し、この時(ロ)に示される変換器出力電流の脈動が現われ、(ニ)に示されるように、出力電力有効分及び無効分のいずれもが脈動し、(ホ)に示す変換器出力電流瞬時値がアンバランスとなっていることを示す。さらに、時刻500ms(B)にてID指令値を0.0→0.9puと変更し、時刻700ms(C)にてIQ指令値を0.0→-0.5puと変更しているが、(ニ)の脈動、(ホ)のアンバランスは継続している。
【0059】
この場合は電流検出も正相回転のd−q変換のみであるため、逆相電圧が含まれる場合は電流の正相分のみを制御するものである。従って逆相電圧との間で干渉し、満足な電流制御能力が得られない。
【0060】
図7は正相分検出制御の場合であって、逆相補償なしの場合の制御応答波形図を示す。時刻300ms(A)にて(イ)が系統電圧逆相分発生を示し、この時(ロ)に示されるように変換器出力電流正相分には殆ど変化はない。しかし(ハ)に示されるように、変換器が正相電圧成分のみを出力することによって流れる変換器出力電流の逆相分が、一部振動して現われ、(ニ)に示すように変換器出力電力有効分及び無効分に脈動が現われ、(ホ)に示されるように直流側に現れる変換器出力電流瞬時値に脈動が現われる。即ち、正相電流の脈動は抑制されるが、逆相電流はむしろ大きくなり、出力電力の振動も大きくなる。さらに、時刻500ms(B)にてID指令値を0.0→0.9puと変更し、時刻700ms(C)にてIQ指令値を0.0→-0.5puと変更しても同様である。
【0061】
図8は正相分逆相分検出制御で、逆相補償があり、逆相電圧発生時に逆相電流指令値のみ変更する場合の制御応答波形図を示しており、本願発明の請求項1に相当する。時刻300ms(A)にて(イ)が系統電圧逆相発生を示し、この時(ロ)に示されるように変換器出力電流正相分は殆ど脈動することはなく、さらに、時刻500ms(B)にてID指令値を0.0→0.9puと変更し、時刻700ms(C)にてIQ指令値を0.0→-0.5puと変更しても、指令値に追従する。又、(ハ)に示されるように、変換器出力電流逆相分には正相電流指令値変更時に振動が現われるが速やかに一定となる。又、(ニ)に示されるように変換器出力電力有効分は脈動がなくなる。但し、無効分の脈動は残るが、これはα相β相間で交換されるため、直流側の電力変動としては現れない。その結果(ホ)に示すように、変換器出力交流電流は不平衡となるが、連系点電圧の不平衡成分との相乗効果により、出力電力有効分の脈動が抑制される。但し、逆相電圧発生時に逆相電流分の電流が増加し、全体として電流が定格値を超過することがあるため、制御指令値に何らかの制限回路を付加する必要がある。
【0062】
図9は正相分・逆相分検出制御で、逆相補償があり、正相逆相ともに指令値を変更する場合、つまり、本願発明の請求項2に相当する制御応答波形図である。時刻300ms(A)にて(イ)が系統電圧逆相発生を示し、逆相電圧が0.1pu重畳していることがわかる。この時(ロ)に示されるように変換器出力電流α相分は殆ど脈動することはなく、さらに、時刻500ms(B)にてID指令値を0.0→0.9puと変更し、時刻700ms(C)にてIQ指令値を0.0→-0.5puと変更しても、電流指令値に追従する。又、(ハ)に示されるように変換器出力電流逆相分は正相電流指令値変更時に若干振動が現われるが、制御により速やかに一定化している。(ニ)に示されるように、変換器出力電力有効分には変化がないが、無効分に脈動が現われる。その結果、(ホ)に示すように、変換器出力電流は不平衡となる。しかし、本願の請求項2の制御方法は逆相電圧発生時に直流電流を一定とする条件であるため、出力電力を一定とでき、予め定格値内に収めることが可能である。
【0063】
図10は正相分・逆相分検出のPLL回路の制御応答波形図を示す。図10において、(イ)は三相交流系統電圧瞬時値、(ロ),(ハ)が従来装置と共通である正相分検出のPLL回路の動作を示している。なお、(ロ)は正相PLL回路の出力位相であり、(ハ)は正相PLL回路の位相検出誤差である。先ず400ms(A)において、正相電圧位相が(+3°)急変し、500ms(B)で逆相電圧が発生し、更に700ms(C)で正相電圧位相が(−3°)急変した場合について説明する。
【0064】
上記制御時に正相分検出PLL回路は、(ハ)の矢印に示されるように正相電圧位相急変時(A)に正相の検出誤差が瞬時に大となり、又、逆相電圧発生時(B)に再度誤差が出現し、更に正相電圧位相急変時(C)に再々度誤差が出現して、その後、追従している。
【0065】
本発明では(ニ),(ホ)に示す逆相分検出のPLL回路を設けたことにより、(ニ)の矢印の逆相電圧発生(500ms(B))を逆相PLL回路が検出し、直ちに追従させることができる。なお(ニ)は逆相PLL回路の位相出力波形であり、(ホ)は逆相位相PLL回路の位相検出誤差であり、(ホ)は逆相PLL回路の位相検出誤差であり、(ホ)においては500ms(B)以前では逆相電圧が発生していないため、逆相分検出用PLLのVCOはフリーランしており位相が不定になっている。即ち、正相分検出用のPLL回路とは別に(ニ)の矢印に示されるように、500ms(B)の逆相電圧発生とともに逆相分検出PLL回路が動作し、逆相位相を検出し、更に700ms(C)での正相電圧位相の急変の影響を最小限にとどめている。従って、逆相検出PLL回路は、正相と独立して、逆相の位相を検出することができる。
【0066】
【発明の効果】
以上説明したように、本発明によれば変換器の接続される交流系統電圧の正相分,逆相分の夫々の位相及び振幅を検出し、これに基づいて変換器出力電流を制御するようにしたので、系統電圧が不平衡であっても、変換器の出力する電力を脈動分を含まずかつ一定に制御することができる。即ち、系統状態にかかわらず出力電力を一定とするような正相電圧,逆相電圧指令値を生成するものであるため、直流側に現われる電力の脈動を抑制でき、脈動補償用の直流コンデンサの容量を低減することができると共に、連系点電圧が不平衡の状態においても所期の電力を一定に出力することが可能である。以上の効果は、系統連系用自励式変換器のみでなく、出力電力をほぼ0と考えればSTATCOMの直流コンデンサの容量を低減することができ、インバータによりモータを駆動する場合、モータトルクの脈動を抑制することができる。
【図面の簡単な説明】
【図1】 本発明による自励式変換器の制御方式を示す全体構成図
【図2】 図1に示す制御部の電流指令値生成部を除いた詳細図
【図3】 3相−2相変換部の実施の形態を示す図
【図4】 3相−2相変換部の他の実施の形態を示す図
【図5】 従来方式での3相−2相変換部を説明する図
【図6】 従来型制御系の制御応答波形図
【図7】 従来型制御系である正相分検出制御で逆相補償なしの場合の制御応答波形図
【図8】 従来型制御系である正相分逆相分検出制御で逆相補償があり、逆相指令のみ変更する場合の制御応答波形図
【図9】 本願発明のもの、つまり正相分検出制御で、逆相補償があり、正相逆相ともに指令値を変更する場合の制御応答波形図
【図10】 正相分・逆相分検出のPLL回路の制御応答波形図
【符号の説明】
1 電力系統
2 変圧器
3 変換装置
4 直流電源またはコンデンサ
5 制御部
51 3相−2相変換部
52 電圧指令値演算部
53 2相−3相変換部
54,516 PLL回路
55 電流指令値生成部
20 正相用PLL回路
30 逆相用PLL回路
40 ヒルベルト変換手段
511 正相用α−β変換手段
512,5121 位相シフタ
513,5131 加算手段
514,5141 係数回路
515 正相用d−q変換部
516 逆相用α−β変換手段
Claims (5)
- 三相交流系統に直流システムまたは背中合わせにより直流システムを介して交流システムを連系するための変換器であって、変換器が接続される連系点の交流系統電圧及び変換器の出力電流の正相・逆相分の各位相及び振幅を検出し、これらに基づいて変換器の出力電力を制御する自励式変換器の制御方式において、連系点の交流系統電圧及び変換器の出力電流を取込んで正相及び逆相の各電圧値・電流値からなる信号を作成する3相−2相変換部と、前記3相−2相変換部からの電圧値及び上位制御系からの電流指令値をもとに下記正相及び逆相の各電流指令値を生成する電流指令値生成部と、前記3相−2相変換部からの電圧値・電流値からなる信号を入力すると共に、前記電流指令値生成部からの電流指令値を入力し、前記電流指令値に相当する電圧指令値を生成する電圧指令値演算部と、前記生成された正相及び逆相の電圧指令値を3相変換する2相−3相変換部とを備えたことを特徴とする自励式変換器の制御方式。
記
- 三相交流系統に直流システムまたは背中合わせにより直流システムを介して交流システムを連系するための変換器であって、変換器が接続される連系点の交流系統電圧及び変換器の出力電流の正相・逆相分の各位相及び振幅を検出し、これらに基づいて変換器の出力電力を制御する自励式変換器の制御方式において、連系点の交流系統電圧及び変換器の出力電流を取込んで正相及び逆相の各電圧値・電流値からなる信号を作成する3相−2相変換部と、前記3相−2相変換部からの電圧値及び上位制御系からの電流指令値をもとに下記正相及び逆相の各電流指令値を生成する電流指令値生成部と、前記3相−2相変換部からの電圧値・電流値からなる信号を入力すると共に、前記電流指令値生成部からの電流指令値を入力し、前記電流指令値に相当する電圧指令値を生成する電圧指令値演算部と、前記生成された正相及び逆相の電圧指令値を3相変換する2相−3相変換部とを備えたことを特徴とする自励式変換器の制御方式。
記
- 請求項1または2記載の自励式変換器の制御方式において、3相−2相変換部は、検出された系統電圧値及び変換器出力電流の夫々について、正相及び逆相夫々のα軸成分及びβ軸成分とに変換する正相及び逆相用の各α−β変換部と、正相分については前記正相α変換成分を入力して90°遅れ位相とする第1の位相シフタ及び前記正相β変換成分を入力して90°進み位相とする第2の位相シフタとを有する正相用の位相シフタと、逆相分については前記逆相α変換成分を入力して90°進み位相とする第1の位相シフタ及び前記逆相β変換成分を入力して90°遅れ位相とする第2の位相シフタとを有する逆相用の位相シフタと、正相及び逆相夫々について前記α−β変換部からのα軸成分と前記第2の位相シフタからの出力及び前記β軸成分と前記第1の位相シフタからの出力とを夫々入力して加算する第1,第2の加算手段とを有する正相及び逆相用の各加算手段と、前記第1の加算手段及び第2の加算手段の各出力に対して夫々所定の係数倍する第1の係数回路及び第2の係数回路とを有する正相及び逆相用の各係数回路と、前記第1,第2の各係数回路からの各出力を入力として正相逆相の位相を夫々導出する正相用及び逆相用の各PLL回路と、前記各PLL回路の位相を入力し前記夫々の位相分だけ前記第1及び第2の係数回路の出力を正相及び逆相の各回転方向に回転させることにより、正相及び逆相の同期回転座標系での値として演算する正相及び逆相用d−q変換手段とを備えたことを特徴とする自励式変換器の制御方式。
- 請求項3記載の自励式変換器の制御方式において、各PLL回路は正相・逆相毎に夫々設けることにより、系統電圧の正相分の位相及び逆相分の位相を別々に検出したことを特徴とする自励式変換器の制御方式。
- 請求項3記載の自励式変換器の制御方式において、位相シフタによる正相逆相それぞれのα、β成分の90゜遅れ又は進み成分の生成にあたって、ヒルベルト変換手段を備えたことを特徴とする自励式変換器の制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003208404A JP4055952B2 (ja) | 2003-08-22 | 2003-08-22 | 自励式変換器の制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003208404A JP4055952B2 (ja) | 2003-08-22 | 2003-08-22 | 自励式変換器の制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005073306A JP2005073306A (ja) | 2005-03-17 |
JP4055952B2 true JP4055952B2 (ja) | 2008-03-05 |
Family
ID=34401698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003208404A Expired - Fee Related JP4055952B2 (ja) | 2003-08-22 | 2003-08-22 | 自励式変換器の制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4055952B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DK2575252T3 (en) | 2011-09-29 | 2018-10-08 | Daihen Corp | Signal processor, filter, power converter for power converter circuit, connection inverter system and PWM inverter system |
CN107171582B (zh) | 2011-09-29 | 2019-03-29 | 株式会社大亨 | 信号处理装置、滤波器、控制电路、逆变器和转换器*** |
JP5964568B2 (ja) * | 2011-09-29 | 2016-08-03 | 株式会社ダイヘン | 信号処理装置およびインバータ回路の制御回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3324249B2 (ja) * | 1993-12-28 | 2002-09-17 | 株式会社日立製作所 | 電力変換装置 |
JP2000116148A (ja) * | 1998-02-13 | 2000-04-21 | Mitsubishi Electric Corp | 電力変換装置 |
JP4687851B2 (ja) * | 2001-05-29 | 2011-05-25 | 株式会社安川電機 | Pwmサイクロコンバータの入力電流制御方法とpwmサイクロコンバータ装置 |
JP3983031B2 (ja) * | 2001-11-05 | 2007-09-26 | 敏久 清水 | 半導体電力変換装置の制御回路 |
-
2003
- 2003-08-22 JP JP2003208404A patent/JP4055952B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005073306A (ja) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI692193B (zh) | 替代能源整合電力轉換裝置 | |
JP5542609B2 (ja) | 無効電力補償装置 | |
US20050195624A1 (en) | Method and arrangement in connection with network inverter | |
JPWO2008139518A1 (ja) | 電力変換装置 | |
JP7270391B2 (ja) | 電力変換装置の制御装置および電動機駆動システム | |
JP5968564B2 (ja) | 電力変換装置 | |
JP2001037248A (ja) | インバータ装置 | |
CN111969910A (zh) | 控制电机的方法及装置、电子设备、计算机可读介质 | |
JP5580095B2 (ja) | 系統連系インバータ装置 | |
JP6414795B2 (ja) | 電力供給システム及び制御方法 | |
JP2018182811A (ja) | 電力変換器及びその制御装置 | |
US20040080968A1 (en) | Vector control of an induction motor | |
JP4055952B2 (ja) | 自励式変換器の制御方式 | |
CN100574091C (zh) | 基于无功电流补偿的电机振荡抑制方法 | |
JP4971758B2 (ja) | 電力変換装置 | |
JP2005269805A (ja) | 交流交流電力変換器の制御装置 | |
JP4407215B2 (ja) | 交流−交流直接変換器の制御装置 | |
JP2009247110A (ja) | インバータ制御装置 | |
JPH10191677A (ja) | 交流電動機速度制御装置 | |
JPH06153585A (ja) | 誘導電動機の制御装置 | |
JP3793788B2 (ja) | 誘導発電機の電圧一定制御方法 | |
JPH10201099A (ja) | アクティブフィルタ | |
JP2968027B2 (ja) | 電流形インバータの制御装置 | |
JP7520747B2 (ja) | インバータ制御装置およびインバータ制御装置の製造方法 | |
JP2024022286A (ja) | 電力変換装置及び電力変換システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071206 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |