JP4055786B2 - 液晶装置、半導体チップの実装構造及び電子機器 - Google Patents

液晶装置、半導体チップの実装構造及び電子機器 Download PDF

Info

Publication number
JP4055786B2
JP4055786B2 JP2005113270A JP2005113270A JP4055786B2 JP 4055786 B2 JP4055786 B2 JP 4055786B2 JP 2005113270 A JP2005113270 A JP 2005113270A JP 2005113270 A JP2005113270 A JP 2005113270A JP 4055786 B2 JP4055786 B2 JP 4055786B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
terminal
semiconductor chip
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005113270A
Other languages
English (en)
Other versions
JP2005229133A (ja
Inventor
永至 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005113270A priority Critical patent/JP4055786B2/ja
Publication of JP2005229133A publication Critical patent/JP2005229133A/ja
Application granted granted Critical
Publication of JP4055786B2 publication Critical patent/JP4055786B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体チップを基板上に実装して成る半導体チップの実装構造に関する。また本発明は、その半導体チップの実装構造を用いて構成される液晶装置に関する。また本発明は、その液晶装置を用いて構成される電子機器に関する。
現在、携帯電話機、携帯電子端末機等といった電子機器において液晶装置が広く用いられている。多くの場合は、文字、数字、絵柄等といった情報を表示するためにその液晶装置が用いられている。
この液晶装置は、一般に、一対の液晶基板によって挟持される液晶を有し、その液晶に印加する電圧を制御することによってその液晶の配向を制御し、もって該液晶に入射する光を変調する。この液晶装置は、液晶に印加する電圧を制御するために液晶駆動用IC、すなわち半導体チップを使用する必要があり、そのICは上記液晶基板に直接に又は配線基板を介して間接的に接続される。
配線基板を介して液晶駆動用ICを間接的に液晶基板に接続する場合には、例えば、液晶駆動用ICを配線基板上に実装して半導体チップの実装構造を作製した後、その実装構造の配線基板を液晶装置の液晶基板に導電接続する。液晶駆動用ICは一般にその接合面、すなわち能動面に複数のバンプを有する。また、配線基板の表面には所定の配線パターンが形成され、その配線パターンのうち液晶駆動用ICが実装される領域にある部分は端子となっている。液晶駆動用ICを配線基板上に実装する際には、例えばACF(Anisotropic Conductive Film:異方性導電膜)等といった導電接着剤を用いて液晶駆動用ICを配線基板に接着すると共に、液晶駆動用ICのバンプを配線基板の端子に導電接続する。
上記のようにして液晶駆動用ICを配線基板に実装した場合には、液晶駆動用ICのバンプが配線基板の端子に正確に導電接続されたかどうかを確認する必要がある。このような確認作業を行うとき、配線基板及びその上に形成した端子の両方が透明であれば、半導体側のバンプと配線基板側の端子との接続部分を配線基板を通して視覚的に直接に確認することができる。
しかしながら、半導体チップの実装構造の中には、ポリイミド等といった透明性が低い材料によって配線基板が形成されることがあり、また、銅(Cu)等といった透明性が低い材料によって配線パターンすなわち端子が形成されることがある。このような構造の半導体チップの実装構造に関しては、バンプと配線基板側の端子との接続部分を配線基板を通して視覚的に直接に確認することが困難であり、従来はその確認のために、製造された複数の半導体チップの実装構造の中からいくつかを抜き取って半導体チップと配線基板との接続部分を分解し、その分解状態で接続状態を確認していた。
このような従来方法では、バンプすなわち半導体側端子と配線基板側の端子との接続部分が分解の際に実際の状態と異なった状態になることがあるので、その接続状態を正確に確認することが難しいという問題があった。また、出来上がった製品を検査のために破壊しなければならないという問題もあった。
本発明は、上記の問題点に鑑みて成されたものであって、透明性の低い配線基板又は基板側端子を用いる構造の半導体チップの実装構造に関して、バンプ等といった半導体側端子とそれと導電接続される基板側端子との間の接続状態を、それらを分解することなく、しかも視覚によって正確に検査できるようにすることを目的とする。
上記の目的を達成するため、本発明に係る液晶装置は、液晶を挟む一対の基板と、それらの基板の少なくともいずれか1つに接続される半導体チップの実装構造とを有する液晶装置において、前記半導体チップの実装構造は、接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、前記基板側端子は銅によって、前記配線基板はポリイミドによって形成され、前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらにその基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、環を形成するパターン幅が前記基板端子の幅よりも狭い環状パターンまたは一部を開放した状態の環状パターンに形成され、前記半導体側ダミー端子と前記基板側ダミー端子の環状パターンまたは一部を開放した状態の環状パターンの全周とが重なる
ことを特徴とする。
また、液晶を挟む一対の基板と、それらの基板の少なくともいずれか1つに接続される半導体チップの実装構造とを有する液晶装置において、前記半導体チップの実装構造は、接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらにその基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、環を形成するパターン幅が前記基板端子の幅よりも狭い環状パターンまたは一部を開放した状態の環状パターンに形成され、前記配線基板を通して前記基板側ダミー端子と前記半導体側ダミー端子の接続状態を確認することができるように前記半導体側ダミー端子と前記基板側ダミー端子の環状パターンまたは一部を開放した状態の環状パターンの全周とが重なることを特徴とする。
また、半導体チップの実装構造であって、接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、前記基板側端子は銅によって、前記配線基板はポリイミドによって形成され、前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらにその基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、環を形成するパターン幅が前記基板端子の幅よりも狭い環状パターンまたは一部を開放した状態の環状パターンに形成され、前記半導体側ダミー端子と前記基板側ダミー端子の環状パターンまたは一部を開放した状態の環状パターンの全周とが重なることを特徴とする。
また、半導体チップの実装構造であって、接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらにその基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、環を形成するパターン幅が前記基板端子の幅よりも狭い環状パターンまたは一部を開放した状態の環状パターンに形成され、前記配線基板を通して前記基板側ダミー端子と前記半導体側ダミー端子の接続状態を確認することができるように前記半導体側ダミー端子と前記基板側ダミー端子の環状パターンまたは一部を開放した状態の環状パターンの全周とが重なることを特徴とする。
上記の目的を達成するため、本発明に係る液晶装置は、液晶を挟む一対の基板と、それらの基板の少なくともいずれか1つに接続される半導体チップの実装構造とを有する液晶装置であって、前記半導体チップの実装構造は、接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、前記基板側端子は銅によって、前記配線基板はポリイミドによって形成され、前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらにその基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、前記基板側端子よりも幅の狭い直線パターンに形成されることを特徴とする。
また、液晶を挟む一対の基板と、それらの基板の少なくともいずれか1つに接続される半導体チップの実装構造とを有する液晶装置において、前記半導体チップの実装構造は、接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、前記基板側端子は銅によって、前記配線基板はポリイミドによって形成され、前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらにその基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、前記基板側端子よりも幅の狭い環状パターンに形成され、前記半導体側ダミー端子と前記基板側端子の環状パターンの全周とが重なることを特徴とする。
また、液晶を挟む一対の基板と、それらの基板の少なくともいずれか1つに接続される半導体チップの実装構造とを有する液晶装置において、前記半導体チップの実装構造は、接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、前記基板側端子は銅によって、前記配線基板はポリイミドによって形成され、前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらにその基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、前記基板側端子よりも幅の狭い十字形状パターンに形成されることを特徴とする。
また、液晶を挟む一対の基板と、それらの基板の少なくともいずれか1つに接続される半導体チップの実装構造とを有する液晶装置において、前記半導体チップの実装構造は、接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらにその基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、前記基板側端子よりも幅の狭い環状パターンに形成され、前記配線基板を通して前記基板側ダミー端子と前記半導体側ダミー端子の接続状態を確認することができるように前記半導体側ダミー端子と前記基板側端子の環状パターンの全周とが重なることを特徴とする液晶装置。
さらに、液晶を挟む一対の基板と、それらの基板の少なくともいずれか1つに接続される半導体チップの実装構造とを有する液晶装置において、前記半導体チップの実装構造は、接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらにその基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、前記配線基板を通して前記基板側ダミー端子と前記半導体側ダミー端子の接続状態を確認することができるように前記基板側端子よりも幅の狭い十字形状パターンに形成されることを特徴とする。
上記液晶装置の前記配線基板は可撓性材料によって形成されることを特徴とする。
本発明に係る半導体チップの実装構造は、接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、前記基板側端子は銅によって、前記配線基板はポリイミドによって形成され、前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらにその基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、前記基板側端子よりも幅の狭い環状パターンに形成され、前記半導体側ダミー端子と前記基板側端子の環状パターンの全周とが重なることを特徴とする。
また、接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらにその基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、前記基板側端子よりも幅の狭い環状パターンに形成され、前記配線基板を通して前記基板側ダミー端子と前記半導体側ダミー端子の接続状態を確認することができるように前記半導体側ダミー端子と前記基板側端子の環状パターンの全周とが重なることを特徴とする。
さらに、接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらにその基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、前記配線基板を通して前記基板側ダミー端子と前記半導体側ダミー端子の接続状態を確認することができるように前記基板側端子よりも幅の狭い十字形状パターンに形成されることを特徴とする。
上記半導体チップの実装構造の前記配線基板は可撓性材料によって形成されることを特徴とする。
次に、本発明に係る電子機器は、液晶装置と、その液晶装置を収容する筐体とを有する電子機器であって、上記のいずれかの液晶装置を備えることを特徴とする。
(第1実施形態)
図1は、本発明に係る半導体チップの実装構造を用いた液晶装置の一実施形態を示している。ここに示す液晶装置1は、液晶パネル2に半導体チップの実装構造3を接続することによって形成される。また、必要に応じて、バックライト等といった照明装置、その他の付帯機器が液晶パネル2に付設される。
液晶パネル2は、シール材4によって接着された一対の基板6a及び6bを有し、それらの基板間に形成される間隙、いわゆるセルギャップに液晶が封入される。基板6a及び6bは一般には透光性材料、例えばガラス、プラスチック等によって形成される。基板6a及び6bの外側表面には偏光板8が貼着される。
一方の基板6aの内側表面には電極7aが形成され、他方の基板6bの内側表面には電極7bが形成される。これらの電極はストライプ状又は文字、数字、その他の適宜のパターン状に形成される。また、これらの電極7a及び7bは、ITO(Indium Tin Oxide:インジウムスズ酸化物)等といった透光性材料によって形成される。
一方の基板6aは他方の基板6bから張り出す張出し部を有し、その張出し部に複数の端子9が形成される。これらの端子9は、基板6a上に電極7aを形成するときに同時に形成され、従って、例えばITOによって形成される。これらの端子9には、電極7aから一体に延びるもの及び導通材(図示せず)を介して電極7bに接続するものが含まれる。
なお、電極7a,7b及び端子9は、実際には極めて狭い間隔で多数本が基板6a上及び基板6b上に形成されるが、図1では、構造を分かり易く示すためにそれらの間隔を拡大して模式的に示し、さらにそれらのうちの数本を図示することにして他の部分を省略してある。また、端子9と電極7aとの接続状態及び端子9と電極7bとの接続状態も図1では省略してある。
半導体チップの実装構造3は、半導体チップとしての液晶駆動用IC11を導電接着剤としてのACF( Anisotropic Conductive Film:異方性導電膜)12によって配線基板13上の所定位置に接着することによって形成される。液晶駆動用IC11の接合面すなわち能動面には、半導体側端子としての複数のバンプ14が形成される。
ACF12は、周知の通り、一対の端子間を電気的に一括接続するために用いられる導電性のある高分子フィルムであって、例えば図2に示すように、熱可塑性又は熱硬化性の樹脂フィルム18の中に多数の導電粒子19を分散させることによって形成され、熱圧着することによって単一方向の導電性を持つ接続をすることができるものである。
配線基板13は、FPC(Flexible Printed Circuit:可撓性プリント基板)として構成されており、具体的には、ポリイミド等といった可撓性フィルム15の上にCu等によって配線パターン16を形成することによって作製される。図1に示すように配線パターン16には、配線基板13の外周の1側辺部に形成される出力用端子16a及びそれに対向する側辺部に形成される入力用端子16bが含まれる。また、配線パターン16のうち液晶駆動用IC11を装着するための領域に臨み出る部分は基板側端子17を構成する。
図2に示すように、液晶駆動用IC11はACF12内の樹脂部分によって配線基板13に接着され、また、液晶駆動用IC11のバンプ14がACF12内の導電粒子19によって配線パターン16の基板側端子17に導電接続される。なお、図2において符号24は絶縁膜を示している。
以上のようにして構成された半導体チップの実装構造3は、図1において、ACF21によって液晶パネル2の基板6aの張出し部に接着される。より具体的には、図2に示すように、ACF21の樹脂部分によって半導体チップの実装構造3と基板6aとが接着され、そして、ACF21内の導電粒子によって半導体チップの実装構造3の出力用端子16aと基板6a側の端子9とが導電接続される。
本実施形態の液晶装置は以上のように構成されているので、図1において半導体チップの実装構造3の入力用端子16bに必要な信号及び必要な電力を供給すれば、液晶駆動用IC11が作動して液晶パネル2内の複数の電極7a及び7bのうちの希望するいくつかが選択されてそれらに所定の電圧が印加され、これにより対応する部分の液晶の配向が制御され、その結果、液晶パネル2の表示領域内に文字、数字、絵柄等といった像が表示される。
図1に示す半導体チップの実装構造3において、配線基板13のうち符号Aで示す部分、すなわち液晶駆動用IC11の隅部に相当する部分を矢印Bのように配線基板13越しに見ると、図3に示す通りである。図3では、説明の便宜上、可撓性フィルム15を取外した状態を図示してある。
図3に示す通り、液晶駆動用IC11は、斜線で示すACF12の樹脂部分18によって可撓性樹脂フィルム15に接着され、そして、液晶駆動用IC11のバンプ14と配線基板13側の基板側端子17とがACF12内の導電粒子19によって導電接続される。なお、図3においてバンプ14や導電粒子19は、理解し易い大きさで描かれており、必ずしも実際の寸法比率と同じであるとは限らない。
バンプ14と基板側端子17との間に安定した導電接続状態を確保するためには、バンプ14と基板側端子17との間のACF12の状態が適正でなければならない。例えば、ACF12の樹脂部分18内に気泡その他の異常があってはならない。また、バンプ14と基板側端子17との間に所定数、例えば10個程度の導電粒子が介在する必要がある。
本実施形態のように、可撓性フィルム15をポリイミドによって形成し、配線パターン16すなわち基板側端子17をCuによって形成すれば、両者は全くの透明体ではないので、配線基板13を通してバンプ14と基板側端子17との接続部分を見たとき、それらの間のACF12の状態を視覚によって明確に確認することが非常に困難である。
そこで、本実施形態では、液晶駆動用IC11の能動面の隅部に、バンプ14と同じ形状の半導体側ダミー端子としてのダミーバンプ22を形成し、さらに、配線基板13側の可撓性フィルム15上におけるダミーバンプ22に対応する所定位置に基板側ダミー端子23Aを形成する。
そして本実施形態では、基板側ダミー端子23Aの高さ(すなわち、図3の紙面垂直方向の寸法)は導電接続に与かる基板側端子17と同じに設定する。また、基板側ダミー端子23Aの形状は、基板側端子17よりも幅の狭い直線状パターンに形成する。つまり、基板側ダミー端子23Aは、ダミーバンプ22及び基板側端子17の両方よりも小さい面積に設定する。
ダミーバンプ22及び基板側ダミー端子23Aを以上のように形成したので、観察者が図1の矢印B方向から配線基板13の裏側を見ると、図3に示すように、基板側ダミー端子23Aから外れる領域にあるダミーバンプ22の部分を視覚によって鮮明に確認することができる。
そしてその結果、ダミーバンプ22の下側に位置するACF12の状態、例えば、気泡が有るか無いか、導電粒子19が所定数有るかどうか等を正確に検査できる。そして、この検査により、導電接続に与かるバンプ14と基板側端子17との間のACF12の状態を正確に把握できる。しかもこの検査は、非破壊で行うことができる。
なお、ダミーバンプ22に対向する位置に基板側ダミー端子23Aを設けないと、可撓性フィルム15のその部分に窪みが発生し、それに起因して、バンプ14と基板側端子17との間の導電接続が不安定になるおそれがある。これに対し本実施形態のように、ダミーバンプ22に対応して必ず基板側ダミー端子23Aを設けるようにすれば、そのような可撓性フィルム15の窪みの発生を確実に防止でき、従って、安定した接続安定性を確保できる。
(第2実施形態)
図4は、本発明に係る半導体チップの実装構造の他の実施形態を示している。この実施形態が図3に示した実施形態と異なる点は、基板側ダミー端子の形状に改変を加えたことであり、その他の点に関しては変更はない。従って、図4において図3と同じ部材は同じ符号を付して示すことにして、それらの説明は省略する。
図4に示す実施形態では、配線基板13側の可撓性フィルム15上におけるダミーバンプ22に対応する位置に設けられる基板側ダミー端子23Bを、図3に示すような直線パターンに代えて、幅の狭い環状パターンに形成してある。
この構成によっても、基板側ダミー端子23Bから外れる領域においてダミーバンプ22を視覚によって確認することができ、よって、その部分のACF12の状態を確認することによって、導電接続部分の接続状態を非破壊で正確に把握することができる。
(第3実施形態)
図5は、本発明に係る半導体チップの実装構造のさらに他の実施形態を示している。この実施形態が図3に示した実施形態と異なる点は、基板側ダミー端子の形状に改変を加えたことであり、その他の点に関しては変更はない。従って、図5において図3と同じ部材は同じ符号を付して示すことにして、それらの説明は省略する。
図5に示す実施形態では、配線基板13側の可撓性フィルム15上におけるダミーバンプ22に対応する位置に設けられる基板側ダミー端子23Cを、図3に示すような直線パターンに代えて、幅の狭い十字形状パターンに形成してある。
この構成によっても、基板側ダミー端子23Cから外れる領域においてダミーバンプ22を視覚によって確認することができ、よって、その部分のACF12の状態を確認することによって、導電接続部分の接続状態を非破壊で正確に把握することができる。
(第4実施形態)
図6は、本発明に係る半導体チップの実装構造のさらに他の実施形態を示している。この実施形態は図4に示す実施形態に改変を加えたものであり、具体的には、基板側ダミー端子23Dが一部を開放した状態の環状パターン、すなわちコ字形状パターン又はU字形状パターンに形成されている。
(第5実施形態)
図7は、本発明に係る半導体チップの実装構造のさらに他の実施形態を示している。この実施形態は図5に示す実施形態に改変を加えたものであり、具体的には、基板側ダミー端子23Eが図5に示した十字形状パターンのダミー端子23Cを略45°の角度だけ回転させたパターン形状に形成されている。
(第6実施形態)
図8は、本発明に係る電子機器の一実施形態である携帯電話機を示している。ここに示す携帯電話機30は、アンテナ31、スピーカ32、液晶装置1、キースイッチ33、マイクロホン34等といった各種構成要素を、筐体としての外装ケース36に格納することによって構成される。また、外装ケース36の内部には、上記の各構成要素の動作を制御するための制御回路を搭載した制御回路基板37が設けられる。液晶装置1は図1に示した液晶装置1によって構成される。
この携帯電話機30では、キースイッチ33及びマイクロホン34を通して入力される信号や、アンテナ31によって受信した受信データ等が制御回路基板37上の制御回路へ入力される。そしてその制御回路は、入力した各種データに基づいて液晶装置1の表示面内に数字、文字、絵柄等といった像を表示し、さらに、アンテナ31から送信データを送信する。
この携帯電話機30に用いられる液晶装置1では、図3に示すように、液晶駆動用IC11の能動面の隅部に、バンプ14と同じ形状のダミーバンプ22を形成し、さらに、それに対向して基板側ダミー端子23Aを形成した。そしてその場合、基板側ダミー端子23Aの高さは導電接続に与かる基板側端子17と同じに設定し、しかし、基板側ダミー端子23Aの面積はダミーバンプ22及び基板側端子17の両方よりも小さい面積に形成した。
以上の結果、基板側ダミー端子23Aから外れる領域にあるダミーバンプ22を視覚によって確認することにより、ダミーバンプ22の下側に位置するACF12の状態、例えば、気泡が有るか無いか、導電粒子19が所定数有るかどうか等を正確に検査できるようになった。そして、この検査により、導電接続に与かるバンプ14と基板側端子17との間のACF12の状態を非破壊状態で正確に把握できるようになった。
(その他の実施形態)
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。
例えば、図1では、本発明に係る半導体チップの実装構造を液晶装置の構成要素として用いる場合を示したが、本発明に係る半導体チップの実装構造は液晶装置以外の任意の機器の構成要素として用いることができる。
また、図1に示す実施形態では、液晶パネルに1個の半導体チップの実装構造を接続する構造の液晶装置を例示したが、液晶パネルに複数個の半導体チップの実装構造を接続する構造の液晶装置や実装基板上に半導体チップ以外の電子部品を実装した構造を持つ液晶表示装置にも本発明を適用できることはもちろんである。
また、図8の実施形態では、電子機器としての携帯電話機に本発明の液晶装置を用いる場合を例示したが、本発明の液晶装置はそれ以外の電子機器、例えば携帯情報端末、電子手帳、ビデオカメラのファインダー等に適用することもできる。
本発明に係る半導体チップの実装構造によれば、1)半導体チップの接合面すなわち能動面に半導体側ダミー端子を設け、2)基板の接合面に基板側ダミー端子を設け、さらに、3)基板側ダミー端子のうち半導体側ダミー端子と重なる部分を半導体側ダミー端子及び信号伝送のための本来の基板側端子の両方よりも小さい面積となるように形成した。
その結果、仮に基板又は基板側端子が透明性の低い材料によって形成される場合でも、小さい面積で形成された基板側ダミー端子からはみ出る領域に存在する半導体チップ側のダミー端子を配線基板を通して視覚によって確認することが可能となり、それ故、端子同士の接続状態を基板越しに視覚によって正確に確認できる。
また、この視覚による確認は、半導体チップの実装構造を分解することなく行うことができるので、端子同士の接続状態を正確に確認できると共に、実装構造を無駄に破壊することも無くなる。
本発明に係る半導体チップの実装構造及び液晶装置の一実施形態を分解して示す斜視図である。 図1の液晶装置の要部を示す側面断面図である。 本発明に係る半導体チップの実装構造の一実施形態を示す平面断面図である。 本発明に係る半導体チップの実装構造の他の実施形態を示す平面断面図である。 本発明に係る半導体チップの実装構造のさらに他の実施形態を示す平面断面図である。 本発明に係る半導体チップの実装構造のさらに他の実施形態を示す平面断面図である。 本発明に係る半導体チップの実装構造のさらに他の実施形態を示す平面断面図である。 本発明に係る電子機器の一実施形態を示す斜視図である。
符号の説明
1 液晶装置
2 液晶パネル
3 半導体チップの実装構造
6a,6b 基板
7a,7b 電極
11 液晶駆動用IC(半導体チップ)
12 ACF(導電接着剤)
13 配線基板
14 バンプ(半導体側端子)
15 可撓性フィルム
16 配線パターン
16a,16b 端子
17 基板側端子
22 ダミーバンプ(半導体側ダミー端子)
23A,23B,23C,23D,23E 基板側ダミー端子

Claims (9)

  1. 液晶を挟む一対の基板と、それらの基板の少なくともいずれか1つに接続される半導体チップの実装構造とを有する液晶装置において、
    前記半導体チップの実装構造は、
    接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、
    前記基板側端子は銅によって、前記配線基板はポリイミドによって形成され、
    前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらに
    その基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、前記基板側端子よりも幅の狭い直線パターンに形成される
    ことを特徴とする液晶装置。
  2. 液晶を挟む一対の基板と、それらの基板の少なくともいずれか1つに接続される半導体チップの実装構造とを有する液晶装置において、
    前記半導体チップの実装構造は、
    接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、
    前記基板側端子は銅によって、前記配線基板はポリイミドによって形成され、
    前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらに
    その基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、環を形成するパターン幅が前記基板端子の幅よりも狭い環状パターンまたは一部を開放した状態の環状パターンに形成され、前記半導体側ダミー端子と前記基板側ダミー端子の環状パターンまたは一部を開放した状態の環状パターンの全周とが重なる
    ことを特徴とする液晶装置。
  3. 液晶を挟む一対の基板と、それらの基板の少なくともいずれか1つに接続される半導体チップの実装構造とを有する液晶装置において、
    前記半導体チップの実装構造は、
    接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、
    前記基板側端子は銅によって、前記配線基板はポリイミドによって形成され、
    前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらに
    その基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、前記基板側端子よりも幅の狭い十字形状パターンに形成される
    ことを特徴とする液晶装置。
  4. 液晶を挟む一対の基板と、それらの基板の少なくともいずれか1つに接続される半導体チップの実装構造とを有する液晶装置において、
    前記半導体チップの実装構造は、
    接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、
    前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらに
    その基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、環を形成するパターン幅が前記基板端子の幅よりも狭い環状パターンまたは一部を開放した状態の環状パターンに形成され、
    前記配線基板を通して前記基板側ダミー端子と前記半導体側ダミー端子の接続状態を確認することができるように前記半導体側ダミー端子と前記基板側ダミー端子の環状パターンまたは一部を開放した状態の環状パターンの全周とが重なる
    ことを特徴とする液晶装置。
  5. 請求項1乃至請求項4のいずれかにおいて、前記配線基板は可撓性材料によって形成されることを特徴とする液晶装置。
  6. 半導体チップの実装構造であって、
    接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、
    前記基板側端子は銅によって、前記配線基板はポリイミドによって形成され、
    前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらに
    その基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、環を形成するパターン幅が前記基板端子の幅よりも狭い環状パターンまたは一部を開放した状態の環状パターンに形成され、前記半導体側ダミー端子と前記基板側ダミー端子の環状パターンまたは一部を開放した状態の環状パターンの全周とが重なる
    ことを特徴とする半導体チップの実装構造。
  7. 半導体チップの実装構造であって、
    接合面に複数の半導体側端子を備えた半導体チップと、接合面に複数の基板側端子を備えた配線基板とを、それらの半導体側端子と基板側端子とが互いに導通するように、導電接着剤を用いて接着することによって形成され、
    前記半導体チップの接合面に形成された半導体側ダミー端子と、前記配線基板の接合面に形成された基板側ダミー端子とを有し、さらに
    その基板側ダミー端子のうち前記半導体側ダミー端子と重なる部分は、その半導体側ダミー端子及び前記基板側端子よりも小さい面積であり、環を形成するパターン幅が前記基板端子の幅よりも狭い環状パターンまたは一部を開放した状態の環状パターンに形成され、
    前記配線基板を通して前記基板側ダミー端子と前記半導体側ダミー端子の接続状態を確認することができるように前記半導体側ダミー端子と前記基板側ダミー端子の環状パターンまたは一部を開放した状態の環状パターンの全周とが重なる
    ことを特徴とする半導体チップの実装構造。
  8. 請求項6又は請求項7のいずれかにおいて、前記配線基板は可撓性材料によって形成されることを特徴とする半導体チップの実装構造。
  9. 液晶装置と、その液晶装置を収容する筐体とを有する電子機器において、請求項1乃至請求項5のいずれかに記載の液晶装置を備えることを特徴とする電子機器。
JP2005113270A 2005-04-11 2005-04-11 液晶装置、半導体チップの実装構造及び電子機器 Expired - Fee Related JP4055786B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005113270A JP4055786B2 (ja) 2005-04-11 2005-04-11 液晶装置、半導体チップの実装構造及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005113270A JP4055786B2 (ja) 2005-04-11 2005-04-11 液晶装置、半導体チップの実装構造及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP35907098A Division JP3684886B2 (ja) 1998-12-17 1998-12-17 半導体チップの実装構造、液晶装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2005229133A JP2005229133A (ja) 2005-08-25
JP4055786B2 true JP4055786B2 (ja) 2008-03-05

Family

ID=35003535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005113270A Expired - Fee Related JP4055786B2 (ja) 2005-04-11 2005-04-11 液晶装置、半導体チップの実装構造及び電子機器

Country Status (1)

Country Link
JP (1) JP4055786B2 (ja)

Also Published As

Publication number Publication date
JP2005229133A (ja) 2005-08-25

Similar Documents

Publication Publication Date Title
TW444300B (en) Semiconductor device, structure for mounting the semiconductor device, liquid crystal device, and electronic equipment
KR101387837B1 (ko) 플렉시블 기판 및 이를 구비한 전기 광학 장치, 그리고전자 기기
KR100548683B1 (ko) 회로 기판 유닛의 제조 방법 및 액정 장치의 제조 방법
KR100530393B1 (ko) 전기 광학 장치 및 전자 기기
KR100419358B1 (ko) 전기 광학장치, 전기 광학장치의 제조방법 및 전자기기
JP3482826B2 (ja) Ic実装方法、液晶表示装置および電子機器並びに液晶表示装置の製造装置
JP2000250031A (ja) 電気光学装置
US6775149B1 (en) Multichip mounted structure, electro-optical apparatus, and electronic apparatus
JP3684886B2 (ja) 半導体チップの実装構造、液晶装置及び電子機器
JP3606013B2 (ja) 液晶表示装置、電子機器及び液晶表示装置の製造方法
JP4055786B2 (ja) 液晶装置、半導体チップの実装構造及び電子機器
JP2006106063A (ja) 表示装置
JP2004087938A (ja) 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器
JP2009187999A (ja) 実装構造体、電気光学装置、及び電子機器
JP2004317792A (ja) 液晶装置
JP3675185B2 (ja) 配線基板、液晶装置及び電子機器
JP2004077386A (ja) 半導体実装構造の検査方法、半導体装置の実装構造、電気光学装置及び電子機器
JP3633394B2 (ja) 電気光学装置及び電子機器
JP2000275672A (ja) 液晶装置、液晶装置の製造方法及び電子機器
JP2003179091A (ja) Icチップ、icチップの実装構造、液晶パネル、液晶装置及びインクジェット装置
JP3794228B2 (ja) 液晶装置および電子機器
JP3944743B2 (ja) 駆動用ic
JP3596546B2 (ja) 液晶パネル、液晶装置及び電子機器
JP2000258790A (ja) 液晶装置、液晶装置の製造方法及び電子機器
JP2005099308A (ja) 電気光学装置、電子機器及び電気光学装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees