JP4053020B2 - 小型電子機器のオーディオic用btlオーディオ増幅装置 - Google Patents
小型電子機器のオーディオic用btlオーディオ増幅装置 Download PDFInfo
- Publication number
- JP4053020B2 JP4053020B2 JP2004141145A JP2004141145A JP4053020B2 JP 4053020 B2 JP4053020 B2 JP 4053020B2 JP 2004141145 A JP2004141145 A JP 2004141145A JP 2004141145 A JP2004141145 A JP 2004141145A JP 4053020 B2 JP4053020 B2 JP 4053020B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- stage amplifier
- amplifier
- audio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
また、ミュートの1つとして、ドライブ段にコンデンサ等を挿入して電源投入に応じてコンデンサを充電して一定時間後にオーディオ信号を出力段に入力するミュート回路が特公平6−11090号公報に記載され、公知である(特許文献2)。
一方、文献3のようなBTL回路では、ドライブ段の差動増幅回路とバイアス回路との制御がミュート回路に要求される。しかし、携帯電話、携帯端末装置、固定電話、ノート型パーソナルコンピュータ等の分野では、オーディオICの回路規模に制限があるのでミュート回路が組込み難くい問題がある。
この発明の目的は、電源投入時等のポップ音を防止することができ、回路規模が小さく、ミュート時間を短縮することができるIC化BTL回路に適したミュート回路を有する小型電子機器のオーディオIC用BTLオーディオ増幅装置を提供することにある。
第2の出力段アンプが第1の出力段アンプの出力信号を入力として受けて反転した出力信号を発生するものであり、前記の第1および第2の出力段アンプの出力段がプッシュプル構成のトランジスタからなるオペアンプであって、第2の出力段アンプのプッシュプル構成のトランジスタに対応してこれらトランジスタをOFFにするためのスイッチ回路がそれぞれ設けられこれらスイッチ回路がミュート信号を受けてそれぞれのトランジスタが
ミュート信号により一定期間の間OFFにされて第2の出力段アンプの出力をハイインピーダンスに設定することでミュートするものである。
しかも、前記第2の出力段アンプは、前記トランジスタをそれぞれに駆動するために複数の差動増幅器からなる駆動回路を有し、前記複数の差動増幅器の動作電流を停止させるための他のスイッチ回路が設けられ、この他のスイッチ回路が前記ミュート信号を受けて前記複数の差動増幅器の動作電流を停止させるものである。
この時間遅延があるので、電源起動時点から早期にミュート信号を発生してスピーカへの出力信号の経路を遮断することで早期にミュートをかけることが可能になる。 そこで、この発明のミュート動作の原理は、第1および第2の出力段アンプのいずれかの出力とスピーカの端子との間にスイッチ回路を設けて、このスイッチ回路をOFFにすることで、出力信号に対して直接ミュートをかける。このことで、ミュート時間を短縮することができる。また、ミュートは、このスイッチ回路をOFFするだけでよいので、駆動回路にコンデンサ等の時定数回路が不要となり、ミュート回路が簡単な回路で済む。その結果、IC化BTL回路に適した回路になる。
この発明にあっては、前記した構成のように、前記した第1のスイッチ回路に換えてプッシュプル構成のそれぞれのトランジスタをスイッチとして用いてミュートをかけ、さらに差動増幅器の動作電流を停止してミュートをかけるので、同様に早期のミュートが可能になる。
その結果、BTLオーディオ増幅装置におけるミュート回路の回路規模が小さくなり、しかも、ミュート時間を短縮することができる。これにより、簡単な構成でIC化BTL回路に適したミュート回路およびBTLオーディオ増幅装置を実現することができる。
図1において、BTLオーディオ増幅装置10は、携帯電話、携帯端末装置、固定電話、ノート型パーソナルコンピュータ等の小型電子機器に内蔵される出力ワット数が小さいオーディオ増幅回路であり、ICとして形成される。図の実線部分がそのICである。これは、プリアンプ1と、プッシュ−プル動作のオペアンプで構成される出力段アンプ(OP)2,3、出力端子4,5、出力段アンプ3と出力端子5との間に接続されたアナログスイッチ6、抵抗R、ワンショット回路7、インバータ8、電源スイッチSW、電源スイッチを介して電力を受ける電源端子9とからなる。なお、+VDDは、電源ラインである。
出力端子4と出力端子5との間には、スピーカ11が接続されている。
ワンショット回路7は、ミュート信号発生回路であって、電源スイッチSWがONになると、これの立上がり信号でトリガーされて、30msec〜50msecの範囲のパルス幅の
パルスPを発生する。アナログスイッチ6は、PチャネルとNチャネルのMOSトランジスタからなる伝送ゲート(トランスミッションゲート)であり、このパルスPが“H”(Highレベル)の期間にアナログスイッチ6がOFFになる。これにより、電源投入時のポップ音の発生が防止される。
なお、BTLオーディオ増幅装置10のICには電源スイッチSW、電源端子9を介して電力が供給され、ワンショット回路7にもこのとき電力が供給される。また、ワンショット回路7の出力は、アナログスイッチ6の反転入力端子とインバータ8の入力端子に入力され、インバータ8により反転された後にアナログスイッチ6の非反転入力端子に入力される。
ここでは、ワンショット回路7の電力は、電源スイッチSWの後で供給されるようになっているので、アナログスイッチ6は、初期状態ではOFF(ハイ−インピーダンス)とされる。ワンショット回路7は、電源ONと同時に“H”を発生する。一方、電源OFF時は、ワンショット回路7の出力が電源OFFで発生しなくなるので、OFFを遅延させて一定期間の間、ワンショット回路7の動作が維持されるようにワンショット回路7の内部にコンデンサ等を内蔵させて動作のための電力を確保する構成を採る。
OFF遅延スイッチ回路等を介してワンショット回路7に電力を電源スイッチSWの手前から供給すようにれば、前記のような回路構成は不要になる。
その結果、電源ONあるいはOFFのときのミュート時間を短縮することが可能になる。また、この場合、コンデンサ等の時定数回路によるミュート信号の発生をしなくて済み、ミュート回路の構成が簡単になる。その結果、IC化BTL回路に適した回路になる。
ンショット回路7からのパルスPによりOFFにする。これにより、BTLオーディオ増幅装置100は、出力端子5がハイインピーダンスに設定されてミュート状態になる。 なお、図2では、出力段アンプ(OP)2aは、出力段アンプ(OP)2と異なり、出力段アンプ(OP)3と同様な反転アンプとなっている。また、プリアンプ1の入力は、外部信号が入力される入力端子9aに接続されている。
出力段アンプ(OP)2aと出力段アンプ(OP)3とは、基本的には同じ回路構成であり、それぞれ入力段差動増幅器12とドライブ段差動増幅器13,14とからなる。 ドライブ段差動増幅器13がトランジスタTrPを駆動し、ドライブ段差動増幅器14が
トランジスタTrNを駆動する。抵抗R1と抵抗R2は、出力段アンプ(OP)2aと出力段
アンプ(OP)3の増幅率を決める基準抵抗と帰還抵抗である。抵抗R3と抵抗R4も同様
な抵抗であり、これら抵抗により二重帰還回路が形成されている。そして、抵抗R2,抵抗R4のそれぞれの抵抗値は、数百kΩ以上の高抵抗値となっていて、トランジスタTrP,TrNがOFFしたときに出力端子5をハイインピーダンスにする。
が設けられ、トランジスタTrNのゲートとグランドGNDとの間にスイッチ回路SW2が
設けられていることである。さらに、入力段差動増幅器12とドライブ段差動増幅器13,14との動作電流源である定電流源12a,13a,14aに対してこれら電流源の電流を遮断するスイッチ回路SW3が設けられていることである。
ミュート期間の間、出力段アンプ(OP)3においては、トランジスタTrP,TrNをO
FFにするために、ワンショット回路7からのパルスPによりスイッチ回路SW3をONにして、トランジスタTrP,TrNをドライブするそれぞれの入力段差動増幅器12とドライブ段差動増幅器13,14の動作電流をそれぞれOFFにする。同時に、スイッチ回路SW1をONにして、トランジスタTrPのゲートを電源電圧に設定してトランジスタTrPをOFFにする。さらに同時に、スイッチ回路SW2をONにして、トランジスタTrNのゲートをグランドGND電位に設定してトランジスタTrNをOFFにする。これにより、出力端子4は、ハイインピーダンスに設定される。
また、スイッチ回路SW1〜SW3は、トランジスタTrP,TrNと同様なMOSFETト
ランジスタを用いることができるが、これらはバイポーラトランジスタを用いたスイッチ回路であってもよい。
このように、この実施例は、出力段アンプ(OP)3のトランジスタTrP,TrNをそれ
ぞれにOFFにしてミュートするものである。なお、この実施例では、入力段差動増幅器12と、ドライブ段差動増幅器13,14の2段のアンプを介してトランジスタTrP,T
rNがOFFにされるので、その分、出力段アンプ(OP)3入力から出力までの遅延時間
は大きくなる。
列に挿入することでスイッチ回路SW1〜SW3をOFFにすることでミュートするような
回路で構成することもできる。
また、図1の実施例では、出力段アンプ2は、非反転アンプとしているが、これは、図2の実施例と同様に反転アンプを用いてもよい。出力段アンプ2が反転動作のアンプであっても、そうでなくても、出力段アンプ3が反転動作のアンプであれば、出力段アンプ2の出力信号と出力段アンプ3の出力信号とは相互にプッシュ動作とプル動作の出力関係になるので、BTL動作が可能になるからである。
さらに、実施例では、スイッチ回路としてMOSトランジスタの伝送ゲートで構成した例を挙げているが、スイッチ回路のトランジスタは、バイポーラトランジスタであってもよいことはもちろんである。
4,5…出力端子、
6…アナログスイッチ、
7…ワンショット回路、
8…インバータ、9…電源端子、
10…BTLオーディオ増幅装置、
11…スピーカ、12…入力段差動増幅器、
13,14…ドライブ段差動増幅器、
12a,13a,14a…定電流源、
TrP,TrN…トランジスタ、
R…抵抗、SW…電源スイッチ。
Claims (1)
- 第1の出力段アンプとこれの出力信号に対して反転した出力信号を発生する第2の出力段アンプとによりスピーカを駆動するIC化された小型電子機器のオーディオIC用BTLオーディオ増幅装置において、
前記第2の出力段アンプは、前記第1の出力段アンプの出力信号を入力として受けて反転した出力信号を発生するものであり、
前記第1および第2の出力段アンプは、その出力段がプッシュプル構成のトランジスタからなるオペアンプであって、前記第2の出力段アンプの前記プッシュプル構成の前記トランジスタに対応してこれらトランジスタをOFFにするためのスイッチ回路がそれぞれ設けられこれらスイッチ回路がミュート信号を受けてそれぞれの前記トランジスタが前記ミュート信号により一定期間の間OFFにされて前記第2の出力段アンプの出力がハイインピーダンスに設定され、
前記第2の出力段アンプは、前記トランジスタをそれぞれに駆動するために複数の差動増幅器からなる駆動回路を有し、前記複数の差動増幅器の動作電流を停止させるための他のスイッチ回路が設けられ、この他のスイッチ回路が前記ミュート信号を受けて前記複数の差動増幅器の動作電流を停止させる小型電子機器のオーディオIC用BTLオーディオ増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004141145A JP4053020B2 (ja) | 2003-05-28 | 2004-05-11 | 小型電子機器のオーディオic用btlオーディオ増幅装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003150243 | 2003-05-28 | ||
JP2004141145A JP4053020B2 (ja) | 2003-05-28 | 2004-05-11 | 小型電子機器のオーディオic用btlオーディオ増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005012769A JP2005012769A (ja) | 2005-01-13 |
JP4053020B2 true JP4053020B2 (ja) | 2008-02-27 |
Family
ID=34106704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004141145A Expired - Fee Related JP4053020B2 (ja) | 2003-05-28 | 2004-05-11 | 小型電子機器のオーディオic用btlオーディオ増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4053020B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4949931B2 (ja) * | 2007-05-28 | 2012-06-13 | オンセミコンダクター・トレーディング・リミテッド | ショック音抑制回路 |
JP2009034165A (ja) * | 2007-07-31 | 2009-02-19 | Daito Giken:Kk | 遊技台 |
-
2004
- 2004-05-11 JP JP2004141145A patent/JP4053020B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005012769A (ja) | 2005-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8233641B2 (en) | Method and topology to switch an output stage in a class ab audio amplifier for wireless applications | |
US8654991B2 (en) | Audio signal amplifier circuit | |
US7227413B1 (en) | Audio amplification device with antipop circuitry | |
JP4133716B2 (ja) | ポップ音低減回路 | |
US20100128898A1 (en) | Method and apparatus for operation sequencing of audio amplifiers | |
KR101670477B1 (ko) | 클래스 ab 오디오 증폭기 출력단 전압 보호 방법 및 장치 | |
US6353344B1 (en) | High impedance bias circuit | |
KR20040103374A (ko) | 뮤트 회로 및 btl 오디오 증폭장치 | |
US20090274319A1 (en) | Audio amplifier | |
JP4053020B2 (ja) | 小型電子機器のオーディオic用btlオーディオ増幅装置 | |
EP2436112B1 (en) | Anti-glitch system for audio amplifier | |
JP2003318656A (ja) | ショック音防止回路 | |
JP5514036B2 (ja) | オーディオ用増幅器およびそれを用いた電子機器 | |
JP5156321B2 (ja) | 音声出力装置 | |
JP4759015B2 (ja) | 定電圧回路 | |
US20120013403A1 (en) | Amplifier circuit | |
US20080144857A1 (en) | Audio signal output circuit capable of decreasing pop noise | |
TWI463791B (zh) | 放大器電路及其方法 | |
JP3822197B2 (ja) | 音声信号出力装置 | |
JP4604624B2 (ja) | 増幅回路 | |
JPH0774602A (ja) | 信号選択回路 | |
JP5035634B2 (ja) | オーディオアンプ | |
JP2005217613A (ja) | ポップノイズ防止回路 | |
JP2002185269A (ja) | バッファアンプ | |
JP2010148182A (ja) | バイアス電圧生成回路、それを用いたオーディオ信号処理回路および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060303 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061201 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070314 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071026 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |