JP5035634B2

JP5035634B2 - オーディオアンプ

Info

Publication number: JP5035634B2
Application number: JP2008213125A
Authority: JP
Inventors: 光房成田
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2008-08-21
Filing date: 2008-08-21
Publication date: 2012-09-26
Anticipated expiration: 2028-08-21
Also published as: JP2010050733A

Description

本発明は、オーディオ信号を増幅してスピーカなどの発音装置の駆動信号を生成するオーディオアンプに関し、特に、オーディオアンプのスタンバイ解除時に生じるボツ音（ポップ音）の防止に利用して有効な技術に関する。

携帯用電子機器には、メモリやディスクなどから読み取られたオーディオストリームをマイクロコンピュータ（以下、マイコンと称する）などで復号、伸長し、オーディオデータを抽出してＤＡ変換して出力した信号をオーディオアンプで増幅してスピーカを駆動する機能を有するものがある。かかる機能を有し特に電池で動作する携帯用電子機器においては、消費電流を抑えるためにオーディオアンプを頻繁にオン、オフさせるようにしている。

このように、オーディオアンプをオン、オフさせる機能を有するシステムにおいては、特にオーディオアンプをオンさせる際に耳障りなボツ音が発生する。そこで、オーディオアンプのスタンバイ解除時（オン移行時）に生じるボツ音を抑制するため、例えば特許文献１に記載されている発明が提案されている。
特開２００６−０２５２４６号公報

特許文献１に記載されている発明は、オーディオアンプに供給するアナログ信号の基準電圧ＡＧＮＤを発生するアナログ基準電圧発生回路を、参照電圧（ＶＲＥＦ）発生回路と、一定速度で上昇する波形を生成するランプ波形発生回路と、立ち上がり波形を滑らかにするためのフィルタ回路と、飽和時間短縮回路と構成することにより、スタンバイ解除時に発生するボツ音を抑制するというものである。

しかしながら、上記先願発明は、アナログ基準電圧の立ち上がり波形をフィルタでなまらせることによりボツ音を抑制するというものであるため、ボツ音は抑制できてもオーディオアンプの動作開始が遅くなる。そのため、マイコンがスタンバイ解除信号と同時にオーディオ信号を出力して来た場合、正確な音が発生されないおそれがあるという課題がある。

この発明の目的は、オーディオアンプをオン、オフさせる機能を有するシステムにおいて、オーディオアンプのスタンバイ解除時に発生する耳障りなボツ音を抑制するとともに、オーディオアンプに供給する基準電圧を素早く立ち上げることができるオーディオアンプ制御技術を提供することにある。

上記目的を達成するため、この発明は、一方の入力端子にオーディオ信号が入力され他方の入力端子に基準電圧が入力される差動増幅回路と、前記基準電圧を生成する基準電圧生成回路と、前記差動増幅回路と前記基準電圧生成回路にそれぞれ電源電圧を供給／遮断可能な電源スイッチとを備え、前記差動増幅回路によってオーディオ信号を増幅して発音装置の駆動信号を生成するオーディオアンプであって、前記基準電圧生成回路は、定常状態では前記電源電圧の１／２の電圧を発生するとともに、前記電源スイッチがオフ状態からオン状態にされる際には前記１／２の電圧が発生されるノードの電位を、可聴領域の最大周波数に相当する周期よりも短い時間内に前記１／２の電圧に近い所定電位まで立ち上げるチャージアップ回路を備えるようにしたものである。

ここで、望ましくは、前記チャージアップ回路は、前記電源スイッチがオフ状態からオン状態にされる際に、前記１／２の電圧が発生されるノードの電位を、１０μ秒〜４０μ秒で前記所定電位まで立ち上げるように構成する。

上記した手段によれば、オーディオアンプをオン、オフさせる機能を有するシステムにおいて、オーディオアンプのスタンバイ解除時（オフ→オフ時）に発生する耳障りなボツ音を抑制するとともに、オーディオアンプに供給する基準電圧を素早く立ち上げることができる。

また、望ましくは、前記基準電圧生成回路は、前記電源電圧を１／２に分圧する第１分圧回路と、前記電源電圧が供給されるノードと前記第１分圧回路の出力ノードとの間に接続されたトランジスタと、前記電源電圧を分圧して電源電圧よりも所定のレベルだけ低い電位を生成する第２分圧回路と、該第２分圧回路により生成された電位と前記分圧回路の出力ノードの電位を入力としそれらの電位差に応じて前記トランジスタの制御端子を駆動する第２の差動増幅回路と、を有するチャージアップ回路と、を備えるようにする。これにより、比較的簡単な回路構成で信号増幅用の差動増幅回路に供給する基準電圧を生成することができる。

また、望ましくは、前記第１分圧回路の出力ノードと接地点の間に接続されたコンデンサもしくは前記出力ノードにコンデンサを接続するための外部端子を設ける。これにより、生成された基準電圧を安定化させることができる。

さらに、望ましくは、前記基準電圧生成回路は、前記第２分圧回路により生成され前記第２の差動増幅回路に入力される電位を、前記基準電圧が前記電源電圧の１／２の電圧に立ち上がった後は前記所定電位よりも低い電位にシフト可能に構成する。これにより、チャージアップ回路にヒステリシス特性を持たせ、電源電圧が変動しても誤動作しないようにすることができる。

また、望ましくは、前記第２分圧回路は、前記電源電圧が供給されるノードと接地点との間に接続された複数の抵抗素子と、前記複数の抵抗素子のうち前記電源電圧が供給されるノードに接続されている抵抗素子を除くいずれかの抵抗素子と並列に設けられたスイッチ素子とを備え、該スイッチ素子は、電源オン状態にされた直後はオフされ、前記基準電圧が前記電源電圧の１／２の電圧に立ち上がった後はオンされるように構成する。これにより、比較的簡単な回路構成でヒステリシス特性を有するチャージアップ回路を実現することができる。

さらに、望ましくは、前記基準電圧生成回路は、前記第２分圧回路により生成される電位と前記電源電圧の１／２の電圧が発生されるノードの電位とを入力とする第３の差動増幅回路を備え、該第３の差動増幅回路の出力によって前記スイッチ素子がオン・オフ制御されるように構成する。これにより、前記第２の差動増幅回路に入力される電位のシフトを迅速に行なうことができる。

本発明によると、オーディオアンプをオン、オフさせる機能を有するシステムにおいて、オーディオアンプのスタンバイ解除時に発生する耳障りなボツ音を抑制するとともに、オーディオアンプに供給する基準電圧を素早く立ち上げることができるようになるという効果がある。

以下、本発明の好適な実施例を図面に基づいて説明する。

図１は、本発明を適用したオーディオアンプの一実施形態を示す。なお、図１において、一点鎖線Ａで囲まれている部分がオーディオアンプ回路であり、該回路を構成する素子は、１個の半導体チップ上に形成され、半導体集積回路（以下、オーディオアンプＩＣと称する）として構成されている。

オーディオアンプＩＣ１０は、マイコン２０からのオン／オフ制御信号ＣＳが入力される外部端子ＳＷと、マイコン２０から出力されるオーディオ信号が入力される外部端子ＡＩＮと、スピーカやヘッドフォンなどの発音装置３０を駆動する正相側出力端子ＯＵＴ(＋)および負相側出力端子ＯＵＴ(−)と、アナログ基準電圧ＡＧＮＤを安定化させるコンデンサＣ０が接続される外部素子接続用端子Ｔ０と、電源電圧Ｖｄｄが印加される電源端子ＶＤＤと、接地電位が印加されるグランド端子ＧＮＤとを備える。

また、オーディオアンプＩＣ１０は、マイコン２０から出力されるオーディオ信号を増幅してスピーカの正相側駆動信号を生成する正相側増幅回路１１と、スピーカの負相側駆動信号を生成する負相側増幅回路１２と、これらの増幅回路の入力端子に供給されるアナログ基準電圧ＡＧＮＤを生成する基準電圧生成回路１４などから構成される。

さらに、上記基準電圧生成回路１４は、上記電源端子ＶＤＤとグランド端子ＧＮＤとの間に直列に接続されて抵抗比で電源電圧Ｖｄｄの２分の１の電位（Ｖｄｄ／２）を生成する抵抗Ｒ１，Ｒ２からなる分圧回路４１と、抵抗Ｒ１とＲ２との接続ノードＮ１に出力端子が接続され、スタンバイ解除時（オン移行時）に上記ノードＮ１の電位を速やかに立ち上げるチャージアップ回路４２とによって構成されている。

上記正相側増幅回路１１は、外部端子ＡＩＮより入力されたオーディオ信号が抵抗Ｒ３を介して非反転入力端子に入力され反転入力端子に上記アナログ基準電圧ＡＧＮＤが印加される差動アンプＡＭＰ１と、電源端子ＶＤＤとグランド端子ＧＮＤとの間に直列に接続されて上記差動アンプＡＭＰ１の差動出力によって駆動されるＰチャネル型ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ：以下ＭＯＳトランジスタと称する）Ｑ１１およびＮチャネル型ＭＯＳトランジスタＱ１２からなるプッシュプル型出力段とにより構成されている。

また、上記負相側増幅回路１２は、外部端子ＡＩＮより入力されたオーディオ信号が抵抗Ｒ３，Ｒ４，Ｒ５を介して反転入力端子に入力され非反転入力端子に上記アナログ基準電圧ＡＧＮＤが印加される差動アンプＡＭＰ２と、電源端子ＶＤＤとグランド端子ＧＮＤとの間に直列に接続されて上記差動アンプＡＭＰ２の差動出力によって駆動されるＰ−ＭＯＳトランジスタＱ２１およびＮ−ＭＯＳトランジスタＱ２２からなるプッシュプル型出力段とにより構成されている。

本実施形態のオーディオアンプは、マイコン２０からの指令で動作を停止できるようにするため、電源電圧端子ＶＤＤと分圧回路４１およびチャージアップ回路４２との間、電源電圧端子ＶＤＤと正相側増幅回路１１との間、電源電圧端子ＶＤＤと負相側増幅回路１２との間に、それぞれスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４が設けられ、マイコン２０からの制御信号ＣＳに基づく信号φによってオン／オフされるように構成されている。

さらに、動作停止時（電源遮断時）に、オーディオ信号の入力ラインを遮断するためのスイッチＳＷ０、内部ノードがフローティングにならないように電位を固定するためのスイッチＳＷ１１，ＳＷ１２，ＳＷ１３およびＳＷ２１，ＳＷ２２，ＳＷ２３が設けられている。ＳＷ０は制御信号ＣＳに基づく信号φによってオン／オフされ、ＳＷ１１〜ＳＷ２３は制御信号ＣＳをインバータＩＮＶで反転した信号／φによってＳＷ０およびＳＷ１〜ＳＷ４と相補的にオン／オフされるように構成されている。

図２には、チャージアップ回路４２の具体的な回路例が示されている。

この実施例のチャージアップ回路４２は、前記スイッチＳＷ４を介して電源電圧Ｖｄｄが印加される電源端子Ｔ１とグランド端子ＧＮＤとの間に直列に接続された抵抗Ｒ１１〜Ｒ１４と、電源端子Ｔ１と基準電圧出力端子Ｔ２（ＡＧＮＤ）との間に接続されたＰチャネルＭＯＳトランジスタＱ１と、抵抗Ｒ１１とＲ１２の接続ノードの電位が反転入力端子に入力され非反転入力端子に上記出力端子Ｔ２の電圧ＡＧＮＤが印加される差動アンプＡＭＰ３とを備える。

さらに、チャージアップ回路４２は、前記抵抗Ｒ１３とＲ１４の接続ノードとグランド端子ＧＮＤとの間に直列に接続されたＮチャネルＭＯＳトランジスタＱ２と、抵抗Ｒ１２とＲ１３の接続ノードの電位が反転入力端子に入力され非反転入力端子に上記出力端子Ｔ２の電圧ＡＧＮＤが印加される差動アンプＡＭＰ４とを備える。そして、上記差動アンプＡＭＰ３の出力によってＭＯＳトランジスタＱ１が制御され、上記差動アンプＡＭＰ４の出力によってＭＯＳトランジスタＱ２が制御されるように構成されている。

次に、上記チャージアップ回路４２の動作を説明する。スイッチＳＷ１，ＳＷ２がオフされて電源が遮断されている状態では、回路内のすべてのノードおよび上記端子Ｔ１，Ｔ２は接地電位にされている。この状態で、制御信号ＣＳがハイレベルに変化してスイッチＳＷ１，ＳＷ２がオンされると、先ず端子Ｔ１がＶｄｄに立ち上がり、差動アンプＡＭＰ３，ＡＭＰ４が活性化され動作を開始する。チャージアップ回路４２がない場合には、抵抗Ｒ１を介して流れ込む電流で外付けのコンデンサＣ０を充電することによってノードＮ１の電位が徐々に高くなる。このときＲ１の抵抗値（＝Ｒ２）を下げると立ち上がりは早くなるが、Ｒ１，Ｒ２の貫通電流が大きくなるので抵抗値をあまり小さくできない。

本実施例のチャージアップ回路４２では、ＳＷ１，ＳＷ２がオンされた直後は、差動アンプＡＭＰ４の反転入力端子の電位の方が端子Ｔ２の電位よりも高いため出力がロウレベルになって、ＭＯＳトランジスタＱ２は当初オフされ、抵抗Ｒ１１〜Ｒ１４に電流が流される。また、このとき、抵抗Ｒ１１とＲ１２との接続ノードの電位は、電源リップルノイズの影響を受けにくくするようにＶｄｄ／２よりも１００ｍＶ〜１Ｖ程度低くなるように予めＲ１１〜Ｒ１４の抵抗比が設定されている。

端子Ｔ１がＶｄｄに立ち上がると、抵抗Ｒ１１とＲ１２との接続ノードの電位が端子Ｔ２の電位よりも高くなって差動アンプＡＭＰ３の出力がロウレベル（端子Ｔ２の電位）になってＭＯＳトランジスタＱ１がオンされる。すると、端子Ｔ２の電位が端子Ｔ１の電位Ｖｄｄに向かって上昇する。そして、端子Ｔ２の電位が、差動アンプＡＭＰ３の出力がロウレベルであるＶｄｄ／２−２０〜１００ｍＶに達すると、差動アンプＡＭＰ３の出力がハイレベルに反転してＭＯＳトランジスタＱ１がオフされる。

この時間が２０μ秒程度となるように、ＭＯＳトランジスタＱ１のコンダクタンス（サイズ）および差動アンプＡＭＰ３の駆動力が設定されている。そのため、図３のように、端子Ｔ２の電位ＡＧＮＤはＶｄｄ／２−２０〜１００ｍＶまで急速に立ち上がり、その後は分圧回路４１の抵抗Ｒ１の抵抗値とノードＮ１のコンデンサＣ０の容量値とで決まる時定数（例えば１秒）に応じてＶｄｄ／２までゆっくりと上がる。この電位ＡＧＮＤが差動アンプＡＭＰ１，ＡＭＰ２の反転入力端子に供給されると、図４（Ｂ），（Ｃ）のように、出力電圧ＯＵＴ（＋），ＯＵＴ（−）は無信号状態ではＡＧＮＤ（Ｖｄｄ／２）となる。

ここで、上記急速チャージアップ時間の２０μ秒は周波数に換算すると５０ｋＨｚであり、５０ｋＨｚは人間の耳の可聴領域といわれる２０Ｈｚ〜２０ｋＨｚの外側である。そのため、この実施例のチャージアップ回路４２によって端子Ｔ２の電位ＡＧＮＤが立ち上げられると、スタンバイ解除に伴うボツ音が抑制されるようになる。また、抵抗Ｒ１２とＲ１３との接続ノードの電位は抵抗Ｒ１１とＲ１２との接続ノードの電位よりも低いので、端子Ｔ２の電位がＶｄｄ／２−２０〜１００ｍＶに近づくと差動アンプＡＭＰ４の出力がハイレベルに反転してＭＯＳトランジスタＱ２がオンされる。すると、抵抗Ｒ１１〜Ｒ１３，Ｑ２に電流が流される。

これによって、抵抗Ｒ１１〜Ｒ１４に流れる電流が増加して、抵抗Ｒ１１とＲ１２との接続ノードの電位が高くなる。そのため、電源ノイズ等の影響で端子Ｔ２の電位がＶｄｄ／２−１００ｍＶよりも多少低くなったとしても、差動アンプＡＭＰ３の出力がロウレベルに反転しなくなる。つまり、差動アンプＡＭＰ４とＭＯＳトランジスタＱ２とによって、チャージアップ回路４２にヒステリス特性が与えられてノイズによる誤動作を回避することができるようになっている。

スイッチＳＷ３，ＳＷ４がマイコン２０からの制御信号ＣＳによってオフされて動作が停止される際には、（抵抗Ｒ１１とＲ１２との接続ノードの電位＞端子Ｔ２の電位）を保ったまま内部ノード電位が下がるので途中でＭＯＳトランジスタＱ１がオンされることがなく、端子Ｔ２の電位ＡＧＮＤは図５（Ａ）のようにゆっくりと下がる。

また、このとき、スイッチＳＷ１１，ＳＷ１２およびＳＷ２１，ＳＷ２２がオンされることで、増幅回路１１，１２の出力ＭＯＳＦＥＴのゲート端子は、速やかにハイ側は電源電圧に、またロウ側は接地電位に固定される。これによって、出力ＭＯＳトランジスタＱ１１，Ｑ１２およびＱ２１，Ｑ２３は強制的にオフ状態にされ差動アンプＡＭＰ１，ＡＭＰ２の出力の影響を受けなくなる。

さらに、この実施形態のオーディオアンプでは、スイッチＳＷ１３とＳＷ２３がオンされることで、増幅回路１１，１２の出力端子は、電源電圧Ｖｄｄに固定される。このときの立ち上がり速度は３μ秒（３００ｋＨｚ）程度とされている。そのため、電源オフ時にボツ音が発生することもない。また、出力端子がハイインピーダンス（フローティング）になって、外部からのノイズによって出力端子の電位が変動してスピーカからノイズ音が発生するのを防止することができる。

また、オーディオアンプにおいては、Ｐ−ＭＯＳＦＥＴのサイズをＮ−ＭＯＳＦＥＴのサイズよりも大きく（約３倍）している。そのため、同一の大きさの電圧がソース・ドレイン間に印加された場合、Ｐ−ＭＯＳＦＥＴのリーク電流の方がＮ−ＭＯＳＦＥＴのリーク電流よりも多くなる。しかるに、この実施形態では、上記のようにオーディオアンプの電源オフ時に各出力端子を電源電位に固定するようにしているため、接地電位に固定する場合に比べてリーク電流を１／３に減らすことができるという利点がある。

さらに、電源スイッチＳＷ３，ＳＷ４がオフ状態にされるときに、オーディオ信号の入力ライン上のスイッチＳＷ０もオフされる。図１に示されているように、オーディオ信号の入力ラインは抵抗Ｒ２１〜Ｒ２４を介して出力段のノードに接続されているが、電源スイッチＳＷ３，ＳＷ４がオフされるときにスイッチＳＷ０もオフされるため、電源電圧に固定されている出力段のノードからオーディオ信号の入力側へ逆流が流れるのを防止することができる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば前記実施形態では、正相側増幅回路１１と負相側増幅回路１２と基準電圧生成回路１４にそれぞれ電源電圧を供給したり遮断したりする電源スイッチ（ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４）を別個に設けているが、全部を共通の１つのスイッチに置き換える、あるいは基準電圧生成回路１４内の２つの電源スイッチＳＷ１，ＳＷ２を１つのスイッチに置き換えるようにすることができる。

また、前記実施形態では、分圧回路の出力ノードＮ１の電位を電源オン時に急速に立ち上げるチャージアップ用トランジスタＱ１としてＭＯＳトランジスタを使用しているが、バイポーラ・トランジスタであってもよい。同様に、チャージアップ回路４２にヒステリシス特性を与えるためのトランジスタＱ２も、ＭＯＳトランジスタでなくバイポーラ・トランジスタに置き換えることが可能である。

さらに、チャージアップ回路４２内の差動アンプＡＭＰ３の反転入力端子に印加される電圧（Ｖｄｄ／２−１００ｍＶ）を生成する分圧回路として４個の抵抗Ｒ１１〜Ｒ１４を直列に接続したものを示したが、これらの抵抗のいずれかをダイオードで置き換えることも可能である。また、チャージアップ回路４２にヒステリシス特性を持たせるため抵抗Ｒ１４と並列にスイッチ素子Ｑ２を接続しているが、スイッチ素子Ｑ２は抵抗Ｒ１２またはＲ１３と並列に設けても良い。

また、前記実施形態では、電源スイッチがオフ状態からオン状態にされる際の急速チャージアップ時間の一例として２０μ秒（５０ｋＨｚ相当）を示したが、可聴領域の外側の周波数（２０ｋＨｚ以上）に相当する時間（５０μ秒以下）であればよく、例えば１０μ秒あるいは４０μ秒などに設定しても良い。ただし、急速チャージアップ時間を短くするにはＭＯＳトランジスタＱ１のサイズを大きくしたり差動アンプＡＭＰ３の駆動力を高くしたりする必要があるため、占有面積が大きくなるとともに、時間が短すぎると抵抗Ｒ１とＲ２の接続ノードの電位がオーバーシュートを起こすおそれがあるので、１０μ秒〜４０μ秒の範囲が望ましい。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるオーディオアンプに適用した場合を説明したが、アナログ信号を増幅して正相側駆動信号と負相側駆動信号を生成して出力する増幅回路に利用することができる。

本発明を適用したオーディオアンプの一実施形態を示す回路図である。実施形態のオーディオアンプに用いられるチャージアップ回路の一構成例を示す回路図である。実施形態のオーディオアンプにおける電源オン時のアナログ基準電圧の立ち上がりの様子を示すグラフである。実施形態のオーディオアンプにおける電源オン時の各部の電位変化の様子を示すタイムチャートである。実施形態のオーディオアンプにおける電源オフ時の各部の電位変化の様子を示すタイムチャートである。

符号の説明

１０オーディオアンプＩＣ
１１正相側増幅回路
１２負相側増幅回路
１４基準電圧生成回路
２０マイコン
３０スピーカ（発音装置）
４１分圧回路
４２チャージアップ回路

Claims

一方の入力端子にオーディオ信号が入力され他方の入力端子に基準電圧が入力される差動増幅回路と、
前記基準電圧を生成する基準電圧生成回路と、
前記差動増幅回路と前記基準電圧生成回路にそれぞれ電源電圧を供給／遮断可能な電源スイッチとを備え、
前記差動増幅回路によってオーディオ信号を増幅して発音装置の駆動信号を生成するオーディオアンプであって、
前記基準電圧生成回路は、
定常状態では前記電源電圧の１／２の電圧を発生するとともに、前記電源スイッチがオフ状態からオン状態にされる際には前記１／２の電圧が発生されるノードの電位を、可聴領域の最大周波数に相当する周期よりも短い時間内に前記１／２の電圧に近い所定電位まで立ち上げるチャージアップ回路を備えることを特徴とするオーディオアンプ。
前記チャージアップ回路は、前記電源スイッチがオフ状態からオン状態にされる際に、前記電源電圧の１／２の電圧が発生されるノードの電位を、１０μ秒〜４０μ秒で前記所定電位まで立ち上げるように構成されていることを特徴とする請求項１に記載のオーディオアンプ。
前記基準電圧生成回路は、
前記電源電圧を１／２に分圧する第１分圧回路と、
前記電源電圧が供給されるノードと前記第１分圧回路の出力ノードとの間に接続されたトランジスタと、前記電源電圧を分圧して電源電圧よりも所定のレベルだけ低い電位を生成する第２分圧回路と、該第２分圧回路により生成された電位と前記分圧回路の出力ノードの電位を入力としそれらの電位差に応じて前記トランジスタの制御端子を駆動する第２の差動増幅回路と、を有するチャージアップ回路と、
を備えることを特徴とする請求項１または２に記載のオーディオアンプ。
前記第１分圧回路の出力ノードと接地点の間に接続されたコンデンサもしくは前記出力ノードにコンデンサを接続するための外部端子を備えることを特徴とする請求項３に記載のオーディオアンプ。
前記基準電圧生成回路は、
前記第２分圧回路により生成され前記第２の差動増幅回路に入力される電位を、前記基準電圧が前記電源電圧の１／２の電圧に立ち上がった後は前記所定電位よりも低い電位にシフト可能に構成されていることを特徴とする請求項３または４に記載のオーディオアンプ。
前記第２分圧回路は、前記電源電圧が供給されるノードと接地点との間に接続された複数の抵抗素子と、前記複数の抵抗素子のうち前記電源電圧が供給されるノードに接続されている抵抗素子を除くいずれかの抵抗素子と並列に設けられたスイッチ素子とを備え、該スイッチ素子は、電源オン状態にされた直後はオフされ、前記基準電圧が前記電源電圧の１／２の電圧に立ち上がった後はオンされるように構成されていることを特徴とする請求項５に記載のオーディオアンプ。
前記基準電圧生成回路は、
前記第２分圧回路により生成される電位と前記電源電圧の１／２の電圧が発生されるノードの電位とを入力とする第３の差動増幅回路を備え、該第３の差動増幅回路の出力によって前記スイッチ素子がオン・オフ制御されるように構成されていることを特徴とする請求項６に記載のオーディオアンプ。