JP4051135B2 - 封じられたサブモジュールを備える電力用半導体モジュール - Google Patents
封じられたサブモジュールを備える電力用半導体モジュール Download PDFInfo
- Publication number
- JP4051135B2 JP4051135B2 JP17468598A JP17468598A JP4051135B2 JP 4051135 B2 JP4051135 B2 JP 4051135B2 JP 17468598 A JP17468598 A JP 17468598A JP 17468598 A JP17468598 A JP 17468598A JP 4051135 B2 JP4051135 B2 JP 4051135B2
- Authority
- JP
- Japan
- Prior art keywords
- submodule
- semiconductor module
- power semiconductor
- base plate
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Power Conversion In General (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電力エレクトロニックスの分野に関する。それは、請求項１の前段部分（おいて書き部分）に従って複数のサブモジュールを有した電力用半導体モジュールに基づいている。
【０００２】
【従来の技術】
工業や輸送業、又は他の産業に使用する電力用半導体は、しばしば例えばサイリスタ、ＧＴＯ、ＭＣＴ、パワーダイオード、ＩＧＢＴ又はＭＯＳＦＥＴのような複数の電力用半導体要素からモジュール状に構成されている。特に、ＭＯＳ制御半導体チップは、比較的小さな能動的に制御可能な面、即ち、スイッチング容量（許容能力）のみを有して製造することができる。この理由で、例えば１２００Ａのモジュールと、２０個のＩＧＢＴが一般に並列に接続されて電力用半導体モジュールが形成されている。
この形態の電力用半導体モジュール、又は電力回路は、例えばＥＰ−Ａｌ−（欧州特許出願公開）第０５９７１４４号によって開示されている。複数のサブモジュールを並列に接続し、またそれらを外部に接続するためのハイブリッド式電力用エレクトロニックス構造が提案されている。基板上で、サブモジュールは、複数の、一般に４〜６の電力用半導体を有し、これらは互いに接続されて機能ユニットを形成している。共通の支持プレート上には、複数のサブモジュールが、間に絶縁材層を設けた低誘導の相互接続導電体層の積層体を伴って搭載されている。支持プレートは、好ましくはヒートシンクとして設計される。この構造は、熱負荷に耐えることができる機械的に安定した電力用半導体モジュールを提供する。
【０００３】
サブモジュールは、相互接続導電体との接触を簡単にするためにハウジングの無い状態で設計される。好ましくは、ワイヤーボンディング接続が使用されるが、クランプによる接触や他の代替接続も使用できる。サブモジュールや接触部を保護するために、電力用半導体モジュールを搭載したサブモジュールをポッティングする（絶縁材と一緒にはめ込むこと）も提案されている。
【０００４】
【発明が解決しようとする課題】
この公知のモジュール構造は、かなりの不利な点を有している。サブモジュールは、支持プレート上に搭載する前は特に簡単に損傷されてしまう。機能テストでは、一つの半導体チップの故障がサブモジュール全体の損失を招くことになる。比較的大きなセラミック基板や、従って、広範囲で熱的に問題を含んだ支持プレートへのはんだ接続もまた必要となる。サブモジュールと相互接続導電体との間のワイヤボンディング接続は、電流の搬送や温度サイクルの点でかなりの負荷に耐えることができるものでなければならないが、しかしこれにはボンディング工程中に特別の出費や大きな注意が必要である。それにもかかわらず、電力用半導体モジュールで露出したワイヤボンディング接続部は非常に壊れやすいままとなっている。もしそれらがポッティングされると、そうすることでサブモジュールを取り替えるのが困難になったり、又は不可能になり、このことは、もし個々の半導体チップが壊れれば電力用半導体モジュール全体を取り替える必要があることを意味している。使用中に、チップの故障の結果過負荷になったボンディング部は、更に、外れてアークを飛ばし、基板を溶かし、相互接続導電体とヒートシンクとの間に危険な短絡を起こすことになる。
【０００５】
閉じたハウジングを備えた電力用半導体モジュールは、例えばドイツ特許第３６６９０１７号に開示されている。そのモジュールは、複数の半導体要素と内部配線と外部端子チップとセラミック支持体等を備えた比較的複雑な構造を有している。そのモジュールは、端子供給貫通穴を備えた一般的にプラスチックで造られたハウジングによって囲まれており、その内側に柔軟なゲルや硬質なエポキシやこれらの組合わせによってポッティングされている。
この種のハウジングによるカプセル封じは、製造上非常に高価なものとなり、余り信頼性が無い。特に、柔軟なポッティング合成物は、湿気や腐蝕に対しては充分な保護を与えないし、他方硬いポッティング合成物は、破裂の際には粒状物を放出し、大きな損傷を引き起こす
従って、本発明の一つの目的は、非常に簡単でフレキシブルな構造と、サブモジュールの堅牢さと置き換えが容易なことと、非常に優れた電気的及び熱的負荷性能とによって特徴ずけられる新規で改良された、複数のサブモジュールを有した電力用半導体モジュールを提供するものである。この目的は、請求項１の特徴によって本発明に従って達成される。
【０００６】
【課題を解決するための手段】
本発明の要旨は、事実上、一つ又は数個の電力用半導体用の外部電極を備えたカプセルによって特徴ずけられるサブモジュールから電力用半導体モジュールを造るものであり、電力用半導体は、共通のベースプレート上に反転して固定することができ且つ外部に接続できる低誘導性の導電体に反転して接触することもできる。
一つの図示実施例は、金属被覆された基板の形態と金属板の形態の２０の外部電極によって、また電気的絶縁合成物から造られたポッティング部材によって特徴ずけられるカプセルを備えたサブモジュールを提供している。
別の図示実施例は、クランプによる接触が、相互接続導電体の積層構造において突起と凹みによって形成されて、これらの接触がサブモジュールとの接触を維持し実現する電力用半導体モジュールの好適な構造を示している。
【０００７】
他の図示実施例は、従属の請求項によって与えられている。
本発明に係るパワー半導体モジュールの長所は、その改良されたモジュール性と、それが利用される容易さと、より高い又はより低いスイッチング容量に対する規模調節能力にある。
本発明に係る電力用半導体モジュールの別の長所は、サブモジュールは取替えが非常に容易であると言う事実にもかかわらず、チップの非常に優れた電気的又は熱的結合が達成されることにある。
特別の長所は、サブモジュールの圧力接触に依る負荷サイクルに耐える改良された能力や、故障の場合において好都合な低いインピーダンスの短絡挙動にある。
【０００８】
本発明の別の重要な長所は、素材の使用量やコストを削減することができるので、カプセル封じされたサブモジュールを標準部品として製造し且つテストできる点にある。
【０００９】
【発明の実施の形態】
図面を参照するが、幾つかの図に渡っての同じ参照番号は、同一又は対応した部品を示している。図１は、本発明の要旨を構成するサブモジュール１の好適な実施例を示している。例えばＤＣＢ（ダイレクト銅ボンディング）等の従来の方法を使用して金属被覆３がセラミック基板２に施される。パワー半導体チップ５ａ、５ｂは、電力接点Ｃによってはんだ層４を介して金属被覆３に、また反対面側では、電力接点Ｅによって別のはんだ層６を介してモリブデンウェーハ７にはんだ付けされている。チップ５ｂの制御又はゲート接点Ｇは、ボンディングワイヤ９に接続されている。チップ５ａ、５ｂは、それらが全ての側面で、又は少なくとも実質的にセラミック基板２とモリブデンウェーハ７とポッティング部材８によって囲まれるようにプラスチック８でポッティングされている。
【００１０】
このカプセル封じによって、サブモジュール１は、外部からの影響に対して保護され且つ機械的に安定したユニットを形成する。更に、金属被覆された基板２の出張った部分とモリブデンウェーハ７は、サブモジュール１の外部電極３、７としての働きをする。
図２は、このようにカプセル封じされたサブモジュールを有するパワー半導体モジュールの好適な実施例を示している。間に絶縁層１３ａ、１３ｂを備えた２つの導電体１２、１４の積層構造がベースプレート１１上に搭載されている。その積層構造における一部分は、サブモジュール１の差し込み箇所１９として成形されている。カプセル封じされたサブモジュール１の外部電極３、７に接触するための端子面２０は、舌状に突出した、又は溝状に凹んだ導電体１２、１４の領域によって形成されている。基板１は、端子面２０にスプリング接点１５、１６を介して保持されている。加圧することで、サブモジュール１を、又はそれらのセラミック基板２を熱放散ベースプレート１１に良好な熱的接触をさせている。ボンディングワイヤ９は、対称形の中央位置においてクランププラグ接点２１を介して共通のゲートランナ１８に接続されており、このゲートランナは、例えばＰＣＢＣプリント回路基板として設計されている。
【００１１】
図３は、電力用半導体ダイオード２３とＩＧＢＴ２２との関係の公知の回路線図を示している。電力用半導体チップ５ａ、５ｂのこの組合わせは、カプセル封じされたサブモジュール１の一つの好適な要素の相補関係体を示している。この場合、両エレメントの電力接点Ｃ、Ｅでは、即ちコレクタ及びカソードと、エミッタ及びアノードは、短絡され、サブモジュール１の外部電極３、７に接続されている。
本発明は、以下に更に詳しく幾つかについて説明するサブモジュール１と電力用半導体モジュール１０の別の実施例を含む。
サブモジュール１の相補要素としては、例えばサイリスタ、ＧＴＯ、ＭＣＴ電力用ダイオード、ＩＧＢＴ又はＭＯＳＦＥＴ等の少なくとも一つの電力用半導体要素が含まれるが、それらでは、ゲート接点Ｇやボンディングワイヤ９やゲートランナ１８を省くこともできる。しかし、サブモジュール１は他の回路要素も含むことができる。それにもかかわらず、サブモジュール１は、モジュール性とフレキシビリティの長所を維持する為に数個の要素のみを含むべきである。サブモジュール１の完全な機能とテスト性が依然保証されるが、サブモジュール１の電力を増大することに成る多くの構成要素の取付けが回避される最少の相補要素を用いることが特に望ましい。
【００１２】
基板２は、充分な熱伝導率を有した電気絶縁材、特にＡｌＮから構成されている。ウェーハ７は、熱膨張係数が半導体の素材のそれに十分に近い限りモリブデンや他の金属、合金、金属の伝導率を有した他の素材からも構成することができる。はんだ層４、６やボンディングワイヤ９の代わりに、チップ５ａ、５ｂに機械的に安定した接触が達成される限り他の接続技法を採用することもできる。サブモジュール１は、更に複数のボンディングワイヤ９と、一般に、一つ又は複数のゲート接点Ｇ用の複数のゲート端子９とを有することができる。クランプ接点２１を使用する代わりに、ゲートランナ１８への接触は、ジャッキや、解放が容易な他の接点を使用しても行うことができる。
プラスチックの代わりに、ポッティング部材８は、更に別の電気絶縁のポッティング部材合成物からも構成でき、好ましくはトランスファー成形加工によって造られる。特に、ポッティング部材８は、ボンド接合されたゲート接点Ｇも保護すべきであり、また更には給電されるボンディングワイヤ又はゲート端子９に機械的支持を与えるべきである。絶縁材のポッティング部材８の、従ってサブモジュール１の形状は、空気又はガス中での特定の表面漏れ距離（沿面距離）や絶縁距離を保つことができるように選定される。基板２と金属板７とは、サブモジュールをカプセル封じするための構成要素であり、カプセルの機械的安定性に寄与するようにされている。従って、もし基板２と金属板７が少なくとも一方のチップ５ａ、５ｂの実質的な部分を覆うような大きな面積を有するように選定されれば好都合なものとなる。
【００１３】
金属被覆３と金属板７とによって形成される外部電極３、７が、広がりのある設計となっているのが最も簡単なものではあるが、それらは突起や凹んだ部分やクリップを含む場合がある。重要なことは、信頼性が高くて容易に解放（外すことが）できる接続が、外部電極３、７と導電体１２、１４との間の大電流に対して確保されることである。
電力用半導体モジュール１０の構造は、特にサブモジュール１の構成と導電体１２、１４の積層体構造とによって変えられる。ベースプレート１１の寸法及び形状と、積層体構造と、一つ又は複数のゲートランナ１８の寸法及び形状とは、必要とされるスイッチング能力や、サブモジュール１の数に応じて適合化することができる。またサブモジュール１用の一列又は複数列の隣接し合う差し込み箇所１９を設けることができる。本発明に係るカプセル封じされた差し込みサブモジュール１は、更に、公知の開放した（封じられていない）又は永久的に搭載されたサブモジュールにも組み合わせることができる。サブモジュール１は、更には、ネジ込みや、又は異なった方法によって反転して固定することもできる。積層体構造は、導電体１２、１４間の分離が充分に行われる限り、絶縁物層１３ａ、１３ｂや、又は固体の、空気又はガスの絶縁物からも構成することができる。ゲートランナ１８は、例えばＰＣＢ技術を使用して、相互接続導電体を備えた第３層で代替することができる。相互接続導電体は平面状に広がったり、折り曲がっており、バスバーとの接続のためのチップを有することができる。この場合、特に、例えばＩＧＢＴ２２のような高速スイッチングチップ５ａ、５ｂを備えたサブモジュール１に対して、相互接続導電体１２、１４と更に全ての端子が低誘導性の設計となっていることが重要である。サブモジュール１の外部電極３、７との圧力接触のために、端子面２０自体を可撓的に且つ弾性的に形成したり、スプリング接点１５、１６を省くことも可能である。最後に、ベースプレート１１が、ヒートシンクとして設計されたり、又はヒートシンクに熱的に接続されることが有利である。ヒートシンクは、リブ付きヒートシンク、液体で冷却されるヒートシンク等として、として造られる。
【００１４】
原則的に、複数の平面においてサブモジュール１を別のサブモジュール上に配置してスペースを節約したり、また相互接続導電体１２、１４の多段状積層構造に渡って接触させることも考えられるが、その場合には、例えば熱ブリッジを介して各サブモジュール１に対して充分な放熱を保証する必要がある。
【００１５】
【発明の効果】
初めに掲げた長所に加えて、本発明に係る電力用半導体モジュールは、特に次のメリットを有している。サブモジュール１がカプセル封じされた後は、最早ボンディングやはんだ付けは必要がない。特に、従来のサブモジュールの大面積セラミック基板とベースプレート１１との間にはんだ層を設けることは最早必要がない。従って、ボンドが剥がれたり、又ははんだ接続が熱的機械的に過負荷になる危険性は、実質的に除去される。サブモジュール１が電力用半導体モジュール１０に搭載された後は、構成要素や接点は何ら機械的又は電気的に保護される必要がないので、最早何らポッティングを行う必要がなくなる。代わりに、差し込み箇所１９の領域では、作動部品３、７、１５、１６、２０にとって空気絶縁１７で充分である。フレキシブルな圧力接点１５、１６、２０によって、本発明に係る電力用半導体モジュール１０は、熱負荷サイクルに耐える非常に大きな容量（能力）で特徴ずけられる。半導体チップ５ａ、５ｂが故障すると、対応したサブモジュール１は、低インピーダンスの短絡を行うことができる。このことで、爆発の危険性を低減したり、又は少なくとも爆発性挙動を緩和することになる。更に、低インピーダンスの短絡挙動は、本発明に係るサブモジュール１が直列回路で使用される場合に特に有利である。
【００１６】
明らかに、本発明について多くの改造や変形が上記の教示に照らして可能であり、従って、添付した特許請求の範囲の技術的範囲内において、本発明はここで具体的に説明した以外でも実施でき得るものである。
【図面の簡単な説明】
【図１】本発明に係るサブモジュールの断面図を示している。
【図２】図１に係るサブモジュールを備えた本発明に係る電力用半導体モジュールの断面図を示している。
【図３】図１に係るサブモジュールの好適な構成要素を補足する自由のきくダイオードを備えたＩＧＢＴの公知回路線図を示している。
【符号の説明】
１ 封じられたサブモジュール
２ セラミック基板
３、７ （サブモジュールの）外部電極
３ 金属被覆
４、６ はんだ層
５ａ、５ｂ 電力用半導体チップ
７ モリブデンウェーハ
８ プラスチック又は絶縁ポッティング部材
９ ボンディングワイヤー、ゲート端子
１０ 電力用半導体モジュール
１１ ベースプレート、ヒートシンク
１２、１４ 導電体
１３ａ、１３ｂ、１３ｃ 固体絶縁体、絶縁層
１５、１６ スプリング接点、接点
１７ 空気絶縁部、ガス絶縁部
１８ ゲートランナ
１９ サブモジュールの差し込み箇所
２０ 端子面
２１ クランプ接点
２２ ＩＧＢＴ
２３ 電力用半導体ダイオード
Ｃ、Ｅ 電力接点
Ｃ コレクタ、カソード
Ｅ エミッタ
Ｇ 制御接点、ゲート接点
【発明の属する技術分野】
本発明は、電力エレクトロニックスの分野に関する。それは、請求項１の前段部分（おいて書き部分）に従って複数のサブモジュールを有した電力用半導体モジュールに基づいている。
【０００２】
【従来の技術】
工業や輸送業、又は他の産業に使用する電力用半導体は、しばしば例えばサイリスタ、ＧＴＯ、ＭＣＴ、パワーダイオード、ＩＧＢＴ又はＭＯＳＦＥＴのような複数の電力用半導体要素からモジュール状に構成されている。特に、ＭＯＳ制御半導体チップは、比較的小さな能動的に制御可能な面、即ち、スイッチング容量（許容能力）のみを有して製造することができる。この理由で、例えば１２００Ａのモジュールと、２０個のＩＧＢＴが一般に並列に接続されて電力用半導体モジュールが形成されている。
この形態の電力用半導体モジュール、又は電力回路は、例えばＥＰ−Ａｌ−（欧州特許出願公開）第０５９７１４４号によって開示されている。複数のサブモジュールを並列に接続し、またそれらを外部に接続するためのハイブリッド式電力用エレクトロニックス構造が提案されている。基板上で、サブモジュールは、複数の、一般に４〜６の電力用半導体を有し、これらは互いに接続されて機能ユニットを形成している。共通の支持プレート上には、複数のサブモジュールが、間に絶縁材層を設けた低誘導の相互接続導電体層の積層体を伴って搭載されている。支持プレートは、好ましくはヒートシンクとして設計される。この構造は、熱負荷に耐えることができる機械的に安定した電力用半導体モジュールを提供する。
【０００３】
サブモジュールは、相互接続導電体との接触を簡単にするためにハウジングの無い状態で設計される。好ましくは、ワイヤーボンディング接続が使用されるが、クランプによる接触や他の代替接続も使用できる。サブモジュールや接触部を保護するために、電力用半導体モジュールを搭載したサブモジュールをポッティングする（絶縁材と一緒にはめ込むこと）も提案されている。
【０００４】
【発明が解決しようとする課題】
この公知のモジュール構造は、かなりの不利な点を有している。サブモジュールは、支持プレート上に搭載する前は特に簡単に損傷されてしまう。機能テストでは、一つの半導体チップの故障がサブモジュール全体の損失を招くことになる。比較的大きなセラミック基板や、従って、広範囲で熱的に問題を含んだ支持プレートへのはんだ接続もまた必要となる。サブモジュールと相互接続導電体との間のワイヤボンディング接続は、電流の搬送や温度サイクルの点でかなりの負荷に耐えることができるものでなければならないが、しかしこれにはボンディング工程中に特別の出費や大きな注意が必要である。それにもかかわらず、電力用半導体モジュールで露出したワイヤボンディング接続部は非常に壊れやすいままとなっている。もしそれらがポッティングされると、そうすることでサブモジュールを取り替えるのが困難になったり、又は不可能になり、このことは、もし個々の半導体チップが壊れれば電力用半導体モジュール全体を取り替える必要があることを意味している。使用中に、チップの故障の結果過負荷になったボンディング部は、更に、外れてアークを飛ばし、基板を溶かし、相互接続導電体とヒートシンクとの間に危険な短絡を起こすことになる。
【０００５】
閉じたハウジングを備えた電力用半導体モジュールは、例えばドイツ特許第３６６９０１７号に開示されている。そのモジュールは、複数の半導体要素と内部配線と外部端子チップとセラミック支持体等を備えた比較的複雑な構造を有している。そのモジュールは、端子供給貫通穴を備えた一般的にプラスチックで造られたハウジングによって囲まれており、その内側に柔軟なゲルや硬質なエポキシやこれらの組合わせによってポッティングされている。
この種のハウジングによるカプセル封じは、製造上非常に高価なものとなり、余り信頼性が無い。特に、柔軟なポッティング合成物は、湿気や腐蝕に対しては充分な保護を与えないし、他方硬いポッティング合成物は、破裂の際には粒状物を放出し、大きな損傷を引き起こす
従って、本発明の一つの目的は、非常に簡単でフレキシブルな構造と、サブモジュールの堅牢さと置き換えが容易なことと、非常に優れた電気的及び熱的負荷性能とによって特徴ずけられる新規で改良された、複数のサブモジュールを有した電力用半導体モジュールを提供するものである。この目的は、請求項１の特徴によって本発明に従って達成される。
【０００６】
【課題を解決するための手段】
本発明の要旨は、事実上、一つ又は数個の電力用半導体用の外部電極を備えたカプセルによって特徴ずけられるサブモジュールから電力用半導体モジュールを造るものであり、電力用半導体は、共通のベースプレート上に反転して固定することができ且つ外部に接続できる低誘導性の導電体に反転して接触することもできる。
一つの図示実施例は、金属被覆された基板の形態と金属板の形態の２０の外部電極によって、また電気的絶縁合成物から造られたポッティング部材によって特徴ずけられるカプセルを備えたサブモジュールを提供している。
別の図示実施例は、クランプによる接触が、相互接続導電体の積層構造において突起と凹みによって形成されて、これらの接触がサブモジュールとの接触を維持し実現する電力用半導体モジュールの好適な構造を示している。
【０００７】
他の図示実施例は、従属の請求項によって与えられている。
本発明に係るパワー半導体モジュールの長所は、その改良されたモジュール性と、それが利用される容易さと、より高い又はより低いスイッチング容量に対する規模調節能力にある。
本発明に係る電力用半導体モジュールの別の長所は、サブモジュールは取替えが非常に容易であると言う事実にもかかわらず、チップの非常に優れた電気的又は熱的結合が達成されることにある。
特別の長所は、サブモジュールの圧力接触に依る負荷サイクルに耐える改良された能力や、故障の場合において好都合な低いインピーダンスの短絡挙動にある。
【０００８】
本発明の別の重要な長所は、素材の使用量やコストを削減することができるので、カプセル封じされたサブモジュールを標準部品として製造し且つテストできる点にある。
【０００９】
【発明の実施の形態】
図面を参照するが、幾つかの図に渡っての同じ参照番号は、同一又は対応した部品を示している。図１は、本発明の要旨を構成するサブモジュール１の好適な実施例を示している。例えばＤＣＢ（ダイレクト銅ボンディング）等の従来の方法を使用して金属被覆３がセラミック基板２に施される。パワー半導体チップ５ａ、５ｂは、電力接点Ｃによってはんだ層４を介して金属被覆３に、また反対面側では、電力接点Ｅによって別のはんだ層６を介してモリブデンウェーハ７にはんだ付けされている。チップ５ｂの制御又はゲート接点Ｇは、ボンディングワイヤ９に接続されている。チップ５ａ、５ｂは、それらが全ての側面で、又は少なくとも実質的にセラミック基板２とモリブデンウェーハ７とポッティング部材８によって囲まれるようにプラスチック８でポッティングされている。
【００１０】
このカプセル封じによって、サブモジュール１は、外部からの影響に対して保護され且つ機械的に安定したユニットを形成する。更に、金属被覆された基板２の出張った部分とモリブデンウェーハ７は、サブモジュール１の外部電極３、７としての働きをする。
図２は、このようにカプセル封じされたサブモジュールを有するパワー半導体モジュールの好適な実施例を示している。間に絶縁層１３ａ、１３ｂを備えた２つの導電体１２、１４の積層構造がベースプレート１１上に搭載されている。その積層構造における一部分は、サブモジュール１の差し込み箇所１９として成形されている。カプセル封じされたサブモジュール１の外部電極３、７に接触するための端子面２０は、舌状に突出した、又は溝状に凹んだ導電体１２、１４の領域によって形成されている。基板１は、端子面２０にスプリング接点１５、１６を介して保持されている。加圧することで、サブモジュール１を、又はそれらのセラミック基板２を熱放散ベースプレート１１に良好な熱的接触をさせている。ボンディングワイヤ９は、対称形の中央位置においてクランププラグ接点２１を介して共通のゲートランナ１８に接続されており、このゲートランナは、例えばＰＣＢＣプリント回路基板として設計されている。
【００１１】
図３は、電力用半導体ダイオード２３とＩＧＢＴ２２との関係の公知の回路線図を示している。電力用半導体チップ５ａ、５ｂのこの組合わせは、カプセル封じされたサブモジュール１の一つの好適な要素の相補関係体を示している。この場合、両エレメントの電力接点Ｃ、Ｅでは、即ちコレクタ及びカソードと、エミッタ及びアノードは、短絡され、サブモジュール１の外部電極３、７に接続されている。
本発明は、以下に更に詳しく幾つかについて説明するサブモジュール１と電力用半導体モジュール１０の別の実施例を含む。
サブモジュール１の相補要素としては、例えばサイリスタ、ＧＴＯ、ＭＣＴ電力用ダイオード、ＩＧＢＴ又はＭＯＳＦＥＴ等の少なくとも一つの電力用半導体要素が含まれるが、それらでは、ゲート接点Ｇやボンディングワイヤ９やゲートランナ１８を省くこともできる。しかし、サブモジュール１は他の回路要素も含むことができる。それにもかかわらず、サブモジュール１は、モジュール性とフレキシビリティの長所を維持する為に数個の要素のみを含むべきである。サブモジュール１の完全な機能とテスト性が依然保証されるが、サブモジュール１の電力を増大することに成る多くの構成要素の取付けが回避される最少の相補要素を用いることが特に望ましい。
【００１２】
基板２は、充分な熱伝導率を有した電気絶縁材、特にＡｌＮから構成されている。ウェーハ７は、熱膨張係数が半導体の素材のそれに十分に近い限りモリブデンや他の金属、合金、金属の伝導率を有した他の素材からも構成することができる。はんだ層４、６やボンディングワイヤ９の代わりに、チップ５ａ、５ｂに機械的に安定した接触が達成される限り他の接続技法を採用することもできる。サブモジュール１は、更に複数のボンディングワイヤ９と、一般に、一つ又は複数のゲート接点Ｇ用の複数のゲート端子９とを有することができる。クランプ接点２１を使用する代わりに、ゲートランナ１８への接触は、ジャッキや、解放が容易な他の接点を使用しても行うことができる。
プラスチックの代わりに、ポッティング部材８は、更に別の電気絶縁のポッティング部材合成物からも構成でき、好ましくはトランスファー成形加工によって造られる。特に、ポッティング部材８は、ボンド接合されたゲート接点Ｇも保護すべきであり、また更には給電されるボンディングワイヤ又はゲート端子９に機械的支持を与えるべきである。絶縁材のポッティング部材８の、従ってサブモジュール１の形状は、空気又はガス中での特定の表面漏れ距離（沿面距離）や絶縁距離を保つことができるように選定される。基板２と金属板７とは、サブモジュールをカプセル封じするための構成要素であり、カプセルの機械的安定性に寄与するようにされている。従って、もし基板２と金属板７が少なくとも一方のチップ５ａ、５ｂの実質的な部分を覆うような大きな面積を有するように選定されれば好都合なものとなる。
【００１３】
金属被覆３と金属板７とによって形成される外部電極３、７が、広がりのある設計となっているのが最も簡単なものではあるが、それらは突起や凹んだ部分やクリップを含む場合がある。重要なことは、信頼性が高くて容易に解放（外すことが）できる接続が、外部電極３、７と導電体１２、１４との間の大電流に対して確保されることである。
電力用半導体モジュール１０の構造は、特にサブモジュール１の構成と導電体１２、１４の積層体構造とによって変えられる。ベースプレート１１の寸法及び形状と、積層体構造と、一つ又は複数のゲートランナ１８の寸法及び形状とは、必要とされるスイッチング能力や、サブモジュール１の数に応じて適合化することができる。またサブモジュール１用の一列又は複数列の隣接し合う差し込み箇所１９を設けることができる。本発明に係るカプセル封じされた差し込みサブモジュール１は、更に、公知の開放した（封じられていない）又は永久的に搭載されたサブモジュールにも組み合わせることができる。サブモジュール１は、更には、ネジ込みや、又は異なった方法によって反転して固定することもできる。積層体構造は、導電体１２、１４間の分離が充分に行われる限り、絶縁物層１３ａ、１３ｂや、又は固体の、空気又はガスの絶縁物からも構成することができる。ゲートランナ１８は、例えばＰＣＢ技術を使用して、相互接続導電体を備えた第３層で代替することができる。相互接続導電体は平面状に広がったり、折り曲がっており、バスバーとの接続のためのチップを有することができる。この場合、特に、例えばＩＧＢＴ２２のような高速スイッチングチップ５ａ、５ｂを備えたサブモジュール１に対して、相互接続導電体１２、１４と更に全ての端子が低誘導性の設計となっていることが重要である。サブモジュール１の外部電極３、７との圧力接触のために、端子面２０自体を可撓的に且つ弾性的に形成したり、スプリング接点１５、１６を省くことも可能である。最後に、ベースプレート１１が、ヒートシンクとして設計されたり、又はヒートシンクに熱的に接続されることが有利である。ヒートシンクは、リブ付きヒートシンク、液体で冷却されるヒートシンク等として、として造られる。
【００１４】
原則的に、複数の平面においてサブモジュール１を別のサブモジュール上に配置してスペースを節約したり、また相互接続導電体１２、１４の多段状積層構造に渡って接触させることも考えられるが、その場合には、例えば熱ブリッジを介して各サブモジュール１に対して充分な放熱を保証する必要がある。
【００１５】
【発明の効果】
初めに掲げた長所に加えて、本発明に係る電力用半導体モジュールは、特に次のメリットを有している。サブモジュール１がカプセル封じされた後は、最早ボンディングやはんだ付けは必要がない。特に、従来のサブモジュールの大面積セラミック基板とベースプレート１１との間にはんだ層を設けることは最早必要がない。従って、ボンドが剥がれたり、又ははんだ接続が熱的機械的に過負荷になる危険性は、実質的に除去される。サブモジュール１が電力用半導体モジュール１０に搭載された後は、構成要素や接点は何ら機械的又は電気的に保護される必要がないので、最早何らポッティングを行う必要がなくなる。代わりに、差し込み箇所１９の領域では、作動部品３、７、１５、１６、２０にとって空気絶縁１７で充分である。フレキシブルな圧力接点１５、１６、２０によって、本発明に係る電力用半導体モジュール１０は、熱負荷サイクルに耐える非常に大きな容量（能力）で特徴ずけられる。半導体チップ５ａ、５ｂが故障すると、対応したサブモジュール１は、低インピーダンスの短絡を行うことができる。このことで、爆発の危険性を低減したり、又は少なくとも爆発性挙動を緩和することになる。更に、低インピーダンスの短絡挙動は、本発明に係るサブモジュール１が直列回路で使用される場合に特に有利である。
【００１６】
明らかに、本発明について多くの改造や変形が上記の教示に照らして可能であり、従って、添付した特許請求の範囲の技術的範囲内において、本発明はここで具体的に説明した以外でも実施でき得るものである。
【図面の簡単な説明】
【図１】本発明に係るサブモジュールの断面図を示している。
【図２】図１に係るサブモジュールを備えた本発明に係る電力用半導体モジュールの断面図を示している。
【図３】図１に係るサブモジュールの好適な構成要素を補足する自由のきくダイオードを備えたＩＧＢＴの公知回路線図を示している。
【符号の説明】
１ 封じられたサブモジュール
２ セラミック基板
３、７ （サブモジュールの）外部電極
３ 金属被覆
４、６ はんだ層
５ａ、５ｂ 電力用半導体チップ
７ モリブデンウェーハ
８ プラスチック又は絶縁ポッティング部材
９ ボンディングワイヤー、ゲート端子
１０ 電力用半導体モジュール
１１ ベースプレート、ヒートシンク
１２、１４ 導電体
１３ａ、１３ｂ、１３ｃ 固体絶縁体、絶縁層
１５、１６ スプリング接点、接点
１７ 空気絶縁部、ガス絶縁部
１８ ゲートランナ
１９ サブモジュールの差し込み箇所
２０ 端子面
２１ クランプ接点
２２ ＩＧＢＴ
２３ 電力用半導体ダイオード
Ｃ、Ｅ 電力接点
Ｃ コレクタ、カソード
Ｅ エミッタ
Ｇ 制御接点、ゲート接点
Claims (9)
- 共通の放熱ベースプレート（１１）、外部に接続できる導電体（１２、１４）及び複数のサブモジュールを有し、サブモュールの各々が、電気的絶縁基板（２）、カプセル、及び２つの電力接点（C、Ｅ）を有する少なくとも一つの半導体チップ（５ａ、５ｂ）を有し、前記複数のサブモジュール（１）が共通の放熱ベースプレート（１１）上に保持され、外部に接続できる導電体（１２、１４）と電気的に接触している電力半導体モジュール（１０）であって、
ａ）サブモジュール（１）の少なくとも一つの半導体チップ（５ａ、５ｂ）がカプセル内にカプセル封じされており、
ｂ）各サブモジュール（１）のカプセルが、金属板（７）と、金属被覆部（３）を有した電気絶縁基板（２）とから構成されおり、少なくとも一つの半導体チップ（５ａ、５ｂ）は、その電力接点（Ｃ、Ｅ）を介して、金属被覆部（３）と金属板（７）とに電気的に接続されており、前記金属被覆部（３）の一部は、露出していて、一方の外部電極（３）を形成しており、金属板（７）が他方の外部電極 ( ７）を構成しており、
ｃ）各サブモジュール（１）は、電力用半導体モジュール（１０）上に容易に取替え可能に固定され、
ｄ）導電体（１２、１４）が、固体絶縁体（１３ａ、１３ｂ、１３ｃ）によって、また差し込み箇所（１９）の領域では空気又はガスの絶縁部（１７）によって分離されており、
ｅ）ベースプレートからより遠い側の導電体（１４）が、一方の外部電極（７）上を伸びて前記一方の外部電極との間で圧力接触を与えるように、一方の端子面（２０）を形成しており、ベースプレート（１１）により近い側の導電体（１２）が、他方の外部電極（３）上を伸びて前記他方の外部電極との間で圧力接触を与えるように、他方の端子面（２０）を形成しており、ベースプレート(１１）により近い側の導電体(１２）が、前記サブモジュール（１）を収容する差し込み箇所（１９）を形成するために、ベースプレート（１１）からより遠い側の導電体（１４）よりも引き込んだ位置で終端していることを特徴とする電力用半導体モジュール。 - ａ）サブモジュール(１）のカプセルは、電気的絶縁合成物から造られたポッティング部材（８）から構成されており、
ｂ）外部電極（３、７）は、面状に形成されていることを特徴とする請求項１記載の電力用半導体モジュール。 - 少なくとも一つの半導体チップ（５ａ、５ｂ）が、ゲート接点（Ｇ）を有し、少なくとも一つの半導体チップゲート（５ａ、５ｂ）のゲート接点（G）と接続するためのゲート端子（９）は、ポッティング部材（８）を通して設けられている請求項２記載の電力用半導体モジュール。
- ａ）基板（２）は、セラミック材を含んでおり、
ｂ）金属板（７）は、モリブデンを含んでおり、
ｃ）ポッティング部材（８）は、プラスチックから構成されており、
ｄ）ゲート端子（９）は、ボンディングワイヤである請求項３記載の電力用半導体モジュール。 - 少なくとも一つの半導体チップ（５ａ、５ｂ）が、ＩＧＢＴ(２２）および電力用ダイオード(２３）の内の少なくとも一方である請求項１記載の電力用半導体モジュール。
- 少なくとも一つの半導体チップ（５ａ、５ｂ）は、ゲート接点（Ｇ）を含み、カプセル封じされたサブモジュール（１）の各ゲート接点は、ゲート端子（９）を介してゲートブロック（１８）に接続されている請求項１または２記載の電力用半導体モジュール。
- 端子面（２０）には、スプリング接点（１５、１６）が設けられている請求項１記載の電力用半導体モジュール。
- ａ）ベースプレート（１１）は、ヒートシンクとして設計されているか又はヒートシンクと熱的に接続しており、
ｂ）基板（２）は、熱伝導性であり、
ｃ）サブモジュール（１）は、ベースプレート（１１）に熱接触して相互に固定される請求項３から６のいずれか一つに記載の電力用半導体モジュール。 - サブモジュール（１）の数は、電力用半導体モジュール（１０）に必要とされるスイッチング容量に従って選定される請求項１から７のいずれか一つに記載の電力用半導体モジュール。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19726534A DE19726534A1 (de) | 1997-06-23 | 1997-06-23 | Leistungshalbleitermodul mit geschlossenen Submodulen |
| DE19726534:0 | 1997-06-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174454A JPH1174454A (ja) | 1999-03-16 |
| JP4051135B2 true JP4051135B2 (ja) | 2008-02-20 |
Family
ID=7833330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17468598A Expired - Fee Related JP4051135B2 (ja) | 1997-06-23 | 1998-06-22 | 封じられたサブモジュールを備える電力用半導体モジュール |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5982031A (ja) |
| EP (1) | EP0889526A3 (ja) |
| JP (1) | JP4051135B2 (ja) |
| CN (1) | CN1196195C (ja) |
| DE (1) | DE19726534A1 (ja) |
| RU (1) | RU2210837C2 (ja) |
| UA (1) | UA60298C2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19725836C2 (de) * | 1997-06-18 | 2001-10-04 | Infineon Technologies Ag | Leistungshalbleiter-Anordnung auf DCB-Substrat |
| DE19942770A1 (de) * | 1999-09-08 | 2001-03-15 | Ixys Semiconductor Gmbh | Leistungshalbleiter-Modul |
| JP3919398B2 (ja) * | 1999-10-27 | 2007-05-23 | 三菱電機株式会社 | 半導体モジュール |
| DE10109330C1 (de) * | 2001-02-27 | 2002-06-06 | Siemens Ag | Schaltungsanordnung und Verfahren zur Reparatur einer solchen Schaltungsanordnung |
| EP1318547B1 (de) * | 2001-12-06 | 2013-04-17 | ABB Research Ltd. | Leistungshalbleiter-Modul |
| US6885562B2 (en) | 2001-12-28 | 2005-04-26 | Medtronic Physio-Control Manufacturing Corporation | Circuit package and method for making the same |
| DE10213648B4 (de) * | 2002-03-27 | 2011-12-15 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul |
| US6940712B2 (en) * | 2002-07-17 | 2005-09-06 | International Business Machines Corporation | Electronic device substrate assembly with multilayer impermeable barrier and method of making |
| DE102004046800B4 (de) * | 2004-09-27 | 2016-07-21 | Infineon Technologies Ag | Verfahren zum Testen eines Kontaktbereichs eines Halbleitermoduls |
| US8164868B2 (en) * | 2006-02-23 | 2012-04-24 | Siemens Aktiengesellschaft | Device for short-circuiting power semiconductor modules |
| DE102007046969B3 (de) | 2007-09-28 | 2009-04-02 | Siemens Ag | Elektronische Schaltung aus Teilschaltungen und Verfahren zu deren Herstellung und demgemäßer Umrichter oder Schalter |
| CN102349363B (zh) | 2009-03-13 | 2014-10-22 | 西门子公司 | 带有层状构造的绝缘侧壁的功率半导体模块 |
| US8009429B1 (en) | 2010-03-22 | 2011-08-30 | Honeywell International Inc. | Electrical component thermal management |
| CN103765582B (zh) * | 2011-08-30 | 2016-08-24 | 丰田自动车株式会社 | 半导体装置 |
| US8847384B2 (en) | 2012-10-15 | 2014-09-30 | Toyota Motor Engineering & Manufacturing North America, Inc. | Power modules and power module arrays having a modular design |
| US9623993B2 (en) | 2013-03-01 | 2017-04-18 | The Procter & Gamble Company | Method and apparatus for taping containers |
| JP6075128B2 (ja) * | 2013-03-11 | 2017-02-08 | 株式会社ジェイテクト | 駆動回路装置 |
| CN104867887A (zh) * | 2015-05-04 | 2015-08-26 | 嘉兴斯达半导体股份有限公司 | 一种双层灌封的功率模块及封装方法 |
| RU2656302C1 (ru) * | 2017-06-26 | 2018-06-04 | Общество с ограниченной ответственностью "ЧЭАЗ-ЭЛПРИ" | Подмодуль полумостовой силового полупроводникового модуля |
| DE102019206823A1 (de) * | 2019-05-10 | 2020-11-12 | Robert Bosch Gmbh | Verfahren zur Ausbildung einer Hochvoltleistungsmodulfamilie |
| CN111261619A (zh) * | 2019-11-22 | 2020-06-09 | 湖北台基半导体股份有限公司 | 悬浮压接功率半导体模块 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816616B2 (ja) * | 1978-12-01 | 1983-04-01 | 株式会社日立製作所 | 半導体装置 |
| DE3521572A1 (de) * | 1985-06-15 | 1986-12-18 | Brown, Boveri & Cie Ag, 6800 Mannheim | Leistungshalbleitermodul mit keramiksubstrat |
| US5579217A (en) * | 1991-07-10 | 1996-11-26 | Kenetech Windpower, Inc. | Laminated bus assembly and coupling apparatus for a high power electrical switching converter |
| US5200640A (en) * | 1991-08-12 | 1993-04-06 | Electron Power Inc. | Hermetic package having covers and a base providing for direct electrical connection |
| DE9114516U1 (de) * | 1991-11-21 | 1992-01-16 | Siemens AG, 8000 München | Stromrichtergerät mit mehreren nebeneinander angeordneten Halbleitermodulen |
| JP2848068B2 (ja) * | 1991-12-10 | 1999-01-20 | 富士電機株式会社 | 半導体装置 |
| JPH05167218A (ja) * | 1991-12-17 | 1993-07-02 | Oki Electric Ind Co Ltd | 電力増幅器の実装構造 |
| JPH0629459A (ja) * | 1992-07-08 | 1994-02-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE4418426B4 (de) * | 1993-09-08 | 2007-08-02 | Mitsubishi Denki K.K. | Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls |
| EP0597144A1 (de) * | 1992-11-12 | 1994-05-18 | IXYS Semiconductor GmbH | Hybride leistungselektronische Anordnung |
| US5259781A (en) * | 1992-11-18 | 1993-11-09 | International Business Machines Corporation | Electrical connector alignment and actuation assembly |
| US5559374A (en) * | 1993-03-25 | 1996-09-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit |
| JP3180863B2 (ja) * | 1993-07-27 | 2001-06-25 | 富士電機株式会社 | 加圧接触形半導体装置およびその組立方法 |
| JP3157362B2 (ja) * | 1993-09-03 | 2001-04-16 | 株式会社東芝 | 半導体装置 |
| JP3471880B2 (ja) * | 1994-02-23 | 2003-12-02 | 三菱電機株式会社 | 圧接型半導体装置 |
| JPH07249719A (ja) * | 1994-03-14 | 1995-09-26 | Omron Corp | 電子機器 |
| JPH07263622A (ja) * | 1994-03-25 | 1995-10-13 | Toshiba Corp | 半導体装置 |
| JP3235452B2 (ja) * | 1995-03-20 | 2001-12-04 | 松下電器産業株式会社 | 高周波集積回路装置 |
| US5541453A (en) * | 1995-04-14 | 1996-07-30 | Abb Semiconductors, Ltd. | Power semiconductor module |
| DE19530264A1 (de) * | 1995-08-17 | 1997-02-20 | Abb Management Ag | Leistungshalbleitermodul |
| US5705848A (en) * | 1995-11-24 | 1998-01-06 | Asea Brown Boveri Ag | Power semiconductor module having a plurality of submodules |
| JPH09213878A (ja) * | 1996-01-29 | 1997-08-15 | Toshiba Corp | 半導体装置 |
| DE19617055C1 (de) * | 1996-04-29 | 1997-06-26 | Semikron Elektronik Gmbh | Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise |
| WO1998012748A1 (fr) * | 1996-09-18 | 1998-03-26 | Hitachi, Ltd. | Module a semiconducteur de jonction |
-
1997
- 1997-06-23 DE DE19726534A patent/DE19726534A1/de not_active Withdrawn
-
1998
- 1998-06-10 EP EP98810529A patent/EP0889526A3/de not_active Ceased
- 1998-06-22 JP JP17468598A patent/JP4051135B2/ja not_active Expired - Fee Related
- 1998-06-22 RU RU98111744/28A patent/RU2210837C2/ru not_active IP Right Cessation
- 1998-06-22 UA UA98063233A patent/UA60298C2/uk unknown
- 1998-06-23 CN CNB981029949A patent/CN1196195C/zh not_active Expired - Fee Related
- 1998-06-23 US US09/102,368 patent/US5982031A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5982031A (en) | 1999-11-09 |
| DE19726534A1 (de) | 1998-12-24 |
| CN1196195C (zh) | 2005-04-06 |
| JPH1174454A (ja) | 1999-03-16 |
| UA60298C2 (uk) | 2003-10-15 |
| CN1213179A (zh) | 1999-04-07 |
| EP0889526A3 (de) | 1999-07-07 |
| EP0889526A2 (de) | 1999-01-07 |
| RU2210837C2 (ru) | 2003-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4051135B2 (ja) | 封じられたサブモジュールを備える電力用半導体モジュール | |
| JP6925279B2 (ja) | パワーエレクトロニクスモジュール | |
| US4862245A (en) | Package semiconductor chip | |
| US6101114A (en) | Power conversion system having multi-chip packages | |
| JP3429921B2 (ja) | 半導体装置 | |
| EP0198194B1 (en) | Packaged semiconductor chip | |
| US9673129B2 (en) | Semiconductor device | |
| KR100430772B1 (ko) | 반도체장치 | |
| US7705470B2 (en) | Semiconductor switching module and method | |
| US20090057929A1 (en) | Semiconductor device | |
| JP2000164800A (ja) | 半導体モジュール | |
| JP2006253516A (ja) | パワー半導体装置 | |
| US11915999B2 (en) | Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element | |
| JP2004047883A (ja) | 電力半導体装置 | |
| CN110914975A (zh) | 功率半导体模块 | |
| US7229855B2 (en) | Process for assembling a double-sided circuit component | |
| US9209099B1 (en) | Power semiconductor module | |
| US11303222B2 (en) | Multiphase inverter apparatus | |
| EP2178117A1 (en) | Power semiconductor module with double side cooling | |
| WO2018007062A1 (en) | Low-inductance power module design | |
| US6982482B2 (en) | Packaging of solid state devices | |
| JP2004088022A (ja) | 大電力用半導体装置 | |
| JP2023541621A (ja) | パワーモジュール及びその製造方法、コンバータ、並びに電子機器 | |
| JP2005506702A (ja) | 電子的な構成群をパッケージングするための方法およびマルチチップパッケージ | |
| US20220399259A1 (en) | Power Semiconductor Module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050408 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070409 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070730 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |