JP4049446B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4049446B2
JP4049446B2 JP14633098A JP14633098A JP4049446B2 JP 4049446 B2 JP4049446 B2 JP 4049446B2 JP 14633098 A JP14633098 A JP 14633098A JP 14633098 A JP14633098 A JP 14633098A JP 4049446 B2 JP4049446 B2 JP 4049446B2
Authority
JP
Japan
Prior art keywords
common electrode
liquid crystal
auxiliary conductive
electrode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14633098A
Other languages
English (en)
Other versions
JPH11337945A (ja
Inventor
清 米田
泰生 瀬川
徳夫 小間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP14633098A priority Critical patent/JP4049446B2/ja
Publication of JPH11337945A publication Critical patent/JPH11337945A/ja
Application granted granted Critical
Publication of JP4049446B2 publication Critical patent/JP4049446B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、広視野角の液晶表示装置(LCD)に関する。
【0002】
【従来の技術】
近年、LCD、有機エレクトロルミネッセンス(EL)ディスプレイ、プラズマディスプレイ等、のフラットパネルディスプレイの開発が盛んに行われ、実用化が進められている。中でも、LCDは薄型、低消費電力などの点で優れており、既にOA機器、AV機器の分野で主流となっている。特に、各画素に画素情報の書き換えタイミングを制御するスイッチング素子としてTFTを配したアクティブマトリクス型LCDは、大画面、高精細の動画表示が可能となるため、各種テレビジョン、パーソナルコンピュータ、更には、携帯コンピュータ、デジタルスチルカメラ、ビデオカメラ等のモニターに多く用いられている。
【0003】
TFTは絶縁性基板上に金属層とともに半導体層を所定の形状に形成することにより得られる電界効果型トランジスタ(FET:field effect transistor)である。アクティブマトリクス型LCDにおいては、TFTは、液晶を挟んだ一対の基板間に形成された、液晶を駆動するための各キャパシタンスに接続されている。
【0004】
図3はLCDの一部拡大平面図、図4はそのC−C線に沿った断面図である。基板(50)上に、Cr、Ti、Ta等のゲート電極(51)及びゲートライン(52)が形成され、これを覆ってゲート絶縁膜(53)が形成されている。ゲート絶縁膜(53)上には、p−Si膜(54)が、ゲート電極(51)の上方を通過するように、島状に形成されている。p−Si膜(54)は、ゲート電極(51)の直上領域がノンドープのチャンネル領域(CH)とされ、チャンネル領域(CH)の両側は、燐等のN型不純物が低濃度にドーピングされた低濃度領域(LD:lightly doped)(LD)、更にその外側は、同じ不純物が高濃度にドーピングされたソース領域(NS)及びドレイン領域(ND)となっており、LDD構造とされている。
【0005】
チャンネル領域(CH)の上には、低濃度領域(LD)を形成する際に、イオン注入時のマスクとして用いられた注入ストッパー(55)が残されている。p−Si膜(54)を覆って層間絶縁膜(56)が形成され、層間絶縁膜(56)上にはドレイン電極(57)、ソース電極(58)、及び、ドレインライン(59)が形成されている。ドレイン電極(57)とソース電極(58)は、各々、層間絶縁膜(56)に開口されたコンタクトホールを介して、p−Si膜(54)のドレイン領域(ND)及びソース領域(NS)に接続されている。これらドレイン電極(57)およびソース電極(58)を覆って、SOG、BPSG、アクリル樹脂等の平坦化絶縁膜(61)が形成され、この平坦化絶縁膜(61)上にはITO(indium tin oxide)、あるいは、Alからなる画素電極(60)が形成され、平坦化絶縁膜(61)に開口されたコンタクトホールを介してソース電極(58)に接続されている。この上には、ポリイミド等の垂直配向膜(85)が形成されている。以上、TFT基板が構成されている。
このTFT基板(50)に対向する位置には基板(70)が配置され、基板(70)上には、フィルムレジストからなるR、G、Bのカラーフィルター(71)が形成され、各々の画素電極(60)に対応する位置に設けられている。カラーフィルター(71)の間隙には、不透光性のブラックマトリクス(72)が設けられている。これらカラーフィルター(71)及びブラックマトリクス(72)の層上には、ITOの共通電極(73)が形成されている。共通電極(73)中には、ITOの不在により形成された配向制御窓(74)が設けられている。配向制御窓(74)は、図3に示されているように、画素の中央部を縦断するとともに、両端から斜め方向に二股に分かれ、画素の角部へ向かった形状とされている。共通電極(73)上には、基板(50)側と同じ垂直配向膜(86)が設けられている。以上、対向基板が構成されている。
【0006】
これらTFT基板(50)と対向基板(70)の間には、負の誘電率異方性を有する液晶(80)が装填されている。
【0007】
このLCDは、画素電極(60)の下地に平坦化絶縁膜(61)を設けるとともに、共通電極(73)中に、ITO膜の不在領域として形成された配向制御窓(74)が設けた点に特徴がある。配向制御窓(74)の近傍は、電圧印加時にも電圧無印加時と同様、無電界あるいは液晶が駆動する閾値以下の弱電界となっており、この領域において、液晶分子(81)は、常時、初期の垂直配向状態に固定される。
【0008】
一方、画素電極(60)のエッジ部では、電圧印加時に、対向する共通電極(73)へ向かって斜めに傾斜した電界(82)が形成されている。負の誘電率異方性を有する液晶分子(81)は、傾斜した電界(82)に抗するように、斜め電界(82)が傾斜した方角とは、反対の方角へ傾斜するように仕向けられ、所望の配向に制御される。このように、画素電極(60)の4辺に関して、内側へ向かって傾いた液晶の配向の境界は、配向制御窓(74)上で固定され、配向制御窓(74)を境に配向が割れたいわゆる画素分割が行われ、広視野角化が実現される。また、平坦化絶縁膜(61)は、画素電極(60)を平坦化して、その上の垂直配向膜(85)と液晶(80)との接触界面を平坦化することにより、液晶の配向が乱れるのを防ぎ、斜め方向電界(82)による配向の制御性を向上している。
【0009】
【発明が解決しようとする課題】
このように図4及び図5に示すLCDは、広視野角化を実現するものであるが、共通電極(73)に配向制御窓(74)を設けるため、共通電極(73)がパターニングされている。共通電極(73)を構成するITOは、Cr、Al等、他の不透光性メタルに比して、抵抗が高い。それでも、共通電極(73)に配向制御窓(74)を設けない場合は、ITOが基板(70)に全面的に設けられるので、時定数が大幅に上昇することが無く表示に悪影響は出ない。これに対して、図4及び図5に示すように、共通電極(73)に配向制御窓(74)を設けた場合、その分、ITOの線幅が狭まるので配線抵抗が増大する。特に、図4から分かるように、配向制御窓(74)の四支の各先端部が、隣接の画素における配向制御窓(74)の先端部と近接する部分では、ITOの線幅が最も狭くなるので、配線抵抗が増大して時定数が上昇し、配向制御窓(74)を挟んだ両側の領域間で電位差が生じる。このため、共通電極(73)の入力端から遠い画素では、入力端に近い画素よりも共通電極(73)に印加された信号電圧の遅延が大きく、この結果、液晶(80)に印加される電圧が、異なってしまい、輝度がばらつくという問題を招く。
【0010】
【課題を解決するための手段】
本発明はこの課題を解決するために成され、第1の基板上に設けられた複数の画素電極と、第2の基板上に設けられた共通電極と、前記第1の基板と第2の基板の間に設けられた液晶とを有する液晶表示装置において、前記画素電極に対向する前記共通電極中には、電極膜層の不在領域として形成された配向制御窓が設けられ、かつ、前記配向制御窓が互いに近接した領域にのみ、前記共通電極に重ねて、補助導電線が設けられている構成である。
【0011】
これにより、共通電極の抵抗が配向制御窓によって大きくなることが抑えられるので、共通電極の配線抵抗が上昇することによって信号が遅延して、輝度がばらつきが防がれる。
【0012】
【発明の実施の形態】
図1は、本発明の実施の形態にかかるLCDの一部拡大平面図であり、図2はそのA−A線に沿った断面図、図3はB−B線に沿った断面図である。基板(10)上に、Cr、Ti、Ta等のゲート電極(11)、及び、同一行につきゲート電極(11)を相互につなぐゲートライン(12)が形成され、これを覆ってゲート絶縁膜(13)が形成されている。ゲート絶縁膜(13)上には、p−Si膜(14)が、ゲート電極(11)の上方を通過するように、島状に形成されている。p−Si膜(14)は、ゲート電極(11)の直上領域がノンドープのチャンネル領域(CH)とされ、チャンネル領域(CH)の両側は、燐等のN型不純物が低濃度にドーピングされた低濃度領域(LD)、更にその外側は、同じ不純物が高濃度にドーピングされたソース領域(NS)及びドレイン領域(ND)となっており、LDD構造とされている。
【0013】
チャンネル領域(CH)の上には、低濃度領域(LD)を形成する際に、イオン注入時のマスクとして用いられた注入ストッパー(15)が残されている。p−Si膜(14)を覆って、シリコン酸化膜とシリコン窒化膜の積層膜からなる層間絶縁膜(16)が形成され、層間絶縁膜(16)上にはドレイン電極(17)、ソース電極(18)、及び、同一行につきドレイン電極(17)を相互につなぐドレインライン(19)が形成されている。ドレイン電極(17)とソース電極(18)は、各々層間絶縁膜(16)に開口されたコンタクトホールを介して、p−Si膜(14)のドレイン領域(ND)及びソース領域(NS)に接続されている。これらドレイン電極(17)およびソース電極(18)及びドレインライン(19)を覆って、SOG、BPSG、アクリル樹脂等の平坦化絶縁膜(21)が形成され、この平坦化絶縁膜(21)上にはITO(indium tin oxide)、あるいは、Alからなる画素電極(20)が形成されている。画素電極(20)は、平坦化絶縁膜(21)に開口されたコンタクトホールを介してソース電極(18)に接続されている。
画素電極(20)の上には、ポリイミド等の垂直配向膜(45)が形成されている。
【0014】
このTFT基板(10)に対向する位置には、間に液晶層(40)を挟んで対向基板となる基板(30)が配置されている。基板(30)上には、フィルムレジストからなるR、G、Bのカラーフィルター(31)が形成され、各々の画素電極(20)に対応する位置に設けられている。カラーフィルター(31)の間には、遮光性のフィルムレジストからなるブラックマトリクス(32)が設けられている。これらカラーフィルター(31)及びブラックマトリクス(32)の層上にはITO等の共通電極(33)が形成されている。共通電極(33)中には、ITOの不在により形成された配向制御窓(34)が設けられている。配向制御窓(34)は、図1に示されているように、画素の中央部を縦断するとともに、そこより45°程度の角度をもって二股に分かれ、画素の角部へ向かった形状とされている。共通電極(33)上には、一部の領域に、Al、Cr、Mo、Ta等の低抵抗膜からなる本発明の補助導電線(35)が設けられている。これら共通電極(33)及び補助導電線(35)の上には、基板(10)側と同じ垂直配向膜(46)が設けられている。
【0015】
本発明の補助導電線(35)は、図1に示すように、各画素における配向制御窓(34)の先端が互いに接近し、共通電極(33)であるITOの線幅が狭くなった細線領域に設けられている。図1に示すような、配向制御窓(34)のパターン形状では、4つの画素が接近する領域において、4つの配向制御窓(34)の先端部が集まることにより形成された十字形状のITO線上に重なるようにして十字形状の補助導電線(35)が形成されている。補助導電線(35)は、ITOの細線領域をわたるように設けられているので、配線抵抗の上昇が抑えられて時定数の上昇が防がれる。この結果、配向制御窓(34)の両側の領域で電位差が生じることが無され、従って、共通電極(33)の全域で電圧が均一にされるので、全画素において、液晶(40)へ印加される電圧が等しくなり、輝度のばらつきが防がれる。
【0016】
低抵抗の補助導電線(35)は、Al、Cr、Mo、Ta等の不透光性材料からなるが、共通電極(33)の細線領域をわたるようにして最小限に設けることで、有効表示領域を縮小することが防がれる。また、補助導電線(35)は、図3に示すように共通電極(33)の上層にあってもよいが、下層に設けることもできる。
【0017】
更に、補助導電線(35)は、共通電極(33)と同様にITO膜、あるいは、共通電極(33)のITO膜の膜厚を厚くすることによって形成することもできる。
【0018】
【発明の効果】
以上の説明から明らかな如く、本発明で、共通電極中に、電極膜層の不在により形成された配向制御窓を有する液晶表示装置において、配向制御窓が互いに近接して共通電極の線幅が狭くなった領域に、補助導電線を形成して抵抗を下げることにより、共通電極の配線抵抗の増大が防がれ、共通電極に印加される信号電圧の遅延が防がれ、全域にわたって電圧が一定にされるので、輝度が均一にされる。また、共通電極の配線抵抗を高めることができるので、共通電極の膜厚を可能な限り薄くすることにより、透過率を上昇し、明るい表示画面を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態かかる液晶表示装置の一部拡大平面図である。
【図2】図1のA−A線に沿った断面図である。
【図3】図1のB−B線に沿った断面図である。
【図4】従来の液晶表示装置の一部拡大平面図である。
【図5】図4のC−C線に沿った断面図である。
【符号の説明】
10,30 基板
11 ゲート電極
12 ゲートライン
14 p−Si膜
17 ドレイン電極
18 ソース電極
19 ドレインライン
20 画素電極
33 共通電極
34 配向制御電極
35 補助導電線

Claims (5)

  1. 第1の基板上に設けられた複数の画素電極と、第2の基板上に設けられた共通電極と、前記第1の基板と第2の基板の間に設けられた液晶とを有する液晶表示装置において、
    前記液晶の初期配向は垂直配向状態であり、
    前記画素電極に対向する前記共通電極中には、電極膜層の不在領域として形成された配向制御窓が設けられ、かつ、前記配向制御窓が互いに近接して前記共通電極の線幅が狭くなった細線領域にのみ、前記共通電極に重ねて、補助導電線が設けられていることを特徴とする液晶表示装置。
  2. 前記補助導電線は、前記共通電極の構成膜よりも低抵抗の膜からなることを特徴とする請求項1記載の液晶表示装置。
  3. 前記補助導電線は、前記共通電極の構成膜と同じ膜からなることを特徴とする請求項1記載の液晶表示装置。
  4. 前記補助導電線は、前記画素電極で構成される有効表示領域の周辺の領域に形成されていることを特徴とする請求項1又は2に記載の液晶表示装置。
  5. 前記補助導電線は、不透光性材料からなることを特徴とする請求項1からのうちいずれか1項に記載の液晶表示装置。
JP14633098A 1998-05-27 1998-05-27 液晶表示装置 Expired - Lifetime JP4049446B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14633098A JP4049446B2 (ja) 1998-05-27 1998-05-27 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14633098A JP4049446B2 (ja) 1998-05-27 1998-05-27 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH11337945A JPH11337945A (ja) 1999-12-10
JP4049446B2 true JP4049446B2 (ja) 2008-02-20

Family

ID=15405254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14633098A Expired - Lifetime JP4049446B2 (ja) 1998-05-27 1998-05-27 液晶表示装置

Country Status (1)

Country Link
JP (1) JP4049446B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267122A (ja) * 1999-03-15 2000-09-29 Sanyo Electric Co Ltd 垂直配向型液晶表示装置

Also Published As

Publication number Publication date
JPH11337945A (ja) 1999-12-10

Similar Documents

Publication Publication Date Title
US7440040B2 (en) Liquid crystal display device with storage electrode extension
KR100463625B1 (ko) 액정표시장치
US9329444B2 (en) Liquid crystal display device
US20060203151A1 (en) In-plane switching mode liquid crystal display device and fabrication method thereof
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
JPH03288824A (ja) アクティブマトリクス表示装置
JP4307582B2 (ja) 液晶表示装置
US8730442B2 (en) Liquid crystal display device and manufacturing method thereof
KR101109978B1 (ko) 고개구율 액정표시소자
JP4049422B2 (ja) 液晶表示装置の製造方法
US8017947B2 (en) Thin film transistor array panel, display device including the same, and method thereof
WO2010103676A1 (ja) アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器
JP4213356B2 (ja) 液晶表示装置
US9703152B2 (en) Liquid crystal display device
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JPH10268357A (ja) 液晶表示装置
KR101318771B1 (ko) 액정표시장치
JP4049446B2 (ja) 液晶表示装置
JP4916522B2 (ja) 液晶表示装置
JP2001119032A (ja) アクティブマトリクス型表示装置
KR101446341B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2002297058A (ja) アクティブマトリクス型表示装置
JP5507738B2 (ja) 液晶表示装置
JP5318269B2 (ja) 液晶表示装置
JP4290150B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20000208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050526

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term