JP4048711B2 - 薄膜トランジスタパネル - Google Patents
薄膜トランジスタパネル Download PDFInfo
- Publication number
- JP4048711B2 JP4048711B2 JP2000347712A JP2000347712A JP4048711B2 JP 4048711 B2 JP4048711 B2 JP 4048711B2 JP 2000347712 A JP2000347712 A JP 2000347712A JP 2000347712 A JP2000347712 A JP 2000347712A JP 4048711 B2 JP4048711 B2 JP 4048711B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- thin film
- data signal
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は薄膜トランジスタパネルに関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示装置には、薄膜トランジスタパネルと対向基板とを貼り合わせ、その間に液晶を封入したものがある。図４は従来のこのような液晶表示装置における薄膜トランジスタパネルの一例の一部の透過平面図を示したものである。この薄膜トランジスタパネルはガラス基板１を備えている。ガラス基板１の上面側には走査信号ライン２とデータ信号ライン３がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ４、画素電極５および補助容量電極６が設けられている。
【０００３】
画素電極５はデルタ配列されている。すなわち、１つの画素を構成するＲ（赤）、Ｇ（緑）、Ｂ（青）の３つの画素電極５は二等辺三角形（ギリシャ文字Δ）の各頂点に対応する位置に配置されている。このため、走査信号ライン２は上下の画素電極５間において行方向に直線状に延びて設けられ、データ信号ライン３は左右の画素電極５間および上下の画素電極５間において列方向に蛇行して設けられている。
【０００４】
補助容量電極６は、走査信号ライン２に平行して配置された直線部６ａと、この直線部６ａからデータ信号ライン３と重なる位置においてデータ信号ライン３の配列方向に延出された延出部６ｂとからなっている。この場合、直線部６ａは画素電極５の上辺部と重ね合わされている。延出部６ｂの幅はデータ信号ライン３の幅よりも大きく、延出部６ｂの左辺部はデータ信号ライン３の左側に配置された画素電極５の右辺部と重ね合わされ、右辺部はデータ信号ライン３の右側に配置された画素電極５の左辺部と重ね合わされている。なお、図４において符号７で示す絶縁耐圧向上用絶縁膜については後で説明する。
【０００５】
次に、この薄膜トランジスタパネルの具体的な構造について、図４のＸ−Ｘ線に沿う断面図である図５および図４のＹ−Ｙ線に沿う断面図である図６を参照して説明する。この場合、図示の都合上、図５の平面サイズは図４の平面サイズの２倍となっており、図６の平面サイズは図４の平面サイズの４倍となっている。ガラス基板１の上面の所定の箇所にはアルミニウム系金属などからなるゲート電極１１を含む走査信号ライン２が設けられ、他の所定の箇所には同じくアルミニウム系金属などからなる補助容量電極６が設けられ、その上面全体には窒化シリコンからなるゲート絶縁膜１２が設けられている。
【０００６】
ゲート電極１１上におけるゲート絶縁膜１２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜１３が設けられている。半導体薄膜１３の上面の所定の箇所には窒化シリコンからなるチャネル保護膜１４が設けられている。チャネル保護膜１４の上面の両側およびその両側における半導体薄膜１３の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層１５、１６が設けられている。
【０００７】
一方のオーミックコンタクト層１５の上面およびゲート絶縁膜１２の上面の所定の箇所にはドレイン電極１７を含むデータ信号ライン３が設けられている。この場合、データ信号ライン３は、ドレイン電極１７形成用のクロムからなる金属膜３ａ下にｎ型アモルファスシリコン膜３ｂおよび真性アモルファスシリコン膜３ｃが設けられ、実質的にはこれらの３層構造となっている。真性アモルファスシリコン膜３ｃは、半導体薄膜１３を形成する際、半導体薄膜１３と同一の膜によって同時に形成されている。ｎ型アモルファスシリコン膜３ｂは、オーミックコンタクト層１５、１６を形成する際、オーミックコンタクト層１５、１６と同一の膜によって同時に形成されている。
【０００８】
また、データ信号ライン３と補助容量電極６の直線部６ａを含む延出部６ｂとの重合部およびデータ信号ライン３と走査信号ライン２との交差部においては、真性アモルファスシリコン膜３ｃとｎ型アモルファスシリコン膜３ｂとの間に、チャネル保護膜１４を形成するためのチャネル保護膜形成用膜からなる絶縁耐圧向上用絶縁膜７が設けられている。つまり、絶縁耐圧向上用絶縁膜７は、チャネル保護膜１４を形成する際、チャネル保護膜１４と同一の膜によって同時に形成されている。
【０００９】
また、図４に示すように、絶縁耐圧向上用絶縁膜７は、列方向に延びるデータ信号ライン３の配列領域ほぼ全体にわたって同一の幅で設けられ、且つ、補助容量電極６の延出部６ｂの３辺部からある程度食み出すように設けられている。したがって、画素電極５の左右辺部は絶縁耐圧向上用絶縁膜７と重ね合わされている。なお、図６において、絶縁耐圧向上用絶縁膜７を強調するため、この絶縁耐圧向上用絶縁膜７のみにハッチングを記入している。
【００１０】
他方のオーミックコンタクト層１６の上面にはクロムからなるソース電極１８が設けられている。ここで、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜１３、チャネル保護膜１４、オーミックコンタクト層１５、１６、ドレイン電極１７およびソース電極１８により、薄膜トランジスタ４が構成されている。薄膜トランジスタ４などを含むゲート絶縁膜１２の上面全体には窒化シリコンからなるオーバーコート膜１９が設けられている。オーバーコート膜１９の上面の所定の箇所にはＩＴＯからなる画素電極５が設けられている。画素電極５は、オーバーコート膜１９に設けられたコンタクトホール２０を介してソース電極１８に接続されている。
【００１１】
【発明が解決しようとする課題】
ところで、上記従来の薄膜トランジスタパネルでは、上述したように、絶縁耐圧向上用絶縁膜７を、列方向に延びるデータ信号ライン３の配列領域ほぼ全体にわたって設け、且つ、補助容量電極６の延出部６ｂの３辺部からある程度食み出すように設けている。このため、図６に示すように、補助容量電極６の延出部６ｂの延出端部、その反対側における直線部６ａの端部および走査信号ライン２の幅方向両端部にそれぞれ対応する各位置において、絶縁耐圧向上用絶縁膜７に段差７ａが形成されている。一方、データ信号ライン３は、下から順に、真性アモルファスシリコン膜３ｃ、ｎ型アモルファスシリコン膜３ｂおよび金属膜３ａの３層構造であり、このうちの真性アモルファスシリコン膜３ｃとｎ型アモルファスシリコン膜３ｂとの間に絶縁耐圧向上用絶縁膜７が設けられている。しかるに、窒化シリコンからなる絶縁耐圧向上用絶縁膜７とその上に形成されたｎ型アモルファスシリコン膜３ｂとの密着性があまり良くなく、このため絶縁耐圧向上用絶縁膜７の段差７ａを乗り越える部分におけるｎ型アモルファスシリコン膜３ｂがクロムからなる金属膜３ａの応力により剥がれ易く、ひいてはデータ信号ライン３が断線し易いという問題があった。
この発明の課題は、絶縁耐圧向上用絶縁膜上におけるデータ信号ラインが断線し難いようにすることである。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明は、マトリクス状に設けられた走査信号ラインとデータ信号ラインの各交点近傍に薄膜トランジスタ、画素電極および補助容量電極が設けられた薄膜トランジスタパネルにおいて、前記走査信号ラインおよび前記補助容量電極と前記データ信号ラインとの間にゲート絶縁膜を設け、前記データ信号ラインと前記補助容量電極との重合部間に絶縁耐圧向上用絶縁膜が前記補助容量電極から食み出さないように前記補助容量電極の内側に設け、前記絶縁耐圧向上用絶縁膜を前記ゲート絶縁膜上に設けたものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記走査信号ラインと前記データ信号ラインとの交差部間に絶縁耐圧向上用絶縁膜を前記走査信号ラインから食み出さないように設けたものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記ゲート絶縁膜上に前記データ信号ラインに沿う半導体薄膜を設け、前記絶縁耐圧向上用絶縁膜を前記半導体薄膜上に設けたものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記データ信号ライン下にｎ型半導体層を設け、前記絶縁耐圧向上用絶縁膜を前記ｎ型半導体層下に設けたものである。
請求項５に記載の発明は、請求項１〜４のいずれかに記載の発明において、前記絶縁耐圧向上用絶縁膜を前記薄膜トランジスタのチャネル保護膜を形成するためのチャネル保護膜形成用膜と同一の材料によって形成したものである。
請求項６に記載の発明は、請求項１〜５のいずれかに記載の発明において、前記画素電極の側辺部が前記データ信号ラインと前記補助容量電極との重合部間に設けられた前記絶縁耐圧向上用絶縁膜と重合する部分を有するものである。
そして、請求項１に記載の発明によれば、絶縁耐圧向上用絶縁膜に補助容量電極の端部に起因する段差が形成されず、したがって絶縁耐圧向上用絶縁膜上におけるデータ信号ラインが断線し難いようにすることができる。
【００１３】
【発明の実施の形態】
図１はこの発明の一実施形態における薄膜トランジスタパネルの要部の透過平面図を示し、図２はそのＸ−Ｘ線に沿う断面図を示し、図３はそのＹ−Ｙ線に沿う断面図を示したものである。なお、これらの図において、説明の便宜上、図４〜図６に示す従来のものと同一名称部分には同一の符号を付して説明することとする。
【００１４】
図１に示すように、この薄膜トランジスタパネルはガラス基板１を備えている。ガラス基板１の上面側には走査信号ライン２とデータ信号ライン３がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ４、画素電極５および補助容量電極６が設けられている。
【００１５】
画素電極５はデルタ配列されている。すなわち、１つの画素を構成するＲ（赤）、Ｇ（緑）、Ｂ（青）の３つの画素電極５は二等辺三角形の各頂点に対応する位置に配置されている。このため、走査信号ライン２は上下の画素電極５間において行方向に直線状に延びて設けられ、データ信号ライン３は左右の画素電極５間および上下の画素電極５間において列方向に蛇行して設けられている。
【００１６】
補助容量電極６は、走査信号ライン２に平行して配置された直線部６ａと、この直線部６ａからデータ信号ライン３と重なる位置においてデータ信号ライン３の配列方向に延出された延出部６ｂとからなっている。この場合、直線部６ａは画素電極５の上辺部と重ね合わされている。延出部６ｂの幅はデータ信号ライン３の幅よりも大きく、延出部６ｂの左辺部はデータ信号ライン３の左側に配置された画素電極５の右辺部と重ね合わされ、右辺部はデータ信号ライン３の右側に配置された画素電極５の左辺部と重ね合わされている。なお、図１において符号７Ａ、７Ｂで示す絶縁耐圧向上用絶縁膜については後で説明する。
【００１７】
次に、この薄膜トランジスタパネルの具体的な構造について、図２および図３を参照して説明する。この場合、図示の都合上、図２の平面サイズは図１の平面サイズの２倍となっており、図３の平面サイズは図１の平面サイズの４倍となっている。ガラス基板１の上面の所定の箇所にはアルミニウム系金属などからなるゲート電極１１を含む走査信号ライン２が設けられ、他の所定の箇所には同じくアルミニウム系金属などからなる補助容量電極６が設けられ、その上面全体には窒化シリコンからなるゲート絶縁膜１２が設けられている。
【００１８】
ゲート電極１１上におけるゲート絶縁膜１２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜１３が設けられている。半導体薄膜１３の上面の所定の箇所には窒化シリコンからなるチャネル保護膜１４が設けられている。チャネル保護膜１４の上面の両側およびその両側における半導体薄膜１３の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層１５、１６が設けられている。
【００１９】
一方のオーミックコンタクト層１５の上面およびゲート絶縁膜１２の上面の所定の箇所にはドレイン電極１７を含むデータ信号ライン３が設けられている。この場合、データ信号ライン３は、ドレイン電極１７形成用のクロムからなる金属膜３ａ下にｎ型アモルファスシリコン膜３ｂおよび真性アモルファスシリコン膜３ｃが設けられ、実質的にはこれらの３層構造となっている。真性アモルファスシリコン膜３ｃは、半導体薄膜１３を形成する際、半導体薄膜１３と同一の膜によって同時に形成されている。ｎ型アモルファスシリコン膜３ｂは、オーミックコンタクト層１５、１６を形成する際、オーミックコンタクト層１５、１６と同一の膜によって同時に形成されている。
【００２０】
また、データ信号ライン３と補助容量電極６の延出部６ｂとの重合部およびデータ信号ライン３と走査信号ライン２との交差部においては、真性アモルファスシリコン膜３ｃとｎ型アモルファスシリコン膜３ｂとの間に、チャネル保護膜１４を形成するためのチャネル保護膜形成用膜とプロセスで形成された絶縁耐圧向上用絶縁膜７Ａ、７Ｂが設けられている。つまり、絶縁耐圧向上用絶縁膜７Ａ、７Ｂは、チャネル保護膜１４を形成する際、チャネル保護膜１４と同一の材料によって同時に形成されている。
【００２１】
また、図１に示すように、絶縁耐圧向上用絶縁膜７Ａは、補助容量電極６の直線部６ａを含む延出部６ｂの４辺部端面よりもある程度内側につまり当該４辺部端面から食み出さないように設けられている。この場合、画素電極５の左右辺部は絶縁耐圧向上用絶縁膜７Ａと重ね合わされている。絶縁耐圧向上用絶縁膜７Ｂは、走査信号ライン２の幅方向両端面よりもある程度内側につまり当該両端面から食み出さないように設けられている。なお、図３において、絶縁耐圧向上用絶縁膜７Ａ、７Ｂを強調するため、この絶縁耐圧向上用絶縁膜７Ａ、７Ｂのみにハッチングを記入している。
【００２２】
ここで、絶縁耐圧向上用絶縁膜７Ａ、７Ｂおよびチャネル保護膜１４を形成する場合、フォトレジストを補助容量電極６およびゲート電極１１を含む走査信号ライン２をマスクとした裏面露光および露光マスクを用いた表面露光を含むフォトリソグラフィにより形成すると、特に、絶縁耐圧向上用絶縁膜７Ａ、７Ｂを補助容量電極６および走査信号ライン２から食み出さないように形成することができる。つまり、フォトレジストにより形成されるマスクの外形の中、補助容量電極６および走査信号ライン２に沿う部分は、裏面露光によって補助容量電極６および走査信号ライン２の端縁から数μｍ以内の領域に画定し、マスクの外形の残りの部分は表面露光により画定することにより、絶縁耐圧向上用絶縁膜７Ａ、７Ｂを正確に補助容量電極６および走査信号ライン２の内側に配置することが可能である。
【００２３】
他方のオーミックコンタクト層１６の上面にはクロムからなるソース電極１８が設けられている。ここで、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜１３、チャネル保護膜１４、オーミックコンタクト層１５、１６、ドレイン電極１７およびソース電極１８により、薄膜トランジスタ４が構成されている。薄膜トランジスタ４などを含むゲート絶縁膜１２の上面全体には窒化シリコンからなるオーバーコート膜１９が設けられている。オーバーコート膜１９の上面の所定の箇所にはＩＴＯからなる画素電極５が設けられている。画素電極５は、オーバーコート膜１９に設けられたコンタクトホール２０を介してソース電極１８に接続されている。
【００２４】
以上のように、この薄膜トランジスタパネルでは、絶縁耐圧向上用絶縁膜７Ａを、補助容量電極６の直線部６ａを含む延出部６ｂの４辺部端面よりもある程度内側につまり当該４辺部端面から食み出さないように設け、絶縁耐圧向上用絶縁膜７Ｂを、走査信号ライン２の幅方向両端面よりもある程度内側につまり当該両端面から食み出さないように設けているので、絶縁耐圧向上用絶縁膜７Ａ、７Ｂに補助容量電極６および走査信号ライン２の端部に起因する段差が形成されず、したがって絶縁耐圧向上用絶縁膜７Ａ、７Ｂ上におけるデータ信号ライン３が断線し難いようにすることができる。
【００２５】
なお、上記実施形態では、絶縁耐圧向上用絶縁膜７Ａ、７Ｂを、ゲート絶縁膜１２上に形成した真性アモルファスシリコン膜３ｃ上に形成しているが、これに限らず、ゲート絶縁膜１２上に直接形成してもよい。
【００２６】
【発明の効果】
以上説明したように、この発明によれば、絶縁耐圧向上用絶縁膜に補助容量電極の端部に起因する段差が形成されず、したがって絶縁耐圧向上用絶縁膜上におけるデータ信号ラインが断線し難いようにすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における薄膜トランジスタパネルの要部の透過平面図。
【図２】図１のＸ−Ｘ線に沿う断面図。
【図３】図１のＹ−Ｙ線に沿う断面図。
【図４】従来の薄膜トランジスタパネルの一例の一部の透過平面図。
【図５】図４のＸ−Ｘ線に沿う断面図。
【図６】図４のＹ−Ｙ線に沿う断面図。
【符号の説明】
１ ガラス基板
２ 走査信号ライン
３ データ信号ライン
４ 薄膜トランジスタ
５ 画素電極
６ 補助容量電極
７Ａ、７Ｂ 絶縁耐圧向上用絶縁膜
１４ チャネル保護膜
【発明の属する技術分野】
この発明は薄膜トランジスタパネルに関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示装置には、薄膜トランジスタパネルと対向基板とを貼り合わせ、その間に液晶を封入したものがある。図４は従来のこのような液晶表示装置における薄膜トランジスタパネルの一例の一部の透過平面図を示したものである。この薄膜トランジスタパネルはガラス基板１を備えている。ガラス基板１の上面側には走査信号ライン２とデータ信号ライン３がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ４、画素電極５および補助容量電極６が設けられている。
【０００３】
画素電極５はデルタ配列されている。すなわち、１つの画素を構成するＲ（赤）、Ｇ（緑）、Ｂ（青）の３つの画素電極５は二等辺三角形（ギリシャ文字Δ）の各頂点に対応する位置に配置されている。このため、走査信号ライン２は上下の画素電極５間において行方向に直線状に延びて設けられ、データ信号ライン３は左右の画素電極５間および上下の画素電極５間において列方向に蛇行して設けられている。
【０００４】
補助容量電極６は、走査信号ライン２に平行して配置された直線部６ａと、この直線部６ａからデータ信号ライン３と重なる位置においてデータ信号ライン３の配列方向に延出された延出部６ｂとからなっている。この場合、直線部６ａは画素電極５の上辺部と重ね合わされている。延出部６ｂの幅はデータ信号ライン３の幅よりも大きく、延出部６ｂの左辺部はデータ信号ライン３の左側に配置された画素電極５の右辺部と重ね合わされ、右辺部はデータ信号ライン３の右側に配置された画素電極５の左辺部と重ね合わされている。なお、図４において符号７で示す絶縁耐圧向上用絶縁膜については後で説明する。
【０００５】
次に、この薄膜トランジスタパネルの具体的な構造について、図４のＸ−Ｘ線に沿う断面図である図５および図４のＹ−Ｙ線に沿う断面図である図６を参照して説明する。この場合、図示の都合上、図５の平面サイズは図４の平面サイズの２倍となっており、図６の平面サイズは図４の平面サイズの４倍となっている。ガラス基板１の上面の所定の箇所にはアルミニウム系金属などからなるゲート電極１１を含む走査信号ライン２が設けられ、他の所定の箇所には同じくアルミニウム系金属などからなる補助容量電極６が設けられ、その上面全体には窒化シリコンからなるゲート絶縁膜１２が設けられている。
【０００６】
ゲート電極１１上におけるゲート絶縁膜１２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜１３が設けられている。半導体薄膜１３の上面の所定の箇所には窒化シリコンからなるチャネル保護膜１４が設けられている。チャネル保護膜１４の上面の両側およびその両側における半導体薄膜１３の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層１５、１６が設けられている。
【０００７】
一方のオーミックコンタクト層１５の上面およびゲート絶縁膜１２の上面の所定の箇所にはドレイン電極１７を含むデータ信号ライン３が設けられている。この場合、データ信号ライン３は、ドレイン電極１７形成用のクロムからなる金属膜３ａ下にｎ型アモルファスシリコン膜３ｂおよび真性アモルファスシリコン膜３ｃが設けられ、実質的にはこれらの３層構造となっている。真性アモルファスシリコン膜３ｃは、半導体薄膜１３を形成する際、半導体薄膜１３と同一の膜によって同時に形成されている。ｎ型アモルファスシリコン膜３ｂは、オーミックコンタクト層１５、１６を形成する際、オーミックコンタクト層１５、１６と同一の膜によって同時に形成されている。
【０００８】
また、データ信号ライン３と補助容量電極６の直線部６ａを含む延出部６ｂとの重合部およびデータ信号ライン３と走査信号ライン２との交差部においては、真性アモルファスシリコン膜３ｃとｎ型アモルファスシリコン膜３ｂとの間に、チャネル保護膜１４を形成するためのチャネル保護膜形成用膜からなる絶縁耐圧向上用絶縁膜７が設けられている。つまり、絶縁耐圧向上用絶縁膜７は、チャネル保護膜１４を形成する際、チャネル保護膜１４と同一の膜によって同時に形成されている。
【０００９】
また、図４に示すように、絶縁耐圧向上用絶縁膜７は、列方向に延びるデータ信号ライン３の配列領域ほぼ全体にわたって同一の幅で設けられ、且つ、補助容量電極６の延出部６ｂの３辺部からある程度食み出すように設けられている。したがって、画素電極５の左右辺部は絶縁耐圧向上用絶縁膜７と重ね合わされている。なお、図６において、絶縁耐圧向上用絶縁膜７を強調するため、この絶縁耐圧向上用絶縁膜７のみにハッチングを記入している。
【００１０】
他方のオーミックコンタクト層１６の上面にはクロムからなるソース電極１８が設けられている。ここで、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜１３、チャネル保護膜１４、オーミックコンタクト層１５、１６、ドレイン電極１７およびソース電極１８により、薄膜トランジスタ４が構成されている。薄膜トランジスタ４などを含むゲート絶縁膜１２の上面全体には窒化シリコンからなるオーバーコート膜１９が設けられている。オーバーコート膜１９の上面の所定の箇所にはＩＴＯからなる画素電極５が設けられている。画素電極５は、オーバーコート膜１９に設けられたコンタクトホール２０を介してソース電極１８に接続されている。
【００１１】
【発明が解決しようとする課題】
ところで、上記従来の薄膜トランジスタパネルでは、上述したように、絶縁耐圧向上用絶縁膜７を、列方向に延びるデータ信号ライン３の配列領域ほぼ全体にわたって設け、且つ、補助容量電極６の延出部６ｂの３辺部からある程度食み出すように設けている。このため、図６に示すように、補助容量電極６の延出部６ｂの延出端部、その反対側における直線部６ａの端部および走査信号ライン２の幅方向両端部にそれぞれ対応する各位置において、絶縁耐圧向上用絶縁膜７に段差７ａが形成されている。一方、データ信号ライン３は、下から順に、真性アモルファスシリコン膜３ｃ、ｎ型アモルファスシリコン膜３ｂおよび金属膜３ａの３層構造であり、このうちの真性アモルファスシリコン膜３ｃとｎ型アモルファスシリコン膜３ｂとの間に絶縁耐圧向上用絶縁膜７が設けられている。しかるに、窒化シリコンからなる絶縁耐圧向上用絶縁膜７とその上に形成されたｎ型アモルファスシリコン膜３ｂとの密着性があまり良くなく、このため絶縁耐圧向上用絶縁膜７の段差７ａを乗り越える部分におけるｎ型アモルファスシリコン膜３ｂがクロムからなる金属膜３ａの応力により剥がれ易く、ひいてはデータ信号ライン３が断線し易いという問題があった。
この発明の課題は、絶縁耐圧向上用絶縁膜上におけるデータ信号ラインが断線し難いようにすることである。
【００１２】
【課題を解決するための手段】
請求項１に記載の発明は、マトリクス状に設けられた走査信号ラインとデータ信号ラインの各交点近傍に薄膜トランジスタ、画素電極および補助容量電極が設けられた薄膜トランジスタパネルにおいて、前記走査信号ラインおよび前記補助容量電極と前記データ信号ラインとの間にゲート絶縁膜を設け、前記データ信号ラインと前記補助容量電極との重合部間に絶縁耐圧向上用絶縁膜が前記補助容量電極から食み出さないように前記補助容量電極の内側に設け、前記絶縁耐圧向上用絶縁膜を前記ゲート絶縁膜上に設けたものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記走査信号ラインと前記データ信号ラインとの交差部間に絶縁耐圧向上用絶縁膜を前記走査信号ラインから食み出さないように設けたものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記ゲート絶縁膜上に前記データ信号ラインに沿う半導体薄膜を設け、前記絶縁耐圧向上用絶縁膜を前記半導体薄膜上に設けたものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記データ信号ライン下にｎ型半導体層を設け、前記絶縁耐圧向上用絶縁膜を前記ｎ型半導体層下に設けたものである。
請求項５に記載の発明は、請求項１〜４のいずれかに記載の発明において、前記絶縁耐圧向上用絶縁膜を前記薄膜トランジスタのチャネル保護膜を形成するためのチャネル保護膜形成用膜と同一の材料によって形成したものである。
請求項６に記載の発明は、請求項１〜５のいずれかに記載の発明において、前記画素電極の側辺部が前記データ信号ラインと前記補助容量電極との重合部間に設けられた前記絶縁耐圧向上用絶縁膜と重合する部分を有するものである。
そして、請求項１に記載の発明によれば、絶縁耐圧向上用絶縁膜に補助容量電極の端部に起因する段差が形成されず、したがって絶縁耐圧向上用絶縁膜上におけるデータ信号ラインが断線し難いようにすることができる。
【００１３】
【発明の実施の形態】
図１はこの発明の一実施形態における薄膜トランジスタパネルの要部の透過平面図を示し、図２はそのＸ−Ｘ線に沿う断面図を示し、図３はそのＹ−Ｙ線に沿う断面図を示したものである。なお、これらの図において、説明の便宜上、図４〜図６に示す従来のものと同一名称部分には同一の符号を付して説明することとする。
【００１４】
図１に示すように、この薄膜トランジスタパネルはガラス基板１を備えている。ガラス基板１の上面側には走査信号ライン２とデータ信号ライン３がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ４、画素電極５および補助容量電極６が設けられている。
【００１５】
画素電極５はデルタ配列されている。すなわち、１つの画素を構成するＲ（赤）、Ｇ（緑）、Ｂ（青）の３つの画素電極５は二等辺三角形の各頂点に対応する位置に配置されている。このため、走査信号ライン２は上下の画素電極５間において行方向に直線状に延びて設けられ、データ信号ライン３は左右の画素電極５間および上下の画素電極５間において列方向に蛇行して設けられている。
【００１６】
補助容量電極６は、走査信号ライン２に平行して配置された直線部６ａと、この直線部６ａからデータ信号ライン３と重なる位置においてデータ信号ライン３の配列方向に延出された延出部６ｂとからなっている。この場合、直線部６ａは画素電極５の上辺部と重ね合わされている。延出部６ｂの幅はデータ信号ライン３の幅よりも大きく、延出部６ｂの左辺部はデータ信号ライン３の左側に配置された画素電極５の右辺部と重ね合わされ、右辺部はデータ信号ライン３の右側に配置された画素電極５の左辺部と重ね合わされている。なお、図１において符号７Ａ、７Ｂで示す絶縁耐圧向上用絶縁膜については後で説明する。
【００１７】
次に、この薄膜トランジスタパネルの具体的な構造について、図２および図３を参照して説明する。この場合、図示の都合上、図２の平面サイズは図１の平面サイズの２倍となっており、図３の平面サイズは図１の平面サイズの４倍となっている。ガラス基板１の上面の所定の箇所にはアルミニウム系金属などからなるゲート電極１１を含む走査信号ライン２が設けられ、他の所定の箇所には同じくアルミニウム系金属などからなる補助容量電極６が設けられ、その上面全体には窒化シリコンからなるゲート絶縁膜１２が設けられている。
【００１８】
ゲート電極１１上におけるゲート絶縁膜１２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜１３が設けられている。半導体薄膜１３の上面の所定の箇所には窒化シリコンからなるチャネル保護膜１４が設けられている。チャネル保護膜１４の上面の両側およびその両側における半導体薄膜１３の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層１５、１６が設けられている。
【００１９】
一方のオーミックコンタクト層１５の上面およびゲート絶縁膜１２の上面の所定の箇所にはドレイン電極１７を含むデータ信号ライン３が設けられている。この場合、データ信号ライン３は、ドレイン電極１７形成用のクロムからなる金属膜３ａ下にｎ型アモルファスシリコン膜３ｂおよび真性アモルファスシリコン膜３ｃが設けられ、実質的にはこれらの３層構造となっている。真性アモルファスシリコン膜３ｃは、半導体薄膜１３を形成する際、半導体薄膜１３と同一の膜によって同時に形成されている。ｎ型アモルファスシリコン膜３ｂは、オーミックコンタクト層１５、１６を形成する際、オーミックコンタクト層１５、１６と同一の膜によって同時に形成されている。
【００２０】
また、データ信号ライン３と補助容量電極６の延出部６ｂとの重合部およびデータ信号ライン３と走査信号ライン２との交差部においては、真性アモルファスシリコン膜３ｃとｎ型アモルファスシリコン膜３ｂとの間に、チャネル保護膜１４を形成するためのチャネル保護膜形成用膜とプロセスで形成された絶縁耐圧向上用絶縁膜７Ａ、７Ｂが設けられている。つまり、絶縁耐圧向上用絶縁膜７Ａ、７Ｂは、チャネル保護膜１４を形成する際、チャネル保護膜１４と同一の材料によって同時に形成されている。
【００２１】
また、図１に示すように、絶縁耐圧向上用絶縁膜７Ａは、補助容量電極６の直線部６ａを含む延出部６ｂの４辺部端面よりもある程度内側につまり当該４辺部端面から食み出さないように設けられている。この場合、画素電極５の左右辺部は絶縁耐圧向上用絶縁膜７Ａと重ね合わされている。絶縁耐圧向上用絶縁膜７Ｂは、走査信号ライン２の幅方向両端面よりもある程度内側につまり当該両端面から食み出さないように設けられている。なお、図３において、絶縁耐圧向上用絶縁膜７Ａ、７Ｂを強調するため、この絶縁耐圧向上用絶縁膜７Ａ、７Ｂのみにハッチングを記入している。
【００２２】
ここで、絶縁耐圧向上用絶縁膜７Ａ、７Ｂおよびチャネル保護膜１４を形成する場合、フォトレジストを補助容量電極６およびゲート電極１１を含む走査信号ライン２をマスクとした裏面露光および露光マスクを用いた表面露光を含むフォトリソグラフィにより形成すると、特に、絶縁耐圧向上用絶縁膜７Ａ、７Ｂを補助容量電極６および走査信号ライン２から食み出さないように形成することができる。つまり、フォトレジストにより形成されるマスクの外形の中、補助容量電極６および走査信号ライン２に沿う部分は、裏面露光によって補助容量電極６および走査信号ライン２の端縁から数μｍ以内の領域に画定し、マスクの外形の残りの部分は表面露光により画定することにより、絶縁耐圧向上用絶縁膜７Ａ、７Ｂを正確に補助容量電極６および走査信号ライン２の内側に配置することが可能である。
【００２３】
他方のオーミックコンタクト層１６の上面にはクロムからなるソース電極１８が設けられている。ここで、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜１３、チャネル保護膜１４、オーミックコンタクト層１５、１６、ドレイン電極１７およびソース電極１８により、薄膜トランジスタ４が構成されている。薄膜トランジスタ４などを含むゲート絶縁膜１２の上面全体には窒化シリコンからなるオーバーコート膜１９が設けられている。オーバーコート膜１９の上面の所定の箇所にはＩＴＯからなる画素電極５が設けられている。画素電極５は、オーバーコート膜１９に設けられたコンタクトホール２０を介してソース電極１８に接続されている。
【００２４】
以上のように、この薄膜トランジスタパネルでは、絶縁耐圧向上用絶縁膜７Ａを、補助容量電極６の直線部６ａを含む延出部６ｂの４辺部端面よりもある程度内側につまり当該４辺部端面から食み出さないように設け、絶縁耐圧向上用絶縁膜７Ｂを、走査信号ライン２の幅方向両端面よりもある程度内側につまり当該両端面から食み出さないように設けているので、絶縁耐圧向上用絶縁膜７Ａ、７Ｂに補助容量電極６および走査信号ライン２の端部に起因する段差が形成されず、したがって絶縁耐圧向上用絶縁膜７Ａ、７Ｂ上におけるデータ信号ライン３が断線し難いようにすることができる。
【００２５】
なお、上記実施形態では、絶縁耐圧向上用絶縁膜７Ａ、７Ｂを、ゲート絶縁膜１２上に形成した真性アモルファスシリコン膜３ｃ上に形成しているが、これに限らず、ゲート絶縁膜１２上に直接形成してもよい。
【００２６】
【発明の効果】
以上説明したように、この発明によれば、絶縁耐圧向上用絶縁膜に補助容量電極の端部に起因する段差が形成されず、したがって絶縁耐圧向上用絶縁膜上におけるデータ信号ラインが断線し難いようにすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における薄膜トランジスタパネルの要部の透過平面図。
【図２】図１のＸ−Ｘ線に沿う断面図。
【図３】図１のＹ−Ｙ線に沿う断面図。
【図４】従来の薄膜トランジスタパネルの一例の一部の透過平面図。
【図５】図４のＸ−Ｘ線に沿う断面図。
【図６】図４のＹ−Ｙ線に沿う断面図。
【符号の説明】
１ ガラス基板
２ 走査信号ライン
３ データ信号ライン
４ 薄膜トランジスタ
５ 画素電極
６ 補助容量電極
７Ａ、７Ｂ 絶縁耐圧向上用絶縁膜
１４ チャネル保護膜
Claims (6)
- マトリクス状に設けられた走査信号ラインとデータ信号ラインの各交点近傍に薄膜トランジスタ、画素電極および補助容量電極が設けられた薄膜トランジスタパネルにおいて、
前記走査信号ラインおよび前記補助容量電極と前記データ信号ラインとの間にゲート絶縁膜が設けられ、
前記データ信号ラインと前記補助容量電極との重合部間に絶縁耐圧向上用絶縁膜が前記補助容量電極から食み出さないように前記補助容量電極の内側に設けられ、
前記絶縁耐圧向上用絶縁膜は前記ゲート絶縁膜上に設けられていることを特徴とする薄膜トランジスタパネル。 - 請求項１に記載の発明において、前記走査信号ラインと前記データ信号ラインとの交差部間に絶縁耐圧向上用絶縁膜が前記走査信号ラインから食み出さないように設けられていることを特徴とする薄膜トランジスタパネル。
- 請求項１または２に記載の発明において、前記ゲート絶縁膜上に前記データ信号ラインに沿う半導体薄膜が設けられ、前記絶縁耐圧向上用絶縁膜は前記半導体薄膜上に設けられていることを特徴とする薄膜トランジスタパネル。
- 請求項３に記載の発明において、前記データ信号ライン下にｎ型半導体層が設けられ、前記絶縁耐圧向上用絶縁膜は前記ｎ型半導体層下に設けられていることを特徴とする薄膜トランジスタパネル。
- 請求項１〜４のいずれかに記載の発明において、前記絶縁耐圧向上用絶縁膜は前記薄膜トランジスタのチャネル保護膜を形成するためのチャネル保護膜形成用膜と同一の材料によって形成されていることを特徴とする薄膜トランジスタパネル。
- 請求項１〜５のいずれかに記載の発明において、前記画素電極の側辺部は前記データ信号ラインと前記補助容量電極との重合部間に設けられた前記絶縁耐圧向上用絶縁膜と重合する部分を有することを特徴とする薄膜トランジスタパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000347712A JP4048711B2 (ja) | 2000-11-15 | 2000-11-15 | 薄膜トランジスタパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000347712A JP4048711B2 (ja) | 2000-11-15 | 2000-11-15 | 薄膜トランジスタパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002148658A JP2002148658A (ja) | 2002-05-22 |
| JP4048711B2 true JP4048711B2 (ja) | 2008-02-20 |
Family
ID=18821398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000347712A Expired - Fee Related JP4048711B2 (ja) | 2000-11-15 | 2000-11-15 | 薄膜トランジスタパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4048711B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4507540B2 (ja) * | 2003-09-12 | 2010-07-21 | カシオ計算機株式会社 | 薄膜トランジスタ |
| CN101290408B (zh) | 2007-04-17 | 2010-04-14 | 北京京东方光电科技有限公司 | 一种薄膜晶体管显示器 |
| JP5292066B2 (ja) * | 2007-12-05 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9177974B2 (en) | 2009-11-09 | 2015-11-03 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided |
| CN102696112A (zh) | 2009-12-21 | 2012-09-26 | 夏普株式会社 | 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法 |
| WO2013146216A1 (ja) * | 2012-03-27 | 2013-10-03 | シャープ株式会社 | 半導体装置、半導体装置の製造方法および表示装置 |
-
2000
- 2000-11-15 JP JP2000347712A patent/JP4048711B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002148658A (ja) | 2002-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP4831716B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US6448579B1 (en) | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| US8089068B2 (en) | Thin-film transistor panel having structure that suppresses characteristic shifts and method for manufacturing the same | |
| US20080309839A1 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| JP4368016B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
| JP2002151699A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09160075A (ja) | 液晶表示素子 | |
| JP4048711B2 (ja) | 薄膜トランジスタパネル | |
| JP4114409B2 (ja) | 表示装置 | |
| JP4182779B2 (ja) | 表示装置およびその製造方法 | |
| US6432734B1 (en) | Method of manufacturing a display unit of a flat display panel having a wide viewing angle | |
| JP2004341186A (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| KR100537882B1 (ko) | 액정표시장치및그제조방법 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| JP2002182239A (ja) | 反射型平面表示装置用アレイ基板 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPH0385530A (ja) | アクティブマトリクス表示装置 | |
| US7547588B2 (en) | Thin film transistor array panel | |
| KR20020050021A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JPH11218782A (ja) | アクティブマトリックス型液晶表示装置 | |
| KR20020011574A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |