JP4048711B2 - 薄膜トランジスタパネル - Google Patents
薄膜トランジスタパネル Download PDFInfo
- Publication number
- JP4048711B2 JP4048711B2 JP2000347712A JP2000347712A JP4048711B2 JP 4048711 B2 JP4048711 B2 JP 4048711B2 JP 2000347712 A JP2000347712 A JP 2000347712A JP 2000347712 A JP2000347712 A JP 2000347712A JP 4048711 B2 JP4048711 B2 JP 4048711B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- thin film
- data signal
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
この発明は薄膜トランジスタパネルに関する。
【0002】
【従来の技術】
アクティブマトリクス型液晶表示装置には、薄膜トランジスタパネルと対向基板とを貼り合わせ、その間に液晶を封入したものがある。図4は従来のこのような液晶表示装置における薄膜トランジスタパネルの一例の一部の透過平面図を示したものである。この薄膜トランジスタパネルはガラス基板1を備えている。ガラス基板1の上面側には走査信号ライン2とデータ信号ライン3がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ4、画素電極5および補助容量電極6が設けられている。
【0003】
画素電極5はデルタ配列されている。すなわち、1つの画素を構成するR(赤)、G(緑)、B(青)の3つの画素電極5は二等辺三角形(ギリシャ文字Δ)の各頂点に対応する位置に配置されている。このため、走査信号ライン2は上下の画素電極5間において行方向に直線状に延びて設けられ、データ信号ライン3は左右の画素電極5間および上下の画素電極5間において列方向に蛇行して設けられている。
【0004】
補助容量電極6は、走査信号ライン2に平行して配置された直線部6aと、この直線部6aからデータ信号ライン3と重なる位置においてデータ信号ライン3の配列方向に延出された延出部6bとからなっている。この場合、直線部6aは画素電極5の上辺部と重ね合わされている。延出部6bの幅はデータ信号ライン3の幅よりも大きく、延出部6bの左辺部はデータ信号ライン3の左側に配置された画素電極5の右辺部と重ね合わされ、右辺部はデータ信号ライン3の右側に配置された画素電極5の左辺部と重ね合わされている。なお、図4において符号7で示す絶縁耐圧向上用絶縁膜については後で説明する。
【0005】
次に、この薄膜トランジスタパネルの具体的な構造について、図4のX−X線に沿う断面図である図5および図4のY−Y線に沿う断面図である図6を参照して説明する。この場合、図示の都合上、図5の平面サイズは図4の平面サイズの2倍となっており、図6の平面サイズは図4の平面サイズの4倍となっている。ガラス基板1の上面の所定の箇所にはアルミニウム系金属などからなるゲート電極11を含む走査信号ライン2が設けられ、他の所定の箇所には同じくアルミニウム系金属などからなる補助容量電極6が設けられ、その上面全体には窒化シリコンからなるゲート絶縁膜12が設けられている。
【0006】
ゲート電極11上におけるゲート絶縁膜12の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜13が設けられている。半導体薄膜13の上面の所定の箇所には窒化シリコンからなるチャネル保護膜14が設けられている。チャネル保護膜14の上面の両側およびその両側における半導体薄膜13の上面にはn型アモルファスシリコンからなるオーミックコンタクト層15、16が設けられている。
【0007】
一方のオーミックコンタクト層15の上面およびゲート絶縁膜12の上面の所定の箇所にはドレイン電極17を含むデータ信号ライン3が設けられている。この場合、データ信号ライン3は、ドレイン電極17形成用のクロムからなる金属膜3a下にn型アモルファスシリコン膜3bおよび真性アモルファスシリコン膜3cが設けられ、実質的にはこれらの3層構造となっている。真性アモルファスシリコン膜3cは、半導体薄膜13を形成する際、半導体薄膜13と同一の膜によって同時に形成されている。n型アモルファスシリコン膜3bは、オーミックコンタクト層15、16を形成する際、オーミックコンタクト層15、16と同一の膜によって同時に形成されている。
【0008】
また、データ信号ライン3と補助容量電極6の直線部6aを含む延出部6bとの重合部およびデータ信号ライン3と走査信号ライン2との交差部においては、真性アモルファスシリコン膜3cとn型アモルファスシリコン膜3bとの間に、チャネル保護膜14を形成するためのチャネル保護膜形成用膜からなる絶縁耐圧向上用絶縁膜7が設けられている。つまり、絶縁耐圧向上用絶縁膜7は、チャネル保護膜14を形成する際、チャネル保護膜14と同一の膜によって同時に形成されている。
【0009】
また、図4に示すように、絶縁耐圧向上用絶縁膜7は、列方向に延びるデータ信号ライン3の配列領域ほぼ全体にわたって同一の幅で設けられ、且つ、補助容量電極6の延出部6bの3辺部からある程度食み出すように設けられている。したがって、画素電極5の左右辺部は絶縁耐圧向上用絶縁膜7と重ね合わされている。なお、図6において、絶縁耐圧向上用絶縁膜7を強調するため、この絶縁耐圧向上用絶縁膜7のみにハッチングを記入している。
【0010】
他方のオーミックコンタクト層16の上面にはクロムからなるソース電極18が設けられている。ここで、ゲート電極11、ゲート絶縁膜12、半導体薄膜13、チャネル保護膜14、オーミックコンタクト層15、16、ドレイン電極17およびソース電極18により、薄膜トランジスタ4が構成されている。薄膜トランジスタ4などを含むゲート絶縁膜12の上面全体には窒化シリコンからなるオーバーコート膜19が設けられている。オーバーコート膜19の上面の所定の箇所にはITOからなる画素電極5が設けられている。画素電極5は、オーバーコート膜19に設けられたコンタクトホール20を介してソース電極18に接続されている。
【0011】
【発明が解決しようとする課題】
ところで、上記従来の薄膜トランジスタパネルでは、上述したように、絶縁耐圧向上用絶縁膜7を、列方向に延びるデータ信号ライン3の配列領域ほぼ全体にわたって設け、且つ、補助容量電極6の延出部6bの3辺部からある程度食み出すように設けている。このため、図6に示すように、補助容量電極6の延出部6bの延出端部、その反対側における直線部6aの端部および走査信号ライン2の幅方向両端部にそれぞれ対応する各位置において、絶縁耐圧向上用絶縁膜7に段差7aが形成されている。一方、データ信号ライン3は、下から順に、真性アモルファスシリコン膜3c、n型アモルファスシリコン膜3bおよび金属膜3aの3層構造であり、このうちの真性アモルファスシリコン膜3cとn型アモルファスシリコン膜3bとの間に絶縁耐圧向上用絶縁膜7が設けられている。しかるに、窒化シリコンからなる絶縁耐圧向上用絶縁膜7とその上に形成されたn型アモルファスシリコン膜3bとの密着性があまり良くなく、このため絶縁耐圧向上用絶縁膜7の段差7aを乗り越える部分におけるn型アモルファスシリコン膜3bがクロムからなる金属膜3aの応力により剥がれ易く、ひいてはデータ信号ライン3が断線し易いという問題があった。
この発明の課題は、絶縁耐圧向上用絶縁膜上におけるデータ信号ラインが断線し難いようにすることである。
【0012】
【課題を解決するための手段】
請求項1に記載の発明は、マトリクス状に設けられた走査信号ラインとデータ信号ラインの各交点近傍に薄膜トランジスタ、画素電極および補助容量電極が設けられた薄膜トランジスタパネルにおいて、前記走査信号ラインおよび前記補助容量電極と前記データ信号ラインとの間にゲート絶縁膜を設け、前記データ信号ラインと前記補助容量電極との重合部間に絶縁耐圧向上用絶縁膜が前記補助容量電極から食み出さないように前記補助容量電極の内側に設け、前記絶縁耐圧向上用絶縁膜を前記ゲート絶縁膜上に設けたものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記走査信号ラインと前記データ信号ラインとの交差部間に絶縁耐圧向上用絶縁膜を前記走査信号ラインから食み出さないように設けたものである。
請求項3に記載の発明は、請求項1または2に記載の発明において、前記ゲート絶縁膜上に前記データ信号ラインに沿う半導体薄膜を設け、前記絶縁耐圧向上用絶縁膜を前記半導体薄膜上に設けたものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記データ信号ライン下にn型半導体層を設け、前記絶縁耐圧向上用絶縁膜を前記n型半導体層下に設けたものである。
請求項5に記載の発明は、請求項1〜4のいずれかに記載の発明において、前記絶縁耐圧向上用絶縁膜を前記薄膜トランジスタのチャネル保護膜を形成するためのチャネル保護膜形成用膜と同一の材料によって形成したものである。
請求項6に記載の発明は、請求項1〜5のいずれかに記載の発明において、前記画素電極の側辺部が前記データ信号ラインと前記補助容量電極との重合部間に設けられた前記絶縁耐圧向上用絶縁膜と重合する部分を有するものである。
そして、請求項1に記載の発明によれば、絶縁耐圧向上用絶縁膜に補助容量電極の端部に起因する段差が形成されず、したがって絶縁耐圧向上用絶縁膜上におけるデータ信号ラインが断線し難いようにすることができる。
【0013】
【発明の実施の形態】
図1はこの発明の一実施形態における薄膜トランジスタパネルの要部の透過平面図を示し、図2はそのX−X線に沿う断面図を示し、図3はそのY−Y線に沿う断面図を示したものである。なお、これらの図において、説明の便宜上、図4〜図6に示す従来のものと同一名称部分には同一の符号を付して説明することとする。
【0014】
図1に示すように、この薄膜トランジスタパネルはガラス基板1を備えている。ガラス基板1の上面側には走査信号ライン2とデータ信号ライン3がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ4、画素電極5および補助容量電極6が設けられている。
【0015】
画素電極5はデルタ配列されている。すなわち、1つの画素を構成するR(赤)、G(緑)、B(青)の3つの画素電極5は二等辺三角形の各頂点に対応する位置に配置されている。このため、走査信号ライン2は上下の画素電極5間において行方向に直線状に延びて設けられ、データ信号ライン3は左右の画素電極5間および上下の画素電極5間において列方向に蛇行して設けられている。
【0016】
補助容量電極6は、走査信号ライン2に平行して配置された直線部6aと、この直線部6aからデータ信号ライン3と重なる位置においてデータ信号ライン3の配列方向に延出された延出部6bとからなっている。この場合、直線部6aは画素電極5の上辺部と重ね合わされている。延出部6bの幅はデータ信号ライン3の幅よりも大きく、延出部6bの左辺部はデータ信号ライン3の左側に配置された画素電極5の右辺部と重ね合わされ、右辺部はデータ信号ライン3の右側に配置された画素電極5の左辺部と重ね合わされている。なお、図1において符号7A、7Bで示す絶縁耐圧向上用絶縁膜については後で説明する。
【0017】
次に、この薄膜トランジスタパネルの具体的な構造について、図2および図3を参照して説明する。この場合、図示の都合上、図2の平面サイズは図1の平面サイズの2倍となっており、図3の平面サイズは図1の平面サイズの4倍となっている。ガラス基板1の上面の所定の箇所にはアルミニウム系金属などからなるゲート電極11を含む走査信号ライン2が設けられ、他の所定の箇所には同じくアルミニウム系金属などからなる補助容量電極6が設けられ、その上面全体には窒化シリコンからなるゲート絶縁膜12が設けられている。
【0018】
ゲート電極11上におけるゲート絶縁膜12の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜13が設けられている。半導体薄膜13の上面の所定の箇所には窒化シリコンからなるチャネル保護膜14が設けられている。チャネル保護膜14の上面の両側およびその両側における半導体薄膜13の上面にはn型アモルファスシリコンからなるオーミックコンタクト層15、16が設けられている。
【0019】
一方のオーミックコンタクト層15の上面およびゲート絶縁膜12の上面の所定の箇所にはドレイン電極17を含むデータ信号ライン3が設けられている。この場合、データ信号ライン3は、ドレイン電極17形成用のクロムからなる金属膜3a下にn型アモルファスシリコン膜3bおよび真性アモルファスシリコン膜3cが設けられ、実質的にはこれらの3層構造となっている。真性アモルファスシリコン膜3cは、半導体薄膜13を形成する際、半導体薄膜13と同一の膜によって同時に形成されている。n型アモルファスシリコン膜3bは、オーミックコンタクト層15、16を形成する際、オーミックコンタクト層15、16と同一の膜によって同時に形成されている。
【0020】
また、データ信号ライン3と補助容量電極6の延出部6bとの重合部およびデータ信号ライン3と走査信号ライン2との交差部においては、真性アモルファスシリコン膜3cとn型アモルファスシリコン膜3bとの間に、チャネル保護膜14を形成するためのチャネル保護膜形成用膜とプロセスで形成された絶縁耐圧向上用絶縁膜7A、7Bが設けられている。つまり、絶縁耐圧向上用絶縁膜7A、7Bは、チャネル保護膜14を形成する際、チャネル保護膜14と同一の材料によって同時に形成されている。
【0021】
また、図1に示すように、絶縁耐圧向上用絶縁膜7Aは、補助容量電極6の直線部6aを含む延出部6bの4辺部端面よりもある程度内側につまり当該4辺部端面から食み出さないように設けられている。この場合、画素電極5の左右辺部は絶縁耐圧向上用絶縁膜7Aと重ね合わされている。絶縁耐圧向上用絶縁膜7Bは、走査信号ライン2の幅方向両端面よりもある程度内側につまり当該両端面から食み出さないように設けられている。なお、図3において、絶縁耐圧向上用絶縁膜7A、7Bを強調するため、この絶縁耐圧向上用絶縁膜7A、7Bのみにハッチングを記入している。
【0022】
ここで、絶縁耐圧向上用絶縁膜7A、7Bおよびチャネル保護膜14を形成する場合、フォトレジストを補助容量電極6およびゲート電極11を含む走査信号ライン2をマスクとした裏面露光および露光マスクを用いた表面露光を含むフォトリソグラフィにより形成すると、特に、絶縁耐圧向上用絶縁膜7A、7Bを補助容量電極6および走査信号ライン2から食み出さないように形成することができる。つまり、フォトレジストにより形成されるマスクの外形の中、補助容量電極6および走査信号ライン2に沿う部分は、裏面露光によって補助容量電極6および走査信号ライン2の端縁から数μm以内の領域に画定し、マスクの外形の残りの部分は表面露光により画定することにより、絶縁耐圧向上用絶縁膜7A、7Bを正確に補助容量電極6および走査信号ライン2の内側に配置することが可能である。
【0023】
他方のオーミックコンタクト層16の上面にはクロムからなるソース電極18が設けられている。ここで、ゲート電極11、ゲート絶縁膜12、半導体薄膜13、チャネル保護膜14、オーミックコンタクト層15、16、ドレイン電極17およびソース電極18により、薄膜トランジスタ4が構成されている。薄膜トランジスタ4などを含むゲート絶縁膜12の上面全体には窒化シリコンからなるオーバーコート膜19が設けられている。オーバーコート膜19の上面の所定の箇所にはITOからなる画素電極5が設けられている。画素電極5は、オーバーコート膜19に設けられたコンタクトホール20を介してソース電極18に接続されている。
【0024】
以上のように、この薄膜トランジスタパネルでは、絶縁耐圧向上用絶縁膜7Aを、補助容量電極6の直線部6aを含む延出部6bの4辺部端面よりもある程度内側につまり当該4辺部端面から食み出さないように設け、絶縁耐圧向上用絶縁膜7Bを、走査信号ライン2の幅方向両端面よりもある程度内側につまり当該両端面から食み出さないように設けているので、絶縁耐圧向上用絶縁膜7A、7Bに補助容量電極6および走査信号ライン2の端部に起因する段差が形成されず、したがって絶縁耐圧向上用絶縁膜7A、7B上におけるデータ信号ライン3が断線し難いようにすることができる。
【0025】
なお、上記実施形態では、絶縁耐圧向上用絶縁膜7A、7Bを、ゲート絶縁膜12上に形成した真性アモルファスシリコン膜3c上に形成しているが、これに限らず、ゲート絶縁膜12上に直接形成してもよい。
【0026】
【発明の効果】
以上説明したように、この発明によれば、絶縁耐圧向上用絶縁膜に補助容量電極の端部に起因する段差が形成されず、したがって絶縁耐圧向上用絶縁膜上におけるデータ信号ラインが断線し難いようにすることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態における薄膜トランジスタパネルの要部の透過平面図。
【図2】図1のX−X線に沿う断面図。
【図3】図1のY−Y線に沿う断面図。
【図4】従来の薄膜トランジスタパネルの一例の一部の透過平面図。
【図5】図4のX−X線に沿う断面図。
【図6】図4のY−Y線に沿う断面図。
【符号の説明】
1 ガラス基板
2 走査信号ライン
3 データ信号ライン
4 薄膜トランジスタ
5 画素電極
6 補助容量電極
7A、7B 絶縁耐圧向上用絶縁膜
14 チャネル保護膜
Claims (6)
- マトリクス状に設けられた走査信号ラインとデータ信号ラインの各交点近傍に薄膜トランジスタ、画素電極および補助容量電極が設けられた薄膜トランジスタパネルにおいて、
前記走査信号ラインおよび前記補助容量電極と前記データ信号ラインとの間にゲート絶縁膜が設けられ、
前記データ信号ラインと前記補助容量電極との重合部間に絶縁耐圧向上用絶縁膜が前記補助容量電極から食み出さないように前記補助容量電極の内側に設けられ、
前記絶縁耐圧向上用絶縁膜は前記ゲート絶縁膜上に設けられていることを特徴とする薄膜トランジスタパネル。 - 請求項1に記載の発明において、前記走査信号ラインと前記データ信号ラインとの交差部間に絶縁耐圧向上用絶縁膜が前記走査信号ラインから食み出さないように設けられていることを特徴とする薄膜トランジスタパネル。
- 請求項1または2に記載の発明において、前記ゲート絶縁膜上に前記データ信号ラインに沿う半導体薄膜が設けられ、前記絶縁耐圧向上用絶縁膜は前記半導体薄膜上に設けられていることを特徴とする薄膜トランジスタパネル。
- 請求項3に記載の発明において、前記データ信号ライン下にn型半導体層が設けられ、前記絶縁耐圧向上用絶縁膜は前記n型半導体層下に設けられていることを特徴とする薄膜トランジスタパネル。
- 請求項1〜4のいずれかに記載の発明において、前記絶縁耐圧向上用絶縁膜は前記薄膜トランジスタのチャネル保護膜を形成するためのチャネル保護膜形成用膜と同一の材料によって形成されていることを特徴とする薄膜トランジスタパネル。
- 請求項1〜5のいずれかに記載の発明において、前記画素電極の側辺部は前記データ信号ラインと前記補助容量電極との重合部間に設けられた前記絶縁耐圧向上用絶縁膜と重合する部分を有することを特徴とする薄膜トランジスタパネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000347712A JP4048711B2 (ja) | 2000-11-15 | 2000-11-15 | 薄膜トランジスタパネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000347712A JP4048711B2 (ja) | 2000-11-15 | 2000-11-15 | 薄膜トランジスタパネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002148658A JP2002148658A (ja) | 2002-05-22 |
JP4048711B2 true JP4048711B2 (ja) | 2008-02-20 |
Family
ID=18821398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000347712A Expired - Fee Related JP4048711B2 (ja) | 2000-11-15 | 2000-11-15 | 薄膜トランジスタパネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4048711B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4507540B2 (ja) * | 2003-09-12 | 2010-07-21 | カシオ計算機株式会社 | 薄膜トランジスタ |
CN101290408B (zh) | 2007-04-17 | 2010-04-14 | 北京京东方光电科技有限公司 | 一种薄膜晶体管显示器 |
JP5292066B2 (ja) * | 2007-12-05 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
US9177974B2 (en) | 2009-11-09 | 2015-11-03 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display panel including the same, and method for manufacturing active matrix substrate with gate insulating film not provided where auxiliary capacitor is provided |
CN102696112A (zh) | 2009-12-21 | 2012-09-26 | 夏普株式会社 | 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法 |
WO2013146216A1 (ja) * | 2012-03-27 | 2013-10-03 | シャープ株式会社 | 半導体装置、半導体装置の製造方法および表示装置 |
-
2000
- 2000-11-15 JP JP2000347712A patent/JP4048711B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002148658A (ja) | 2002-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
JP4831716B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP3708637B2 (ja) | 液晶表示装置 | |
US6448579B1 (en) | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same | |
JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
US8089068B2 (en) | Thin-film transistor panel having structure that suppresses characteristic shifts and method for manufacturing the same | |
US20080309839A1 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
JP4368016B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
JP2002151699A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH09160075A (ja) | 液晶表示素子 | |
JP4048711B2 (ja) | 薄膜トランジスタパネル | |
JP4114409B2 (ja) | 表示装置 | |
JP4182779B2 (ja) | 表示装置およびその製造方法 | |
US6432734B1 (en) | Method of manufacturing a display unit of a flat display panel having a wide viewing angle | |
JP2004341186A (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
KR100537882B1 (ko) | 액정표시장치및그제조방법 | |
JP2001021916A (ja) | マトリクスアレイ基板 | |
JP2002182239A (ja) | 反射型平面表示装置用アレイ基板 | |
JPH11326941A (ja) | アクティブマトリクス表示装置 | |
JPH0385530A (ja) | アクティブマトリクス表示装置 | |
US7547588B2 (en) | Thin film transistor array panel | |
KR20020050021A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
JPH11218782A (ja) | アクティブマトリックス型液晶表示装置 | |
KR20020011574A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |