JP4048404B2 - Level modulator - Google Patents
Level modulator Download PDFInfo
- Publication number
- JP4048404B2 JP4048404B2 JP2000357164A JP2000357164A JP4048404B2 JP 4048404 B2 JP4048404 B2 JP 4048404B2 JP 2000357164 A JP2000357164 A JP 2000357164A JP 2000357164 A JP2000357164 A JP 2000357164A JP 4048404 B2 JP4048404 B2 JP 4048404B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- terminal
- output
- amplifier
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、MAUの送信ブロックに用いて好適なレベルモジュレータの改良に関するものである。
【0002】
【従来の技術】
図8に従来のレベルモジュレータの回路を示す。この図において信号txeは通信を制御する信号であり、通信時にハイレベル、非通信時にローレベルに設定する。アンプ91の非反転入力にはVSLの電圧が入力されるので、抵抗92にはVSL/Raの電流が流れる。なお、Raは抵抗92の抵抗値である。
【0003】
回路構成上、トランジスタ93のコレクタ電流Iaは、信号txe=Lのときスイッチングされ、抵抗92に流れる電流値と同じになる。従って、信号txeはハイレベルのときはIa=0、信号txeがローレベルのときはIa=VSL/Raになる。
【0004】
また、アンプ94の非反転入力にはVTXの電圧が印加されるので、抵抗95に流れる電流値はVTX/(2*Ra)になる。2*Raは抵抗95の抵抗値である。回路構成上電流Ibはこの抵抗95に流れる電流値と同じ値になる。
【0005】
通信時には、電流Itは通信されるデータに従って+Ioと−Ioの2値を取り、非通信時には0になる。これらの関係により、アンプ96の出力、すなわちレベルモジュレータの出力VDRVは、
VDRV=VA+(−Ia+Ib−It)*Rf
に制御される。なお、VAはアンプ96の非反転入力端子に印加される電圧、Rfはアンプ96の帰還抵抗の抵抗値である。
【0006】
図9に、出力VDRVと信号txe、電流Ia、Itの関係をまとめた表を示す。すなわち出力VDRVは、VSL=VTX=0のときはVAを中心にして2*Io*Rfの振幅で変化し、VSL=0のときはVA+VTX*Rf/(2*Ra)の振幅で変化する。また、VSL=Io*Raのときは、出力VDRVはVA−Io*Rfから2*Io*Rfまで片振れで変化する。これにより、VTXはレベルシフト信号として、VSLはローパワーシグナリングに用いることができる。
【0007】
【発明が解決しようとする課題】
しかしながら、このようなレベルモジュレータには、次のような課題があった。
【0008】
図8に示したレベルモジュレータの回路は複雑であり、回路規模が大きくなる。そのため、IC化したときにチップの面積が大きくなり、開発費用および製品であるICの単価が高くなってしまうという課題があった。
【0009】
また、ローパワーシグナリングの機能は使用する予定がなく、余計な機能となっている。そのため、更に回路が複雑になってしまっていたという課題もあった。
【0010】
従って本発明が解決しようとする課題は、回路構成が簡単でIC化する際のコストダウンが可能なレベルモジュレータを提供することにある。
【0011】
【課題を解決するための手段】
このような課題を解決するために、本発明のうち請求項1記載の発明は、電子部品を介してあるいは直接第1の信号が印可される第1の端子と、この第1の端子に印可された前記第1の信号が入力される第1の増幅器と、その入力と出力の間に帰還抵抗が接続され、抵抗を介して前記第1の増幅器の出力が入力される第2の増幅器と、前記第1の増幅器の出力が印加され、前記第2の増幅器の出力値を変更する電流を出し入れする第2の端子と、前記第2の増幅器の入力と前記抵抗の接続点に接続され、前記第1の増幅器の出力とは独立に設定でき、通信データによって2値を取る電流を注入する第3の端子と、を具備し、前記第2の増幅器の出力を出力とするようにしたものである。構成が簡単になる。
【0012】
請求項2記載の発明は、請求項1記載の発明において、第1の端子と第2の端子との間に時定数回路を接続するようにしたものである。電源投入時の突入電流をコントロールすることができる。
【0013】
請求項3記載の発明は、請求項1または請求項2記載の発明において、2本の抵抗とコンデンサをこの順に接続した直列回路を用い、この直列回路の抵抗側の開放端を第2の端子に接続し、2本の抵抗の接続点を第1に端子に接続して、コンデンサ側の開放端を共通電位点に接続するようにしたものである。簡単な構成で時定数回路が実現できる。
【0014】
請求項4記載の発明は、請求項1記載の発明において、第1及び第2の端子間に第1の抵抗を、第1端子と定電位に間にスイッチと第2の抵抗を直列に接続し、スイッチと第2の抵抗を介して増幅器に信号入力するようにしたものである。スイッチを切替えることによって出力信号のレベルを変えることができる。
【0015】
請求項5記載の発明は、請求項1または請求項4記載の発明において、第1の抵抗とスイッチ素子と第2の抵抗をこの順で接続した直列回路を用い、この直列回路の第1の抵抗側の開放端を第2の端子に接続し、第1の抵抗とスイッチ素子の接続点を第1の端子に接続して、第2の抵抗側の開放端を定電位点に接続するようにしたものである。簡単な構成でレベルシフト回路を構成することができる。
【0016】
請求項6記載の発明は、請求項4または請求項5記載の発明において、第1の抵抗とスイッチ素子と第2の抵抗をこの順に接続した直列回路を複数個用い、これらの直列回路の第1の抵抗側の開放端を第2の端子に接続し、第1の抵抗とスイッチ素子の接続点を第1の端子に接続して、第2の抵抗側の開放端を定電位点に接続するようにして、これらのスイッチ素子の内少なくとも1つをオンにするようにしたものである。簡単な構成で複数のレベルを設定することができる。
【0017】
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図1は本発明に係るレベルモジュレータの一実施例を示す構成図である。図1において、11はアンプであり、その反転入力は端子ST0PNに接続される。端子ST0PNには電圧信号が印加され、この電圧信号によってアンプ11の出力電圧V1が決定される。ST0P0は電流を出し入れする端子であり、アンプ11の出力に流入する電流がI1である。
【0018】
13はアンプであり、その反転入力と出力の間には抵抗値Rfの帰還抵抗14が接続され、反転入力とアンプ11の出力との間は抵抗値R0の抵抗12を介して接続される。また、反転入力には電流Itが注入される。電流Itは通信データによって+Ioと−Ioの2値を取る。アンプ13の出力がこのレベルモジュレータの出力VDRVになる。なお、アンプ11とアンプ13の非反転入力は一定電圧VAに接続される。
【0019】
このような構成において、出力VDRVの値は端子ST0P0に流入する電流値I1によって変更することができる。この関係を図2に示す。すなわち、出力VDRVは、
VDRV=VA+(I1−It)*Rf
になり、電流I1の値を変えることにより、出力VDRVのレベルを自由に変更することができる。なお、信号txeは通信時に1、非通信時に0になる信号であり、0のときはItは0、1のときはItは+I0と−I0の2値を取る。
【0020】
図1に示したレベルモジュレータは、ST0P0端子、ST0PN端子に種々の回路を接続することにより、いろいろな機能を持たせることができる。図3に、このレベルモジュレータをMAUの送信ブロックに応用した例を示す。なお、図1と同じ要素には同一符号を付し、説明を省略する。
【0021】
図3において、2はMAUの送信ブロックであり、その内部はMDSインターフェイス21およびレベルモジュレータ1で構成される。レベルモジュレータ1は、例えば図1でその構成を示したものを使用する。MDSインターフェイス21には通信するデータおよび制御信号であるTXE、TXSが入力され、レベルモジュレータ1に信号(例えば図1のIt)を出力する。
【0022】
3は出力回路であり、レベルモジュレータ2の出力VDRVが入力され、その出力は外部接続端子に出力される。このような構成において、レベルモジュレータ1の端子ST0P0およびST0PNに印加する信号を変化させることにより、出力VDRVのレベルを変更することができる。
【0023】
図4に、本発明に係るレベルレギュレータの他の実施例を示す。この実施例は、バスパワード機器でレベルモジュレータの出力がバスパワード回路の電流出力制御信号として用いられた場合の、電源が入ったときの機器への突入電流をコントロールするための実施例である。なお、図1および図3と同じ要素には同一符号を付し、説明を省略する。
【0024】
図4において、4は時定数回路であり、抵抗R2、R1およびコンデンサC1の直列回路で構成されている。抵抗R2の一端はレベルモジュレータ1のSP0P0端子に接続され、抵抗R2と抵抗R1の接続点は同レベルモジュレータ1のST0PN端子に接続される。また、コンデンサC1の他端は共通電位点に接続される。5は既知のバスパワード回路であり、レベルモジュレータ1の出力VDRVが入力され、その出力はバス接続端子に出力される。
【0025】
このような構成において、txeを0にしてItを0に設定してから電源を投入する。説明を簡単にするために抵抗R1と抵抗R2の抵抗値が等しいとしてその値をR1とし、コンデンサC1の容量をC1とすると、下記(1)、(2)式が成立する。なお、sはラプラス演算子である。
V0=(1+R1*C1*s/(1+R1*C1*s))*VA ・・・・・・・・・・・・・(1)
VDRV=VA/(1+R1*C1*s) ・・・・・・・・・・・・・・・・・・(2)
【0026】
電源が投入されると、VAはゼロから正の一定値まで変化する。上記(2)式からわかるように、レベルモジュレータ1の出力VDRVはVAに対して時定数R1*C1を持つので、この値を調整することによりVDRVが急激に変化することを防止することができる。そのため、バスパワード回路5の内部のCRTOP出力が定常値よりも低く遷移して、その出力Ioutの急激な変化を抑えることができる。つまり、電源投入時の突入電流に時定数を持たせることができる。なお、通信データであるItの変化に対してはこの時定数は働かないので、通信を阻害することはない。
【0027】
図5に本発明に係るレベルモジュレータの他の実施例を示す。この実施例は、バスパワード回路の出力Ioutを制御信号によって制御する場合の例である。なお、図4と同じ要素には同一符号を付し、説明を省略する。図5において、6はレベル制御回路であり抵抗R2、スイッチ素子SW1および抵抗R1が直列に接続されている。スイッチ素子SW1はFET等が用いられる。
【0028】
抵抗R2の一端はレベルモジュレータ1のSP0P0端子に接続され、抵抗R2とスイッチ素子の接続点はレベルモジュレータ1のST0PN端子に接続される。抵抗R1の一端は一定電圧Vbに接続される。また、スイッチ素子SW1は信号S1によってオンオフされる。
【0029】
バスパワード回路5において、電圧VAは抵抗R11、R12で分圧され、アンプ51の反転入力に入力される。R10はバスパワード回路5の出力であるIoutの電流値を検出する抵抗であり、その検出電圧は抵抗R14を介してアンプ51の非反転入力に入力される。また、レベルモジュレータ1の出力VDRVは抵抗R13を介して同じくアンプ51の非反転入力に入力される。
【0030】
このような構成において、バスパワード回路5の出力Ioutは、下式(3)で求めることができる。なお、各抵抗は同名の抵抗値を有するものとする。
スイッチ素子SW1がオフのときのVDRVは、
VDRV=VA−It*Rf ・・・・・・・・・・・・・・・・・・・・(4)
同様オンのときは、
VDRV=VA−It*Rf+R2*Rf*(Vb―VA)/(R0*R1) ・・・・・・・(5)
になる。
【0031】
これら(4)、(5)式から、スイッチ素子SW1のオン・オフの切り替えによるVDRV、Ioutの変化分ΔVDRV、ΔIoutは、
ΔVDRV=R2*Rf*(Vb―VA)/(R0*R1) ・・・・・・・・・・・(6)
ΔIout=(R10+R14)*R2*Rf*(Vb―VA)/(R10*R13*R0*R1) ・・(7)
になる。従って、抵抗R1、R2の値を適当に選ぶことによって、出力電流Ioutを任意の値だけシフトすることができる。
【0032】
図6に本発明に係るレベルモジュレータの他の実施例を示す。この実施例は図5の実施例例の発展形であり、複数のレベルシフトができるようにしたものである。なお、図5と同じ要素には同一符号を付し、説明を省略する。
【0033】
図6において、7はレベル制御回路であり、抵抗R3〜R6およびスイッチ素子SW2〜SW4から構成されている。抵抗R3の一端はレベルモジュレータのSP0P0端子に接続され、他端は同ST0PN端子に接続される。スイッチ子素子SW2〜SW4の一端は同じくレベルレギュレータ1のST0PN端子に接続され、他端はそれぞれ抵抗R4〜R6の一端に接続されている。抵抗R4〜R6の他端には一定電圧Vbに接続される。
【0034】
このような構成において、R4〜R6の抵抗値を異ならせ、スイッチ素子SW2〜SW4のいずれかをオンして他をオフすると、VDRVひいてはIoutの値を変化させることができる。すなわち、前記(6)、(7)式において、R2を抵抗R3の抵抗値であるR3とすると、オンしているスイッチ素子SW2〜SW4のオンオフを変えることは、抵抗値R1を変化させることに相当する。従って、VDRV、Ioutのシフト量ΔVDRV,ΔIoutを変化させることができる。
【0035】
なお、スイッチ素子と抵抗は任意の数だけ増やしてもよい。また、複数のスイッチ素子を同時にオンさせるようにすると、少ない素子でより多くの異なったレベルシフト量を作ることができる。更に、ポテンショメータなどを使用して、連続的に変化できるようにしてもよい。
【0036】
図7に、図1に示したレベルモジュレータをIC化したときの等価回路の例を示す。この図において、81はSTOPN端子、82はST0P0端子、83は出力端子VDRVである。また、84は電流Itの供給端子、85は電圧VAの供給端子である。更に、86は抵抗Rfに相当する抵抗、87は抵抗R0に相当する抵抗である。このように、簡単な構成でIC化することができる。
【0037】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。請求項1記載の発明によれば、電子部品を介してあるいは直接第1の信号が印可される第1の端子と、この第1の端子に印可された前記第1の信号が入力される第1の増幅器と、その入力と出力の間に帰還抵抗が接続され、抵抗を介して前記第1の増幅器の出力が入力される第2の増幅器と、前記第1の増幅器の出力が印加され、前記第2の増幅器の出力値を変更する電流を出し入れする第2の端子と、前記第2の増幅器の入力と前記抵抗の接続点に接続され、前記第1の増幅器の出力とは独立に設定でき、通信データによって2値を取る電流を注入する第3の端子と、を具備し、前記第2の増幅器の出力を出力とするようにした。従来回路に比べて構成が簡単になるのでIC化したときにチップ面積を縮小でき、コストダウンが可能になるという効果がある。
【0038】
図8に示した従来回路をIC化すると、増幅器μPC5024をベースにして10mm×14mmのチップ面積が必要になり、開発費用が約530万円、量産時のICの単価は約500円になる。それに対して、本発明の回路構成を用いると、増幅器μPC5022をベースにして7mm×7mmのチップ面積で作ることができるので、開発費用が約420万円、量産時の単価が340円になり、大幅なコストダウンが見込まれる。
【0039】
また、第1、第2の端子に外付け回路を付加することにより、種々の機能を有する回路が組めるという汎用性があるという効果もある。
【0040】
請求項2記載の発明によれば、請求項1記載の発明において、第1の端子と第2の端子との間に時定数回路を接続するようにした。電源投入時の突入電流をコントロールすることができるので、特に本レベルモジュレータの出力を増強したバスパワード回路において大きな効果がある。
【0041】
請求項3記載の発明によれば、請求項1または請求項2記載の発明において、2本の抵抗とコンデンサをこの順に接続した直列回路を用い、この直列回路の抵抗側の開放端を第2の端子に接続し、2本の抵抗の接続点を第1に端子に接続して、コンデンサ側の開放端を共通電位点に接続するようにした。簡単な構成で時定数回路が実現できるという効果がある。
【0042】
請求項4記載の発明によれば、請求項1記載の発明において、第1および第2の端子間に第1の抵抗を、第1端子と定電位間にスイッチと第2の抵抗を直列接続し、スイッチと第2の抵抗を介して増幅器に信号入力するようにした。スイッチを切替えることによって出力信号のレベルを変えることができるので、このレベルモジュレータの出力、あるいはその出力を電流に変換した出力を制御信号などに用いることができるという効果がある。
【0043】
請求項5記載の発明によれば、請求項1または請求項4記載の発明において、第1の抵抗とスイッチ素子と第2の抵抗をこの順で接続した直列回路を用い、この直列回路の第1の抵抗側の開放端を第2の端子に接続し、第1の抵抗とスイッチ素子の接続点を第1の端子に接続して、第2の抵抗側の開放端を定電位点に接続するようにした。簡単な構成でレベルシフト回路を構成することができるという効果がある。
【0044】
請求項6記載の発明によれば、請求項4または請求項5記載の発明において、第1の抵抗とスイッチ素子と第2の抵抗をこの順に接続した直列回路を複数個用い、これらの直列回路の第1の抵抗側の開放端を第2の端子に接続し、第1の抵抗とスイッチ素子の接続点を第1の端子に接続して、第2の抵抗側の開放端を定電位点に接続するようにして、これらのスイッチ素子の内少なくとも1つをオンにするようにした。簡単な構成で複数のレベルを設定することができるので、多様な信号として用いることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示す構成図である。
【図2】本発明に係るレベルモジュレータの出力信号のレベルを説明するための図である。
【図3】本発明のレベルモジュレータをMAU送信ブロックに用いた構成図である。
【図4】本発明の他の実施例を示す構成図である。
【図5】本発明の他の実施例を示す構成図である。
【図6】本発明の他の実施例を示す構成図である。
【図7】本発明のレベルモジュレータをIC化したときの等価回路である。
【図8】従来のレベルモジュレータの構成図である。
【図9】従来のレベルモジュレータの出力信号を説明するための図である。
【符号の説明】
1 レベルモジュレータ
11,13 増幅器
12,14 抵抗
2 MAUの送信ブロック
21 MDSインターフェイス
4 時定数回路
5 バスパワード回路
6,7 レベル制御回路
ST0PN、ST0P0 端子
VDRV 出力[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an improvement of a level modulator suitable for use in a MAU transmission block.
[0002]
[Prior art]
FIG. 8 shows a circuit of a conventional level modulator. In this figure, a signal tex is a signal for controlling communication, and is set to a high level during communication and to a low level during non-communication. Since the VSL voltage is input to the non-inverting input of the amplifier 91, a current of VSL / Ra flows through the
[0003]
Due to the circuit configuration, the collector current Ia of the
[0004]
Further, since the voltage of VTX is applied to the non-inverting input of the amplifier 94, the value of the current flowing through the
[0005]
At the time of communication, the current It takes a binary value of + Io and -Io according to the data to be communicated and becomes 0 at the time of non-communication. Due to these relationships, the output of the amplifier 96, that is, the output VDRV of the level modulator is
VDRV = VA + (− Ia + Ib−It) * Rf
Controlled. VA is a voltage applied to the non-inverting input terminal of the amplifier 96, and Rf is a resistance value of the feedback resistor of the amplifier 96.
[0006]
FIG. 9 shows a table summarizing the relationship between the output VDRV, the signal txe, and the currents Ia and It. That is, the output VDRV changes with an amplitude of 2 * Io * Rf around VA when VSL = VTX = 0, and changes with an amplitude of VA + VTX * Rf / (2 * Ra) when VSL = 0. Further, when VSL = Io * Ra, the output VDRV changes from VA-Io * Rf to 2 * Io * Rf with one swing. Thus, VTX can be used as a level shift signal and VSL can be used for low power signaling.
[0007]
[Problems to be solved by the invention]
However, such a level modulator has the following problems.
[0008]
The circuit of the level modulator shown in FIG. 8 is complicated and the circuit scale becomes large. For this reason, there is a problem in that the area of the chip becomes large when an IC is formed, and the development cost and the unit price of the IC as a product are increased.
[0009]
Also, the low power signaling function is not planned to be used and is an extra function. Therefore, there was a problem that the circuit was further complicated.
[0010]
Therefore, the problem to be solved by the present invention is to provide a level modulator that has a simple circuit configuration and can be reduced in cost when integrated into an IC.
[0011]
[Means for Solving the Problems]
In order to solve such a problem, the invention according to claim 1 of the present invention includes a first terminal to which a first signal is applied via an electronic component or directly, and an application to the first terminal. A first amplifier to which the first signal is input, and a second amplifier to which a feedback resistor is connected between the input and the output, and an output of the first amplifier is input through the resistor; The output of the first amplifier is applied, connected to a second terminal for taking in and out a current that changes the output value of the second amplifier, and to a connection point between the input of the second amplifier and the resistor; A third terminal for injecting a binary current according to communication data, which can be set independently from the output of the first amplifier, and the output of the second amplifier is used as an output. It is. Configuration is simplified.
[0012]
According to a second aspect of the present invention, in the first aspect of the invention, a time constant circuit is connected between the first terminal and the second terminal. Inrush current at power-on can be controlled.
[0013]
The invention according to claim 3 is the invention according to claim 1 or 2, wherein a series circuit in which two resistors and a capacitor are connected in this order is used, and the open end on the resistance side of the series circuit is connected to the second terminal. The connection point of the two resistors is first connected to the terminal, and the open end on the capacitor side is connected to the common potential point. A time constant circuit can be realized with a simple configuration.
[0014]
According to a fourth aspect of the present invention, in the first aspect of the present invention, the first resistor is connected between the first and second terminals, and the switch and the second resistor are connected in series between the first terminal and the constant potential. A signal is input to the amplifier via the switch and the second resistor. The level of the output signal can be changed by switching the switch.
[0015]
According to a fifth aspect of the present invention, in the first or fourth aspect of the invention, a series circuit in which the first resistor, the switch element, and the second resistor are connected in this order is used. The open end on the resistance side is connected to the second terminal, the connection point between the first resistor and the switch element is connected to the first terminal, and the open end on the second resistance side is connected to the constant potential point. It is a thing. The level shift circuit can be configured with a simple configuration.
[0016]
The invention according to claim 6 is the invention according to
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the drawings.
FIG. 1 is a block diagram showing an embodiment of a level modulator according to the present invention. In FIG. 1, 11 is an amplifier whose inverting input is connected to the terminal ST0PN. A voltage signal is applied to the terminal ST0PN, and the output voltage V1 of the
[0018]
[0019]
In such a configuration, the value of the output VDRV can be changed by the current value I1 flowing into the terminal ST0P0. This relationship is shown in FIG. That is, the output VDRV is
VDRV = VA + (I1-It) * Rf
Thus, the level of the output VDRV can be freely changed by changing the value of the current I1. The signal txe is a signal that becomes 1 at the time of communication and becomes 0 at the time of non-communication.
[0020]
The level modulator shown in FIG. 1 can have various functions by connecting various circuits to the ST0P0 terminal and the ST0PN terminal. FIG. 3 shows an example in which this level modulator is applied to a MAU transmission block. In addition, the same code | symbol is attached | subjected to the same element as FIG. 1, and description is abbreviate | omitted.
[0021]
In FIG. 3,
[0022]
Reference numeral 3 denotes an output circuit, which receives the output VDRV of the
[0023]
FIG. 4 shows another embodiment of the level regulator according to the present invention. This embodiment is an embodiment for controlling the inrush current to the device when the power is turned on when the output of the level modulator is used as a current output control signal of the bus powered circuit in the bus powered device. The same elements as those in FIGS. 1 and 3 are denoted by the same reference numerals, and description thereof is omitted.
[0024]
In FIG. 4, 4 is a time constant circuit, which is composed of a series circuit of resistors R2 and R1 and a capacitor C1. One end of the resistor R2 is connected to the SP0P0 terminal of the level modulator 1, and the connection point between the resistor R2 and the resistor R1 is connected to the ST0PN terminal of the level modulator 1. The other end of the capacitor C1 is connected to a common potential point. Reference numeral 5 denotes a known bus-powered circuit, to which the output VDRV of the level modulator 1 is inputted, and its output is outputted to the bus connection terminal.
[0025]
In such a configuration, power is turned on after setting tex to 0 and It to 0. In order to simplify the explanation, assuming that the resistance values of the resistor R1 and the resistor R2 are equal and the value is R1, and the capacitance of the capacitor C1 is C1, the following equations (1) and (2) are established. Note that s is a Laplace operator.
V0 = (1 + R1 * C1 * s / (1 + R1 * C1 * s)) * VA (1)
VDRV = VA / (1 + R1 * C1 * s) (2)
[0026]
When the power is turned on, VA changes from zero to a constant positive value. As can be seen from the above equation (2), the output VDRV of the level modulator 1 has a time constant R1 * C1 with respect to VA. Therefore, by adjusting this value, it is possible to prevent VDRV from changing rapidly. . Therefore, the CRTOP output in the bus powered circuit 5 makes a transition lower than the steady value, and a sudden change in the output Iout can be suppressed. That is, a time constant can be given to the inrush current when the power is turned on. Note that this time constant does not work for a change in the communication data It, so communication is not hindered.
[0027]
FIG. 5 shows another embodiment of the level modulator according to the present invention. In this embodiment, the output Iout of the bus powered circuit is controlled by a control signal. Note that the same elements as those in FIG. In FIG. 5, 6 is a level control circuit, and a resistor R2, a switch element SW1, and a resistor R1 are connected in series. The switch element SW1 is an FET or the like.
[0028]
One end of the resistor R2 is connected to the SP0P0 terminal of the level modulator 1, and the connection point between the resistor R2 and the switch element is connected to the ST0PN terminal of the level modulator 1. One end of the resistor R1 is connected to the constant voltage Vb. The switch element SW1 is turned on / off by the signal S1.
[0029]
In the bus powered circuit 5, the voltage VA is divided by the
[0030]
In such a configuration, the output Iout of the bus powered circuit 5 can be obtained by the following equation (3). Each resistor has a resistance value of the same name.
VDRV when the switch element SW1 is OFF is
VDRV = VA-It * Rf (4)
Similarly, when it is on,
VDRV = VA-It * Rf + R2 * Rf * (Vb-VA) / (R0 * R1) (5)
become.
[0031]
From these equations (4) and (5), changes ΔVDRV and ΔIout of VDRV and Iout due to switching of the switch element SW1 on and off are:
ΔVDRV = R2 * Rf * (Vb-VA) / (R0 * R1) (6)
ΔIout = (R10 + R14) * R2 * Rf * (Vb-VA) / (R10 * R13 * R0 * R1) (7)
become. Therefore, the output current Iout can be shifted by an arbitrary value by appropriately selecting the values of the resistors R1 and R2.
[0032]
FIG. 6 shows another embodiment of the level modulator according to the present invention. This embodiment is a development of the embodiment shown in FIG. 5 and is capable of a plurality of level shifts. The same elements as those in FIG. 5 are denoted by the same reference numerals and description thereof is omitted.
[0033]
In FIG. 6, reference numeral 7 denotes a level control circuit, which includes resistors R3 to R6 and switch elements SW2 to SW4. One end of the resistor R3 is connected to the SP0P0 terminal of the level modulator, and the other end is connected to the ST0PN terminal. Similarly, one end of each of the switch elements SW2 to SW4 is connected to the ST0PN terminal of the level regulator 1, and the other end is connected to one end of each of the resistors R4 to R6. The other ends of the resistors R4 to R6 are connected to a constant voltage Vb.
[0034]
In such a configuration, when the resistance values of R4 to R6 are made different and one of the switch elements SW2 to SW4 is turned on and the other is turned off, the value of VDRV and thus Iout can be changed. That is, in the above equations (6) and (7), when R2 is R3 which is the resistance value of the resistor R3, changing the on / off of the switch elements SW2 to SW4 which are turned on changes the resistance value R1. Equivalent to. Therefore, the shift amounts ΔVDRV and ΔIout of VDRV and Iout can be changed.
[0035]
Note that the switch element and the resistance may be increased by an arbitrary number. If a plurality of switch elements are simultaneously turned on, more different level shift amounts can be made with a smaller number of elements. Further, it may be changed continuously using a potentiometer or the like.
[0036]
FIG. 7 shows an example of an equivalent circuit when the level modulator shown in FIG. In this figure, 81 is a STOPN terminal, 82 is a ST0P0 terminal, and 83 is an output terminal VDRV.
[0037]
【The invention's effect】
As is clear from the above description, the following effects can be expected according to the present invention. According to the first aspect of the present invention, the first terminal to which the first signal is applied via the electronic component or directly, and the first signal to which the first signal is applied are input. A first amplifier, a feedback resistor connected between the input and output thereof, a second amplifier to which the output of the first amplifier is input via the resistor, and an output of the first amplifier are applied; A second terminal for inputting / outputting a current for changing an output value of the second amplifier, a connection point between the input of the second amplifier and the resistor, and independent setting of the output of the first amplifier And a third terminal for injecting a current that takes a binary value according to communication data , and the output of the second amplifier is used as an output. Since the configuration is simpler than that of the conventional circuit, there is an effect that the chip area can be reduced and the cost can be reduced when an IC is formed.
[0038]
When the conventional circuit shown in FIG. 8 is made into an IC, a chip area of 10 mm × 14 mm is required based on the amplifier μPC5024, the development cost is about 5.3 million yen, and the unit price of the IC in mass production is about 500 yen. On the other hand, if the circuit configuration of the present invention is used, it can be made with a chip area of 7 mm × 7 mm based on the amplifier μPC5022, so that the development cost is about 4.2 million yen and the unit price at mass production is 340 yen. Significant cost reduction is expected.
[0039]
Further, by adding an external circuit to the first and second terminals, there is an effect that there is versatility that a circuit having various functions can be assembled.
[0040]
According to the invention described in
[0041]
According to the third aspect of the present invention, in the first or second aspect of the present invention, a series circuit in which two resistors and a capacitor are connected in this order is used, and the open end on the resistance side of the series circuit is connected to the second end. The connection point of the two resistors is first connected to the terminal, and the open end on the capacitor side is connected to the common potential point. There is an effect that a time constant circuit can be realized with a simple configuration.
[0042]
According to the invention of
[0043]
According to the invention of claim 5, in the invention of claim 1 or
[0044]
According to the invention described in claim 6, in the invention described in
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing an embodiment of the present invention.
FIG. 2 is a diagram for explaining the level of an output signal of a level modulator according to the present invention.
FIG. 3 is a configuration diagram in which the level modulator of the present invention is used in a MAU transmission block.
FIG. 4 is a block diagram showing another embodiment of the present invention.
FIG. 5 is a block diagram showing another embodiment of the present invention.
FIG. 6 is a block diagram showing another embodiment of the present invention.
FIG. 7 is an equivalent circuit when the level modulator of the present invention is integrated into an IC.
FIG. 8 is a configuration diagram of a conventional level modulator.
FIG. 9 is a diagram for explaining an output signal of a conventional level modulator.
[Explanation of symbols]
1
Claims (6)
この第1の端子に印可された前記第1の信号が入力される第1の増幅器と、
その入力と出力の間に帰還抵抗が接続され、抵抗を介して前記第1の増幅器の出力が入力される第2の増幅器と、
前記第1の増幅器の出力が印加され、前記第2の増幅器の出力値を変更する電流を出し入れする第2の端子と、
前記第2の増幅器の入力と前記抵抗の接続点に接続され、前記第1の増幅器の出力とは独立に設定でき、通信データによって2値を取る電流を注入する第3の端子と、
を具備し、前記第2の増幅器の出力を出力とするようにしたことを特徴とするレベルモジュレータ。A first terminal to which a first signal is applied via an electronic component or directly;
A first amplifier to which the first signal applied to the first terminal is input;
A feedback amplifier connected between the input and the output, and a second amplifier to which the output of the first amplifier is input via the resistor;
A second terminal to which the output of the first amplifier is applied, and to and from the current that changes the output value of the second amplifier ;
A third terminal that is connected to a connection point between the input of the second amplifier and the resistor, can be set independently of the output of the first amplifier, and injects a binary current according to communication data ;
A level modulator comprising: the output of the second amplifier as an output.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000357164A JP4048404B2 (en) | 2000-11-24 | 2000-11-24 | Level modulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000357164A JP4048404B2 (en) | 2000-11-24 | 2000-11-24 | Level modulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002164943A JP2002164943A (en) | 2002-06-07 |
JP4048404B2 true JP4048404B2 (en) | 2008-02-20 |
Family
ID=18829272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000357164A Expired - Fee Related JP4048404B2 (en) | 2000-11-24 | 2000-11-24 | Level modulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4048404B2 (en) |
-
2000
- 2000-11-24 JP JP2000357164A patent/JP4048404B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002164943A (en) | 2002-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101573865B (en) | Apparatus and method for controlling common-mode voltage of switching amplifiers | |
JPS63115213A (en) | Constant voltage power circuit | |
JPS5957375A (en) | Hybrid computer | |
EP1738466A1 (en) | Digital to analogue converters | |
JP4048404B2 (en) | Level modulator | |
US7102320B1 (en) | Half-bridge control circuit | |
JP2851730B2 (en) | Programmable controller | |
US20200266799A1 (en) | Compensation for binary weighted divider | |
JP4223697B2 (en) | Programmable controller analog module | |
JP4876254B2 (en) | Circuit equipment | |
JP4359843B2 (en) | Output circuit | |
CN100370270C (en) | Voltage detecting method and related circuit | |
KR0137765B1 (en) | Current split circuit having a digital to analog converter | |
CN210431387U (en) | Resolution-adjustable isolated 4-20 mA output circuit | |
JPH0218821A (en) | Switch input circuit | |
KR100438979B1 (en) | Circuit of analog current output | |
US20020013673A1 (en) | Electrical device having at least one two-terminal network | |
JP4357755B2 (en) | Signal input circuit | |
KR960002146Y1 (en) | Voltage continuous output circuit | |
JPH0410714A (en) | D/a converter capable of setting up rise time | |
JP3311380B2 (en) | Limiter circuit | |
KR20050022505A (en) | Apparatus for keypad using voltage difference | |
JP2000299930A (en) | Power supply system | |
KR950008531Y1 (en) | Selective switching circuit | |
KR100265226B1 (en) | Voltage control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071114 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |