JP4044986B2 - 配線基板集合体の製造方法 - Google Patents
配線基板集合体の製造方法 Download PDFInfo
- Publication number
- JP4044986B2 JP4044986B2 JP18290597A JP18290597A JP4044986B2 JP 4044986 B2 JP4044986 B2 JP 4044986B2 JP 18290597 A JP18290597 A JP 18290597A JP 18290597 A JP18290597 A JP 18290597A JP 4044986 B2 JP4044986 B2 JP 4044986B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- dividing
- hole
- board assembly
- assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、複数の配線基板となる複数の基板部分を有する配線基板集合体の製造方法に関する。
【0002】
【従来の技術】
一般にセラミック多層配線基板は多数個取りによって量産される。係る複数個の配線基板の集合体の状態において、各配線基板の上面に例えば水晶振動子等の素子を搭載し、個別に電気的特性を測定した後に、上記集合体を分割して複数の配線基板を得る場合がある。
【0003】
係るセラミック多層配線基板の集合体70は、例えば図6(A)の平面図に示すように、分割溝74によって区画された複数の基板部分72と、分割溝74上に垂直に形成された貫通孔76と、この貫通孔76に一部が接続する素子用の端子78を有する。各基板部分72は、分割溝74に沿い追って分割されて個別の配線基板となる。上記端子78は、基板部分72の上面に搭載される素子等と導通される。
また、図6(B)に示すように、上記貫通孔76の内周面全体には、各基板部分72の配線パターンを追ってマザーボードと半田付けして導通するため、中空部を有する円管状の導通部80が形成されている。
【0004】
この場合、図6(C)に示すように、分割溝74を挟んで隣接する基板部分72同士は、係る導通部80を介して互いの配線パターン73同士が導通している。
このため、前記集合体70における各基板部分72の上面の素子搭載部に例えば水晶振動子等の素子を固着し、この素子と上記端子78を導通しても、個別の基板部分72の電気的特性を正確に測定できない場合がある。係る集合体70の状態で、各基板部分72の電気的特性を測定できないと、検査効率を低下させるということにもなる。
【0005】
また、前記貫通孔76内に分割後に外部端子となる導通部80を得るため、素子用の端子78と共に、Ni及びAuの無電解メッキを施すに先立ち、それらの下地メタライズに対しPd触媒核等を付着させる活性化処理を施す。この際、断面V形をなす分割溝74の底部にもPd触媒核が付着するため、分割溝74の底部に沿ってNi及びAuメッキ層が線状に形成される。
この結果、図6(D)に示すように、分割溝74に沿って各基板部分72毎に分割すると、その側面82における隣接する半円形に凹んだ外部端子84同士が線状のNi及びAuメッキ層86を介して短絡し、本来の回路形成を阻害する不具合を招く場合もある。
【0006】
【発明が解決すべき課題】
本発明は、以上の従来の技術における問題点を解決し、個別の配線基板となる基板部分の電気的特性の測定を配線基板の集合体の状態において可能とした配線基板集合体の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明は、上記課題を解決するため、配線基板集合体の貫通孔内に形成される複数の導体層を隣接する基板部分毎に分離して形成し、且つ分割後の配線基板の側面における導体層同士の短絡を断つことに着想して成されたものである。
即ち、本発明の配線基板集合体の製造方法(請求項1)は、配線基板集合体となる複数のグリーンシートにおいて、複数の基板部分を区分する分割溝が追って形成される分割予定線に沿って、該分割予定線と長軸が平行な略長円形又は略楕円形の貫通孔を形成する工程と、上記複数のグリーンシートにおける上記貫通孔毎の内周面で且つ上記分割予定線から離れて対向する基板部分毎の位置に複数の下地メタライズを形成する工程と、上記複数のグリーンシートを上記貫通孔が連通し且つ上記下地メタライズが接続するように積層して積層体を形成する工程と、上記積層体における上記分割予定線に沿って分割溝を形成する工程と、上記積層体を焼成する工程と、係る焼成により得られたセラミックの本体の上記下地メタライズが焼成された下地層にメッキを施して導体層を形成する工程と、を含む、ことを特徴とする。
【0008】
これによれば、各基板部分の配線パターンが隣接する基板部分の配線パターンと絶縁され、各基板部分の分割溝上における複数の導体層同士も絶縁されていることで、複数の基板部分について、集合体の状態でそれぞれの電気的特性を測定できる配線基板集合体を確実に提供することができる。
【0009】
尚、前記基板部分とは分割後に個別の配線基板となる集合体内の部分を指す。
また、前記分割溝上とは該溝同士の交差部や、各溝のコーナ、屈曲部も含む。
【0010】
更に、本発明には、前記貫通孔を形成する工程では、前記分割予定線に沿って貫通孔と通し孔とが交互に形成される、配線基板集合体の製造方法も含まれ得る。
【0011】
【実施の形態】
以下において本発明の実施に好適な形態を図面と共に説明する。
図1は、本発明により製造される配線基板集合体1に関する。
同図(A)はこの集合体1の平面図を示し、アルミナ等のセラミックからなる板状の本体2内に分割溝4によって上下左右に4つに区分された基板部分6を同一平面上に有する。図示で水平方向の分割溝4上に沿って長円形の貫通孔5が複数個穿設され、各貫通孔5の中央部の上縁に各基板部分6の上面7に形成された素子用の端子8の一部が接続されている。尚、各基板部分6には図示しない複数の配線パターンが形成されている。
【0012】
図1(B)に示すように、各貫通孔5内の一対の長手面における平面視で中央部には略垂直に導体層10が形成され、且つその上端で上記端子8の一部と導通している。また、導体層10は各基板部分6内の配線パターンの何れかとも導通している。尚、断面V形の分割溝4は本体2の上下両面の同じ位置に形成されているが、少なくとも一方の面にのみ形成しても良い。
【0013】
係る配線基板集合体1によれば、基板部分6の各導体層10は貫通孔5内の左右両側部分5aで分割溝4に沿って隣接する導体層10と絶縁されると共に、貫通孔5を挟んで隣接する基板部分6の対向する導体層10とも絶縁されている。
【0014】
従って、係る集合体1の状態において、各基板部分6の上面7の中央に図示しない素子を搭載し、これと上記素子用の端子8を半田付けして導通すると、各基板部分6の配線パターンとも導通でき、上記素子を含めた各基板部分6の電気的特性を測定することが可能となる。このため、配線基板毎に分割する前に検査が集合体1上で可能となるので、検査工程の効率を高めることもできる。
しかも、各分割溝4に沿って本体2を分割して得られる各配線基板の側面における導体層10同士間の絶縁性も確保される。
【0015】
尚、貫通孔5の形状は上記長円形に限らず、例えば図1(C)のように横長の上記長円形の上下辺における中央部を更に略半長円形に凹ませた貫通孔5b、図1(D)のように横長の長円形の上下辺における中央部を更に略半円形に凹ませた貫通孔5c、又は図1(E)のように横長の楕円形の上下辺における中央部を更に略半円形に凹ませた貫通孔5dとすることもできる。
これらのように、貫通孔5の中央部を略半長円形、又は略半円形に更に凹ませると、後述するように貫通孔5の中央部に導体層10となるメタライズをマスクを介して部分的に形成する際、注入するメタライズインクが濡れ広がるのを防止でき、該インクを一層容易に貫通孔5の中央部に塗布することができる。
また、図1(C)の貫通孔5bの図示で下辺に示すように、複数の導体層10を互いに絶縁して併設することもできる。
【0016】
図2は、本発明により製造される異なる形態の配線基板集合体11に関する。
同図(A)は、この集合体11の平面図を示し、前記同様のセラミックからなる板状の本体12内に分割溝14によって4つに区分された基板部分16を同一平面上に有する。図示で水平方向の分割溝14に沿って長円形の貫通孔15が等間隔に複数個穿設され、各貫通孔15の上縁には各基板部分16の上面17に形成された素子用の端子18の一部が繋がっている。また、各貫通孔15,15間には分割溝14を遮る丸い通し孔19が貫通されている。尚、各基板部分16も図示しない複数の配線パターンを有している。
【0017】
図2(B)に示すように、各貫通孔15内の一対の長手面における平面視で中央部には垂直に導体層20が形成され、且つその上端で上記端子18の一部と導通している。尚、導体層20は各基板部分56の配線パターンとも導通している。
係る配線基板集合体11によれば、各基板部分16の導体層20は貫通孔15内の左右両側部分15a及び貫通孔15間の各通し孔19によって互いに絶縁され、且つ各貫通孔15を挟んで隣接する基板部分16の対向する導体層20とも互いに絶縁されている。
【0018】
従って、係る集合体11の状態のままで、各基板部分16の上面17中央に搭載した素子と該素子用の端子18を半田付けして導通すると、各基板部分16の配線パターンとも導通でき、上記素子を含めた各基板部分16の電気的特性を測定することができる。このため、配線基板毎に分割する前の集合体11上で検査が確実に行えるので、検査工程の効率を高めることもできる。
しかも、各分割溝14に沿って本体12を分割して得られる配線基板の側面における導体層20同士間の絶縁性も確保される。
尚、図2(C)に示すように、貫通孔15の内周面全体に円管状の導通部60′を形成すると、係る貫通孔15,15間における分割溝14上に通し孔19を形成した参考形態の配線基板集合体11′を得ることができる。
【0019】
次に、上記配線基板集合体11について、本発明の製造方法を、図3により説明する。
図3(A)及び(A′)は主にアルミナからなり、前記本体12を形成するためのグリーンシート21の断面と部分平面図を示す。
次に、図3(B)及び(B′)に示すように、各グリーンシート21の前記分割溝14が追って形成される分割予定線(仮想線)に沿って、複数の長円形を呈する貫通孔15と丸い通し孔19とがプレスによって交互に打ち抜かれる。
更に、各グリーンシート21の上面に、タングステン(W)やモリブデン(Mo)等の高融点金属からなる導電ペーストがスクリーン印刷により所定のパターンに倣って塗布される。
【0020】
また、図3(C)及び(D)に示すように、各シート21の各貫通孔15の開口部には図中の破線で示す吸引孔22を有するマスク23が接触され、W又はMo等からなるメタライズインクを注入する。係るインクは反対側の開口部からの負圧によって吸引され、図示のように貫通孔15内の長手面の中央部に下地メタライズ24を形成する。尚、該メタライズ24はシート21の上面にも形成される。
次いで、図3(E)に示すように、各グリーンシート21を上記貫通孔15と通し孔19が互いに連通するように積層し積層体26とする。この際、貫通孔15内の各下地メタライズ24同士も上下に接続される。
【0021】
更に、図3(F)に示すように、上記積層体26における上下端のグリーンシート21に、前記分割予定線に沿って断面V形の分割溝14を形成する。尚、分割溝14は、予め個別のグリーンシート21に形成しておいても良い。
係るシート21の積層体26を上下方向に加圧しつつ、約1500℃に所定時間に渉り加熱・保持して焼成し、前記図2に示すセラミックの本体12とする。同時に、前記導電ペーストは、配線パターンや素子用の端子18となる。また、下地メタライズ24は下地層となる。
次いで、各貫通孔15内の下地層に対し、マスクを介して活性化処理した上、メッキ用触媒核の付着を行う。上記活性化処理は界面活性剤を付着させ、メッキ用触媒核の付着を確保するために施す。上記メッキ用触媒核はPd(パラジウム)であり、所謂キャタリストとアクセレーティング処理により付着される。
【0022】
この際、上記Pd触媒核は、狭い分割溝14内(特に底の部分)に残留しても通し孔19内には残留しない。また、Pd触媒核は、貫通孔15内においても処理液と共に流下する。最後に各下地層に対し無電解Ni及びAuメッキを行う。
このメッキは上記Pd触媒核が付着する部分にのみ形成されるので、各下地層及び分割溝14内にメッキが析出しても、左右両側部分15aや通し孔19には上記Ni及びAuメッキが析出しない。この結果、導体層20が相互に絶縁された配線基板集合体11を得ることができる。
【0023】
尚、係る集合体11を各分割溝14に沿って破断し分割することにより、複数の配線基板が得られる。
また、上記各グリーンシート21に貫通孔15を打ち抜き且つ上記通し孔19の形成を省略して、同様の各工程を施すことにより、図1の配線基板集合体1を製造でき、且つこの集合体1を分割することによっても、複数の配線基板が得られる。
【0024】
次に、前記集合体1を分割して得られた配線基板31について説明する。
図4(A)は、本発明の製造方法により得られた配線基板31の平面図を示す。この基板31は、アルミナ等のセラミックからなる板状の本体32と、この本体32の上面(表面)33に形成した複数の素子用の端子34を有する。
図4(B)にも示すように、上記本体32の側面36には本体32に対し半長円形に凹んだ複数の凹部38が設けられ、この凹部38の平面視で中央部に端子となる導体層40が略垂直に形成されている。この導体層40は、その上端で上記素子用の端子34と導通すると共に、図4(C)に示すように、本体32に内蔵される複数の配線パターン35,35とも導通している。
【0025】
上記本体32は、例えば厚さ約0.5mmで、各凹部38の側面36に沿う長さは約1mm、その凹みは約0.3mm、各導体層40の幅は約0.3mmである。従って、導体層40の左右には凹部38の両側部分39,39が幅約0.3mmずつ残っている。この凹部38内に部分的に導体層40を形成するには、凹部38自体を側面36に沿って長めにすると共に、前述したように導体層40となる下地メタライズをマスクを介して形成することにより成される。
この配線基板31によれば、凹部38の中央部に導体層40が形成され、その両側部分39,39によって同じ側面36にて隣接する凹部38内の導体層40と確実に絶縁されるので、仮に製造工程で前記図6(D)で示した線状のメッキ層86が生じても、導体層40同士間の不用意な短絡を確実に防げ、その誤作動を予防できる。尚、図4(D)は、凹部38内に導体層40を併設した状態を示す。
【0026】
また、前記集合体11を分割して得られた配線基板51について説明する。
図5(A)は、前記集合体11を分割して得た配線基板41の平面図を示す。この基板41は前記と同様なセラミックからなる板状の本体42と、該本体42の上面(表面)43に形成した複数の素子用の端子44を有する。
図5(B)にも示すように、上記本体42の側面46には本体42に対し半長円形に凹んだ複数の凹部48が等間隔に設けられ、この凹部48の平面視で中央部に端子となる導体層50が略垂直に形成されている。この導体層50はその上端で上記素子用の端子44と導通すると共に、本体42の図示しない配線パターンの何れかと導通している。しかも、各導体層50同士間の側面46には半円形の垂直な溝部49が上面43から下面(裏面)に連なって設けられている。
【0027】
上記導体層50は、前述したように一対の凹部48,48を形成する前記長円形の貫通孔15内の中央部に前述したようにメタライズインクを負圧にて吸引することで形成され、溝部49もプレスによる打ち抜きによって形成される。
係る配線基板41によれば、導体層50が凹部48の中央部に形成され、且つ凹部48同士間の側面46に溝部49が形成されているので、仮に前記図6(D)の線状のメッキ層86が生じても凹部48の左右両側部分48aと溝部49によって遮断される。従って、導体層50同士間の不用意な短絡を確実に防げ、その誤作動を予防できる。
尚、配線基板41の四隅における円弧49′は基板41が集合体11の状態において隣接する基板部分16とに跨って打抜かれた前記通し孔19の跡を示す。
【0028】
更に、前記参考形態の集合体11′を分割して得られた参考形態の配線基板51について説明する。
図5(C)は、参考形態の配線基板51を示し、その側面56に本体52に対し半長円形に凹む複数の凹部58が所定の間隔を置いて設けられ、この凹部58内の全体に導体層60が形成されている。また、この導体層60はその上端で上面(表面)53に形成された素子用の端子54と導通し、本体52の図示しない配線パターンの何れかと導通している。更に、各凹部58同士間には厚さ方向に垂直な溝部59が設けられている。
この配線基板51は、側面56における凹部58間の溝部59により、導体層60同士間の不用意な短絡を一層確実に防ぎ、その誤作動を予防している。
尚、以上の各基板31,41,51における図示で左右の垂直な側面にも、前記凹部38,48,58や溝部49,59を同様に形成することもできる。
【0029】
本発明は、以上に説明した各形態に限定されるものではない。
前記配線基板集合体の貫通孔の前記分割溝に沿うサイズを数種類形成して、比較的長く形成した貫通孔内に複数の導体層を並行して形成したり、前記配線基板の凹部も同様にして各凹部内に単数又は複数の導体層を形成することもできる。
配線基板やその集合体を形成するセラミックには、前記アルミナに限らず、窒化アルミニウム、ガラスセラミック、ムライト等を用いることもできる。
また、導体層、端子、及び配線パターンの材質も前記WやMoに限らず、CuやCo及びこれらをベースとする合金、Mo−Mn、Ag、Ag−Pd、Ag−Pt等を適用することも可能である。
【0030】
更に、前記配線基板集合体は、上記素子等を各基板部分に搭載し、且つ蓋にて密封する等の組立てを前記検査に先立って行うこともできる。
また、前記配線基板には、複数の電子部品や素子を搭載するマルチチップモジュール等の表面実装型配線基板も含まれる。更に、前記水晶振動子の他、トランジスタ、ダイオードやEFT等の素子を搭載することもできる。尚、搭載された素子等は、配線基板上において蓋により密封される。
【0031】
【発明の効果】
以上において説明した本発明の配線基板集合体の製造方法によれば、分割溝に沿う導体層同士及び貫通孔に臨む各基板部分の導体層同士とが互いに絶縁され、各基板部分の電気的特性の測定が確実に効率良く行えると共に、各基板部分における素子等の組み立ても効率良く行い得る配線基板集合体を確実に提供することができる。
【図面の簡単な説明】
【図1】(A)は本発明により得られる配線基板集合体の一形態を示す平面図、(B)は(A)中の一点鎖線で示す部分Bの部分斜視図、(C)乃至(E)は貫通孔の異なる形態を示す部分平面図。
【図2】(A)は本発明により得られる配線基板集合体の異なる形態を示す平面図、(B)は(A)中の一点鎖線部分Bの部分斜視図、(C)は参考形態の配線基板集合体を示す部分斜視図。
【図3】本発明による配線基板集合体の製造工程を示す概略断面図又は部分図。
【図4】(A)は本発明により得られた配線基板の一形態を示す平面図、(B)は(A)中の一点鎖線で示す部分Bの部分斜視図、(C)は(B)中におけるC−C断面図、(D)は異なる態様の部分斜視図。
【図5】(A)は本発明により得られた配線基板の異なる形態を示す平面図、(B)は(A)中の一点鎖線部分Bの部分斜視図、(C)は参考形態の配線基板を示す部分斜視図。
【図6】(A)は従来の配線基板集合体を示す平面図、(B)は(A)中の一点鎖線で示す部分Bの部分斜視図、(C)は(B)中におけるC−C断面を含む部分斜視図、(D)は従来の配線基板の側面を含む部分斜視図。
【符号の説明】
1,11……………………………配線基板集合体
4,14……………………………分割溝
5,5b〜5d,15……………貫通孔
6,16……………………………基板部分
10,20,30,40,50…導体層
19…………………………………通し孔
21…………………………………グリーンシート
24…………………………………下地メタライズ層
26…………………………………積層体
31,41…………………………配線基板
Claims (1)
- 配線基板集合体となる複数のグリーンシートにおいて、複数の基板部分を区分する分割溝が追って形成される分割予定線に沿って、該分割予定線と長軸が平行な略長円形又は略楕円形の貫通孔を形成する工程と、
上記複数のグリーンシートにおける上記貫通孔毎の内周面で且つ上記分割予定線から離れて対向する基板部分毎の位置に複数の下地メタライズを形成する工程と、
上記複数のグリーンシートを上記貫通孔が連通し且つ上記下地メタライズが接続するように積層して積層体を形成する工程と、
上記積層体における上記分割予定線に沿って分割溝を形成する工程と、
上記積層体を焼成する工程と、
上記焼成により得られたセラミックの本体の上記下地メタライズが焼成された下地層にメッキを施して導体層を形成する工程と、を含む、
ことを特徴とする配線基板集合体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18290597A JP4044986B2 (ja) | 1997-07-09 | 1997-07-09 | 配線基板集合体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18290597A JP4044986B2 (ja) | 1997-07-09 | 1997-07-09 | 配線基板集合体の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007158120A Division JP4510851B2 (ja) | 2007-06-15 | 2007-06-15 | 配線基板集合体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1126639A JPH1126639A (ja) | 1999-01-29 |
JP4044986B2 true JP4044986B2 (ja) | 2008-02-06 |
Family
ID=16126436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18290597A Expired - Fee Related JP4044986B2 (ja) | 1997-07-09 | 1997-07-09 | 配線基板集合体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4044986B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001223286A (ja) * | 2000-02-10 | 2001-08-17 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
JP3911473B2 (ja) * | 2002-11-26 | 2007-05-09 | 京セラ株式会社 | 半導体装置搭載基板 |
JP2006005035A (ja) * | 2004-06-16 | 2006-01-05 | Sumitomo Metal Electronics Devices Inc | 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ |
US10559723B2 (en) * | 2017-08-25 | 2020-02-11 | Rohm Co., Ltd. | Optical device |
-
1997
- 1997-07-09 JP JP18290597A patent/JP4044986B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1126639A (ja) | 1999-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5323435B2 (ja) | 差動伝送用多層配線基板 | |
JP4219371B2 (ja) | 多数個取り配線基板 | |
JPH10270819A (ja) | 表面実装用電子部品とその製造方法 | |
JP4044986B2 (ja) | 配線基板集合体の製造方法 | |
JP2000196240A (ja) | 積層回路基板 | |
JP4510851B2 (ja) | 配線基板集合体の製造方法 | |
JP2009010103A (ja) | 多数個取りセラミック基板 | |
JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
JP2737712B2 (ja) | チップキャリアとその製造方法および素子のマウント方法 | |
JP2018049988A (ja) | 配線基板、電子装置および電子モジュール | |
JP4272550B2 (ja) | 多数個取り配線基板 | |
JP4025655B2 (ja) | 配線基板 | |
JP2002016330A (ja) | 部品実装用基板およびその製造方法 | |
JPH1093213A (ja) | 回路基板、回路装置および装置 | |
JPH0738217A (ja) | セラミック基板 | |
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JP2002076629A (ja) | 複合多層配線基板 | |
JP2004023051A (ja) | 多数個取り配線基板 | |
JP2812806B2 (ja) | テストパット付集積回路用パッケージ | |
JPH0438159B2 (ja) | ||
JP5352851B2 (ja) | 低温焼成セラミックス多層基板の側面電極およびその形成方法 | |
JP5193780B2 (ja) | 差動伝送用接続構造体 | |
JPH11251102A (ja) | 抵抗素子およびその製造方法 | |
JP2007201165A (ja) | 配線基板 | |
JP2005243750A (ja) | 多層セラミック基板およびユニットセラミック基板ならびにこれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060619 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070615 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |