JP2812806B2 - テストパット付集積回路用パッケージ - Google Patents

テストパット付集積回路用パッケージ

Info

Publication number
JP2812806B2
JP2812806B2 JP40038190A JP40038190A JP2812806B2 JP 2812806 B2 JP2812806 B2 JP 2812806B2 JP 40038190 A JP40038190 A JP 40038190A JP 40038190 A JP40038190 A JP 40038190A JP 2812806 B2 JP2812806 B2 JP 2812806B2
Authority
JP
Japan
Prior art keywords
external leads
integrated circuit
test pad
package
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP40038190A
Other languages
English (en)
Other versions
JPH04209564A (ja
Inventor
順一 鷲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18510295&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2812806(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP40038190A priority Critical patent/JP2812806B2/ja
Publication of JPH04209564A publication Critical patent/JPH04209564A/ja
Application granted granted Critical
Publication of JP2812806B2 publication Critical patent/JP2812806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、絶縁性容器に搭載され
た集積回路と、外部リードとの導通テストを行うため
に、テスト用プローブが当てられるテストパットが設け
られた集積回路用パッケージに関する。
【0002】
【従来の技術】絶縁性容器に搭載された集積回路を外部
と電気的に接続する外部リードは、製造時、周囲に枠体
にて結線されている。そして、絶縁性容器に集積回路を
搭載した後、枠体を切離し、各外部リードを独立させ
て、絶縁性容器に搭載された集積回路と、外部リードと
の導通テストを行う必要がある。
【0003】しかるに、そのまま枠体を切り取ると、各
外部リードがばらばらになり、外部リードが変形した
り、外部リード同士が接触するなどの問題点を有してい
た。
【0004】そこで、図8に示すように、外部リード10
1 の周囲にセラミックなどよりなる絶縁性材料製の補強
枠102 を接合し、その後、枠体103 を切離し、各外部リ
ード101 が独立した状態で、各外部リード101 を補強す
る技術が知られている。
【0005】
【発明が解決しようとする課題】近年、集積回路の高密
度化、高集積化に伴い、集積回路用パッケージ100 の絶
縁性容器104 が小型化されるとともに、集積回路を外部
に接続するための外部リード101 の数が多くなってい
る。このため、隣接する外部リード101 の間隔が狭くな
るとともに、外部リード101 の線幅も狭くなっている。
具体的には、隣接する外部リード101 の間隔が0.025mm
の時にプローブが当接される外部リード101 の幅は0.02
0mm で、外部リード101 の間隔が0.020mm の時にプロー
ブが当接される外部リード101 の幅は0.015mm で、外部
リード101 の間隔が0.015mm の時にプローブが当接され
る外部リード101 の幅は0.010mmであった。
【0006】このように、外部リード101 の間隔が狭い
と、外部リード101 の線幅も狭く、集積回路と外部リー
ド101 との導通テストを行うためのプローブが、外部リ
ード101 に確実に当てることが困難となる。
【0007】
【発明の目的】本発明は、上記の事情に鑑みてなされた
もので、その目的は、外部リードの間隔が狭く、かつ外
部リードの線幅が狭くても、集積回路と外部リードとの
導通テストを行うためのプローブと、外部リードとを容
易に導通させることができるテストパット付集積回路用
パッケージの提供にある。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のテストパット付集積回路用パッケージ
は、次の技術的手段を採用した。
【0009】テストパット付集積回路用パッケージは、
集積回路を搭載するための絶縁性容器と、この絶縁性容
器に取りつけられた多数の外部リードと、互いに絶縁さ
れた多数の金属層を備え、この多数の金属層に前記多数
の外部リードが接合された平板状で絶縁性の補強枠とを
備える。
【0010】そして、前記補強枠は、前記外部リードが
接合される面とは異なった面に、前記外部リードの延び
る方向に対して垂直方向に、複数列をなして延びる互い
に絶縁され、前記多数の金属層にそれぞれが電気的に接
続されたテストパットを備え、このテストパットは、前
記外部リードの延びる方向に対する垂直方向の幅が、隣
あう外部リードの間隔よりも広く設けられる。
【0011】
【発明の作用】補強枠の外部リードが接合された面とは
異なった面に設けられたテストパットは、外部リードの
延びる方向に対して垂直方向に複数列をなして延びる。
このため、外部リードの延びる方向に対する垂直方向の
幅を、隣あう外部リードの間隔よりも広く設けることが
できる。このように、各金属層に電気的に接続するテス
トパットは、幅広に設けられるため、プローブをテスト
パットに容易に当てることができる。
【0012】
【発明の効果】本発明のテストパット付集積回路用パッ
ケージは、上記の作用で示したように、プローブをテス
トパットに容易に当てることができるため、絶縁性容器
に搭載された集積回路の導通テストを容易に、かつ確実
に行うことができる。
【0013】
【実施例】次に、本発明のテストパット付集積回路用パ
ッケージを、図に示す一実施例に基づき説明する。
【0014】〔第1実施例の構成〕 図1ないし図3は本発明の実施例を示すもので、図3は
集積回路用パッケージ1の平面図を示す。本実施例の集
積回路用パッケージ1は、絶縁性容器2と、多数の外部
リード3と、この外部リード3に接合された補強枠4と
からなり、以下順に説明する。
【0015】絶縁性容器2は、集積回路(図示しない)
が搭載される、いわゆるパッケージ基板である。絶縁性
容器2の製造方法の一例を簡単に示す。未焼結のセラミ
ックス生地であるグリーンシートに、タングステンや、
モリブデンなどの導体ペーストをスクリーン印刷する。
そして、導体ペーストを印刷した数枚のグリーンシート
を積層、圧着した後、加湿雰囲気の水素炉で高温焼成す
る。なお、絶縁性容器2の表面の最外周には、多数の外
部リード3が接合される多数のメタライズ層(図示しな
い)が形成されている。
【0016】多数の外部リード3は、集積回路用パッケ
ージ1を電気基板(図示しない)へ実装する際に、集積
回路と電気基板のプリント配線とを電気的に接続するも
のである。この多数の外部リード3は、集積回路の高密
度化および集積回路用パッケージ1の小型化によって、
各外部リード3の間隔が狭く、かつ各外部リード3が細
く設けられている。この多数の外部リード3は、補強枠
4の絶縁性バー5を連結する連結部材6および周囲の枠
体7とともに一枚の金属板より設けられたもので、鉄・
ニッケル系合金である42アロイ、コバールからなる金
属性の薄板を、プレス加工や、エッチング処理によって
形成したものである。なお、外部リード3の周囲に設け
られた枠体7は、絶縁性容器2、外部リード3および補
強枠4を、ろう付け接合し、鍍金を施した後に、切断さ
れるものである。
【0017】本実施例に示す補強枠4は、各外部リード
3に接合される4本のセラミック製の絶縁性バー5を、
各コーナー部分で金属薄板の連結部材6によって接合し
たものである。なお、連結部材6は、各絶縁性バー5の
動きを独立させるとともに、接合時に生じる熱膨張差
を、連結部材6中に設けられた穴8によって吸収させ
て、外部リード3の変形を防止するものである。絶縁性
バー5は、外部リード3の先端よりにろう付け接合され
る細長い平板状のセラミックで、図2に示すように、外
部リード3ごとに接合される金属層9を備え、この金属
層9は互いに絶縁された状態で絶縁性バー5に形成され
ている。この金属層9が形成された面とは異なった面、
つまり外部リード3が接合される面とは異なった面に
は、図1に示すように、絶縁性バー5に接合される外部
リード3の延びる方向に対して垂直な方向に、2列をな
して延びるテストパット10を備える。このテストパッ
ト10は、外部リード3の延びる方向に対する垂直方向
の幅が、隣あう外部リード3の間隔の約2倍に設けられ
たもので、各テストパット10は互いに絶縁され、導体
柱11によって、反対面の金属層9にそれぞれ電気的に
接続されている。この絶縁性バー5の製造方法の一例を
簡単に示す。未焼結のセラミック生地であるグリーンシ
ートに、パンチングによってスルーホールを形成する。
続いて、スルーホールを導体ペーストで埋め、グリーン
シートの両面に、導体ペーストによって金属層およびテ
ストパットをスクリーン印刷する。そして、加湿雰囲気
の水素炉で高温焼成する。
【0018】なお、本実施例の集積回路用パッケージ1
は、隣接する外部リード3の間隔が0.025mm の時にプロ
ーブが当接されるテストパット10の幅(外部リードの
延びる方向に対する垂直方向の幅)は0.045mm で、外部
リード3の間隔が0.020mm の時にプローブが当接される
テストパット10の幅は0.035mm で、外部リード3の間
隔が0.015mm の時にプローブが当接されるテストパット
10の幅は0.025mm であった。
【0019】〔実施例の作動〕 次に、上記実施例の作動を簡単に説明する。絶縁性容器
2、外部リード3および補強枠4を、ろう付け接合し、
鍍金を施した後に、枠体7が切断され、集積回路が搭載
された集積回路用パッケージ1は、図示しない治具に搭
載され、外部リード3と集積回路との電気的な接続状態
のテストが行われる。このテストは、補強枠4に設けた
テストパット10に、プローブを当てて行われるもの
で、本実施例のテストパット10は、従来の外部リード
に直接プローブを当てるのに比較して、当接面積が広い
ため、プローブをテストパット10に当てることが容易
にできる。
【0020】〔実施例の効果〕 本実施例では、上記に示したように、プローブをテスト
パット10に容易に当てることができるため、絶縁性容
器2に搭載された集積回路の導通テストを容易に、かつ
確実に行うことができる。
【0021】〔第2実施例〕 図4は第2実施例に示す絶縁性バー5の要部拡大図を示
す。実施例のテストパット10は、絶縁性バー5に接合
される外部リード3の延びる方向に一致させて設けられ
たものである。
【0022】〔第3実施例〕 図5および図6は第3実施例を示す絶縁性バー5の要部
拡大図を示す。実施例のテストパット10は、絶縁性バ
ー5の長手方向に延びる辺に形成された溝部12によっ
て反対面の金属層9に電気的に接続されるものである。
なお、この溝部12には、導体インクが塗布されて、金
属層9とテストパット10とを電気的に導通させるもの
である。
【0023】〔第4実施例〕 図7は第4実施例を示す絶縁性バー5の要部拡大図を示
す。実施例は、テストパット10を、絶縁性バー5に接
合される外部リード3の延びる方向に対して垂直な方向
に、3列設けたものである。なお、本実施例の集積回路
用パッケージ1は、隣接する外部リード3の間隔が0.02
5mm の時にプローブが当接されるテストパット10の幅
(外部リードの延びる方向に対する垂直方向の幅)は0.
070mm で、外部リード3の間隔が0.020mm の時にプロー
ブが当接されるテストパット10の幅は0.055mm で、外
部リード3の間隔が0.015mm の時にプローブが当接され
るテストパット10の幅は0.040mm であった。
【0024】〔変形例〕 上記の実施例では、セラミック製の絶縁性バーと連結部
材とを接合して補強枠を設けた例を示したが、セラミッ
クで補強枠を一体に設けても良い。
【0025】上記の実施例では、補強枠の絶縁材料の一
例としてセラミックを例に示したが、樹脂やガラスな
ど、他の絶縁性材料を用いても良い。なお、樹脂を用い
る場合の一例として、樹脂の周囲に銅などの鍍金を施
し、エッチング処理によって金属層とテストパットを形
成するとともに、金属層とテストパットとを電気的に接
続して、導電性接着剤などを用いて金属層と外部リード
とを接続する。
【図面の簡単な説明】
【図1】第1実施例を示すもので、テストパットの設け
られた補強枠の要部拡大図である。
【図2】第1実施例を示すもので、金属層の設けられた
補強枠の要部拡大図である。
【図3】第1実施例を示すもので、集積回路用パッケー
ジの平面図である。
【図4】第2実施例を示すもので、テストパットの設け
られた補強枠の要部拡大図である。
【図5】第3実施例を示すもので、テストパットの設け
られた補強枠の要部拡大図である。
【図6】第3実施例を示すもので、金属層の設けられた
補強枠の要部拡大図である。
【図7】第4実施例を示すもので、テストパットの設け
られた補強枠の要部拡大図である。
【図8】従来技術を説明するための集積回路用パッケー
ジの平面図である。
【符号の説明】 1 集積回路用パッケージ 2 絶縁性容器 3 外部リード 4 補強枠 9 金属層 10 テストパット

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 集積回路を搭載するための絶縁性容器
    と、 この絶縁性容器に取りつけられた多数の外部リードと、 互いに絶縁された多数の金属層を備え、この多数の金属
    層に前記多数の外部リードが接合された平板状で絶縁性
    の補強枠と、 を備える集積回路用パッケージにおいて、 前記補強枠は、前記外部リードが接合される面とは異な
    った面に、 前記外部リードの延びる方向に対して垂直方向に、複数
    列をなして延びる互いに絶縁され、前記多数の金属層に
    それぞれが電気的に接続されたテストパットを備え、 このテストパットは、前記外部リードの延びる方向に対
    する垂直方向の幅が、隣あう外部リードの間隔よりも広
    く設けられたことを特徴とするテストパット付集積回路
    用パッケージ。
JP40038190A 1990-12-04 1990-12-04 テストパット付集積回路用パッケージ Expired - Fee Related JP2812806B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40038190A JP2812806B2 (ja) 1990-12-04 1990-12-04 テストパット付集積回路用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40038190A JP2812806B2 (ja) 1990-12-04 1990-12-04 テストパット付集積回路用パッケージ

Publications (2)

Publication Number Publication Date
JPH04209564A JPH04209564A (ja) 1992-07-30
JP2812806B2 true JP2812806B2 (ja) 1998-10-22

Family

ID=18510295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40038190A Expired - Fee Related JP2812806B2 (ja) 1990-12-04 1990-12-04 テストパット付集積回路用パッケージ

Country Status (1)

Country Link
JP (1) JP2812806B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5306497B2 (ja) * 2012-02-07 2013-10-02 京セラ株式会社 電子素子キャリア

Also Published As

Publication number Publication date
JPH04209564A (ja) 1992-07-30

Similar Documents

Publication Publication Date Title
US5683566A (en) Method of manufacting an SMD resistor
US5897724A (en) Method of producing a hybrid integrated circuit
JPH05102382A (ja) I/oピンの修理構造および修理方法
US5119272A (en) Circuit board and method of producing circuit board
JP2812806B2 (ja) テストパット付集積回路用パッケージ
KR19980018524A (ko) 최소한 한 금속-적층을 가진 기판의 제조방법 및 프린트기판과 그의 적용
TWI749359B (zh) 配線基板
US5219607A (en) Method of manufacturing printed circuit board
JPH05327169A (ja) 金属ベース多層回路基板
JP3466398B2 (ja) 配線基板とその製造方法
JP3270803B2 (ja) 配線基板
JPH10139560A (ja) セラミック基板
JPH075642Y2 (ja) 固定部材付集積回路パッケージ
JP3457748B2 (ja) 配線基板
JP3273187B2 (ja) 配線基板の製造方法
JP2693747B2 (ja) セラミック基板およびその製造方法
JP3872402B2 (ja) 配線基板
JPH02252251A (ja) フィルムキャリヤーテープ
EP0375954B1 (en) Method of manufacturing printed circuit board
JPH0438159B2 (ja)
JP2748180B2 (ja) 集積回路パッケージの製造法
JP3462198B2 (ja) 抵抗器及びその製造法
JPH0719162Y2 (ja) 集積回路パッケージ
JPH11251102A (ja) 抵抗素子およびその製造方法
JP2001155901A (ja) 金属皮膜チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees