JP4044594B2 - Liquid crystal display - Google Patents

Description

本発明は、駆動用スイッチング素子として薄膜トランジスタ（以下ＴＦＴという）を使
用した液晶電気光学装置における画像表示方法において、特に中間的な色調や濃淡の表現
を得るための階調表示方法に関するものである。本発明は、特に、外部からいかなるアナ
ログ信号をもアクティブ素子に印加することなく、階調表示をおこなう、いわゆる完全デ
ジタル階調表示に関するものである。 The present invention relates to an image display method in a liquid crystal electro-optical device using a thin film transistor (hereinafter referred to as TFT) as a driving switching element, and more particularly to a gradation display method for obtaining an intermediate color tone and light / dark expression. In particular, the present invention relates to a so-called complete digital gradation display that performs gradation display without applying any analog signal from the outside to an active element.

液晶組成物はその物質特性から、分子軸に対して水平方向と垂直方向に誘電率が異なる
ため、外部の電解に対して水平方向に配列したり、垂直方向に配列したりさせることが容
易にできる。液晶電気光学装置は、この誘電率の異方性を利用して、光の透過光量または
散乱量を制御することでＯＮ／ＯＦＦ、すなわち明暗の表示をおこなっている。液晶材料
としては、ＴＮ（ツイステッド・ネマティック）液晶、ＳＴＮ（スーパー・ツイステッド
・ネマティック）液晶、強誘電性液晶、ポリマー液晶あるいは分散型液晶とよばれる材料
が知られている。液晶は外部電圧に対して、無限に短い時間に反応するのではなく、応答
するまでにある一定の時間がかかることが知られている。その値はそれぞれの液晶材料に
固有で、ＴＮ液晶の場合には、数１０ｍｓｅｃ、ＳＴＮ液晶の場合には数１００ｍｓｅｃ
、強誘電性液晶の場合には数１０μｓｅｃ、分散型あるいはポリマー液晶の場合には数１
０ｍｓｅｃである。 The liquid crystal composition has different dielectric constants in the horizontal and vertical directions with respect to the molecular axis due to its material properties, so it can be easily arranged horizontally or vertically with respect to external electrolysis. it can. The liquid crystal electro-optical device uses the anisotropy of the dielectric constant to control the amount of transmitted light or the amount of scattering, thereby performing ON / OFF, that is, bright / dark display. As the liquid crystal material, a material called TN (twisted nematic) liquid crystal, STN (super twisted nematic) liquid crystal, ferroelectric liquid crystal, polymer liquid crystal, or dispersion liquid crystal is known. It is known that a liquid crystal does not react to an external voltage in an infinitely short time but takes a certain time to respond. The value is specific to each liquid crystal material. In the case of TN liquid crystal, it is several tens of msec, and in the case of STN liquid crystal, several hundred msec.
In the case of ferroelectric liquid crystal, several tens of microseconds, and in the case of dispersion type or polymer liquid crystal, several
0 msec.

液晶を利用した電気光学装置のうちでもっとも優れた画質が得られるものは、アクティ
ブマトリクス方式を用いたものであった。従来のアクティブマトリクス型の液晶電気光学
装置では、アクティブ素子として薄膜トランジスタ（ＴＦＴ）を用い、ＴＦＴにはアモル
ファスまたは多結晶型の半導体を用い、１つの画素にＰ型またはＮ型のいずれか一方のみ
のタイプのＴＦＴを用いたものであった。即ち、一般にはＮチャネル型ＴＦＴ（ＮＴＦＴ
という）を画素に直列に連結している。そして、マトリクスの信号線に信号電圧を流し、
それぞれの信号線の直交する箇所に設けられたＴＦＴに双方から信号が印加されるとＴＦ
ＴがＯＮ状態となることを利用して液晶画素のＯＮ／ＯＦＦを個別に制御するものであっ
た。このような方法によって画素の制御をおこなうことによって、コントラストの大きい
液晶電気光学装置を実現することができる。 Among electro-optical devices using liquid crystal, the one that can obtain the best image quality is one that uses an active matrix system. In a conventional active matrix type liquid crystal electro-optical device, a thin film transistor (TFT) is used as an active element, an amorphous or polycrystalline semiconductor is used for the TFT, and only one of P type and N type is used for one pixel. A type TFT was used. That is, in general, an N-channel TFT (NTFT
Are connected in series to the pixels. Then, let the signal voltage flow through the matrix signal lines,
When a signal is applied from both sides to a TFT provided at an orthogonal position of each signal line, TF
The liquid crystal pixels are individually controlled to be turned ON / OFF using the fact that T is in the ON state. By controlling the pixels by such a method, a liquid crystal electro-optical device having a large contrast can be realized.

しかしながら、このようなアクティブマトリクス方式では、明暗や色調といった、階調
表示をおこなうことは極めて難しかった。従来、階調表示は液晶の光透過性が、印加され
る電圧の大きさによって変わることを利用する方式が検討されていた。これは、例えば、
マトリクス中のＴＦＴのソース・ドレイン間に、適切な電圧を周辺回路から供給し、その
状態でゲイト電極に信号電圧を印加することによって、液晶画素にその大きさの電圧をか
けようとするものであった。 However, with such an active matrix system, it has been extremely difficult to perform gradation display such as brightness and color tone. Conventionally, for gradation display, a method utilizing the fact that the light transmittance of liquid crystal changes depending on the magnitude of an applied voltage has been studied. This is, for example,
An appropriate voltage is supplied from the peripheral circuit between the source and drain of the TFT in the matrix, and a signal voltage is applied to the gate electrode in that state, thereby applying a voltage of that magnitude to the liquid crystal pixel. there were.

しかしながら、このような方法では、例えば、ＴＦＴの不均質性やマトリクス配線の不
均質性のために、実際には液晶画素にかかる電圧は、各画素によって、最低でも数％も異
なってしまった。これに対し、例えば、液晶の光透過度の電圧依存性は、極めて非線型性
が強く、ある特定の電圧で急激に光透過性が変化するため、たとえ数％の違いでも、光透
過性が著しく異なってしまうことがあった。例えば、ＴＮ液晶ではＯＮ／ＯＦＦ状態の中
間状態の電位差は約１．２Ｖであり、１６階調を達成せんとする場合には、７５ｍＶの精
度で、電位差を制御する必要があった。そのため、実際には１６階調を達成することが限
界であった。 However, in such a method, for example, due to inhomogeneity of TFT and inhomogeneity of matrix wiring, the voltage applied to the liquid crystal pixels actually differs by several% at least depending on each pixel. On the other hand, for example, the voltage dependence of the light transmittance of the liquid crystal is extremely non-linear, and the light transmittance changes abruptly at a specific voltage. It could be very different. For example, in the TN liquid crystal, the potential difference in the intermediate state between the ON / OFF states is about 1.2 V, and in order to achieve 16 gradations, it is necessary to control the potential difference with an accuracy of 75 mV. Therefore, in reality, it was the limit to achieve 16 gradations.

このように階調表示が困難であるということは、液晶ディスプレー装置が従来の一般的
な表示装置であるＣＲＴ（陰極線管）と競争してゆく上で極めて不利であった。 Such difficulty in gradation display is extremely disadvantageous when the liquid crystal display device competes with a CRT (cathode ray tube) which is a conventional general display device.

本発明は従来、困難であった階調表示を実現させるための全く新しい方法を提案するこ
とを目的とするものである。 An object of the present invention is to propose a completely new method for realizing gradation display, which has been difficult in the past.

さて、液晶にかける電圧をアナログ的に制御することによって、その光透過性を制御す
ることが可能であることを先に述べたが、本発明人らは、液晶に電圧のかかっている時間
を制御することによって、視覚的に階調を得ることができることを見出した。 As described above, it is possible to control the light transmittance by controlling the voltage applied to the liquid crystal in an analog manner. It has been found that gradation can be obtained visually by controlling.

例えば、代表的な液晶材料であるＴＮ（ツイステッド・ネマチック）液晶を用いた場合
において、例えば、図１（ａ）において、Ａで示されるような矩形パルスを印加する場合
と、Ｃで示されるような矩形パルスを印加する場合を比べて見ると、Ａの方が明るいこと
を見出した。ここで、パルスの周期は１ｍｓｅｃとした。結果的には、Ａが最も明るく、
以下、Ｂ、Ｃ、Ｄの順であった。このことは全く予想外のことである。なぜならば、通常
の上記のＴＮ液晶材料においては、１ｍｓｅｃという時間はあまりにも短く、そのような
短時間にはＴＮ液晶は反応しないのである。したがって、いずれの場合にも液晶はＯＮ状
態を実現することは不可能なはずである。しかしながら、実際には液晶は中間的な濃さを
実現できた。 For example, when a TN (twisted nematic) liquid crystal, which is a typical liquid crystal material, is used, for example, a rectangular pulse as indicated by A in FIG. When comparing the case of applying a rectangular pulse, it was found that A was brighter. Here, the pulse period was 1 msec. As a result, A is the brightest,
Hereinafter, the order was B, C, and D. This is completely unexpected. This is because the time of 1 msec is too short in the normal TN liquid crystal material described above, and the TN liquid crystal does not react in such a short time. Therefore, in any case, it should be impossible to realize the ON state of the liquid crystal. However, in practice, the liquid crystal was able to achieve an intermediate darkness.

その具体的な原理についてはまだ詳細にわかっていない。しかしながら、本発明人らは
、この現象を利用して階調表現が可能であることを見いだしたのである。すなわち、液晶
材料が反応しないような周期で液晶材料にパルスを印加するときにパルスの幅を制御する
ことによって、中間的な明るさをデジタル制御で実現することが、まさに本発明の特徴と
するものである。本発明人らの研究の結果、このような中間的な濃度を得るためのパルス
の周期はＴＮ液晶の場合には１０ｍｓｅｃ以下が必要であることがわかった。 The specific principle is still unknown in detail. However, the present inventors have found that gradation expression is possible using this phenomenon. In other words, it is a feature of the present invention to realize intermediate brightness by digital control by controlling the pulse width when applying a pulse to the liquid crystal material at such a period that the liquid crystal material does not react. Is. As a result of the study by the present inventors, it has been found that the pulse period for obtaining such an intermediate concentration needs to be 10 msec or less in the case of the TN liquid crystal.

ここで、パルスの周期という語句について、その意味を明確にする。すなわち、この場
合には、複数のパルスを連続的に液晶に印加するのであるが、この場合のパルスの周期と
は、１つのパルスが始まってから、次のパルスが始まるまでの間の時間のことをいう。し
たがって、パルスの繰り返し周波数の逆数となる。
また、パルス幅とは、パルスが電圧状態にある時間のことをいう。したがって、図１に
おいて、例えばＣのパルス列の場合には、Ｔがパルスの周期であり、τがパルス幅である
。 Here, the meaning of the phrase “pulse period” is clarified. That is, in this case, a plurality of pulses are continuously applied to the liquid crystal. In this case, the period of the pulse is the time between the start of one pulse and the start of the next pulse. That means. Therefore, it is the reciprocal of the pulse repetition frequency.
The pulse width refers to the time during which the pulse is in a voltage state. Therefore, in FIG. 1, for example, in the case of a C pulse train, T is the pulse period and τ is the pulse width.

同様な効果は、ＳＴＮ液晶においても、強誘電性液晶においても、また、ポリマー液晶
あるいは分散型液晶においても見られた。いずれも、その応答時間よりも短い周期のパル
スを加えることによって、中間的な色調が得られることが明らかになった。すなわち、Ｓ
ＴＮ液晶においては、１００ｍｓｅｃ以下、のぞましくは１０ｍｓｅｃ以下、強誘電性液
晶においては１０μｓｅｃ以下、のぞましくは１μｓｅｃ以下、ポリマー液晶あるいは分
散型液晶においては１０ｍｓｅｃ以下、のぞましくは１ｍｓｅｃ以下の周期のパルスを加
えることによって、階調表示が得られた。 Similar effects were observed in STN liquid crystals, ferroelectric liquid crystals, polymer liquid crystals, and dispersed liquid crystals. In both cases, it was revealed that an intermediate color tone can be obtained by applying a pulse having a cycle shorter than the response time. That is, S
TN liquid crystal is 100 msec or less, preferably 10 msec or less, ferroelectric liquid crystal is 10 μsec or less, preferably 1 μsec or less, polymer liquid crystal or dispersed liquid crystal is 10 msec or less, preferably 1 msec. A gradation display was obtained by applying a pulse having the following cycle.

通常は、テレビ等の画像では１秒間に３０枚の静止画が次々に繰り出されて動画を形成
する。したがって、１枚の静止画が継続する時間は約３０ｍｓｅｃである。この時間は人
間の目にはあまりにも早すぎて、文字通り『目にも止まらない』時間であり、結果として
、視覚的には静止画を１枚１枚識別することはできない。ともかく、通常の動画を得るに
は、１枚の静止画は長くても１００ｍｓｅｃ以上継続することはできない。 Usually, in the case of an image on a television or the like, 30 still images are successively drawn out per second to form a moving image. Therefore, the time for one still image to continue is about 30 msec. This time is too early for the human eye and is literally “not even the eye”, and as a result, it is impossible to visually identify each still image. In any case, in order to obtain a normal moving image, a single still image cannot be continued for 100 msec or longer.

本発明を利用して２５６階調の階調表示をおこなうとすれば、例えば、Ｔ＝３ｍｓｅｃ
とすれば、この３ｍｓｅｃの時間を、少なくとも２５６分割しうるパルス電圧印加方法を
、画素に電圧を印加する方法として採用する必要がある。すなわち、最短で３ｍｓｅｃ／
２５６＝１１．７μｓｅｃのパルス状の電圧が画素にかかるような回路を組む必要がある
。実際には、図３に示すように、パルスのデューティー比τ／Ｔと液晶画素の光透過性は
非線型的な関係であり、２５６階調を得るためには、さらに、パルスのデューティー比を
細かく制御することが必要である。 If 256 gradation display is performed using the present invention, for example, T = 3 msec.
If so, it is necessary to adopt a pulse voltage application method capable of dividing this 3 msec time into at least 256 as a method for applying a voltage to the pixel. That is, the shortest 3 msec /
It is necessary to build a circuit in which a pulse voltage of 256 = 11.7 μsec is applied to the pixel. Actually, as shown in FIG. 3, the duty ratio τ / T of the pulse and the light transmittance of the liquid crystal pixel are in a non-linear relationship. In order to obtain 256 gradations, the duty ratio of the pulse is further increased. Fine control is necessary.

しかも、実際の画像表示をおこなう場合には、他の画素も考慮しなければならない。実
際の画像表示装置では、例えば４００行もの行がある。すなわち、後に述べるように、マ
トリクスのアクティブ素子は１００ｎｓｅｃという極短応答性が求められる。そこで、そ
のような短時間応答性を有する回路の例を図４に示し、以下、その説明をする。 In addition, when actual image display is performed, other pixels must be taken into consideration. In an actual image display device, for example, there are 400 rows. That is, as will be described later, the active element of the matrix is required to have an extremely short response of 100 nsec. An example of a circuit having such a short-time response is shown in FIG. 4 and will be described below.

図４は本発明を実施するために必要な液晶表示装置のアクティブマトリクスの回路の例
を示す。本発明では、アクティブ素子は１００ｎｓｅｃ以下の短時間で応答することが要
求されるので高速動作する回路を組む必要がある。そのためには従来のようにＮＴＦＴあ
るいはＰＴＦＴだけでスイッチングをおこなうのではなく、図４に示されるようにＮＴＦ
ＴとＰＴＦＴとが相補的に動作するように構成された、インバータ型の回路を用いること
が必要である。 FIG. 4 shows an example of an active matrix circuit of a liquid crystal display device necessary for carrying out the present invention. In the present invention, since the active element is required to respond in a short time of 100 nsec or less, it is necessary to build a circuit that operates at high speed. For this purpose, switching is not performed only by NTFT or PTFT as in the prior art, but NTF as shown in FIG.
It is necessary to use an inverter-type circuit configured so that T and PTFT operate in a complementary manner.

この例ではＮ×Ｍのマトリクスの例を示したものであるが、煩雑さをさけるために、そ
のうちのｎ行ｍ列近傍のみを示した。これと同じものを上下左右に展開すれば完全なもの
が得られる。 In this example, an example of an N × M matrix is shown, but only the vicinity of n rows and m columns is shown in order to avoid complexity. If the same thing is developed up, down, left and right, a complete one can be obtained.

図４には、４つのインバータ回路が描かれている。各インバータ回路は少なくとも１つ
のＮＴＦＴと少なくとも１つのＰＴＦＴから構成される。ＴＦＴの数は、不良が存在した
場合に備えて、さらに増やしても構わない。この回路では、ＮＴＦＴとＰＴＦＴのゲイト
電極が信号線Ｘ_n に接続され、また、このＮＴＦＴとＰＴＦＴのソースあるいはドレイン
の一方は互いに接続され、これは画素Ｚ_n,m の電極に接続される。そして、このＮＴＦＴ
およびＰＴＦＴの他方のソースあるいはドレインは、それぞれ、信号線Ｙ _m とＹ_m に接続
されている。以下では、信号線Ｘ_1,Ｘ_2,..Ｘ_N を、集合的に、あるいは個別にＸ線とよび
、信号線Ｙ_1,Ｙ_2,..Ｙ_M を、集合的に、あるいは個別にＹ線とよぶ。また、図では画素の
キャパシタと並列に人為的にキャパシタが挿入されている。このとき挿入されたキャパシ
タは自然放電によって、画素の電圧が低下する速度を減速せしめる作用を有する。画素の
電圧の降下は画素のばらつきによって決定されるものであるので、特に本発明のように、
画素に印加される電圧が一定のものとして階調表示をおこなおうとする発明においては、
画質の低下を招くものである。しかしながら、このように画素に並列にキャパシタを挿入
することにより、画素のばらつきによる電圧降下は著しく抑えることができ、高画質を得
ることができる。 FIG. 4 shows four inverter circuits. Each inverter circuit includes at least one NTFT and at least one PTFT. The number of TFTs may be further increased in case there is a defect. In this circuit, the gate electrodes of NTFT and PTFT are connected to the signal line X _n , and one of the source or drain of NTFT and PTFT is connected to each other, which is connected to the electrode of pixel Z _{n, m} . And this NTFT
And the other of the source or drain of the PTFT, respectively, are connected to the signal line Y _m and Y _m. In the following, signal lines X _1, X _{2, ..} X _N are collectively or individually referred to as X-rays, and signal lines Y _1, Y _{2, ..} Y _M are collectively or individually This is called Y line. In the figure, a capacitor is artificially inserted in parallel with the capacitor of the pixel. The capacitor inserted at this time has a function of decelerating the speed at which the voltage of the pixel decreases due to natural discharge. Since the voltage drop of the pixel is determined by the variation of the pixel, particularly as in the present invention,
In the invention in which gradation display is performed with the voltage applied to the pixel being constant,
The image quality is degraded. However, by inserting a capacitor in parallel with the pixel in this way, a voltage drop due to pixel variation can be remarkably suppressed, and high image quality can be obtained.

次に、このような回路を用いた場合の回路の動作例を図１（ｂ）および図２を用いて説
明する。このマトリクス回路は図１（ａ）に示されるようなパルス状の電圧を液晶セルに
印加するように動作する必要がある。そこで、このようなパルスを発生するためにＸ線お
よびＹ線に印加される信号電圧の概要を図１（ｂ）に示す。例として、４００×６４０の
マトリクスを考える。 Next, an example of the operation of the circuit when such a circuit is used will be described with reference to FIGS. This matrix circuit needs to operate so as to apply a pulse voltage as shown in FIG. 1A to the liquid crystal cell. Accordingly, FIG. 1B shows an outline of signal voltages applied to the X-ray and the Y-line in order to generate such a pulse. As an example, consider a 400 × 640 matrix.

Ｘ線に印加される信号は、例えばＸ_n 線の場合は、Ｖ（Ｘ_n ）で示されるが、これは、
周期Ｔで繰り返されるひとまとまりのパルスの中に、実は２５６個のパルス（以下、サブ
パルスという）が含まれており、さらにその２５６個のサブパルスのそれぞれは、４００
個の要素が入ったパルス列から構成されていることがわかる。ここで、４００という数字
はマトリクスの行数である。したがって、Ｘ線に印加されるパルスの最小単位はＴ＝３ｍ
ｓｅｃとすれば、２９ｎｓｅｃである。 The signal applied to the X-ray is indicated by V (X _n ) in the case of the X _n ray, for example.
In a group of pulses repeated at the period T, actually, 256 pulses (hereinafter referred to as sub-pulses) are included, and each of the 256 sub-pulses is 400.
It can be seen that it is composed of a pulse train containing individual elements. Here, the number 400 is the number of rows in the matrix. Therefore, the minimum unit of pulses applied to X-rays is T = 3 m
If it is sec, it is 29 nsec.

一方、Ｙ線には、時間Ｔ／２５６の間に、図のＶ（Ｙ₁ ）、Ｖ（Ｙ_m ）、Ｖ（Ｙ_m+1 ）
、Ｖ（Ｙ₄₀₀ ）で示されるようなパルスが、それぞれのタイミングをずらして印加される
。このパルスは、上記Ｘ線に印加されるパルスの最小単位パルスよりもさらに短い必要が
ある。結局、時間Ｔの間には、各Ｙ線には、２５６回パルスが印加される。さらに、信号
線Ｙ_m と対に設けられた信号線Ｙ _m には、図１（Ｃ）に示されるように、信号線Ｙ_m に印
加される信号を補完するような信号が印加される。以下の説明では、いちいち、Ｙ _m の信
号については説明しなくとも、Ｙ_m の信号を補完するような（逆相の）信号が加えられる
ものとする。 On the other hand, the Y line shows V (Y ₁ ), V (Y _m ), V (Y _{m + 1} ) in the figure during the time T / 256.
, V (Y ₄₀₀ ) are applied at different timings. This pulse needs to be shorter than the minimum unit pulse of the pulse applied to the X-ray. Eventually, during time T, 256 pulses are applied to each Y line. Further, the signal line Y _m and are diametrically opposed to the signal line Y _m, as shown in FIG. 1 (C), signals to complement signals applied to the signal line Y _m is applied. In the following description, each time, the signals Y _m is not necessary to description, it is assumed that (reversed phase) signal as to complement the signal of Y _m is added.

次に、実際の回路の動作を図２に基づいて説明する。まず、第１のサブパルスがそれぞ
れのＸ線に印加される。当然のことながら、これらのサブパルスはＸ線ごとに異なる。一
方、Ｙ線には、先に述べたように、パルスが最初にＹ₁ 、次にＹ₂ というように順々に印
加されてゆく。まず、パルスがＹ₁ に印加されたときを考える。このとき、画素Ｚ_1,1 に
接続されている、アクティブ素子はＯＦＦ状態となる。すなわち、Ｙ₁ は電圧状態（Ｖ_H
）であり、かつＹ ₁ は電圧状態でない（Ｖ_L ）ので、ＰＴＦＴとＮＴＦＴはインバータと
して動作する状態になる。さらにインバータの入力Ｘ₁ はＶ_H であるから、出力は反転し
てＶ_L となる。次いで、Ｙ₂ に電圧が加わるのであるが、このとき、画素Ｚ_1,2 には電圧
のかかった状態となる。すなわち、インバータの入力Ｘ₁ はＶ_L であるからである。そし
て、その後、Ｘ₁ はＶ_L を保ったまま、Ｙ₂ はＶ_L にＹ ₂ はＶ_H に信号が反転する。する
と、ＰＴＦＴとＮＴＦＴはインバータではなく、バッファーとして機能する。そして、こ
のとき、Ｘ₁ はＶ_L であるので、この回路は動作せず、したがって、液晶セルに蓄えられ
た電荷は保持される。その後、Ｘ₁ には、Ｖ_L あるいはＶ_H の信号が加えられるが、どち
らの信号が加えられた場合であっても、この回路は動作しない。したがって、液晶セルに
蓄えられた電荷は保持され続ける。この状態は、少なくとも、次にＹ₁ がＶ_H に、Ｙ ₁ が
Ｖ_L になるまで持続する。同様に、Ｚ_1,m もＺ_1,m+1 もＺ_1,400 も、電圧状態となる、そ
の状態を持続することとなる。 Next, the actual operation of the circuit will be described with reference to FIG. First, a first sub-pulse is applied to each X-ray. Of course, these sub-pulses are different for each X-ray. On the other hand, as described above, pulses are sequentially applied to the Y line in the order of Y ₁ and then Y ₂ . First, consider when a pulse is applied to Y ₁ . At this time, the active element connected to the pixel Z _1,1 is turned off. That is, Y ₁ is a voltage state (V _H
And Y ₁ is not in a voltage state (V _L ), so PTFT and NTFT are in a state of operating as an inverter. Further, since the input X ₁ of the inverter is V _H , the output is inverted to V _L. Next, a voltage is applied to Y _2. At this time, a voltage is applied to the pixels Z ₁ and ₂ . That is, the input X ₁ of the inverter is V _L. Thereafter, X ₁ is keeping the V _L, Y ₂ is Y ₂ signal is inverted V _H to V _L. Then, PTFT and NTFT function not as an inverter but as a buffer. At this time, since X ₁ is V _L , this circuit does not operate, and therefore the charge stored in the liquid crystal cell is retained. Thereafter, a signal of V _L or V _H is applied to X ₁ , but this circuit does not operate regardless of which signal is applied. Therefore, the electric charge stored in the liquid crystal cell continues to be retained. This state lasts at least until Y ₁ is then V _H and Y ₁ is V _L. Similarly, Z _{1, m,} Z _{1, m + 1,} and Z _1,400 are in a voltage state, and the state is maintained.

このようにして、パルスが順々に印加されてゆき、Ｙ_m に印加された場合を考える。今
、４つの画素Ｚ_n,m 、Ｚ_n,m+1 、Ｚ_n+1,m 、Ｚ_n+1,m+1 に注目しているとすれば、Ｘ_n お
よびＸ_n+1 の第１のサブパルスのｍ番目および（ｍ＋１）番目に注目すればよい。Ｘ_n も
Ｘ_n+1 もｍ番目はＶ_L なので、画素Ｚ_n,m 、Ｚ_n+1,m は電圧（充電）状態になる。ついで
、Ｙ_m+1 にパルスが印加される。Ｘ_n もＸ_n+1 も（ｍ＋１）番目はＶ_L なので、この場合
も画素Ｚ_n,m+1 、Ｚ_n+1,m+1 は充電状態となる。 Consider the case where pulses are sequentially applied in this way and applied to Y _m . If we are now paying attention to the four pixels Z _{n, m} , Z _{n, m + 1} , Z _{n + 1, m} , Z _{n + 1, m + 1} , the X _n and X _{n + 1} It is only necessary to pay attention to the mth and (m + 1) th sub-pulses. Since both X _n and X _{n + 1} are _VL , the pixels Z _{n, m} and Z _{n + 1, m} are in a voltage (charge) state. A pulse is then applied to Y _{m + 1} . Since both _Xn and _{Xn + 1} are (m + 1) th V _L , the pixels Z _{n, m + 1} and Z _{n + 1, m + 1} are in the charged state in this case as well.

次に、図では省略されているが、第２のサブパルスが来たものとする。このとき、Ｘ_n
もＸ_n+1 もｍ番目および（ｍ＋１）番目がＶ_L ならば、充電状態がなくならず、以上４つ
の画素は引き続き電圧状態を継続する。その後、第（ｈ−１）のサブパルスまでは、４つ
の画素とも電圧状態が継続したものとする。 Next, although omitted in the figure, it is assumed that the second sub-pulse has come. At this time, X _n
If both the _{Xn + 1} and the (m + 1) th are V _L , the charged state is not lost, and the four pixels continue to be in the voltage state. Thereafter, it is assumed that the voltage state of all four pixels continues until the (h−1) th sub-pulse.

次に、サブパルスが進んで、第ｈのサブパルスが来たものとする。図では煩雑さを避け
るためにｍ番目および（ｍ＋１）番目以外は省略した。このとき、Ｘ_n もＸ_n+1 もｍ番目
はＶ_L なので、画素Ｚ_n,m 、Ｚ_n+1,m は電圧状態を継続する。しかし、Ｘ_n+1 には（ｍ＋
１）番目がＶ_H であるので、画素Ｚ_n+1,m は電圧状態が継続するものの、画素Ｚ_n+1,m+1
は、アクティブ素子の出力が電圧状態でなくなり、蓄えられていた電荷が放出され、電圧
状態は中断される。 Next, it is assumed that the sub-pulse has advanced and the h-th sub-pulse has come. In the figure, except m-th and (m + 1) -th are omitted to avoid complexity. At this time, since both X _n and X _{n + 1} are _VL , the pixels Z _{n, m} and Z _{n + 1, m} continue to be in a voltage state. However, X _{n + 1} has (m +
1) Since the second is V _H , the pixel Z _{n + 1, m} remains in the voltage state, but the pixel Z _{n + 1, m + 1}
The output of the active element is no longer in voltage state, the stored charge is released, and the voltage state is interrupted.

さらに、第ｉのサブパルスが来たときには、Ｘ_n の（ｍ＋１）番目はＶ_H となったので
、Ｚ_n,m+1 の充電状態は解除される。以下、第ｊおよび第ｋのサブパルスにおいて、それ
ぞれ、Ｘ_n+1 、Ｘ_n のｍ番目がＶ_H となったので、画素Ｚ_n,m 、Ｚ_n+1,m の充電状態がぞ
れぞれ、第ｋ、第ｊのサブパルス中に中断される。このような過程を経ることによって、
図２のＶ（Ｚ）に示すように、各画素ごとに電圧状態の時間をデジタル的にコントロール
できる。 Further, when the sub-pulses of the i has come, the X _n (m + 1) -th so becomes V _H, Z _n, the state of charge of the _{m + 1} is canceled. In the following, in the j-th and k-th sub-pulses, since the m-th of X _{n + 1} and X _n becomes V _{H ,} the charging states of the pixels Z _{n, m} and Z _{n + 1, m respectively.} And interrupted during the kth and jth subpulses. By going through this process,
As shown in V (Z) of FIG. 2, the voltage state time can be digitally controlled for each pixel.

このような動作を繰り返すことにより、各画素に加わる電圧パルスの幅を図１（ａ）の
ように任意に制御することができる。 By repeating such an operation, the width of the voltage pulse applied to each pixel can be arbitrarily controlled as shown in FIG.

以上の説明から明らかなように、本発明を実施するにあたっては、上記のようなサブパ
ルスは、明確に定義できるパルス状のものでなければならないわけではない。説明を簡単
にするために、サブパルスという概念を持ち出したが、特に、サブパルスとサブパルスの
間が明確でなく、信号としては、ほとんど境界のないものであっても、本発明を実施でき
ることはあきらかである。さらに、説明をわかりやすくするために、信号のゼロレベルと
電圧レベルを明確にしたが、これは、液晶あるいはＴＦＴのしきい値電圧以下であるか、
以上であるかという問題だけであるので、絶対にゼロである必要はない。また、電圧とは
任意の点の電位を基準とした相対的な物理量であるので、以上の例において、パルスは逆
の極性を持つものであっても、構わないことは明らかであろう。さらに、画素の対向電極
に適当なオフセット電圧を加えても構わない。また、以上の例では、画面は１行づつ順に
走査されていったが、最初にＹ_1,Ｙ_3,Ｙ_5,... というように走査し、その後、Ｙ_2,Ｙ_4,Ｙ
_6,..というように走査する、いわゆる飛び越し走査法も可能であることは言うまでもない
。 As is apparent from the above description, in implementing the present invention, the sub-pulses as described above do not have to be clearly pulsed. For the sake of simplicity, the concept of sub-pulses has been introduced. In particular, it is obvious that the present invention can be implemented even when there is no clear boundary between sub-pulses and there is almost no signal. is there. Furthermore, in order to make the explanation easy to understand, the zero level and the voltage level of the signal are clarified, but this is below the threshold voltage of the liquid crystal or TFT,
Since it is only a question whether it is above, it does not have to be absolutely zero. In addition, since the voltage is a relative physical quantity based on the potential at an arbitrary point, it is obvious that the pulse may have an opposite polarity in the above example. Furthermore, an appropriate offset voltage may be applied to the counter electrode of the pixel. In the above example, the screen has were being scanned line by line in order, first _{Y 1, Y 3, Y 5} , ... to the scanning and so, then, Y _2, Y _4, Y
_{6 is} scanned and so on _.., it is needless to say possible so-called interlaced scanning method.

本発明では、従来のアナログ方式の階調表示に対し、デジタル方式の階調表示を行うこ
とを特徴としている。その効果として、例えば６４０×４００ドットの画素数を有する液
晶電気光学装置を想定したばあい、合計２５６，０００個のＴＦＴすべての特性をばらつ
き無く作製することは、非常に困難を有し、現実的には量産性、歩留りを考慮すると、１
６階調表示が限界と考えられているのに対し、本発明のように、全くアナログ的な信号を
加えることなく純粋にデジタル制御のみで階調表示することにより、２５６階調表示以上
の階調表示が可能となった。完全なデジタル表示であるので、ＴＦＴの特性ばらつきによ
る階調の曖昧さは全くなくなり、したがって、ＴＦＴのばらつきが少々あっても、極めて
均質な階調表示が可能であった。したがって、従来はばらつきの少ないＴＦＴを得るため
に極めて歩留りが悪かったのに対し、本発明によって、ＴＦＴの歩留りがさほど問題とさ
れなくなったため、液晶装置の歩留りは向上し、作製コストも著しく抑えることができた
。 The present invention is characterized in that digital gradation display is performed in contrast to the conventional analog gradation display. As an effect, for example, when a liquid crystal electro-optical device having a pixel number of 640 × 400 dots is assumed, it is very difficult to produce the characteristics of all the 256,000 TFTs without variation. In terms of mass productivity and yield,
While six gradation display is considered to be the limit, as in the present invention, gradation display is more than 256 gradation display by performing gradation display purely by digital control without adding any analog signal. Key display is now possible. Since the display is a complete digital display, there is no ambiguity in gradation due to variations in TFT characteristics. Therefore, even with slight variations in TFT, extremely uniform gradation display is possible. Therefore, in the past, the yield was extremely poor in order to obtain TFTs with little variation, but with the present invention, the yield of TFTs was not so much a problem, so the yield of liquid crystal devices was improved and the manufacturing cost was remarkably suppressed. I was able to.

例えば６４０×４００ドットの２５６，０００組のＴＦＴを３００ｍｍ角に作成した液
晶電気光学装置に対し通常のアナログ的な階調表示を行った場合、ＴＦＴの特性ばらつき
が約±１０％存在するために、１６階調表示が限界であった。しかしながら、本発明によ
るデジタル階調表示をおこなった場合、ＴＦＴ素子の特性ばらつきの影響を受けにくいた
めに、２５６階調表示まで可能になりカラー表示ではなんと１６，７７７，２１６色の多
彩であり微妙な色彩の表示が実現できている。テレビ映像の様なソフトを映す場合、例え
ば同一色からなる『岩』でもその微細な窪み等から微妙に色合いが異なる。自然の色彩に
近い表示を行おうとした場合、１６階調では困難を要する。本発明による階調表示によっ
て、これらの微細な色調の変化を付けることが可能になった。 For example, when a normal analog gradation display is performed on a liquid crystal electro-optical device in which 256,000 TFTs of 640 × 400 dots are formed in a 300 mm square, there is about ± 10% variation in TFT characteristics. 16 gradation display was the limit. However, when digital gradation display according to the present invention is performed, it is difficult to be affected by variations in characteristics of TFT elements, and therefore, it is possible to display up to 256 gradations, and in color display, there are a wide variety of 16,777,216 colors. Display of various colors. When projecting software such as television images, for example, even the “rock” of the same color has a slightly different hue due to its fine depressions. When a display close to natural colors is to be displayed, difficulty is required with 16 gradations. The gradation display according to the present invention makes it possible to add these minute color tone changes.

本発明の実施例では、シリコンを用いたＴＦＴを中心に説明を加えたが、ゲルマニウム
を用いたＴＦＴも同様に使用できる。とくに、単結晶ゲルマニウムの電子移動度は３６０
０ｃｍ² ／Ｖｓ、ホール移動度は１８００ｃｍ² ／Ｖｓと、単結晶シリコンの値（電子移
動度で１３５０ｃｍ² ／Ｖｓ、ホール移動度で４８０ｃｍ² ／Ｖｓ）の特性を上回ってい
るため、高速動作が要求される本発明を実行する上で極めて優れた材料である。また、ゲ
ルマニウムは非晶質状態から結晶状態へ遷移する温度がシリコンに比べて低く、低温プロ
セスに向いている。また、結晶成長の際の核発生率が小さく、したがって、一般に、多結
晶成長させた場合には大きな結晶が得られる。このようにゲルマニウムはシリコンと比べ
ても遜色のない特性を有している。 In the embodiments of the present invention, the description has been made with a focus on TFTs using silicon, but TFTs using germanium can be used as well. In particular, the electron mobility of single crystal germanium is 360.
0 cm ² / Vs, since the hole mobility is higher than the 1800 cm ² / Vs, the single crystal silicon value (1350 cm ² / Vs in electron mobility, 480 cm ² / Vs in hole mobility) properties of a high-speed operation It is an extremely excellent material for carrying out the required present invention. Further, germanium has a lower transition temperature from an amorphous state to a crystalline state than silicon, and is suitable for a low temperature process. In addition, the nucleation rate during crystal growth is small, so that generally large crystals can be obtained when polycrystalline growth is performed. Thus, germanium has characteristics comparable to silicon.

本発明の技術思想を説明するために、主として液晶を用いた電気光学装置、特に表示装
置を例として説明を加えたが、本発明の思想を適用するには、なにも表示装置である必要
はなく、いわゆるプロジェクション型テレビやその他の光スイッチ、光シャッターであっ
てもよい。さらに、電気光学材料も液晶に限らず、電界、電圧等の電気的な影響を受けて
光学的な特性の変わるものであれば、本発明を適用できることは明らかであろう。 In order to explain the technical idea of the present invention, an electro-optical device using liquid crystal, particularly a display device, has been described as an example, but in order to apply the idea of the present invention, it is necessary to be a display device. It may be a so-called projection television, other optical switch, or optical shutter. Furthermore, the electro-optic material is not limited to liquid crystal, and it will be apparent that the present invention can be applied to any material whose optical characteristics change due to electric influences such as electric field and voltage.

本実施例では図４に示すような回路構成を用いた液晶表示装置を用いて、壁掛けテレビ
を作製したので、その説明を行う。またその際のＴＦＴは、レーザーアニールを用いた多
結晶シリコンとした。 In this embodiment, a wall-mounted television is manufactured using a liquid crystal display device having a circuit configuration as shown in FIG. The TFT at that time was polycrystalline silicon using laser annealing.

この回路構成に対応する実際の電極等の配置構成を１つの画素について、図５に示して
いる。まず、本実施例で使用する液晶パネルの作製方法を図６を使用して説明する。図６
（Ａ）において、石英ガラス等の高価でない７００℃以下、例えば約６００℃の熱処理に
耐え得るガラス５０上にマグネトロンＲＦ（高周波) スパッタ法を用いてブロッキング層
５１としての酸化珪素膜を１００〜３００ｎｍの厚さに作製する。プロセス条件は酸素１
００％雰囲気、成膜温度１５０℃、出力４００〜８００Ｗ、圧力０．５Ｐａとした。タ−
ゲットに石英または単結晶シリコンを用いた成膜速度は３〜１０ｎｍ／分であった。 An arrangement configuration of actual electrodes and the like corresponding to this circuit configuration is shown in FIG. 5 for one pixel. First, a method for manufacturing a liquid crystal panel used in this embodiment will be described with reference to FIGS. FIG.
In (A), a silicon oxide film as a blocking layer 51 is formed on a glass 50 that can withstand a heat treatment of less expensive 700 ° C. or less, for example, about 600 ° C. such as quartz glass, using a magnetron RF (radio frequency) sputtering method to 100 to 300 nm. The thickness is made. Process conditions are oxygen 1
The atmosphere was 00%, the film formation temperature was 150 ° C., the output was 400 to 800 W, and the pressure was 0.5 Pa. Tar
The deposition rate using quartz or single crystal silicon for the get was 3 to 10 nm / min.

この上にシリコン膜をプラズマＣＶＤ法により珪素膜５２を作製した。成膜温度は２５
０℃〜３５０℃で行い本実施例では３２０℃とし、モノシラン(SiH₄)を用いた。モノシラ
ン(SiH₄)に限らず、ジシラン(Si₂H₆) またトリシラン(Si₃H₈) を用いてもよい。これらを
ＰＣＶＤ装置内に３Ｐａの圧力で導入し、１３．５６ＭＨｚの高周波電力を加えて成膜し
た。この際、高周波電力は０．０２〜０．１０Ｗ／ｃｍ² が適当であり、本実施例では０
．０５５Ｗ／ｃｍ² を用いた。また、モノシラン(SiH₄)の流量は２０ＳＣＣＭとし、その
時の成膜速度は約１２ｎｍ/ 分であった。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電
圧（Ｖth）を概略同一に制御するため、ホウ素をジボランを用いて１×10¹⁵〜１×10¹⁸cm
^-3の濃度として成膜中に添加してもよい。またＴＦＴのチャネル領域となるシリコン層の
成膜にはこのプラズマＣＶＤだけでなく、スパッタ法、減圧ＣＶＤ法を用いても
良く、以下にその方法を簡単に述べる。 A silicon film 52 was formed on the silicon film by plasma CVD. Deposition temperature is 25
In this embodiment, the temperature was set to 320 ° C., and monosilane (SiH ₄ ) was used. Not only monosilane (SiH ₄ ) but also disilane (Si ₂ H ₆ ) or trisilane (Si ₃ H ₈ ) may be used. These were introduced into a PCVD apparatus at a pressure of 3 Pa, and a high frequency power of 13.56 MHz was applied to form a film. At this time, 0.02 to 0.10 W / cm ² is appropriate for the high-frequency power.
. 055 W / cm ² was used. The flow rate of monosilane (SiH ₄ ) was 20 SCCM, and the deposition rate at that time was about 12 nm / min. In order to control the threshold voltage (Vth) of PTFT and NTFT to be approximately the same, boron is used from 1 × 10 ¹⁵ to 1 × 10 ¹⁸ cm using diborane.
A concentration of ⁻³ may be added during film formation. Further, not only this plasma CVD but also sputtering or low pressure CVD may be used for forming a silicon layer which becomes a channel region of the TFT, and the method will be briefly described below.

スパッタ法で行う場合、スパッタ前の背圧を１×10^-5Ｐａ以下とし、単結晶シリコンを
タ−ゲットとして、アルゴンに水素を２０〜８０％混入した雰囲気で行った。例えばアル
ゴン２０％、水素８０％とした。成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであった。 When the sputtering method is used, the back pressure before sputtering is set to 1 × 10 ⁻⁵ Pa or less, the target is single crystal silicon, and the atmosphere is mixed with 20 to 80% hydrogen in argon. For example, 20% argon and 80% hydrogen. The film forming temperature was 150 ° C., the frequency was 13.56 MHz, the sputtering output was 400 to 800 W, and the pressure was 0.5 Pa.

減圧気相法で形成する場合、結晶化温度よりも１００〜２００℃低い４５０〜５５０℃
、例えば５３０℃でジシラン(Si₂H₆) またはトリシラン(Si₃H₈) をＣＶＤ装置に供給して
成膜した。反応炉内圧力は３０〜３００Ｐａとした。成膜速度は５〜２５ｎｍ/ 分であっ
た。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧（Ｖth）を概略同一に制御するため
、ホウ素をジボランを用いて１×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜中に添加してもよ
い。 When formed by a vacuum gas phase method, 450 to 550 ° C., which is 100 to 200 ° C. lower than the crystallization temperature.
For example, disilane (Si ₂ H ₆ ) or trisilane (Si ₃ H ₈ ) was supplied to a CVD apparatus at 530 ° C. to form a film. The pressure in the reactor was 30 to 300 Pa. The film formation rate was 5 to 25 nm / min. In order to control the threshold voltage (Vth) of PTFT and NTFT to be approximately the same, boron may be added during film formation at a concentration of 1 × 10 ¹⁵ to 1 × 10 ¹⁸ cm ⁻³ using diborane. .

これらの方法によって形成された被膜は、酸素が５×10²¹cm^-3以下であることが好まし
い。結晶化を助長させるためには、酸素濃度を７×10¹⁹cm^-3以下、好ましくは１×10¹⁹cm
^-3以下とすることが望ましいが、少なすぎると、バックライトによりオフ状態のリ−ク電
流が増加してしまうため、この濃度を選択した。この酸素濃度が高いと、結晶化させにく
く、レーザーアニ−ル温度を高くまたはレーザーアニ−ル時間を長くしなければならない
。水素は４×10²⁰cm^-3であり、珪素４×10²²cm^-3として比較すると１原子％であった。 The film formed by these methods preferably has oxygen of 5 × 10 ²¹ cm ⁻³ or less. In order to promote crystallization, the oxygen concentration is 7 × 10 ¹⁹ cm ⁻³ or less, preferably 1 × 10 ¹⁹ cm.
^-3 or less is desirable, but if it is too small, the leakage current in the off state is increased by the backlight, so this concentration was selected. If this oxygen concentration is high, crystallization is difficult and the laser annealing temperature must be increased or the laser annealing time must be increased. Hydrogen was 4 × 10 ²⁰ cm ⁻³ , and compared with silicon 4 × 10 ²² cm ⁻³ , it was 1 atomic%.

また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を７×10¹⁹cm
^-3以下、好ましくは１×10¹⁹cm^-3以下とし、ピクセル構成するＴＦＴのチャネル形成領域
のみに酸素をイオン注入法により５×10²⁰〜５×10²¹cm^-3となるように添加してもよい。
上記方法によって、アモルファス状態の珪素膜を５０〜５００ｎｍ、本実施例では１００
ｎｍの厚さに成膜した。 In addition, the oxygen concentration is set to 7 × 10 ¹⁹ cm in order to promote crystallization to the source and drain.
⁻³ or less, preferably 1 × 10 ¹⁹ cm ⁻³ or less, and oxygen is added only to the channel formation region of the TFT constituting the pixel so as to be 5 × 10 ^{20 to} 5 × 10 ²¹ cm ⁻³ by ion implantation. May be.
By the above method, the amorphous silicon film is 50 to 500 nm, in this embodiment 100
The film was formed to a thickness of nm.

その後、フォトレジスト５３をマスクＰ１を用いてソース・ドレイン領域のみ開孔した
パターンを形成した。その上に、プラズマＣＶＤ法によりｎ型の活性層となる珪素膜５４
を作製した。成膜温度は２５０℃〜３５０℃でおこない、本実施例では３２０℃とし、モ
ノシラン(SiH₄)とモノシランベースのフォスフィン(PH₃) ３％濃度のものを用いた。これ
らをＰＣＶＤ装置内５Ｐａの圧力でに導入し、１３．５６ＭＨｚの高周波電力を加えて成
膜した。この際、高周波電力は０．０５〜０．２０Ｗ／ｃｍ² が適当であり、本実施例で
は０．１２０Ｗ／ｃｍ² を用いた。 Thereafter, a pattern in which only the source / drain regions were opened using the photoresist 53 using the mask P1 was formed. Furthermore, a silicon film 54 that becomes an n-type active layer by plasma CVD is used.
Was made. The film forming temperature was 250 ° C. to 350 ° C., and in this example, 320 ° C., and monosilane (SiH ₄ ) and monosilane-based phosphine (PH ₃ ) having a concentration of 3% were used. These were introduced into the PCVD apparatus at a pressure of 5 Pa, and a high frequency power of 13.56 MHz was applied to form a film. At this time, the high-frequency power is suitably 0.05~0.20W / cm ^2, in this embodiment using 0.120W / cm ^2.

この方法によって出来上がったｎ型シリコン層の比導電率は２×１０^-1〔Ωｃｍ^-1〕程
度となった。膜厚は５ｎｍとした。こうして、図６（Ａ）を得た。その後リフトオフ法を
用いて、レジスト５３を除去し、ソース・ドレイン領域５５、５６を形成した。 The specific conductivity of the n-type silicon layer obtained by this method was about 2 × 10 ⁻¹ [Ωcm ⁻¹ ]. The film thickness was 5 nm. In this way, FIG. 6 (A) was obtained. Thereafter, using a lift-off method, the resist 53 was removed, and source / drain regions 55 and 56 were formed.

同様のプロセスを用いて、ｐ型の活性層を形成した。その際の導入ガスは、モノシラン
(SiH₄)とモノシランベースのジボラン(B₂H₆)５％濃度のものを用いた。これらをＰＣＶＤ
装置内に４Ｐａの圧力でに導入し、１３．５６ＭＨｚの高周波電力を加えて成膜した。こ
の際、高周波電力は０．０５〜０．２０Ｗ／ｃｍ² が適当であり、本実施例では０．１２
０Ｗ／ｃｍ² を用いた。この方法によって出来上がったｐ型シリコン層の比導電率は５×
１０^-2〔Ωｃｍ^-1〕程度となった。膜厚は５ｎｍとした。こうして、図６（Ｂ）を得た。
その後Ｎ型領域と同様にリフトオフ法を用いて、ソース・ドレイン領域５９、６０を形成
した。その後、マスクＰ３を用いて珪素膜５２をエッチング除去し、Ｎチャネル型薄膜ト
ランジスタ用アイランド領域６３とＰチャネル型薄膜トランジスタ用アイランド領域６４
を形成した。 A p-type active layer was formed using the same process. In this case, the introduced gas is monosilane
(SiH ₄ ) and monosilane-based diborane (B ₂ H ₆ ) having a concentration of 5% were used. These are PCVD
The film was introduced into the apparatus at a pressure of 4 Pa, and high frequency power of 13.56 MHz was applied to form a film. At this time, 0.05 to 0.20 W / cm ² is appropriate as the high frequency power, and in this embodiment, 0.12
0 W / cm ² was used. The specific conductivity of the p-type silicon layer obtained by this method is 5 ×.
It was about 10 ⁻² [Ωcm ⁻¹ ]. The film thickness was 5 nm. Thus, FIG. 6B was obtained.
Thereafter, source / drain regions 59 and 60 were formed by using a lift-off method in the same manner as the N-type region. Thereafter, the silicon film 52 is removed by etching using the mask P3, and the N-channel thin film transistor island region 63 and the P-channel thin film transistor island region 64 are removed.
Formed.

その後、図６（Ｃ）に示すように、ＸｅＣｌエキシマレーザーを用いて、ソース・ドレ
イン・チャネル領域をレーザーアニールすると同時に、活性層にレーザードーピングを行
なった。この時のレーザーエネルギーは、閾値エネルギーが１３０ｍＪ／ｃｍ² で、膜厚
全体が溶融するには２２０ｍＪ／ｃｍ² が必要となる。しかし、最初から２２０ｍＪ／ｃ
ｍ² 以上のエネルギーを照射すると、膜中に含まれる水素が急激に放出されるために、膜
の破壊が起きる。そのために低エネルギーで最初に水素を追い出した後に溶融させる必要
がある。本実施例では最初１５０ｍＪ／ｃｍ² で水素の追い出しを行なった後、２３０ｍ
Ｊ／ｃｍ² で結晶化をおこなった。 Thereafter, as shown in FIG. 6C, the source / drain / channel regions were laser-annealed using a XeCl excimer laser, and at the same time, the active layer was laser-doped. The laser energy at this time has a threshold energy of 130 mJ / cm ² , and 220 mJ / cm ² is required to melt the entire film thickness. However, 220mJ / c from the beginning
When energy of m ² or more is irradiated, hydrogen contained in the film is suddenly released, so that the film is destroyed. For this reason, it is necessary to melt after first expelling hydrogen with low energy. In this example, hydrogen was initially purged at 150 mJ / cm ² , and then 230 m
Crystallization was performed at J / cm ² .

この上に酸化珪素膜をゲイト絶縁膜として５０〜２００ｎｍ例えば１００ｎｍの厚さに
形成した。これはブロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜
中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。 A silicon oxide film was formed thereon as a gate insulating film to a thickness of 50 to 200 nm, for example 100 nm. This was performed under the same conditions as the production of the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix sodium ions.

この後、この上側にリンが１〜５×10²¹cm^-3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン(Mo)、タングステン(W),MoSi₂ またはWSi₂との多層膜を形成
した。これを第４のフォトマスクＰ４にてパタ−ニングして図６(D) を得た。ＮＴＦＴ用
のゲイト電極６６、ＰＴＦＴ用のゲイト電極６７を形成した。例えばチャネル長７μｍ、
ゲイト電極としてリンド−プ珪素を０．２μｍ、その上にモリブデンを０．３μｍの厚さ
に形成した。同時に、図７（Ｄ’）に示すように、ゲイト配線６５とそれに並行して配置
された配線６８もパターニングした。 Thereafter, a silicon film in which phosphorus enters a concentration of 1 to 5 × 10 ²¹ cm ^{−3 on} the upper side or a multilayer of this silicon film and molybdenum (Mo), tungsten (W), MoSi ₂ or WSi ₂ thereon. A film was formed. This was patterned with a fourth photomask P4 to obtain FIG. 6 (D). A gate electrode 66 for NTFT and a gate electrode 67 for PTFT were formed. For example, channel length 7μm,
As a gate electrode, Lind-silicon was formed to a thickness of 0.2 μm, and molybdenum was formed thereon to a thickness of 0.3 μm. At the same time, as shown in FIG. 7D ′, the gate wiring 65 and the wiring 68 arranged in parallel therewith were also patterned.

また、ゲート電極材料としては、上記材料以外に、例えばアムミニウム（Ａｌ）も使用
することができる。アルミニウムを用いた場合、これを第４のフォトマスクＰ４にてパタ
−ニング後、その表面を陽極酸化することで、セルファライン工法が適用可能なため、ソ
ース・ドレインのコンタクトホールをよりゲートに近い位置に形成することが出来るため
、移動度、スレッシュホールド電圧の低減からさらにＴＦＴの特性を上げることができる
。 In addition to the above materials, for example, aluminium (Al) can be used as the gate electrode material. When aluminum is used, after patterning with a fourth photomask P4, the surface is anodized so that the self-line method can be applied. Therefore, the source / drain contact holes are closer to the gate. Since it can be formed at a position, the TFT characteristics can be further improved from the reduction of mobility and threshold voltage.

かくすると、４００℃以上にすべての工程で温度を加えることがなくＣ／ＴＦＴを作る
ことができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本
発明の大画面の液晶表示装置にきわめて適したプロセスであるといえる。 In this way, a C / TFT can be produced without applying temperature in all steps to 400 ° C. or higher. Therefore, it is not necessary to use an expensive substrate such as quartz as the substrate material, and it can be said that this process is extremely suitable for the large-screen liquid crystal display device of the present invention.

図６（Ｅ）において、層間絶縁物６９を前記したスパッタ法により酸化珪素膜の形成と
して行った。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いて
もよい。例えば０．２〜０．６μｍの厚さに形成し、その後、第５のフォトマスクＰ５を
用いて電極用の窓７９を形成した。その後、さらに、これら全体にアルミニウムを０．３
μｍの厚みにスパッタ法により形成し第６のフォトマスクＰ６を用いてリ−ド７４および
コンタクト７３、７５を作製した。こうして、図６（Ｅ）と図７（Ｅ’）を得た。その後
、表面を平坦化用有機樹脂７７、例えば透光性ポリイミド樹脂を塗布形成し、再度の電極
穴あけを第７のフォトマスクＰ７にて行った。さらに、これら全体にＩＴＯ（インジウム
酸化錫）を０．１μｍの厚みにスパッタ法により形成し第８のフォトマスクＰ８を用いて
画素電極７１を形成した。このＩＴＯは室温〜１５０℃で成膜し、２００〜４００℃の酸
素または大気中のアニ−ルにより成就した。こうして、図６（Ｆ）と図７（Ｆ’）を得た
。図７（Ｆ’）のＡ−Ａ’の断面図を図７（Ｇ）に示す。実際には、この上に液晶材料を
はさんで、対向電極が設けられ、図に示すように対向電極と電極７１の間に静電容量が生
じる。それと同時に配線６８と電極７１との間にも静電容量が生じる。そして、配線６８
を対向電極と同電位に保つことによって、図４に示したように、液晶画素に並列に容量が
挿入された回路を構成することとなる。特に本実施例のように配置することによって、配
線６８はゲイト配線６５と並行であるので、２配線間の寄生容量が少なく、したがって、
ゲイト配線を伝播する信号の減衰や遅延を減らす効果がある。 In FIG. 6E, an interlayer insulator 69 is formed as a silicon oxide film by the sputtering method described above. The silicon oxide film may be formed by LPCVD, photo CVD, or atmospheric pressure CVD. For example, the electrode window 79 is formed to a thickness of 0.2 to 0.6 μm, and then the electrode window 79 is formed using the fifth photomask P5. After that, 0.3% of aluminum is further added to the whole.
A lead 74 and contacts 73 and 75 were formed using a sixth photomask P6 formed to a thickness of μm by sputtering. Thus, FIGS. 6E and 7E ′ were obtained. After that, the surface was coated and formed with an organic resin 77 for planarization, for example, a light-transmitting polyimide resin, and electrode drilling was performed again with the seventh photomask P7. Further, ITO (indium tin oxide) was formed to a thickness of 0.1 μm on all of these by sputtering, and a pixel electrode 71 was formed using an eighth photomask P8. This ITO was formed at room temperature to 150 ° C., and was achieved by oxygen at 200 to 400 ° C. or annealing in the atmosphere. In this way, FIG. 6 (F) and FIG. 7 (F ′) were obtained. A cross-sectional view along AA ′ in FIG. 7F ′ is illustrated in FIG. Actually, a counter electrode is provided on the liquid crystal material, and a capacitance is generated between the counter electrode and the electrode 71 as shown in the figure. At the same time, a capacitance is generated between the wiring 68 and the electrode 71. And wiring 68
By keeping the same potential as the counter electrode, a circuit in which a capacitor is inserted in parallel with the liquid crystal pixel is formed as shown in FIG. In particular, by arranging as in the present embodiment, the wiring 68 is parallel to the gate wiring 65, so that the parasitic capacitance between the two wirings is small.
This has the effect of reducing the attenuation and delay of the signal propagating through the gate wiring.

また、このようにして形成された配線６８は、接地して使用される場合には、各マトリ
クスの終端に設けられる保護回路の接地線として使用できる。保護回路は、図１０に示さ
れるように、周辺の駆動回路と画素のあいだに設けられ、図１１と図１２で示されるよう
な回路をいう。いずれも画素の配線に過大な電圧がかかるとＯＮ状態となり、電圧を取り
去る作用を有する。これらの保護回路は、シリコンのようなドーピングされた、あるいは
ドーピングされていない半導体材料や、ＩＴＯのような透明導電材料、あるいは通常の配
線材料を用いて構成される。したがって、画素の回路を形成するときに同時に形成するこ
とが可能である。 Further, when the wiring 68 formed in this way is used while being grounded, it can be used as a grounding line for a protection circuit provided at the end of each matrix. As shown in FIG. 10, the protection circuit is provided between a peripheral driving circuit and a pixel, and means a circuit as shown in FIGS. In any case, when an excessive voltage is applied to the wiring of the pixel, it is turned on and has an action of removing the voltage. These protection circuits are configured using a doped or undoped semiconductor material such as silicon, a transparent conductive material such as ITO, or a normal wiring material. Therefore, it can be formed simultaneously with the formation of the pixel circuit.

このことは、例えば、図１１の各保護回路が、ＮＴＦＴやＰＴＦＴ、あるいはそれらを
あわせたＣ／ＴＦＴで構成されていることから明らかであろう。また、図１２の保護回路
はＴＦＴは使用されないが、ダイオードは、例えばＰＩＮ接合によって構成され、また、
特にツェナー特性を重視するダイオードはＮＩＮ、ＰＩＰ、あるいはＮＰＮ、ＰＮＰとい
った構造を有し、いちいち説明するまでもなく、本実施例で示した作製方法を援用するこ
とによって作製されうることは自明である。 This will be apparent from, for example, that each protection circuit in FIG. 11 is composed of NTFT, PTFT, or a C / TFT combining them. The protection circuit of FIG. 12 does not use a TFT, but the diode is configured by a PIN junction, for example.
In particular, a diode that emphasizes the zener characteristic has a structure such as NIN, PIP, NPN, or PNP, and it is obvious that it can be manufactured by using the manufacturing method shown in this embodiment without needing to explain each one. .

さて、以上のようにして得られたＴＦＴの電気的な特性はＰＴＦＴで移動度は４０（cm
²/Vs）、Ｖthは−５．９（Ｖ）で、ＮＴＦＴで移動度は８０（cm²/Vs）、Ｖthは５．０（
Ｖ）であった。 The electrical characteristics of the TFT obtained as described above are PTFT and the mobility is 40 (cm
² / Vs), Vth is −5.9 (V), the mobility of NTFT is 80 (cm ² / Vs), and Vth is 5.0 (V
V).

上記の様な方法に従って作製された液晶電気光学装置用の一方の基板を得ることが出来
た。この液晶表示装置の電極等の配置の様子を図５に示している。本発明によるインバー
タを構成するＴＦＴが信号線Ｙ₁ とＹ ₁ の間、およびＹ₂ とＹ ₂ の間に、信号線Ｘ₁ 、Ｘ
₂ に平行に設けられている。このようなマトリクス構成をを左右、上下に繰り返すことに
より、６４０×４８０、１２８０×９６０といった大画素の液晶表示装置とすることがで
きる。本実施例では１９２０×４００とした。この様にして第１の基板を得た。 One substrate for a liquid crystal electro-optical device manufactured according to the above method could be obtained. FIG. 5 shows the arrangement of electrodes and the like of this liquid crystal display device. The TFT constituting the inverter according to the present invention is connected between the signal lines Y ₁ and Y ₁ and between Y ₂ and Y ₂ with the signal lines X ₁ and X ₁ .
₂ is provided in parallel. By repeating such a matrix configuration left and right and up and down, a liquid crystal display device having a large pixel size of 640 × 480 and 1280 × 960 can be obtained. In this embodiment, it is 1920 × 400. In this way, a first substrate was obtained.

他方の基板の作製方法を図８に示す。ガラス基板上にポリイミドに黒色顔料を混合した
ポリイミド樹脂をスピンコート法を用いて１μｍの厚みに成膜し、第９のフォトマスクＰ
９を用いてブラックストライプ８１を作製した。その後、赤色顔料を混合したポリイミド
樹脂をスピンコート法を用いて１μｍの厚みに成膜し、第１０のフォトマスクＰ１０を用
いて赤色フィルター８３を作製した。同様にしてマスクＰ１１、Ｐ１２を使用し、緑色フ
ィルター８５および青色フィルター８６を作製した。これらの作製中各フィルターは３５
０℃にて窒素中で６０分の焼成を行なった。その後、やはりスピンコート法を用いて、レ
ベリング層８９を透明ポリイミドを用いて作製した。 A method for manufacturing the other substrate is shown in FIGS. A polyimide resin in which a black pigment is mixed with polyimide is formed on a glass substrate to a thickness of 1 μm by using a spin coat method, and a ninth photomask P
9 was used to produce a black stripe 81. Thereafter, a polyimide resin mixed with a red pigment was formed into a thickness of 1 μm using a spin coating method, and a red filter 83 was manufactured using a tenth photomask P10. Similarly, the green filter 85 and the blue filter 86 were produced using the masks P11 and P12. Each filter is 35 during their production.
Firing was performed in nitrogen at 0 ° C. for 60 minutes. Thereafter, the leveling layer 89 was formed using transparent polyimide, also using the spin coating method.

その後、これら全体にＩＴＯ（インジューム酸化錫）を０．１μｍの厚みにスパッタ法
により形成し第１０のフォトマスクＰ１０を用いて共通電極９０を形成した。このＩＴＯ
は室温〜１５０℃で成膜し、２００〜３００℃の酸素または大気中のアニ−ルにより成就
し、第２の基板を得た。 Thereafter, ITO (indium tin oxide) was formed to a thickness of 0.1 μm on all of them by a sputtering method, and a common electrode 90 was formed using a tenth photomask P10. This ITO
Was formed at room temperature to 150 ° C., and was accomplished by oxygen at 200 to 300 ° C. or annealing in the atmosphere to obtain a second substrate.

前記基板上に、オフセット法を用いて、ポリイミド前駆体を印刷し、非酸化性雰囲気た
とえば窒素中にて３５０℃１時間焼成を行った。その後、公知のラビング法を用いて、ポ
リイミド表面を改質し、少なくとも初期において、液晶分子を一定方向に配向させる手段
を設けた。 A polyimide precursor was printed on the substrate using an offset method, and baked at 350 ° C. for 1 hour in a non-oxidizing atmosphere such as nitrogen. Thereafter, a known rubbing method was used to modify the polyimide surface, and at least initially, means for aligning liquid crystal molecules in a certain direction was provided.

その後、前記第一の基板と第二の基板によって、ネマチック液晶組成物を挟持し、周囲
をエポキシ性接着剤にて固定した。基板上のリードにＴＡＢ形状の駆動ＩＣと共通信号、
電位配線を有するＰＣＢを接続し、外側に偏光板を貼り、透過型の液晶電気光学装置を得
た。これと冷陰極管を３本配置した後部照明装置、テレビ電波を受信するチューナーを接
続し、壁掛けテレビとして完成させた。従来のＣＲＴ方式のテレビと比べて、平面形状の
装置となったために、壁等に設置することも出来るようになった。この液晶テレビの動作
は図１、図２に示したものと、実質的に同等な信号を液晶画素に印加することにより確認
された。 Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. TAB-shaped drive IC and common signal on the lead on the board,
A PCB having a potential wiring was connected, a polarizing plate was attached on the outside, and a transmissive liquid crystal electro-optical device was obtained. This was connected to a rear illuminator with three cold-cathode tubes and a tuner for receiving TV radio waves to complete a wall-mounted TV. Compared to a conventional CRT television, it is a flat device, so it can be installed on a wall or the like. The operation of this liquid crystal television was confirmed by applying a signal substantially equivalent to that shown in FIGS. 1 and 2 to the liquid crystal pixels.

本実施例では図４に示すような回路構成を用いた液晶表示装置を用いて、壁掛けテレビを
作製したので、その説明を行う。またその際のＴＦＴは、レーザーアニールを用いた多結
晶シリコンとした。 In this embodiment, a wall-mounted television is manufactured using a liquid crystal display device having a circuit configuration as shown in FIG. The TFT at that time was polycrystalline silicon using laser annealing.

以下では、ＴＦＴ部分の作製方法について図９にしたがって記述する。図９（Ａ）にお
いて、石英ガラス等の高価でない７００℃以下、例えば約６００℃の熱処理に耐え得るガ
ラス１００上にマグネトロンＲＦ（高周波) スパッタ法を用いてブロッキング層１０１と
しての酸化珪素膜を１００〜３００ｎｍの厚さに作製する。プロセス条件は酸素１００％
雰囲気、成膜温度１５℃、出力４００〜８００Ｗ、圧力０．５Ｐａとした。タ−ゲットに
石英または単結晶シリコンを用いた成膜速度は３〜１０ｎｍ／分であった。 Hereinafter, a method for manufacturing the TFT portion will be described with reference to FIG. In FIG. 9A, a silicon oxide film as a blocking layer 101 is formed on a glass 100 such as quartz glass that can withstand heat treatment at an inexpensive temperature of 700 ° C. or less, for example, about 600 ° C., using a magnetron RF (high frequency) sputtering method. Fabricate to a thickness of ~ 300 nm. Process conditions are 100% oxygen
The atmosphere, the film forming temperature was 15 ° C., the output was 400 to 800 W, and the pressure was 0.5 Pa. The deposition rate using quartz or single crystal silicon as the target was 3 to 10 nm / min.

この上にシリコン膜をプラズマＣＶＤ法により珪素膜１０２を作製した。成膜温度は２
５０℃〜３５０℃で行い本実施例では３２０℃とし、モノシラン(SiH₄)を用いた。モノシ
ラン(SiH₄)に限らず、ジシラン(Si₂H₆) またトリシラン(Si₃H₈) を用いてもよい。これら
をＰＣＶＤ装置内に３Ｐａの圧力で導入し、１３．５６ＭＨｚの高周波電力を加えて成膜
した。この際、高周波電力は０．０２〜０．１０Ｗ／ｃｍ² が適当であり、本実施例では
０．０５５Ｗ／ｃｍ² を用いた。また、モノシラン(SiH₄)の流量は２０ＳＣＣＭとし、そ
の時の成膜速度は約１２０Å/ 分であった。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド
電圧（Ｖth）を概略同一に制御するため、ホウ素をジボランを用いて１×10¹⁵〜１×10¹⁸
cm^-3の濃度として成膜中に添加してもよい。またＴＦＴのチャネル領域となるシリコン層
の成膜にはこのプラズマＣＶＤだけでなく、スパッタ法、減圧ＣＶＤ法を用いても良く、
以下にその方法を簡単に述べる。 A silicon film 102 was formed on the silicon film by plasma CVD. Deposition temperature is 2
In this example, the temperature was set to 320 ° C., and monosilane (SiH ₄ ) was used. Not only monosilane (SiH ₄ ) but also disilane (Si ₂ H ₆ ) or trisilane (Si ₃ H ₈ ) may be used. These were introduced into a PCVD apparatus at a pressure of 3 Pa, and a high frequency power of 13.56 MHz was applied to form a film. At this time, 0.02-0.10 W / cm ² is appropriate for the high-frequency power, and 0.055 W / cm ² was used in this example. The flow rate of monosilane (SiH ₄ ) was 20 SCCM, and the deposition rate at that time was about 120 liters / minute. In order to control the threshold voltage (Vth) of PTFT and NTFT to be approximately the same, 1 × 10 ¹⁵ to 1 × 10 ¹⁸ boron is used with diborane.
A concentration of cm ⁻³ may be added during film formation. Moreover, not only this plasma CVD but also sputtering method and low pressure CVD method may be used for film formation of the silicon layer which becomes the channel region of TFT,
The method is briefly described below.

スパッタ法で行う場合、スパッタ前の背圧を１×10^-5Ｐａ以下とし、単結晶シリコンを
タ−ゲットとして、アルゴンに水素を２０〜８０％混入した雰囲気で行った。例えばアル
ゴン２０％、水素８０％とした。成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであった。 When the sputtering method is used, the back pressure before sputtering is set to 1 × 10 ⁻⁵ Pa or less, the target is single crystal silicon, and the atmosphere is mixed with 20 to 80% hydrogen in argon. For example, 20% argon and 80% hydrogen. The film forming temperature was 150 ° C., the frequency was 13.56 MHz, the sputtering output was 400 to 800 W, and the pressure was 0.5 Pa.

減圧気相法で形成する場合、結晶化温度よりも１００〜２００℃低い４５０〜５５０℃
、例えば５３０℃でジシラン(Si₂H₆) またはトリシラン(Si₃H₈) をＣＶＤ装置に供給して
成膜した。反応炉内圧力は３０〜３００Ｐａとした。成膜速度は５〜２５ｎｍ/ 分であっ
た。ＰＴＦＴとＮＴＦＴとのスレッシュホ−ルド電圧（Ｖth）を概略同一に制御するため
、ホウ素をジボランを用いて１×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜中に添加してもよ
い。 When formed by a vacuum gas phase method, 450 to 550 ° C., which is 100 to 200 ° C. lower than the crystallization temperature.
For example, disilane (Si ₂ H ₆ ) or trisilane (Si ₃ H ₈ ) was supplied to a CVD apparatus at 530 ° C. to form a film. The pressure in the reactor was 30 to 300 Pa. The film formation rate was 5 to 25 nm / min. In order to control the threshold voltage (Vth) of PTFT and NTFT to be approximately the same, boron may be added during film formation at a concentration of 1 × 10 ¹⁵ to 1 × 10 ¹⁸ cm ⁻³ using diborane. .

これらの方法によって形成された被膜は、酸素が５×10²¹cm^-3以下であることが好まし
い。結晶化を助長させるためには、酸素濃度を７×10¹⁹cm^-3以下、好ましくは１×10¹⁹cm
^-3以下とすることが望ましいが、少なすぎると、バックライトによりオフ状態のリ−ク電
流が増加してしまうため、この濃度を選択した。この酸素濃度が高いと、結晶化させにく
く、レーザーアニ−ル温度を高くまたはレーザーアニ−ル時間を長くしなければならない
。水素は４×10²⁰cm^-3であり、珪素４×10²²cm^-3として比較すると１原子％であった。 The film formed by these methods preferably has oxygen of 5 × 10 ²¹ cm ⁻³ or less. In order to promote crystallization, the oxygen concentration is 7 × 10 ¹⁹ cm ⁻³ or less, preferably 1 × 10 ¹⁹ cm.
^-3 or less is desirable, but if it is too small, the leakage current in the off state is increased by the backlight, so this concentration was selected. If this oxygen concentration is high, crystallization is difficult and the laser annealing temperature must be increased or the laser annealing time must be increased. Hydrogen was 4 × 10 ²⁰ cm ⁻³ , and compared with silicon 4 × 10 ²² cm ⁻³ , it was 1 atomic%.

また、ソ−ス、ドレインに対してより結晶化を助長させるため、酸素濃度を７×10¹⁹cm
^-3以下、好ましくは１×10¹⁹cm^-3以下とし、ピクセル構成するＴＦＴのチャネル形成領域
のみに酸素をイオン注入法により５×10²⁰〜５×10²¹cm^-3となるように添加してもよい。
上記方法によって、アモルファス状態の珪素膜を５０〜５００ｎｍ、本実施例では１００
ｎｍの厚さに成膜した。 In addition, the oxygen concentration is set to 7 × 10 ¹⁹ cm in order to promote crystallization to the source and drain.
⁻³ or less, preferably 1 × 10 ¹⁹ cm ⁻³ or less, and oxygen is added only to the channel formation region of the TFT constituting the pixel so as to be 5 × 10 ^{20 to} 5 × 10 ²¹ cm ⁻³ by ion implantation. May be.
By the above method, the amorphous silicon film is 50 to 500 nm, in this embodiment 100
The film was formed to a thickness of nm.

その後、フォトレジスト１０３をマスクＰ１を用いてＮＴＦＴのソース・ドレイン領域
となるべき領域のみ開孔したパターンを形成した。そして、レジスト１０３をマスクとし
て、リンイオンをイオン注入法により、２×１０¹⁴〜５×１０¹⁶ｃｍ^-2、好ましくは２×
１０¹⁶ｃｍ^-2だけ、注入し、ｎ型不純物領域１０４を形成した。その後、レジスト１０３
は除去された。 Thereafter, a pattern was formed in which the photoresist 103 was opened only in the regions to be the source / drain regions of the NTFT using the mask P1. Then, by using the resist 103 as a mask, phosphorus ions are ion-implanted by ion implantation to 2 × 10 ^{14 to} 5 × 10 ¹⁶ cm ⁻² , preferably 2 ×
An n-type impurity region 104 was formed by implanting only 10 ¹⁶ cm ⁻² . Then, resist 103
Has been removed.

同様に、レジスト１０５を塗布し、マスクＰ２を用いて、ＰＴＦＴのソース・ドレイン
領域となるべき領域のみ開孔したパターンを形成した。そして、レジスト１０５をマスク
として、ｐ型の不純物領域１０６を形成した。不純物としては、ホウソを用い、やはりイ
オン注入法を用いて、２×１０¹⁴〜５×１０¹⁶ｃｍ^-2、好ましくは２×１０¹⁶ｃｍ^-2だけ
、不純物を導入した。このようにして。図９（Ｂ）を得た。 Similarly, a resist 105 was applied, and a pattern was formed in which only the regions to be the source / drain regions of the PTFT were opened using the mask P2. Then, a p-type impurity region 106 was formed using the resist 105 as a mask. As the impurity, boron was used, and the impurity was introduced by 2 × 10 ^{14 to} 5 × 10 ¹⁶ cm ⁻² , preferably 2 × 10 ¹⁶ cm ⁻² , also using the ion implantation method. In this way. FIG. 9B was obtained.

その後、珪素膜１０２上に、厚さ５０〜３００ｎｍ、例えば、１００ｎｍの酸化珪素被
膜１０７を、上記のＲＦスパッタ法によって形成した。そして、ＸｅＣｌエキシマレーザ
ーを用いて、ソース・ドレイン・チャネル領域をレーザーアニールによって、結晶化・活
性化した。この時のレーザーエネルギーは、閾値エネルギーが１３０ｍＪ／ｃｍ² で、膜
厚全体が溶融するには２２０ｍＪ／ｃｍ² が必要となる。しかし、最初から２２０ｍＪ／
ｃｍ² 以上のエネルギーを照射すると、膜中に含まれる水素が急激に放出されるために、
膜の破壊が起きる。そのために低エネルギーで最初に水素を追い出した後に溶融させる必
要がある。本実施例では最初１５０ｍＪ／ｃｍ² で水素の追い出しを行なった後、２３０
ｍＪ／ｃｍ² で結晶化をおこなった。さらに、レーザーアニール終了後は酸化珪素膜１０
７は取り去った。 Thereafter, a silicon oxide film 107 having a thickness of 50 to 300 nm, for example, 100 nm was formed on the silicon film 102 by the above-described RF sputtering method. Then, using a XeCl excimer laser, the source / drain / channel regions were crystallized and activated by laser annealing. The laser energy at this time has a threshold energy of 130 mJ / cm ² , and 220 mJ / cm ² is required to melt the entire film thickness. However, 220mJ / from the beginning
When energy of cm ² or more is irradiated, hydrogen contained in the film is released rapidly,
Film destruction occurs. For this reason, it is necessary to melt after first expelling hydrogen with low energy. In this example, hydrogen was first purged at 150 mJ / cm ² , and then 230
Crystallization was carried out at mJ / cm ² . Further, after the laser annealing is finished, the silicon oxide film 10
7 removed.

その後、フォトマスクＰ３によって、アイランド状のＮＴＦＴ領域１１１とＰＴＦＴ領
域１１２を形成した。この上に酸化珪素膜１０８をゲイト絶縁膜として５０〜２００ｎｍ
例えば１００ｎｍの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせても
よい。 Thereafter, island-shaped NTFT regions 111 and PTFT regions 112 were formed using a photomask P3. On this, a silicon oxide film 108 is used as a gate insulating film to a thickness of 50 to 200 nm.
For example, it was formed to a thickness of 100 nm. This was performed under the same conditions as the production of the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix sodium ions.

この後、この上側にリンが１〜５×10²¹cm^-3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン(Mo)、タングステン(W),MoSi₂ またはWSi₂との多層膜を形成
した。これを第４のフォトマスクＰ４にてパタ−ニングして図９(D) を得た。ＮＴＦＴ用
のゲイト電極１０９、ＰＴＦＴ用のゲイト電極１１０を形成した。例えばチャネル長７μ
ｍ、ゲイト電極としてリンド−プ珪素を０．２μｍ、その上にモリブデンを０．３μｍの
厚さに形成した。図には示されていないが、実施例１の場合と同様にゲイト配線とそれに
平行な配線も形成した。 Thereafter, a silicon film in which phosphorus enters a concentration of 1 to 5 × 10 ²¹ cm ^{−3 on} the upper side or a multilayer of this silicon film and molybdenum (Mo), tungsten (W), MoSi ₂ or WSi ₂ thereon. A film was formed. This was patterned with a fourth photomask P4 to obtain FIG. 9D. A gate electrode 109 for NTFT and a gate electrode 110 for PTFT were formed. For example, channel length 7μ
m, Lind-silicon having a thickness of 0.2 μm was formed as a gate electrode, and molybdenum was formed to a thickness of 0.3 μm thereon. Although not shown in the drawing, a gate wiring and a wiring parallel thereto are formed as in the case of the first embodiment.

この配線の材料としては、上記の材料以外にも、例えばアルミニウム（Ａｌ）を用いる
ことも可能である。アルミニウムを用いた場合、これを第４のフォトマスクＰ４にてパタ
−ニング後、その表面を陽極酸化することで、セルファライン工法が適用可能なため、ソ
ース・ドレインのコンタクトホールをよりゲートに近い位置に形成することが出来るため
、移動度、スレッシュホールド電圧の低減からさらにＴＦＴの特性を上げることができる
。 As a material for this wiring, for example, aluminum (Al) can be used in addition to the above materials. When aluminum is used, after patterning with a fourth photomask P4, the surface is anodized so that the self-line method can be applied. Therefore, the source / drain contact holes are closer to the gate. Since it can be formed at a position, the TFT characteristics can be further improved from the reduction of mobility and threshold voltage.

かくすると、４００℃以上にすべての工程で温度を加えることがなくＣ／ＴＦＴを作る
ことができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本
発明の大画面の液晶表示装置にきわめて適したプロセスであるといえる。 In this way, a C / TFT can be produced without applying temperature in all steps to 400 ° C. or higher. Therefore, it is not necessary to use an expensive substrate such as quartz as the substrate material, and it can be said that this process is extremely suitable for the large-screen liquid crystal display device of the present invention.

図９（Ｅ）において、層間絶縁物１１３を前記したスパッタ法により酸化珪素膜の形成
として行った。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用い
てもよい。例えば０．２〜０．６μｍの厚さに形成し、その後、第５のフォトマスクＰ５
を用いて電極用の窓１１７を形成した。その後、さらに、これら全体にアルミニウムを０
．３μｍの厚みにスパッタ法により形成し第６のフォトマスクＰ６を用いてリ−ド１１６
およびコンタクト１１４、１１５を作製した後、表面を平坦化用有機樹脂１１９、例えば
透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけを第７のフォトマスクＰ７にて行
った。さらに、これら全体にＩＴＯ（インジウム酸化錫）を０．１μｍの厚みにスパッタ
法により形成し第８のフォトマスクＰ８を用いて画素電極１１８を形成した。このＩＴＯ
は室温〜１５０℃で成膜し、２００〜４００℃の酸素または大気中のアニ−ルにより成就
した。 In FIG. 9E, the interlayer insulator 113 is formed as a silicon oxide film by the sputtering method described above. The silicon oxide film may be formed by LPCVD, photo CVD, or atmospheric pressure CVD. For example, a thickness of 0.2 to 0.6 μm is formed, and then a fifth photomask P5 is formed.
Was used to form an electrode window 117. After that, all the aluminum is further reduced to 0
. The lead 116 is formed by sputtering to a thickness of 3 μm and a sixth photomask P6 is used.
Then, after the contacts 114 and 115 were prepared, the surface was coated and formed with an organic resin 119 for planarization, for example, a light-transmitting polyimide resin, and another electrode drilling was performed with the seventh photomask P7. Further, ITO (indium tin oxide) was formed to a thickness of 0.1 μm on all of these by sputtering, and a pixel electrode 118 was formed using an eighth photomask P8. This ITO
The film was formed at room temperature to 150 ° C. and was achieved by oxygen at 200 to 400 ° C. or annealing in the atmosphere.

得られたＴＦＴの電気的な特性はＰＴＦＴで移動度は３５（cm²/Vs）、Ｖthは−５．９
（Ｖ）で、ＮＴＦＴで移動度は９０（cm²/Vs）、Ｖthは４．８（Ｖ）であった。 The electrical characteristics of the obtained TFT are PTFT, the mobility is 35 (cm ² / Vs), and Vth is −5.9.
In (V), the mobility of NTFT was 90 (cm ² / Vs), and Vth was 4.8 (V).

上記の様な方法に従って作製された液晶電気光学装置用の一方の基板を得ることが出来
た。他方の基板の作製方法は実施例１と同じであるので省略する。その後、前記第一の基
板と第二の基板によって、ネマチック液晶組成物を挟持し、周囲をエポキシ性接着剤にて
固定した。基板上のリードにＴＡＢ形状の駆動ＩＣと共通信号、電位配線を有するＰＣＢ
を接続し、外側に偏光板を貼り、透過型の液晶電気光学装置を得た。これと冷陰極管を３
本配置した後部照明装置、テレビ電波を受信するチューナーを接続し、壁掛けテレビとし
て完成させた。従来のＣＲＴ方式のテレビと比べて、平面形状の装置となったために、壁
等に設置することも出来るようになった。この液晶テレビの動作は図１、図２に示したも
のと、実質的に同等な信号を液晶画素に印加することにより確認された。 One substrate for a liquid crystal electro-optical device manufactured according to the above method could be obtained. The other substrate manufacturing method is the same as that of the first embodiment, and is therefore omitted. Thereafter, the nematic liquid crystal composition was sandwiched between the first substrate and the second substrate, and the periphery was fixed with an epoxy adhesive. PCB with TAB-shaped drive IC, common signal and potential wiring on leads on substrate
Were connected to each other and a polarizing plate was attached to the outside to obtain a transmissive liquid crystal electro-optical device. This and the cold cathode tube 3
A rear lighting device arranged in this way and a tuner that receives TV radio waves were connected to complete a wall-mounted TV. Compared to a conventional CRT television, it is a flat device, so it can be installed on a wall or the like. The operation of this liquid crystal television was confirmed by applying a signal substantially equivalent to that shown in FIGS. 1 and 2 to the liquid crystal pixels.

本発明による駆動波形の例を示す。2 shows an example of a driving waveform according to the present invention. 本発明による駆動波形の例を示す。2 shows an example of a driving waveform according to the present invention. 本発明による液晶の階調表示特性の例を示す。The example of the gradation display characteristic of the liquid crystal by this invention is shown. 本発明によるマトリクス構成の例を示す。2 shows an example of a matrix configuration according to the present invention. 実施例による素子の平面構造を示す。The plane structure of the element by an Example is shown. 実施例によるＴＦＴのプロセスを示す。The process of TFT by an Example is shown. 実施例によるＴＦＴのプロセスを示す。The process of TFT by an Example is shown. 実施例によるカラーフィルターの工程を示す。The process of the color filter by an Example is shown. 実施例によるＴＦＴのプロセスを示す。The process of TFT by an Example is shown. 実施例における保護回路の接続例を示す。The connection example of the protection circuit in an Example is shown. 実施例における保護回路の例を示す。The example of the protection circuit in an Example is shown. 実施例における保護回路の例を示す。The example of the protection circuit in an Example is shown.

Claims (3)

複数の信号線を有する表示部と、保護回路とを有し、
前記表示部は、複数の画素を有し、
前記複数の画素各々は、第１の薄膜トランジスタを有し、
前記信号線は、前記第１の薄膜トランジスタのソースまたはドレインに電気的に接続され、
前記保護回路は、Ｎ型の第２の薄膜トランジスタとＰ型の第３の薄膜トランジスタと抵抗とを有し、前記複数の信号線に１つずつ電気的に接続され、
前記第２の薄膜トランジスタのソース及びドレインの一方とゲートとは前記抵抗を介して電気的に接続されており、
前記第３の薄膜トランジスタのソース及びドレインの一方とゲートとは前記抵抗を介して電気的に接続されており、
前記第２の薄膜トランジスタのソース及びドレインの他方と前記第３の薄膜トランジスタのソース及びドレインの他方とは電気的に接続されていることを特徴とする液晶表示装置。 A display unit having a plurality of signal lines, and a protection circuit;
The display unit includes a plurality of pixels,
Each of the plurality of pixels has a first thin film transistor,
The signal line is electrically connected to a source or drain of the first thin film transistor;
The protection circuit includes an N-type second thin film transistor, a P-type third thin film transistor, and a resistor, and is electrically connected to the plurality of signal lines one by one,
One of the source and drain of the second thin film transistor and the gate are electrically connected via the resistor,
One of the source and drain of the third thin film transistor and the gate are electrically connected through the resistor,
The liquid crystal display device , wherein the other of the source and the drain of the second thin film transistor and the other of the source and the drain of the third thin film transistor are electrically connected . 請求項１において、前記複数の信号線に対応する前記保護回路において、前記第２の薄膜トランジスタのソース及びドレインの他方、並びに前記第３の薄膜トランジスタのソース及びドレインの他方は共通の配線に電気的に接続されていることを特徴とする液晶表示装置。2. The protection circuit corresponding to the plurality of signal lines according to claim 1, wherein the other of the source and the drain of the second thin film transistor and the other of the source and the drain of the third thin film transistor are electrically connected to a common wiring. A liquid crystal display device characterized by being connected. 請求項１または２において、前記複数の画素に信号を入力する駆動回路を有し、前記保護回路は、前記表示部と前記駆動回路の間に設けられることを特徴とする液晶表示装置。 3. The liquid crystal display device according to claim 1, further comprising a driving circuit that inputs a signal to the plurality of pixels, wherein the protection circuit is provided between the display portion and the driving circuit.

Images