KR950014428B1 - Picture display method for electricity optical device - Google Patents

Abstract

내용 없음.No content.

Description

전기광학장치의 화상표시방법Image display method of electro-optical device

제1도는 본 발명에 의한 구동파형의 예시도1 is an exemplary view of a driving waveform according to the present invention.

제2도는 본 발명에 의한 구동파형의 예시도2 is an exemplary view of a driving waveform according to the present invention.

제3도는 본 발명에 의한 구동파형의 예시도3 is an exemplary view of a driving waveform according to the present invention.

제4도는 본 발명에 의한 구동파형의 예시도4 is an exemplary view of a driving waveform according to the present invention.

제5도는 본 발명에 의한 구동파형의 예시도5 is an exemplary view of a driving waveform according to the present invention.

제6도는 본 발명에 의한 계조표시 특성의 예시도6 is an exemplary diagram of gradation display characteristics according to the present invention.

제7도는 본 발명에 의한 매트릭스 특성의 예시도7 is an exemplary diagram of matrix characteristics according to the present invention.

제8도는 본 발명에 의한 매트릭스 구성의 예시도8 is an illustration of a matrix configuration according to the present invention

제9도는 실시예에 의한 소자의 평면 구조도9 is a plan view of the device according to the embodiment

제10도는 실시예에 의한 소자의 평면 구조도10 is a plan view of the device according to the embodiment

제11도는 실시예에 의한 TFT의 공정도11 is a process chart of the TFT according to the embodiment.

제12도는 실시예에 의한 칼라필터의 공정도12 is a process chart of the color filter according to the embodiment

제13도는 실시예에 의한 TFT의 공정도13 is a process chart of the TFT according to the embodiment

제14도는 실시예에 의한 TFT의 공정도14 is a flowchart of a TFT according to an embodiment

제15도는 보호회로의 접속 예시도15 is a diagram illustrating a connection of a protection circuit.

제16도는 보호회로의 예시도16 is an illustration of a protection circuit

제17도는 보호회로의 예시도17 is an exemplary diagram of a protection circuit.

제18도는 본 발명에 의한 구동파형의 예시도18 is an exemplary view of a drive waveform according to the present invention.

제19도는 본 발명에 의한 매트릭스 구성의 예시도19 is an illustration of a matrix configuration according to the present invention

제20도는 본 발명에 의한 구동파형의 예시도20 is an exemplary view of a drive waveform according to the present invention.

제21도는 본 발명에 의한 소자의 평면 구조도21 is a plan view of the device according to the present invention

본 발명은, 액정등의 전기광학적 표시장치에 있어서, 중간 계조표시가 가능한 화상표시방법에 관한것이다. 액정조성물은 그 물질특성에서, 분자축에 대해 수평방향과 수직방향이 유전율이 다르기 때문에, 외부의 전계에 대해서 수평방향으로 배열하거나, 수직방향으로 배열시키는 것이 용이하게 가능하다. 액정 전기광학장치는, 그 유전율의 이방성을 이용하여, 광의 투과광량 또는 산란량을 제어함으로써 온/오프(ON/OFF),즉 명암 표시를 행하고 있다. 액정재료로서는, TN(트위스티드 네머틱)액정, 반 강유전성 액정, 폴리머 액정 혹은 분산형 액정이라고 불리는 재료가 알려져 있다. 액정은 외부전압에 대해서 무한히 짧은 시간에 반응하는 것이 아니라, 응답할때까지 일정시간이 걸린다는 것이 알려져 있다. 이 값은 각각의 액정 재료에 따라 다르며, TN 액정의 경우에는, 수 10msec, STN 액정의 경우에는 수 100msec, 강유전성 액정의 경우에는 수 100μsec, 분산형 혹은 폴리머 액정의 경우에는 수 10msec이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display method capable of halftone display in an electro-optical display device such as a liquid crystal. Since the liquid crystal composition has different dielectric constants in the horizontal direction and the vertical direction with respect to the molecular axis in the material properties thereof, the liquid crystal composition can be easily arranged in the horizontal direction or in the vertical direction with respect to an external electric field. The liquid crystal electro-optical device performs ON / OFF, that is, light and dark display by controlling the amount of transmitted light or scattered light using the anisotropy of the dielectric constant. As the liquid crystal material, a material called a TN (twisted nematic) liquid crystal, a semiferroelectric liquid crystal, a polymer liquid crystal or a dispersion liquid crystal is known. It is known that a liquid crystal does not react to an external voltage in an infinitely short time, but takes a certain time to respond. This value is different depending on the liquid crystal material, and is 10 msec for TN liquid crystal, several 100 msec for STN liquid crystal, several 100 µsec for ferroelectric liquid crystal, and several 10 msec for dispersion or polymer liquid crystal.

액정을 이용한 전기광학장치 가운네 가장 뛰어난 학질이 얻어지는 것은, 액티브 매트릭스 방식을 이용한 것이었다. 종래의 액티브 매트릭스형의 액정 전기광학장치에서는, 액티브 소자로서 박막트랜지스터(TFT)를 이용하고, TFT에는 아모르퍼스 또는 다결정형의 반도체를 이용하여, 1개의 화소에 P형 또는 N형의 어느 한쪽형태의 TFT를 이용한 것이었다.Electrooptic Apparatus Using Liquid Crystals The best quality was obtained using the active matrix system. In a conventional active matrix liquid crystal electro-optical device, a thin film transistor (TFT) is used as an active element, and an amorphous or polycrystalline semiconductor is used for a TFT, and either a P type or an N type is used for one pixel. TFT was used.

즉, 일반적으로는 N채널형 TFT(NTFT라고 한다)를 화소에 직렬로 연결하고 있다 그리고 매트릭스의신호선에 신호전압을 인가하고, 각각의 신호선이 직교하는 곳에 설치된 TFT에 쌍방에서 신호가 인가되면 TFT가 온(ON)상태가 되는 것을 이용하여 액정화소의 온/오프를 개별적으로 제어하는 것이었다. 이와같은 방법에 의해 화소를 제어함으로써, 콘트라스트가 큰 액정전기광학장치를 실현할 수 있다.That is, in general, an N-channel TFT (referred to as NTFT) is connected in series with the pixel, and when a signal voltage is applied to the signal lines of the matrix, and a signal is applied to both TFTs provided where the respective signal lines are orthogonal, the TFT is applied. The on / off of the liquid crystal pixel was individually controlled by using an ON state. By controlling the pixels by such a method, a liquid crystal electro-optical device having a large contrast can be realized.

그러나, 이와같은 액티브 매트릭스 방식에는, 명암이나 색조라고 하는, 계조표시는 극히 어려웠다. 종래, 계조표시는 액정의 광투과성이, 인가되는 전압의 크기에 의해 변하는 것을 이용하는 방식이 검토되었다.However, in such an active matrix system, gradation display such as contrast and color tone is extremely difficult. Background Art Conventionally, the gray scale display has been studied in which the light transmittance of the liquid crystal varies depending on the magnitude of the applied voltage.

이것은, 예를들면, 매트릭스중의 TFT의 소스·드레인 사이에, 적절한 전압을 주변회로로부터 공급하고, 그 상태에서 게이트 전극에 신호전압을 인가함으로써, 액정화소에 그 크기의 전압을 걸도록 하는 것이었다.This is, for example, to apply an appropriate voltage from the peripheral circuit between the source and the drain of the TFT in the matrix, and apply a signal voltage to the gate electrode in such a state so that the voltage of that magnitude is applied to the liquid crystal pixel. .

그러나, 이와같은 방법에서는, 예를들면, TFT의 불균질성이나 매트릭스 배선의 불균질성 때문에, 실제로 액정화소에 걸리는 전압은, 각 화소에 따라, 적어도 수 %나 서로 달라져 버린다. 이것에 대해, 예를들면, 액정의 광투과도의 전압 의존성은, 극히 비선형성이 강하고, 어느특정의 전압에서 급격하게 광투과성이 변화하기 때문에, 비록 수 %의 차이일지라도, 광투과성이 현저하게 달라져 버리는 일이 있다. 그 때문에,실제로는 16계조를 달성하는 것이 한계였다.However, in such a method, for example, due to the inhomogeneity of the TFT and the inhomogeneity of the matrix wiring, the voltage actually applied to the liquid crystal pixel varies at least a few percent from each pixel. On the other hand, for example, since the voltage dependence of the light transmittance of the liquid crystal is extremely nonlinear and the light transmittance rapidly changes at a certain voltage, even though the difference is a few%, the light transmittance is remarkably changed. I may throw it away. Therefore, it was a limit to actually achieve 16 gradations.

이와같이 계조표시가 곤란하다는 것은, 액정 디스플레이 장치가 종래의 일반적인 표시장치인 CRT(음극선관)와 경쟁해 가는데 있어 극히 불리했다.This difficulty in gradation display was extremely disadvantageous in competing with the CRT (cathode ray tube), which is a conventional general display device.

본 발명은 종래에 곤란했던 계조표시를 실현시키기 위해 전혀 새로운 방법을 제안함을 목적으로 하는 것이다. 특히, 본 발명은, 구동용 스위칭 소자로서 박막트랜지스터(이하 TFT라고 한다)를 사용한 액정 전기광학장치에 있어서 화상표시방법에서, 특히 중간적인 색조나 농담의 표현을 얻기 위한 계조표시방법에 관한것이다. 본 발명은, 특히, 외부로부터 어떠한 아날로그 신호도 액티브 소자에 인가하지 않고, 계조표시를 행하는, 이른바 완전 디지탈 계조표시에 관한 것이다. 본 발명에 있어서는, 화소를 구동하는 액티브 소자로서, 박막트랜지스터(TFT)를 사용한 트랜스퍼 게이트형 상보형 전계효과소자(CMOS)를 사용함과 동시에, 고속신호를 액티브 소자에 인가하고, 이것에 의해, 화소에 전압이 걸리는 시간을 디지탈 제어함으로써 계조표시를 얻는다.An object of the present invention is to propose an entirely new method for realizing gradation display which has been difficult in the past. In particular, the present invention relates to a gradation display method for obtaining an expression of intermediate color tone or shade, especially in an image display method in a liquid crystal electro-optical device using a thin film transistor (hereinafter referred to as TFT) as a driving switching element. In particular, the present invention relates to a so-called full digital gradation display in which gradation display is performed without applying any analog signal from the outside to the active element. In the present invention, a transfer gate type complementary field effect element (CMOS) using a thin film transistor (TFT) is used as an active element for driving a pixel, and a high-speed signal is applied to the active element. The gradation display is obtained by digitally controlling the time taken for the voltage.

그런데, 액정에 걸리는 전압을 아날로그적으로 제어함으로써. 그 광투과성을 제어할 수 있음을 앞서 언급했는데, 본 발명자들은, 액정에 전압이 겉려 있는 기간을 제어함으로서, 시간적으로 계조를 얻을 수 있음을 발견했다.By the way, the voltage applied to the liquid crystal is controlled analogously. As mentioned above, the light transmittance can be controlled, and the present inventors have found that the gray scale can be obtained in time by controlling the period in which the voltage is exposed to the liquid crystal.

예를들면, 대표적인 액정재료인 TN(트위스더드 네머틱) 액정을 이용한 경우에 있어서, 이른바 노멀 블랙(norma1 bIack), 즉, 액정화소에 전압을 인가하지 않은 상태에서 광투과성이 없는(검은색) 상태가 되도록 설계한 화소에 있어서, 제1도(⑴의 A에서 나나낸 바와같은 구형(矩形) 펄스열을 인가하는 경우와, C에서 나타낸 바와같은 구형펄스열을 인가하는 경우를 비교해 보면, A쪽이 밝음을 발견했다. 여기에서, 펄스의 주기는 1msec로 했다. 결과적으로는, A가 가장 밝고, 다음으로, B,C,D의 순이었다.For example, in the case of using TN (twisted nematic) liquid crystal, which is a representative liquid crystal material, there is no light transmittance (black) in a state in which no voltage is applied to a so-called normal black (ie, no ma1 bIack), that is, liquid crystal pixels In the pixel designed to be in a state, comparing the case of applying the rectangular pulse train as shown in Fig. 1 (A) to the case of applying the rectangular pulse train as shown in C, the side A is Here, the period of the pulse was 1 msec, and as a result, A was the brightest, followed by B, C, and D in order.

당연히: 노멀블랙의 역모드인 노멀 화이트(norma1 white)(액정화소에 전압을 인가하지 않은 상태에서 밝은 상태를 나타내는 모드)가 되도록 설계한 화소에 있어서는, 상기한 바와는 역순으로 A가 가장 어둡고, 다음으로 B,C,D의 순으로 밝아진다.Naturally: for pixels designed to be normal white, which is the reverse mode of normal black (mode showing the bright state without applying voltage to the liquid crystal pixel), A is the darkest in the reverse order as described above. Next, it brightens in the order of B, C, and D.

그 구체적인 원리에 대해서는 아직 상세하게 알고 있지 않다. 그러나, 본 발명자들은, 이 현상을 이용하여 계조표현이 가능함으로 발견한 것이다. 즉, 액정재료가 반응되지 않는 주기로 액정재료에 펄스를 인가할때 펄스의 폭을 제어함으로써, 중간적인 밝기를 디지탈 제어로 실현하는 것이, 본 발명이 특징으로 하는 점이다. 본 발명자들의 연구결과, 이와같은 중간적인 농도를 얻기 위한 펄스의 주기는 TN 액정의 경우에는10msec 이하, 바람직하게는 1msec 이하가 필요함을 알았다.The specific principle is not yet known in detail. However, the inventors have discovered that gray scale expression is possible using this phenomenon. That is, the present invention is characterized by realizing intermediate brightness by digital control by controlling the width of the pulse when the pulse is applied to the liquid crystal material at a period where the liquid crystal material is not reacted. As a result of the researches of the present inventors, it was found that the period of the pulse for obtaining such an intermediate concentration is 10 msec or less, preferably 1 msec or less for the TN liquid crystal.

여기에서, 펄스의 주기라는 말에 대해, 그 의미를 명확히 한다 즉, 이 경우에는, 복수의 펄스를 연속적으로 액정에 인가하는 것이지만, 이 경우의 펄스주기라는 것은,1개의 펄스가 시작되고 부터, 다음의 펄스가 시작될때 까지의 시간을 말한다. 따라서, 펄스의 반복 주파수의 역수(逆數)가 된다.Here, the meaning of the pulse period is made clear. That is, in this case, a plurality of pulses are continuously applied to the liquid crystal, but in this case, the pulse period means that one pulse starts from the beginning, The time until the start of the next pulse. Therefore, the inverse of the repetition frequency of the pulses is obtained.

또한, 펄스폭이라는 것은, 펄스가 전압상태에 있는 시간을 말한다. 따라서, 제1도에 있어서, 예를들면C의 펄스열의 경우에는, T가 펄스의 주기이고, r가 펄스폭이다.In addition, a pulse width means the time when a pulse is in a voltage state. Therefore, in FIG. 1, in the case of the pulse train of C, for example, T is a period of a pulse and r is a pulse width.

동일한 효과는 STN 액정에 있어서도, 강유전성 액정 및 반 강유전성 액정에 있어서도, 또한 플리머 액정 혹은 분산형 액정에서도 발견되었다. 어느것이나, 그 응답시간 보다도 짧은 주기의 펄스를 가함으로써, 중간적인 색조가 얻어짐이 밝혀졌다. 즉, STN 액정에 있어서는,10msec 이하, 바람직하게는 10μsec 이하, 강유전성 액정 및 반 강유전성 액정에 있어서는 100μsec 이하, 바람직하게는 10μsec 이하, 폴리머 액정 혹은 분산형 액정에 있어서는, 10msec 이하, 바람직하게는 1msec 이하 주기의 펄스를 가함으로써 계조표시가 얻어졌다.The same effect was also found in the STN liquid crystal, the ferroelectric liquid crystal and the semiferroelectric liquid crystal, and also in the polymer liquid crystal or the dispersion liquid crystal. In any case, it was found that an intermediate color tone was obtained by applying a pulse of a period shorter than the response time. That is, 10 msec or less, preferably 10 μsec or less for STN liquid crystal, 100 μsec or less for ferroelectric liquid crystal and semiferroelectric liquid crystal, preferably 10 μsec or less, 10 msec or less for polymer liquid crystal or dispersed liquid crystal, preferably 1 msec or less The gradation display was obtained by applying a period pulse.

통상적으로는, 텔레비젼 등의 화상에서는 1초간에 30매의 정지화면이 차례로 계속 내보내져 동작화면을 형성한다. 따라서, 1매의 정지화면이 계속되는 시간은 약 30msec이다. 이 시간은 인간의 눈에는 너무나도 빠르기 때문에, 글자그대로 「알아볼 수 없을 정도로 빠른」시간이고, 결과적으로, 시간적으로는 정지화면을1매 1매 식별하는 것은 불가능하다. 어쨌든 통상의 화면을 얻기 위해서는, 1매의 정지화면은 길어도 100msec 이상 계속될 수 없다.Usually, in an image such as a television, 30 still images are continuously sent out one by one for one second to form an operation screen. Therefore, the time for which one still picture is continued is about 30 msec. Since this time is too fast for the human eye, it is literally “unknowably fast” time. As a result, it is impossible to discern one still picture in time. In any case, in order to obtain a normal picture, one still picture cannot be continued for longer than 100 msec.

본 발명을 이용하여 256계조의 계조표시를 행한다고 하면, 예를들면 T=3msec로 하면, 이 3msec의 시간을, 적어도 256 분할할 수 있는 펄스전압 인가방법을 화소에 전압을 인가하는 방법으로 채용할 필요가 있다. 즉, 최단 3msec/256=11.7μsec의 펄스형의 전압이 화소에 걸리도록 한 회로를 갖출 필요가 있다. 실제로는 제6도에 나타낸 바와같이, 펄스의 듀티(duty) 비 r/T와 액정촤소의 광투과성은 비선형적인 관계이고,256계조를 얻기 위해서는, 더욱, 펄스의 듀티비를 세밀하게 제어할 필요가 있다.If 256 gradations are displayed using the present invention, for example, T = 3 msec, a pulse voltage application method capable of dividing the time of 3 msec by at least 256 is employed as a method of applying voltage to the pixel. Needs to be. In other words, it is necessary to have a circuit in which a pulse-like voltage of at least 3 msec / 256 = 11.7 μsec is applied to the pixel. In practice, as shown in FIG. 6, the duty ratio r / T of the pulse and the light transmittance of the liquid crystal pixel are nonlinear, and in order to obtain 256 gradations, it is necessary to further control the duty ratio of the pulses. There is.

게다가, 실제의 화상표시를 행할 경우에는, 다른 화소도 고려하지 않으면 안된다. 실제의 화상표시장치에서는, 예를들면 400행이나 되는 행이 있다. 즉, 뒤에 서술하지만, 매트릭스의 액티브소자는 100nsec이라고하는 극히 짧은 반응성이 요구된다. 그점에서, 그와같은 단시간 반응성을 갖는 회로의 예를 제7도 및 제8도에 나타낸다. 이하에 그 설명을 한다.In addition, when performing actual image display, other pixels must also be considered. In an actual image display apparatus, there are 400 rows, for example. That is, as described later, an extremely short reactivity of 100 nsec is required for the active element of the matrix. In that regard, examples of circuits having such a short-time reactivity are shown in FIGS. 7 and 8. The description is given below.

제7도는 본 발명을 실시하기 위해 필요한 액정 표시장치의 액티브 매트릭스의 회로의 예를 나타낸다.7 shows an example of a circuit of an active matrix of a liquid crystal display device required for practicing the present invention.

본 발명에서는, 액티보 소자는 100nsec 이하의 단시간에 응답하는 것이 요구되기 때문에 고속동작하는 회로를 조합할 필요가 있다. 그것을 위해서는 종래와 같이 NTFT 혹은 PTFT만으로 스위칭을 말하는 것이아니라, 제7도에 나다난 바와 같이 NTFT와 PTFT가 상보적으로 동작하도록 구성된 변형 트랜스퍼 게이트형의 회로를 이용할 필요가 있다.In the present invention, since the activator element is required to respond to a short time of 100 nsec or less, it is necessary to combine a circuit operating at high speed. For this purpose, it is not necessary to use only NTFT or PTFT as in the prior art, but it is necessary to use a modified transfer gate type circuit configured to complementarily operate the NTFT and PTFT as shown in FIG.

이 예에서는 N×M의 매트릭스 옅을 나타낸 것이지만, 번잡함을 피하기 위해, 그 중의 n행 m열 부근만을 나타냈다. 이것과 동일한 것을 상하좌우로 전개하면 완전한 것이 얻어진다.In this example, a matrix of N × M is shown, but only n rows and m columns are shown in order to avoid the complexity. When the same thing is expanded up, down, left and right, a perfect thing is obtained.

제7도에는,4개의 변형 트랜스퍼 게이트가 그려져 있는데, 각 변형 트랜스퍼 게이트의 소스는 Ym 흑은Ym+1(이하, Y선이라고 총칭한다)에 접속되고, 또한 각 변형 트랜스퍼 게이트의 게이트는 Xn 혹은 Xn+1(이하, X선이라고 총칭한다)에 접속되어 있다. 또한 각 변형트랜스퍼 게이트의 드레인은 액청 화소 Zn,m, Zn,n+1, Zn+1, m+1에 접속되어 있다. 변형트랜스퍼 게이트에 있어서, NTFT와 PTFT는 대칭이기때문에, 그 위치는 교체해도 좋다.In FIG. 7, four strain transfer gates are drawn, the source of each strain transfer gate being connected to Ym black or Ym + 1 (hereinafter referred to collectively as Y line), and the gate of each strain transfer gate being Xn or It is connected to Xn + 1 (hereinafter, collectively referred to as X-ray). The drain of each strain-transfer gate is connected to the liquid blue pixels Zn, m, Zn, n + 1, Zn + 1, and m + 1. In the deformed transfer gate, since the NTFT and PTFT are symmetrical, their positions may be replaced.

또한, 제8도에 나타낸 바와같이, 각 화소의 축전기(capacitor)와 병렬로 인위적으로 축전기를 삽입해도 좋다. 이때 삽입된 축전기는, 화소의 자연방전에 의해, 화소의 전압이 저하되는 것을 억제함과 동시에, 게이트와 드레인간에 발생하는 기생용량을 매개로, 액정화소와 X선이 용량 결합하여, 액정의 전위가 변동하는 것을 억제하는 효과를 갖는다 특히, 후자에 관해서는 변동전압의 크기는 근사적으로는 게이트와 소스간의 기생용량에 비례하는 한편, 액정화소의 용량에 반비례한다.As shown in FIG. 8, a capacitor may be artificially inserted in parallel with a capacitor of each pixel. At this time, the inserted capacitor suppresses the voltage of the pixel from being lowered by the natural discharge of the pixel, and the liquid crystal pixel and the X-ray are capacitively coupled to each other through the parasitic capacitance generated between the gate and the drain. In the latter case, the magnitude of the fluctuation voltage is approximately proportional to the parasitic capacitance between the gate and the source, and inversely proportional to the capacitance of the liquid crystal pixel.

특히, 액정 디스플레이에 있어서는, 화소의 용량은 비교적 용이하계 제어할 수 있음에 비해, 기생용량은편차가 크고, 따라서, 액정 화소의 용량이 작은 경우(예를들면, 액정셀의 크기가 작은 경우 등)에는, 계이트의 기생용량의 편차가 크게 영향을 미쳐, 각 화소에 의해 농담이 완전히 엉망이 되어 버리는 일이 있다. 특히 본 발명과 같이, 화소에 인가되는 전압이 일정한 것으로 계조표시를 행하려고 하는 발명에서는 화질의 저하로 이어진다. 따라서, 이와같이 용량을 부가하고, 외관상, 액정화소의 용량을 크게하고, 게이트의 기생용량의 영향을 억제하여, 액정전위를 일정하게 유지하는 것이 중요하다In particular, in the liquid crystal display, the capacitance of the pixel can be controlled relatively easily, whereas the parasitic capacitance has a large deviation, and therefore, when the capacitance of the liquid crystal pixel is small (for example, when the size of the liquid crystal cell is small, etc.) ), The variation of the parasitic capacitance of the gate greatly affects, and the shade may be completely messed up by each pixel. In particular, in the invention to perform gradation display with a constant voltage applied to the pixel as in the present invention, the picture quality is degraded. Therefore, it is important to add the capacitance in this way, increase the capacitance of the liquid crystal pixel in appearance, suppress the influence of the parasitic capacitance of the gate, and keep the liquid crystal potential constant.

또한, 액정 셀등의 화소에, 예를들면, 테트라플루오르에틸렌(tetrafluoroethylene), 폴리염화비닐리덴(polyvinylidene chloride)등의 유기 강유전성 재료를 함유시켜, 화소자제의 정전(靜電) 용량을 증대시킴으로써, 인위적으로 축전기를 삽입하지 않고 고화질을 얻을 수도 있다.In addition, by containing organic ferroelectric materials, such as tetrafluoroethylene and polyvinylidene chloride, in a pixel such as a liquid crystal cell to increase the electrostatic capacity of the pixel itself, High quality can be achieved without inserting a capacitor.

그러나, 이와같이, 축전기를 부가하는 것은, 동작속도의 저하로 이어지는 것이기 때문에, 과다한 용량의 부가는 바람직하지 않다. 따라서, 부가하는 용량의 크기는, 게이트 기생용량의 10∼100배, 혹은 액정화소본래 용량의 100배 이하가 바람직하다.However, adding a capacitor in this way leads to a decrease in operating speed, so adding an excessive capacity is not preferable. Therefore, the amount of capacitance to be added is preferably 10 to 100 times the gate parasitic capacitance or 100 times or less the liquid crystal pixel original capacitance.

다음으로, 이와같은 회로를 이용한 경우의 회로의 동작예를 제1도(b) 및 제2도를 이용하여 설명한다.이 매트릭스 회로를 제1도(a)에 나타낸 펄스형의 전압을 액정셀에 인가하도록 동작할 필요가 있다. 그점에서, 이와같은 펄스를 발생하기 위해 X선 및 Y서에 인가되는 신호선압의 개요를 제1도(b)에 나타낸다. 예로서, 640×400 매트릭스를 생각한다.Next, an example of the operation of the circuit in the case of using such a circuit will be described with reference to FIGS. 1B and 2B. The matrix circuit uses the pulsed voltage shown in FIG. It needs to work to apply to. At that point, an outline of the signal line pressures applied to the X-rays and the Y-orders to generate such pulses is shown in FIG. 1 (b). As an example, consider a 640 × 400 matrix.

Y선에 인가되는 신호는, 예를들면 Ym 선의 신호는 V(Ym)로 표시되는네, 이것은 즈기 T에서 반복되는 한 묶음의 펄스 중에, 실은 256개의 펄스(이하, 서브펄스라고 한다)가 포함되어 있고, 또한 그 256개의 서브펄스의 각각은, 400개의 요소가 들어간 펄스로 구성되어 있음을 알 수 있다. 여기에서, 400이라고 하는 숫자는 매트릭스의 행수이다. 따라서, Y선에 인가되는 펄스의 최소단위는 T=3mscc로 하면,29nsec이다.The signal applied to the Y line is, for example, the signal on the Ym line is represented by V (Ym), which includes 256 pulses (hereinafter referred to as subpulses) in a bundle of pulses repeated at T here. In addition, it is understood that each of the 256 sub pulses is composed of pulses containing 400 elements. Here, the number 400 is the number of rows in the matrix. Therefore, the minimum unit of the pulse applied to the Y line is 29 nsec when T = 3 mscc.

한편, X선에는, 시간 T/256의 사이에, 도면의 V(X1), V(Xn), V(Xn-1), V(X400)에서 나타낸 바와 같은 극성이 적어도 1회 반전하는 펄스(이하 바이포울러 펄스(bipo1ar pu1se)라고 한다)가, 각각의 타이밍을 겹치지 않도록 인가된다. 바이포울러 펄스는, 상기 Y선에 인가되는 펄스의 최소단위 펄스 보다도 더욱 짧을필요가 있다. 결국, 시간 T의 사이에는, 각X선에는, 256회의 바이포울러 펄스가 인가된다.On the other hand, in the X-ray, a pulse in which the polarity as shown by V (X1), V (Xn), V (Xn-1), V (X400) inverted at least once between time T / 256 ( Hereinafter, a bipolar pulse (bipo1ar pu1se) is applied so as not to overlap each timing. The bi-fowler pulse needs to be shorter than the minimum unit pulse of the pulse applied to the Y line. As a result, between time T, 256 bipolar pulses are applied to each X-ray.

다음으로, 실제 회로의 동작을 제2도에 의거하여 설명한다. 우선, 제1서브펄스가 각각의 Y선에 인가된다. 당연하게, 이들 서브펄스는 Y선 마다 다르다. 한편, X서에는, 앞에서 서술한 바와같이, 바이포울러펄스가 최초포 X1, 다음으로 X2라고 하는 순으로 인가되어 간다. 우선 바이포울러 펄스가 X1에 인가되었을때를 생각한다. 이때 화소 Z1.1에 접속되어 있는 액티브 소자는 온 상태가 된다. 그리고 이 액티브 소자에 접속되어 있는 Y선은 전압이 인가된 상태이기 때문에 화소 Z1.1은 충전된다. 그리고 Y선의 전압이 0이 되기 전에 바이포울러 펄스는 끊어지기 때문에, 결국, 화서 Z1.1에는 전하가 남아 전압상태를 유지하다. 동일하게 Z1,m도 Z1,400도 전압상태가 된다.Next, the operation of the actual circuit will be described based on FIG. First, a first sub pulse is applied to each Y line. Naturally, these subpulses are different for each Y line. On the other hand, as described above, the bifolder pulse is applied to the X book in the order of the first cloth X1 and then X2. First consider the bipolar pulse applied to X1. At this time, the active element connected to the pixel Z1.1 is turned on. Since the Y-line connected to this active element is in a state where a voltage is applied, the pixel Z1.1 is charged. Since the bipolar pulse is cut off before the voltage on the Y-line becomes zero, in the end, charge remains in Z1.1 to maintain the voltage state. Similarly, Z1, m and Z1,400 are also in voltage.

이와같이 하여, 바이포울러 펄스가 차례대로 인가되어, Xn에 인가되었을 경우를 생각한다. 4개의 화소 Zn,m, Zn, m+1, Zn+1,m, Zn+1, m+1에 주목 한다면, Ym 및 Ym-1의 제1 서브펄스의 n번째 및(n-1)번째에 주목하면 된다. Ym도 Ym+1도 n번째에는 펄스가 있기 때문에, 화소 Zn,m, Zn,m-1은 전압상태가 된다. 이어서, Xn+1에 바이포울러 펄스가 인가된다. Ym도 Ym-1도 (n-1) 번째에는 펄스가 있기때문에, 이 경우도 화소 Zn+1,m, Zn+1,m+1은 충전상태가 된다.In this way, a case is considered in which the bi-fowler pulses are sequentially applied to Xn. Note the four pixels Zn, m, Zn, m + 1, Zn + 1, m, Zn + 1, m + 1, the nth and (n-1) th of the first subpulses of Ym and Ym-1. Note that The pixels Zn, m, Zn, and m-1 are in a voltage state because there are pulses in the nth of Ym and Ym + 1. Subsequently, a bifowler pulse is applied to Xn + 1. Since the pulses are present in the (n-1) th of the Ym and the Ym-1, the pixel Zn + 1, m, Zn + 1, m + 1 is also in the charged state.

다음으로, 도면에서는 생략되어 있지만, 제2서브펄스가 왔다고 하자. 이때, Ym도 Ym-1도 n번째 및(n+1)번째에는 펄스가 있다고 하면, 충전상대 없어지지 않고, 이상 4개의 화소는 잇달아 전압상태를 계속한다. 그후 제(h-1)의 서브펄스까지는, 4개의 화소 모두 전압상태가 계속되는 것이다.Next, although omitted in the drawing, it is assumed that the second sub pulse has come. At this time, if there are pulses in the nth and (n + 1) th of the Ym and the Ym-1, the charging partner does not disappear and the above four pixels continue the voltage state one after another. After that, the voltage state is continued for all four pixels until the sub pulse of (h-1).

다음으로, 서브펄스가 진행되어, 제h의 서브펄스가 왔다고 하자 도면에서는 번잡함을 피하기 위해 n번째 및 (n+1)번째 이외의 펄스는 생략했다. 이때, Ym도 Ym-1도 n번째에서는 펄스가 있기 때문에, 화소 Zn, M, Zn, m+1은 전압상태를 계속한다. 그러나, Ym-1에는 (n-1)번째의 펄스가 없었기 때문에, 화소Zn+1,m은, 전압상태가 계속되지만, 화소 Zn-1,m-1은 액티브 소자의 게이트가 온이 된 상태에서, 외부로부터의 전압의 공급이 없기 때문에, 축적된 선하가 방출되어 전압상태는 중단된다.Subsequently, when the sub-pulse proceeds and the h-th sub-pulse has come, the pulses other than the n-th and (n + 1) -th are omitted in order to avoid the trouble. At this time, since there are pulses in the nth of Ym and Ym-1, the pixels Zn, M, Zn, and m + 1 continue the voltage state. However, since there is no (n-1) th pulse in Ym-1, the pixel Zn + 1, m is in a voltage state, but in the pixels Zn-1, m-1, the gate of the active element is turned on. In, since there is no supply of voltage from the outside, accumulated latitude is released and the voltage state is stopped.

더욱이, 제i의 서브펄스가 왔을때에는, Ym의 (n+1)번째의 펄스전압이 0이기 때문에, Zn-1, m의 충전상태는 해제된다. 이하 제j 및 제k의 서브펄스에 있어서, 각각, Ym-1, Ym의 n번째 신호가 0이기 때문에, 화소Zn, m, Zn, m+1의 충전상태가 각각, 제k, 제j의 서브펄스중에 중단된다. 이와같은 과정을 거침으로서, 제2도의 V(Z)에 나타낸 거소가 같이 각 화소마다에 전압상태의 시간을 디지탈 적으로 콘트롤 할수 있다. 이와같은 동작을 반복함으로써, 각 화소에 가해지는 전압 펄스의 폭을 제1도(a)의 같이 임의로 제어할 수 있다.Further, when the i-th sub-pulse arrives, since the (n + 1) th pulse voltage of Ym is zero, the state of charge of Zn-1, m is canceled. In the following j-th and k-th subpulses, since the n-th signal of Ym-1 and Ym is 0, respectively, the state of charge of pixels Zn, m, Zn, and m + 1 is k-th and j-th, respectively. It stops during subpulses By going through this process, the time shown in V (Z) of FIG. 2 can digitally control the time of the voltage state for each pixel. By repeating such an operation, the width of the voltage pulse applied to each pixel can be arbitrarily controlled as shown in FIG.

이상의 설명에서 명확하듯이, 본 발명을 실시하는데 있어서는, 상기와 같이 서브펄스는, 명확하게 정의될 수 있는 펄스형의 것이 아니면 안되는 것은 아니다. 설명을 간단히 하기 위해, 서브펄스라고 하는 개념을 도입했지만, 특히, 서브펄스와 서브펄스의 사이가 명확하지 않고 신호로서는 거의 경계가 없는 것이라도, 본 발명을 실시할 수 있음은 명확하다. 동일하게 상기 서브펄스내에 포함되는 다수의 펄스에 대해서도,이들이, 독립된 펄스일 필요는 전혀없다. 온/오프가 조합된 일련의 신호라도 좋다. 더욱이 설명을 쉽게 하기위해, 신호의 0레벨과 전압레벨을 명확하게 했지만, 이것은 액정의 한계치 전압 이하인가, 이상인가라고하는 문제 뿐이기 때문에, 절대로 0일 필요는 없다. 이것은 다음의 경우에도 부합된다.As is clear from the above description, in carrying out the present invention, the sub-pulse must be a pulse type that can be clearly defined as described above. For the sake of simplicity, the concept of subpulse has been introduced, but in particular, it is clear that the present invention can be practiced even if the subpulse and the subpulse are not clear and there is almost no boundary as a signal. Similarly, for a plurality of pulses included in the subpulse, these need not be independent pulses at all. A series of signals in which on / off are combined may be used. Furthermore, for ease of explanation, the zero level and the voltage level of the signal have been made clear, but this is only a problem of being below or above the threshold voltage of the liquid crystal. This is also true in the following cases.

이상의 계조표시방법은 화소전극에 전압이 인가되고 있는 시간을 제어함으로써 중간적인 색조나 농담을 얻는 것이었지만, 예를들면, 제1도(b)에서 알 수 있듯이, 단시간에 극히 많은 펄스를 가할 필요가 있다. 다음은 표시장치를 구동하는 구동회로의 부담을 증대시킨다. 이 결점을 개량한 계조표시방법을 이하에 나타낸다.The above gray scale display method has obtained intermediate color tone or shade by controlling the time that voltage is applied to the pixel electrode. However, as shown in FIG. 1 (b), it is necessary to apply very many pulses in a short time. There is. Next, the burden on the driving circuit for driving the display device is increased. The gradation display method which improved this fault is shown below.

예를들면, 대표적인 액정재료인 TN(트위스티드 네머틱) 액정을 이용한 경우에 있어서, 노멀블랙이 되도록 설계된 화소에 있어서 제3도에 나타난 바와 같은 각종 펄스파형 전압을 액정화소에 인가하면, 펄스의 종류에 따라, 액정화소의 밝기가 달라지고, 따라서, 단계적인 밝기의 변화를 얻을 수 있음을 발견되었다. 이것은, 앞서 서술한 제1도(a)와 같이, 펄스폭을 바꿈으로써 계조표시가 가능한 것과 모순되지 않았다.For example, in the case of using a TN (twisted nematic) liquid crystal, which is a typical liquid crystal material, various pulse wave voltages as shown in FIG. As a result, it has been found that the brightness of the liquid crystal pixel is changed, and therefore, a stepwise change in brightness can be obtained. This did not contradict that gray scale display is possible by changing the pulse width as shown in FIG.

즉, 제3도의 경우에 있어서도, 전압이 액정화소에 걸려 있는 시간이 각각 달라, 그 결과 중간계조표시가 가능한 것으로 생각된다.That is, even in the case of FIG. 3, the time that the voltage is applied to the liquid crystal pixel is different, and as a result, it is considered that halftone display is possible.

제3도에서는 ''1'', ''2",···''15"라고 하는 순으로 단계적으로 밝게할 수 있다. 즉 제3도의 예에서는 16계조의 표시가 가능하다. 역으로 노멀화이트의 액정화소에서는 "r이 가장 밝고, "15"가 가장 어둡다. 이때,"1"에서는, 1단위 길이의 펄스가 인가된다. 또한, "2"에서는, 2단위 길이의 펄스가 인가된다 "3"에서는, 1단위 길이의 펄스와 2단위 길이의 펄스가 인가되고, "4"에서는 4단위 길이의 펄스가 인가되고, "6"에서는 2단위 길이의 펄스와 4단위 길이의 펄스가 인가된다 더욱이 8단위 길이의 펄스를 준비함으로써, 최대 15단위 길이의 펄스("15")를 얻을 수 있다.In FIG. 3, it can lighten step by step in order of "1", "2", ... "15". That is, in the example of FIG. 3, 16 gradations can be displayed. Conversely, in a normal white liquid crystal pixel, "r is the brightest and" 15 "is the darkest. At this time, a pulse of 1 unit length is applied at" 1 ". In "3", a pulse of 1 unit length and a pulse of 2 units length are applied, and a pulse of 4 units length is applied in "4", and in "6", a pulse of 2 units length and a pulse of 4 units length is applied. Furthermore, by preparing the pulse of 8 units in length, the pulse "15" of maximum 15 units in length can be obtained.

즉 1단위,2단위,4단위,8단위라고 하는 4종류의 펄스를 적절히 조합함으로써 2=16계조의 표시가 가능하게 된다. 또한 16단위, 32단위, 64단위, 128단위와 같이, 많은 펄스를 준비함으로써, 각각 32계조, 64계조, 128계조, 256계조라고 하는 고계조 표시가 가능하게 된다. 예를들면 256계조를 얻기 위해서는, 8종류의 펄스를 준비하면 된다.That is, 2 = 16 gradations can be displayed by appropriately combining four types of pulses of 1 unit, 2 units, 4 units, and 8 units. In addition, by preparing a large number of pulses such as 16 units, 32 units, 64 units, and 128 units, high gradation display such as 32 gradations, 64 gradations, 128 gradations, and 256 gradations is possible. For example, in order to obtain 256 gradations, eight kinds of pulses may be prepared.

또한 제3도의 예에서는, 화소에 인가된 전압의 지속시간은, 최초 T₁, 다음으로 2T₁, 그 다음이 4T₁이라고 하는 식으르 등비급수적으로 증내하도록 배열한 예를 나타냈지만, 이것은 예를들면, 제5도와 같이,최초로 T₁, 다음으로 8T₁, 그 다음이 2T₁, 마지막으로 4T₁으로 해도 좋다. 이와같이 배열시킴으로써, 표시장치에 데이터를 전송하는 장치의 부담을 줄일 수 있다.Further degrees third example, the duration of the voltage applied to the pixel is, the first T _1, followed by 2T _1, followed by Despite receive an arrangement example to jeungnae the formula lazy geometric called 4T ₁ progression, which is an example For example, as shown in Fig. 5, the first may be T ₁ , then 8T ₁ , then 2T ₁ , and finally 4T ₁ . By arranging in this way, the burden on the apparatus for transmitting data to the display apparatus can be reduced.

상기 방법을 실시하기 위해서는, 액정재료로서는, TN 액정이나 STN 액정, 강유전성 액정, 반 강유전성 액정 분산형 액정등이 적합하다. 또한 1단위의 펄스폭은, 어느 액정재료를 선택하는가에 따라 미묘하게다르지만, TN 액정재료의 경우에는,10nsec 이상이 적합한다.In order to implement the above method, a TN liquid crystal, an STN liquid crystal, a ferroelectric liquid crystal, a semi-ferroelectric liquid crystal dispersed liquid crystal, or the like is suitable as the liquid crystal material. The pulse width of 1 unit is slightly different depending on which liquid crystal material is selected, but in the case of a TN liquid crystal material, 10 nsec or more is suitable.

또한, 본 발명을 실시하려면, 제7도 혹은 제8도에 나타낸 바와같은, TFT를 이용한 매트릭스를 조합하는 것이 필요하다. 이하, 이 매트릭스 장치를 이용한 경우의 동작예를 제4도를 이용하여 설명한다. 매트릭스의 크기는,640×480셋트로 한다.Moreover, in order to implement this invention, it is necessary to combine the matrix using TFT as shown to FIG. 7 or FIG. An operation example when the matrix device is used will be described below with reference to FIG. The size of the matrix is 640x480 sets.

X선에는, 제4도에 나타난 바와같이, 1도 극성의 반전된 구형펄스(이하 바이포울러 펄스라고 한다.)가순서대로 인가된다. 한편, Y선에도, 역시 복수의 펄스로 이루어진 신호가 인가된다.As shown in Fig. 4, inverted spherical pulses (hereinafter referred to as bipolar pulses) of 1 degree polarity are sequentially applied to the X-rays. On the other hand, a signal composed of a plurality of pulses is also applied to the Y line.

이하에서는 4개의화소 2n, n1, 2n, n1+1, Zn+1, n1, Zn+1, m-T-1에 주목한다. 변형트랜스퍼 게이트에 있어서는, X선과 Y선의 쌍방에 신호가 인가되지 않는한, 화소의 전압은 번화하지 않기 때문에, 이 4개의 화소에 관해서는, 신호선 Xn과 Xn+1 및 Ym과 Ym+1에 주목하면 된다.In the following, four pixels 2n, n1, 2n, n1 + 1, Zn + 1, n1, Zn + 1, and m-T-1 are noted. In the strain-transfer gate, since the voltage of the pixel does not multiply unless a signal is applied to both the X and Y lines, attention is paid to the signal lines Xn and Xn + 1 and Ym and Ym + 1 for these four pixels. Just do it.

도면에 나타난 바와같이, 바이포울러펄스가 Xn에 인가된 경우를 생각한다. 현재, 상기의 4개의 화면에 주목하고 있기 때문에, 그때의 Ym과 Ym+1의 상태를 보면, Ym에는 신호가 있고, Ym+1에는 신호가 없다. 이 결과 화소 Zn,m은 전압상태, 화소 Zn,m+1은 비전압상대가 된다. 그리고, Y선에 다음 신호를 가하는 것보다 일찍, X선의 펄스를 끊음으로써, 화소의 전압상태는, 화소의 축전기에 의해 유지되기 때문에,화소 Zn,m은 전압상태를 유지한다. 이후, 다음으로 Xn에 신호에 인가될때 까지, 기본적으로는 각각의 화소상태가 지속된다.As shown in the figure, consider the case where the bipolar pulse is applied to Xn. At present, since the four screens are noted, the state of Ym and Ym + 1 at that time shows a signal in Ym and no signal in Ym + 1. As a result, pixels Zn and m become voltage states, and pixels Zn and m + 1 become non-voltage relatives. And since the voltage state of the pixel is held by the capacitor of the pixel by breaking the pulse of the X-ray earlier than applying the next signal to the Y line, the pixels Zn, m maintain the voltage state. Thereafter, basically each pixel state continues until it is applied to the signal at Xn.

이어서, Xn+1에 펄스가 인가된다. 도면에 나타단 바와같이, 이때에는, Ym은 비전압상태, Ym+1은 전압상태이기 때문에, 화소 Zn+1,m은 비전압상태, 화소 Zn+1,m+1은 전압상태가 된다. 앞에서 서술한 바와 동일하게 각각의 상태를 지속한다.Subsequently, a pulse is applied to Xn + 1. As shown in the figure, at this time, since Ym is a non-voltage state and Ym + 1 is a voltage state, pixels Zn + 1, m are non-voltage states, and pixels Zn + 1, m + 1 are voltage states. Continue each state as described previously.

다음으로, 먼저 바이포울러 펄스가, Xn에 인가되고 나서, 시간 T₁후에 신호선 Xn에 2회찌의 펄스가 인가되었을 때에는, Ym 및 Ym+1은, 각각 비전압상태, 전압상태이기 때문에, 화소 Zn,m은 비전압 상태로,화소 Zn,m+1은 전압상태로 각각 상태가 변화한다. 또한, Xn+1에 펄스가 인가된다. 이때에는 Ym도 Ym+1도 전압상태이기 때문에, 화소 Zn+1,m도 화소 Zn+1,m+1도 전압상태가 된다. 이 때, 화소 Zn+1,m+1은 전압상태를 지속하게 된다.Next, when the bi-fowler pulse is first applied to Xn and then two pulses are applied to the signal line Xn after the time T ₁ , Ym and Ym + 1 are in the non-voltage state and the voltage state, respectively, so that the pixel Zn where m is a non-voltage state and pixels Zn and m + 1 are voltage states, respectively. In addition, a pulse is applied to Xn + 1. At this time, since Ym and Ym + 1 are in a voltage state, the pixels Zn + 1, m and the pixels Zn + 1, m + 1 are also in a voltage state. At this time, the pixels Zn + 1 and m + 1 maintain the voltage state.

그후, 시간 2T 후에, 신호선 Xn에 3회째의 펄스가 인가되었을 때에는, Ym도 Ym+1도 전압상태이기때문에, 화소 Zn,m은 비전압상태에서 전압상태로 변화하고, 화소 Zn,m+1은 전압상태를 지속하게 된다. 더욱이, Xn+1에 펄스가 인가된다. 이때에는 Ym도 Ym+1도 비전압상태이기 때문에, 화소 Zn+1,m도 화수 Zn+1,m+1도 비전압상태가 되어, 모든 전압상태가 종료된다.Then, after the time 2T, when the third pulse is applied to the signal line Xn, Ym and Ym + 1 are in a voltage state, so the pixels Zn and m change from a non-voltage state to a voltage state, and the pixels Zn and m + 1 The voltage state is continued. Moreover, a pulse is applied to Xn + 1. At this time, since neither Ym nor Ym + 1 is in a non-voltage state, the pixels Zn + 1, m and the number of pixels Zn + 1, m + 1 are also in a non-voltage state, and all voltage states are terminated.

그후, 시간 4T₁후에, 신호선 Xn에 4회째의 펄스가 인가되었을 때에는 Ym도 Ym+1도 비전압상태이기때문에 화소 Zn,m도 화소 Zn,m+1도 전압상태에서 비전압상태로 변화한다. 더욱이, Xn+1에 펄스가 인가되지만, 역시, Ym도 Ym+1도 비전압상태이기 때문에, 화소 Zn+1,m도 화소 zn+1,m+1도 비전압상태인 제FH이다.Thereafter, when the fourth pulse is applied to the signal line Xn after the time 4T ₁ , the pixels Zn and m are changed from the voltage state to the non-voltage state because neither Ym nor Ym + 1 is in the non-voltage state. Moreover, although pulses are applied to Xn + 1, neither Ym nor Ym + 1 is in a non-voltage state, and therefore, pixels Zn + 1, m and pixels zn + 1, m + 1 are FH, respectively.

이와같이 하여, 1주기 1화면이 완료된다.In this way, one cycle one screen is completed.

이 사이에, 각 X선에는 4개의 바이포울러 펄스가 인가되고, 각 Y선에는, 3×480=1440의 정보신호(전압상태나, 비전압상태)가 인가되고 있다. 또한 이 1주기의 시간은 8T₁이고, T₁으로서는, 예를들면,10nsec∼10msec가 적당하다. 그리고, 각 화소에 주목해 보면, 화소 Zn,m에는 시간 T₁의 펄스와 4T₁의 펄스가 인가되고, 시각적으로는 5T₁길이의 펄스가 인가되는 것과 동일한 효과가 얻어졌다. 즉, "5"의 밝기가 얻어졌다 동일하게, 화소 Zn,m, 화소 Zn+1,m, 화소 Zn+1,m+1에는, 결국 "2", "6 ", "3"의 밝기가 얻어진다.During this time, four bipolar pulses are applied to each X-ray, and an information signal (voltage state or non-voltage state) of 3 x 480 = 1440 is applied to each Y line. In addition, the time of one cycle is 8T _1, as T _1, for example, is suitable 10nsec~10msec. And, to note in each pixel, the pixel Zn, m is applied to the pulse and the pulse of 4T ₁ of time T _1, the same effect as the visual is to be applied a pulse of length 5T ₁ was obtained. That is, the brightness of " 5 " was obtained. Similarly, the pixels Zn, m, pixels Zn + 1, m, and pixels Zn + 1, m + 1 eventually have brightness of "2", "6", and "3". Obtained.

이상의 예에서는, 8계조의 표시가 가능하지만, 더욱 많은 펄스 신호를 가함으로써, 보다 고계조가 가능하다. 예를들면,1주기중에, 또한 각 X선에 5개의 펄스, 계 9개의 펄스를 가하고, 각 Y선에는 8×480=3840개의 정보신호를 인가함으로써, 256계조의 고계조를 달성할 수 있다.In the above example, eight gradations can be displayed, but by applying more pulse signals, higher gradations are possible. For example, a high gradation of 256 gradations can be achieved by applying 5 pulses and 9 pulses to each X-ray and applying 8 x 480 = 3840 information signals to each Y-ray during one cycle. .

한편, 제1도 및 제2도의 예에서는,256계조를 달성하기 위해,1주기중에 각 X선에는 256개의 펄스가,각 Y선에는 480×356=122,880개나 되는 정보신화 인가될 필요가 있어, 본 방식의 우위성은 일목요연하다.On the other hand, in the example of FIGS. 1 and 2, in order to achieve 256 gray scales, 256 pulses need to be applied to each X-ray and 480 x 356 = 122,880 information myths in one cycle. The superiority of this method is obvious.

그러나, 본 방식은 그 연산처리가 어렵고, 제1도 및 제2도에 나타난 방식을 채용하는가, 혹은 제3도 내지 제5도의 방식을 체용하는가는, 목적으로 하는 표시장치의 특성에 따라 다르다.However, the present method is difficult to process, and the method shown in FIGS. 1 and 2 or the method shown in FIGS. 3 to 5 depend on the characteristics of the target display device.

즉, 제1도 및 제5도에 나타난 방식에서는, N(X선의 수)×M(Y선의 수)의 매트릭스에서 2^k계조를 달성하기 위해서는,1주기(1화면)를 형성하는 사이에. 각 X선에는 2^K개의 각 Y선에는 2^K×N개의 펄스를 가하는 것이 요구된다. 그러나, 제3도 내지 제5도의 방법에서는, 1주기를 형성하는 사이에, 각 X선에는 (K-1)개의 각 Y선에는 K×N개의 펄스를 가하는 것만으로도 가능하다. 따라서, 계조수가 늘어나면 늘어날수륵, 후자의 방법이 우위에 있다.. 그러나, 저계조 예를들면, 4계조나 8계조에서는, 전자의 방법으로도 후자의 방법으로도 펄스 수는 큰 차이가 없고, 오히려 연산처리의 번잡함을 고려하면, 전자의 방식을 채용하는 쪽이 유리한 경우도 있다.That is, in the systems shown in FIGS. 1 and 5, in order to achieve ^2k gray scales in a matrix of N (number of X-rays) x M (number of Y-lines), one cycle (one screen) is formed. Each X 2 ^K, the line of the Y lines are required to apply the 2 ^K × N pulses. However, in the method of FIGS. 3 to 5, it is possible to simply apply K × N pulses to each (K-1) Y line to each X-ray while forming one cycle. Therefore, if the number of gray scales increases, the latter method is superior. However, in the low gray scales, for example, in the 4th and 8th gradations, the number of pulses does not differ significantly between the former method and the latter method. On the contrary, in view of the complexity of arithmetic processing, it may be advantageous to employ the former method.

어느방식을 채용하던가, 특히 고계조표시를 달성하기 위해서는 극리 고속의 스위칭이 필요하게 된다.Whichever method is employed, in order to achieve high gradation display in particular, extremely high speed switching is required.

예를들면, 256계조를 실현하기 위해서는, 동작화면은 매초 30매 이상 계속해서 나올 필요가 있기 때문에, 256T₁＜30msec, 즉, T₁＜100μsec 이하이다. 따라서, 예를들면, X선이 480행의 경우에는, 폭 200nsec 이하의 펄스가 인가될 필요가 있다. 그 때문에도 고속동작이 가능한 CM0S 트랜스퍼 게이트 회로로 스위칭 할 필요가 있다.For example, in order to realize 256 gradations, since the operation screen needs to be continuously displayed 30 or more every second, it is 256T ₁ <30 msec, that is, T ₁ <100 μsec or less. Thus, for example, when the X-ray is 480 rows, a pulse of 200 nsec or less in width needs to be applied. Therefore, it is necessary to switch to the CM0S transfer gate circuit capable of high speed operation.

이상의 설명에서는, 이해를 용이하게 하기 위해, 신호를 전압상태와 비전압상태로 명확하계 구별했지만, 이것은, 액정이나 TFT의 한계치 전압이하인가, 이상인가라고 하는 문제 뿐임은 앞에서 서술한 대로이다. 또한 화소의 대향전극에 대해서는, 아무런 기술도 하시 않았지만, 화소의 대향전극에 적절한 바이어스 전압을 인가함으로써, 화소재료에 걸리는 실질적인 전압용을 정, 부(+,-) 양쪽에 취할 수 있도록 하는 것도 가능하다. 이와같은 주사는, 예를들면 강유전성 액정을 이용할 경우에도 필요하다.In the above description, for ease of understanding, the signal is clearly divided into a voltage state and a non-voltage state, but this is only a matter of whether the liquid crystal or the TFT is below the threshold voltage or abnormal. Although no description has been given of the counter electrode of the pixel, it is also possible to apply a positive bias voltage to the counter electrode of the pixel so that the actual voltage applied to the pixel material can be applied to both positive and negative electrodes. Do. Such scanning is necessary even when ferroelectric liquid crystal is used, for example.

또한, 바이포울러 펄스에 대해서는, 특별히 상세하게는 기술하지 않았지만, 펄스의 높이나 폭, 극성등은 장치에 따라 설계변경되는 수치이고, 본 발명이 개개의 수치에 제한을 가하는 것이 아님이 명백하다, 즉 바이포울러 펄스의 형상에 대해서는, 최초로 정(+)의 신호가 인가되어도 부(-)의 신호가 인가되어도 본 발명에서는 특별히 문제가 되지 않고, 그것들을 동일장치에서, 공간적·시간적으로 조합해도 좋다. 또한, 바이포울러 펄스의 폭에서도, 다른 종류의 극성 펄스가 반드시 동일 폭을 갖는 것이 필요한 것은 아니고, NTFT와 PTFT의 이동도의 차이에 의해, 정의 펄스는 폭을 길게, 부의 펄스는 폭을 짧게 해도, 흑은 그반대로 해도 좋다. 더욱이, 펄스의 높이에 대해서도 정의 펄스는 높게, 부의 펄스는 낮게 해도 좋고, 그 반대로 해도 좋다. 이들의 상세한 수치의 결정은 본 발명이 목적으로 하는 것이 아니기 때문에, 본 발명을 실시하려는 자가 결정하는 것이다.In addition, although not specifically described in detail about a bipolar pulse | pulse, the height, width, polarity, etc. of a pulse are the numerical value which changes design according to an apparatus, and it is clear that this invention does not restrict each numerical value. That is, the shape of the bipolar pulse is not particularly a problem in the present invention even if a positive signal or a negative signal is applied for the first time, and it is possible to combine them spatially and temporally in the same apparatus. good. In addition, even in the width of the bipolar pulse, it is not necessary for the different types of polar pulses to have the same width. The difference in the mobility of the NTFT and PTFT means that the positive pulse has a long width and the negative pulse has a short width. Black may be reversed. In addition, the positive pulse may be high, the negative pulse may be low, or vice versa with respect to the height of the pulse. Since the determination of these detailed numerical values is not the objective of this invention, it is a person who decides to implement this invention.

또한, 이상의 설명에서는, 종래 이용되어 왔던, 교류화에 대해서는, 아무런 기술이 없지만, 이것은, 종래와 마찬가지로 액정의 열화방지를 위해 필요한 것이고, 또한, 본 발명과 모순되는 것이 아니기 때문에, 반드시 필요하다. 그러나 직류전압의 인가에 의해서도, 전기분해등의 요인에 의한 열화가 현저하게 적은 경우에는 특별히 필요치는 않다.In addition, in the above description, although there is no technique regarding the alteration which has been used conventionally, this is necessary for preventing the deterioration of a liquid crystal like the conventional one, and it is necessary because it does not contradict with this invention. However, even when the direct current voltage is applied, it is not particularly necessary when the deterioration due to factors such as electrolysis is significantly small.

이하에 본 발명을 실시한 장치의 제작방법에 관한 예를 나타낸다.The example regarding the manufacturing method of the apparatus which implemented this invention is shown below.

[실시예 1]Example 1

본 발명에서는 제7도에 나타낸 바와같은 회로구성을 이용한 액정표시장치를 이용하여, 벽걸이 텔레비젼을 제작하였기에, 그것을 설명한다. 또한 그때의 TFT는 례이저 아닐을 이용한 다결정 실리콘으로 했다.In the present invention, a wall-mounted television was produced using a liquid crystal display device using the circuit configuration shown in FIG. 7, and the description thereof will be described. In addition, TFT at that time was made into the polycrystal silicon which used the example anil.

이 회로구성에 대응한 실제의 전극등의 배치구성의 1개의 화소에 내해서, 제9도에 나타내고 있다. 우선본 실시예에서 사용하는 액정 펄스의 제작방법을 제11도를 이용하여 설명한다. 제11도(a)에 있어서, 석영유리등의 고가가 아닌 700℃ 이하, 예를들면 약 600℃의 열처리에 견디는 유리(50)위에 마그네트론 RF(고주파) 스퍼터법을 이용하여 불록킹층(51)으로서의 산화규소막을 1000∼3000Å의 두께로 제작한다.Fig. 9 shows one pixel of an arrangement configuration of an actual electrode or the like corresponding to this circuit configuration. First, the manufacturing method of the liquid crystal pulse used by a present Example is demonstrated using FIG. In Fig. 11 (a), the blocking layer 51 is made of magnetron RF (high frequency) sputtering method on the glass 50 that withstands heat treatment of 700 ° C. or less, for example, about 600 ° C., not expensive, such as quartz glass. The silicon oxide film as) is produced in the thickness of 1000-3000 kPa.

공정조건은 산호 100% 분위기, 성막온도 150℃, 출력 400∼800W, 압력 0.5Pa로 했다.Process conditions were 100% of coral atmosphere, 150 degreeC of film-forming temperature, 400-800 W of outputs, and 0.5 Pa of pressures.

타켓으로 석영 또는 단결정 실리콘을 이용한 성막속도는 30∼100Å/분이었다.The film formation rate using quartz or single crystal silicon as a target was 30 to 100 mW / min.

이 위에 플라즈마 CVD법에 의해 규소막(52)을 제작했다. 성막온도는 250℃∼350℃에서 행하는데, 본 실시예에서는 320℃로 하고, 모노시간(SiH₄)를 이용했다. 모노시란(SiH₄)에 한정되지 않고, 디시란(Si₂H₆) 또는 트리시란(Si₃H₈)을 이용해도 좋다.The silicon film 52 was produced on this by the plasma CVD method. The film formation temperature was performed at 250 ° C to 350 ° C, but was set to 320 ° C in this example, and mono time (SiH ₄ ) was used. Not only monosilane (SiH ₄ ) but disilane (Si ₂ H ₆ ) or trisilane (Si ₃ H ₈ ) may be used.

이들을 PCVD 장치내에 3Pa의 압력으로 도입하고, 13.56NIHz의 고주파 전력의 가해서 성막했다. 이때,고주과 전력은 0.02∼0.10W/cm²이 적당하고, 본 실시예에서는 0.055W/cm²을 이용했다. 또한 모노시란(S1H₄)의 유량은 20SCCNI으로 하고, 그때의 성막속도는 120Å/분이었다. PTFT와 NTFT와의 드레시홀드전압(Vth)를 개략 동일하게 제어하기 위해, 붕소를 디시란을 이용하여 1×10¹⁵∼1×10¹⁸cm^-3의 농도로 성막중에 첨가해도 좋다. 또한 TFT의 채널 영역이 되는 실리콘층의 성막에는 이 플라즈마 CVD 뿐만 아니라, 스퍼터법, 감압 CVD법을 이용해도 좋다 이하에 그 방법을 간단하게 서술한다.They were introduced into a PCVD apparatus at a pressure of 3 Pa, and formed by applying high frequency power of 13.56 NIHz. At this time, 0.02-0.10 W / cm <^2> is suitable for the high power, and 0.055 W / cm <^2> was used for the present Example. Also monocyclic flow is the deposition rate, and then in the 20SCCNI (S1H ₄₎ was 120Å / min. In order to control the threshold voltage Vth between PTFT and NTFT in the same manner, boron may be added during film formation at a concentration of 1 × 10 ^{15 to} 1 × 10 ¹⁸ cm ⁻³ using disilane. In addition, not only the plasma CVD but also the sputtering method and the reduced pressure CVD method may be used for the formation of the silicon layer serving as the channel region of the TFT. The method is briefly described below.

스퍼터법으로 행하는 경우, 스퍼터전의 배압을 1×10^-5Pa 이하로 하고, 단결정 실리큰을 타켓으로, 아르곤에 수소를 20∼80% 혼입한 분위기에서 행했다. 예를들면 아르곤 20%, 수소 80%로 했다. 성막온도는150℃, 주파수는 13.56MHz, 스퍼터 출력은 400∼800W, 압력은 0.5Pa였다.When performing by the sputtering method, the back pressure before sputtering was made into 1x10 <^-5> Pa or less, and it carried out in the atmosphere which mixed 20-80% of hydrogen in argon with the target single crystal silicane. For example, 20% argon and 80% hydrogen. The film formation temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.

감압기상법으로 형성하는 경우, 결정화 온도 보다도 100∼200℃ 낮은 450∼550℃ 예를들면 530℃에서 디시란(Si₂H₆) 또는 트리시란(S1₃H₈)를 CVD장치에 공급하여 성막했다. 반응로내 압력은 30∼300Pa로 했다. 성막속도는 50∼250℃/분이었다. PTFT화 NTFT와의 드레시홀드 전압(Vth)을 개략 동일하게 제어하기 위해, 붕소를 디시란을 이용하여 1×10¹⁵∼1×10¹⁸cm^-3의 농도로 성막중에 첨가해도 좋다.In the case of forming by the reduced pressure gas phase method, disilane (Si ₂ H ₆ ) or trisilane (S 1 ₃ H ₈ ) was supplied to a CVD apparatus at 450 to 550 ° C., for example, at 530 ° C., which was lower than the crystallization temperature to form a film. . The pressure in the reactor was 30 to 300 Pa. The film-forming speed was 50-250 degreeC / min. In order to control the threshold voltage Vth similarly to PTFT-ized NTFT, boron may be added to film formation at a concentration of 1 × 10 ^{15 to} 1 × 10 ¹⁸ cm ⁻³ using disilane.

이들 방법에 의해 형성된 피막은, 산소가 5×10²¹cm^-3이하인 것이 바람직하다. 결정화를 촉진시키기 위해서는, 산소 농도를 7×10¹⁹cm^-3이하, 바람직하게는 1×10¹⁹cm^-3이하로 하는 것이 바람직하지만, 너무적게 하면, 백라이트에 의해 오프상태의 리트(1eak) 전류가 증가해 버리기 때문에, 이 농도를 선택했다. 이 산소농도가 높으면, 결정화시키기 어렵고, 레이저 아닐 온도를 높게 또는 레이저 아닐 시간을 길게 하지 않으면 않된다. 수소는 4×10²⁰cm^-3이고, 규소 4×10²²cm^-3으로 비교하면 1원자%였다.It is preferable that oxygen in the film formed by these methods is 5 * 10 <^21> cm <^-3> or less. In order to promote crystallization, the oxygen concentration is preferably 7 × 10 ¹⁹ cm ⁻³ or less, preferably 1 × 10 ¹⁹ cm ⁻³ or less, but if it is too small, the lit current in the off state by the backlight is too small. As it increased, we chose this density. If this oxygen concentration is high, it will be difficult to crystallize, and the laser annealing temperature must be high or the laser annealing time must be lengthened. Hydrogen was ^{4x10 20} cm ^-3 and 1 atomic% compared to silicon 4x10 ²² cm ^-3 .

또한, 소스, 드레인에 대해 보다 결정화를 촉진시키기 위해, 산소농도를 7×10¹⁹cm^-3이하, 바람직하게는 1×10¹⁹cm^-3이하로 하고, 픽셀 구성하는 TFT의 채널 형성 영역에만 산소를 이온 주입법에 의해 5×10²⁰∼5×10²¹cm^-3이 되도록 점가해도 좋다. 상기의 방법에 의해, 아모르퍼스 상태의 규소막을 500∼5000Å, 본실시예에서는 1000Å의 두께로 성막했다.In order to further promote crystallization with respect to the source and the drain, the oxygen concentration is set to 7 × 10 ¹⁹ cm ⁻³ or less, preferably 1 × 10 ¹⁹ cm ⁻³ or less, and only oxygen is formed in the channel formation region of the TFT constituting the pixel. May be added so as to be 5 × 10 ^{20 to} 5 × 10 ²¹ cm ^-3 by the ion implantation method. By the above method, a silicon film in an amorphous state was formed to have a thickness of 500 to 5000 mV and 1000 mV in this embodiment.

그 후, 포토레지스트(53)를 마스크 P1을 이용하여 소스·드레인 영역만 개공한 형태로 형성했다.Then, the photoresist 53 was formed in the form which only the source-drain area | region opened using mask P1.

그 위에, 플라즈마 CVD법에 의해 n형의 활성층이 되는 규소막(54)을 제작했다. 성막온도는 250℃∼350℃로 행하는데, 본 실시예에서는 320℃로 하고, 모노시란(SiH₄)과 모노시란 베이스의 포스핀(PH₃)3% 농도의 것을 이용했다. 이들은 PCVD 장치내에 50a의 압력으로 도입하고, 13.56MHz의 고주파 전력을 가해 성막했다. 이때, 고주파전력은 0.05∼0.20w/cm²이 적당하고, 본 실시예에서는 0.12W/cm²을 이용했다. 이 방법에 의해 완성된 n형 실리큰층의 비도전율은 2×10¹⁰cm^-1정도가 되었다.The silicon film 54 used as an n type active layer was produced by the plasma CVD method on it. The film formation temperature is performed at 250 ° C. to 350 ° C., but in this example, 320 ° C., monosilane (SiH ₄ ) and monosilane (phosphine (PH ₃ ) 3% concentration) were used. They were introduced into a PCVD apparatus at a pressure of 50a and formed with a high frequency power of 13.56 MHz. At this time, the high-frequency power was used to 0.12W / cm ² 0.05~0.20w / cm ² is suitable, and in the present embodiment. The specific conductivity of the n-type silica layer completed by this method was about 2 x 10 ¹⁰ cm ^-1 .

막 두께는 50Å으로 했다. 이렇게 하여 제11도(a)를 얻었다. 그후 리프트 오프(1ift off)법을 이용하여, 레지스트(53)를 제거하고, 소스·드레인 영역(55).(56)을 형성했다. 동일한 공정을 이용하여 p형의 환성층을 형성했다. 그 때의 도입가스는, 모노시란(SiH₄)과 모노시란 베이스의 디보란(B₂H₆) 5% 농도의 것을 이용했다. 이들을 PCVD 장치내에 4Pa의 압력으로 도입하고 13.56MHz의 고주파 전력을 가해서 성막했다. 이때, 고주파 전력은 0.05∼0.20W/cm²이 적당하고, 본 실시예에서는 0.120W/cm²을 이용했다.The film thickness was 50 kPa. Thus, FIG. 11 (a) was obtained. Then, the resist 53 was removed using the lift off method to form the source and drain regions 55 and 56. P-type cyclic layer was formed using the same process. As the introduction gas at that time, a monosilane (SiH ₄ ) and a monosilane-based diborane (B ₂ H ₆ ) 5% concentration was used. They were introduced into a PCVD apparatus at a pressure of 4 Pa and formed with high frequency power of 13.56 MHz. At this time, 0.05 to 0.20 W / cm ² is appropriate for the high frequency power, and 0.120 W / cm ² is used in this embodiment.

이 방법에 의해 완성된 p형 실리콘층의 비도전율은 5×10^-2Ωcm^-1정도가 되었다. 막 두께는 50Å으로 했다. 이렇게 아여 제11도(b)를 얻었다. 그 후 N형 영역과 동일하게 리프트 오프법을 이용하여, 소스·드레인 영역(59), (60)을 형성했다. 그 후, 마스크 P3를 이용하여 규소막(52)을 에칭제거하고, 제11도(c)에 나다난 바와같이, N채널헝 박막트랜지스터용 섬형상 영역(63)과 p채널형 박막트랜지스터용 섬형상 영역(64)을 형성했다.Non-constant of the p-type silicon layer is completed by this method was approximately ^-1 5 × 10 ^-2 Ωcm. The film thickness was 50 kPa. Thus, FIG. 11 (b) was obtained. Then, the source-drain regions 59 and 60 were formed using the lift-off method similarly to the N-type region. Thereafter, the silicon film 52 is etched away using the mask P3, and as shown in Fig. 11C, the island-like region 63 for the N-channel thin film transistor and the island for the p-channel thin film transistor are shown. The shape region 64 was formed.

그후 XeC1 액시머 레이저를 이용하여, 소스·드레인·채널영역을 례이저 아닐함과 동시에, 활성층에 레이저 도핑(1aser dopmg)을 행했다.Subsequently, the source layer, the channel region, and the laser doping (1aser dopmg) were performed on the active layer while using the XeC1 excimer laser.

이때의 레이저 에너지는, 한계치 에너지가 130mJ/cm²으로, 막두께 전체가 용융되기 위해서는 220mJ/cm²이 필요하게 된다. 그러나, 최초부터 220mJ/cm²이상의 에너지를 조사하면, 막중에 포함되는 수소가 급격히 방출되기 때문에, 막의 파괴가 일어난다 이 때문에 저 에너지로 최초 수소를 제거한 후에 용융시킬 필요가 있다. 본 실시예에서는 제거한 후에 용융시킬 필요가 있다, 본 실시예에서는 최초 150mJ/cm²으로 수소의 제거를 행한 후, 230mJ/cm²으로 결정화한다.The laser energy at this time is 130 mJ / cm ² of limit energy, and 220 mJ / cm ² is required in order to melt the entire film thickness. However, when irradiating an energy of 220 mJ / cm ² or more from the beginning, since the hydrogen contained in the film is released rapidly, the film is destroyed. Therefore, it is necessary to melt after removing the initial hydrogen with low energy. In this embodiment, it is necessary to melt after removal. In this embodiment, hydrogen is first removed at 150 mJ / cm ² and then crystallized at 230 mJ / cm ² .

이 위에 산화규소막을 게이트절연막으로서 500∼2000Å 예를들면 1000Å의 두께로 형성했다. 이것은 블록킹 층으로서의 산화규소막의 제작과 동일조건으로 했다.A silicon oxide film was formed thereon as a gate insulating film at a thickness of 500 to 2000 GPa, for example, 1000 GPa. This was carried out under the same conditions as the production of the silicon oxide film as the blocking layer.

이 성막중에 불소를 소량첨가하여, 나트륨이온의 고정화를 시켜도 좋다.In this film formation, a small amount of fluorine may be added to fix the sodium ions.

그후, 이 위쪽에 인(원소기호 P)이 1∼5×10²¹cm^-3의 농도로 첨가된 실리콘막 또는 이 실리콘막과 그 위에 몰리브덴(Mo), 텅스텐(W), MoS1₂또는 WSi₂와의 다층막을 형성했다. 이것을 제4포토마스크 P4에서 패터닝하여 NTFT용의 게이트전극(66), PTFT용의 게이트전극의 크기로는, 예를들면 채널길이 7μm, 게이트전극으로 인 첨가 규소를 0.2μm, 그 위에 몰리브덴을 0.3μm의 두께로 형성했다. 이렇게 하여 제11도(d)를 얻었다.Thereafter, a silicon film to which phosphorus (element symbol P) is added at a concentration of 1 to 5 x 10 ²¹ cm ^-3 or the silicon film and molybdenum (Mo), tungsten (W), MoS1 ₂ or WSi ₂ thereon. A multilayer film with was formed. This was patterned in the fourth photomask P4, and the size of the gate electrode 66 for NTFT and the gate electrode for PTFT is, for example, 7 μm in channel length, 0.2 μm phosphorus added silicon as gate electrode, and 0.3 molybdenum thereon. formed to a thickness of μm. Thus, FIG. 11 (d) was obtained.

또한, 게이트 전극 제료로 알루미늄(AI)을 이용한 경우, 이것을 제4프트마스크 P4에서 패터닝한 후, 그표면에 양극산화 함으로써, 셀프어라인(se1f-a1ign) 공법이 적용가능하기 때문에, 소스·드레인의 큰택트홀을 보다 게이트에 가까운 위치에 형성할 수 있어, 이동도, 드레시홀드 전압을 낮춤으로써 TFT의 특성을 향상시킬 수 있다.In the case where aluminum (AI) is used as the gate electrode material, the self-aligned (se1f-a1ign) process can be applied by patterning it on the fourth mask P4 and then anodizing the surface, so that source and drain can be applied. The larger contact hole can be formed at a position closer to the gate, and the characteristics of the TFT can be improved by lowering the mobility and the threshold voltage.

이렇게하면, 400℃ 이상으로 모든 공정에서 온도를 가하지 않고도 C/TFT를 제작할 수 있다. 그 때문에 기판재료로서, 석영등의 고가의 기판을 이용하지 않아도 되어, 본 발명의 대화면의 액정 표시장치에 극히 적합한 공정이라 할 수 있다.This makes it possible to fabricate C / TFTs up to 400 ° C without the need for temperature in all processes. Therefore, it is not necessary to use expensive substrates, such as quartz, as a board | substrate material, and it can be said that it is a process which is extremely suitable for the liquid crystal display device of the big screen of this invention.

제11도(e)에 있어서, 충간절연물(69)을 상기한 스퍼터법에 의해 산화규소막을 형성했다.In Fig. 11E, the interlayer insulator 69 was formed by the above-described sputtering method.

이 산화규소막의 형성은 1PCVD법, 광 CVD법, 상압 CVD법을 이용해도 좋다. 예를들면 0.2∼0.6μm의 두께로 형성하고, 그후, 제5프트마스크 P5를 이용하여 전극용 창(79)을 형성했다. 그후, 이들 전체에 알루이늄을 0.3μm의 두께로 스퍼터법에 의해 형성하고 제6포트마스크 P6을 이용하여 리드(74) 및 큰택트(73), (75)를 제작한 후, 표면을 평탄화용 유기수지(77), 예를들면 폴리이미드 수지(po1yimide resin)를 도포형성하고, 재차 선극구멍 뚫기를 제7포토마스크 P7에서 행했다.The silicon oxide film may be formed by the 1PCVD method, the optical CVD method, or the atmospheric pressure CVD method. For example, it formed in thickness of 0.2-0.6 micrometer, and then formed the electrode window 79 using the 5th mask P5. Subsequently, aluminum is formed in all of them by a sputtering method with a thickness of 0.3 μm, and the leads 74, the large tacts 73 and 75 are manufactured using the sixth port mask P6, and then the surface is flattened. The organic resin 77, for example, polyimide resin (po1yimide resin) was formed by coating, and the polar hole perforation was again performed in the seventh photomask P7.

또한, 이-들 선체에 ITO(인듐·주석산화막)을 0.1μm의 두께로 스퍼터법에 의해 형성하고 제8포토마스크 P8을 이용하여 화소전극(71)을 형성했다. 이 ITO는 실온∼150℃로 성막하고, 200∼400℃의 산소 또는 대기중의 아닐에 의해 성취했다. 이렇게 하여 제11도(f)를 얻었다.Further, ITO (indium tin oxide film) was formed on the two-shell hull by a thickness of 0.1 μm by the sputtering method, and the pixel electrode 71 was formed using the eighth photomask P8. This ITO was formed into a film at room temperature to 150 degreeC, and was achieved by 200-400 degreeC oxygen or an anion in air | atmosphere. Thus, FIG. 11 (f) was obtained.

얻어진 TFT의 전기적인 특성은 PTFT에서 이동도는 40cm²/Vs, Vth는 -5.9V이고, NTFT에서의 이동도는 80cm²/Vs, Vth는 5.0V였다.The electrical characteristics of the obtained TFTs were 40 cm ² / Vs and Vth -5.9 V in the PTFT, and 80 cm ² / Vs and 5.0 V in the NTFT.

상기와 가은 방법에 의해 액정 전기광학장치용의 한쪽기판을 얻을 수 있었다. 이 액정표시장치의 전극등의 배선모양은 제9도에 나타내고 있다. N채널형 박막트랜지스터와 P채널형 박막트랜지스터와를 제1신호선(3)과 제2신호선(4)과의 교차부에 설치하고 있다.By the above method, the single board | substrate for liquid crystal electro-optical devices was obtained. Wiring patterns of electrodes and the like of this liquid crystal display device are shown in FIG. An N-channel thin film transistor and a P-channel thin film transistor are provided at the intersection of the first signal line 3 and the second signal line 4.

이와같은 C/TFT를 이용한 매트릭스 구성을 갖도록 하였다. 이러한 구조를 좌우, 상하로 반복함으로써, 640×480, 1280×960이라는 대화소 액정 표시장치로 제작할 수 있다. 본 실시예에서는 1920×400으로 했다. 이와같이 하여 제1기판을 얻었다. 다른쪽의 기판 제작방법을 제12도에 나타낸다.Such a matrix configuration using C / TFT was provided. By repeating such a structure from side to side and up and down, it is possible to produce a large screen liquid crystal display device of 640x480 and 1280x960. In this example, it was set to 1920x400. In this manner, a first substrate was obtained. The other substrate manufacturing method is shown in FIG.

유리기판상에 폴리이미드에 흑색안료를 혼합한 플리미이드 수지를 스핀코트법을 이용하여 1μ의 두께로 성막하고, 제9포토마스크 P9를 이용하여 블랙스트라이프(81)를 제작했다.On the glass substrate, the polyimide mixed with black pigment was formed into a film having a thickness of 1 mu using a spin coating method, and a black stripe 81 was produced using a ninth photomask P9.

그후, 적색안료를 혼합한 폴리이미드 수지를 스핀코트법을 이용하여 1μm의 두께로 성막하고, 제10포트마스크 P10을 이용하여 적색필터(83)을 제작했다. 동일하게 마스크 P11, P12를 사용하여, 적색필터(83)을 제작했다. 이들 제작중 각 필터는 350℃의 질소중에서 60분 소성했다. 그후, 역시 스핀고트법을 이용하여, 레벨링층(89)을 투명 폴리이미드를 이용하여 제작했다.Then, the polyimide resin which mixed the red pigment was formed into a film of thickness of 1 micrometer using the spin coat method, and the red filter 83 was produced using the 10th port mask P10. Similarly, the red filter 83 was produced using mask P11, P12. During these preparations, each filter was baked for 60 minutes in 350 degreeC nitrogen. Then, the leveling layer 89 was produced using the transparent polyimide, also using the spin-got method.

그후, 이들 전체에 ITO(인듐·주석 산화막)을 0.1μM의 두께로 스퍼터법에 의해 형성하고 제13포토마스트 P13을 이용하여 공통전극(90)을 형성했다. 이 ITO는 실온∼150℃로 성막하고, 200∼300℃의 산소 또는 대기중의 아닐에 의해 성취하여 제2기판을 얻었다.Thereafter, ITO (indium tin oxide film) was formed on all of them by a sputtering method with a thickness of 0.1 µM, and a common electrode 90 was formed by using a thirteenth photomask P13. This ITO was formed into a film at room temperature to 150 degreeC, and it achieved by oxygen of 200-300 degreeC or an annealing in air | atmosphere, and obtained the 2nd board | substrate.

상기 기판상에, 옵셋법을 이용하여, 폴리이미드 전구체(前驅體)를 인쇄하고, 비산화성 분위기, 예를들면질소중에서 350℃로 1시간 소성했다. 그후, 공지의 레벵법을 이용하여, 폴리이미드 표면을 개질(改質)하고, 적어도 초기에 있어서, 액정분자를 일정방향으로 배향시키는 수단을 설치했다.On the said board | substrate, the polyimide precursor was printed using the offset method, and baked at 350 degreeC in non-oxidizing atmosphere, for example, nitrogen, for 1 hour. Then, using the known Leven method, the surface of the polyimide was modified, and the means which orientated a liquid crystal molecule in the fixed direction at least initially was provided.

그후, 상기 제1기판과 제2기판 사이에, 네머틱 액정 조성물을 넣고, 주위를 에폭시성 접착제로 고정했다.Thereafter, a nematic liquid crystal composition was placed between the first substrate and the second substrate, and the surroundings were fixed with an epoxy adhesive.

기판상의 리드에 TAB 형상의 구동 IC와 공통신호, 전위 배선을 갖는 PCB를 접속하고, 외측에 편광판을 불이고, 투과형의 액정 전기광학장치를 얻었다. 이들과 냉음극관을 3개 배치한 후부 조명장치, 텔레비젼전파를 수신하는 튜너를 접속하여, 벽걸이 텔레비젼으로 완성시켰다. 종래의 CRT 방식의 텔레비젼과 비교하여, 평면형상의 장치가 되었기 때문에, 벽등에 설치할 수 있게 되었다. 이 액정 텔레비젼의 동작은 제1도, 제2도에 나타낸 것과 실질적으로 동등한 신호를 액정화소에 인가함으로써 64계조의 중간계조 표시가가능항으로 확인했다. 더욱이 실질적으로 제3도 내지 제5도에 나타낸 것과 동등한 신호로 인가함으로써, 256계조의 동작이 가능함이 확인되었다.A TAB-shaped driving IC and a PCB having a common signal and potential wiring were connected to a lead on the substrate, and a polarizing plate was blown to the outside to obtain a transmissive liquid crystal electro-optical device. A rear lighting apparatus and three tuners for receiving TV waves were connected to these and a cold cathode tube, and a wall-mounted television was completed. Compared with the conventional CRT television, the flat type device can be installed on a wall or the like. The operation of this liquid crystal television was confirmed as a term capable of displaying 64 gray levels by applying a signal substantially equivalent to those shown in FIGS. 1 and 2 to the liquid crystal pixels. Furthermore, it was confirmed that 256 gray scale operation is possible by applying the signal substantially equivalent to those shown in FIGS. 3 to 5.

[실시예 2]Example 2

본 실시예에서는, 대각 1인치를 갖는 액정 전기광학장치를 이용한, 비디오 카메라용 뷰 파인더(v1ewfinder)를 제작하여 본 발명을 실시하였기에 설명을 덧붙인다.In this embodiment, since the present invention has been implemented by producing a video camera view finder (v1ewfinder) using a liquid crystal electro-optical device having a diagonal of 1 inch, the description is added.

본 실시예에서는, 화소수를 387×128의 구성으로 하고, 저온 공정에 의한 고이동도 TFT를 이용한 소자를 형성하여 뷰 파인더를 구성하였다. 본 실시예에서 사용하는 액정 표시장치 기판상의 액티브조사 배치의모양을 제9도에 나타내는 제작 공정을 제13도에 그린다.In this embodiment, the number of pixels is 387 x 128, and the element using the high mobility TFT by a low temperature process is formed to constitute the viewfinder. FIG. 13 is a manufacturing process showing the shape of the active irradiation arrangement on the liquid crystal display substrate used in this embodiment in FIG.

제13도(a)에 있어서, 저럼한, 700℃이하, 예를들면 약 600℃의 열처리에 견디는 유리(50)상에 마그네트론 RF(고주파) 스퍼터법을 이용하여 블록킹충(51)으로서의 산화 규소막을 1000∼3000Å의 두께로 제작한다. 공정 조건은 산소 100% 분위기, 성막온도 15℃, 출력 400∼800W, 압력 0.5Pa로 했다. 타켓으로 석영 또는 단결정 실리콘을 이용한 성막 속도는 30∼100Å/분이였다.In Fig. 13 (a), silicon oxide as the blocking insect 51 using the magnetron RF (high frequency) sputtering method on glass 50 which withstands heat treatment of 700 ° C. or less, for example, about 600 ° C. or less. The membrane is produced to a thickness of 1000 to 3000 mm 3. Process conditions were made into 100% oxygen atmosphere, film forming temperature of 15 degreeC, output 400-800W, and pressure 0.5Pa. The film formation rate using quartz or single crystal silicon as a target was 30 to 100 mW / min.

이 위에 실리콘막을 1PCVD(감압기상)법, 스퍼터법 또는 플라즈마 CVD법에 의해 형성했다. 감압기상법으로 형성하는 경우 결정화 온도보다도 100∼200℃ 낮은 450∼550℃, 예를들면 530℃로 디시란(Si₂H₆) 또는 트리시란(S1₃H₈)을 CVD 장치에 공급하여 성막했다. 반응로내 압력은 30∼300Pa로 하였다. 성막속도는 50∼250Å/분이였다 PTFT와 NTFT와의 드레시 홀드 전압(Vth)에 개략 동일하게 제어하기 위해, 붕소를디보란을 사용하여 1×10¹⁵∼1×10¹⁸cm^-3의 농도로서 성막중에 첨가해도 좋다.The silicon film was formed on this by 1PCVD (decompression phase), sputtering, or plasma CVD. In the case of forming by a reduced pressure gas phase method, disilane (Si ₂ H ₆ ) or trisilane (S 1 ₃ H ₈ ) was supplied to a CVD apparatus at 450 to 550 ° C., for example, 530 ° C., which is 100 to 200 ° C. below the crystallization temperature. . The pressure in the reactor was 30 to 300 Pa. The film formation rate was 50 to 250 kW / min. In order to control the dress hold voltage (Vth) between PTFT and NTFT approximately equally, boron was formed at a concentration of 1 × 10 ^{15 to} 1 × 10 ¹⁸ cm ^-3 using diborane. You may add in the middle.

스퍼터법으로 행할 경우, 스퍼터전의 배압을 1×10¹⁵Pa 이하로 하고, 단결정 실리콘을 타킷으로 하여 아르곤에 수소를 20∼80% 혼입한 분위기에서 행하였다. 예를들면 아르곤 20%, 수소 80%로 하였다. 성막온도는 150℃ 주파수는 13.56MHz, 스퍼터 출력은 400∼800W, 압력은 0.5Pa였다.When performing by the sputtering method, the back pressure before sputtering was made into 1 * 10 <^15> Pa or less, and it carried out in the atmosphere which mixed 20-80% of hydrogen to argon using single crystal silicon as a target. For example, argon 20% and hydrogen 80%. The film formation temperature was 13.56 MHz at 150 ° C., 400-800 W at the sputter output, and 0.5 Pa at the pressure.

플라즈마 CVD법에 의해 규소막을 제작할 경우, 온도는 예를들면 300℃로 하고, 모노시란(SiH₄) 또는 디시란(S1₂H₆)을 이용하였다. 이것들을 PCVD 장치내에 도입하고, 13.56MHz의 고주파 전력을 가하여 성막했다.When producing a silicon film by a plasma CVD method, the temperature for example to 300 ℃, which was used when the mono-column (SiH ₄₎ or a DC field (S1 ₂ H _6). These were introduced into a PCVD apparatus and formed into a film by applying a high frequency power of 13.56 MHz.

상기 방법에 의해, 아모르퍼스 상태의 규소막을 500∼5000Å, 예를들면 1500Å의 두께로 제작한 후, 450∼700℃의 온도로 12∼70시간 비산화물 분위기로 중온의 가열처리, 예를들면 수소 분위기하에서 600℃의 온도로 유지했다.By the above method, an amorphous silicon film is produced to a thickness of 500 to 5000 kPa, for example 1500 kPa, and then heated at moderate temperature in a non-oxide atmosphere at a temperature of 450 to 700 ° C for 12 to 70 hours, for example hydrogen. It maintained at the temperature of 600 degreeC in atmosphere.

제13도(a)에 있어서, 규소막을 제1의 포트 마스크 ①에서 포토에칭하여 NTFT용의 영역(13)(채널 폭20μm)을 화면의 A-A' 단면측에, PTFT용의 영역(22)를 B-B' 단면측에 제작했다.In Fig. 13 (a), the silicon film is photo-etched with the first port mask?, So that the area 13 for NTFT (channel width 20 µm) is placed on the AA 'cross section side of the screen, and the area 22 for PTFT is shown. It produced on the BB 'cross section side.

이 위에 산화규소막을 게이트 절연막으로 500∼2000Å 예를들면 1000Å의 두께로 형성했다. 이것은 블록킹층으로서의 산화 규소막의 제작과 동일조건으로 하였다. 이 성막중에 불소를 소량 첨가하여, 나트륨 이온의 고정화를 시켜도 좋다.On this, a silicon oxide film was formed to a thickness of 500 to 2000 GPa, for example 1000 GPa, as a gate insulating film. This was carried out under the same conditions as the production of the silicon oxide film as the blocking layer. A small amount of fluorine may be added during the film formation to fix the sodium ions.

이후, 이 위쪽에 인이 1∼5×10²¹cm^-3의 농도에 들어간 실리콘막 또는 이 실리콘막과 그 위에 몰리브덴(Mo), 텅스텐(W), MoSi₂또는 WSI₂와의 다층막을 형성했다. 이것을 제2의 프토마스크 ②로 피터닝하여 제13도(b)를 얻었다. NTFT용의 게이트 전극(9), PTFT용의 게이트 전극(21)을 형성했다.Subsequently, a silicon film containing phosphorus in a concentration of 1 to 5 x 10 ²¹ cm ^-3 or a multilayer film of molybdenum (Mo), tungsten (W), MoSi ₂ or WSI ₂ was formed thereon. This was petered out with a second protomask (2) to obtain FIG. 13 (b). The gate electrode 9 for NTFT and the gate electrode 21 for PTFT were formed.

본 실시예에서는 NTFT용 채널 길이는 10μm, PTFT용 채널 길이는 7μm, 게이트 전극으로서 인 첨가규소를 0.2μm, 그 위에 몰리브덴을 0.3μm의 두께로 형성했다.In this embodiment, the NTFT channel length was 10 μm, the PTFT channel length was 7 μm, and phosphorus-doped silicon was formed as a gate electrode at 0.2 μm, and molybdenum was formed thereon at a thickness of 0.3 μm.

제13도(c)에 있어서, PTFT용의 소스(18) 드레인(20)에 대하여, 붕소를 1∼5×10¹⁵cm^-2의 도즈량으로 이온 주입법에 의해 첨가했다.In FIG. 13 (c), boron was added to the source 18 drain 20 for PTFT by an ion implantation method at a dose of 1 to 5 x 10 ¹⁵ cm ^-2 .

다음으로 제13도(d)와 같이 포토레지스터(61)를 포토마스크 ③를 이용하여 형성했다. NTFT용의 소스(10), 드레인(12)으로서 인을 1∼5×10¹⁵cm^-2의 도우즈량으로 이온 주입법에 의해 첨가했다.Next, as shown in FIG. 13 (d), the photoresist 61 was formed using the photomask ③. As the source 10 and the drain 12 for NTFT, phosphorus was added by the ion implantation method in the dose amount of 1-5 * 10 <^15> cm <^-2> .

또한, 게이트 전극 재료로서 알루미늄(AI)을 이용한 경우, 이것을 제2의 포토마스크 ②에서 패터닝한후, 그 표면을 양극산화하는 것으로, 셀프어라인 공법이 적용 가능하므로, 소스·드레인의 콘택트흘을 보다게이트에 가까운 위치에 형성할 수 있으므로, 이동도, 드레시 홀드 전압을 낮추어 더욱 TFT의 특성을 높일 수가 있다.In the case where aluminum (AI) is used as the gate electrode material, the self-aligned method can be applied by patterning it on the second photomask (2) and then anodizing the surface, so that contact flow between the source and the drain can be applied. Since it can be formed at a position close to the Vodagate, the mobility and the threshold hold voltage can be lowered to further improve the characteristics of the TFT.

다음으로 600℃로 10∼50시간 재차 가열 아닐을 행하였다. NTFT의 소스(10), 드레인(12), PTFT의 소스(18), 드레인(20)을 불순물을 활성화항 P⁺, N⁺로 하여 제작했다. 또한 게이트 전극(21),(9) 밑에는 채널 형성 영역(19),(11)이 세미아모르퍼스 반도체로서 형성되어 있다.Next, annealing was performed again at 600 degreeC for 10 to 50 hours. NTFT source 10, drain 12, PTFT source 18, and drain 20 were prepared using impurities as activation terms P ⁺ and N ⁺ . In addition, under the gate electrodes 21 and 9, channel formation regions 19 and 11 are formed as semi-amorphous semiconductors.

이렇게하면, 셀프어라인 방식이면서도,700℃ 이상으로 모든 공정에 온도를 가하는 일엾이 C/TFT를 제작할 수 있다. 그 때문에, 기판제료로서, 석영들의 고가의 기판을 사용하지 않아도 되어, 본 발명의 대화소의 액정 표시장치에 극히 적합한 공정이다.In this way, the C / TFT can be manufactured by applying a temperature to all processes at 700 ° C. or higher, even in a self-aligning method. Therefore, it is not necessary to use an expensive substrate of quartz as a substrate material, and it is a process which is extremely suitable for the liquid crystal display device of the large-area of this invention.

본 실시예에서는 열 아닐은 제13도(a),(d)에서 2회 행하였다. 그러나 제13도(a)의 아닐은 구하는 특성에 따라 생략하고, 쌍방을 제13도(d)의 아닐에 의해 겸하여 제조시간의 단축을 도모해도 좋다.In this embodiment, heat was performed twice in FIGS. 13 (a) and 13 (d). However, the annealing of FIG. 13 (a) may be omitted depending on the characteristics to be obtained, and both may be combined with the annealing of FIG. 13 (d) to shorten the manufacturing time.

제13도(e)에 있어서, 층간 절연물(65)을 상기한 스퍼터법에 의해 산학규소막을 형성했다.In Fig. 13E, the inter-layer insulator 65 was formed by the above-described sputtering method.

이 산화 규소막의 형성은 1PCVD법, 광 CVD법, 상압 CVD법을 이용해도 좋다. 예를들면 0.2∼0.6μm의 두께로 형성하고, 그후, 포트마스크 ④를 이용하여 전극용의 창(66)을 형성했다. 또한, 제13도(f)에 나타난 바와같이 이들 전체에 알루미늄을 스퍼터법에 의해 형성하고, 리드(71) 및 콘택트(72)를 포토마스크⑤를 이용하여 제작한 후, 표면을 평탄화용 유기수지(69) 예를들면 투광성 폴리이미드 수지를 도포형성하고, 재차의 전극구멍 뚫기를 포토마스크 ⑥에서 행하였다.The silicon oxide film may be formed by the 1PCVD method, the optical CVD method, or the atmospheric pressure CVD method. For example, it formed in thickness of 0.2-0.6 micrometer, and then formed the window 66 for electrodes using the port mask (4). In addition, as shown in FIG. 13 (f), aluminum is formed on all of them by the sputtering method, and the lead 71 and the contact 72 are formed by using a photomask?, And then the surface is flattened with an organic resin. (69) For example, a light-transmissive polyimide resin was applied and formed, and the electrode holes were again made in the photomask (6).

2개의 TFT를 상보형구성으로 하고, 또한 그 출력단을 액정장치의 한쪽 화소의 전극을 두명 전극으로 그것에 연설하기 위해, 스퍼터법에 의해 ITO(인듐·주석 산화막)을 형성했다. 그것을 포토마스크 ⑦에 의해 에칭하여, 전극(17)을 구성시켰다. 이 ITO는 실온∼150℃로 성막하고,200∼400℃의 산소 또는 대기중의 아닐에 의해 성취했다. 이와같이 하여 NTFT와 PTFT(22)와 투명 전도막의 전극(17)을 동일 유리기판(50)상에 제작했다. 얻어진 TFT의 전기적이 특성은 PTFT에서 이 동도는 20cm²/Vs, Vth는 -5.9V로, NTFT에서 이동도는 40cm²/Vs, Vth는 5.0V이였다.ITO (indium tin oxide film) was formed by the sputtering method in order to make two TFTs complementary structure, and to output the output terminal to the electrode of one pixel of a liquid crystal device to two electrodes. It was etched by the photomask ⑦ to constitute the electrode 17. This ITO was formed into a film at room temperature to 150 degreeC, and was achieved by 200-400 degreeC oxygen or an annealing in air | atmosphere. In this way, the NTFT and PTFT 22 and the electrode 17 of the transparent conductive film were fabricated on the same glass substrate 50. The electrical properties of the TFTs obtained were 20 cm ² / Vs and -5.9 V in the PTFT, and 40 cm ² / Vs and 5.0 V in the NTFT.

상기와 같은 방법에 따라서 액정장치용의 한쪽 기판을 제작했다. 이 액정표시장치의 전극등의 배치의 모양을 제9도에 나타내고 있다. 이와같이 C/TFT를 이용한 매트릭스 구성을 갖도록 했다.One board | substrate for liquid crystal devices was produced in accordance with the above-mentioned method. The arrangement of the electrodes and the like of this liquid crystal display device is shown in FIG. Thus, the matrix configuration using C / TFT was provided.

다음으로 제2기판으로서 청색판 유리위에 스퍼터법을 이용하여, 산화규소막을 2000Å 적층한 기판상에,역시 스퍼터법에 의해 1TO(인듐·주석산화막)을 형성했다. 이 1TO는 실온∼150℃로 성막하고 200∼400℃의 산소 또는 대기중의 아닐에 의해 성취했다. 또한, 이 기판상에 (실시예 1)과 동일한 방법을 이용한 칼라필터를 형성하여, 제2기판으로 했다.Next, 1TO (indium tin oxide film) was formed by the sputtering method on the board | substrate which laminated | stacked 2000 micrometers of silicon oxide films using the sputtering method on the blue plate glass as a 2nd board | substrate. This 1TO was formed into a film by room temperature to 150 degreeC, and was achieved by the oxygen of 200-400 degreeC or an anion in air | atmosphere. Further, a color filter using the same method as that of (Example 1) was formed on this substrate to form a second substrate.

상기 기판상에 옵젯법을 이용하여, 폴리이미드 전구체를 인쇄하고, 비 산화성 분위기 예를들면 질소 중에서 350℃ 1시간 소성을 행하였다. 그 후, 공지의 러빙법을 이용하여, 폴리이미드 표면을 개질하고, 적어도 초기에 있어서, 액정 분자를 일정한 방향으로 내향시키는 수단을 설치하여 제1및 제2기판으로 했다.A polyimide precursor was printed on the substrate by using the off-jet method, and then fired at 350 ° C. for 1 hour in a non-oxidizing atmosphere such as nitrogen. Thereafter, using a known rubbing method, the surface of the polyimide was modified, and at least in the initial stage, a means for inwardly moving the liquid crystal molecules in a constant direction was provided to form the first and second substrates.

그후, 상기 제1기판과 제2기판에 의해, 네머틱 액정 조성물을 넣고 주위를 에폭시성 접착제로 고정했다. 기판상의 리드는 그 피치가 46μm로 미세하므로, COG법을 이용하여 접속을 행하였다. 본 실시예에서는 IC 칩상에 설치한 금속 범프를 에폭시계의 은팔라듐 수지로 접속하고,IC 침과 기판간을 고착과 밀봉을 목적으로 한 에폭시 변성 아크릴 수지로 메워서 고정하는 방법을 사용했다. 그 후, 외측에 편광판을 불여,투과형의 액정표시장치를 얻었다.Then, the nematic liquid crystal composition was put into the said 1st board | substrate and the 2nd board | substrate, and the circumference was fixed with the epoxy adhesive. Since the pitch of the lead on a board | substrate is 46 micrometers fine, it connected using the COG method. In this embodiment, a metal bump provided on an IC chip was connected with an epoxy-based silver palladium resin, and an IC-modified acrylic resin for fixing and sealing was used between the IC needle and the substrate for fixing. Thereafter, a polarizing plate was blown to the outside to obtain a transmissive liquid crystal display device.

제1도 및 제2도에 나타낸 것과 실질적으로 동등한 구동방법에 의해 이 액정표시치의 64계조표시가 가능한 것을 확인했다.It was confirmed that 64 gradation display of this liquid crystal display value was possible by the driving method substantially equivalent to that shown in FIG. 1 and FIG.

[실시예 3]Example 3

본 실시예에서는 제7도에 나타낸 바와 같은 회로구성을 이용한 액정표시장치를 이용하여, 벽걸이 텔레비젼을 제작하였으므로, 그것을 설명한다. 또한 그때의 TFT는, 레이저 아닐을 이용한 다결정 실리콘으로 했다.In this embodiment, since a wall-mounted television was produced using a liquid crystal display device using the circuit configuration shown in Fig. 7, the description will be given. In addition, TFT at that time was made into the polycrystal silicon which used the laser annealing.

이하에서는, TFT 부분의 제작방법에 대하여 제14도에 의거하여 기술한다. 제14도(a)에 있어서, 석영유리등의 고가가 아닌 700℃ 이하, 예를들면 약 600℃의 열처리에 견디는 유리(100)위에 마그네트론 RF(고주파) 스퍼터법을 이용하여 블로킹 층(101)으로서의 산화 규소막을 1000∼3000Å의 두께로 제작한다.Hereinafter, the manufacturing method of a TFT part is described based on FIG. In FIG. 14 (a), the blocking layer 101 is formed by using a magnetron RF (high frequency) sputtering method on a glass 100 that withstands heat treatment of 700 ° C. or less, for example, about 600 ° C., not expensive, such as quartz glass. As a silicon oxide film, a thickness of 1000 to 3000 GPa is produced.

공정조건은 산소 100% 분위기, 성막온도는 15℃, 출력 400∼800W, 압력 0.5Pa로 했다. 타켓으로 석영또는 단결정 실리콘을 이용한 성막 속도는 30∼100Å/분이였다.The process conditions were 100% oxygen atmosphere, the film forming temperature was 15 degreeC, the output 400-800W, and the pressure of 0.5 Pa. The film formation rate using quartz or single crystal silicon as a target was 30 to 100 mW / min.

이 위에 플라즈마 CVD법에 의해 규소막(102)을 제작했다. 성막온도는 250℃∼350℃로 행하고 본 실시예에서는 320℃로 하고, 모노시란(SiH₄)을 이용했다. 모노시란(SiH₄)에 한정되지 않고, 디시란(Si₂H₆) 또한 트리시란(S1₃H₆)을 이용해도 좋다. 이것들을 PCVD 장치내에 3Pa의 압력으로 도입하고, 13.56MHz의 고주파 전력을 가하여 성막했다. 이 때에, 고주파 전력은 0.02∼0.10W/cm²이 적당하며, 본 실시예에는 0.055W/cm²를 이용했다. 또한, 모노시란(SiH₄)의 유량은 20SCCM으로 하고, 그 때의 성막 속도는 약120Å/분이였다. PTFT와 NTFT와의 드레시 홀드 전압(Vth)을 개략 동일하게 제어하기 위해 붕소를 디보란을 이용하여 1×10¹⁵∼1×10¹⁸cm^-3의 농도로 성막중에 첨가해도 좋다. 또한 TFT의 채널영역이 되는 실리콘 층의 성막에는 이 플라즈마 CVD만이 아니고, 스퍼터법, 감압 CVD법을 이용해도 좋다. 이하에 그 방법을 간단히 기술한다.The silicon film 102 was produced on this by the plasma CVD method. The film formation temperature was performed at 250 ° C to 350 ° C and 320 ° C in this example, and monosilane (SiH ₄ ) was used. Not only monosilane (SiH ₄ ) but disilane (Si ₂ H ₆ ) and trisilane (S1 ₃ H ₆ ) may be used. These were introduced into a PCVD apparatus at a pressure of 3 Pa, and formed into a film by applying a high frequency power of 13.56 MHz. At this time, 0.02-0.10 W / cm <^2> is suitable for high frequency electric power, and 0.055 W / cm <^2> was used for the present Example. In addition, the flow rate of monosilane (SiH ₄ ) was set to 20 SCCM, and the film formation rate at that time was about 120 Pa / min. Boron may be added to film formation at a concentration of 1 × 10 ^{15 to} 1 × 10 ¹⁸ cm ⁻³ using diborane in order to control the threshold hold voltage Vth between PTFT and NTFT in the same manner. In addition, not only the plasma CVD but also the sputtering method and the reduced pressure CVD method may be used for the deposition of the silicon layer serving as the channel region of the TFT. The method is briefly described below.

스퍼터법으로 행할 경우, 스퍼터 전의 배압을 1×10^-5Pa 이하로 하고 단결정 실리콘을 타켓으로 하여, 아르곤에 수소를 20∼80% 혼입한 분위기로 행하였다. 예를들면 아르곤 20%, 수소 80%로 했다. 성막 온도는 150℃, 주파수는 13.56MHz, 스퍼터 출력은 400∼800W, 압력은 0.5Pa였다.When performing by the sputtering method, the back pressure before sputtering was made into 1x10 <^-5> Pa or less and single crystal silicon was made into the target, and it carried out in the atmosphere which mixed 20 to 80% of hydrogen in argon. For example, 20% argon and 80% hydrogen. The film formation temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.

감압기상법으로 형성할 경우, 결정화 온도 보다도 100∼200℃ 낮은 450∼550℃, 예를들면 530로 디시란(Si₂H₆) 또는 트리시란(SI₃H₆)을 CVD 장치에 공급하여 성막했다. 반응로내 압력은 30∼300Pa로 했다. 성막속도는 50∼250Å/분이였다. PTFT와 NTFT와의 드레시홀드 전압(Vth)을 개략동일하게 제어하기 위해붕소를 디보란을 이용하여 1×10¹⁵∼1×10¹⁸cm^-3의 농도로 성막중에 첨가해도 좋다.When formed by the reduced pressure gas phase method, disilane (Si ₂ H ₆ ) or trisilane (SI ₃ H ₆ ) was supplied to a CVD apparatus at 450 to 550 ° C., for example, 530, which is 100 to 200 ° C. lower than the crystallization temperature. . The pressure in the reactor was 30 to 300 Pa. The film formation speed was 50 to 250 mW / min. In order to control the threshold voltage (Vth) between PTFT and NTFT approximately equally, boron may be added during film formation at a concentration of 1 × 10 ^{15 to} 1 × 10 ¹⁸ cm ⁻³ using diborane.

이들 방법에 의해 형성된 피막은, 산소가 5×10²¹cm^-3이하인 것이 바람직하다. 결정화를 촉진시키기 위해서는, 산소 농도를 7×10¹⁹cm^-3이하, 바람직하게는 1×10¹⁹cm^-3이하로 하는 것이 바람직하지만 지나치게 적으면, 백라이트에 의해 오프 상태의 리크 전류가 증가해 버리므로, 이 농도를 선택했다, 이 산소농도가 높으면, 결정화 시키기 어렵고, 레이저 아닐 온도를 높게 또는 레이저 아닐 시간을 길게하지 않으면 안된다. 수소는 4×10²⁰cm^-3이고, 규소 4×10²²cm^-3으로 비교하면 1원자 %였다.It is preferable that oxygen in the film formed by these methods is 5 * 10 <^21> cm <^-3> or less. In order to promote crystallization, the oxygen concentration is preferably 7 × 10 ¹⁹ cm ⁻³ or less, preferably 1 × 10 ¹⁹ cm ⁻³ or less, but when too small, the leakage current in the off state increases due to the backlight. Therefore, this concentration was selected. When this oxygen concentration is high, it is difficult to crystallize, and the laser annealing temperature must be high or the laser annealing time must be lengthened. Hydrogen was 4 × 10 ²⁰ cm ⁻³ and 1 atom% compared to silicon 4 × 10 ²² cm ⁻³ .

또한, 소스, 드레인에 대하여 보다 결정화를 촉진시키기 위해, 산소 농도를 7×10¹⁹cm^-3이하, 바람직하게는 1×10¹⁹cm^-3이하로 하고, 픽셀 구성하는 TFT의 채널 형성영역에만 산소를 이온 주입법에 의해 5×10²⁰∼5×10²¹cm^-3이 되도록 첨가해도 좋다. 상기 방법에 의해, 아모르퍼스 상내의 규소막을 500∼5000Å, 본 실시예에서는 1000℃의 두께로 성막했다.In order to further promote crystallization with respect to the source and the drain, the oxygen concentration is set to 7 × 10 ¹⁹ cm ⁻³ or less, preferably 1 × 10 ¹⁹ cm ⁻³ or less, and only oxygen is formed in the channel formation region of the TFT constituting the pixel. May be added so as to be 5 × 10 ^{20 to} 5 × 10 ²¹ cm ^-3 by the ion implantation method. By the said method, the silicon film in the amorphous phase was formed into a film of 500-5000 kPa, and in this Example at the thickness of 1000 degreeC.

그후, 포토레지스터(103)을 마스크 P1을 이용하여 NTFT의 소스·드레인 영역이 될 영역만 개공한 형태로 형성했다. 그리고, 레지스터(103)를 마스크로 하여, 인 이온을 이온주입법에 의해, 2×10¹⁴∼5×10¹⁶cm^-2, 바람직하게는 2×10¹⁶cm^-2만을 주입하고, n형 불순물 영역(104)을 형성했다. 그후, 레지스트(103)는제거되었다.Then, the photoresist 103 was formed in the form which only the area | region which becomes a source / drain area | region of NTFT was opened using mask P1. Then, the register 103 as a mask, phosphorus ions by ion ^{implantation, 2 × 10 14 ~5 × 10} 16 cm -2, preferably from 2 × 10 only the injection, and ¹⁶ cm ^-2 n-type impurity regions 104 was formed. Thereafter, the resist 103 was removed.

동일하게 레지스터(105)를 도포하고, 마스크 P3를 이용하여 PTFT의 소스·드레인 영역이 될 영역만 개공한 형태로 형성했다. 그리고 레지스트(105)를 마스크로 하여 p형의 불순물 영역을 형성했다. 불순물로서는, 붕소를 이용하고, 역시 이온 주입법을 이용하여 2×10¹⁴∼5×10¹⁶cm^-2, 바람직하게는 2×10¹⁶cm^-2만의 불순물을 도입했다. 이렇게하여 제14도(b)를 얻었다.Similarly, the register 105 was applied, and the mask P3 was formed in such a manner that only the region to be the source / drain region of the PTFT was opened. The p-type impurity region was formed using the resist 105 as a mask. As an impurity, boron was used, and impurity of 2 × 10 ^{14 to} 5 × 10 ¹⁶ cm ^-2 , preferably 2 × 10 ¹⁶ cm ^-2, was introduced by ion implantation. Thus, FIG. 14 (b) was obtained.

그후, 규소막(102) 상에, 두께 50∼300nm, 예를들면, 100nm의 산화규소막(107)을 상기의 RF 스퍼터법에 의해 형성했다. 그리고, XeCI 엑시머 레이저를 이용하여, 소스·드레인·채널 영역을 레이저 아닐에 의해, 결정화·활성화했다. 이때의 레이저 에너지는, 한계치 에너지가 130mJ/cm²로, 막 두께 전체가 용융 되는데는 220mJ/cm²가 필요하게 된다.Then, on the silicon film 102, the silicon oxide film 107 of thickness 50-300 nm, for example, 100 nm was formed by said RF sputtering method. Then, using the XeCI excimer laser, the source and drain channel regions were crystallized and activated by laser annealing. The laser energy at this time is 130 mJ / cm ² of limit energy, and 220 mJ / cm ² is required for the entire film thickness to be melted.

그러나, 처음부터 220mJ/cm²이상의 에너지를 조사하면, 막중에 포함되는 수소가 급격히 방출되기 때문에, 막의 파괴가 일어난다. 그 때문에 저 에너지로 먼저 수소를 제거한 후 용웅시킬 필요가 있다. 본 실시예에서는 최초 150mJ/cm²로 수소를 제거한 후,230mJ/cm²로 결정화를 행하였다. 다시, 레이저 아닐 종료후에는 산화 규소막(107)을 제거했다.However, when the energy of 220 mJ / cm ² or more is irradiated from the beginning, the hydrogen contained in the film is released rapidly, resulting in the destruction of the film. Therefore, it is necessary to remove hydrogen with low energy first and then melt | dissolve. In this example, hydrogen was first removed at 150 mJ / cm ² , and then crystallized at 230 mJ / cm ² . After the completion of the laser annealing, the silicon oxide film 107 was removed.

그후, 프토마스크 P3에 의해, 섬형상의 NTFT 영역(111)과 PTFT 영역(112)을 형성했다. 이 위에 산화규소막(108)을 게이트 절연막으로서 500∼2000Å 예를들면 1000Å의 두께로 형성했다. 이것은 불록킹층으로서의 산화 규소막의 제작과 동일 조건으로 했다.Subsequently, island-like NTFT regions 111 and PTFT regions 112 were formed by the ptomask P3. The silicon oxide film 108 was formed on this with a thickness of 500-2000 kV, for example 1000 kV, as a gate insulating film. This was carried out under the same conditions as the production of the silicon oxide film as the blocking layer.

이 성막중에 불소를 소량 첨가하여, 나트륨이온의 고정화를 시켜도 좋다.A small amount of fluorine may be added during the film formation to fix the sodium ions.

이후, 이 상측에 인이 1∼5×10²¹cm^-3의 농도에 들어간 실리콘막 또는 이 실리콘막과 그 위에 몰리브덴(Mo), 텅스텐(W), MoSi₂또는 WS1₂와의 다층막을 형성했다. 이것을 제4의 포토마스크 P4에서 패터닝하여 NTFT용의 게이트 전극(109) PTFT용의 게이트 전극(110)을 형성했다. 게이트 전극의 크기로서는, 예를들면 채널 길이 7μm, 게이트 전극으로서 인 첨가 규소를 0.2μm, 그 위에 몰리브덴을 0.3μm의 두께로 형성했다. 이렇게 하여 제14도(d)를 얻었다.Subsequently, a silicon film containing phosphorus in a concentration of 1 to 5 x 10 ²¹ cm ^-3 or a multilayer film of molybdenum (Mo), tungsten (W), MoSi ₂ or WS1 ₂ was formed thereon. This was patterned by the fourth photomask P4 to form the gate electrode 109 for NTFT and the gate electrode 110 for PTFT. As the size of the gate electrode, for example, a channel length of 7 µm and a phosphorus-added silicon were formed as 0.2 µm and molybdenum was formed thereon at a thickness of 0.3 µm. Thus, FIG. 14 (d) was obtained.

또한, 게이트 전극재료로서 알루미늄(AI)을 이용한 경우, 이것을 제4의 포트마스크 P4에서 패터닝 후, 그 표면을 양극산화하는 것으로, 셀프어라인 공법이 적용가능하므로, 소스·드레인의 콘택트홀을 보다 게이트에 가까운 위치에 형성할 수 있기 때문에, 이동도, 드레시 홀드 전압을 낮출수 있어 더욱 TFT의 특성을 높일 수 있다.In addition, when aluminum (AI) is used as the gate electrode material, the surface is anodized after patterning in the fourth port mask P4, so that the self-aligning method is applicable. Since it can be formed near the gate, the mobility and the threshold hold voltage can be lowered, and the characteristics of the TFT can be further improved.

이렇게 하면, 400℃ 이상으로 모든 공정에서 온도를 가하는 일이 없이 C/TFT를 제작할 수 있다. 그 때문에, 기판재료로서, 석영등의 고가의 기판을 사용하지 않아도 되어, 본 발명의 대화면 액정 표시장치에 극히 적합한 공정이라고 할 수 있다.In this way, C / TFT can be manufactured without adding a temperature in all processes above 400 degreeC. Therefore, it is not necessary to use expensive board | substrates, such as quartz, as a board | substrate material, and it can be said that it is a process which is extremely suitable for the big screen liquid crystal display device of this invention.

제14도(e)에 있어서, 충간 절연물(113)을 상기한 스퍼터법에 의해 산화규소막으로 형성했다. 이 산화규소막의 형성은 1PCVD법, 광 CVD법, 상압 CVD법을 이용해도 좋다. 예를들면 0.2∼0.6μm의 두께로 형성하고, 그후, 제5의 포토마스크 P5를 이용하여 전극용의 창(117)을 형성했다. 그후, 다시, 이들 전체에 알루미늄을 0.3μm의 두께에 스퍼터법에 의해 형성하고 제6의 포토마스크 P6을 이용하여 리드(116) 및 콘택트(114),(115)를 제작한 후, 표면을 평탄화용 유기수지(119), 예를들면 투광성 폴리이미드 수지를 도프형성하고, 재차 전극 구멍 뚫기를 제7의 포토마스크 P7에서 행하였다.In Fig. 14E, the interlayer insulator 113 was formed of a silicon oxide film by the sputtering method described above. The silicon oxide film may be formed by the 1PCVD method, the optical CVD method, or the atmospheric pressure CVD method. For example, it formed in thickness of 0.2-0.6 micrometer, and then formed the window 117 for electrodes using the 5th photomask P5. Subsequently, aluminum is formed on all of them by a sputtering method at a thickness of 0.3 μm, and the leads 116, the contacts 114, and 115 are manufactured using the sixth photomask P6, and then the surface is flattened. The organic resin 119, for example, a light-transmissive polyimide resin, was dope-formed, and the electrode perforation was again performed in the seventh photomask P7.

다시, 이들 전제에 ITO(인듐·주석 산화막)을 0.1μm의 두께로 스퍼터법에 의해 형성하고 제8의 포트마스크 P8을 이용하여 화소전극(118)을 형성했다. 이 ITO는 실온∼150℃에서 성막하고, 200∼400℃의 산소 또는 대기중의 아닐에 의해 성취했다.Again, ITO (indium tin oxide film) was formed on these premises by a sputtering method to a thickness of 0.1 m, and the pixel electrode 118 was formed using the eighth port mask P8. This ITO was formed into a film at room temperature-150 degreeC, and was achieved by the oxygen of 200-400 degreeC, or an anion in air | atmosphere.

얻어진 TFT의 전기적인 특성은, PTFT에서 이동도는 35cm²/Vs, Vth는 -5.9V이고, NTFT에서 이동도는 90cm²/Vs, Vth는 4.8V였다.The electrical characteristics of the obtained TFT were 35 cm ² / Vs and Vth of -5.9 V in the PTFT, and 90 cm ² / Vs and 4.8 V in NTFT.

상기와 같은 방법에 의해 액정전기광학장치용의 한쪽의 기판을 얻을 수가 있었다.By the above method, one board | substrate for liquid crystal electro-optical devices was obtained.

다른 한쪽의 기판 제작방법은 실시예 1과 동일하므로 생략한다. 그후, 상기 제1기판과 제2기판 사이에네머틱 액정 조성물을 넣고 주위를 에폭시성 접착제로 고정했다. 기판상의 리드에 TAB 형상의 구동 IC와 공통신호, 전위배선을 가지는 PCB를 접속하고, 외측에 편광판을 불여 투과헝의 액정 전기광하기장치를 얻었다. 이것과 냉음극관을 3개를 배치한 하부조명장치, 텔레비젼전파를 수신하는 튜너를 접속하여, 벽걸이텔레비젼으로 판성시켰다. 종래의 CRT 방식의 텔레비젼과 비교하여, 평면형상의 장치가 되었기 때문에,벽등에 설치할 수도 있계 되었다. 이 액정 텔례비젼의 동자기은 제4도 및 제5도에 나타낸 것과, 실질적으로 동등한 신호를 액정 화소에 인가하는 것에 의해 64계조가 가능한 것이 확인되었다.Since the other substrate manufacturing method is the same as that of Example 1, it abbreviate | omits. Thereafter, a nematic liquid crystal composition was placed between the first substrate and the second substrate, and the surroundings were fixed with an epoxy adhesive. A TAB-shaped driving IC and a PCB having a common signal and potential wiring were connected to a lead on a substrate, and a polarizing plate was blown outside to obtain a liquid crystal electroluminescent device of transmission. The lower lighting device which arrange | positioned three cold cathode tubes and the tuner which receives a TV electric wave were connected, and it was made to wall-mounted TV. Compared with conventional CRT televisions, since they are planar devices, they can be installed on walls and the like. It was confirmed that 64 gradations are possible by applying a substantially equivalent signal to the liquid crystal pixel as shown in Figs.

[실시예 4]Example 4

본 실시예에서는 제8도에 나다낸 바와같은 회로구성을 이용한 액정표시장치를 이용하여 벽걸이 텔레비젼을 제작한 예를 나타낸다. 그 때의 TFT는, 레이저 아닐을 이용한 다결정 실리콘으로 했다.In this embodiment, an example is shown in which a wall-mounted television is manufactured using a liquid crystal display device using a circuit configuration as shown in FIG. TFT at that time was made into polycrystalline silicon using a laser annealing.

이 회로구성에 대응하는 실제의 전극등의 배치구성을 1개의 화소에 대해서, 제10도에 나타내고 있다. 우선, 본 실시예에서 사용하는 액정 패널의 제작방법을 제11도를 사용하여 설명한다 제11도(a)에 있어서, 석영유리등의 고가가 아닌 700℃ 이하, 예를들면 약 600℃의 열처리에 견디는 유리(50) 위에 마그네트론RF(고주파) 스퍼터법을 이용하여 블록킹 층(51)으로서 산화규소막을 1000∼3000Å의 두께로 제작한다.The arrangement of actual electrodes and the like corresponding to this circuit configuration is shown in FIG. 10 for one pixel. First, the manufacturing method of the liquid crystal panel used in this embodiment is explained using FIG. 11. In FIG. 11 (a), the heat treatment is performed at 700 ° C. or lower, for example, about 600 ° C., not expensive, such as quartz glass. On the glass 50 to withstand, the silicon oxide film is produced to a thickness of 1000-3000 GPa as the blocking layer 51 using the magnetron RF (high frequency) sputtering method.

이 위에 실리콘막을 들라즈마 CVD법에 의해 아모르퍼스상태의 규소막(52)을 500∼5000Å, 본 실시예에서는 1000Å의 두께로 성막했다.The silicon film 52 was formed to a thickness of 500 to 5000 GPa in the amorphous state by the laser film CVD method on the silicon film.

그후, 제11도(a)에 나타난 바와같이, 포트레지스터(53)를 마스크 P1을 이용하여 소스·드레인 영역만 개공한 패턴을 형성했다. 그 위에, 플라즈마 CVD법에 의해 N형의 활성층이 되는 규소막(54)을 제작했다.Thereafter, as shown in Fig. 11A, a pattern in which only the source and drain regions were formed using the mask P1 in the pot register 53 was formed. The silicon film 54 used as the N type active layer was produced by the plasma CVD method on it.

완성된 n형 실리콘층의 비노전율은 2×10^-1Ωcm^-1정도가 되었다. 막 두께는 50Å으로 했다. 그 후 리프트오프법을 이용하여, 레지스트(53)를 제거하고, 소스·드레인 영역(55),(56)을 형성했다.The specific electrical conductivity of the completed n-type silicon layer became about 2x10 <^-1> cm <^-1> . The film thickness was 50 kPa. After that, the resist 53 was removed using the lift-off method to form the source and drain regions 55 and 56.

동일한 공정을 이용하여 p형의 활성층을 형성했다.P-type active layer was formed using the same process.

완성된 p형 실리콘층의 비도전율은 5×10^-2Ωcm^-1정도가 되었다. 막 두께는 50Å으로 했다.The specific conductivity of the completed p-type silicon layer was about 5 × 10 ⁻² -cm ⁻¹ . The film thickness was 50 kPa.

그 후 N형 영역과 동일하게 리프트오프법을 이용하여, 소스·드레인 영역(59),(60)을 형성했다. 그후,마스크 P3를 이용하여 규소막(52)을 에칭제거하여, N 채널형 박막트랜지스터용 섬형상 영역(63)과 p채널형 박막트랜지스터용 섬형상 영역(64)를 형성했다.Then, the source-drain regions 59 and 60 were formed using the lift-off method similarly to the N-type region. Thereafter, the silicon film 52 was etched away using the mask P3 to form the island-like region 63 for the N-channel thin film transistor and the island-like region 64 for the p-channel thin film transistor.

그후 XeCI 엑시머 레이저를 이용하여, 소스·드레인·채널영역을 레이저 아닐함과 동시에, 활성층에 레이저 도핑을 행했다. 이 위에 신화규소막을 게이트 절연막으로서 500∼2000Å 예를들면 1000Å의 두께로 형성했다. 그후 이 위쪽에 인이 1∼5×10²¹cm^-3의 농도로 첨가된 실리콘막 또는 이 실리콘막과 그 위에 몰리브덴(Mo), 텅스텐(W), MoS1₂또는 WSi₂와의 다층막을 형성했다. 이것을 제4포토마스크 P4에서 패터닝하여 NTFT용의 계이트 전극(66), PTFT용의 게이트 전극(67)을 형성했다. 게이트 전극의 크기로서는 예를들면 채널길이 7μm, 게이트 전극으로서 인첨가 규소를 0.2μm, 그 위에 몰리브덴을 3μm의 두께로 형성했다. 이렇게 하여 제11도(e)를 얻었다.Thereafter, using an XeCI excimer laser, the source layer and the channel region were not lasered, and laser doping was performed on the active layer. The silicon nitride film was formed on this with a thickness of 500-2000 kV, for example 1000 kV as a gate insulating film. Thereafter, a silicon film to which phosphorus was added at a concentration of 1 to 5 x 10 ²¹ cm ^-3 or a multilayer film of molybdenum (Mo), tungsten (W), MoS1 ₂ or WSi ₂ was formed thereon. This was patterned by the fourth photomask P4 to form the gate electrode 66 for NTFT and the gate electrode 67 for PTFT. As the size of the gate electrode, for example, the channel length was 7 μm, and as the gate electrode, 0.2 μm of added silicon was formed, and molybdenum was formed thereon with a thickness of 3 μm. Thus, FIG. 11 (e) was obtained.

동시에, 제11도(d)에 나타낸 바와같이, 게이트 배선(65)과, 그것에 병행하여 배치된 배선(68)도 패터닝했다.At the same time, as shown in FIG. 11 (d), the gate wiring 65 and the wiring 68 arranged in parallel with it were also patterned.

또한, 게이트 전극재료로서는, 상기 재료이외에, 예를들면 알루미늄(AI)을 사용할 수 있다. 알루미늄을 이용한 경우에는, 이것을 제4포토마스크 P4에서 패터닝 후, 그 표면을 양극산화하는 것으로, 셀프어라인공법이 적용가능하기 때문에, 소스·드레인의 큰택트 홀을 보다 게이트에 가까운 위치에 형성할 수 있기 때문에, 이동도, 드레시 홀드 전압을 낮춤으로서 더욱 TFT의 특성을 향상시킬 수 있다.As the gate electrode material, for example, aluminum (AI) can be used in addition to the above materials. In the case of using aluminum, since the self-aligning method is applicable by anodizing the surface after patterning it in the fourth photomask P4, a large contact hole of source and drain can be formed closer to the gate. Therefore, the characteristics of the TFT can be further improved by lowering the mobility and the threshold hold voltage.

이렇게 하면, 400℃ 이상으로 모든 공정에서 온모가 하는 일 없이 C/TFT를 제작할 수 있다.In this way, C / TFT can be manufactured at 400 degreeC or more, without a hot hair in all processes.

그 때문에, 기판재료로서, 석영등의 고가의 기판을 이용하지 않아도 되어, 본 발명의 대화면 액정표시장치에 극히 적합한 공정이라 할 수 있다.Therefore, it is not necessary to use expensive substrates, such as quartz, as a board | substrate material, and it can be said that it is a process which is extremely suitable for the big screen liquid crystal display device of this invention.

더욱이, 충간절연물(69)을 상기한 스퍼터법에 의해 산화규소막을 형성했다. 이 산화규소막의 형성은1PCVD법, 광 CVD법, 상압 CVD법을 이용해도 좋다. 예를들면 0.2∼0.6μm의 두께로 형성하고, 그후 제5프트마스크 P5를 이용하여 전극용의 창(79)을 형성했다. 그후, 이들 전치에 알루미늄을 0.3μm의 두께로 스퍼터법에 의해 형성하여 제6포토마스크 P6을 이용해 리드(74) 및 콘택트(74),(75)를 제작했다. 이렇게 하여 제11도(e)와 (e')를 얻었다.Further, the interlayer insulator 69 was formed by the above-described sputtering method. The silicon oxide film may be formed by the 1PCVD method, the optical CVD method, or the atmospheric pressure CVD method. For example, it formed in thickness of 0.2-0.6 micrometer, and then formed the window 79 for electrodes using the 5th mask P5. Subsequently, aluminum was formed on these teeth by a sputtering method with a thickness of 0.3 µm to prepare leads 74, contacts 74, and 75 using a sixth photomask P6. Thus, 11 (e) and (e ') were obtained.

그후, 표면을 평탄화용 유기수지(77), 예를들면 투광성 폴리이미드 수지를 도프형성하고, 재차 전극구멍 뚫기를 제7포토마스크 P7에서 행했다. 더욱이, 이들 전체에 ITO(인둠·주석산화막)을 0.1μm의 두께로 스퍼터법에 의해 형성하고 제8포토마스크 P8을 이용하여 화소전극(71)을 형성했다. 이 ITO는 실온∼150℃에서 성막하고, 200∼400℃의 산소 또는 대기중의 아닐에 의해 성취했다. 이렇게하여, 제11도(f)와(f')를 얻었다.Thereafter, the surface was doped with a planarization organic resin 77, for example, a light-transmissive polyimide resin, and the electrode hole was again subjected to the seventh photomask P7. Furthermore, ITO (indium tin oxide film) was formed in all of them by the sputtering method to the thickness of 0.1 micrometer, and the pixel electrode 71 was formed using 8th photomask P8. This ITO was formed into a film at room temperature-150 degreeC, and was achieved by the oxygen of 200-400 degreeC, or an anion in air | atmosphere. Thus, FIG. 11 (f) and (f ') were obtained.

제11도(f')의 A-A' 단면도를 제11도(g)에 나타낸다 실제로는, 이위에 액정재료를 넣고, 대향전극이 설치되어, 도면에 나타닌 바와같이 대항전극과 전극(71)의 사이에 정전용량이 발생한다. 그것과 동시에 배선(68)과 전극(71) 사이에도 정전용량이 발생한다. 그러고, 배선(68)을 대향전극과 같은 전위로 유지함으로써, 제8도에 나타난 바와같이, 액정화소에 병렬로 용량이 삽입된 회로를 구성할 수가 있다. 특히 본 실시예와 같이 배치함으로써, 배선(68)은 게이트 배선(65)과 평행이기 때문에, 2배선 간의 기생용량이 적고, 따라서, 게이트 배선을 통과하는 신호의 약화나 지연을 줄이는 효과가 있다.A cross-sectional view of AA 'of FIG. 11 (f') is shown in FIG. 11 (g). In practice, a liquid crystal material is placed thereon and a counter electrode is provided, and as shown in the figure, the counter electrode and the electrode 71 are shown. Capacitance occurs between them. At the same time, capacitance is generated between the wiring 68 and the electrode 71. Then, by keeping the wiring 68 at the same potential as that of the counter electrode, as shown in FIG. 8, a circuit in which a capacitor is inserted in parallel with the liquid crystal pixel can be configured. In particular, since the wiring 68 is arranged in parallel with the gate wiring 65, the parasitic capacitance between the two wirings is small because the wiring 68 is arranged in parallel with the gate wiring 65, thereby reducing the weakening and delay of the signal passing through the gate wiring.

또한, 이렇게하여 형성된 배선(68)은, 접지하여 사용하는 경우에는, 각 매트릭스의 종단에 설치되는 보호회로의 접지선으로서도 사용할 수 있다. 보호회로라는 것은, 특히 CNI0S 회로에 있어서, CAI0S를 보호하기 위해 설치되는 회로로서, 제15도에 나타난 바와같이, 주변의 구동회로와 화소의 사이에 설치되고, 제16도 및 제17도에 나타낸 것과 같은 회로를 말한다. 어느 것이나 화소의 배선에 과대한 전압이 걸리면 온 상태가 되어, 전압을 제거하는 작용을 갖는다. 이들의 보호회로는, 실리콘과 같은 도핑이된, 혹은 도핑되어있지 않은 반도체 재료나, ITO와 같은 투명조전재료, 혹은 통상의 배선재료를 이용하여 구성된다. 따라서,화소의 회로를 형성할 때 동시에 형성할 수 있게 된다.In addition, the wiring 68 formed in this way can be used also as a ground wire of a protection circuit provided at the end of each matrix when grounded. The protection circuit is a circuit provided to protect the CAI0S, especially in the CNI0S circuit. As shown in Fig. 15, the protection circuit is provided between the peripheral drive circuit and the pixels, and is shown in Figs. 16 and 17. Speak the same circuit as In either case, when an excessive voltage is applied to the wiring of the pixel, the state is turned on, and the voltage is removed. These protection circuits are formed using a doped or undoped semiconductor material such as silicon, a transparent auxiliary material such as ITO, or a conventional wiring material. Therefore, it is possible to simultaneously form the circuit of the pixel.

이것은, 예를들면, 제16도의 각 보호회로가 NTFT나, PTFT, 혹은 그들을 조합한 C·PTFT로 구성되어 있음이 명백하다. 또한 제17도의 보호회로는 TFT는 사용되지 않았지만, 다이오우드는, 예를들면 PIN 결합에 의해 구성되고, 또한 튜너 특성을 중시하는 다이오우드는 NIN, PIP, PNP, 혹은 NPN 이하는 구조를 갖고, 하나하나 설명할 것도 없이 본 실시예에서 나타낸 제작방법을 원용함으로써 제작할 수 있음은 명백하다.This is obvious, for example, that each protection circuit of FIG. 16 is constituted of NTFT, PTFT, or C · PTFT in combination thereof. In addition, although the TFT of the protection circuit of FIG. 17 is not used, the diode is constituted by, for example, PIN coupling, and the diode which emphasizes tuner characteristics has a structure of NIN, PIP, PNP, or NPN or less. It goes without saying that it can be produced by using the production method shown in the present embodiment.

그런데, 이상과 같이하여 얻어진 TFT의 전기적인 특성은 PTFT에서 이동도는 40cm²/Vs, Vth는 -5.9V이고, NTFT에서 이동도는 80cm²/Vs, Vth는 5.0V였다.However, the electrical characteristics of the TFT obtained as described above were 40 cm ² / Vs and Vth of -5.9 V in the PTFT, and 80 cm ² / Vs and 5.0 V in the NTFT.

상기와 같은 방법에 의해 액정 전기광학장치용의 한쪽 기판을 얻을 수 있었다. 이 액정표시장치의 전극등의 배치 모양을 제10도에 나타내고 있다.One board | substrate for liquid crystal electro-optical devices was obtained by the method similar to the above. The arrangement of the electrodes and the like of this liquid crystal display device is shown in FIG.

N 채널형 박막트랜지스터와 P 채널헝 박막트랜지스터를 신호선 Y₁과 Y₂의 교차부에 설치하고 있다. 이와같은 C/TFT를 이용한 매트릭스 구성을 갖도록 하였다. 이러한 구조를 좌우, 상하로 반복함으로써, 640×480, 1280×960 이하는 대화소의 액정표시장치로 할 수 있다. 본 실시예에서는 1920×400으로 했다. 이와같이 하여 제1도의 기판을 얻었다.An N-channel thin film transistor and a P-channel thin film transistor are provided at the intersection of the signal lines Y ₁ and Y ₂ . Such a matrix configuration using C / TFT was provided. By repeating such a structure from side to side and up and down, 640 x 480 and 1280 x 960 or less can be used as a liquid crystal display device of a conversation center. In this example, it was set to 1920x400. Thus, the board | substrate of FIG. 1 was obtained.

다른쪽의 기판 제작방법은 다른 실시예와 동일하기 때문에 생략한다. 그후, 제1 기판과 제 2 기판을 사용하여, 실시예 1에 나타낸것과 동일하게 벽걸이 텔레비젼을 제작하고, 그 동작을, 제1도 및 제2도에 나타낸 것과 실질적으로 동등한 신호를 액정화소에 인가함으로써 16계조가 가능함을 학인했.다The other substrate fabrication method is the same as in the other embodiments, and will be omitted. Thereafter, using the first substrate and the second substrate, a wall-mounted television was produced in the same manner as shown in Example 1, and the operation was applied to the liquid crystal pixel with a signal substantially equivalent to that shown in FIGS. By acknowledging that 16 gradations are possible.

본 발명에서는, 종래의 아날로그 방식의, 계조표시에 내해 디지탈 방식의 계조표시를 행하는 점을 특징으로 하고 있다. 그 효과로서, 예를들면 640×400도트의 화소수를 갖는 액정 전기광학장치를 상정한 경우, 합계 256,000개의 TFT 전체의 특성을 편차없이 제작하는 것은, 매우 곤란하고, 현실적흐로 양산성, 생산효율을 고려하면, 16계조표시가 한계라고 생각되고 있는데 비해, 본 발명과 같이, 완전히 아날로적인 신호를 가하지 않고 순수하게 디지탈제어만의 계조표시를 함으로써, 256계조 표시를 이상의 계조표시가 가능하게 되었다. 완전한 디지탈 표시이기 때문에, TFT의 특성편차에 의한 계조의 불명료함이 없어지고, 따라서,TFT의 편차가 어느정도 있어도, 극히 균질한 계조표시가 가능하다. 따라서 종래에는 편차가 적은 TFT를얻기 위해 극히 생산효율이 좋지 않았음에 비해, 본 발명에 의해, TFT의 생산효율이 그다지 문제가 되지않기 때문에, 액정장치의 생산효율향상, 제작 고스트도 현저하게 낮출 수 있었다.The present invention is characterized by performing digital gradation display in addition to gradation display of a conventional analog system. As an effect, for example, when a liquid crystal electro-optical device having a pixel count of 640 x 400 dots is assumed, it is very difficult to produce the characteristics of all 256,000 TFTs in total without variation, and it is practically productive and productive. Considering the efficiency, 16 gradation display is considered to be the limit. However, like the present invention, 256 gradation display is possible by displaying gradation only by digital control purely without applying a completely analog signal. It became. Since it is a complete digital display, the opacity of the gradation due to the characteristic deviation of the TFT is eliminated, and therefore, even if there is some variation in the TFT, an extremely homogeneous gradation display is possible. Therefore, the production efficiency of the TFT is not so much a problem as compared to the conventional production efficiency is not very good to obtain a TFT with a small deviation, the production efficiency of the liquid crystal device, the production ghost is also significantly lowered Could.

예를들면 640×400도트의 256,000조의 TFT를 300mm2으로 제작한 액정전기광학장치에 대해 동상의 아날로그 적인 계조표시를 행한 경우, TFT의 특성편차가 약 ±10% 존재하기 때문에, 16계조표시가 한계였다. 그러나, 본 발명에 의한 디지탈 계조표시를 행한 경우, TFT 소자의 특성편차의 영향을 별로 받지 않기 때문에, 256계조표시까지 가능하게 되어 칼라표시에서는 무려 16,777,216색의 다채릅고, 미묘한 색체의 표시가 실현될 수 있다.For example, if the analog gradation display of in-phase is performed on a liquid crystal electro-optical device made of 640 × 400 dots of 256,000 sets of TFTs at 300 mm 2, the display of 16 gradations is limited because there is approximately ± 10% characteristic deviation of the TFTs. It was. However, when digital gradation display according to the present invention is performed, since it is not influenced by the characteristic deviation of the TFT element, up to 256 gradation display is possible, and in color display, a variety of 16,777,216 colors and subtle color display can be realized. Can be.

텔례비젼 영상과 같은 소재를 비칠 경우, 예를들면 동일한 색으로 이루어져 있는 『바위』라도 그 미세한요철 등에서 미묘하게 색조가 나르다. 자연의 색제에 가깝게 표시할 경우, 16계조로는 곤란하다. 본 발명에 의한 계조표시에 의해, 그것들의 미세한 색조의 변화를 부여할 수 있게 되었디.In the case of reflecting the same material as the television vision image, for example, even a rock composed of the same color carries a subtle color tone from the minute irregularities. If it is displayed close to a natural colorant, it is difficult with 16 gradations. The gradation display according to the present invention makes it possible to impart a change in their color tone.

본 발명의 실시예에서는, 실리콘을 이용한 TFT를 중심으로 설명했지만, 게르마늄을 이용한 TFT로 동일하게 사용할 수 있다 특히, 단결정 게르마늄의 전자이동도는 3600cm²/Vs, 홀 이동도는 1800cm²/Vs, 단결정 실리큰의 값(전자 이동도 1350cm²/Vs, 홀 이동도 480cm²/Vs)의 특성을 상회하고 있기 때문에, 고속동작이 요구되는 본 발명을 실행하는데 극히 우수한 재료이다. 또한, 게르마늄은 비정질상태에서 결정상태로 전이되는 온도가 실리콘에 비해 낮아, 저온 공정에 적합하다. 또한 결정성장 때 핵발생율이 적고, 따라서, 일반적으로 다결정 성장 시킨 경우에는 큰 결정이 얻어진다 이와같이 게르마늄은 실리콘과 비교해도 손색이 없는 특성을 갖고 있다.According to an embodiment of the present invention, the electron mobility of the TFT has been described mainly, can be equally used as a TFT by using a germanium in particular, a single crystal germanium with the silicon is 3600cm ² / Vs, hole mobility is 1800cm ² / Vs, Since it exceeds the characteristics of the single crystal silicon value (electron mobility 1350 cm ² / Vs, hole mobility 480 cm ² / Vs), it is an excellent material for carrying out the present invention requiring high speed operation. In addition, germanium has a lower temperature than the transition from the amorphous state to the crystalline state, and is suitable for low temperature processes. In addition, the rate of nucleation is small at the time of crystal growth, and therefore, large crystals are generally obtained when polycrystal growth is carried out. Thus, germanium has a characteristic inferior to silicon.

본 발명의 기술 사상을 설명하기 위해, 주로 액정을 이용한 전기 광학장치, 특히 표시장치를 예로 설명했지만, 본 발명의 사상을 적용하는 것에는, 표시장치 뿐만 아니라, 이른바 프로젝션형 텔레비젼이나 그 밖의 광 스위치, 광셔터라도 좋다. 더욱이 전기광학제료도 액정에 한정되지 않고, 선계 전압등의 전기적인 영향을 받아 광학적인 특성이 바뀌는 것이라면, 본 발명을 적용할 수 있음은 명백하다. 또한, 액정의 구동형태에 대해서도, 이상의 설명에서 이용한 동작이외에, 그밖의 모드에서의 사용, 예를들면, 게이트 호스트 모드에서의 사용이라도 본 발명이 실시될 수 있음은 명확하다.In order to explain the technical idea of the present invention, an electro-optical device using a liquid crystal, in particular, a display device, has been described as an example. However, not only the display device but also a so-called projection television or other optical switch may be applied to the idea of the present invention. May be a wide shutter. In addition, the electro-optic material is not limited to liquid crystal, and it is obvious that the present invention can be applied as long as the optical characteristics are changed by an electrical influence such as line voltage. In addition, it is clear that the present invention can be implemented even in the use of other modes, for example, in the gate host mode, in addition to the operation used in the above description about the driving mode of the liquid crystal.

또한 제18도(a)에 나타난 펄스형의 전압(제1드(a)에 나다난 펄스형의 전압과 동일한 전압)을 액정셀에 인가하는 다른 방법을 이하에 설명한다.In addition, another method of applying the pulse type voltage (the same voltage as the pulse type voltage shown in the first drawing (a)) shown in Fig. 18A to the liquid crystal cell will be described below.

이것은 예를들면 제19도에 나다낸 액티브 매트릭스 회로를 갖는 액정표시장치를 제18도(b) 및 제20도에 나타낸 구동방법으로 구동함으로써, 실현시킬 수 있다.This can be achieved, for example, by driving the liquid crystal display device having the active matrix circuit shown in FIG. 19 by the driving method shown in FIGS. 18B and 20. FIG.

본 발명에서는, 액티브 소자는 100nsec 이하의 단시간에 응답할 것이 요구되기 때문에 고속동작하는 회로를 갖출 필요가 있다. 그 때문에 종래와 같이 NTFT 혹은 PTFT만으로 스위칭하는 것이 아니라, 제19도에 나타난 바와 같이 NTFT와 PTFT가 상보적으로 동작하도록 구성된 인버터(inverter)형 회로가 적용될수있다.In the present invention, since the active element is required to respond in a short time of 100 nsec or less, it is necessary to have a circuit that operates at high speed. Therefore, as shown in FIG. 19, an inverter type circuit configured to operate NTFT and PTFT complementarily can be applied, as shown in FIG.

이 예에서는 N×M 매트릭스의 예를 나타낸 것이지만, 번잡함을 피하기 위해, 그 중 n행 m열 부근만을 나타낸다. 그것과 동일한 것을 상하좌우로 전개하면 완전한 것이 얻어진다.In this example, an example of an N × M matrix is shown, but only n rows and m columns are shown in order to avoid the trouble. If you expand the same thing up, down, left, and right, you get perfect.

제19도에는, 4개의 인버터회로가 그려져 있다.Four inverter circuits are shown in FIG.

각 인버터회로는 적어도 1개의 NTFT와 적어도 1개의 PTFT로 구성된다. TFT의 수는, 불량이 존재했을 경우를 대비해, 더욱 늘려도 관계없다. 이 회로에서는, NTFT와 PTFT의 게이트 전극이 신호선 Xn에 접속되고, 또한, 이 NTFT와 PTFT의 소스 혹은 드레인의 한쪽은 서로 접속되고, 이들은 화소 Zn, m의 전극에 접속된다. 그리고, 이 NTFT 및 PTFT의 한쪽의 소스 혹은 드레인은, 각각 신호선Ym과 Ym에 접속되어 있다. 이하에서, 신호선 X₁, X₂·Xn을 집합적으로, 혹은 개별적으로 X선이라고 부르고, 신호선 Y₁, Y₂·Ym을 집합적으로, 혹은 개별적으로 Y선 이라고 부른다. 또한 도면에는 나타나 있지 않지만 화소의 축전기와 병렬로 인위적으로 축전기를 삽입해도 좋다. 이때 삽입된 축전기는 자연 방전에 의해 화소의 전압이 저하되는 속도를 감속시키는 작용을 한다.Each inverter circuit consists of at least one NTFT and at least one PTFT. The number of TFTs may be further increased in case a defect exists. In this circuit, the gate electrodes of the NTFT and PTFT are connected to the signal line Xn, and one of the source or the drain of the NTFT and PTFT is connected to each other, and they are connected to the electrodes of the pixels Zn and m. The source or drain of one of the NTFT and PTFT is, are connected to the signal line Y m and Ym. Hereinafter, the signal lines X ₁ , X ₂ · Xn are collectively or individually called X-rays, and the signal lines Y ₁ , Y ₂ · Ym are collectively or individually called Y-lines. Although not shown in the figure, a capacitor may be artificially inserted in parallel with the capacitor of the pixel. At this time, the inserted capacitor serves to slow down the speed at which the voltage of the pixel is lowered by natural discharge.

축전기의 용량으로서는 화소 용량의 수배∼100배 정도, 바람직하게는 10배 이하가 바람직하다. 왜냐하면 과잉용량의 존제는, 본 발명이 목적으로 하고, 특징으로 하는 고속동작을 방해하기 때문이다.As a capacitor | capacitor, about several times-about 100 times of pixel capacitance, Preferably it is 10 times or less. This is because the presence of excess capacity is an object of the present invention, which hinders high-speed operation characterized by the above.

다음으로 이와같은 회로를 이용한 경우의 회로의 동작예를 제18도(b) 몇 제20도를 이용하여 설명한다. 이 매트릭스 회로는 제18도(a)에 나타난 바와같이 펄스형의 전압을 액정셀에 인가하도록 동작할 필요가 있다. 여기에서, 이와같은 펄스를 발생하기 위해서 X선 및 Y선에 인가되는 신호전압의 개오를 제18도(b)에 나타낸다. 예로서 400×640 매트릭스를 생각한다.Next, an example of the operation of the circuit in the case of using such a circuit will be described with reference to FIGS. 18B and 20. This matrix circuit needs to operate to apply a pulsed voltage to the liquid crystal cell as shown in Fig. 18A. Here, the error of the signal voltage applied to the X-ray and the Y-ray in order to generate such a pulse is shown in Fig. 18B. As an example, consider a 400 × 640 matrix.

X선에 인가되는 신호는, 예를들면 Xn선의 경우는 V(Xn)으로 나타내는데, 이것은 주기 T에서 반복되는한 묶음의 펄스중에, 실제로는 256개의 펄스(이하 서브펄스라고 한다)가 포함되어 있고, 더욱이 그 256개의서브펄스의 각각은 400개의 오소가 들어간 펄스열로 구성되어 있음을 알 수 있다. 여기에서, 400이라는 숫자는 매트릭스의 행수이다. 따라서 X선에 인가되는 펄스의 최소단위는 T=3msec로 하면, 29nsec이다.The signal applied to the X-rays is, for example, represented by V (Xn) in the case of Xn-rays, which actually contains 256 pulses (hereinafter referred to as subpulses) in a bundle of pulses repeated in period T. Furthermore, it can be seen that each of the 256 subpulses consists of a pulse train containing 400 elements. Here, the number 400 is the number of rows in the matrix. Accordingly, the minimum unit of pulses applied to the X-rays is 29 nsec when T = 3 msec.

한편, Y선에는 시간 T/256의 사이에, 도면의 V(Y₁), V(Ym), V(Ym+1), V(Y₄₀₀)에 나타난 것과 같은 펄스가, 각각의 타이밍을 겹치지 않도록 하여 인가된다. 이 펄스는, 상기 X선에 인가되는 펄스의 최소단위 펄스 보다도 더욱 짧을 필요가 있다. 결국, 시간 T의 사이에는, 각 Y선에는, 256회 펄스가 인가된다. 또한, 신호선 Ym과 쌍으로 설치된 신호선Ym에는, 제18도(c)에 나타난 바와 같이, 신호선 Ym에 인가되는 신호를 보완하는 신호가 인가된다.On the other hand, on the Y-line, pulses such as those shown in V (Y ₁ ), V (Ym), V (Ym + 1), and V (Y ₄₀₀ ) in the drawing do not overlap their timings during the time T / 256. So that it is applied. This pulse needs to be shorter than the minimum unit pulse of the pulse applied to the said X-ray. As a result, 256 times of pulses are applied to each Y line during the time T. FIG. Further, the signal line Y m are installed in the signal line Ym and the pair 18 as shown in Fig. (C), it is applied to the signal to compensate for a signal applied to the signal line Ym.

이상의 설명에서, 일일이,Ym의 신호에 대해 설명하지 않아도, Ym의 신호를 보호하는(역상(逆相)의) 신호가 가해지는 것이다.In the above description, even if the signal of Y m is not explained, the signal which protects the signal of Y m (reverse phase) is added.

다음으로, 실제 회로의 동작을 제20도에 의거하여 설명한다. 우선 제1서브펄스가 각각의 X선에 인가된다. 당연히, 이들 서브펄스는 X선 마다 다르다. 한편, Y선에는 앞에서 서술한 바와같이, 펄스가 최초로 Y₁, 다음으로 Y₂라는 식으로 순서대로 인가된다. 우선, 펄스가 Y₁에 인가되었을 때를 생각한다. 이때, 화소 Z_1.1에 접속되어 있다. 액티브 소자는 오프상태가 된다. 즉, Y₁은 전압상태(V_H)이고, 또한Y ₁은 전압상태가 아니기 때문에(V₁) PTFT와 NTFT는 인버터로서 동작하는 상태가 된다. 또한 인버터의 입력 X₁은V_H이기 때문에, 출력은 반전되어 V₁이 된다. 이어서, Y₂에 전압이 가해지는데, 이때, 화소 Z_1,2에는 전압이 걸린 상태가 된다. 즉, 인버터의 입력 X₁은 V₁이기 때문이다. 그리고, 그후, X₁은 V₁을 유지하고 있고, Y₂는 V₁로Y ₂는 V_H로 신호가 반전된다.Next, the operation of the actual circuit will be described based on FIG. First, a first sub pulse is applied to each X-ray. Naturally, these subpulses are different for each X-ray. On the other hand, as described above, pulses are first applied to Y line in order of Y ₁ and then Y ₂ . First, consider when the pulse is applied to Y ₁ . At this time, it is connected to the pixel Z _1.1 . The active element is turned off. That is, since Y ₁ is in the voltage state (V _H ), and Y ₁ is not in the voltage state (V ₁ ), the PTFT and NTFT operate as an inverter. In addition, since the input X ₁ of the inverter is V _H , the output is inverted to become V ₁ . Subsequently, a voltage is applied to Y ₂ , whereby voltages are applied to the pixels Z ₁ and ₂ . In other words, the input X ₁ of the inverter is V ₁ . And, thereafter, X ₁ is and to maintain V _1, Y ₂ is as Y ₁ V ₂ is a signal is inverted to V _H.

이렇게하면, PTFT와 NTFT는 인버터가 아니라, 버퍼(buffer)로서 기능한다. 그리고, 이때, X₁은 V₁이기 때문에, 이 회로는 동작하지 않고, 따라서 액정셀에 축적된 전하는 유지된다. 그후, X₁에는, V₁혹은V_H의 신호가 인가되지만, 어느 신호가 인가된 경우에도, 이 회로는 동작하지 않는다. 따라서, 액정셀에 축적된 전하는 계속 유지된다. 이 상태는, 적어도, 다음으로 Y₁이 V_H로,Y ₁이 V₁이 될때까지 지속된다.In this way, the PTFT and NTFT function as buffers, not as inverters. At this time, since X ₁ is V ₁ , this circuit does not operate, and thus the charge accumulated in the liquid crystal cell is maintained. Thereafter, a signal of V ₁ or V _H is applied to X ₁ , but this circuit does not operate even when either signal is applied. Therefore, the electric charge accumulated in the liquid crystal cell is maintained. This state lasts at least until Y ₁ becomes V _H and Y ₁ becomes V ₁ .

동일하계, Z_1,m도 Z_1m+1도 Z1,400도, 전압상태가 되어 이 상태를 지속하게 된다.In the same period, Z _{1, m} , Z _{1m + 1} , Z1,400, the voltage state is maintained.

이와같이 하여, 펄스가 차례대로 인가되어, Ym에 인가된 경우를 생각해 보다 우선, 4개의 화소 Zn, m, Zn, n1+1, Zn+1, m, Zn+1, m+1에 주목하면, Xn 및 Xn+1의 제1서브펄스의 m번째 및(m+1)번째에 주목하면 된다.In this way, considering the case where the pulses are sequentially applied and applied to Ym, first of all, attention is paid to the four pixels Zn, m, Zn, n1 + 1, Zn + 1, m, Zn + 1, and m + 1. Note the mth and (m + 1) th of the first subpulse of Xn and Xn + 1.

Xn도 Xn+1도 m번째의 V₁이기 때문에, 화소 Zn,m, Zn+1,m은 전압(충전)상태가 된다. 이어서 Ym+1에 펄스가 인가된다. Xn도 Xn+1도 (m+1)번째는 V₁이기 때문에, 이 경우도 화소 Zn, m+1, Zn+1,m+1은 충전상태가 된다.Since neither Xn nor Xn + 1 is the mth V ₁ , the pixels Zn, m and Zn + 1, m are in a voltage (charge) state. Then a pulse is applied to Ym + 1. Since neither Xn nor Xn + 1 (m + 1) is V ₁ , in this case, the pixels Zn, m + 1, Zn + 1, and m + 1 are in a charged state.

다음으로 도면에서는 생략되어 있지만, 제2서브펄스가 인가되었다고 하자. 이 때, Xn도 Xn+1도 m번째 및 (m+1)번째가 V이면, 충전상태가 없어지지 않고, 이상의 4개의 화소는 계속하여 전압상태를 지속한다. 그후, 제(h-1)의 서브펄스까지는, 4개의 화소 모두 전압상태가 지속된다.Next, although omitted in the drawing, it is assumed that the second sub pulse is applied. At this time, when neither the Xn nor the Xn + 1, the mth and the (m + 1) th are V, the state of charge does not disappear, and the above four pixels continue to maintain the voltage state. Thereafter, up to the (h-1) th sub-pulse, the voltage state of all four pixels is maintained.

다음으로, 서브펄스가 진행되어, 제h의 서브펄스가 인가되었다고 하자. 도면에서는 번잡함으로 피하기위해 m번째 및 (m+1)번째 이외는 생략했다. 이때, Xn도 Xn+1도 m번째는 V₁이기 때문에, 화소 Zn,m,Zn+1,m은 전압상태를 지속한다. 그러나, Xn+1에는 (m+1)번째가 V_H이기 때문에, 화소 Zn+1,m은, 액티브 소자의 출력이 전압상태에서 없어져 축적되어 있던 전하가 방출되고, 전압상태는 중단된다.Next, the subpulse advances, and it is assumed that the h th subpulse is applied. In the drawing, only m-th and (m + 1) -th are omitted to avoid complexity. At this time, since neither Xn nor Xn + 1, the mth is V ₁ , the pixels Zn, m, Zn + 1, m maintain the voltage state. However, since the (m + 1) th is V _{H in} Xn + 1, the pixel Zn + 1, m loses its charge because the output of the active element is lost in the voltage state, and the voltage state is stopped.

또한, 제1의 서브펄스가 인가되었을 때에는, Xn의 (m+1)번째의 V_H가 되었기 때문에, Zn, m+1의 충전상태는 해제된다. 이하, 제j 및 제k의 서브펄스에 있어서, 각각, Xn+1, Xn의 m번째가 V_H가 되었기 때문에, 화소 Zn,m, Zn+1, m의 충전상태가 각각, 제k, 제j의 서브펄스중에 중단된다. 이와같은 과정을 거침으로써, 제20도의 V(Z)에 나타낸 바와 같이, 각 화소 마다에 전압상태의 시간을 디지탈 적으로 콘트롤 할 수 있다.In addition, when the first sub-pulse is applied, the (m + 1) th V _H of Xn is obtained, and thus the charged states of Zn and m + 1 are released. Hereinafter, in the jth and kth sub-pulses, since the mth of Xn + 1 and Xn becomes V _H , the charged states of the pixels Zn, m, Zn + 1, and m are respectively kth and kth. It stops during the subpulse of j. Through such a process, as shown in V (Z) in FIG. 20, the time of the voltage state can be digitally controlled for each pixel.

이와같은 동작을 반복함으로써, 각 화소에 가해지는 전압 펄스의 폭은 제18도(a)와 같이 임의로 제어할수 있다.By repeating such an operation, the width of the voltage pulse applied to each pixel can be arbitrarily controlled as shown in Fig. 18A.

제19도에 나타낸 회로 구성에 대응하는 실제의 전극등의 배치구성을 제21도에 나타낸다. 제19도에 나타내는 회로를 갖는 액정표시장치는 예를들면, 실시예 1과 유사한 방법 또는, 실시예 3과 유사한 방법으로 형성할 수가 있다.21 shows an arrangement configuration of an actual electrode or the like corresponding to the circuit configuration shown in FIG. The liquid crystal display device having the circuit shown in FIG. 19 can be formed by, for example, a method similar to the first embodiment or a method similar to the third embodiment.

Claims (4)

기판상에, N개의 신호선 X₁, X₂··Xn·‥X_N과 그것에 직교하는 M개의 신호선 Y₁, Y₂···Ym···Y_N에 의해 매트릭스형으로 형성된 배선과, 각 매트릭스의 교차점 영역에는, N 채널형 박막 트랜지스터와 P 채널형박막트랜지스터에 의해 형성된 각각 적어도 1개의 트랜스퍼 게이트 소자와, 각 신호선의 교차점 영역에 설치된 화소 Z_11,Z₁₂·Zmn··Z_MN을 갖고, 각 트랜스퍼 게이트 소자의 출력단자는 각 화소를 구성하는 정전장치의 전극 한쪽에 접속되고, 그 트랜스퍼 게이트 소자의 제어전극은 신호선 X, X₂···Xn···X_N에, 입력단자는 신호선 Y₁, Y₂…Ym…Y_M에 접속된 전기 광학장치에 있어서, 시간 T₀로부터 T₁에 있어서 신호선 Ym에 전압을 가함과 동시에, 신호선 Xn에 시간 T₁-T₀보다도 짧고, 적어도 극성이 1회 반전하는 신호를 가하는 과정과, 시간 T₂로부터 T₃(T₃＞T₂)에 있어서, 신호선 Ym에 전압을 가하지 않고, 신호선 Xn에 시간 T₃-T₂보다도 짧고, 적어도 극성이 1회 반전하는 신호를 가하는 과정을 갖고, 따라서, 화소 전극에 짧아도 시간 T₁으로부터 T₃까지 전압이 걸린 상태를 실현하는 점을 특징으로 하는 전기 광학장치의 화상표시 방법.On a substrate, N signal lines _{X 1, X 2 ·· Xn ·} ‥ wiring by M X _N and the signal lines _{Y 1, Y 2 ··· Ym ···} Y N perpendicular thereto are formed in a matrix, and each In the intersection region of the matrix, there are at least one transfer gate element each formed by an N-channel thin film transistor and a P-channel thin film transistor, and pixels Z _11, Z ₁₂ .Zmn... Z _{MN provided} in the intersection region of each signal line. , an output terminal of each of the transfer gate elements is connected to one electrode of the electrostatic device constituting each pixel, and the control electrode of the transfer gate element to the signal line X, X ₂ ··· Xn ··· X _N, the input terminal is a signal line Y ₁ , Y ₂ . Ym… In the electro-optical device connected to Y _M , a voltage is applied to the signal line Ym at a time T ₀ to T ₁ , and a signal which is shorter than the time T ₁ -T ₀ and whose polarity is inverted at least once is applied to the signal line X n. The process and the process of applying a signal which is shorter than the time T ₃ -T ₂ and whose polarity is inverted at least once in the signal line Xn without applying a voltage to the signal line Ym from time T ₂ to T ₃ (T ₃ > T ₂ ). Therefore, an image display method for an electro-optical device, characterized by realizing a state in which a voltage is applied from a time T ₁ to T ₃ even if the pixel electrode is short. 기판상에, N개의 신호선 X₁,X₂···Xn···X_N과 그것에 직교하는 M개의 신호선 Y₁, Y₂···Ym···Y_M에 의해 매트릭스형으로 형성된 배선과, 각 매트릭스의 교차점 영역에는, N 체널형 박막트랜지스터와 P 제널형박막트랜지스터에 의해 형성된 각각 적어도 1개의 트랜스퍼 게이트 소자와, 각 신호선의 교차점 영역에 설치된 화소 Z₁₁, Z₁₂··Zmn···Z_MN을 같고, 각 트랜스퍼 게이트 소자의 제어전극은 신호선 X₁,X₂···Xn···X_N에 입력단자는 신호선 Y₁, Y₂··Ym…Y_M에 접속된 전기 광학장치에 있어서, 화소전극에 펄스주기가 30msec 이하의 펄스를 가함으로써 신호를 표시하는 표시방법에 있어시, 펄스폭을 가변함으로써 계소표시를 행하는 점을 특징으로 하는 전기 광학장치의 화상표시방법.On a substrate, wiring by the N number of signal lines _{X 1, X 2 ··· Xn ···} X N and M signal lines _{Y 1, Y 2 ··· Ym ···} Y M that is orthogonal thereto are formed in a matrix and In the intersection region of each matrix, at least one transfer gate element each formed by an N-channel thin film transistor and a P-channel thin film transistor, and the pixels Z ₁₁ , Z _{12 provided} in the intersection region of each signal line. Z _MN is the same, and the control electrode of each transfer gate element has the signal lines X ₁ , X ₂ ... Xn ... X _N and the input terminals are the signal lines Y ₁ , Y ₂ ... Ym. In Y _M of the electro-optical device connected to, when in the display method of the pixel electrodes show a signal by applying a pulse period is the pulse of 30msec or less, an electro-optic, characterized in that for performing gyeso display by varying the pulse width Image display method of the device. 기판상에, N개의 신호선 X₁, X₂--Xn--X_N과, 그것에 직교하는 M개의 신호선 Y₁,Y_2--Ym--Y_M에 의해 매트릭스형으로 헝성된 배선과, 각 매트릭스의 교차점 영역에는. N 채널형 박막트랜지스터와 P 채널형 박막트랜지스터에 의해 형성된 각각 적어도 11개의 트랜스퍼 게이트 소자와, 각 신호선의 교차점 영역에 설치된 화소 Z₁₁, Z_12--Zmn--Z_MN과를 갖고, 각 트랜스퍼 게이트 소자의 출력단자는 각 화소를 구성하는 정전장치 전극의 한쪽에 접속되고, 그 트랜스퍼 게이트 소자의 제어 전극은 신호선 X₁, X₂--Xn--X_N에 입력단자는 신호선 Y₁,Y₂--Ym--Y_M에 접속된 전기 광학장치에 있어서, 임의의 신호선 Ym에는 주기적으로 적어도 극성이 1회 반전하는 신호를 가하고, 상기 신호가 가해지고 있는 기간에는, 임의의 신호선 Xn에 전압을 가한 상태로 하는 것을 복수회 반복하는 과정과, 그후, 신호선 Ym에는 주기적으로 적어도 극성이 1회 반전하는 신호를 가하고, 상기 신호가 가해지고 있는 기간에는. 신호선 Xn에 전압이 가해지지 않는 상태로 하는 것을 복수회 반복하는 과정을 갖는 점을 특징으로 하는 전기 광학장치의 화상표시방법.On the substrate, wirings formed in a matrix by N signal lines X ₁ , X ₂ -X _n --X _N, and M signal lines Y ₁ , Y _2-- Y m-Y _M orthogonal thereto, In the intersection area of the matrix. N-channel type thin film transistors and each of the at least one transfer gate element 11 formed by a P-channel type thin film transistor and the pixel Z _11, Z _12-- Zmn is installed at the intersection area of each signal line - has the _MN and Z, each transfer gate The output terminal of the element is connected to one of the electrostatic device electrodes constituting each pixel, and the control electrode of the transfer gate element is connected to the signal lines X ₁ , X ₂ --Xn--X _N , and the input terminals are signal lines Y ₁ , Y _2- . -Ym - in the electro-optical device connected to a Y _M, any signal line Ym is at least periodically added and the signal polarity is inverted once, during the period in which the signal is applied, applying a voltage to an arbitrary signal line Xn The process of repeating the state several times, and thereafter, a signal in which the polarity is inverted at least once is periodically applied to the signal line Ym, and in the period during which the signal is applied. An image display method of an electro-optical device, characterized by having a process of repeating a plurality of times of bringing no voltage to the signal line Xn. 기판상에 N개의 신호선 X₁, X₂--Xn--X_N과, 그것에 직교하는 M개의 신호선 Y₁,Y₂--Ym--Y_M에 의해 매트릭스형으로 형성된 배선과, 각 매트릭스의 교차점 영역에는. N 채널형 박막트랜지스터와 P 채널형 박막트랜지스터에 의해 형성된 각각 적어도 1개의 트랜스퍼 게이트 소자와, 각 신호선의 교차전 명역에 설치된 화소 Z₁₁, Z₁₂,--Zmm--Z_MN을 갖고, 각 트랜스퍼 게이트 소자의 출력단자는 각 화소를 구성하는 정전장치 전극의 한쪽에 접속되고, 그 트랜스포 게이트 소자의 제어 전극은 신호선 X₁, X₂--Xn--X_N에, 입력단자는 신호선 Y₁,Y₂--Ym--Y_M에 접속된 2전기 광학장치에 있어서, 임의의 신호선 Xn에는 인가되는 펄스에 있어서 i번째와 i +1번째의 펄스의 간격은 2^1-1T(i는 유한한 자연수, T은 정수)으로 나타내는 점을 특징으로 하는 전기 광학장치의 화상표시방법.A wiring formed in a matrix form on the substrate by N signal lines X ₁ , X ₂ -X _n --X _N and M signal lines Y ₁ , Y ₂ -Y m-Y _M orthogonal to the substrate; In the junction area. At least one transfer gate element each formed by an N-channel thin film transistor and a P-channel thin film transistor, and pixels Z ₁₁ , Z ₁₂ ,-Zmm--Z _MN provided in the cross-electric range of each signal line, and each transfer The output terminal of the gate element is connected to one of the electrostatic device electrodes constituting each pixel, and the control electrode of the transpo gate element is connected to the signal lines X ₁ , X ₂ --Xn--X _N , and the input terminal is the signal line Y ₁ ,. In the two electro-optical devices connected to Y ₂ -Y m-Y _M , the interval between the i th and i +1 th pulses in the pulse applied to any signal line X n is 2 ^1-1 T (i is a finite number). A natural number, T is an integer).