JP4042530B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4042530B2 JP4042530B2 JP2002315988A JP2002315988A JP4042530B2 JP 4042530 B2 JP4042530 B2 JP 4042530B2 JP 2002315988 A JP2002315988 A JP 2002315988A JP 2002315988 A JP2002315988 A JP 2002315988A JP 4042530 B2 JP4042530 B2 JP 4042530B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- drain
- semiconductor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 239000010410 layer Substances 0.000 claims description 26
- 239000012212 insulator Substances 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 19
- 239000002344 surface layer Substances 0.000 claims description 12
- 230000005684 electric field Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にパワーＩＣに用いられる高耐圧ＭＯＳＦＥＴを構成する半導体装置に関する。
【０００２】
【従来の技術】
従来より、縦型ＭＯＳＦＥＴにおいて、トレンチ内部にゲート電極を埋め込み、トレンチ側面にチャネルを形成するようにした、いわゆるトレンチＭＯＳＦＥＴが開発されている。このトレンチＭＯＳＦＥＴには、セルピッチを縮小するとともに、単位面積あたりのオン抵抗を低減することができるという利点がある。
パワーＩＣに搭載される横型ＭＯＳＦＥＴにおいても、トレンチＭＯＳＦＥＴに関していくつかの提案や報告はなされているが、未だ実用化に至っていない。
そのような提案の一つに、図１１，図１２および図１３に示す構成がある（例えば、特許文献１参照。）。図１１，１２，１３は、この内容を示す図面であり、図１１は平面図、図１２は、図１１のＫ−Ｌで切断した断面図、図１３は、図１１のＭ−Ｎで切断した断面図である。Ｐ型シリコン基板１上にＮ-延長ドレイン領域１０３が形成され、この領域内に複数のトレンチ１０２が形成されている。トレンチ１０２の周りには側面Ｐ型拡散層１１４が形成されている。また、Ｎ-延長ドレイン領域１０３内にはＰ型拡散層１１５が形成されている。トレンチ１０２を形成し、トレンチ１０２の周囲にＰ型拡散層１１４，１１５が形成されているため、Ｐ型シリコン基板１０１および上側のＰ型拡散層１１４からのＰＮ接合では空乏化できなかったＮ-延長ドレイン領域１０３が空乏化され、Ｎ-延長ドレイン領域１０３の全域が容易に空乏化できるようになる。そして、Ｎ-延長ドレイン領域１０３を従来より低抵抗にしても、ドレイン・ソース間に乗じた電圧を緩和できる距離まで空乏層を伸ばすことが可能である。
【０００３】
【特許文献１】
特開平９−３２１２９１号公報（第３〜４頁、図１〜４）
【０００４】
【発明が解決しようとする課題】
本発明は、特にドレイン抵抗の装置全抵抗に占める割合の高い、５０Ｖ以上の耐圧を有する横型高耐圧トレンチＭＯＳＦＥＴにおいて、必要耐圧を確保しつつオン時には前記した従来技術のものよりも単位面積あたりのオン抵抗を低減することができる構造の半導体装置を提供することを目的とする。
【０００５】
上記目的を達成するため、本発明にかかる半導体装置は、第１導電型の半導体領域の表面部分に形成された第２導電型のソース領域と、
前記半導体領域の、前記ソース領域から離れた表面部分に形成された第２導電型のドレイン領域と、
前記半導体領域の、前記ソース領域とドレイン領域との間で、前記ソース領域から離れた表面から形成されたトレンチと、
前記トレンチ内に充填された絶縁物と、
前記ドレイン領域と接続され前記トレンチの側面および底面を囲んで前記半導体領域に前記ソース領域から離れて形成された第２導電型のドレインドリフト領域と、
前記半導体領域の、前記ソース領域と前記ドレインドリフト領域との間の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース領域に電気的に接続するソース電極と、
前記ドレイン領域に電気的に接続するドレイン電極と、
を具備し、
前記トレンチは、前記ゲート絶縁膜直下に形成されるチャネルの幅方向に複数個形成され、前記トレンチが互いに対向する間の領域は、前記トレンチの側面に形成された前記ドレインドリフト領域に挟まれるように前記半導体領域を有し、該半導体領域の表面層にも前記ドレインドリフト領域を有するものである。
【０００６】
この発明によれば、オン時に、トレンチ側面、トレンチ底面および基板表面の３経路で電流が流れることにより、単位面積あたりのオン抵抗を低くできる。複数のトレンチのそれぞれの間には第２導電型のドレインドリフト領域／第１導電型の半導体領域／第２導電型のドレインドリフト領域の３層構造が形成されているため、トレンチの側面に半導体領域が存在しないものと比べるとｐｎ接合部の面積が増え、ドレインドリフト領域のＮ型不純物濃度に対するＰ型不純物濃度の割合が増えることからドレインドリフト領域全域を容易に空乏化できる。よって、ドレインドリフト領域を高濃度化することができるため、耐圧と単位面積あたりのオン抵抗のトレードオフが改善される。
【０００７】
また、本発明にかかる半導体装置は、複数の前記トレンチそれぞれの側面および底面を囲んで前記ドレインドリフト領域と前記トレンチとの間に形成された第１導電型電界緩和層を有するものとする。この発明によれば、半導体領域と電界緩和層にドレインドリフト領域が挟まれそれぞれのｐｎ接合から空乏層が拡がるため、ドレインドリフト領域をさらに低抵抗化することができ、オン抵抗を低減できる。また、前記トレンチ内にトレンチが互いに対向する側面に絶縁膜を介して導電体を有するものとする。この発明によれば、導電体がフィールドプレート効果を有し、対向するトレンチ側面のドレインドリフト領域の空乏化が促進されるため、高濃度とすることができ装置を低抵抗とすることができる。この場合、トレンチが互いに対向するトレンチ間がドレインドリフト領域のみで形成されているものについても有効である。
【０００８】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、各図においては付記した寸法を厳密に反映しているわけではない。以下の各実施の形態においては、Ｐ型を第１導電型とし、Ｎ型を第２導電型として説明するが、本発明はその逆でも成り立つのは勿論である。
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置の要部を示す平面図である。
【０００９】
この半導体装置は、Ｐ型の半導体領域１、トレンチ２、Ｎ-ドレインドリフト領域３、トレンチ２内を埋める絶縁物４、Ｐウェル領域５、Ｐベース領域６、Ｎ+ソース領域７、Ｎ+ドレイン領域８、酸化物よりなるゲート絶縁膜９、ポリシリコンよりなるゲート電極１０、層間絶縁膜１１、ソース電極１２、ドレイン電極１３、パッシベーション膜１４、およびモールド樹脂１５を備えており、横型トレンチＭＯＳＦＥＴを構成する。ここでＰウェル領域５は形成されなくとも構わない。
図２は、図１に記すＡ−Ｂで切断した断面図であり、図３は、図１に記すＣ−Ｄで切断した要部断面図である。
【００１０】
トレンチ２は、Ｐ型半導体領域１の表面部分において、その表面から形成されており、絶縁物４で充填されている。Ｎ-ドレインドリフト領域３はトレンチ２の側面および底面を囲むように形成されている。Ｐウェル領域５は、Ｎ-ドレインドリフト領域３の外側に隣接して形成される。Ｎ+ソース領域７は、Ｐベース領域６の表面部部において、Ｎ-ドレインドリフト領域３から離れて形成されている。Ｎ+ドレイン領域７は、Ｎ-ドレインドリフト領域３の、トレンチ２に対してドレイン側（ソース側の反対側）の表面部分に形成されている。
ゲート絶縁膜９は、Ｎ+ソース領域７からＮ-ドレインドリフト領域３のソース側部分に至る表面上に形成されている。ゲート電極１０はゲート絶縁膜９上に、基板表面に対して平行に形成されており、さらに、トレンチ２の上まで伸長されている。層間絶縁膜１１はゲート電極１０およびトレンチ２の上部を覆っている。ドレイン電極１３は、Ｎ+ドレイン領域７に電気的に接続しており、層間絶縁膜１１の表面に沿ってトレンチ２の上まで、基板表面に対して平行に伸長されている。ソース電極１２は、Ｐベース領域６およびＮ+ソース領域７に電気的に接続しており、層間絶縁膜１１の表面に沿ってトレンチ２の上まで、基板表面に対して平行に伸長されている。ドレイン電極１３とソース電極１２とは当然のことながら離れており、絶縁されている。パッシベーション膜１４は半導体装置全体を被覆している。モールド樹脂１５は、上述した構成の半導体装置を気密封止する。
【００１１】
図３に示すとおり、本発明は、トレンチ２の間にＰ型の不純物領域であるＰウェル領域５が存在する。
つぎに、図１に示す構成の半導体装置の製造方法について説明する。比抵抗が１０〜１５ΩｃｍのＰ型ＣＺ基板の表面層に選択的に、表面不純物濃度が１×１０16ｃｍ-3程度のＰウェル領域５を４μｍの深さで形成する。Ｐウェル領域５内に、トレンチ２を長さ３μｍ、幅２μｍ、深さ２μｍ、トレンチの間隔３μｍで、ゲート絶縁膜８直下の半導体領域１の表面層に形成されるチャネルの幅方向に、複数個形成する。その側面には斜めイオン注入で、底面には垂直にイオン注入で、Ｐ３１を６×１０12ｃｍ-2程度注入する。その後トレンチ側面と底面を熱酸化により酸化し、さらにＣＶＤ酸化膜によりトレンチ２を充填する。
【００１２】
次に、マスクを形成し、トレンチ２の間の半導体領域１表面に、Ｐ３１を６×１０12ｃｍ-2程度注入する。その後１１５０℃６０分ドライブをし、トレンチ側面、トレンチ底面およびトレンチの間にＮ-ドレインドリフト領域３を形成する。Ｎ-ドレインドリフト領域３の他の製造方法としては、トレンチ２を形成後、トレンチ２内に、減圧ＣＶＤにより、シランおよびリンドープ用にホスフィンを用いて、ドープドポリシリコン膜を堆積し、その後ドライブを行うことが挙げられる。
その後、２００Åのゲート絶縁膜９を形成し、その上にポリシリコンを堆積しフォトエッチング技術によりゲート電極１０を形成する。このゲート電極１０のドレイン側の端はトレンチ２上に張り出して形成される。ゲート電極１０のもう一方の端部（ソース側の端部）によるセルフアラインで、半導体領域１の表面部分にＰベース領域６、Ｎ+ソース領域７を形成する。Ｐベース領域６が、Ｎ+ソース領域７の底部及び側面を囲む。Ｎ+ソース領域７と同時、または別々にトレンチ２の反対側のＮ-ドレインドリフト領域３の表面部分にＮ+ドレイン領域８を形成する。層間絶縁膜１１を堆積した後、ソース電極１２をトレンチ２上に張り出して形成し、またドレイン電極１３をトレンチ２上に張り出して形成する。最後に、プラズマ窒化膜よりなるパッシベーション膜１４を被着し、モールド樹脂中に封入する。従来の横型ＤＭＯＳＦＥＴの製造工程に、トレンチ２の形成工程およびトレンチ２を埋める絶縁物４の充填工程が増えるだけで、特に困難な工程はない。
【００１３】
上述した実施の形態１によれば、トレンチ２を複数形成しその側面にもＮ-ドレインドリフト領域３が形成されるためトレンチ２の側面にも電流が流れ、オン抵抗が低減し、さらに、複数のトレンチ２の間にＰ型不純物領域であるＰウェル領域５が存在する構成とすることで、Ｎ-ドレインドリフト領域３とＰウェル領域５とのｐｎ接合面積が増え、Ｎ-ドレインドリフト領域３の空乏化を促進する。Ｎ-ドレインドリフト領域３を高濃度化することができるため、耐圧と単位面積あたりのオン抵抗のトレードオフが改善される。
この実施の形態では、Ｐウェル領域５を形成したが、複数のトレンチ２の間がＰ型の領域であればよく、Ｐウェル領域５は形成されなくともよい。Ｐウェル領域５を形成しない場合は、Ｐ型半導体領域１がその領域に存在し、上記に述べた作用効果を奏するものである。
実施の形態２．
図４は、本発明の実施の形態２にかかる半導体装置の要部を示す図であり、（ａ）は要部斜視図、（ｂ）はＥ−Ｆで切断した要部断面図である。実施の形態２は、実施の形態１のトレンチ２側面および底面にＮ-ドレインドリフト領域３よりも浅いＰ-電界緩和層１６を形成したものである。なお、Ｐウェル領域５は形成していないが形成しても勿論かまわない。
【００１４】
Ｐ-電界緩和層１６を形成することにより、Ｎ-ドレインドリフト領域３は半導体領域１とＰ-電界緩和層１６とに挟まれる構成となり、Ｎ-ドレインドリフト領域３はＰウェル領域５およびＰ-電界緩和層１６の両方から空乏化される。
よって、例えば実施の形態１においてＰ-電界緩和層１６をさらに設けた構成とすると、Ｎ-ドレインドリフト領域３の高濃度化が可能となる。
特に複数のトレンチ２の間は図４（ｂ）に示すように、Ｐ-電界緩和層１６／Ｎ-ドレインドリフト領域３／Ｐ型半導体領域１／Ｎ-ドレインドリフト領域３／Ｐ-電界緩和層１６からなる５層構成となっているため、最適化によってスーパージャンクションを形成し得る。これにより単位面積あたりのオン抵抗を低減することができる。
【００１５】
つぎに、図４に示す構成の半導体装置の製造方法について説明する。比抵抗が１０〜１５ΩｃｍのＰ型ＣＺ基板の表面層に選択的に、トレンチ２を長さ３μｍ、幅２μｍ、深さ２μｍ、トレンチの間隔３μｍで、ゲート絶縁膜８直下の半導体領域１の表面層に形成されるチャネルの幅方向に、複数個形成する。その側面には斜めイオン注入で、底面には垂直にイオン注入で、リンを注入する。その後トレンチ２の側面および底面にＮ-ドレインドリフト領域３と同様にボロンをイオン注入する。その後トレンチ側面と底面を熱酸化により酸化し、さらにＣＶＤ酸化膜によりトレンチ２を充填する。
次に、マスクを形成し、トレンチ２の間の半導体領域１表面に、リンを注入する。その後１１５０℃６０分ドライブをし、トレンチ側面、トレンチ底面にＰ-電界緩和層１６を形成する。Ｐ-電界緩和層１６の表面濃度は１×１０16〜１×１０17ｃｍ-3程度が望ましい。その後は、実施の形態１と同様に形成する。このように、形成された横型ＭＯＳＦＥＴは、ドレインドリフト領域３の濃度を高濃度とすることができるためオン抵抗を低減できる。
実施の形態３．
図５は、本発明の実施の形態３にかかる半導体装置の要部断面図である。
【００１６】
実施の形態３は、実施の形態２において形成されたＰ-電界緩和層１６を複数のトレンチ２に挟まれた半導体領域１の表面層にも形成したものである。
このような構成とすると、半導体領域１の表面層に形成されたＮ-ドレインドリフト領域３も高濃度化することができ、実施の形態２に比べさらにオン抵抗を低減することができる。
つぎに、図５に示す構成の半導体装置の製造方法について説明する。ＣＶＤ酸化膜によりトレンチ２を充填するまでは、実施の形態２と同様に形成する。
次に、マスクを形成し、トレンチ２の間の半導体領域１表面に、リンをイオン注入し、さらに、ボロンをイオン注入する。その後１１５０℃６０分ドライブをし、トレンチ２の側面、底面およびトレンチの間の半導体領域１の表面層にＮ-ドレインドリフト領域３および電界緩和層１６を形成する。その後は、実施の形態２と同様に形成する。このように形成することで、実施の形態２よりもＮ-ドレインドリフト領域３の不純物濃度を高くすることができるので、オン抵抗を低減できる。
実施の形態４．
図６は、本発明の実施の形態４にかかる半導体装置の要部を示す図であり、（ａ）は要部斜視図、（ｂ）はＧ−Ｈで切断した要部断面図である。
【００１７】
実施の形態４は、実施の形態１のトレンチ２内に図示しない絶縁物４を介して導電体１７を形成したものである。この導電体１７は、層間絶縁膜１０を貫通するコンタクト部（図示せず）を形成して、このコンタクト部を介して例えばソース電極１２に電気的に接続されている。なお、Ｐウェル領域５は形成していない。
導電体１７のフィールドプレート効果により、複数のトレンチ２間のＮ-ドレインドリフト領域３が空乏化されるので、Ｎ-ドレインドリフト領域３の高濃度化により、単位面積あたりのオン抵抗が低減される。
【００１８】
つぎに、図６に示す構成の半導体装置の製造方法について説明する。比抵抗が１０〜１５ΩｃｍのＰ型ＣＺ基板の表面層に選択的に、トレンチ２を長さ３μｍ、幅１μｍ、深さ２μｍ、トレンチの間隔を３μｍで、ゲート絶縁膜８直下の半導体領域１の表面層に形成されるチャネルの幅方向に、複数個形成する。その側面には斜めイオン注入で、トレンチ底面には垂直にイオン注入で、リンをイオン注入する。その後トレンチ側面と底面を熱酸化により酸化し、さらにＣＶＤ酸化膜によりトレンチ２を絶縁物４で充填する。絶縁物４にフォトエッチング技術によりトレンチを形成し、そのトレンチ内に不純物をドープしたポリシリコンを充填して導電体１７とする。その後は、実施の形態１と同様に形成する。このように、実施の形態１と比べてＮ-ドレインドリフト領域の高濃度化が可能である。
実施の形態５．
図７は、本発明の実施の形態５にかかる半導体装置の要部断面図である。
【００１９】
実施の形態５は、実施の形態４において形成された複数のトレンチ２に挟まれら領域がＮ-ドレインドリフト領域３で占められており、半導体領域１が存在しない。この構成では、導電体１７により複数のトレンチ２に挟まれた領域のＮ-ドレインドリフト領域３の空乏化を図ることができる。製造方法としては、トレンチの間隔を１μｍに変更して形成する以外は実施の形態４と同様に形成できる。
実施の形態６．
図８は、本発明の実施の形態６にかかる半導体装置の要部断面図である。
【００２０】
実施の形態６は、実施の形態４において形成された導電体１７の変形例を示すものであり、実施の形態４において一つのトレンチ２内に２つの導電体１７を形成していたものを本実施の形態では一つのみとしたものである。トレンチ２内に導電体１７を一つのみ形成すればよいので、実施の形態４に比べてトレンチの幅を狭くすることができ、よって、トレンチ２の数を増やすことができるためオン抵抗をさらに低減できる。この実施の形態では、トレンチ幅を１μｍとした。
実施の形態７．
図９は、本発明の実施の形態７にかかる半導体装置の要部を示す図であり、（ａ）はトレンチ部の平面図であり、（ｂ）および（ｃ）はその変形例を示すトレンチ部の平面図である。
【００２１】
図９（ａ）は、トレンチ２内に絶縁物４を埋め込んだ後、絶縁物４にトレンチを形成し、導電体１７をトレンチ２の側面に平行に埋め込んだものであり、さらに、ドレイン側のトレンチからの距離ｘ１の方が、ソース側のトレンチからの距離ｗ１より大きくなっている。これは、図１０に（ａ）に示すように、等電位線がドレイン側で集中するため、この集中を緩和させるため絶縁物を厚くし、かつ、導電体１７は、ソース側側面においてもフィールドプレート効果によりＮ-ドレインドリフト領域を高濃度にできるため、ソース側は薄く形成したものである。
【００２２】
さらに図９（ｂ）および（ｃ）は、トレンチ２内に形成した導電体１７が幅方向の側面と平行となっておらず、ドレイン側の絶縁物４の厚さｘ２，ｘ３およびｚ１，ｚ２がソース側の絶縁膜４の厚さｗ２，ｗ３およびｙ１，ｙ２より厚くなっている。この構成は素子の耐圧を高くした場合に有効である。図１０（ｂ）に記載のように図１０（ａ）に比べて等電位線を緩和することができる。しかしながら、絶縁物４を厚くするとフィールドプレート効果が小さくなるため、ソース側の絶縁物４は、できるだけフィールドプレート効果を作用させるために薄く形成する。
【００２３】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。また、実施の形態１〜実施の形態４を任意に組み合わせることができる。
【００２４】
【発明の効果】
本発明によれば、ＭＯＳＦＥＴのチャネル幅方向に複数のトレンチを有し、トレンチの底面および側面にＮ-ドレインドリフト領域が形成される半導体装置において、トレンチ間にＰ型不純物領域を有するため、Ｎ-ドレインドリフト領域を高濃度化することができるため、耐圧と単位面積あたりのオン抵抗のトレードオフが改善された半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の要部を示す平面図である。
【図２】図１のＡ−Ｂで切断した断面図である。
【図３】図１のＣ−Ｄで切断した要部断面図である。
【図４】本発明の実施の形態２にかかる半導体装置の要部を示す図で、（ａ）は斜視図であり（ｂ）はＥ−Ｆで切断した断面図である。
【図５】本発明の実施の形態３にかかる半導体装置の要部を示す図で、（ａ）は斜視図であり（ｂ）はＧ−Ｈで切断した断面図である。
【図６】本発明の実施の形態４にかかる半導体装置の要部を示す図で、（ａ）は斜視図であり（ｂ）はＩ−Ｊで切断した断面図である。
【図７】本発明の実施の形態５に係る半導体装置の要部断面図である。
【図８】本発明の実施の形態６に係る半導体装置の要部断面図である。
【図９】本発明の実施の形態７に係る半導体装置の要部を示す図であり、（ａ）はトレンチ部の平面図であり、（ｂ）および（ｃ）はその変形例を示すトレンチ部の平面図である。
【図１０】本発明の導電体の作用を示す要部平面図である。
【図１１】従来の半導体装置の要部を示す平面図である。
【図１２】図７のＫ−Ｌで切断した断面図である。
【図１３】図７のＭ−Ｎで切断した断面図である。
【符号の説明】
１ 半導体領域
２ トレンチ
３ Ｎ-ドレインドリフト領域
４ 絶縁物
５ Ｐウェル領域
６ Ｐベース領域
７ Ｎ+ソース領域
８ Ｎ+ドレイン領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ ソース電極
１３ ドレイン電極
１４ パッシベーション膜
１５ モールド樹脂
１６ 電界緩和層
１７ フィールドプレートとなる導電体
【発明の属する技術分野】
本発明は、半導体装置に関し、特にパワーＩＣに用いられる高耐圧ＭＯＳＦＥＴを構成する半導体装置に関する。
【０００２】
【従来の技術】
従来より、縦型ＭＯＳＦＥＴにおいて、トレンチ内部にゲート電極を埋め込み、トレンチ側面にチャネルを形成するようにした、いわゆるトレンチＭＯＳＦＥＴが開発されている。このトレンチＭＯＳＦＥＴには、セルピッチを縮小するとともに、単位面積あたりのオン抵抗を低減することができるという利点がある。
パワーＩＣに搭載される横型ＭＯＳＦＥＴにおいても、トレンチＭＯＳＦＥＴに関していくつかの提案や報告はなされているが、未だ実用化に至っていない。
そのような提案の一つに、図１１，図１２および図１３に示す構成がある（例えば、特許文献１参照。）。図１１，１２，１３は、この内容を示す図面であり、図１１は平面図、図１２は、図１１のＫ−Ｌで切断した断面図、図１３は、図１１のＭ−Ｎで切断した断面図である。Ｐ型シリコン基板１上にＮ-延長ドレイン領域１０３が形成され、この領域内に複数のトレンチ１０２が形成されている。トレンチ１０２の周りには側面Ｐ型拡散層１１４が形成されている。また、Ｎ-延長ドレイン領域１０３内にはＰ型拡散層１１５が形成されている。トレンチ１０２を形成し、トレンチ１０２の周囲にＰ型拡散層１１４，１１５が形成されているため、Ｐ型シリコン基板１０１および上側のＰ型拡散層１１４からのＰＮ接合では空乏化できなかったＮ-延長ドレイン領域１０３が空乏化され、Ｎ-延長ドレイン領域１０３の全域が容易に空乏化できるようになる。そして、Ｎ-延長ドレイン領域１０３を従来より低抵抗にしても、ドレイン・ソース間に乗じた電圧を緩和できる距離まで空乏層を伸ばすことが可能である。
【０００３】
【特許文献１】
特開平９−３２１２９１号公報（第３〜４頁、図１〜４）
【０００４】
【発明が解決しようとする課題】
本発明は、特にドレイン抵抗の装置全抵抗に占める割合の高い、５０Ｖ以上の耐圧を有する横型高耐圧トレンチＭＯＳＦＥＴにおいて、必要耐圧を確保しつつオン時には前記した従来技術のものよりも単位面積あたりのオン抵抗を低減することができる構造の半導体装置を提供することを目的とする。
【０００５】
上記目的を達成するため、本発明にかかる半導体装置は、第１導電型の半導体領域の表面部分に形成された第２導電型のソース領域と、
前記半導体領域の、前記ソース領域から離れた表面部分に形成された第２導電型のドレイン領域と、
前記半導体領域の、前記ソース領域とドレイン領域との間で、前記ソース領域から離れた表面から形成されたトレンチと、
前記トレンチ内に充填された絶縁物と、
前記ドレイン領域と接続され前記トレンチの側面および底面を囲んで前記半導体領域に前記ソース領域から離れて形成された第２導電型のドレインドリフト領域と、
前記半導体領域の、前記ソース領域と前記ドレインドリフト領域との間の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース領域に電気的に接続するソース電極と、
前記ドレイン領域に電気的に接続するドレイン電極と、
を具備し、
前記トレンチは、前記ゲート絶縁膜直下に形成されるチャネルの幅方向に複数個形成され、前記トレンチが互いに対向する間の領域は、前記トレンチの側面に形成された前記ドレインドリフト領域に挟まれるように前記半導体領域を有し、該半導体領域の表面層にも前記ドレインドリフト領域を有するものである。
【０００６】
この発明によれば、オン時に、トレンチ側面、トレンチ底面および基板表面の３経路で電流が流れることにより、単位面積あたりのオン抵抗を低くできる。複数のトレンチのそれぞれの間には第２導電型のドレインドリフト領域／第１導電型の半導体領域／第２導電型のドレインドリフト領域の３層構造が形成されているため、トレンチの側面に半導体領域が存在しないものと比べるとｐｎ接合部の面積が増え、ドレインドリフト領域のＮ型不純物濃度に対するＰ型不純物濃度の割合が増えることからドレインドリフト領域全域を容易に空乏化できる。よって、ドレインドリフト領域を高濃度化することができるため、耐圧と単位面積あたりのオン抵抗のトレードオフが改善される。
【０００７】
また、本発明にかかる半導体装置は、複数の前記トレンチそれぞれの側面および底面を囲んで前記ドレインドリフト領域と前記トレンチとの間に形成された第１導電型電界緩和層を有するものとする。この発明によれば、半導体領域と電界緩和層にドレインドリフト領域が挟まれそれぞれのｐｎ接合から空乏層が拡がるため、ドレインドリフト領域をさらに低抵抗化することができ、オン抵抗を低減できる。また、前記トレンチ内にトレンチが互いに対向する側面に絶縁膜を介して導電体を有するものとする。この発明によれば、導電体がフィールドプレート効果を有し、対向するトレンチ側面のドレインドリフト領域の空乏化が促進されるため、高濃度とすることができ装置を低抵抗とすることができる。この場合、トレンチが互いに対向するトレンチ間がドレインドリフト領域のみで形成されているものについても有効である。
【０００８】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお、各図においては付記した寸法を厳密に反映しているわけではない。以下の各実施の形態においては、Ｐ型を第１導電型とし、Ｎ型を第２導電型として説明するが、本発明はその逆でも成り立つのは勿論である。
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置の要部を示す平面図である。
【０００９】
この半導体装置は、Ｐ型の半導体領域１、トレンチ２、Ｎ-ドレインドリフト領域３、トレンチ２内を埋める絶縁物４、Ｐウェル領域５、Ｐベース領域６、Ｎ+ソース領域７、Ｎ+ドレイン領域８、酸化物よりなるゲート絶縁膜９、ポリシリコンよりなるゲート電極１０、層間絶縁膜１１、ソース電極１２、ドレイン電極１３、パッシベーション膜１４、およびモールド樹脂１５を備えており、横型トレンチＭＯＳＦＥＴを構成する。ここでＰウェル領域５は形成されなくとも構わない。
図２は、図１に記すＡ−Ｂで切断した断面図であり、図３は、図１に記すＣ−Ｄで切断した要部断面図である。
【００１０】
トレンチ２は、Ｐ型半導体領域１の表面部分において、その表面から形成されており、絶縁物４で充填されている。Ｎ-ドレインドリフト領域３はトレンチ２の側面および底面を囲むように形成されている。Ｐウェル領域５は、Ｎ-ドレインドリフト領域３の外側に隣接して形成される。Ｎ+ソース領域７は、Ｐベース領域６の表面部部において、Ｎ-ドレインドリフト領域３から離れて形成されている。Ｎ+ドレイン領域７は、Ｎ-ドレインドリフト領域３の、トレンチ２に対してドレイン側（ソース側の反対側）の表面部分に形成されている。
ゲート絶縁膜９は、Ｎ+ソース領域７からＮ-ドレインドリフト領域３のソース側部分に至る表面上に形成されている。ゲート電極１０はゲート絶縁膜９上に、基板表面に対して平行に形成されており、さらに、トレンチ２の上まで伸長されている。層間絶縁膜１１はゲート電極１０およびトレンチ２の上部を覆っている。ドレイン電極１３は、Ｎ+ドレイン領域７に電気的に接続しており、層間絶縁膜１１の表面に沿ってトレンチ２の上まで、基板表面に対して平行に伸長されている。ソース電極１２は、Ｐベース領域６およびＮ+ソース領域７に電気的に接続しており、層間絶縁膜１１の表面に沿ってトレンチ２の上まで、基板表面に対して平行に伸長されている。ドレイン電極１３とソース電極１２とは当然のことながら離れており、絶縁されている。パッシベーション膜１４は半導体装置全体を被覆している。モールド樹脂１５は、上述した構成の半導体装置を気密封止する。
【００１１】
図３に示すとおり、本発明は、トレンチ２の間にＰ型の不純物領域であるＰウェル領域５が存在する。
つぎに、図１に示す構成の半導体装置の製造方法について説明する。比抵抗が１０〜１５ΩｃｍのＰ型ＣＺ基板の表面層に選択的に、表面不純物濃度が１×１０16ｃｍ-3程度のＰウェル領域５を４μｍの深さで形成する。Ｐウェル領域５内に、トレンチ２を長さ３μｍ、幅２μｍ、深さ２μｍ、トレンチの間隔３μｍで、ゲート絶縁膜８直下の半導体領域１の表面層に形成されるチャネルの幅方向に、複数個形成する。その側面には斜めイオン注入で、底面には垂直にイオン注入で、Ｐ３１を６×１０12ｃｍ-2程度注入する。その後トレンチ側面と底面を熱酸化により酸化し、さらにＣＶＤ酸化膜によりトレンチ２を充填する。
【００１２】
次に、マスクを形成し、トレンチ２の間の半導体領域１表面に、Ｐ３１を６×１０12ｃｍ-2程度注入する。その後１１５０℃６０分ドライブをし、トレンチ側面、トレンチ底面およびトレンチの間にＮ-ドレインドリフト領域３を形成する。Ｎ-ドレインドリフト領域３の他の製造方法としては、トレンチ２を形成後、トレンチ２内に、減圧ＣＶＤにより、シランおよびリンドープ用にホスフィンを用いて、ドープドポリシリコン膜を堆積し、その後ドライブを行うことが挙げられる。
その後、２００Åのゲート絶縁膜９を形成し、その上にポリシリコンを堆積しフォトエッチング技術によりゲート電極１０を形成する。このゲート電極１０のドレイン側の端はトレンチ２上に張り出して形成される。ゲート電極１０のもう一方の端部（ソース側の端部）によるセルフアラインで、半導体領域１の表面部分にＰベース領域６、Ｎ+ソース領域７を形成する。Ｐベース領域６が、Ｎ+ソース領域７の底部及び側面を囲む。Ｎ+ソース領域７と同時、または別々にトレンチ２の反対側のＮ-ドレインドリフト領域３の表面部分にＮ+ドレイン領域８を形成する。層間絶縁膜１１を堆積した後、ソース電極１２をトレンチ２上に張り出して形成し、またドレイン電極１３をトレンチ２上に張り出して形成する。最後に、プラズマ窒化膜よりなるパッシベーション膜１４を被着し、モールド樹脂中に封入する。従来の横型ＤＭＯＳＦＥＴの製造工程に、トレンチ２の形成工程およびトレンチ２を埋める絶縁物４の充填工程が増えるだけで、特に困難な工程はない。
【００１３】
上述した実施の形態１によれば、トレンチ２を複数形成しその側面にもＮ-ドレインドリフト領域３が形成されるためトレンチ２の側面にも電流が流れ、オン抵抗が低減し、さらに、複数のトレンチ２の間にＰ型不純物領域であるＰウェル領域５が存在する構成とすることで、Ｎ-ドレインドリフト領域３とＰウェル領域５とのｐｎ接合面積が増え、Ｎ-ドレインドリフト領域３の空乏化を促進する。Ｎ-ドレインドリフト領域３を高濃度化することができるため、耐圧と単位面積あたりのオン抵抗のトレードオフが改善される。
この実施の形態では、Ｐウェル領域５を形成したが、複数のトレンチ２の間がＰ型の領域であればよく、Ｐウェル領域５は形成されなくともよい。Ｐウェル領域５を形成しない場合は、Ｐ型半導体領域１がその領域に存在し、上記に述べた作用効果を奏するものである。
実施の形態２．
図４は、本発明の実施の形態２にかかる半導体装置の要部を示す図であり、（ａ）は要部斜視図、（ｂ）はＥ−Ｆで切断した要部断面図である。実施の形態２は、実施の形態１のトレンチ２側面および底面にＮ-ドレインドリフト領域３よりも浅いＰ-電界緩和層１６を形成したものである。なお、Ｐウェル領域５は形成していないが形成しても勿論かまわない。
【００１４】
Ｐ-電界緩和層１６を形成することにより、Ｎ-ドレインドリフト領域３は半導体領域１とＰ-電界緩和層１６とに挟まれる構成となり、Ｎ-ドレインドリフト領域３はＰウェル領域５およびＰ-電界緩和層１６の両方から空乏化される。
よって、例えば実施の形態１においてＰ-電界緩和層１６をさらに設けた構成とすると、Ｎ-ドレインドリフト領域３の高濃度化が可能となる。
特に複数のトレンチ２の間は図４（ｂ）に示すように、Ｐ-電界緩和層１６／Ｎ-ドレインドリフト領域３／Ｐ型半導体領域１／Ｎ-ドレインドリフト領域３／Ｐ-電界緩和層１６からなる５層構成となっているため、最適化によってスーパージャンクションを形成し得る。これにより単位面積あたりのオン抵抗を低減することができる。
【００１５】
つぎに、図４に示す構成の半導体装置の製造方法について説明する。比抵抗が１０〜１５ΩｃｍのＰ型ＣＺ基板の表面層に選択的に、トレンチ２を長さ３μｍ、幅２μｍ、深さ２μｍ、トレンチの間隔３μｍで、ゲート絶縁膜８直下の半導体領域１の表面層に形成されるチャネルの幅方向に、複数個形成する。その側面には斜めイオン注入で、底面には垂直にイオン注入で、リンを注入する。その後トレンチ２の側面および底面にＮ-ドレインドリフト領域３と同様にボロンをイオン注入する。その後トレンチ側面と底面を熱酸化により酸化し、さらにＣＶＤ酸化膜によりトレンチ２を充填する。
次に、マスクを形成し、トレンチ２の間の半導体領域１表面に、リンを注入する。その後１１５０℃６０分ドライブをし、トレンチ側面、トレンチ底面にＰ-電界緩和層１６を形成する。Ｐ-電界緩和層１６の表面濃度は１×１０16〜１×１０17ｃｍ-3程度が望ましい。その後は、実施の形態１と同様に形成する。このように、形成された横型ＭＯＳＦＥＴは、ドレインドリフト領域３の濃度を高濃度とすることができるためオン抵抗を低減できる。
実施の形態３．
図５は、本発明の実施の形態３にかかる半導体装置の要部断面図である。
【００１６】
実施の形態３は、実施の形態２において形成されたＰ-電界緩和層１６を複数のトレンチ２に挟まれた半導体領域１の表面層にも形成したものである。
このような構成とすると、半導体領域１の表面層に形成されたＮ-ドレインドリフト領域３も高濃度化することができ、実施の形態２に比べさらにオン抵抗を低減することができる。
つぎに、図５に示す構成の半導体装置の製造方法について説明する。ＣＶＤ酸化膜によりトレンチ２を充填するまでは、実施の形態２と同様に形成する。
次に、マスクを形成し、トレンチ２の間の半導体領域１表面に、リンをイオン注入し、さらに、ボロンをイオン注入する。その後１１５０℃６０分ドライブをし、トレンチ２の側面、底面およびトレンチの間の半導体領域１の表面層にＮ-ドレインドリフト領域３および電界緩和層１６を形成する。その後は、実施の形態２と同様に形成する。このように形成することで、実施の形態２よりもＮ-ドレインドリフト領域３の不純物濃度を高くすることができるので、オン抵抗を低減できる。
実施の形態４．
図６は、本発明の実施の形態４にかかる半導体装置の要部を示す図であり、（ａ）は要部斜視図、（ｂ）はＧ−Ｈで切断した要部断面図である。
【００１７】
実施の形態４は、実施の形態１のトレンチ２内に図示しない絶縁物４を介して導電体１７を形成したものである。この導電体１７は、層間絶縁膜１０を貫通するコンタクト部（図示せず）を形成して、このコンタクト部を介して例えばソース電極１２に電気的に接続されている。なお、Ｐウェル領域５は形成していない。
導電体１７のフィールドプレート効果により、複数のトレンチ２間のＮ-ドレインドリフト領域３が空乏化されるので、Ｎ-ドレインドリフト領域３の高濃度化により、単位面積あたりのオン抵抗が低減される。
【００１８】
つぎに、図６に示す構成の半導体装置の製造方法について説明する。比抵抗が１０〜１５ΩｃｍのＰ型ＣＺ基板の表面層に選択的に、トレンチ２を長さ３μｍ、幅１μｍ、深さ２μｍ、トレンチの間隔を３μｍで、ゲート絶縁膜８直下の半導体領域１の表面層に形成されるチャネルの幅方向に、複数個形成する。その側面には斜めイオン注入で、トレンチ底面には垂直にイオン注入で、リンをイオン注入する。その後トレンチ側面と底面を熱酸化により酸化し、さらにＣＶＤ酸化膜によりトレンチ２を絶縁物４で充填する。絶縁物４にフォトエッチング技術によりトレンチを形成し、そのトレンチ内に不純物をドープしたポリシリコンを充填して導電体１７とする。その後は、実施の形態１と同様に形成する。このように、実施の形態１と比べてＮ-ドレインドリフト領域の高濃度化が可能である。
実施の形態５．
図７は、本発明の実施の形態５にかかる半導体装置の要部断面図である。
【００１９】
実施の形態５は、実施の形態４において形成された複数のトレンチ２に挟まれら領域がＮ-ドレインドリフト領域３で占められており、半導体領域１が存在しない。この構成では、導電体１７により複数のトレンチ２に挟まれた領域のＮ-ドレインドリフト領域３の空乏化を図ることができる。製造方法としては、トレンチの間隔を１μｍに変更して形成する以外は実施の形態４と同様に形成できる。
実施の形態６．
図８は、本発明の実施の形態６にかかる半導体装置の要部断面図である。
【００２０】
実施の形態６は、実施の形態４において形成された導電体１７の変形例を示すものであり、実施の形態４において一つのトレンチ２内に２つの導電体１７を形成していたものを本実施の形態では一つのみとしたものである。トレンチ２内に導電体１７を一つのみ形成すればよいので、実施の形態４に比べてトレンチの幅を狭くすることができ、よって、トレンチ２の数を増やすことができるためオン抵抗をさらに低減できる。この実施の形態では、トレンチ幅を１μｍとした。
実施の形態７．
図９は、本発明の実施の形態７にかかる半導体装置の要部を示す図であり、（ａ）はトレンチ部の平面図であり、（ｂ）および（ｃ）はその変形例を示すトレンチ部の平面図である。
【００２１】
図９（ａ）は、トレンチ２内に絶縁物４を埋め込んだ後、絶縁物４にトレンチを形成し、導電体１７をトレンチ２の側面に平行に埋め込んだものであり、さらに、ドレイン側のトレンチからの距離ｘ１の方が、ソース側のトレンチからの距離ｗ１より大きくなっている。これは、図１０に（ａ）に示すように、等電位線がドレイン側で集中するため、この集中を緩和させるため絶縁物を厚くし、かつ、導電体１７は、ソース側側面においてもフィールドプレート効果によりＮ-ドレインドリフト領域を高濃度にできるため、ソース側は薄く形成したものである。
【００２２】
さらに図９（ｂ）および（ｃ）は、トレンチ２内に形成した導電体１７が幅方向の側面と平行となっておらず、ドレイン側の絶縁物４の厚さｘ２，ｘ３およびｚ１，ｚ２がソース側の絶縁膜４の厚さｗ２，ｗ３およびｙ１，ｙ２より厚くなっている。この構成は素子の耐圧を高くした場合に有効である。図１０（ｂ）に記載のように図１０（ａ）に比べて等電位線を緩和することができる。しかしながら、絶縁物４を厚くするとフィールドプレート効果が小さくなるため、ソース側の絶縁物４は、できるだけフィールドプレート効果を作用させるために薄く形成する。
【００２３】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。また、実施の形態１〜実施の形態４を任意に組み合わせることができる。
【００２４】
【発明の効果】
本発明によれば、ＭＯＳＦＥＴのチャネル幅方向に複数のトレンチを有し、トレンチの底面および側面にＮ-ドレインドリフト領域が形成される半導体装置において、トレンチ間にＰ型不純物領域を有するため、Ｎ-ドレインドリフト領域を高濃度化することができるため、耐圧と単位面積あたりのオン抵抗のトレードオフが改善された半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の要部を示す平面図である。
【図２】図１のＡ−Ｂで切断した断面図である。
【図３】図１のＣ−Ｄで切断した要部断面図である。
【図４】本発明の実施の形態２にかかる半導体装置の要部を示す図で、（ａ）は斜視図であり（ｂ）はＥ−Ｆで切断した断面図である。
【図５】本発明の実施の形態３にかかる半導体装置の要部を示す図で、（ａ）は斜視図であり（ｂ）はＧ−Ｈで切断した断面図である。
【図６】本発明の実施の形態４にかかる半導体装置の要部を示す図で、（ａ）は斜視図であり（ｂ）はＩ−Ｊで切断した断面図である。
【図７】本発明の実施の形態５に係る半導体装置の要部断面図である。
【図８】本発明の実施の形態６に係る半導体装置の要部断面図である。
【図９】本発明の実施の形態７に係る半導体装置の要部を示す図であり、（ａ）はトレンチ部の平面図であり、（ｂ）および（ｃ）はその変形例を示すトレンチ部の平面図である。
【図１０】本発明の導電体の作用を示す要部平面図である。
【図１１】従来の半導体装置の要部を示す平面図である。
【図１２】図７のＫ−Ｌで切断した断面図である。
【図１３】図７のＭ−Ｎで切断した断面図である。
【符号の説明】
１ 半導体領域
２ トレンチ
３ Ｎ-ドレインドリフト領域
４ 絶縁物
５ Ｐウェル領域
６ Ｐベース領域
７ Ｎ+ソース領域
８ Ｎ+ドレイン領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ ソース電極
１３ ドレイン電極
１４ パッシベーション膜
１５ モールド樹脂
１６ 電界緩和層
１７ フィールドプレートとなる導電体
Claims (7)
- 第１導電型の半導体領域の表面部分に形成された第２導電型のソース領域と、
前記半導体領域の、前記ソース領域から離れた表面部分に形成された第２導電型のドレイン領域と、
前記半導体領域の、前記ソース領域とドレイン領域との間で、前記ソース領域から離れた表面から形成されたトレンチと、
前記トレンチ内に充填された絶縁物と、
前記ドレイン領域と接続され前記トレンチの側面および底面を囲んで前記半導体領域に前記ソース領域から離れて形成された第２導電型のドレインドリフト領域と、
前記半導体領域の、前記ソース領域と前記ドレインドリフト領域との間の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース領域に電気的に接続するソース電極と、
前記ドレイン領域に電気的に接続するドレイン電極と、
を具備し、
前記トレンチは、前記ゲート絶縁膜直下に形成されるチャネルの幅方向に複数個形成され、前記トレンチが互いに対向する間の領域は、前記トレンチの側面に形成された前記ドレインドリフト領域に挟まれるように前記半導体領域を有し、該半導体領域の表面層にも前記ドレインドリフト領域を有することを特徴とする半導体装置。 - 第１導電型の半導体領域の表面部分に形成された第２導電型のソース領域と、
前記半導体領域の、前記ソース領域から離れた表面部分に形成された第２導電型のドレイン領域と、
前記半導体領域の、前記ソース領域とドレイン領域との間で、前記ソース領域から離れた表面から形成されたトレンチと、
前記トレンチ内に充填された絶縁物と、
前記ドレイン領域と接続され前記トレンチの側面および底面を囲んで前記半導体領域に前記ソース領域から離れて形成された第２導電型のドレインドリフト領域と、
前記ドレインドリフト領域を囲むように形成された第１導電型のウェル領域と、
前記半導体領域の、前記ソース領域と前記ドレインドリフト領域との間の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース領域に電気的に接続するソース電極と、
前記ドレイン領域に電気的に接続するドレイン電極と、
を具備し、
前記トレンチは、前記ゲート絶縁膜直下に形成されるチャネルの幅方向に複数個形成され、前記トレンチが互いに対向する間の領域は、前記トレンチの側面に形成された前記ドレインドリフト領域に挟まれるように前記ウェル領域を有し、該ウェル領域の表面層にも前記ドレインドリフト領域を有することを特徴とする半導体装置。 - 複数の前記トレンチそれぞれの側面および底面を囲んで前記ドレインドリフト領域と前記トレンチとの間に形成された第１導電型電界緩和層を有することを特徴とする請求項１または２に記載の半導体装置。
- 前記トレンチ相互間のドレインドリフト領域の表面層にも前記第１導電型電界緩和層を有することを特徴とする請求項３に記載の半導体装置。
- 前記トレンチが互いに対向する側面に沿って、前記トレンチ内に絶縁物を介して導電体を有することを特徴とする請求項１または２のいずれかに記載の半導体装置。
- 第１導電型の半導体領域の表面部分に形成された第２導電型のソース領域と、
前記半導体領域の、前記ソース領域から離れた表面部分に形成された第２導電型のドレイン領域と、
前記半導体領域の、前記ソース領域とドレイン領域との間で、前記ソース領域から離れた表面から形成されたトレンチと、
前記トレンチ内に充填された絶縁物と、
前記ドレイン領域と接続され前記トレンチの側面および底面を囲んで前記半導体領域に前記ソース領域から離れて形成された第２導電型のドレインドリフト領域と、
前記半導体領域の、前記ソース領域と前記ドレインドリフト領域との間の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ソース領域に電気的に接続するソース電極と、
前記ドレイン領域に電気的に接続するドレイン電極と、
を具備し、
前記トレンチは、前記ゲート絶縁膜直下に形成されるチャネルの幅方向に複数個形成され、前記トレンチが互いに対向する側面に沿って、前記トレンチ内に絶縁物を介して導電体を有することを特徴とする半導体装置。 - 前記ソース領域側の前記導電体と前記トレンチとの間の絶縁物の厚さよりも前記ドレイン領域側の前記導電体と前記トレンチとの間の絶縁物の厚さの方が厚いことを特徴とする請求項６に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002315988A JP4042530B2 (ja) | 2002-10-30 | 2002-10-30 | 半導体装置 |
| US10/648,050 US6998680B2 (en) | 2002-10-30 | 2003-08-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002315988A JP4042530B2 (ja) | 2002-10-30 | 2002-10-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004152979A JP2004152979A (ja) | 2004-05-27 |
| JP4042530B2 true JP4042530B2 (ja) | 2008-02-06 |
Family
ID=32459828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002315988A Expired - Fee Related JP4042530B2 (ja) | 2002-10-30 | 2002-10-30 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6998680B2 (ja) |
| JP (1) | JP4042530B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335990A (ja) * | 2003-03-10 | 2004-11-25 | Fuji Electric Device Technology Co Ltd | Ｍｉｓ型半導体装置 |
| US7067877B2 (en) * | 2003-03-10 | 2006-06-27 | Fuji Electric Device Technology Co., Ltd. | MIS-type semiconductor device |
| GB0314390D0 (en) * | 2003-06-20 | 2003-07-23 | Koninkl Philips Electronics Nv | Trench field effect transistor structure |
| DE102004041198B4 (de) * | 2004-08-25 | 2016-06-09 | Infineon Technologies Austria Ag | Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur |
| US20060071270A1 (en) * | 2004-09-29 | 2006-04-06 | Shibib Muhammed A | Metal-oxide-semiconductor device having trenched diffusion region and method of forming same |
| DE102004047772B4 (de) | 2004-09-30 | 2018-12-13 | Infineon Technologies Ag | Lateraler Halbleitertransistor |
| CN100592532C (zh) * | 2007-08-28 | 2010-02-24 | 电子科技大学 | 具有“u”字形漂移区的半导体器件 |
| JP5221099B2 (ja) * | 2007-10-17 | 2013-06-26 | 大日本スクリーン製造株式会社 | 熱処理装置および熱処理方法 |
| JP2009176930A (ja) * | 2008-01-24 | 2009-08-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR101015529B1 (ko) | 2008-09-23 | 2011-02-16 | 주식회사 동부하이텍 | Ｌｄｍｏｓ 트랜지스터 및 그 제조방법 |
| US8008719B2 (en) * | 2008-10-09 | 2011-08-30 | Hvvi Semiconductors, Inc. | Transistor structure having dual shield layers |
| US8390060B2 (en) * | 2010-07-06 | 2013-03-05 | Maxpower Semiconductor, Inc. | Power semiconductor devices, structures, and related methods |
| JP6084357B2 (ja) | 2011-11-02 | 2017-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8822291B2 (en) * | 2012-01-17 | 2014-09-02 | Globalfoundries Singapore Pte. Ltd. | High voltage device |
| US8853022B2 (en) | 2012-01-17 | 2014-10-07 | Globalfoundries Singapore Pte. Ltd. | High voltage device |
| JP6448258B2 (ja) * | 2014-08-27 | 2019-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US10186573B2 (en) * | 2015-09-14 | 2019-01-22 | Maxpower Semiconductor, Inc. | Lateral power MOSFET with non-horizontal RESURF structure |
| CN106571388B (zh) * | 2015-10-08 | 2018-10-12 | 无锡华润上华科技有限公司 | 具有resurf结构的横向扩散金属氧化物半导体场效应管 |
| US20170243971A1 (en) * | 2016-02-18 | 2017-08-24 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP7216629B2 (ja) * | 2019-09-12 | 2023-02-01 | 株式会社東芝 | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3395473B2 (ja) * | 1994-10-25 | 2003-04-14 | 富士電機株式会社 | 横型トレンチｍｉｓｆｅｔおよびその製造方法 |
| JP3291957B2 (ja) * | 1995-02-17 | 2002-06-17 | 富士電機株式会社 | 縦型トレンチｍｉｓｆｅｔおよびその製造方法 |
| JP2850852B2 (ja) | 1996-05-30 | 1999-01-27 | 日本電気株式会社 | 半導体装置 |
| JP3395603B2 (ja) * | 1997-09-26 | 2003-04-14 | 株式会社豊田中央研究所 | 横型ｍｏｓ素子を含む半導体装置 |
-
2002
- 2002-10-30 JP JP2002315988A patent/JP4042530B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-26 US US10/648,050 patent/US6998680B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040108551A1 (en) | 2004-06-10 |
| US6998680B2 (en) | 2006-02-14 |
| JP2004152979A (ja) | 2004-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4042530B2 (ja) | 半導体装置 | |
| CN103219339B (zh) | 半导体器件 | |
| JP3395473B2 (ja) | 横型トレンチｍｉｓｆｅｔおよびその製造方法 | |
| JP3721172B2 (ja) | 半導体装置 | |
| JP4744958B2 (ja) | 半導体素子及びその製造方法 | |
| JP4972842B2 (ja) | 半導体装置 | |
| JP3641547B2 (ja) | 横型ｍｏｓ素子を含む半導体装置 | |
| TWI417965B (zh) | 具有自我偏壓電極的橫向功率裝置 | |
| WO2014136801A1 (ja) | 半導体装置 | |
| US20130200451A1 (en) | Nano mosfet with trench bottom oxide shielded and third dimensional p-body contact | |
| JP2002314080A (ja) | 半導体装置およびその製造方法 | |
| JP2004327598A (ja) | 半導体装置及びその製造方法 | |
| US20190198660A1 (en) | Semiconductor device and its manufacturing method | |
| WO2014136802A1 (ja) | 半導体装置 | |
| JP4488660B2 (ja) | Ｍｏｓ電界効果トランジスタ | |
| CN111952352A (zh) | 超结半导体装置及超结半导体装置的制造方法 | |
| JP6257525B2 (ja) | 半導体装置 | |
| JP2850852B2 (ja) | 半導体装置 | |
| TWI805267B (zh) | 溝渠式閘極電晶體元件 | |
| JP7007971B2 (ja) | 半導体装置 | |
| JP2000260990A (ja) | 高電圧素子及びその製造方法 | |
| US8564051B2 (en) | Power semiconductor device with buried source electrode | |
| JP2004363302A (ja) | Ｍｏｓｆｅｔ | |
| JP5973824B2 (ja) | 電界効果トランジスタ及び半導体装置 | |
| KR100761178B1 (ko) | 반도체 디바이스 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071105 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |