JP4041649B2 - 電子部品の実装方法及び電子部品実装体 - Google Patents
電子部品の実装方法及び電子部品実装体 Download PDFInfo
- Publication number
- JP4041649B2 JP4041649B2 JP2000326879A JP2000326879A JP4041649B2 JP 4041649 B2 JP4041649 B2 JP 4041649B2 JP 2000326879 A JP2000326879 A JP 2000326879A JP 2000326879 A JP2000326879 A JP 2000326879A JP 4041649 B2 JP4041649 B2 JP 4041649B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- bonding
- bonding material
- chip
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、基板などの回路形成体に半導体素子などの電子部品を少なくとも樹脂を含む接合材料により接合固定する電子部品の実装方法及びそれにより製造された電子部品実装体に関する。
【0002】
【従来の技術】
従来、四角形のICチップの接合面の電極上に形成されたバンプを回路基板の電極に接触させるとともに、ICチップと回路基板との間に接合材料を配置して、接合材料によりICチップを回路基板に接合保持させるようにしたものがある。
【0003】
【発明が解決しようとする課題】
しかしながら、上記構造のものでは、四角形のICチップを接合する回路基板のICチップ接合領域で接合材料が不均一に流出する部分、例えば、電極間の配列の大きな隙間、又は、四角形の辺部分に電極が配列される場合に電極が配列されていない角部の隙間などにおいて、ICチップを接合材料を介して回路基板に接合させるとき、ICチップと回路基板との間に挟み込まれた接合材料が回路基板の電極間の上記隙間を通して 回路基板のICチップ接合領域の周囲部分に不均一に流出するため、ICチップ接合領域の中央部分では接合材料の密度が疎になりやすく、接合力及び封止力が低下してしまうことがある。
【0004】
従って、本発明の目的は、上記問題を解決することにあって、電子部品と回路形成体との接合時に回路形成体の電子部品接合領域での接合材料の分布の均一化が図れ、接合及び封止の信頼性を高めることができる電子部品の実装方法及び電子部品実装体を提供することにある。
【0005】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【0006】
本発明の第1態様によれば、少なくとも樹脂を含む接合材料を回路形成体又は電子部品に供給する工程と、
上記電子部品の接合面の複数の凸状電極と上記回路形成体の四角形の電子部品接合領域の電極とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記凸状電極と上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、上記回路形成体の上記電子部品接合領域で上記接合材料が不均一に流出する部分であってかつ上記回路形成体の上記四角形の電子部品接合領域の一列に配列された隣接電極間の間隔が他の隣接電極間の間隔より大きい広幅間隔部分に備えられることにより上記隣接電極と大略等間隔に配置されかつ上記電極と形状が大略同一でありかつ電気的接合を必要としない凸部である接合材料流動規制部材により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制することにより上記電子部品接合領域の全体において上記接合材料が大略均一に分布保持されるようにしたことを特徴とする電子部品の実装方法を提供する。
【0007】
本発明の第2態様によれば、少なくとも樹脂を含む接合材料を回路形成体又は電子部品に供給する工程と、
上記電子部品の接合面の複数の電極上の複数のバンプと上記回路形成体の四角形の電子部品接合領域の電極とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、上記回路形成体の上記電子部品接合領域で上記接合材料が不均一に流出する部分であってかつ上記回路形成体の上記四角形の電子部品接合領域の一列に配列された隣接電極間の間隔が他の隣接電極間の間隔より大きい広幅間隔部分に備えられることにより上記隣接電極と大略等間隔に配置されかつ上記電極と形状が大略同一でありかつ電気的接合を必要としない凸部である接合材料流動規制部材により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制することにより上記電子部品接合領域の全体において上記接合材料が大略均一に分布保持されるようにしたことを特徴とする電子部品の実装方法を提供する。
【0008】
本発明の第3態様によれば、上記接合材料流動規制部材は、上記回路形成体の上記四角形の上記電子部品接合領域のうち対向する2対の辺のそれぞれに上記複数のバンプが形成されている場合にバンプが無いコーナー部に対応する上記回路形成体の上記電子部品接合領域のコーナー部に備えられかつ電気的接合を必要としない第2の凸部をさらに備えており、上記本圧着工程において、上記第2の凸部により、上記コーナー部における上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する第2の態様に記載の電子部品の実装方法を提供する。
【0009】
本発明の第4態様によれば、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制することにより、上記電子部品接合領域の全体において上記接合材料が大略均一に分布保持されるとともに上記電子部品の側面を覆うフィレットを形成する第1又は2の態様に記載の電子部品の実装方法を提供する。
【0010】
本発明の第5態様によれば、上記接合材料流動規制部材である上記凸部は、上記接合工程において、上記電子部品側の電気的に接続不要なダミーバンプである第3の態様に記載の電子部品の実装方法を提供する。
【0011】
本発明の第6態様によれば、上記本圧着工程において、上記接合材料流動規制部材とは別の第2の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域の外側及び上記電子部品接合領域の周辺部に配置された有機膜により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する第2,3,5のいずれか1つの態様に記載の電子部品の実装方法を提供する。
【0012】
本発明の第7態様によれば、上記接合工程前に、上記接合材料流動規制部材とは別の第3の接合材料流動規制部材としての有機膜が、上記回路形成体の上記電子部品接合領域の外側及び上記電子部品接合領域の周辺部に配置される流動規制部材配置工程をさらに備える第2,3,5のいずれか1つの態様に記載の電子部品の実装方法を提供する。
【0013】
本発明の第8態様によれば、上記本圧着工程において、上記回路形成体の上記四角形の上記電子部品接合領域のうち中央に一列の上記複数の電極が配置されている場合に上記接合材料流動規制部材とは別の第4の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域の外側から上記中央の一列の上記複数の電極の近傍までに配置されたソルダーレジストの膜により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する第2,3,5〜7のいずれか1つの態様に記載の電子部品の実装方法を提供する。
【0014】
本発明の第9態様によれば、上記回路形成体の上記四角形の上記電子部品接合領域のうち中央に一列の上記複数の電極が配置されている場合に上記接合材料流動規制部材とは別の第5の接合材料流動規制部材としてのソルダーレジストの膜が、上記回路形成体の上記電子部品接合領域の外側から上記中央の一列の上記複数の電極の近傍までに配置される流動規制部材配置工程をさらに備える第2,3,5〜7のいずれか1つの態様に記載の電子部品の実装方法を提供する。
【0015】
本発明の第10態様によれば、上記本圧着工程において、上記回路形成体の上記四角形の接合領域のうち対向する2辺にそれぞれ上記複数のバンプが列状に形成されている場合に、上記接合材料流動規制部材とは別の第6の接合材料流動規制部材として上記電子部品の上記電極と接合に必要な上記電極の接合部を除く、上記回路形成体の上記電子部品接合領域の外側及び上記電子部品接合領域の全面に配置された有機膜により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する第2,3,5〜9のいずれか1つの態様に記載の電子部品の実装方法を提供する。
【0016】
本発明の第11態様によれば、上記回路形成体の上記四角形の接合領域のうち対向する2辺にそれぞれ上記複数のバンプが列状に形成されている場合に、上記接合材料流動規制部材とは別の第7の接合材料流動規制部材としての有機膜が、上記電子部品の上記電極と接合に必要な上記電極の接合部を除く、上記回路形成体の上記電子部品接合領域の外側及び上記電子部品接合領域の全面に配置される流動規制部材配置工程をさらに備える第2,3,5〜9のいずれか1つの態様に記載の電子部品の実装方法を提供する。
【0017】
本発明の第12態様によれば、上記本圧着工程において、上記接合材料流動規制部材とは別の第8の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域の外側の周辺部に配置されたフィレット形成用凸部により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制して上記電子部品の側面を覆うフィレットを形成する第2,3,5〜11のいずれか1つの態様に記載の電子部品の実装方法を提供する。
【0018】
本発明の第13態様によれば、上記接合材料流動規制部材とは別の第9の接合材料流動規制部材として備えられ、上記回路形成体の上記電子部品接合領域の外側の周辺部に配置されて上記電子部品の側面を覆うフィレットを形成するためのフィレット形成用凸部により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制して上記電子部品の側面を覆う上記フィレットを形成する第2,3,5〜11のいずれか1つの態様に記載の電子部品の実装方法を提供する。
【0019】
本発明の第14態様によれば、上記フィレット形成用凸部は1層以上の膜より構成されている第12又は13の態様に記載の電子部品の実装方法を提供する。
【0020】
本発明の第15態様によれば、上記フィレット形成用凸部は、1層以上の基板ソルダーレジストの膜より構成されている第12又は13の態様に記載の電子部品の実装方法を提供する。
【0021】
本発明の第16態様によれば、上記フィレット形成用凸部は、上記回路形成体の上記電極と同じ構成でかつ上記電極より厚いダミー電極より構成されている第12又は13の態様に記載の電子部品の実装方法を提供する。
【0022】
本発明の第17態様によれば、上記本圧着工程において、上記接合材料流動規制部材とは別の第10の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さの凸部により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する第2,3,5〜16のいずれか1つの態様に記載の電子部品の実装方法を提供する。
【0023】
本発明の第18態様によれば、上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さの凸部を備えるようにした第2,3,5〜16のいずれか1つの態様に記載の電子部品の実装方法を提供する。
【0024】
本発明の第19態様によれば、少なくとも樹脂を含む接合材料を回路形成体又は電子部品に供給する工程と、
上記電子部品の接合面の複数の電極上の複数のバンプと上記回路形成体の電子部品接合領域の電極とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、接合材料流動規制部材として上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さでかつ上記回路形成体の上記電子部品接合領域の電気的配線に関与しないメッシュ状のダミー電極により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する電子部品の実装方法を提供する。
【0025】
本発明の第20態様によれば、少なくとも樹脂を含む接合材料を回路形成体又は電子部品に供給する工程と、
上記電子部品の接合面の複数の電極上の複数のバンプと上記回路形成体の電子部品接合領域の電極とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、接合材料流動規制部材として上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さでかつ上記回路形成体の上記電子部品接合領域の電気的配線に関与せずかつ上記接合材料が貫通可能な貫通穴を有するダミー電極により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する電子部品の実装方法を提供する。
【0026】
本発明の第21態様によれば、第1〜20のいずれか1つの態様に記載の電子部品の実装方法により製造された電子部品実装体を提供する。
【0027】
本発明の第22態様によれば、電子部品の接合面の複数の電極の複数のバンプを回路形成体の四角形の電子部品接合領域の電極に電気的に接触した状態で、少なくとも樹脂を含む接合材料を介して上記電子部品を上記回路形成体に接合させることにより構成される電子部品実装体であって、
上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材を、上記回路形成体の上記電子部品接合領域で上記接合材料が不均一に流出する部分であってかつ上記回路形成体の上記四角形の電子部品接合領域の一列に配列された隣接電極間の間隔が他の隣接電極間の間隔より大きい広幅間隔部分に備えられることにより上記隣接電極と大略等間隔に配置されかつ上記電極と形状が大略同一でありかつ電気的接合を必要としない凸部であることを特徴とする電子部品実装体を提供する。
【0028】
本発明の第23態様によれば、上記接合材料流動規制部材は、上記回路形成体の上記四角形の上記電子部品接合領域のうち対向する2対の辺のそれぞれに上記複数のバンプが形成されている場合にバンプが無いコーナー部に対応する上記回路形成体の上記電子部品接合領域のコーナー部に、電気的接合を必要とせず、かつ、上記コーナー部における上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する凸部をさらに備える第22の態様に記載の電子部品実装体を提供する。
【0029】
本発明の第24態様によれば、上記電子部品接合領域の全体において上記接合材料が大略均一に分布保持されるとともに上記電子部品の側面を覆うフィレットが形成されている第22の態様に記載の電子部品実装体を提供する。
【0030】
本発明の第25態様によれば、上記接合材料流動規制部材である上記凸部は、上記電子部品側の電気的に接続不要なダミーバンプである第23の態様に記載の電子部品実装体を提供する。
【0031】
本発明の第26態様によれば、上記接合材料流動規制部材とは別の第11の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域の外側及び上記電子部品接合領域の周辺部に、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する有機膜を備える第22〜25のいずれか1つの態様に記載の電子部品実装体を提供する。
【0032】
本発明の第27態様によれば、上記回路形成体の上記電子部品接合領域が四角形でありかつ上記四角形の上記電子部品接合領域のうち中央に一列の上記複数の電極が配置されている場合に上記接合材料流動規制部材とは別の第12の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域の外側から上記中央の一列の上記複数の電極の近傍までの部分に、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制するソルダーレジストの膜を備える第22〜26のいずれか1つの態様に記載の電子部品実装体を提供する。
【0033】
本発明の第28態様によれば、上記回路形成体の上記四角形の接合領域のうち対向する2辺にそれぞれ上記複数のバンプが列状に形成されている場合に、上記接合材料流動規制部材とは別の第13の接合材料流動規制部材として上記電子部品の上記電極と接合に必要な上記電極の接合部を除く、上記回路形成体の上記電子部品接合領域の外側及び上記電子部品接合領域の全面に、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する有機膜を備える第22〜27のいずれか1つの態様に記載の電子部品実装体を提供する。
【0034】
本発明の第29態様によれば、上記接合材料流動規制部材とは別の第14の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域の外側の周辺部に、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制して上記電子部品の側面を覆うフィレットを形成するフィレット形成用凸部を備える第22〜28のいずれか1つの態様に記載の電子部品実装体を提供する。
【0035】
本発明の第30態様によれば、上記フィレット形成用凸部は1層以上の膜より構成されている第29の態様に記載の電子部品実装体を提供する。
【0036】
本発明の第31態様によれば、上記フィレット形成用凸部は、1層以上の基板ソルダーレジストの膜より構成されている第29の態様に記載の電子部品実装体を提供する。
【0037】
本発明の第32態様によれば、上記フィレット形成用凸部は、上記回路形成体の上記電極と同じ構成でかつ上記電極より厚いダミー電極より構成されている第29の態様に記載の電子部品実装体を提供する。
【0038】
本発明の第33態様によれば、上記接合材料流動規制部材とは別の第15の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さでかつ上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する凸部を備える第22〜32のいずれか1つの態様に記載の電子部品実装体を提供する。
【0039】
本発明の第34態様によれば、電子部品の接合面の複数の電極の複数のバンプを回路形成体の電子部品接合領域の電極に電気的に接触した状態で、少なくとも樹脂を含む接合材料を介して上記電子部品を上記回路形成体に接合させることにより構成される電子部品実装体であって、
上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材を、上記回路形成体の上記電子部品接合領域で上記接合材料が不均一に流出する部分に備え、
上記接合材料流動規制部材は、上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さでかつ上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制しかつ上記回路形成体の上記電子部品接合領域の電気的配線に関与しないメッシュ状のダミー電極である電子部品実装体を提供する。
【0040】
本発明の第35態様によれば、電子部品(1)の接合面の複数の電極(4)の複数のバンプ(2)を回路形成体(6)の電子部品接合領域の電極(7)に電気的に接触した状態で、少なくとも樹脂を含む接合材料(5)を介して上記電子部品を上記回路形成体に接合させることにより構成される電子部品実装体であって、
上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材(303,313,319,329,339,355,369,360)を、上記回路形成体の上記電子部品接合領域で上記接合材料が不均一に流出する部分に備え、
上記接合材料流動規制部材は、上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さでかつ上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制しかつ上記回路形成体の上記電子部品接合領域の電気的配線に関与せずかつ上記接合材料が貫通可能な貫通穴を有するダミー電極である電子部品実装体を提供する。
【0041】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。なお、各平面図において各バンプ及びダミーバンプは、簡略化のため、四角形で示すが、実際の形状はこれに限られるものではない。
【0042】
なお、この明細書で回路形成体とは、樹脂基板、紙−フェノール基板、セラミック基板、フィルム基板、ガラス・エポキシ(ガラエポ)基板、フィルム基板などの回路基板、単層基板若しくは多層基板などの回路基板、部品、筐体、又は、フレームなど、回路が形成されている対象物を意味する。
【0043】
(第1実施形態)
本発明の第1実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図1〜図6基づいて説明する。図1(A),(B)は第1実施形態にかかるICチップの実装方法の接合工程前の回路基板の側面図及び平面図であり、図2(A),(B)は圧着工程でのICチップと回路基板と接合材料の一部断面側面図及びICチップを透視して回路基板上での接合材料の動きを示す平面図であり、図3は圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。また、図4(A),(B)は第1実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記回路基板の側面図及び平面図であり、図5(A),(B)は図2の従来例の圧着工程でのICチップと回路基板と接合材料の一部断面側面図及びICチップを透視して回路基板上での接合材料の動きを示す平面図であり、図6は図2の従来例の圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。
【0044】
第1実施形態では、図1(A),(B)に示すように、回路形成体の一例としての回路基板6−1の正方形のICチップ接合領域6a−1に接合される、電子部品の一例としての正方形のICチップ1−1には、その四隅のコーナー部付近を除く4辺の各辺の辺部近傍に一列のバンプ22,…,22を有する場合、回路基板6−1のICチップ接合領域6a−1の四隅の各コーナー部付近、すなわち、ICチップ1−1の元々バンプの無い部分に対応する部分に、接合材料流動規制部材の一例である凸部としてのダミー電極303を形成して、ダミー電極303により接合材料5の流動規制を行うものである。
【0045】
なお、本明細書において、ICチップ接合領域とは、ICチップを接合すべき回路基板上の領域であって、ICチップと同一形状又はICチップより若干大きい領域のことを意味する。
【0046】
従来では、図4(A),(B)に示すように、回路基板706の正方形のICチップ接合領域706aの各辺の辺部近傍のそれぞれにおいて電極707,…,707上に電極707,…,707が大略等間隔に一列に配列されている一方、回路基板706のICチップ接合領域706aの四隅の各コーナー部付近には電極707が全く無いと仮定する。このように電極707,…,707がICチップ701に配置されている状態で、接合材料705を回路基板706に供給したのち、回路基板706の接合領域706aの電極707にバンプ702が形成されたICチップ701の上記接合面と上記回路基板706との間に上記接合材料705を介して、上記ICチップ701の上記電極704上の上記バンプ702と上記回路基板706の電極707とが電気的に接触するように接合し、基台710上に上記回路基板706を載置し、ICチップ701に加熱された押圧部材708を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ701を圧着して上記ICチップ701の上記接合面と上記回路基板706の上記接合領域706aとの間の上記接合材料705を硬化させる。このような場合、ヒーターにより加熱しながら本圧着を行うとき、ICチップ701と基板706との間の接合材料705について、基板706のICチップ接合領域706aの中央部内で、ICチップ701の接合面に形成されたSiNのパッシベーション膜509と基板706のICチップ接合領域706aとの間での接合材料705の流動速度をSP1とする。一方、基板706のICチップ接合領域706aの周辺部で、基板706のICチップ接合領域706aの電極表面のAuメッキとICチップ701との間での接合材料705の流動速度をSP2とすると、ICチップ接合領域706aの周辺部の流動速度SP2は上記ICチップ接合領域706aの中央部内の流動速度SP1より大きくなり、かつ、基板706のICチップ接合領域706aの周辺部、特に、大略等間隔に配列されている電極707,…,707が配置されている辺部近傍よりも、電極707が欠けている位置すなわち各コーナー部付近703から接合材料705がより大きな流動速度でICチップ接合領域706aの外側に基板沿いに流れ出して接合材料705の密度が低下してしまい、ICチップ701の側面を封止する樹脂量が不足となり、ICチップ701の側面を封止するフィレットが小さくなり、ICチップ接合領域の周辺部でのICチップ701と接合材料705との間で剥離が発生したり、基板706の電極707と接合材料705との間で剥離が発生したりすることになる。
【0047】
このような剥離の発生を防止するため、第1実施形態では、上記接合材料供給工程の前に、図1(A),(B)に示すように、正方形のICチップ1−1の電極7の無い各コーナー部付近において、ダミー電極303を1個又は複数個配置する。ここで、コーナー部付近にダミー電極303を1個又は複数個配置するとは、図46に示すように上記ICチップ1−1の上記接合面の辺部近傍の一列の電極7,…,7の配置列の延長線L1及びL2が大略90度でICチップ1−1の上記接合面のコーナー部で交差するとき、交差領域の外側領域R1内に303A,303Bのように配置したり、又は、各列の最もコーナー部に近い電極7を通り上記延長線L1,L2とそれぞれ直交する基準線L3,L4で囲まれた領域R2内に303A,303B,303Cのように配置することを意味する。この結果、回路基板6−1の正方形のICチップ接合領域6a−1の各コーナー部付近においても電極303が存在することになり、全ての辺部近傍及びコーナー部付近において大略均一に電極7,…,7又はダミー電極303,…,303がそれぞれ配列されている状態となる。
【0048】
なお、各ダミー電極303は各電極7と同様に形成されることが好ましいが、他の方法で形成するようにしてもよい。
【0049】
このように電極7,…,7又はダミー電極303,…,303の列が回路基板6−1の正方形のICチップ接合領域6a−1の各辺部近傍に形成されている状態で、接合材料供給工程において、ICチップ1−1の接合領域又は回路基板6−1のICチップ接合領域6a−1の少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料5を供給する。接合材料5の供給方法としては、接合材料5が液体の場合には塗布することにより行い、接合材料5がシート状になどの固体の場合には載置又は貼り付けることにより行う。
【0050】
接合材料の一例としては、液体状の場合には異方性導電ペースト又は封止樹脂ペーストなどがあり、固体状の場合にはシート状の異方性導電膜又は封止樹脂フィルムなどがある。
【0051】
次いで、接合工程において、接合材料5を間に挟んで回路基板6−1のICチップ接合領域6a−1にICチップ1−1の接合面を重ね合わせて、上記各電極4上にバンプ2が形成されたICチップ1−1の上記接合面と上記回路基板6−1のICチップ接合領域6a−1との間に上記接合材料5を介して、上記ICチップ1−1の上記各電極4上の上記バンプ2と上記回路基板6−1の各電極7とが電気的に接触するように位置決めしたのち接合する。この接合工程は、回路基板6−1が基台10上に載置された状態で行うようにしてもよいし、別の個所で接合材料5を介してICチップ1−1が回路基板6−1に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料5を介してICチップ1−1が重ね合わされている回路基板6−1が基台10上に載置されるようにしてもよい。
【0052】
次いで、本圧着工程において、押圧部材8をICチップ1−1に当接させて、接合材料5を介してICチップ1−1が重ね合わされている回路基板6−1が載置された基台10に向けて押圧部材8から押圧力を作用させるとともに、押圧部材8内に内蔵されたヒータの熱を押圧部材8からICチップ1−1に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ1−1の接合面を回路基板6−1のICチップ接合領域6a−1に押圧することにより、ICチップ1−1の接合面の各電極4上のバンプ2が回路基板6−1のICチップ接合領域6a−1内の各電極7に接触する。このとき、上記ICチップ1−1の上記接合面と上記回路基板6−1のICチップ接合領域6a−1との間の上記接合材料5を、上記ICチップ1−1の上記接合面の中央部から周辺部へ向けて押し出そうとする。ここで、上記したように電極7が欠けている位置すなわちコーナー部付近にダミー電極303が配置されている結果として、ICチップ1−1の上記接合面の各コーナー部付近においても、いずれの辺の辺部近傍と同様に電極7,…,7及びダミー電極303が大略等間隔に配置されており、図5(B)に矢印で示すように各辺の辺部近傍及び各コーナー部付近においても同様に接合材料5の中央部から周辺部へ向けての流動が規制されて、基板6−1のICチップ接合領域6a−1の中央部での流動速度SP1と、基板6−1のICチップ接合領域6a−1の周辺部での流動速度SP2とが大略同じになるようにして、ICチップ接合領域6a−1の中央部と周辺部でのICチップ1−1と接合材料5との密着性を増加させるとともに、基板6−1の電極7又はダミー電極313と接合材料5との間での密着性を増加させることにより、上記剥離を防止できるようにし、回路基板6−1の少なくともICチップ接合領域6a−1全体において接合材料5が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記ICチップ1−1に備えたダミー電極303,…,303により、回路基板6−1の上記ICチップ接合領域6a−1の中央部から周辺部特にコーナー部への圧着時の上記接合材料5の不均一な押し出しを規制することができる。
【0053】
上記接合材料流動規制部材の例としての各ダミー電極303の高さは、電極7の高さと大略同一であることが好ましい。なお、通常、基板の電極高さは、多層基板、例えば、松下電子部品株式会社製のアリブ(ALIVH)のガラエポ基板では、一例として12〜25μm(Au/Niメッキ含む)であり、セラミック基板では、一例として2〜15μm(Au/Niメッキ含む)である。また、各ダミー電極303は耐熱性を有することが好ましい。ここで、耐熱性の一例としては、例えば、リフロー工程が不要な場合には200℃で20秒、リフロー工程を通過させる場合には250℃で10秒程度の熱に耐える性質を持つことを意味する。
【0054】
また、接合材料5としては、絶縁性の熱硬化性樹脂のみから構成するものに限らず、絶縁性樹脂中に導電性粒子を含む導電性材料を含むようにしてもよいし、無機フィラーを含むようにしてもよい。このように接合材料5に、導電性材料又は無機フィラーを含める場合においても、上記接合材料流動規制部材により、圧着時に樹脂の流動がICチップ1−1の接合面内で均一化されて、導電性材料又は無機フィラーを均一に配置することができる。これに対して、上記接合材料流動規制部材が無い場合には、無機フィラーが添加された樹脂においては、圧着時の樹脂の流動が不均一になると無機フィラーが粗密になり、部分的に樹脂物性が異なることにより品質が劣化しやすい場合があり、導電性材料が添加された樹脂においては、圧着時の樹脂の流動が不均一になると、導電性材料が粗密になり部分的にショートを生じる場合がある。
【0055】
なお、上記説明においては、接合工程においてICチップ1−1の各バンプ2と回路基板6−1の各電極7とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ1−1の各バンプ2と回路基板6−1の各電極7とが接触せず、本圧着工程で初めてICチップ1−1の各バンプ2と回路基板6−1の各電極7とが接触するようにしてもよい。
【0056】
上記第1実施形態によれば、回路基板6−1の正方形ICチップ接合領域6a−1において、その四隅のコーナー部を除く4辺の各辺の辺部近傍に大略等間隔に一列の電極7,…,7を有するものであって、回路基板6−1のICチップ接合領域6a−1の上記辺の辺部近傍での電極7の無いコーナー部にダミー電極303,…,303を形成することによって、電極7,…,7の配列状態をICチップ1−1の各辺の辺部近傍及び各コーナー部付近とも大略同一にすることができて、上記圧着工程での上記ICチップ1−1の上記接合領域と上記回路基板6−1のICチップ接合領域6a−1との間の上記接合材料5の中央部から周辺部のコーナー部への接合材料5の流動時にダミー電極303が接合材料流動規制部材として機能し、基板6−1のICチップ接合領域6a−1の中央部での流動速度SP1と、基板6−1のICチップ接合領域6a−1の周辺部での流動速度SP2とが大略同じになり、ICチップ接合領域6a−1の各辺の辺部近傍及び各コーナー部付近での上記接合材料5の中央部から周辺部のコーナー部への流動の大略均一化を図り、かつ、ICチップ1−1の接合面言い替えれば上記回路基板6−1のICチップ接合領域6a−1内での接合材料5の分布の均一化が図れる。このように、ICチップ1−1の接合面内及び回路基板6−1のICチップ接合領域6a−1内での接合材料5の分布の均一化が図れる結果として接合材料5の密度の低下を防止することができて、ICチップ接合領域6a−1の中央部と周辺部、特にコーナー部、でのICチップ1−1と接合材料5との密着性を増加させるとともに、基板6−1の電極7又はダミー電極303と接合材料5との間での密着性を増加させることにより、上記剥離を防止できるようにして、接合及び封止の信頼性を高めることができる。
【0057】
なお、上記コーナー部に配置されたダミー電極303と,そのダミー電極303に隣接する電極7,7との配置間隔は電極7,…,7の配置間隔と大略同一にすれば、4つの辺部近傍からコーナー部にかけて同様に電極7,…,7が形成されているような状態となり、上記接合材料5の中央部から周辺部への流動の大略均一化をより一層図ることができ、かつ、回路基板6−1のICチップ接合領域6a−1内での接合材料5の分布のより一層の均一化を図ることができる。しかしながら、これに限られるものではなく、全く上記ダミー電極303,…,303が存在しない場合よりも均一性を高めるため、ダミー電極303と,そのダミー電極303に隣接する電極7,7との配置間隔は、電極7,…,7の配置間隔より大きくしてもよい。
【0058】
(第2実施形態)
本発明の第2実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図7〜図12に基づいて説明する。図7(A)及び(B)は第2実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図8(A)は接合工程前の回路基板の側面図であり、図8(B)は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。また、図9は上記圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。また、図10(A)及び(B)は第2実施形態を説明するための従来例にかかる電子部品の実装方法の接合工程前のICチップの側面図及び裏面図であり、図11(A)は図10の従来例の接合工程前の回路基板の側面図であり、図11(B)は図10の従来例の圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。また、図12は図10の従来例の上記圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。
【0059】
上記ICチップの実装方法は、図7に示すように、四角形すなわち正方形又は長方形のICチップ1−2(図7では正方形のICチップ1−2)の接合面において、その四隅のコーナー部を除く4辺の各辺部の端縁近傍部分に各辺と大略平行にかつ大略等間隔に一列のバンプ2,…,2を有するものであって、ICチップ1−2の接合面の上記辺部近傍のうちのバンプ2の無い箇所(図7(B)ではICチップ1−2の4辺のうちの上下の2辺及び左右の2辺の辺部近傍のうちのバンプ2の無い箇所)に接合材料流動規制部材の一例としてのダミーバンプ3を形成して、ダミーバンプ3により接合材料5の流動規制を行うものである。一方、基板側においても、図8に示すように、上記四角形すなわち正方形又は長方形のICチップ1−2(図7では正方形のICチップ1−2)の接合面に対応する回路基板6−2の四角形すなわち正方形又は長方形のICチップ接合領域6a−2(図7では正方形のICチップ接合領域6a−2)において、その四隅のコーナー部を除く4辺の各辺部の端縁近傍部分に各辺と大略平行にかつ大略等間隔に一列の電極7,…,7を有するものであって、ICチップ接合領域6a−2の上記辺部近傍のうちの電極7の無い箇所(図8(B)ではICチップ接合領域6a−2の4辺のうちの上下の2辺の辺部近傍のうちの電極7の無い箇所(ダミーバンプ3が形成される箇所)及び左右の2辺の辺部近傍のうちの電極7の無い箇所(ダミーバンプ3が形成される箇所))に接合材料流動規制部材の一例である凸部としてのダミー電極313を形成して、ダミー電極313により接合材料5の流動規制を行うものである。
【0060】
従来では、図10及び図11に示すように、正方形のICチップ701の対向する2辺(図10(B)では上下の2辺及び左右の2辺)の辺部近傍のそれぞれにおいて、電極704,…,704上にバンプ702,…,702が大略等間隔に配列されている中でバンプ702が欠けている位置703、言い換えれば、隣接するバンプ702,702との間隔が他の間隔より大きく離れている広幅間隔部分703があるとともに、図11(A)に示すように、基板706側にも上記広幅間隔部分703に対応する位置に電極707が無く、隣接する電極707,707との間隔が他の間隔より大きく離れている広幅間隔部分があると仮定する。このようにバンプ702,…,702がICチップ701に配置されているとともに電極707,…,707が基板706に配置されている状態で、接合材料705を回路基板706に供給したのち、図11(B)及び図12に示すように、接合面の電極704上にバンプ702が形成されたICチップ701の上記接合面と上記回路基板706のICチップ接合領域706aとの間に上記接合材料705を介して、上記ICチップ701の上記電極704上の上記バンプ702と上記回路基板706の電極707とが電気的に接触するように接合し、基台710上に上記回路基板706を載置し、ICチップ701に加熱された押圧部材708を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ701を圧着して上記ICチップ701の上記接合面と上記回路基板706のICチップ接合領域706aとの間の上記接合材料705を硬化させる。このような場合、大略等間隔に配列されているバンプ702,…,702間の隙間よりも、バンプ702が欠けている広幅間隔部分703及び大略等間隔に配列されている電極707,…,707間の隙間よりも、電極707が欠けている広幅間隔部分から接合材料705が上記ICチップ701の上記接合面及び回路基板706のICチップ接合領域706aの外側の外周部に大きく流れ出し、接合材料705の密度が低下することになる。この結果、図12に示すように、ICチップ701の側面を封止する樹脂量が不足となり、ICチップ701の側面を封止するフィレットが小さく又は全く無くなり、ICチップ接合領域706aの周辺部でのICチップ701と接合材料705との間で剥離が発生したり、基板706の電極707と接合材料705との間で剥離が発生したりすることになる。
【0061】
このような剥離を防止するため、第2実施形態では、上記接合材料供給工程の前に、図7(A),(B)に示すように、ICチップ1−2の4辺のうちの対向する2辺(図7(B)では上下の2辺及び左右の2辺)の辺部近傍のそれぞれにおいて、バンプ2,…,2が大略等間隔に配列されている中でバンプ2が欠けている広幅間隔部分(図10(B)及び図11(B)の上下の2辺及び左右の2辺の703参照)、言い換えれば、隣接するバンプ2,2との間隔が他の間隔より大きく離れている位置にダミーバンプ3を他のバンプ2と同様に形成して大略等間隔にバンプ2が配列されているようにする。この結果、ICチップ1−2の上記対向する各2辺(図7(B)では上下の2辺)が、各2辺の辺部近傍のそれぞれにおいてバンプ2が欠けることなくバンプ2,…,2が大略等間隔に配列されている状態と同様な状態となる。
【0062】
一方、基板側においても、上記接合材料供給工程の前に、図8(A),(B)に示すように、回路基板6−2のICチップ接合領域6a−2の4辺のうちの互いに対向する2辺(図8(B)では上下の2辺及び左右の2辺)の辺部近傍のそれぞれにおいて、電極7,…,7が大略等間隔に配列されている中で電極7が欠けている広幅間隔部分(図10(B)及び図11(B)の上下の2辺及び左右の2辺の703参照)、言い換えれば、隣接する電極7,7との間隔が他の間隔より大きく離れている位置にダミー電極313を他の電極7と例えば同様に形成して大略等間隔に電極7が配列されているようにする。この結果、回路基板6−2のICチップ接合領域6a−2の上記対向する各2辺(図8(B)では上下の2辺及び左右の2辺)が、各辺の辺部近傍のそれぞれにおいて電極7が欠けることなく電極7,…,7が大略等間隔に配列されている状態と同様な状態となる。
【0063】
なお、各バンプ2及び各ダミーバンプ3が形成される方法は、図47に示すバンプ形成方法などがある。図7(A),(B)のICチップ1−2に各バンプ2及び各ダミーバンプ3を形成する一例について説明する。ICチップ1−2に相当するICチップ401においてICチップ401のAlパッド電極404(電極4に相当)にワイヤボンディング装置により図47(A)〜図47(F)のごとき動作によりバンプ(突起電極)402(各バンプ2及び各ダミーバンプ3に相当)を形成する。すなわち、図47(A)でホルダ193から突出したワイヤ195の下端にボール196を形成し、図47(B)でワイヤ195を保持するホルダ193を下降させ、ボール193をICチップ401の電極404に接合して大略バンプ402の形状を形成し、図47(C)でワイヤ195を下方に送りつつホルダ193の上昇を開始し、図47(D)に示すような大略四角形のループ199にホルダ193を移動させて図47(E)に示すようにバンプ402の上部に湾曲部198を形成し、引きちぎることにより図47(F)に示すようなバンプ402を形成する。あるいは、図47(B)でワイヤ195をホルダ193でクランプして、ホルダ193を上昇させて上方に引き上げることにより、金ワイヤ195を引きちぎり、図47(G)のようなバンプ402の形状を形成するようにしてもよい。このように、ICチップ401の各電極404にバンプ402を形成した状態を図47(B)に示す。
【0064】
このようにバンプ2,…,2及び電極7,…,7が形成されている状態で、接合材料供給工程において、ICチップ1−2の接合面又は回路基板6−2のICチップ接合領域6a−2の少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料5を供給する。接合材料5の供給方法としては、接合材料5が液体の場合には塗布することにより行い、接合材料5がシート状になどの固体の場合には載置又は貼り付けることにより行う。
【0065】
接合材料の一例としては、液体状の場合には異方性導電ペースト又は封止樹脂ペーストなどがあり、固体状の場合にはシート状の異方性導電膜又は封止樹脂フィルムなどがある。
【0066】
次いで、接合工程において、接合材料5を間に挟んで回路基板6−2のICチップ接合領域6a−2にICチップ1−2の接合面を重ね合わせて、上記各電極4上にバンプ2が形成されたICチップ1−2の上記接合面と上記回路基板6−2のICチップ接合領域6a−2との間に上記接合材料5を介して、上記ICチップ1−2の上記各電極4上の上記バンプ2と上記回路基板6−2の各電極7とが電気的に接触するように位置決めしたのち接合する。この接合工程は、回路基板6−2が基台10上に載置された状態で行うようにしてもよいし、別の個所で接合材料5を介してICチップ1−2が回路基板6−2に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料5を介してICチップ1−2が重ね合わされている回路基板6−2が基台10上に載置されるようにしてもよい。
【0067】
次いで、本圧着工程において、押圧部材8をICチップ1−2に当接させて、接合材料5を介してICチップ1−2が重ね合わされている回路基板6−2が載置された基台10に向けて押圧部材8から押圧力を作用させるとともに、押圧部材8内に内蔵されたヒータの熱を押圧部材8からICチップ1−2に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ1−2の接合面を回路基板6−2のICチップ接合領域6a−2に押圧することにより、ICチップ1−2の接合面の各電極4上のバンプ2が回路基板6−2のICチップ接合領域6a−2内の各電極7に接合工程時よりもさらに接触する。このとき、上記ICチップ1−2の上記接合面と上記回路基板6−2のICチップ接合領域6a−2との間の上記接合材料5を、上記ICチップ1−2の上記接合面の中央部から周辺部へ向けて押し出そうとする。ここで、上記したようにバンプ2が欠けている広幅間隔部分にダミーバンプ3及び電極7が欠けている広幅間隔部分にダミー電極313が配置されている結果として、ICチップ1−2の上記接合面言い替えれば基板6−2のICチップ接合領域6a−2の各辺の辺部近傍においては、いずれの辺の辺部近傍でも同様にバンプ2,…,2及びダミーバンプ3及び電極7,…,7及びダミー電極313が大略等間隔に配置されており、図8(B)に矢印で示すように各辺の辺部近傍において同様に接合材料5の中央部から周辺部へ向けての流動が規制されて、不均一に接合材料5が流動するのを防止し、少なくともICチップ1−2の接合面及び回路基板6−2のICチップ接合領域6a−2の全体において接合材料5が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記ICチップ1−2に備えられたダミーバンプ3及び回路基板6−2に備えられたダミー電極313により、上記ICチップ1−2の上記接合面言い替えれば基板6−2のICチップ接合領域6a−2の中央部から周辺部への圧着時の上記接合材料5の不均一な押し出しを規制することができる。
【0068】
上記接合材料流動規制部材の例としての各ダミーバンプ3の高さは、ICチップ1−2と回路基板6−2との接合後のICチップ1−2と回路基板6−2との間の間隔の10%〜30%が好ましく、一例として20%が好ましい。具体的な数値例として、接合後のICチップ1−2と回路基板6−2との間の間隔の高さ寸法が30μm〜40μmのとき、ダミーバンプ3の高さは7μm程度とする。
【0069】
各ダミーバンプ3としては耐熱性を有するものが好ましい。耐熱性の一例としては、例えば、リフロー工程が不要な場合には200℃で20秒、リフロー工程を通過させる場合には250℃で10秒程度の熱に耐える性質を意味する。
【0070】
また、回路基板6−2のダミー電極313の高さは、電極7の高さと大略同一であることが好ましい。
【0071】
また、接合材料5としては、絶縁性の熱硬化性樹脂のみから構成するものに限らず、絶縁性樹脂中に導電性粒子を含む導電性材料を含むようにしてもよいし、無機フィラーを含むようにしてもよい。このように接合材料5に、導電性材料又は無機フィラーを含める場合においても、ダミーバンプ3及びダミー電極313により、圧着時に樹脂の流動がICチップ1−2の接合面内で均一化されて、導電性材料又は無機フィラーを均一に配置することができる。これに対して、ダミーバンプ3及びダミー電極313が無い場合には、無機フィラーが添加された樹脂においては、圧着時の樹脂の流動が不均一になると無機フィラーが粗密になり、部分的に樹脂物性が異なることにより品質が劣化しやすい場合があり、導電性材料が添加された樹脂においては、圧着時の樹脂の流動が不均一になると、導電性材料が粗密になり部分的にショートを生じる場合がある。
【0072】
なお、上記説明においては、接合工程においてICチップ1−2の各バンプ2と回路基板6−2の各電極7とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ1−2の各バンプ2と回路基板6−2の各電極7とが接触せず、本圧着工程で初めてICチップ1−2の各バンプ2と回路基板6−2の各電極7とが接触するようにしてもよい。
【0073】
また、上記第2実施形態において、電極7が欠けている広幅間隔部分、言い換えれば、隣接電極7,7間の間隔が他の隣接電極7,7間の間隔より大きい広幅間隔部分に、ダミー電極313を形成する場合、隣接電極7,7間の間隔が間隔が必ずしも大略均一ではない場合には、隣接電極7,7間の間隔が許容値を越えている部分にのみダミー電極313を形成するようにすればよい。具体的には、図46に示すように、回路基板6−2の電極7,7間又は電極7とダミー電極313との間のピッチのうちの最大ピッチPmaxと最小ピッチPminとの関係が、 Pmax≦(Pmin×2α) [ここで、αは1〜6の任意の値である。]となるようにダミー電極313を配置するようにすることにより、上記と同様な効果を奏することができる。
【0074】
上記第2実施形態によれば、四角形すなわち正方形又は長方形のICチップ1−2の接合面において、その四隅のコーナー部を除く4辺の各辺の辺部近傍に大略等間隔に一列のバンプ2,…,2を有するものであって、ICチップ1−2の接合面の上記辺の辺部近傍でのバンプ2の無い箇所にダミーバンプ3を形成するとともに、回路基板6−2のICチップ接合領域6a−2の上記辺の辺部近傍での電極7の無い箇所にダミー電極313を形成することによって、バンプ2,…,2の配列状態をICチップ1−2の各辺の辺部近傍とも大略同一にすることができるとともに電極7,…,7の配列状態を回路基板6−2のICチップ接合領域6a−2の各辺の辺部近傍とも大略同一にすることができて、上記圧着工程での上記ICチップ1−2の上記接合面と上記回路基板6−2のICチップ接合領域6a−2との間の上記接合材料5の中央部から周辺部への接合材料5の流動時にダミーバンプ3及びダミー電極313が接合材料流動規制部材として機能し、ICチップ1−2の各辺の辺部近傍及び回路基板6−2のICチップ接合領域6a−2の各辺の辺部近傍での上記接合材料5の中央部から周辺部への流動の大略均一化を図り、かつ、ICチップ1−2の接合面内及び回路基板6−2のICチップ接合領域6a−2内での接合材料5の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。また、図9に示すように、ICチップ1−2の接合面内及び回路基板6−2のICチップ接合領域6a−2内での接合材料5の分布の均一化が図れる結果として接合材料5の密度の低下を防止することができて、ICチップの側面を封止する樹脂量が十分供給され、ICチップ1−2の側面を封止するフィレット5Aを大きくすることができて、ICチップ接合領域6a−2の周辺部でのICチップ1−2と接合材料5との間で剥離や基板6−2の電極7と接合材料5との間で剥離を効果的に防止することができる。このように、ICチップの側面を封止する樹脂量が十分供給されると、ICチップ1−2の側面を封止するフィレット5Aを大きくすることができる理由は、ICチップと基板との間隔は、バンプ材質、形状で決まるため、接合樹脂量が十分に供給されて多くなると、圧着時にICチップの外部にはみ出す樹脂量が増加して、フィレットを大きくすることができる。
【0075】
上記接合材料流動規制部材の一例としてのダミーバンプは、ICチップ1−2の接合面での配置位置は上記対向する一対の辺部近傍に限定されるものではなく、いずれか1つの辺部近傍のバンプ2,…,2の列において、隣接するバンプ2,2との間隔が他の間隔より大きく離れている位置にダミーバンプ3を他のバンプ2と同様に形成して大略等間隔にバンプ2が配列されているようにすればよい。
【0076】
また、上記接合材料流動規制部材の一例としてのダミー電極313は、回路基板6−2のICチップ接合領域6a−2での配置位置は上記対向する一対の辺部近傍に限定されるものではなく、いずれか1つの辺部近傍の電極7,…,7の列において、隣接する電極7,7との間隔が他の間隔より大きく離れている位置にダミー電極313を他の電極7と同様に形成して大略等間隔に電極7が配列されているようにすればよい。
【0077】
(第3実施形態)
本発明の第3実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図13〜図16に基づいて説明する。図13(A)及び(B)は第3実施形態にかかるICチップの実装方法の接合工程前の上記回路基板の側面図及び平面図であり、図13(C)及び図14は上記圧着工程でのICチップと回路基板と接合材料の一部断面側面図及び部分的に拡大した一部断面側面図である。また、図15(A)及び(B)は第3実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記回路基板の側面図及び平面図であり、図15(C)及び図16は上記従来例の圧着工程でのICチップと回路基板と接合材料の一部断面側面図及び部分的に拡大した一部断面側面図である。
【0078】
上記第1及び第2実施形態においては、接合材料流動規制部材の一例として、ダミー電極303を電極7が配置されていない位置に配置させるものであるが、これに限られるものではない。例えば、ICチップ1−3の接合面には、その接合面のアクティブ面(配線面)を保護するパッシベーション膜309を備えるとともに、図13(B)に示すように、回路基板6−3のICチップ接合領域6a−3の外側の周囲の四角形領域に、有機膜319を備えるものがある。このとき、有機膜319は、例えばソルダーレジストであって、回路基板6−3のICチップ接合領域6a−3の外側の周囲のみならず、その周囲からICチップ接合領域6a−3の各辺の内側でかつ各辺の辺部近傍の四角形枠領域(図中、梨地領域)320において、上記電極7,…,7のうちバンプ2,…,2との接合部を除く部分及び電極以外の回路基板6−3の表面に形成される。よって、このICチップ接合領域6a−3の外側の周囲からICチップ接合領域6a−3の各辺の内側でかつ各辺の辺部近傍の四角形枠領域320の有機膜319が、接合材料流動規制部材の一例の接合材料流動規制膜として機能して、有機膜319により接合材料5の流動規制を行うようにしてもよい。ここで、有機膜319の代りに無機膜でも同様の効果が得られるが、無機膜の場合、樹脂との密着が弱いために、ヒートサイクルなどの環境試験下において、封止樹脂と無機膜との間で剥離が起こり、封止樹脂としての機能が低下する恐れがある。これに対して、有機膜319とすれば、封止樹脂との密着が無機膜よりも有機膜の方が強く、信頼性及び品質を向上させることができるからである。
【0079】
上記有機膜319は、例えば、他の配線又はバンプなどとの電気的な接触を防止して絶縁性を保持し導体を保護する耐熱性コーティングとして機能する、ポリイミド又はポリベンザオキサゾール(PBO)などのソルダーレジストより構成され、そのような有機膜319を例えば厚さ3〜7μm程度だけスピンコートして、図13(B)に示すように、回路基板6−3のICチップ接合領域6a−3の外側の周囲、及び、ICチップ接合領域6a−3の各辺の内側でかつ各辺の辺部近傍の四角形枠領域(図中、梨地領域)320に全面的に塗布する。その後、電極7,…,7のうちバンプ2,…,2との接合に必要な接合部を帯状に除去して当該接合部を露出させる。除去する領域は帯状に独立していてもよいし、連結されて枠状に形成されていてもよい。この結果、有機膜319を、ICチップ接合領域6a−3の外側の周囲及び上記四角形枠領域(図中、梨地領域)320であって、上記電極7,…,7のうちバンプ2,…,2との接合部を除く部分及び電極以外の回路基板6−3の表面に対して形成することができる。有機膜319は、図14に示す様に、ICチップ外周部のICチップと基板との間の距離を縮め、ICチップ外周部の樹脂量を上げる機能を有するものである。この有機膜319によって、封止樹脂とICチップとの界面での剥離、及び、封止樹脂と基板との界面での剥離をそれぞれ防止できるとともに、封止樹脂密度を上げてボイドの防止を行うことができ、高湿環境下での水分の進入を極力防止でき、高温高湿環境下での信頼性及び品質を向上させることができる。
【0080】
従来では、図15に示すように、正方形のICチップ701の接合面のバンプ702,…,702を有しかつ4辺のバンプ702,…,702で囲まれた正方形の領域にパッシベーション膜509(図中、梨地領域)を配置しているとともに、ICチップ701を接合する回路基板706のICチップ接合領域706aの各辺の外側の周囲に所定間隔をあけて四角形枠状に有機膜519が配置されていると仮定する。このように有機膜519が回路基板706のICチップ接合領域706aの周囲に配置されている状態で、接合材料705を回路基板706に供給したのち、接合面の電極704上にバンプ702が形成されたICチップ701の上記接合面と上記回路基板706との間に上記接合材料705を介して、上記ICチップ701の上記電極704上の上記バンプ702と上記回路基板706の電極707とが電気的に接触するように接合し、基台710上に上記回路基板706を載置し、ICチップ701に加熱された押圧部材708を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ701を圧着して上記ICチップ701の上記接合面と上記回路基板706との間の上記接合材料705を硬化させる。このような場合、パッシベーション膜509が配置されているICチップ701の上記接合面内で4辺のバンプ702,…,702で囲まれた正方形の領域よりも、4辺のバンプ702,…,702間の位置及び4辺のバンプ702,…,702の外側の位置すなわちICチップ接合領域706a内の周囲部分においては、ICチップ側にパッシベーション膜509が無いとともに基板側に有機膜519が無いため、ICチップ701と基板706との隙間が他の部分より大きくなり、当該部分で接合材料705の流れる流動速度が遅くなり、接合材料705の密度が低下することにより、ICチップ接合領域706a内の周囲部分での密着力すなわち接合力及び封止力が低下し、剥離が発生することになる。言いかえれば、ICチップ701と基板706との隙間が他の部分より大きくなると、局部的なICチップと基板との間の体積も大きくなり、このことにより、そこを埋める封止樹脂量も多くなる。よって、ICチップ外周部にはみ出す樹脂量がこの部分で減少し、結果として、フィレットが小さくなる。このように、ICチップ701の接合面の周囲部分で接合材料705との間で剥離が発生すると、その剥離部分に水分が入り込み、吸湿によるICチップ701などが腐食などが生じてしまうことになる。
【0081】
このような接合力及び封止力の低下を防止するため、第3実施形態では、上記接合材料供給工程の前に、図13(A),(B)に示すように、回路基板6−3の正方形のICチップ接合領域6a−3の各辺の内側でかつ各辺の辺部近傍の四角形領域(図中、梨地領域)において、上記電極7,…,7のうちバンプ2,…,2との接合部を除く部分及び電極以外の回路基板の表面にも、接合材料流動規制部材の一例の接合材料流動規制膜として、有機膜319(図中、梨地領域)を配置する。この結果、パッシベーション膜309が配置されているICチップ1−3の上記接合面内で4辺のバンプ2,…,2で囲まれた正方形の領域と、ICチップ側にパッシベーション膜309が無いが代わりに基板側に有機膜319が配置されている4辺のバンプ2,…,2の外側の位置すなわちICチップ接合領域6a−3のやや内側の周囲部分とでは接合材料5の流れる流動速度が大略同じになり、接合材料5の密度の低下を防止することができ、ICチップ接合領域6a−3のやや内側の周囲部分すなわちICチップ接合領域6a−3の各辺の内側でかつ各辺の辺部近傍での密着力すなわち接合力及び封止力の低下を防止することができる。その結果、ICチップの側面を封止する樹脂量が十分供給され、ICチップ1−3の側面を封止するフィレット5Aを大きくすることができて、ICチップ接合領域6a−3の周辺部でのICチップ1−3と接合材料5との間で剥離や基板6−3の電極7と接合材料5との間で剥離を効果的に防止することができる。
【0082】
このように有機膜319が形成されている状態で、接合材料供給工程において、ICチップ1−3の接合面又は回路基板6−3のICチップ接合領域6a−3の少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料5を供給する。接合材料5の供給方法は第1実施形態と同様である。
【0083】
次いで、接合工程において、接合材料5を間に挟んで回路基板6−3のICチップ接合領域6a−3にICチップ1−3の接合面を重ね合わせて、上記各電極4上にバンプ2が形成されたICチップ1−3の上記接合面と上記回路基板6−3のICチップ接合領域6a−3との間に上記接合材料5を介して、上記ICチップ1−3の上記各電極4上の上記バンプ2と上記回路基板6−3の各電極7とが電気的に接触するように位置決めしたのち接合する。この接合工程は、回路基板6−3が基台10上に載置された状態で行うようにしてもよいし、別の個所で接合材料5を介してICチップ1−3が回路基板6−3に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料5を介してICチップ1−3が重ね合わされている回路基板6−3が基台10上に載置されるようにしてもよい。
【0084】
次いで、本圧着工程において、押圧部材8をICチップ1−3に当接させて、接合材料5を介してICチップ1−3が重ね合わされている回路基板6−3が載置された基台10に向けて押圧部材8から押圧力を作用させるとともに、押圧部材8内に内蔵されたヒータの熱を押圧部材8からICチップ1−3に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ1−3の接合面を回路基板6−3のICチップ接合領域6a−3に押圧することにより、ICチップ1−3の接合面の各電極4上のバンプ2が回路基板6−3のICチップ接合領域6a−3内の各電極7に接触する。このとき、ICチップ1−3が回路基板6−3に対して短手方向すなわち幅方向にの両側に有機膜319が配置されていることにより、上記ICチップ接合領域6a−3の中央部から周辺部への上記接合材料5の流動に対して流動抵抗を増加させることができて、バンプ2,…,2の列の両側において、有機膜319が無い場合と比較して、図14に示すようにICチップ1−3と回路基板6−3との間での流動速度を低下させることができ、回路基板6−3のICチップ接合領域6a−3内の各辺の辺部近傍において同様に接合材料5の中央部から周辺部へ向けての流動が規制されて、不均一に接合材料5が流動するのを防止し、少なくともICチップ接合領域6a−3全体において接合材料5が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記有機膜319により、上記ICチップ接合領域6a−3の中央部から周辺部への圧着時の上記接合材料5の不均一な押し出しを規制することができる。
【0085】
なお、上記説明においては、接合工程においてICチップ1−3の各バンプ2と回路基板6−3の各電極7とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ1−3の各バンプ2と回路基板6−3の各電極7とが接触せず、本圧着工程で初めてICチップ1−3の各バンプ2と回路基板6−3の各電極7とが接触するようにしてもよい。
【0086】
上記第3実施形態によれば、回路基板6−3のICチップ接合領域6a−3の外側の周囲の四角形領域に有機膜319を配置することにより、有機膜319が、接合材料流動規制部材の一例の接合材料流動規制膜として接合材料5の流動規制を行う。この結果、有機膜319が無い場合と比較して、図14に示すように、上記圧着工程での上記ICチップ1−3の上記接合面と上記回路基板6−3のICチップ接合領域6a−3との間の上記接合材料5の中央部から周辺部への接合材料5の流動時に、有機膜319が接合材料流動規制部材として機能してICチップ1−3と回路基板6−3との間での流動速度を低下させることができ、上記接合材料5の中央部から周辺部への流動の大略均一化を図り、かつ、ICチップ1−3の接合面内での接合材料5の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0087】
(第4実施形態)
本発明の第4実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図17〜図22に基づいて説明する。図17(A)及び(B)は第4実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図18は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図であり、図19は圧着工程でのICチップと回路基板と接合材料の一部断面側面図である。また、図20(A)及び(B)は第4実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図21は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図であり、図22は圧着工程でのICチップと回路基板と接合材料の一部断面側面図である。
【0088】
上記第3実施形態においては、四角形すなわち正方形又は長方形のICチップ接合領域6a−4の各辺の内側でかつ各辺の辺部近傍の四角形枠領域320に有機膜319を配置しているが、これに限られるものではない、例えば、ICチップ1−4が4辺の各辺の辺部近傍に一列のバンプ2,…,2を有するものであったが、本第4実施形態では、図17に示すように、電子部品の一例としての長方形のICチップ1−4の接合面において、短手方向の中央部に長手方向沿いに1列に延びかつ大略等間隔に配置されたバンプ2,…,2を有するものであって、図18に示すように、1列のバンプ2,…,2の両側付近まで、接合材料流動規制部材の一例としての有機膜329を配置して、有機膜329により接合材料5の流動規制を行うものである。
【0089】
上記有機膜329は、例えば、他の配線又はバンプなどとの電気的な接触を防止して絶縁性を保持し導体を保護する耐熱性コーティングとして機能する、ポリイミド又はポリベンザオキサゾール(PBO)などのソルダーレジストより構成され、そのような有機膜329を例えば厚さ3〜7μm程度だけスピンコートして、図18に示すように、回路基板6−4のICチップ接合領域6a−4の外側から、ICチップ接合領域6a−4の短手方向の中央部に長手方向沿いに1列延びかつ大略等間隔に配置された電極7,…,7が形成されている長手方向沿いの中央部分を残し、その両側まで、全面的に塗布することにより形成することができる。
【0090】
従来では、図20及び図21に示すように、長方形のICチップ701の接合面において、短手方向の中央部に長手方向沿いに1列に延びかつ大略等間隔に配置されたバンプ702,…,702を有すると仮定する。このようにバンプ702,…,702がICチップ701に配置されている状態で、接合材料705を回路基板706に供給したのち、ICチップ701の接合面の電極704上にバンプ702が形成されたICチップ701の接合面と上記回路基板706との間に上記接合材料705を介して、上記ICチップ701の上記電極704上の上記バンプ702と上記回路基板706の電極707とが電気的に接触するように接合し、基台710上に上記回路基板706を載置し、ICチップ701に加熱された押圧部材708を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ701を圧着して上記ICチップ701の上記接合面と上記回路基板706との間の上記接合材料705を硬化させる。このような場合、短手方向の中央部に長手方向沿いに1列に延びかつ大略等間隔に配置されているバンプ702,…,702を中心に、バンプ702,…,702の列の両側において、図22に示すように長方形のICチップ701が回路基板706に対して短手方向すなわち幅方向に大きな流動速度で移動してしまい、接合材料705の密度が低下することにより、ICチップ接合領域706a内の短手方向の中央部以外の周囲部分での密着力すなわち接合力及び封止力が低下してしまい、剥離が発生することになる。
【0091】
このような接合力及び封止力の低下を防止するため、第4実施形態では、上記接合材料供給工程の前に、図18に示すように、長方形のICチップ1−4の接合面において、短手方向の中央部に長手方向沿いに1列に延びかつ大略等間隔に配置されたバンプ2,…,2に対向する、回路基板6−4のICチップ接合領域6a−4の短手方向の中央部に長手方向沿いに1列延びかつ大略等間隔に配置された電極7,…,7付近まで、接合材料流動規制部材の一例としての有機膜329を配置する。この結果、ICチップ1−4の接合面言い替えれば回路基板6−4のICチップ接合領域6a−4の外側周囲及びICチップ接合領域6a−4の短手方向の中央部の両側付近まで、有機膜329により覆うようにすることにより、有機膜329が配置された領域でICチップ1−4の接合面と回路基板6−4のICチップ接合領域6a−4との間の隙間が狭くなり、接合材料5の流動に抵抗をもたらせることができて、有機膜329が無い場合よりも、ICチップ1−4の接合面内及び回路基板6−4のICチップ接合領域6a−4内での接合材料5の分布の均一化が図れる。この結果、接合材料5の密度の低下を防止することができて、ICチップの側面を封止する樹脂量が十分供給され、ICチップ1−4の側面を封止するフィレット5Aを大きくすることができて、ICチップ接合領域6a−4の周辺部でのICチップ1−4と接合材料5との間で剥離や基板6−4の電極7と接合材料5との間で剥離を効果的に防止することができる。
【0092】
なお、有機膜329が形成される方法は、第3実施形態の有機膜319の形成方法と同様である。
【0093】
このように有機膜329が形成されている状態で、接合材料供給工程において、ICチップ1−4の接合面又は回路基板6−4のICチップ接合領域6a−4の少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料5を供給する。接合材料5の供給方法は第1実施形態と同様である。
【0094】
次いで、接合工程において、接合材料5を間に挟んで回路基板6−4のICチップ接合領域6a−4にICチップ1−4の接合面を重ね合わせて、上記各電極4上にバンプ2が形成されたICチップ1−4の上記接合面と上記回路基板6−4のICチップ接合領域6a−4との間に上記接合材料5を介して、上記ICチップ1−4の上記各電極4上の上記バンプ2と上記回路基板6−4の各電極7とが電気的に接触するように位置決めしたのち接合する。この接合工程は、回路基板6−4が基台10上に載置された状態で行うようにしてもよいし、別の個所で接合材料5を介してICチップ1−4が回路基板6−4に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料5を介してICチップ1−4が重ね合わされている回路基板6−4が基台10上に載置されるようにしてもよい。
【0095】
次いで、本圧着工程において、押圧部材8をICチップ1−4に当接させて、接合材料5を介してICチップ1−4が重ね合わされている回路基板6−4が載置された基台10に向けて押圧部材8から押圧力を作用させるとともに、押圧部材8内に内蔵されたヒータの熱を押圧部材8からICチップ1−4に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ1−4の接合面を回路基板6−4のICチップ接合領域6a−4に押圧することにより、ICチップ1−4の接合面の各電極4上のバンプ2が回路基板6−4のICチップ接合領域6a−4内の各電極7に接触する。このとき、長方形のICチップ1−4が回路基板6−4に対して短手方向すなわち幅方向にの両側に有機膜329が配置されていることにより流動抵抗を増加させることができて、バンプ2,…,2の列の両側において、有機膜329が無い場合と比較して、図19に示すようにICチップ1−4と回路基板6−4との間での流動速度を低下させることができ、回路基板6−4のICチップ接合領域6a−4内の各辺の辺部近傍において同様に接合材料5の中央部から周辺部へ向けての流動が規制されて、不均一に接合材料5が流動するのを防止し、少なくともICチップ接合領域6a−4全体において接合材料5が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記有機膜329により、上記ICチップ1−4の上記接合領域6a−4の中央部から周辺部への圧着時の上記接合材料5の不均一な押し出しを規制することができる。
【0096】
なお、上記説明においては、接合工程においてICチップ1−4の各バンプ2と回路基板6−4の各電極7とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ1−4の各バンプ2と回路基板6−4の各電極7とが接触せず、本圧着工程で初めてICチップ1−4の各バンプ2と回路基板6−4の各電極7とが接触するようにしてもよい。
【0097】
上記第4実施形態によれば、長方形ICチップ接合領域6a−4において、長方形のICチップ1−4が回路基板6−4に対して短手方向すなわち幅方向に1点で支持され、かつ、その両側に有機膜329を配置することにより、バンプ2,…,2の列の両側において、有機膜329が無い場合と比較して、図19に示すようにICチップ1−4と回路基板6−4との間での流動速度を低下させることができて、上記圧着工程での上記ICチップ1−4の上記接合面と上記回路基板6−4のICチップ接合領域6a−4との間の上記接合材料5の中央部から周辺部への接合材料5の流動時に有機膜329が接合材料流動規制部材として機能し、上記接合材料5の中央部から周辺部への流動の大略均一化を図り、かつ、ICチップ1−4の接合面内での接合材料5の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0098】
(第5実施形態)
本発明の第5実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図23〜図26に基づいて説明する。図23(A)及び(B)は第5実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図24は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。また、図25(A)及び(B)は第5実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図であり、図26は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【0099】
上記第4実施形態においては、四角形のICチップ1−5の中央部に一列のバンプ2,…,2を有するものであったが、本発明はこれに限られるものではない。例えば、第5実施形態では、図23に示すように、電子部品の一例としての長方形のICチップ1−5の接合面において、4辺のうちの対向する2辺(図23(B)では左右の2辺)の辺部近傍にのみそれぞれ辺と大略平行にかつ大略等間隔に一列のバンプ2,…,2を有するものであって、ICチップ1−5の接合面の残りの2辺(図23(B)では上下の2辺)の辺部近傍にはバンプ2が無く、回路形成体の一例としての回路基板6−5のICチップ接合領域6a−5の外側及び内側全域に、各電極7の各バンプ2との接合部を除いて、大略全面的に、接合材料流動規制部材の一例としての有機膜339を配置して、有機膜339により接合材料5の流動規制を行うものである。
【0100】
上記有機膜339は、例えば、他の配線又はバンプなどとの電気的な接触を防止して絶縁性を保持し導体を保護する耐熱性コーティングとして機能する、ポリイミド又はポリベンザオキサゾール(PBO)などのソルダーレジストより構成され、そのような有機膜339を例えば厚さ3〜7μm程度だけスピンコートして、回路基板6−5のICチップ接合領域6a−5及びその外側に全面的に塗布する。その後、図24に示すように、電極7,…,7のうちバンプ2,…,2との接合に必要な接合部を含む領域340を帯状に除去して当該接合部を露出させる。除去する領域340は帯状に独立していてもよいし、連結されて枠状に形成されていてもよい。この結果、有機膜339を、回路基板6−5のICチップ接合領域6a−5外側及び内側全域に、各電極7の各バンプ2との接合部を除いて、大略全面的に、形成することができる。
【0101】
従来では、図25に示すように、長方形のICチップ701の対向する2辺(図25(B)では左右の2辺)の辺部近傍のそれぞれにおいて電極704,…,704上にバンプ702,…,702が大略等間隔に配列されている一方、ICチップ701の接合面の残りの2辺(図25(B)では上下の2辺)の辺部近傍にはバンプ702が全く無いとともに、回路基板706のICチップ接合領域706aの外側の周囲に有機膜539を配置していると仮定する。このようにバンプ702,…,702がICチップ701に配置されている状態で、接合材料705を回路基板706に供給したのち、接合面の電極704上にバンプ702が形成されたICチップ701の上記接合面と上記回路基板706のICチップ接合領域706aとの間に上記接合材料705を介して、上記ICチップ701の上記電極704上の上記バンプ702と上記回路基板706の電極707とが電気的に接触するように接合し、基台710上に上記回路基板706を載置し、ICチップ701に加熱された押圧部材708を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ701を圧着して上記ICチップ701の上記接合面と上記回路基板706のICチップ接合領域706aとの間の上記接合材料705を硬化させる。このような場合、有機膜539が無い回路基板706のICチップ接合領域706a内から有機膜539が配置されている回路基板706のICチップ接合領域706a外に向けて接合材料705が流れ出すとき、ICチップ701の接合面の大略等間隔に配列されているバンプ702,…,702が配置されている辺部近傍よりも、バンプ702が欠けている位置の辺部近傍において接合材料705が大きく流れ出すことになる。この結果、ICチップ701の中央部分では接合材料705の密度が疎になり、接合力及び封止力が低下することになる。
【0102】
このような接合力及び封止力の低下を防止するため、第5実施形態では、上記接合材料供給工程の前に、図23(A),(B)に示すように、回路基板6−5のICチップ接合領域6a−5の外側及び内側全域に、電極7のバンプ2との接合部を除いて、大略全面的に、接合材料流動規制部材の一例としての有機膜339を配置して、有機膜339により接合材料5の流動規制を行うものである。この結果、長方形のICチップ1−5のバンプ2,…,2を有する上記対向する2辺(図23(B)では左右の短辺の2辺)の辺部近傍と、バンプ2が無い2対向する別の2辺(図23(B)では上下の長辺の2辺)の辺部近傍とのそれぞれにおいて、有機膜339が同様に配置されているため、流動抵抗も同様なものとなり、有機膜339が無い場合と比較して、流動抵抗が高まり、接合材料5の流動規制が同様に行われる。
【0103】
このように回路基板6−5のICチップ接合領域6a−5の外側及び内側全域に、電極7のバンプ2との接合部を除いて、大略全面的に、有機膜339が配置されている状態で、接合材料供給工程において、ICチップ1−5の接合面又は回路形成体の一例としての回路基板6−5のICチップ接合領域6a−5の少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料5を供給する。接合材料5の供給方法は第1実施形態と同様である。
【0104】
次いで、接合工程において、接合材料5を間に挟んで回路基板6−5のICチップ接合領域6a−5にICチップ1−5の接合面を重ね合わせて、上記各電極4上にバンプ2が形成されたICチップ1−5の上記接合面と上記回路基板6−5のICチップ接合領域6a−5との間に上記接合材料5を介して、上記ICチップ1−5の上記各電極4上の上記バンプ2と上記回路基板6−5の各電極7とが電気的に接触するように位置合わせしたのち接合する。この接合工程は、回路基板6−5が基台(例えば、図19の基台10参照)上に載置された状態で行うようにしてもよいし、別の個所で接合材料5を介してICチップ1−5が回路基板6−5に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料5を介してICチップ1−5が重ね合わされている回路基板6−5が基台上に載置されるようにしてもよい。
【0105】
次いで、本圧着工程において、押圧部材(例えば、図19の押圧部材8参照)をICチップ1−5に当接させて、接合材料5を介してICチップ1−5が重ね合わされている回路基板6−5が載置された基台に向けて押圧部材から押圧力を作用させるとともに、押圧部材内に内蔵されたヒータの熱を押圧部材からICチップ1−5に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ1−5の接合面を回路基板6−5のICチップ接合領域6a−5に押圧することにより、ICチップ1−5の接合面の各電極4上のバンプ2が回路基板6−5のICチップ接合領域6a−5内の各電極7に接触する。このとき、上記ICチップ1−5の上記接合面と上記回路基板6−5のICチップ接合領域6a−5との間の上記接合材料5を、上記ICチップ1−5の上記接合面の中央部から周辺部へ向けて押し出そうとする。ここで、上記したようにバンプ2が欠けている位置にも配置されている位置にも有機膜339が配置されている結果として、ICチップ1−5の上記接合面の各辺の辺部近傍においては、いずれの辺の辺部近傍でも流動速度が、大略一定となり、同様に接合材料5の中央部から周辺部へ向けての流動が規制されて、不均一に接合材料5が流動するのを防止し、少なくともICチップ1−5の接合面全体において接合材料5が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記ICチップ1−5に備えた有機膜339により、上記ICチップ1−5の上記接合面の中央部から周辺部への圧着時の上記接合材料5の不均一な押し出しを規制することができる。
【0106】
上記接合材料流動規制部材の例としての各有機膜339の高さ、各有機膜339の耐熱性、及び、接合材料5の例については、第4実施形態と同様である。
【0107】
なお、上記説明においては、接合工程においてICチップ1−5の各バンプ2と回路基板6−5の各電極7とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ1−5の各バンプ2と回路基板6−5の各電極7とが接触せず、本圧着工程で初めてICチップ1−5の各バンプ2と回路基板6−5の各電極7とが接触するようにしてもよい。
【0108】
上記第5実施形態によれば、回路基板6−5のICチップ接合領域6a−5の外側及び内側全域に、電極7のバンプ2との接合部を除いて、大略全面的に、接合材料流動規制部材の一例としての有機膜339を配置することにより、上記圧着工程での上記ICチップ1−5の上記接合面と上記回路基板6−5のICチップ接合領域6a−5との間の上記接合材料5の中央部から周辺部への接合材料5の流動時に有機膜339が接合材料流動規制部材として機能し、ICチップ1−5の各辺の辺部近傍での上記接合材料5の中央部から周辺部への流動の大略均一化を図り、かつ、ICチップ1−5の接合面内での接合材料5の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0109】
(第6実施形態)
本発明の第6実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図27〜図30に基づいて説明する。図27(A),(B)は第6実施形態にかかるICチップの実装方法の接合工程前の回路基板の側面図及び平面図であり、図27(C)及び図28は圧着工程でのICチップと回路基板と接合材料の一部断面側面及び部分的に拡大した一部断面側面図である。また、図29(A),(B)は第6実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記回路基板の側面図及び平面図であり、図29(C)及び図30は上記従来例の圧着工程でのICチップと回路基板と接合材料の一部断面側面及び部分的に拡大した一部断面側面図である。
【0110】
上記接合材料流動規制部材の一例としての有機膜339を配置する位置は、回路基板6−6のICチップ接合領域6a−6内に限るものではなく、この第6実施形態のように、回路基板6−6のICチップ接合領域6a−6の外側に配置するようにしてもよい。すなわち、上記第6実施形態においては、図27(A),(B),(C)及び図28に示すように、回路形成体の一例としての回路基板6−6のICチップ接合領域6a−6の外側の接合材料はみ出し領域に、ICチップ接合領域6a−6を囲むような四角形枠状に構成されて回路基板表面より大きく突出したフィレット形成用凸部としてのダム部345を上記接合材料流動規制部材の一例として設けて、電子部品の一例としての正方形のICチップ1−6の接合面と回路基板6−6のICチップ接合領域6a−6との間に挟みこまれる接合材料5が圧着工程で回路基板6−6のICチップ接合領域6a−6の外側に流れ出したとき、上記ダム部345により盛り上がるようにほぼ堰き止められてICチップ1−6の側面を覆うフィレット5Aを大きくして、封止樹脂として機能する接合材料5によるICチップ1−6の封止効果を向上させて、信頼性の向上を図ることができるようにすることもできる。
【0111】
上記ダム部345は、例えば、ソルダーレジストなどの有機膜、又は、上記回路基板6−6の上記電極7と同じ構成でかつ上記電極7より厚いダミー電極より構成することができる。
【0112】
上記ダム部345を上記有機膜から構成する場合には、例えば2層の有機膜、すなわち、下側の有機膜349と上側の有機膜348とより構成することができる。下側の有機膜349は、例えば、他の配線又はバンプなどとの電気的な接触を防止して絶縁性を保持し導体を保護する耐熱性コーティングとして機能する、ポリイミド又はポリベンザオキサゾール(PBO)などのソルダーレジストより構成され、そのような有機膜349を例えば厚さ3〜7μm程度だけスピンコートして、図27(B)に示すように、回路基板6−6のICチップ接合領域6a−6の外側に四角形枠状に塗布する。その後、有機膜349の上に、ICチップ接合領域6a−6のすぐ外側の近傍にのみ、小さな幅の上側の有機膜348を配置して形成している。この上側の有機膜348は、ペースト樹脂のスクリーン印刷(通常のソルダーレジスト印刷と凸部印刷の組み合わせ)、又は、フィルムの貼り付け若しくはラミネートにより形成される。ここで、上記ダム部345の各層の具体例は、レジスト材料をそのまま使うことを中心に考えれば、エポキシ樹脂又はウレタン樹脂が好ましい。フィルムの貼り付けなどで形成する場合には、PET(ポリエチレンテレフタレート)、ポリエチレン、若しくは、ポリプロピレン樹脂等の熱可塑性樹脂、又は、エポキシ(未硬化)フィルムが使用できる。基板側との密着性を考えれば、エポキシ系樹脂が好ましい。
【0113】
従来では、図29に示すように、正方形のICチップ701に対応する回路基板706のICチップ接合領域706aの外側の周囲に四角形枠状に有機膜549を配置していると仮定する。このように有機膜549が配置されている状態で、接合材料705を回路基板706に供給したのち、ICチップ701の上記接合面と上記回路基板706のICチップ接合領域706aとの間に上記接合材料705を介して、上記ICチップ701の上記電極704上の上記バンプ702と上記回路基板706の電極707とが電気的に接触するように接合し、基台710上に上記回路基板706を載置し、ICチップ701に加熱された押圧部材708を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ701を圧着して上記ICチップ701の上記接合面と上記回路基板706のICチップ接合領域706aとの間の上記接合材料705を硬化させる。このような場合、有機膜539が無い回路基板706のICチップ接合領域706a内から有機膜549が配置されている回路基板706のICチップ接合領域706a外に向けて接合材料705が流れ出すとき、ICチップ接合領域706aの外側に離れて配置された有機膜549に接合材料705が接触するまで、上記ICチップ701の上記接合面と上記回路基板706のICチップ接合領域706aとの間から流れ出し、有機膜549に接合材料705が接触すると、接合材料705が盛り上がってICチップ701の側面を一部覆うようになる。しかしながら、ICチップ701の側面の一部しか覆われていないため、接合材料705による封止は不充分なものとなっている。
【0114】
このような不充分な封止を防止するため、第6実施形態では、上記接合材料供給工程の前に、図27(A),(B)に示すように、回路基板6−6のICチップ接合領域6a−6の外側の接合材料はみ出し領域、言い替えれば、ICチップ接合領域6a−6から所定間隔を空けてICチップ接合領域6a−6を囲むような四角形枠状の領域に、ソルダーレジストなどの有機膜から構成されて回路基板表面より大きく突出したダム部345を接合材料流動規制部材の一例として配置して、ダム部345により接合材料5の流動規制を行うものである。この結果、ダム部345が配置されていることにより、ダム部345が無い又は低い従来の場合と比較して、上記ダム部345により接合材料5が盛り上がるように、接合材料5が回路基板表面沿いに流れ出ようとするのをほぼ堰き止めることができて、ICチップ1−6の側面を覆うようにフィレット5Aを大きくすることができる。
【0115】
このようにダム部345が配置されている状態で、接合材料供給工程において、ICチップ1−6の接合面又は回路形成体の一例としての回路基板6−6のICチップ接合領域6a−6の少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料5を供給する。接合材料5の供給方法は第1実施形態と同様である。
【0116】
次いで、接合工程において、接合材料5を間に挟んで回路基板6−6のICチップ接合領域6a−6にICチップ1−6の接合面を重ね合わせて、上記各電極4上にバンプ2が形成されたICチップ1−6の上記接合面と上記回路基板6−6のICチップ接合領域6a−6との間に上記接合材料5を介して、上記ICチップ1−6の上記各電極4上の上記バンプ2と上記回路基板6−6の各電極7とが電気的に接触するように位置合わせしたのち接合する。この接合工程は、回路基板6−6が基台10上に載置された状態で行うようにしてもよいし、別の個所で接合材料5を介してICチップ1−6が回路基板6−6に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料5を介してICチップ1−6が重ね合わされている回路基板6−6が基台10上に載置されるようにしてもよい。
【0117】
次いで、本圧着工程において、押圧部材8をICチップ1−6に当接させて、接合材料5を介してICチップ1−6が重ね合わされている回路基板6−6が載置された基台10に向けて押圧部材8から押圧力を作用させるとともに、押圧部材8内に内蔵されたヒータの熱を押圧部材8からICチップ1−6に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ1−6の接合面を回路基板6−6のICチップ接合領域6a−6に押圧することにより、ICチップ1−6の接合面の各電極4上のバンプ2が回路基板6−6のICチップ接合領域6a−6内の各電極7に接触する。このとき、上記ICチップ1−6の上記接合面と上記回路基板6−6のICチップ接合領域6a−6との間の上記接合材料5を、上記ICチップ1−6の上記接合面と上記回路基板6−6のICチップ接合領域6a−6との間から外側に向けて押し出そうとする。ここで、上記したように、ICチップ接合領域6a−6から所定間隔を空けてICチップ接合領域6a−6を囲むような四角形枠状の領域に配置されたダム部345により、上記押し出されて回路基板表面沿いに流れ出てきた接合材料5が堰止められる結果として、ICチップ1−6の側面において、接合材料5がダム部345により盛り上がり、ICチップ1−6の側面の少なくとも回路基板側の半分程度まで覆うことができたのち、上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記ICチップ1−6に備えたダム部345により、上記ICチップ1−6の側面に大きなフィレット5Aを形成することができて、ICチップ1−6の側面の封止力を向上させることができる。
【0118】
上記接合材料流動規制部材の例としてのダム部345の高さとしては、上記効果を確実に奏するためには、従来の有機膜339よりも少なくとも2倍以上の厚みを有することが好ましい。ダム部345を構成する各有機膜348,349の耐熱性、及び、接合材料5の例については、第5実施形態と同様である。
【0119】
なお、上記説明においては、接合工程においてICチップ1−6の各バンプ2と回路基板6−6の各電極7とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ1−6の各バンプ2と回路基板6−6の各電極7とが接触せず、本圧着工程で初めてICチップ1−6の各バンプ2と回路基板6−6の各電極7とが接触するようにしてもよい。
【0120】
なお、図27(C)及び図28では、ICチップ1−6の接合面にはパッシベーション膜309が配置されているが、これに限られるものではなく、パッシベーション膜309が無くてもよい。
【0121】
上記第6実施形態によれば、回路基板6−6のICチップ接合領域6a−6から所定間隔を空けてICチップ接合領域6a−6を囲むような四角形枠状の領域にダム部345を接合材料流動規制部材の一例として配置することにより、上記圧着工程での上記ICチップ1−6の上記接合面と上記回路基板6−6のICチップ接合領域6a−6との間の上記接合材料5のICチップ接合領域6a−6の外側への接合材料5の流動時に、ダム部345により、上記押し出されて回路基板表面沿いに流れ出てきた接合材料5が堰止められて盛り上がり、ICチップ1−6の側面に大きなフィレット5Aを形成することができて、ICチップ1−6の側面の封止力を向上させることができて、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0122】
(第7実施形態)
本発明の第7実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図31〜図34に基づいて説明する。図31(A),(B)は第7実施形態にかかるICチップの実装方法の接合工程前の回路基板の側面図及び平面図であり、図31(C)は圧着工程でのICチップと回路基板と接合材料の一部断面側面であり、図32は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。図33(A),(B)は第7実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の回路基板の側面図及び平面図であり、図33(C)は図33の従来例の圧着工程でのICチップと回路基板と接合材料の一部断面側面であり、図34は図33の従来例の圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【0123】
第7実施形態では、図31(B)に示すように、電子部品の一例としての正方形のICチップ1−7の接合面に対応する、回路形成体の一例としての回路基板6−7のICチップ接合基板6−7内で、配線密度が所定値以下の領域でかつ中心より偏心した領域(言い替えれば、接合材料5が不均一な流動を示す領域)に、回路基板6−7の電極7の厚みと大略同一厚みの接合材料流動規制部材としての凸部355を備える。この突起355は、ソルダーレジスト又は銅箔より構成されている。凸部355の形成方法としては、銅箔の場合には、配線と同時に形成(例えば、樹脂に貼り付けた銅箔のエッチング、又は、樹脂板上へのメッキで形成)する。ソルダーレジストを使用する場合には、基板上へのソルダーレジスト形成時に同時に行うのが好ましい。
【0124】
このように凸部355を配置することにより、回路基板6−7のICチップ接合基板6−7内で電極パターンの配線密度の均一化を図ることができ、封止樹脂である接合材料5の流動の均一化を図り、ICチップ1−7と回路基板6−7との間から外側にはみ出る接合材料5のはみ出し量を均一化させて、接合の安定化を図ることができる。
【0125】
これに対して、従来では、図33及び図34に示すように、回路基板706のICチップ接合領域706a内で配線密度が所定値以下の領域706dが存在し、パターン配線密度が不均一なものとなっている場合には、以下のような問題がある。接合材料705を回路基板706に供給したのち、接合面の電極704上にバンプ702が形成されたICチップ701の上記接合面と上記回路基板706のICチップ接合領域706aとの間に上記接合材料705を介して、上記ICチップ701の上記電極704上の上記バンプ702と上記回路基板706の電極707とが電気的に接触するように接合し、基台上に上記回路基板706を載置し、ICチップ701に加熱された押圧部材を当接させて加圧することにより、加熱及び加圧状態で上記ICチップ701を圧着して上記ICチップ701の上記接合面と上記回路基板706のICチップ接合領域706aとの間の上記接合材料705を硬化させる。このような場合、回路基板706のICチップ接合領域706a内から外に向けて接合材料705が流れ出すとき、接合材料705の流動が不均一なものとなり、ICチップ701と回路基板706との間から外側にはみ出る接合材料705のはみ出し量が不均一となり、接合の安定化を図ることができないものになる。
【0126】
このような接合力及び封止力の低下を防止するため、第7実施形態では、上記接合材料供給工程の前に、図31(A),(B)に示すように、回路基板6−7のICチップ接合基板6−7の内の電極配線密度が所定値以下の領域でかつ中心より偏心した領域に、回路基板6−7の電極7の厚みと大略同一厚みの接合材料流動規制部材としての凸部355を備えるようにしている。
【0127】
このように凸部355が配置されている状態で、接合材料供給工程において、ICチップ1−7の接合面又は回路基板6−7のICチップ接合基板6−7の少なくともいずれか一方に、少なくとも絶縁性の熱硬化性樹脂を含む接合材料5を供給する。接合材料5の供給方法は第1実施形態と同様である。
【0128】
次いで、接合工程において、接合材料5を間に挟んで回路基板6−7のICチップ接合基板6−7にICチップ1−7の接合面を重ね合わせて、上記各電極4上にバンプ2が形成されたICチップ1−7の上記接合面と上記回路基板6−7のICチップ接合基板6−7との間に上記接合材料5を介して、上記ICチップ1−7の上記各電極4上の上記バンプ2と上記回路基板6−7の各電極7とが電気的に接触するように位置合わせしたのち接合する。この接合工程は、回路基板6−7が基台10上に載置された状態で行うようにしてもよいし、別の個所で接合材料5を介してICチップ1−7が回路基板6−7に重ね合わされて接合工程を行ったのち、本圧着工程において、接合材料5を介してICチップ1−7が重ね合わされている回路基板6−7が基台10上に載置されるようにしてもよい。
【0129】
次いで、本圧着工程において、押圧部材8をICチップ1−7に当接させて、接合材料5を介してICチップ1−7が重ね合わされている回路基板6−7が載置された基台10に向けて押圧部材8から押圧力を作用させるとともに、押圧部材8内に内蔵されたヒータの熱を押圧部材8からICチップ1−7に伝達する。この結果、所定温度を加えつつ所定の加圧力を作用させて、ICチップ1−7の接合面を回路基板6−7のICチップ接合基板6−7に押圧することにより、ICチップ1−7の接合面の各電極4上のバンプ2が回路基板6−7のICチップ接合基板6−7内の各電極7に接触する。このとき、上記ICチップ1−7の上記接合面と上記回路基板6−7のICチップ接合基板6−7との間で上記接合材料5が、上記ICチップ接合基板6−7の中央部から周辺部へ流動するとき、凸部355が無い場合と比較して、図32に示すように、凸部355がある場合にはICチップ接合基板6−7の内の電極配線密度が大略均一化され、ICチップ接合基板6−7の中心部から周辺部に向けて接合材料5が流動するとき、不均一に接合材料5が流動するのを防止し、ICチップ接合基板6−7全体において接合材料5が大略均一に分布保持されて上記熱により硬化させられてICチップ実装体を製造することができる。すなわち、上記本圧着工程において、上記凸部355により、上記ICチップ接合基板6−7の中央部から周辺部への圧着時の上記接合材料5の不均一な押し出しを規制することができる。なお、接合材料5の例については、第5実施形態と同様である。
【0130】
なお、上記説明においては、接合工程においてICチップ1−7の各バンプ2と回路基板6−7の各電極7とが接触するように記載したが、これに限られるものではなく、接合工程ではICチップ1−7の各バンプ2と回路基板6−7の各電極7とが接触せず、本圧着工程で初めてICチップ1−7の各バンプ2と回路基板6−7の各電極7とが接触するようにしてもよい。
【0131】
なお、図31(C)では、ICチップ1−7の接合面にはパッシベーション膜309が配置されているが、これに限られるものではなく、パッシベーション膜309が無くてもよい。また、従来の有機膜549と同様な有機膜356をICチップ接合基板6−7の外側に所定間隔をおいて四角形枠状に配置しているが、このような有機膜356が無くてもよい。
【0132】
上記第7実施形態によれば、回路基板6−7のICチップ接合基板6−7の内の電極配線密度が所定値以下の領域でかつ中心より偏心した領域に、回路基板6−7の電極7の厚みと大略同一厚みの接合材料流動規制部材としての凸部355を備えることにより、回路基板6−7のICチップ接合基板6−7内でパターン配線密度の均一化を図ることができ、封止樹脂である接合材料5の流動の均一化を図り、ICチップ1−7と回路基板6−7との間から外側にはみ出る接合材料5のはみ出し量を均一化させて、接合の安定化を図ることができる。
【0133】
(第8実施形態)
本発明の第8実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図35〜図39に基づいて説明する。図35(A),(B)は第8実施形態にかかるICチップの実装方法の接合工程前の回路基板の側面図及び平面図であり、図36(A),(B)は圧着工程でのICチップと回路基板と接合材料の一部断面側面及び一部拡大断面側面図であり、図37は圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。図38及び図39は第7実施形態を説明するための比較例にかかるICチップの実装方法の圧着工程でのICチップと回路基板と接合材料の一部拡大断面側面である。
【0134】
第8実施形態では、第7実施形態のソルダーレジスト又は銅箔による凸部355において、接合材料5と基板6−8との密着性を向上させるものである。すなわち、第7実施形態のような凸部355を例えば電極7と同一構成で構成しようとすると、図38〜図39に示すように、接合材料5によりICチップ1と基板6とが接合されているとき接合材料5と基板6との間の凸部355は、接合材料側から順に、Au層355a、Ni層355b、Cu層355cが配置されて、Cu層355cが基板6に接触しており、接合材料5とAu層355aとの密着性が弱く、両者の間で、395に示すようなハガレ部分が生じる可能性がある。
【0135】
そこで、本第8実施形態では、凸部355の代わりに、接合材料流動規制部材の一例としてメッシュ状の電極369とする。すなわち、回路形成体の一例としての回路基板6−8のICチップ接合領域6a−8の中で、配線密度が所定値以下の領域でかつ中心より偏心した領域に、回路基板6−8の接合材料流動規制部材の一例としてのメッシュ状の電極369を備える。このメッシュ状の電極369は、例えば金製の電極をメッシュにして、封止樹脂の接合材料5に対するアンカー効果により、接合材料5と接着しやすいものとすることができる。
【0136】
このように、第8実施形態によれば、メッシュ状の電極369を配置することにより、回路基板6−8のICチップ接合領域6a−8内での電極パターンの配線密度の均一化を図ることができ、接合材料5の流動の均一化を図り、電子部品の一例としての正方形のICチップ1−8の接合面と回路基板6−8のICチップ接合領域6a−8との間から外側にはみ出る接合材料5のはみ出し量を均一化させて、接続の安定化を図ることができる。さらに、このような効果に加えて、メッシュ状の電極369のメッシュを構成する貫通穴部分369h,…,369hで基板6−8が露出し、メッシュ状の電極369上に配置する接合材料5が上記貫通穴部分369h,…,369hを貫通して基板6−8に直接接触することになる。この結果、メッシュ状電極369の貫通穴部分369h,…,369hで接合材料5が基板6−8と直接密着接合することになり、接合材料5と基板6−8との密着性を向上させることができる。
【0137】
(第9実施形態)
本発明の第9実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図40〜図41に基づいて説明する。図40(A),(B)は第9実施形態にかかるICチップの実装方法の接合工程前の回路基板の側面図及び平面図であり、図41(A),(B)は圧着工程でのICチップと回路基板と接合材料の一部断面側面及び一部拡大断面側面図である。
【0138】
第9実施形態では、第7実施形態のソルダーレジスト又は銅箔による凸部355において、接合材料5と凸部355との密着性を向上させるものである。すなわち、第7実施形態のような凸部355を形成したのち、回路基板6−9のICチップ接合領域6a−9の外側及び内側全域に、凸部355を含み、かつ、各電極7の各バンプ2との接合に必要な接合部を含む領域340を除いて、大略全面的に、接合材料流動規制部材の一例としての有機膜339を配置して、有機膜339により接合材料5の流動規制を行うものである。よって、この第9実施形態では、凸部355と有機膜339との両方が接合材料流動規制部材の一例として機能する。
【0139】
上記有機膜339は、第5実施形態で使用した有機膜339と同様なものであり、例えば、他の配線又はバンプなどとの電気的な接触を防止して絶縁性を保持し導体を保護する耐熱性コーティングとして機能する、ポリイミド又はポリベンザオキサゾール(PBO)などのソルダーレジストより構成される。そのような有機膜339を例えば厚さ3〜7μm程度だけスピンコートして、回路基板6−9のICチップ接合領域6a−9及びその外側に全面的に塗布する。その後、図40に示すように、電極7,…,7のうちバンプ2,…,2との接合に必要な接合部を含む領域340を帯状に除去して当該接合部を露出させる。除去する領域340は帯状に独立していてもよいし、連結されて枠状に形成されていてもよい。この結果、有機膜339を、凸部355を含む、回路基板6−9のICチップ接合領域6a−9外側及び内側全域に、各電極7の各バンプ2との接合部を除いて大略全面的に形成する。
【0140】
上記第9実施形態によれば、上記したように、凸部355を含む、回路基板6−9のICチップ接合領域6a−9外側及び内側全域に、各電極7の各バンプ2との接合部を除いて大略全面的に有機膜339を配置することにより、上記圧着工程での上記ICチップ1−9の上記接合面と上記回路基板6−9のICチップ接合領域6a−9との間の上記接合材料5の中央部から周辺部への接合材料5の流動時に有機膜339が接合材料流動規制部材として機能し、ICチップ1−9の各辺の辺部近傍での上記接合材料5の中央部から周辺部への流動の大略均一化を図り、かつ、ICチップ1−9の接合面内での接合材料5の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0141】
(第10実施形態)
本発明の第10実施形態にかかる電子部品の実装方法及びその方法により製造される電子部品実装体の一例としての、ICチップの実装方法及びその方法により製造されるICチップ実装体を図42〜図45に基づいて説明する。図42は第10実施形態にかかるICチップの実装方法の接合工程前の回路基板の平面図であり、図43は圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。図44は第10実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の回路基板の平面図であり、図45は従来例の圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。
【0142】
第1実施形態では、正方形のICチップ1−10の電極7の無い各コーナー部付近において、ダミー電極303を1個又は複数個配置するようにしていたが、第10実施形態として、ダミー電極303に替えて、接合材料流動規制部材の一例として有機膜360を配置することにより、第1実施形態と同様な作用効果を奏するようにすることもできる。
【0143】
すなわち、図42に示すように、接合材料5の一例としてのシート材を使用し、電子部品の一例としての正方形のICチップ1−10の接合面に対応する、回路形成体の一例としての回路基板6−10の正方形のICチップ接合領域6a−10の電極7が配置されていない各コーナー部付近を全て覆うように、接合材料流動規制部材の一例として、有機膜360を配置して、有機膜360により接合材料5の流動規制を行うものである。
【0144】
有機膜360は、各コーナー部付近のみに配置したり、各コーナー部付近に配置したものを相互に連結して四角形枠状に配置してもよい。
【0145】
従来では、図44及び図45に示すように、基板706のICチップ接合領域706aの電極707が欠けている位置すなわち各コーナー部付近から接合材料705がより大きな流動速度でICチップ接合領域706aの外側に基板沿いに流れ出して接合材料705の密度が低下してしまい、ICチップ701の側面を封止する樹脂量が不足となり、ICチップ701の側面を封止するフィレットが小さくなり、ICチップ接合領域の周辺部でのICチップ701と接合材料705との間で剥離が発生したり、基板706の電極707と接合材料705との間で剥離が発生したりすることになる。
【0146】
これに対して、第10実施形態では、ICチップ接合領域6a−10の電極7が配置されていない各コーナー部付近を全て覆うように、接合材料流動規制部材の一例として、有機膜360を配置して、上記問題を解決するようにしている。
【0147】
上記第10実施形態によれば、回路基板6−10の正方形ICチップ接合領域6a−10において、その四隅のコーナー部を除く4辺の各辺の辺部近傍に大略等間隔に一列の電極7,…,7を有するものであって、回路基板6−10のICチップ接合領域6a−10の上記辺の辺部近傍での電極7の無いコーナー部に有機膜360を配置することによって、上記圧着工程での上記ICチップ1−10の上記接合領域と上記回路基板6−10のICチップ接合領域6a−10との間の上記接合材料5の中央部から周辺部のコーナー部への接合材料5の流動時に、電極7の無いコーナー部においても有機膜360が接合材料流動規制部材として機能し、基板6−10のICチップ接合領域6a−10の中央部での流動速度SP1と、基板6−10のICチップ接合領域6a−10の周辺部での流動速度SP2とが大略同じになり、ICチップ接合領域6a−10の各辺の辺部近傍及び各コーナー部付近での上記接合材料5の中央部から周辺部のコーナー部への流動の大略均一化を図り、かつ、ICチップ1−10の接合面言い替えれば上記回路基板6−10のICチップ接合領域6a−10内での接合材料5の分布の均一化が図れるとともに、各コーナー部において有機膜360により接合材料5の回路基板表面沿いの流動を堰止めて盛り上げることにより、ICチップ1−10の側面を覆うフィレット5Aを形成することができる。このように、ICチップ1−10の接合面内及び回路基板6−10のICチップ接合領域6a−10内での接合材料5の分布の均一化が図れる結果として接合材料5の密度の低下を防止することができて、ICチップ接合領域6a−10の中央部と周辺部、特にコーナー部、でのICチップ1−10と接合材料5との密着性を増加させるとともに、基板6−10の電極7又は有機膜360と接合材料5との間での密着性を増加させることにより、上記剥離を防止できるようにして、接合及び封止の信頼性を高めることができる。
【0148】
なお、上記した第1〜第10実施形態において、上記各バンプ2は予めレベリングして高さを揃えたのち回路基板の各電極7に接触させるものの他、予めレベリングを行うことなく、各バンプ2を回路基板の各電極7に接触させて各電極7でレベリングを行ういわゆるノンスタッドバンプ(NSD)形式の実装方法を採用することもできる。このノンスタッドバンプ(NSD)形式の実装方法について以下に説明する。
【0149】
上記各実施形態における回路基板(以下では代表的に406で示す。)へのICチップ(以下では代表的に401で示す。)の実装方法を図48(A)〜図51(C)を用いて説明する。
【0150】
図48(A)のICチップ401においてICチップ401のAlパッド電極(以下では代表的に404で示す。)にワイヤボンディング装置により図47(A)〜図47(F)のごとき動作によりバンプ(突起電極)(以下では代表的に402で示す。)を形成する。すなわち、図47(A)でホルダ193から突出したワイヤ195の下端にボール196を形成し、図47(B)でワイヤ195を保持するホルダ193を下降させ、ボール193をICチップ401の電極404に接合して大略バンプ402の形状を形成し、図47(C)でワイヤ195を下方に送りつつホルダ193の上昇を開始し、図47(D)に示すような大略四角形のループ199にホルダ193を移動させて図47(E)に示すようにバンプ402の上部に湾曲部198を形成し、引きちぎることにより図47(F)に示すようなバンプ402を形成する。あるいは、図47(B)でワイヤ195をホルダ193でクランプして、ホルダ193を上昇させて上方に引き上げることにより、金ワイヤ195を引きちぎり、図47(G)のようなバンプ402の形状を形成するようにしてもよい。このように、ICチップ401の各電極404にバンプ402を形成した状態を図48(B)に示す。一例としては、上記各ダミーバンプも上記バンプ402と同様に形成する。
【0151】
次に、図48(C)に示す回路基板406の電極407上に、図48(D)に示すように、ICチップ401の大きさより若干大きな寸法にてカットされた接合材料の一例としての熱硬化性樹脂シート(以下では代表的に405で示す。)を配置し、例えば80〜120℃に熱せられた貼付けツール408Aにより、例えば49〜98N(5〜10kgf/cm2)程度の圧力で上記接合材料の具体例としての熱硬化性樹脂シート405を基板406の電極407上に貼り付ける。この後、熱硬化性樹脂シート405のツール408A側に取り外し可能に配置されたセパレータ405aを剥がすことにより、基板406の準備工程が完了する。このセパレータ405aは、ツ−ル408Aに熱硬化性樹脂シート405が貼り付くのを防止するためのものである。ここで、熱硬化性樹脂シート405は、シリカなどの無機系フィラーを入れたもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)、無機系フィラーを全く入れないもの(例えば、エポキシ樹脂、フェノール樹脂、ポリイミドなど)が好ましいとともに、後工程のリフロー工程での高温に耐えうる程度の耐熱性(例えば、240℃に10秒間耐えうる程度の耐熱性)を有することが好ましい。
【0152】
次に、図48(E)及び図49(F)に示すように、熱せられた接合ツール408により、上記前工程でバンプ402が電極404上に形成されたICチップ401を、上記前工程で準備された基板406のICチップ401の電極404に対応する電極407上に位置決めしたのち押圧する。このとき、バンプ402は、その頭部402aが、基板406の電極407上で図51(A)から図51(B)に示すように変形されながら押しつけられていく、このときICチップ401を介してバンプ402側に印加する荷重は、バンプ402の径により異なるが、折れ曲がって重なり合うようになっているバンプ402の頭部402aが、必ず図51(C)のように変形する程度の荷重を加えることが必要である。この荷重は最低でも196mN(20gf)を必要とする。荷重の上限は、ICチップ401、バンプ402、回路基板406などが損傷しない程度とする。場合によって、その最大荷重は980mN(100gf)を越えることもある。なお、405m及び405sは熱硬化性樹脂シート405が接合ツール408の熱により溶融した溶融中の熱硬化性樹脂及び溶融後に熱硬化された樹脂である。
【0153】
なお、セラミックヒータ又はパルスヒータなどの内蔵するヒータにより熱せられた接合ツール408により、上記前工程でバンプ402が電極404上に形成されたICチップ401を、上記前工程で準備された基板406のICチップ401の電極404に対応する電極407上に位置決めする位置決め工程と、位置決めしたのち押圧接合する工程とを1つの位置決め兼押圧接合装置で行うようにしてもよい。しかしながら、別々の装置、例えば、多数の基板を連続生産する場合において位置決め作業と押圧接合作業とを同時的に行うことにより生産性を向上させるため、位置決め工程は位置決め装置で行い、押圧接合工程は接合装置で行うようにしてもよい。
【0154】
このとき、一例として、回路基板406は、ガラス布積層エポキシ基板(ガラエポ基板)やガラス布積層ポリイミド樹脂基板などが用いられる。これらの基板406は、熱履歴や、裁断、加工により反りやうねりを生じており、必ずしも完全な平面ではないため、適宜、回路基板406の反りが矯正された状態で、例えば140〜230℃の熱が、ICチップ401と回路基板406の間の熱硬化性樹脂シート405に例えば数秒〜20秒程度印加され、この熱硬化性樹脂シート405が硬化される。このとき、最初は熱硬化性樹脂シート405を構成する熱硬化性樹脂が流れてICチップ401のエッヂまで封止する。また、樹脂であるため、加熱されたとき、当初は自然に軟化するためこのようにエッヂまで流れるような流動性が生じる。熱硬化性樹脂の体積はICチップ401と回路基板との間の空間の体積より大きくすることにより、この空間からはみ出すように流れ出て、封止効果を奏することができる。このとき、上記した各実施形態の接合材料流動規制部材により適宜流動規制が行われる。
【0155】
この後、加熱されたツール408が上昇することにより、加熱源がなくなるためICチップ401と熱硬化性樹脂シート405の温度が急激に低下して、熱硬化性樹脂シート405は流動性を失い、図49(G)及び図51(C)に示すように、ICチップ401は硬化した熱硬化性樹脂405sにより回路基板406上に固定される。また、回路基板406側をステージ410により加熱しておくと、接合ツール408の温度をより低く設定することができる。
【0156】
また、熱硬化性樹脂シート405を貼り付ける代わりに、図50(H)に示すように熱硬化性接着剤405bを回路基板406上に、ディスペンスなどによる塗布、又は印刷、又は転写するようにしてもよい。熱硬化性接着剤405bを使用する場合は、基本的には上記した熱硬化性樹脂シート405を用いる工程と同一の工程を行う。熱硬化性樹脂シート405を使用する場合には、固体ゆえに取り扱いやすいとともに、液体成分が無いため高分子で形成することができ、ガラス転移点の高いものを形成しやすいといった利点がある。これに対して、熱硬化性接着剤405bを使用する場合には、基板406の任意の位置に任意の大きさに塗布、印刷、又は転写することができる。
【0157】
また、熱硬化性樹脂に代えて異方性導電膜(ACF)を用いてもよく、さらに、異方性導電膜に含まれる導電粒子として、ニッケル粉に金メッキを施したものを用いることにより、電極407とバンプ402との間での接続抵抗値を低下せしめることができて尚好適である。
【0158】
なお、図48(A)から図48(G)には熱硬化性樹脂シート405を回路基板406側に形成することについて説明し、図50(H)には熱硬化性接着剤405bを回路基板406側に形成することについて説明したが、これに限定されるものではなく、図50(I)又は図50(J)に示すように、ICチップ401側に形成するようにしてもよい。この場合、特に、熱硬化性樹脂シート405の場合には、熱硬化性樹脂シート405の回路基板側に取り外し可能に配置されたセパレータ405aとともにゴムなどの弾性体117にICチップ401を押し付けて、バンプ402の形状に沿って熱硬化性樹脂シート405がICチップ401に貼り付けられるようにしてもよい。
【0159】
このようなノンスタッドバンプ(NSD)形式の実装方法では、各バンプの先端部分を回路基板の各電極上で潰すため回路基板に対するICチップの押し込み量(押圧量)が大きくなる。すると、接合材料をICチップの接合面の周辺部側に流動させる力が大きくなり、上記ダミーバンプ又は凸部又は有機膜などの上記接合材料流動規制部材による接合材料の流動規制機能がより効果的に働くことになり、NSB(ノンスタッドバンプ)ではより規制効果が大きくなる。
【0160】
一例として、ノンスタッドバンプ(NSD)形式の実装方法では、例えば、直径75μmのバンプにおいて回路基板の電極に対して押し付けて潰すことにより電気的接合を得るとき高さにおいて35μmだけ短くなるようにバンプを潰すようにしている。このとき、ICチップを回路基板に向けて押し付けるとき両者の間から接合材料が大きく押し出されるため、上記接合材料流動規制部材により上記接合材料の流出を規制し規制することにより、ICチップ中央部分での接合材料の密度の低下を効果的に防止することができる。よって、このようなノンスタッドバンプ形式の実装方法では、接合材料の流出に対する抑制力が大きく期待できる。
【0161】
なお、上記第2実施形態において、バンプ2とダミーバンプ3との形状は大略同一であることが接合材料の流動規制を大略均一に行うためには好ましいが、これに限られるものではなく、許容される範囲内で異なる形状や高さとしてもよい。また、バンプとダミーバンプとの材質は異なるものにしてもよい。
【0162】
また、上記第2実施形態において、バンプ2とバンプ2の間隔、又はバンプ2とダミーバンプ3との間隔、ダミーバンプ3とダミーバンプ3の間隔は大略均一である場合を中心として説明したが、これに限られるものではなく、許容される範囲内で不均一な間隔となっていてもよい。この場合、許容される範囲外の部分にダミーバンプ3を配置することになる。
【0163】
なお、上記第1及び第2実施形態において、電極72とダミー電極303又は313との形状は大略同一であることが接合材料の流動規制を大略均一に行うためには好ましいが、これに限られるものではなく、許容される範囲内で異なる形状や高さとしてもよい。また、電極7とダミー電極303又は313との材質は異なるものにしてもよい。
【0164】
また、上記第1及び第2実施形態において、電極7と電極7の間隔、又は電極7とダミー電極303又は313との間隔、ダミー電極303又は313とダミー電極303又は313の間隔は大略均一である場合を中心として説明したが、これに限られるものではなく、許容される範囲内で不均一な間隔となっていてもよい。この場合、許容される範囲外の部分にダミー電極303又は313を配置することになる。
【0165】
上記第2実施形態においては、接合材料流動規制部材として、ICチップの電極4上にダミーバンプ3を形成する例について説明したが、本発明はこれに限られるものではなく、図52に示すように、樹脂ペーストの印刷又はディペンスなどにより、上記ICチップに直接的にダミーバンプと大略同等の高さのダミーバンプ状の突部23Aを形成するようにしてもよい。
【0166】
また、上記電子部品の接合面の電極4上にバンプ2を形成するようにしているが、バンプ2の代わりに、上記電子部品の接合面に電極4上に突出した凸状電極を形成するようにしてもよい。
【0167】
また、上記各実施形態において、ICチップと回路基板との間からはみ出る接合材料5が、上記接合材料流動規制部材により流動規制を受けて、ICチップの側面に対する盛り上がり部分であるフィレット5Aを大きくする場合、ICチップの側面をその厚みにおいて回路基板側から半分程度まで覆うように盛り上げることができる。すなわち、従来では、バンプ又はパッシベーション膜が配置されている部分では流動規制を受けるが、バンプ又はパッシベーション膜が配置されていない部分ではそのような規制を受けないため、フィレットを大きくすることができず、例えば、ICチップの厚さが0.4mmのとき0.1mm程度しかフィレットを形成することができなかった。しかしながら、上記各実施形態では、上記したように上記接合材料5が流動規制を受けるため、例えば、ICチップの厚さが0.4mmのとき0.2〜0.3mmの高さまでフィレットが形成されることになり、フィレット5Aを大きくすることができる。この結果、フィレットが小さい場合には、ICチップと接合材料と又は基板と接合材料との界面に水分の侵入経路が形成されやすく、また、その経路も短いものであり、耐湿信頼性に劣るものであり、かつ、ヒートサイクル時に基板のソリに対して弱いものであった。しかしながら、フィレット5Aが大きくなる結果、ICチップと接合材料5と又は回路基板と接合材料5との界面に水分の侵入経路が形成されにくくなり、また、その経路も長くすることができて、耐湿信頼性に優れたものとなり、かつ、例えば−65℃〜150℃までのヒートサイクル時での熱による基板のソリに対して強いものとなる。
【0168】
なお、上記実施形態のうち、ダミーバンプが配置されていない実施形態でも、ダミーバンプを配置するようにすれば、ICチップ全面で接合樹脂の流動を均一化させることができる。
【0169】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【0170】
【発明の効果】
本発明によれば、四角形すなわち正方形又は長方形のICチップなどの電子部品を回路基板などの回路形成性体に押圧力により押し付けて接合材料を介して両者を接合するものにおいて、接合材料が不均一に流出する部分に上記接合材料流動規制部材を配置するようにしたので、上記電子部品を上記回路形成体に接合するとき両者の間の上記接合材料の流動が上記接合材料流動規制部材により規制されて、上記電子部品接合領域の中央部から周辺部への上記接合材料の流動の大略均一化を図り、かつ、電子部品接合領域内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0171】
より具体的には、本発明の一態様によれば、上記回路形成体の上記電子部品接合領域が四角形であり、その四角形の上記電子部品接合領域のうち対向する2対の辺のそれぞれに上記複数のバンプが形成されている場合にバンプが無いコーナー部に対応する上記回路形成体の上記電子部品接合領域のコーナー部に備えられかつ電気的接合を必要としない凸部を形成する場合、凸部がダミー電極であるときには、電極の配列状態を電子部品の各辺の辺部近傍及び各コーナー部付近とも大略同一にすることができる一方、凸部が有機膜であるときには、電子部品の各辺の辺部近傍及び各コーナー部付近に電極に代わる有機膜の凸部を配置することができる。この結果、圧着工程での上記電子部品の上記接合領域と上記回路形成体の電子部品接合領域との間の上記接合材料の中央部から周辺部のコーナー部への接合材料の流動時に上記凸部が接合材料流動規制部材として機能し、回路形成体の電子部品接合領域の中央部での流動速度と、回路形成体の電子部品接合領域の周辺部での流動速度とが大略同じになり、電子部品接合領域の各辺の辺部近傍及び各コーナー部付近での上記接合材料の中央部から周辺部のコーナー部への流動の大略均一化を図り、かつ、電子部品の接合面言い替えれば上記回路形成体の電子部品接合領域内での接合材料の分布の均一化が図れる。このように、電子部品の接合面内及び回路形成体の電子部品接合領域内での接合材料の分布の均一化が図れる結果として接合材料の密度の低下を防止することができて、電子部品接合領域の中央部と周辺部、特にコーナー部、での電子部品と接合材料との密着性を増加させるとともに、回路形成体の電極又は上記凸部と接合材料との間での密着性を増加させることにより、上記剥離を防止できるようにして、接合及び封止の信頼性を高めることができる。
【0172】
また、本発明の別の態様によれば、四角形すなわち正方形又は長方形の電子部品の接合面において、その四隅のコーナー部を除く4辺の各辺の辺部近傍に大略等間隔に一列のバンプを有するものであって、電子部品の接合面の上記辺の辺部近傍でのバンプの無い箇所にダミーバンプを形成するとともに、回路形成体の電子部品接合領域の上記辺の辺部近傍での電極の無い箇所にダミー電極を形成する場合には、バンプの配列状態を電子部品の各辺の辺部近傍とも大略同一にすることができるとともに電極の配列状態を回路形成体の電子部品接合領域の各辺の辺部近傍とも大略同一にすることができて、上記圧着工程での上記電子部品の上記接合面と上記回路形成体の電子部品接合領域との間の上記接合材料の中央部から周辺部への接合材料の流動時にダミーバンプ及びダミー電極が接合材料流動規制部材として機能し、電子部品の各辺の辺部近傍及び回路形成体の電子部品接合領域の各辺の辺部近傍での上記接合材料の中央部から周辺部への流動の大略均一化を図り、かつ、電子部品の接合面内及び回路形成体の電子部品接合領域内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。また、電子部品の接合面内及び回路形成体の電子部品接合領域内での接合材料の分布の均一化が図れる結果として接合材料の密度の低下を防止することができて、電子部品の側面を封止するために十分な量の接合材料が供給され、電子部品の側面を封止するフィレットを大きくすることができて、電子部品接合領域の周辺部での電子部品と接合材料との間で剥離や回路形成体の電極と接合材料との間で剥離を効果的に防止することができる。
【0173】
また、本発明の別の態様によれば、回路形成体の電子部品接合領域の外側及び上記電子部品接合領域の周辺部に有機膜を配置する場合には、有機膜が、接合材料流動規制部材の一例の接合材料流動規制膜として接合材料の流動規制を行うことができる。この結果、有機膜が無い場合と比較して、上記圧着工程での上記電子部品の上記接合面と上記回路形成体の電子部品接合領域との間の上記接合材料の中央部から周辺部への接合材料の流動時に、有機膜が接合材料流動規制部材として機能して電子部品と回路形成体との間での流動速度を低下させることができ、上記接合材料の中央部から周辺部への流動の大略均一化を図り、かつ、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0174】
また、本発明の別の態様によれば、上記回路形成体の上記電子部品接合領域が四角形でありかつ上記四角形の上記電子部品接合領域のうち中央に一列の上記複数の電極が配置されて電子部品が回路形成体に対して短手方向すなわち幅方向に1点で支持され、かつ、その両側に有機膜を配置する場合には、バンプの列の両側において、有機膜が無い場合と比較して、電子部品と回路形成体との間での流動速度を低下させることができて、上記圧着工程での上記電子部品の上記接合面と上記回路形成体の電子部品接合領域との間の上記接合材料の中央部から周辺部への接合材料の流動時に有機膜が接合材料流動規制部材として機能し、上記接合材料の中央部から周辺部への流動の大略均一化を図り、かつ、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0175】
また、本発明の別の態様によれば、回路形成体の電子部品接合領域の外側及び内側全域に、電極のバンプとの接合部を除いて、大略全面的に、接合材料流動規制部材の一例としての有機膜を配置する場合には、上記圧着工程での上記電子部品の上記接合面と上記回路形成体の電子部品接合領域との間の上記接合材料の中央部から周辺部への接合材料の流動時に有機膜が接合材料流動規制部材として機能し、電子部品の各辺の辺部近傍での上記接合材料の中央部から周辺部への流動の大略均一化を図り、かつ、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0176】
また、本発明の別の態様によれば、回路形成体の電子部品接合領域から所定間隔を空けて電子部品接合領域を囲むような四角形枠状の領域にフィレット形成用凸部を接合材料流動規制部材の一例として配置する場合には、上記圧着工程での上記電子部品の上記接合面と上記回路形成体の電子部品接合領域との間の上記接合材料の電子部品接合領域の外側への接合材料の流動時に、フィレット形成用凸部により、上記押し出されて回路基板表面沿いに流れ出てきた接合材料が堰止められて盛り上がり、電子部品の側面に大きなフィレットを形成することができて、電子部品の側面の封止力を向上させることができて、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0177】
また、本発明の別の態様によれば、回路形成体の電子部品接合領域の内で上記接合材料が不均一な流動を示す領域、例えば、電子部品接合領域内の電極配線密度が所定値以下の領域でかつ中心より偏心した領域に、回路形成体の電極の厚みと大略同一厚みの接合材料流動規制部材としての凸部を備える場合には、回路形成体の電子部品接合領域内でパターン配線密度の均一化を図ることができ、接合材料の流動の均一化を図り、電子部品と回路形成体との間から外側にはみ出る接合材料のはみ出し量を均一化させて、接合の安定化を図ることができる。また、フィレット形成用凸部が1層以上の膜で構成されている場合でソルダーレジストで形成される場合には、フィレットを形成する樹脂との密着性が高く、封止力がより向上する。
【0178】
また、本発明の別の態様によれば、上記凸部としてメッシュ状の電極又は貫通穴を有する電極を配置する場合には、回路形成体の電子部品接合領域内での電極パターンの配線密度の均一化を図ることができ、接合材料の流動の均一化を図り、電子部品の一例としての正方形の電子部品の接合面と回路形成体の電子部品接合領域との間から外側にはみ出る接合材料のはみ出し量を均一化させて、接続の安定化を図ることができる。さらに、このような効果に加えて、上記電極のメッシュを構成する貫通穴部分又は上記貫通穴で回路形成体が露出し、上記電極上に配置する接合材料が上記貫通穴部分又は上記貫通穴を貫通して回路形成体に直接接触することになる。この結果、上記電極の貫通穴部分又は上記貫通穴で接合材料が回路形成体と直接密着接合することになり、接合材料と回路形成体との密着性を向上させることができる。
【0179】
また、本発明の別の態様によれば、上記凸部を含む、回路形成体の電子部品接合領域外側及び内側全域に、各電極の各バンプとの接合部を除いて大略全面的に有機膜を配置する場合には、上記圧着工程での上記電子部品の上記接合面と上記回路形成体の電子部品接合領域との間の上記接合材料の中央部から周辺部への接合材料の流動時に有機膜が接合材料流動規制部材として機能し、電子部品の各辺の辺部近傍での上記接合材料の中央部から周辺部への流動の大略均一化を図り、かつ、電子部品の接合面内での接合材料の分布の均一化が図れ、密着力が向上し、接合及び封止の信頼性を高めることができる。
【0180】
また、本発明の別の態様によれば、回路形成体の正方形電子部品接合領域において、その四隅のコーナー部を除く4辺の各辺の辺部近傍に大略等間隔に一列の電極を有するものであって、回路形成体の電子部品接合領域の上記辺の辺部近傍での電極の無いコーナー部に有機膜を配置する場合には、上記圧着工程での上記電子部品の上記接合領域と上記回路形成体の電子部品接合領域との間の上記接合材料の中央部から周辺部のコーナー部への接合材料の流動時に、電極の無いコーナー部においても有機膜が接合材料流動規制部材として機能し、回路形成体の電子部品接合領域の中央部での流動速度と、回路形成体の電子部品接合領域の周辺部での流動速度とが大略同じになり、電子部品接合領域の各辺の辺部近傍及び各コーナー部付近での上記接合材料の中央部から周辺部のコーナー部への流動の大略均一化を図り、かつ、電子部品の接合面言い替えれば上記回路形成体の電子部品接合領域内での接合材料の分布の均一化が図れるとともに、各コーナー部において有機膜により接合材料の回路基板表面沿いの流動を堰止めて盛り上げることにより、電子部品の側面を覆うフィレットを形成することができる。このように、電子部品の接合面内及び回路形成体の電子部品接合領域内での接合材料の分布の均一化が図れる結果として接合材料の密度の低下を防止することができて、電子部品接合領域の中央部と周辺部、特にコーナー部、での電子部品と接合材料との密着性を増加させるとともに、回路形成体の電極又は有機膜と接合材料との間での密着性を増加させることにより、上記剥離を防止できるようにして、接合及び封止の信頼性を高めることができる。
【0181】
また、上記各態様にかかる方法より製造された電子部品実装体、又は、上記各態様に記載したような接合材料流動規制部材を備える電子部品実装体では、接合材料流動規制部材により接合材料の不均一な流動が規制されて電子部品接合領域内での接合材料の分布の均一化が図れた状態で、当該接合材料により電子部品と回路形成体とが密着接合されかつ封止されているため、接合及び封止の信頼性が高いものとすることができ、高品質のものとなる。
【図面の簡単な説明】
【図1】 (A),(B)はそれぞれ本発明の第1実施形態にかかるICチップの実装方法の接合工程前の回路基板の側面図及び平面図である。
【図2】 (A),(B)はそれぞれ第1実施形態にかかるICチップの実装方法の圧着工程でのICチップと回路基板と接合材料の一部断面側面図及びICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【図3】 第1実施形態にかかるICチップの実装方法の圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。
【図4】 (A),(B)はそれぞれ第1実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記回路基板の側面図及び平面図である。
【図5】 (A),(B)はそれぞれ図4に続く従来例にかかるICチップの実装方法の圧着工程でのICチップと回路基板と接合材料の一部断面側面図及びICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【図6】 図5に続く従来例にかかるICチップの実装方法の圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。
【図7】 (A),(B)はそれぞれ本発明の第2実施形態にかかるICチップの実装方法の接合工程前のICチップの側面図及び平面図である。
【図8】 (A),(B)はそれぞれ第2実施形態にかかるICチップの実装方法の接合工程前の回路基板の側面図及び圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【図9】 第2実施形態にかかるICチップの実装方法の圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。
【図10】 (A)及び(B)は第2実施形態を説明するための従来例にかかる電子部品の実装方法の接合工程前のICチップの側面図及び裏面図である。
【図11】 (A)は図10に続く従来例にかかる電子部品の実装方法の接合工程前の回路基板の側面図であり、(B)は図10の従来例の圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【図12】 図11に続く従来例にかかる電子部品の実装方法の上記圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。
【図13】 (A)及び(B)は本発明の第3実施形態にかかるICチップの実装方法の接合工程前の上記回路基板の側面図及び平面図であり、(C)は上記圧着工程でのICチップと回路基板と接合材料の一部断面側面図である。
【図14】 上記第3実施形態にかかる上記ICチップの実装方法の上記接合工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。
【図15】 (A)及び(B)はそれぞれ上記第3実施形態を説明するための従来例にかかる電子部品の実装方法の接合工程前の上記回路基板の側面図及び平面図であり、(C)は上記従来例の圧着工程でのICチップと回路基板と接合材料の一部断面側面図である。
【図16】 図15の上記従来例の圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。
【図17】 (A)及び(B)はそれぞれ本発明の第4実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図である。
【図18】 上記第4実施形態にかかるICチップの実装方法の圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【図19】 上記第4実施形態にかかるICチップの実装方法の圧着工程でのICチップと回路基板と接合材料の一部断面側面図である。
【図20】 (A)及び(B)は上記第4実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図である。
【図21】 図20の従来例の圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【図22】 図20の従来例の圧着工程でのICチップと回路基板と接合材料の一部断面側面図である。
【図23】 (A)及び(B)はそれぞれ本発明の第5実施形態にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図である。
【図24】 上記第5実施形態にかかるICチップの実装方法の圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【図25】 (A)及び(B)はそれぞれ第5実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記ICチップの側面図及び裏面図である。
【図26】 図25の従来例の圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【図27】 (A),(B)はそれぞれ本発明の第6実施形態にかかるICチップの実装方法の接合工程前の回路基板の側面図及び平面図であり、(C)は圧着工程でのICチップと回路基板と接合材料の一部断面側面及び部分的に拡大した一部断面側面図である。
【図28】 第6実施形態にかかるICチップの実装方法の圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。
【図29】 (A),(B)はそれぞれ第6実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の上記回路基板の側面図及び平面図であり、(C)は上記従来例の圧着工程でのICチップと回路基板と接合材料の一部断面側面である。
【図30】 図29の従来例の圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。
【図31】 (A),(B)はそれぞれ本発明の第7実施形態にかかるICチップの実装方法の接合工程前の回路基板の側面図及び平面図であり、(C)は圧着工程でのICチップと回路基板と接合材料の一部断面側面である。
【図32】 圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【図33】 (A),(B)は第7実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の回路基板の側面図及び平面図であり、(C)は圧着工程でのICチップと回路基板と接合材料の一部断面側面である。
【図34】 図33の従来例の圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【図35】 (A),(B)はそれぞれ本発明の第8実施形態にかかるICチップの実装方法の接合工程前の回路基板の側面図及び平面図である。
【図36】 (A),(B)はそれぞれ第8実施形態にかかるICチップの実装方法の圧着工程でのICチップと回路基板と接合材料の一部断面側面及び一部拡大断面側面図である。
【図37】 圧着工程での接合材料の流動状態を示し、ICチップを透視して回路基板上での接合材料の動きを示す平面図である。
【図38】 第7実施形態を説明するための比較例にかかるICチップの実装方法の圧着工程でのICチップと回路基板と接合材料の一部拡大断面側面である。
【図39】 第7実施形態を説明するための比較例にかかるICチップの実装方法の圧着工程でのICチップと回路基板と接合材料の一部拡大断面側面である。
【図40】 (A),(B)はそれぞれ本発明の第9実施形態にかかるICチップの実装方法の接合工程前の回路基板の側面図及び平面図である。
【図41】 (A),(B)はそれぞれ第9実施形態にかかるICチップの実装方法の圧着工程でのICチップと回路基板と接合材料の一部断面側面及び一部拡大断面側面図である。
【図42】 本発明の第10実施形態にかかるICチップの実装方法の接合工程前の回路基板の平面図である。
【図43】 第10実施形態にかかるICチップの実装方法の圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。
【図44】 第10実施形態を説明するための従来例にかかるICチップの実装方法の接合工程前の回路基板の平面図である。
【図45】 図44の従来例の圧着工程でのICチップと回路基板と接合材料の部分的に拡大した一部断面側面図である。
【図46】 上記実施形態においてダミーバンプの配置箇所を説明するための説明図である。
【図47】 (A),(B),(C),(D),(E),(F),(G)はそれぞれ上記実施形態における実装方法において、ワイヤボンダーを用いたICチップのバンプ形成工程を示す説明図である。
【図48】 (A),(B),(C),(D),(E)はそれぞれ上記実施形態においてICチップの実装方法の一例としてノンスタッドバンプ(NSD)形式の実装方法を仕様する場合を示す説明図である。
【図49】 (F),(G)はそれぞれ図27に続く上記実施形態においてICチップの実装方法を示す説明図である。
【図50】 (H),(I),(J)はそれぞれ図28に続く上記実施形態においてICチップの実装方法を示す説明図である。
【図51】 (A),(B),(C)はそれぞれ上記実施形態にかかる実装方法において、回路基板とICチップの接合工程を示す説明図である。
【図52】 (A),(B)はそれぞれ本発明の第2実施形態の変形例にかかるICチップの実装方法の接合工程前のICチップの側面図及び平面図である。
【符号の説明】
1,1−1,1−2,1−3,1−4,1−5,1−6,1−7,1−8,1−9,1−10…ICチップ、2…バンプ、3…ダミーバンプ、4…ICチップの電極、5…接合材料、6,6−1,6−2,6−3,6−4,6−5,6−6,6−7,6−8,6−9,6−10…回路基板、6a−1,6a−2,6a−3,6a−4,6a−5,6a−6,6a−7,6a−8,6a−9,6a−10…回路基板のICチップ接合領域、7…回路基板の電極、8…押圧部材、10…基台、23A…ダミーバンプ状の突部、303,313…ダミー電極、309…パッシベーション膜、319,329,339,356,360…有機膜、320…四角形枠領域、340…接合に必要な接合部を含む領域、345…ダム部、348…上側の有機膜、349…下側の有機膜、355…凸部、369…メッシュ状の電極、395…ハガレ部分。
Claims (35)
- 少なくとも樹脂を含む接合材料(5)を回路形成体(6)又は電子部品(1)に供給する工程と、
上記電子部品の接合面の複数の凸状電極(4,2)と上記回路形成体の四角形の電子部品接合領域の電極(7)とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記凸状電極と上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、上記回路形成体の上記電子部品接合領域で上記接合材料が不均一に流出する部分であってかつ上記回路形成体の上記四角形の電子部品接合領域の一列に配列された隣接電極間の間隔が他の隣接電極間の間隔より大きい広幅間隔部分に備えられることにより上記隣接電極と大略等間隔に配置されかつ上記電極と形状が大略同一でありかつ電気的接合を必要としない凸部(313)である接合材料流動規制部材(303,313,319,329,339,355,369,360)により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制することにより上記電子部品接合領域の全体において上記接合材料が大略均一に分布保持されるようにしたことを特徴とする電子部品の実装方法。 - 少なくとも樹脂を含む接合材料(5)を回路形成体(6)又は電子部品(1)に供給する工程と、
上記電子部品の接合面の複数の電極(4)上の複数のバンプ(2)と上記回路形成体の四角形の電子部品接合領域の電極(7)とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、上記回路形成体の上記電子部品接合領域で上記接合材料が不均一に流出する部分であってかつ上記回路形成体の上記四角形の電子部品接合領域の一列に配列された隣接電極間の間隔が他の隣接電極間の間隔より大きい広幅間隔部分に備えられることにより上記隣接電極と大略等間隔に配置されかつ上記電極と形状が大略同一でありかつ電気的接合を必要としない凸部(313)である接合材料流動規制部材(303,313,319,329,339,355,369,360)により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制することにより上記電子部品接合領域の全体において上記接合材料が大略均一に分布保持されるようにしたことを特徴とする電子部品の実装方法。 - 上記接合材料流動規制部材は、上記回路形成体の上記四角形の上記電子部品接合領域のうち対向する2対の辺のそれぞれに上記複数のバンプが形成されている場合にバンプが無いコーナー部に対応する上記回路形成体の上記電子部品接合領域のコーナー部に備えられかつ電気的接合を必要としない第2の凸部(303,360)をさらに備えており、上記本圧着工程において、上記第2の凸部により、上記コーナー部における上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する請求項2に記載の電子部品の実装方法。
- 上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制することにより、上記電子部品接合領域の全体において上記接合材料が大略均一に分布保持されるとともに上記電子部品の側面を覆うフィレットを形成する請求項1又は2に記載の電子部品の実装方法。
- 上記接合材料流動規制部材である上記凸部は、上記接合工程において、上記電子部品側の電気的に接続不要なダミーバンプ(3)である請求項3に記載の電子部品の実装方法。
- 上記本圧着工程において、上記接合材料流動規制部材とは別の第2の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域の外側及び上記電子部品接合領域の周辺部に配置された有機膜(319)により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する請求項2,3,5のいずれか1つに記載の電子部品の実装方法。
- 上記接合工程前に、上記接合材料流動規制部材とは別の第3の接合材料流動規制部材としての有機膜(319)が、上記回路形成体の上記電子部品接合領域の外側及び上記電子部品接合領域の周辺部に配置される流動規制部材配置工程をさらに備える請求項2,3,5のいずれか1つに記載の電子部品の実装方法。
- 上記本圧着工程において、上記回路形成体の上記四角形の上記電子部品接合領域のうち中央に一列の上記複数の電極が配置されている場合に上記接合材料流動規制部材とは別の第4の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域の外側から上記中央の一列の上記複数の電極の近傍までに配置されたソルダーレジストの膜(329)により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する請求項2,3,5〜7のいずれか1つに記載の電子部品の実装方法。
- 上記回路形成体の上記四角形の上記電子部品接合領域のうち中央に一列の上記複数の電極が配置されている場合に上記接合材料流動規制部材とは別の第5の接合材料流動規制部材としてのソルダーレジストの膜(329)が、上記回路形成体の上記電子部品接合領域の外側から上記中央の一列の上記複数の電極の近傍までに配置される流動規制部材配置工程をさらに備える請求項2,3,5〜7のいずれか1つに記載の電子部品の実装方法。
- 上記本圧着工程において、上記回路形成体の上記四角形の電子部品接合領域のうち対向する2辺にそれぞれ上記複数のバンプが列状に形成されている場合に、上記接合材料流動規制部材とは別の第6の接合材料流動規制部材として上記電子部品の上記電極と接合に必要な上記電極の接合部を除く、上記回路形成体の上記電子部品接合領域の外側及び上記電子部品接合領域の全面に配置された有機膜(339)により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する請求項2,3,5〜9のいずれか1つに記載の電子部品の実装方法。
- 上記回路形成体の上記四角形の接合領域のうち対向する2辺にそれぞれ上記複数のバンプが列状に形成されている場合に、上記接合材料流動規制部材とは別の第7の接合材料流動規制部材としての有機膜(339)が、上記電子部品の上記電極と接合に必要な上記電極の接合部を除く、上記回路形成体の上記電子部品接合領域の外側及び上記電子部品接合領域の全面に配置される流動規制部材配置工程をさらに備える請求項2,3,5〜9のいずれか1つに記載の電子部品の実装方法。
- 上記本圧着工程において、上記接合材料流動規制部材とは別の第8の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域の外側の周辺部に配置されたフィレット形成用凸部(345)により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制して上記電子部品の側面を覆うフィレットを形成する請求項2,3,5〜11のいずれか1つに記載の電子部品の実装方法。
- 上記接合材料流動規制部材とは別の第9の接合材料流動規制部材として備えられ、上記回路形成体の上記電子部品接合領域の外側の周辺部に配置されて上記電子部品の側面を覆うフィレットを形成するためのフィレット形成用凸部(345)により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制して上記電子部品の側面を覆う上記フィレットを形成する請求項2,3,5〜11のいずれか1つに記載の電子部品の実装方法。
- 上記フィレット形成用凸部(345)は1層以上の膜より構成されている請求項12又は13に記載の電子部品の実装方法。
- 上記フィレット形成用凸部(345)は、1層以上の基板ソルダーレジストの膜より構成されている請求項12又は13に記載の電子部品の実装方法。
- 上記フィレット形成用凸部(345)は、上記回路形成体の上記電極と同じ構成でかつ上記電極より厚いダミー電極より構成されている請求項12又は13に記載の電子部品の実装方法。
- 上記本圧着工程において、上記接合材料流動規制部材とは別の第10の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さの凸部(355,369)により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する請求項2,3,5〜16のいずれか1つに記載の電子部品の実装方法。
- 上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さの凸部(355,369)を備えるようにした請求項2,3,5〜16のいずれか1つに記載の電子部品の実装方法。
- 少なくとも樹脂を含む接合材料(5)を回路形成体(6)又は電子部品(1)に供給する工程と、
上記電子部品の接合面の複数の電極(4)上の複数のバンプ(2)と上記回路形成体の電子部品接合領域の電極(7)とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、接合材料流動規制部材(303,313,319,329,339,355,369,360)として上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さでかつ上記回路形成体の上記電子部品接合領域の電気的配線に関与しないメッシュ状のダミー電極(369)により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する電子部品の実装方法。 - 少なくとも樹脂を含む接合材料(5)を回路形成体(6)又は電子部品(1)に供給する工程と、
上記電子部品の接合面の複数の電極(4)上の複数のバンプ(2)と上記回路形成体の電子部品接合領域の電極(7)とが電気的に接触可能なように上記接合材料を介して上記電子部品と上記回路形成体とを位置決めする位置決め工程と、
加熱及び加圧で上記電子部品を熱圧着して、上記電子部品の上記電極上の上記バンプと上記回路形成体の上記電極とが電気的に接触した状態で上記電子部品の上記接合面と上記回路形成体との間の上記接合材料を硬化させる本圧着工程とを備え、
上記本圧着工程において、接合材料流動規制部材(303,313,319,329,339,355,369,360)として上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さでかつ上記回路形成体の上記電子部品接合領域の電気的配線に関与せずかつ上記接合材料が貫通可能な貫通穴(369h)を有するダミー電極(369)により、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する電子部品の実装方法。 - 請求項1〜20のいずれか1つに記載の電子部品の実装方法により製造された電子部品実装体。
- 電子部品(1)の接合面の複数の電極(4)の複数のバンプ(2)が回路形成体(6)の四角形の電子部品接合領域の電極(7)に電気的に接触し、上記電子部品と上記回路形成体との間に少なくとも樹脂を含む接合材料(5)が介在し、
上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材(303,313,319,329,339,355,369,360)が、上記回路形成体の上記四角形の電子部品接合領域の一列に配列された隣接電極間の間隔が他の隣接電極間の間隔より大きい広幅間隔部分に備えられ、上記隣接電極と大略等間隔に配置されかつ上記電極と形状が大略同一でありかつ電気的に接続されない凸部(313)であることを特徴とする電子部品実装体。 - 上記接合材料流動規制部材は、上記回路形成体の上記四角形の上記電子部品接合領域のうち対向する2対の辺のそれぞれに上記複数のバンプが形成されている場合にバンプが無いコーナー部に対応する上記回路形成体の上記電子部品接合領域のコーナー部に、電気的接合を必要とせず、かつ、上記コーナー部における上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する凸部(303,360)をさらに備える請求項22に記載の電子部品実装体。
- 上記電子部品接合領域の全体において上記接合材料が大略均一に分布保持されるとともに上記電子部品の側面を覆うフィレットが形成されている請求項22に記載の電子部品実装体。
- 上記接合材料流動規制部材である上記凸部は、上記電子部品側の電気的に接続不要なダミーバンプ(3)である請求項23に記載の電子部品実装体。
- 上記接合材料流動規制部材とは別の第11の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域の外側及び上記電子部品接合領域の周辺部に、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する有機膜(319)を備える請求項22〜25のいずれか1つに記載の電子部品実装体。
- 上記回路形成体の上記四角形の上記電子部品接合領域のうち中央に一列の上記複数の電極が配置されている場合に上記接合材料流動規制部材とは別の第12の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域の外側から上記中央の一列の上記複数の電極の近傍までの部分に、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制するソルダーレジストの膜(329)を備える請求項22〜26のいずれか1つに記載の電子部品実装体。
- 上記回路形成体の上記四角形の接合領域のうち対向する2辺にそれぞれ上記複数のバンプが列状に形成されている場合に、上記接合材料流動規制部材とは別の第13の接合材料流動規制部材として上記電子部品の上記電極と接合に必要な上記電極の接合部を除く、上記回路形成体の上記電子部品接合領域の外側及び上記電子部品接合領域の全面に、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する有機膜(339)を備える請求項22〜27のいずれか1つに記載の電子部品実装体。
- 上記接合材料流動規制部材とは別の第14の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域の外側の周辺部に、上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制して上記電子部品の側面を覆うフィレットを形成するフィレット形成用凸部(345)を備える請求項22〜28のいずれか1つに記載の電子部品実装体。
- 上記フィレット形成用凸部(345)は1層以上の膜より構成されている請求項29に記載の電子部品実装体。
- 上記フィレット形成用凸部(345)は、1層以上の基板ソルダーレジストの膜より構成されている請求項29に記載の電子部品実装体。
- 上記フィレット形成用凸部(345)は、上記回路形成体の上記電極と同じ構成でかつ上記電極より厚いダミー電極より構成されている請求項29に記載の電子部品実装体。
- 上記接合材料流動規制部材とは別の第15の接合材料流動規制部材として上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さでかつ上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する凸部(355,369)を備える請求項22〜32のいずれか1つに記載の電子部品実装体。
- 電子部品(1)の接合面の複数の電極(4)の複数のバンプ(2)を回路形成体(6)の電子部品接合領域の電極(7)に電気的に接触した状態で、少なくとも樹脂を含む接合材料(5)を介して上記電子部品を上記回路形成体に接合させることにより構成される電子部品実装体であって、
上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材(303,313,319,329,339,355,369,360)を、上記回路形成体の上記電子部品接合領域で上記接合材料が不均一に流出する部分に備え、
上記接合材料流動規制部材は、上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さでかつ上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制しかつ上記回路形成体の上記電子部品接合領域の電気的配線に関与しないメッシュ状のダミー電極(369)である電子部品実装体。 - 電子部品(1)の接合面の複数の電極(4)の複数のバンプ(2)を回路形成体(6)の電子部品接合領域の電極(7)に電気的に接触した状態で、少なくとも樹脂を含む接合材料(5)を介して上記電子部品を上記回路形成体に接合させることにより構成される電子部品実装体であって、
上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制する接合材料流動規制部材(303,313,319,329,339,355,369,360)を、上記回路形成体の上記電子部品接合領域で上記接合材料が不均一に流出する部分に備え、
上記接合材料流動規制部材は、上記回路形成体の上記電子部品接合領域内で上記接合材料が不均一な流動を示す領域に、上記電極と大略同一厚さでかつ上記回路形成体の上記電子部品接合領域の周辺部側への上記接合材料の流動を規制しかつ上記回路形成体の上記電子部品接合領域の電気的配線に関与せずかつ上記接合材料が貫通可能な貫通穴(369h)を有するダミー電極(369)である電子部品実装体。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326879A JP4041649B2 (ja) | 2000-10-26 | 2000-10-26 | 電子部品の実装方法及び電子部品実装体 |
CNB018112951A CN1278402C (zh) | 2000-06-16 | 2001-06-14 | 电子器件的封装方法及电子器件封装体 |
US10/311,476 US7355126B2 (en) | 2000-06-16 | 2001-06-14 | Electronic parts packaging method and electronic parts package |
KR10-2002-7016837A KR100468929B1 (ko) | 2000-06-16 | 2001-06-14 | 전자부품의 실장 방법 및 전자부품 실장체 |
PCT/JP2001/005050 WO2001097277A1 (fr) | 2000-06-16 | 2001-06-14 | Procede d'encapsulation de pieces electroniques et une telle encapsulation |
TW090114601A TWI226085B (en) | 2000-06-16 | 2001-06-15 | Mounting method of electronic component and electronic component forming-body |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000326879A JP4041649B2 (ja) | 2000-10-26 | 2000-10-26 | 電子部品の実装方法及び電子部品実装体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002134559A JP2002134559A (ja) | 2002-05-10 |
JP4041649B2 true JP4041649B2 (ja) | 2008-01-30 |
Family
ID=18803996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000326879A Expired - Fee Related JP4041649B2 (ja) | 2000-06-16 | 2000-10-26 | 電子部品の実装方法及び電子部品実装体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4041649B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006196728A (ja) | 2005-01-14 | 2006-07-27 | Seiko Epson Corp | 電子部品、電気光学装置、及び電子機器 |
US7564536B2 (en) | 2005-11-08 | 2009-07-21 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
JP4828238B2 (ja) * | 2006-01-19 | 2011-11-30 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
JP2008205057A (ja) * | 2007-02-19 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP2009094353A (ja) * | 2007-10-10 | 2009-04-30 | Furukawa Electric Co Ltd:The | 半導体装置およびその製造方法 |
KR100924552B1 (ko) * | 2007-11-30 | 2009-11-02 | 주식회사 하이닉스반도체 | 반도체 패키지용 기판 및 이를 갖는 반도체 패키지 |
US8421979B2 (en) | 2008-07-28 | 2013-04-16 | Sharp Kabushiki Kaisha | Display panel and display device including the same |
JP5954075B2 (ja) * | 2012-09-21 | 2016-07-20 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
CN105259720B (zh) * | 2015-10-23 | 2018-11-27 | 深超光电(深圳)有限公司 | 阵列基板以及使用该阵列基板的显示面板 |
-
2000
- 2000-10-26 JP JP2000326879A patent/JP4041649B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002134559A (ja) | 2002-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
US7355126B2 (en) | Electronic parts packaging method and electronic parts package | |
JP3150347B2 (ja) | 回路基板への電子部品の実装方法及びその装置 | |
US7902678B2 (en) | Semiconductor device and manufacturing method thereof | |
US5133495A (en) | Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween | |
US20110139500A1 (en) | Electrical connecting method and electrically connected connection structure | |
US20120111616A1 (en) | Electronic-component-mounted wiring substrate and method of manufacturing the same | |
JP4041649B2 (ja) | 電子部品の実装方法及び電子部品実装体 | |
KR100701133B1 (ko) | 전기적 접속 장치 및 전기적 접속 방법 | |
JP2012164965A (ja) | 配線基板及びその製造方法 | |
JP4051570B2 (ja) | 半導体装置の製造方法 | |
JPH10112476A (ja) | 半導体装置の製造方法 | |
US8937256B2 (en) | Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component | |
JP2001223465A (ja) | プリント配線基板の接続方法及び接続構造 | |
JP2000260817A (ja) | 半導体装置およびその製造方法 | |
JP3741553B2 (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
JP2001127194A (ja) | フリップチップ型半導体装置及びその製造方法 | |
JP4287987B2 (ja) | 電子部品の実装方法及び電子部品実装体 | |
JP2003152022A (ja) | 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR101008824B1 (ko) | 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지 | |
JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
JP2002076208A (ja) | 半導体素子の実装構造及びその構造の表示装置並びにその製造方法 | |
JPH06140554A (ja) | 電子部品の引出しリードおよびその接合法 | |
JP2000208544A (ja) | ベアicチップおよび半導体装置 | |
JP2009016414A (ja) | 電子回路装置とこれを用いた電子機器、およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |