JP4016962B2 - 電気光学装置、電気光学装置の駆動方法 - Google Patents

電気光学装置、電気光学装置の駆動方法 Download PDF

Info

Publication number
JP4016962B2
JP4016962B2 JP2004084651A JP2004084651A JP4016962B2 JP 4016962 B2 JP4016962 B2 JP 4016962B2 JP 2004084651 A JP2004084651 A JP 2004084651A JP 2004084651 A JP2004084651 A JP 2004084651A JP 4016962 B2 JP4016962 B2 JP 4016962B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
electro
optical device
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004084651A
Other languages
English (en)
Other versions
JP2005004174A (ja
Inventor
利幸 河西
陽一 今村
徳郎 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004084651A priority Critical patent/JP4016962B2/ja
Priority to TW093111758A priority patent/TWI266275B/zh
Priority to KR1020040029840A priority patent/KR100677841B1/ko
Priority to US10/843,377 priority patent/US7714810B2/en
Priority to CN2008100813942A priority patent/CN101231820B/zh
Priority to CNB2004100447986A priority patent/CN100382129C/zh
Publication of JP2005004174A publication Critical patent/JP2005004174A/ja
Application granted granted Critical
Publication of JP4016962B2 publication Critical patent/JP4016962B2/ja
Priority to US12/219,511 priority patent/US8188943B2/en
Priority to US12/219,535 priority patent/US8130176B2/en
Priority to US13/454,864 priority patent/US8643573B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L55/00—Devices or appurtenances for use in, or in connection with, pipes or pipe systems
    • F16L55/02—Energy absorbers; Noise absorbers
    • F16L55/033—Noise absorbers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D19/00—Arrangement or mounting of refrigeration units with respect to devices or objects to be refrigerated, e.g. infrared detectors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Description

本発明は、電流により駆動される電流駆動素子を発光素子として用いた電気光学装置に関する。
近年、液晶を用いた表示装置（以下、ディスプレイという）は薄型表示装置として普及しつつある。このタイプのディスプレイは、ＣＲＴのディスプレイに比べて低消費電力で省スペースである。したがって、このようなディスプレイの利点を活かし、より低消費電力で、より省スペースのディスプレイを製造することが重要となる。
また、このようなタイプの表示装置に、液晶ではなく電流駆動型発光素子を用いて表示を行うものがある。この電流駆動型発光素子は、液晶とは異なり、電流が供給されることにより発光する自発光素子であるため、バックライトが不要であり、低消費電力化という市場の要求に対応することができる。さらに高い視野角、高いコントラスト比等の面で優れた表示性能を有している。このような電流駆動型発光素子の中でもＥＬ素子は、大面積化、高精細化、フルカラー化を図ることができるので、ディスプレイには特に適している。
このＥＬ素子の中でも、有機ＥＬ素子は、高い量子効率のため注目されている。
このような、有機ＥＬ素子を駆動する回路（画素回路）としては、例えば図１０（ａ）に示すようなものが提案されている。図１０（ｂ）は、図１０（ａ）の回路動作を示すタイミングチャートである。図１０（ａ）の画素回路は、２つのトランジスタ、すなわちＮ型トランジスタＴ８，Ｐ型トランジスタＴ９と、データ保持用の保持キャパシタＣと、有機ＥＬ素子１１とから構成されている。そして、ゲート線１２によってトランジスタＴ９のスイッチング動作を行ってデータ線から供給されたデータ信号Ｖｄａｔａを電荷として保持キャパシタＣに保持し、この保持キャパシタＣで保持された電荷によりトランジスタＴ８が導通状態となり、データ信号Ｖｄａｔａに対応する電流量が有機ＥＬ素子１１に供給され、有機ＥＬ素子１１が発光する（例えば、特許文献１）。
ＷＯ９８/３６４０７号公報
ところで、例えば、有機ＥＬ素子などのように電流駆動型素子は電圧よりも電流で制御するほうがより容易である。これは、有機ＥＬ素子は電流量に対して輝度が決定されるので、データ信号として電流を用いたほうがより制御が正確であるためである。さらに、例えば、Ｎ型、Ｐ型というように複数の極性を持つトランジスタの組み合わせによって画素回路を構成する場合、どちらか一方の極性のトランジスタのみで構成する場合に比べて、トランジスタの製造プロセスが複雑になる。そこで、本発明の目的の一つは、画素回路に供給するデータ信号として電流を用いることができ、なおかつ、画素回路の構成トランジスタの極性を統一させることにある。
さらに、トランジスタの製造プロセスによっては、トランジスタの極性としてＮ型しか実現できない場合がある。そこで、本発明の目的の一つは、画素回路を構成するトランジスタをすべてＮ型で統一することにある。
さらに、有機ＥＬ素子の製造プロセスによっては、有機ＥＬ素子の陰極を複数の画素回路間で共通構造にしなければならない場合がある。そこで、本発明の目的の一つは、有機ＥＬ素子の陰極を複数の画素回路間で共通化することにある。
さらに、画素回路を構成するトランジスタに、アモルファスシリコントランジスタが含まれている場合、画素回路の動作条件次第では、アモルファスシリコントランジスタの閾値電圧がシフトする場合がある。そこで、本発明の目的の一つは、画素回路にアモルファスシリコントランジスタを含む場合に、アモルファスシリコントランジスタの閾値電圧シフトを回復させる機能を設けることにある。
上記課題を解決するために、本発明の電気光学装置は、アクティブマトリクス駆動法によって駆動され、陽極と陰極を有する発光素子と前記発光素子の発光の階調を調節するための回路とをそれぞれ含む複数の単位回路がマトリクス状に配列された単位回路マトリクスと、前記単位回路マトリクスの行方向に沿って配列された単位回路群にそれぞれ接続された複数のゲート線と、前記単位回路マトリクスの列方向に沿って配列された単位回路群にそれぞれ接続された複数のデータ線とを備え、前記データ線を通じて前記単位回路に流れる電流の大きさに基づいて前記発光素子の発光の階調が制御され、前記単位回路に含まれる複数のトランジスタの極性がすべて同じであることを特徴とする。
これにより、単位回路に供給するデータ信号として電流を用いることができ、発光素子である有機ＥＬ素子の制御の高精度化が実現できる。さらに、単位回路に含まれるトランジスタの極性がすべて同一であるため、異なる極性のトランジスタを組み合わせるよりも製造プロセスの簡素化や製造歩留まりの向上が期待できる。
上述した電気光学装置において、前記単位回路に含まれる複数のトランジスタの極性はすべてＮ型であることが好ましい。
この場合は、Ｎ型のトランジスタしか用いることができない製造プロセスにおいても本発明が適用できることになる。そのため、トランジスタの製造プロセスにおける制約条件が少なくなることになり製造費用の削減が期待できる。
上述した電気光学装置において、前記発光素子の陰極は複数の前記単位回路間で共通接続されることが好ましい。
この場合は、有機ＥＬ素子の製造において、陰極を共通化しなければならない製造プロセスにおいても本発明を適用できる。したがって、有機ＥＬの製造プロセスにおける制約条件が少なくなることになり製造費用の削減が期待できる。
また、本発明の電気光学装置は、前記単位回路に含まれるトランジスタの動作状態を変化させる機能を持つ特性調整回路を備えることを特徴とする。
上述した電気光学装置において、前記特性調整回路は前記単位回路に含まれる所定トランジスタのソースとドレインの関係を入れ替える機能を持つことが好ましい。
この発明によれば、単位回路にアモルファスシリコントランジスタが含まれる場合において、そのトランジスタの閾値電圧シフトを回復させることが可能となる。
また、本発明の電気光学装置は、前記特性調整回路が電位固定回路を含み、前記電位固定回路が前記単位回路に含まれる所定トランジスタのゲートまたはソースまたはドレインのうち少なくとも一つの端子の電位を所定電位に固定する機能を有することを特徴とする。
これにより、単位回路にアモルファスシリコントランジスタが含まれる場合において、そのトランジスタの閾値電圧シフトを回復させることが可能となる。
上述した電気光学装置において、前記特性調整回路は電位固定回路を含み、前記電位固定回路は前記単位回路に含まれる所定トランジスタのゲートを該トランジスタのソースよりも低い電圧に設定する機能を有することが好ましい。
この発明によれば、単位回路にアモルファスシリコントランジスタが含まれる場合において、そのトランジスタの閾値電圧シフトを回復させることが可能となる。
上述した電気光学装置において、前記単位回路はアモルファスシリコントランジスタを含み、前記特性調整回路は前記アモルファスシリコントランジスタのソースとドレインの関係を入れ替える機能を有することが好ましい。
この場合は、アモルファスシリコントランジスタの閾値電圧シフトを回復させることが可能となる。
上述した電気光学装置において、前記単位回路はアモルファスシリコントランジスタを含み、前記電位固定回路は前記アモルファスシリコントランジスタのゲートまたはソースまたはドレインのうち少なくとも一つの端子の電位を所定電位に固定する機能を有することが好ましい。
この場合も、アモルファスシリコントランジスタの閾値電圧シフトを回復させることが可能となる。
上述した電気光学装置において、前記単位回路はアモルファスシリコントランジスタを含み、前記電位固定回路は前記アモルファスシリコントランジスタのゲートを該アモルファスシリコントランジスのソースよりも低い電圧に設定する機能を有することが好ましい。
この場合も、アモルファスシリコントランジスタの閾値電圧シフトを回復させることが可能となる。
また、本発明の電気光学装置は、前記単位回路内に前記有機ＥＬ素子の電流経路を遮断する電流遮断手段を備え、前記データ線を通じて前記単位回路に電流を流す期間のうちの少なくとも一部の期間において、前記電流遮断手段を活性状態に設定する機能を有することを特徴とする。
これにより、データ線を介して単位回路に電流を流す期間、すなわち、単位回路への電流書き込み期間において、電流書き込み経路から有機ＥＬ素子を排除することが可能となる。大きな寄生抵抗を持つ有機ＥＬ素子を電流書き込み経路から電気的に除外することで、電流書き込み動作に必要な時間を短縮できる。
また、本発明の電気光学装置は、前記単位回路内に前記有機ＥＬ素子の陽極と陰極との間を接続する短絡手段を備え、前記データ線を通じて前記単位回路に電流を流す期間のうちの少なくとも一部の期間において、前記短絡手段を活性状態に設定する機能を有することを特徴とする。
これにより、単位回路への電流書き込み期間において、電流書き込み経路の抵抗を小さくできるので、電流書き込み動作に必要な時間を短縮できる。
次に、本発明の電気光学装置の駆動方法は、陽極と陰極を有する発光素子と前記発光素子の発光の階調を調節するための回路とをそれぞれ含む複数の単位回路がマトリクス状に配列された単位回路マトリクスと、前記単位回路マトリクスの行方向に沿って配列された単位回路群にそれぞれ接続された複数のゲート線と、前記単位回路マトリクスの列方向に沿って配列された単位回路群にそれぞれ接続された複数のデータ線とを備え、アクティブマトリクス駆動法が用いられる電気光学装置を駆動するものであって、前記単位回路に含まれる複数のトランジスタの極性がすべて同じであり、前記データ線を通じて前記単位回路に流れる電流の大きさに基づいて前記発光素子の発光の階調が制御されることを特徴とする。
これにより、単位回路に供給するデータ信号として電流を用いることができ、有機ＥＬ素子の制御の高精度化が実現できる。さらに、単位回路に含まれる複数のトランジスタの極性がすべて同一であるため、異なる極性のトランジスタを組み合わせるよりも製造プロセスの簡素化や製造歩留まりの向上が期待できる。
また、本発明の電気光学装置の駆動方法は、特性調整回路を備え、前記特性調整回路が前記単位回路に含まれるトランジスタの動作状態を変化させることを特徴とする。
上述した電気光学装置の駆動方法において、前記特性調整回路は前記単位回路に含まれる所定トランジスタのソースとドレインの関係を入れ替えることが好ましい。
この発明によれば、単位回路にアモルファスシリコントランジスタが含まれる場合において、そのトランジスタの閾値電圧シフトを回復させることが可能となる。
上述した電気光学装置の駆動方法において、前記特性調整回路は電位固定回路を含み、前記電位固定回路は前記単位回路に含まれる所定トランジスタのゲートまたはソースまたはドレインのうち少なくとも一つの端子の電位を所定電位に固定することが好ましい。
この発明によれば、単位回路にアモルファスシリコントランジスタが含まれる場合において、そのトランジスタの閾値電圧シフトを回復させることが可能となる。
上述した電気光学装置の駆動方法において、前記特性調整回路は電位固定回路を含み、前記電位固定回路は前記単位回路に含まれるトランジスタのゲートを該トランジスタのソースよりも低い電圧に設定することが好ましい。
この発明によれば、単位回路にアモルファスシリコントランジスタが含まれる場合において、そのトランジスタの閾値電圧シフトを回復させることが可能となる。
上述した電気光学装置の駆動方法において、前記単位回路はアモルファスシリコントランジスタを含み、前記特性調整回路は前記アモルファスシリコントランジスタのソースとドレインの関係を入れ替えることが好ましい。
この場合は、アモルファスシリコントランジスタの閾値電圧シフトを回復させることが可能となる。
上述した電気光学装置の駆動方法において、前記単位回路はアモルファスシリコントランジスタを含み、前記電位固定回路は前記アモルファスシリコントランジスタのゲートまたはソースまたはドレインのうち少なくとも一つの端子の電位を所定電位に固定することが好ましい。
この場合も、アモルファスシリコントランジスタの閾値電圧シフトを回復させることが可能となる。
上述した電気光学装置の駆動方法において、前記特性調整回路は電位固定回路を含み、前記電位固定回路は前記単位回路に含まれるトランジスタのゲートを該トランジスタのソースよりも低い電圧に設定することが好ましい。
この場合も、アモルファスシリコントランジスタの閾値電圧シフトを回復させることが可能となる。
また、本発明の電気光学装置の駆動方法は、前記単位回路内に前記有機ＥＬ素子の電流経路を遮断する電流遮断手段を備え、前記データ線を通じて前記単位回路に電流を流す期間のうちの少なくとも一部の期間において、前記電流遮断手段を活性状態に設定することを特徴とする。
これにより、単位回路への電流書き込み期間において、電流書き込み経路から有機ＥＬ素子を電気的に除外することが可能となる。大きな寄生抵抗を持つ有機ＥＬ素子を電流書き込み経路から排除することで、電流書き込み動作に必要な時間を短縮できる。
また、本発明の電気光学装置の駆動方法は、前記単位回路内に前記有機ＥＬ素子の陽極と陰極との間を接続する短絡手段を備え、前記データ線を通じて前記単位回路に電流を流す期間のうちの少なくとも一部の期間において、前記短絡手段を活性状態に設定することを特徴とする。
これにより、単位回路への電流書き込み期間において、電流書き込み経路の抵抗を小さくできるので、電流書き込み動作に必要な時間を短縮できる。
（第１実施形態）
以下、本発明の実施の形態を図面に基づいて説明する。図１は、単位回路マトリクス１０００を示す図である。単位回路マトリクス１０００は、マトリクス状に配列された複数の単位回路１０１を有している。単位回路１０１のマトリクスには、その列方向に沿って伸びる複数のデータ線と、行方向に沿って伸びる複数のゲート線とがそれぞれ接続されている。
まず、第１実施形態を説明する。図２（ａ）は、第１実施形態における電気光学装置に設けられる単位回路、すなわち画素回路の構成を示す回路図である。画素回路１０１は、陽極と陰極を有する発光素子である有機ＥＬ素子１と、前記有機ＥＬ素子１の発光の階調を調節するための回路を構成するトランジスタＴ１，Ｔ２，Ｔ３，Ｔ４と、前記画素回路の行方向に沿って接続されるゲート線と、前記画素回路の列方向に沿って接続されるデータ線４と、を備えている。データ保持用の保持キャパシタＣは、前記データ線から供給される電流に応じてトランジスタＴ１のゲート／ソース間電圧を保持するためのものである。ここで、ゲート線は、２本のサブゲート線２，３を含んでいる。
画素回路１０１は、データ線４に流れる電流値に応じて有機ＥＬ素子１の階調を調節する電流プログラム回路である。具体的には、この画素回路１０１は、有機ＥＬ素子１の他に、第１のトランジスタＴ１，第２のトランジスタＴ２，第３のトランジスタＴ３，第４のトランジスタＴ４と、保持キャパシタＣとを有している。保持キャパシタＣは、データ線４を介して供給されたデータ信号に応じた電荷を保持し、これによって、有機ＥＬ素子１の発光の階調を調節するためのものである。すなわち、保持キャパシタＣは、データ線４に流れる電流に応じた電圧を保持する電圧保持手段に相当する。有機ＥＬ素子１は、フォトダイオードと同様の電流注入型（電流駆動型）の発光素子なので、ここではダイオードの記号で描かれている。
トランジスタＴ１のソースは有機ＥＬ素子１に接続されている。また、トランジスタＴ１のドレインは、トランジスタＴ４を介して電源電位ＶＤＤに接続されている。トランジスタＴ２のドレインは、トランジスタＴ３のソースと、トランジスタＴ４のソースと、トランジスタＴ１のドレインと、にそれぞれ接続されている。トランジスタＴ２のソースは、トランジスタＴ１のゲートに接続されている。保持キャパシタＣは、トランジスタＴ１のソースとゲートとの間に接続されている。トランジスタＴ３のドレインは、データ線４に接続されている。有機ＥＬ素子１は、トランジスタＴ１のソースと接地電位ＶＳＳとの間に接続されている。トランジスタＴ２，Ｔ３のゲートは、第１のサブゲート線２に共通に接続されている。また、トランジスタＴ４のゲートは、第２のサブゲート線３に接続されている。
トランジスタＴ２，Ｔ３は、保持キャパシタＣに電荷を蓄積する際に使用されるスイッチングトランジスタである。トランジスタＴ４は、有機ＥＬ素子１の発光期間においてオン状態に保たれるスイッチングトランジスタである。また、トランジスタＴ１は、有機ＥＬ素子１に流れる電流値を制御するための駆動トランジスタである。トランジスタＴ１の電流値は、保持キャパシタＣに保持される電荷量（蓄積電荷量）によって制御される。
図２（ｂ）は、画素回路１０１の通常の動作を示すタイミングチャートである。ここでは、第１のサブゲート線２の電圧値ｓｅｌ１と、第２のサブゲート線３の電圧値ｓｅｌ２と、データ線４の電流値Ｉｄａｔａと、有機ＥＬ素子１に流れる電流値ＩＥＬとが示されている。
駆動周期Ｔｃは、プログラミング期間Ｔｐｒと発光期間Ｔｅｌとを含んでいる。ここで、「駆動周期Ｔｃ」とは、電気光学装置におけるすべての有機ＥＬ素子１の発光階調が１回ずつ更新される周期を意味しており、いわゆるフレーム周期と同じものである。階調の更新は、１行分の画素回路群毎に行われ、駆動周期Ｔｃの間にＮ行分の画素回路群の階調が順次更新される。例えば、３０Ｈｚで全画素回路の階調が更新される場合には、駆動周期Ｔｃは約３３ｍｓである。
「プログラミング期間Ｔｐｒ」は、有機ＥＬ素子１の発光の階調を画素回路１０１内に設定する期間である。本明細書では、画素回路１０１への階調の設定を「プログラミング」と呼んでいる。例えば、駆動周期Ｔｃが約３３ｍｓであり、ゲート線の総数Ｎが４８０本である場合には、プログラミング周期Ｔｐｒは約６９μｓ（＝３３ｍｓ／４８０）以下になる。
プログラミング期間Ｔｐｒでは、まず、第２のサブゲート信号３をＬレベルに設定してトランジスタＴ４をオフ状態（閉状態）に保つ。次に、データ線４に発光階調に応じた電流値Ｉｄａｔａを流しながら、第１のサブゲート信号２をＨレベルに設定してトランジスタＴ２，Ｔ３をオン状態（開状態）にする。この電流値Ｉｄａｔａは、有機ＥＬ素子１の発光の階調に応じた値に設定されている。
保持キャパシタＣは、トランジスタＴ１（駆動トランジスタ）を流れる電流値Ｉｄａｔａに対応した電荷を保持した状態となる。この結果、トランジスタＴ１のゲート／ソース間には、保持キャパシタ１に記憶された電圧が印加される。なお、本明細書では、プログラミングに用いられるデータ信号の電流値Ｉｄａｔａを「プログラミング電流値Ｉｄａｔａ」と呼ぶ。
プログラミングが終了すると、第１のサブゲート信号２がＬレベルに設定されトランジスタＴ２，Ｔ３がオフ状態となり、また、データ線４に流れるデータ信号Ｉｄａｔａが停止される。
発光期間Ｔｅｌでは、第１のサブゲート信号２をＬレベルに維持してトランジスタＴ２，Ｔ３をオフ状態に保ったまま、第２のサブゲート信号３をＨレベルに設定してトランジスタＴ４をオン状態に設定する。保持キャパシタＣには、プログラミング電流値Ｉｄａｔａに対応した電圧が予め記憶されているので、トランジスタＴ１にはプログラミング電流値Ｉｄａｔａとほぼ同じ電流が流れる。従って、有機ＥＬ素子１にもプログラミング電流値Ｉｄａｔａとほぼ同じ電流が流れ、この電流値Ｉｄａｔａに応じた階調で発光する。
図３（ａ）は、第１実施形態における別の画素回路例である。図３（ａ）におけるトランジスタＴ１のソースは接地電位ＶＳＳに接続されている。また、トランジスタＴ１のドレインは、トランジスタＴ４を介して有機ＥＬ素子１に接続されている。トランジスタＴ２のドレインは、トランジスタＴ３のソースと、トランジスタＴ４のソースと、トランジスタＴ１のドレインと、にそれぞれ接続されている。トランジスタＴ２のソースは、トランジスタＴ１のゲートに接続されている。保持キャパシタＣは、トランジスタＴ１のソースとゲートとの間に接続されている。トランジスタＴ３のドレインは、データ線４に接続されている。有機ＥＬ素子１は、トランジスタＴ４のドレインと電源電位ＶＤＤとの間に接続されている。トランジスタＴ２，Ｔ３のゲートは、第１のサブゲート線２に共通に接続されている。また、トランジスタＴ４のゲートは、第２のサブゲート線３に接続されている。
トランジスタＴ２，Ｔ３は、保持キャパシタＣに電荷を蓄積する際に使用されるスイッチングトランジスタである。トランジスタＴ４は、有機ＥＬ素子１の発光期間においてオン状態に保たれるスイッチングトランジスタであると同時に、プログラミング期間Ｔｐｒにおいて有機ＥＬ素子１の電流経路を遮断する電流遮断手段としても機能する。また、トランジスタＴ１は、有機ＥＬ素子１に流れる電流値を制御するための駆動トランジスタである。トランジスタＴ１の電流値は、保持キャパシタＣに保持される電荷量（蓄積電荷量）によって制御される。
図３（ｂ）は、図３（ａ）の画素回路の動作を示すタイミングチャートであるが動作原理は図２（ａ）の画素回路と同様であるので説明は省略する。なお、図３（ａ）の画素回路は、プログラミング期間Ｔｐｒにおいて、Ｉｄａｔａの電流経路に有機ＥＬ素子１が含まれない点で図２（ａ）の画素回路と異なっている。この点は、Ｉｄａｔａの駆動負荷軽減に効果を発揮する。
図１１（ａ）は、第１実施形態における別の画素回路例である。図１１（ａ）におけるトランジスタＴ１のドレインは電源電位ＶＤＤに接続されている。また、トランジスタＴ１のソースは、トランジスタＴ３のドレインと、トランジスタＴ４のドレインと、にそれぞれ接続されている。トランジスタＴ２のドレインは、電源電位ＶＤＤに接続されている。トランジスタＴ２のソースは、トランジスタＴ１のゲートに接続されている。保持キャパシタＣは、トランジスタＴ１のソースとゲートとの間に接続されている。トランジスタＴ３のソースは、データ線４に接続されている。有機ＥＬ素子１は、トランジスタＴ４のソースと接地電位ＶＳＳとの間に接続されている。トランジスタＴ２，Ｔ３のゲートは、第１のサブゲート線２に共通に接続されている。また、トランジスタＴ４のゲートは、第２のサブゲート線３に接続されている。
トランジスタＴ２，Ｔ３は、保持キャパシタＣに電荷を蓄積する際に使用されるスイッチングトランジスタである。トランジスタＴ４は、有機ＥＬ素子１の発光期間においてオン状態に保たれるスイッチングトランジスタであると同時に、プログラミング期間Ｔｐｒにおいて有機ＥＬ素子１の電流経路を遮断する電流遮断手段である。また、トランジスタＴ１は、有機ＥＬ素子１に流れる電流値を制御するための駆動トランジスタである。トランジスタＴ１の電流値は、保持キャパシタＣに保持される電荷量（蓄積電荷量）によって制御される。
図１１（ｂ）は、図１１（ａ）の画素回路の動作を示すタイミングチャートであるが動作原理は図２（ａ）の画素回路と同様であるので説明は省略する。なお、図１１（ａ）の画素回路は、プログラミング期間Ｔｐｒにおいて、Ｉｄａｔａの電流経路に有機ＥＬ素子１が含まれない点で図２（ａ）の画素回路と異なっている。この点は、Ｉｄａｔａの駆動負荷軽減に効果を発揮する。
図１５（ａ）は、第１実施形態における別の画素回路例である。トランジスタＴ１のソースは有機ＥＬ素子１に接続されている。また、トランジスタＴ１のドレインは、トランジスタＴ４を介して電源電位ＶＤＤに接続されている。トランジスタＴ２のドレインは、トランジスタＴ３のソースと、トランジスタＴ４のソースと、トランジスタＴ１のドレインと、にそれぞれ接続されている。トランジスタＴ２のソースは、トランジスタＴ１のゲートに接続されている。トランジスタＴ１０のドレインは、トランジスタＴ１のソースと、有機ＥＬ素子１の陽極と、にそれぞれ接続されている。また、トランジスタＴ１０のソースは、有機ＥＬ素子１の陰極と、接地電位ＶＳＳと、にそれぞれ接続されている。保持キャパシタＣは、トランジスタＴ１のソースとゲートとの間に接続されている。トランジスタＴ３のドレインは、データ線４に接続されている。有機ＥＬ素子１は、トランジスタＴ１のソースと接地電位ＶＳＳとの間に接続されている。トランジスタＴ２，Ｔ３，Ｔ１０のゲートは、第１のサブゲート線２に共通に接続されている。また、トランジスタＴ４のゲートは、第２のサブゲート線３に接続されている。
トランジスタＴ２，Ｔ３は、保持キャパシタＣに電荷を蓄積する際に使用されるスイッチングトランジスタである。トランジスタＴ４は、有機ＥＬ素子１の発光期間においてオン状態に保たれるスイッチングトランジスタである。また、トランジスタＴ１は、有機ＥＬ素子１に流れる電流値を制御するための駆動トランジスタである。トランジスタＴ１の電流値は、保持キャパシタＣに保持される電荷量（蓄積電荷量）によって制御される。なお、トランジスタＴ１０はプログラミング期間Ｔｐｒにおいて有機ＥＬ素子１の陽極と陰極とを短絡させる短絡手段として機能する。
図１５（ｂ）は、図１５（ａ）画素回路の動作を示すタイミングチャートであるが動作原理は図２（ａ）の画素回路と同様であるので説明は省略する。なお、図１５（ａ）の画素回路では、プログラミング期間ＴｐｒにおいてトランジスタＴ１０がオン状態となるため、有機ＥＬ素子１の陽極と陰極とが短絡され、図２（ａ）に比べてＩｄａｔａ電流経路の総抵抗が小さくなる。これにより、Ｉｄａｔａの駆動負荷が軽減される。
ここで、図２（ａ）、図３（ａ）、図１１（ａ）、及び、図１５（ａ）に示す画素回路１０１は、データ信号としてプログラミング電流Ｉｄａｔａを用いている。さらに、画素回路１０１に含まれるトランジスタの極性がすべて統一されている。そのため、有機ＥＬ素子１の制御の高精度化が実現でき、さらに、異なる極性のトランジスタを組み合わせるよりも製造プロセスの簡素化や製造歩留まりの向上が期待できる。
また、図２（ａ）、図３（ａ）、図１１（ａ）、及び、図１５（ａ）に示す画素回路１０１に含まれるトランジスタの極性はすべてすべてＮ型のトランジスタとなっている。そのため、Ｎ型のトランジスタしか用いることができない製造プロセスにおいても、これらの画素回路が実現できる。したがって、トランジスタの製造プロセスにおける制約条件が少なくなることになり製造費用の削減が期待できる。
また、図２（ａ）、図１１（ａ）、及び、図１５（ａ）の場合、画素回路１０１に含まれる有機ＥＬ素子１の陰極が複数の画素回路１０１間で共通接続されている。そのため、有機ＥＬ素子１の製造において、陰極を共通化しなければならない製造プロセスにおいても、これらの回路が実現できる。したがって、有機ＥＬの製造プロセスにおける制約条件が少なくなることになり製造費用の削減が期待できる。また、図３（ａ）及び図１１（ａ）に示す画素回路１０１は、プログラミング期間Ｔｐｒにおいて、Ｉｄａｔａの電流経路に有機ＥＬ素子１が含まれない構成である。一般に、有機ＥＬ素子１は所定の抵抗値を持っており、その抵抗値はトランジスタのオン抵抗に比べて非常に大きな値となる場合がある。図３（ａ）及び図１１（ａ）に示す画素回路はＩｄａｔａの電流経路に有機ＥＬ素子１が含まれないので、電流経路の総抵抗を小さくできる。これは、図１５（ａ）にも同様に当てはまることであり、これらの画素回路を用いれば、Ｉｄａｔａの電流経路の両端にかける電圧を低電圧化できる。同時に、Ｉｄａｔａのプログラムにかかる時間の短縮が可能となる。
（第２実施形態）
次に、第２実施形態を説明する。図４（ａ）は、第２実施形態における電気光学装置に設けられる画素回路と特性調整回路の回路図である。図４（ａ）における画素回路１０１は第１実施形態を示した図２（ａ）と同一の構成になっている。
特性調整回路１０２は画素回路１０１に含まれるトランジスタのうち、少なくともトランジスタＴ１に対して機能する回路である。特性調整回路１０２は電源電位ＶＲＦと、スイッチとして機能する第５のトランジスタＴ５と、トランジスタＴ５のオン／オフを制御する信号ＲＦと、を含んでいる。トランジスタＴ５はＮ型でありトランジスタＴ５のゲートは信号ＲＦに、ソースはデータ線４に、ドレインは電源電位ＶＲＦに、それぞれ接続されている。なお、電源電位ＶＲＦは接地電位ＶＳＳ以下の電圧となるよう設定されている。また同時に、信号ＲＦ、及び、第１のサブゲート信号２、及び、第２のサブゲート信号３のＬレベルは電源電位ＶＲＦ以下に設定される。これにより、トランジスタＴ２，Ｔ３，Ｔ４，Ｔ５を確実なオフ状態に設定できるようになる。
図４（ｂ）は、図４（ａ）回路の動作を示すタイミングチャートである。ここでは、第１のサブゲート線２の電圧値ｓｅｌ１と、第２のサブゲート線３の電圧値ｓｅｌ２と、データ線４の電流値Ｉｄａｔａと、有機ＥＬ素子１に流れる電流値ＩＥＬと、信号ＲＦの電圧値と、が示されている。
駆動周期Ｔｃは、プログラミング期間Ｔｐｒと発光期間Ｔｅｌと調整期間Ｔｒｆとを含んでいる。ここで、「駆動周期Ｔｃ」と「プログラミング期間Ｔｐｒ」は、第１の実施の形態と同様であるが、新たに「調整期間Ｔｒｆ」が加わっている。調整期間Ｔｒｆは特性調整回路１０２が画素回路１０１に対して影響を与える期間である。
図４（ａ）の回路動作を説明する。プログラミング期間Ｔｐｒで、トランジスタＴ１のゲート／ソース間に電流値Ｉｄａｔａに応じた電圧が保持キャパシタＣに記憶される。次に、発光期間Ｔｅｌで有機ＥＬ素子１にプログラミング電流値Ｉｄａｔａとほぼ同じ電流が流れ、この電流値Ｉｄａｔａに応じた階調で発光する。プログラミング期間Ｔｐｒから発光期間Ｔｅｌまでは、トランジスタＴ５がオフ状態に設定されているため、特性調整回路１０２は画素回路１０１に対して影響を及ぼさない。その後、調整期間ＴｒｆではＩｄａｔａが停止し、トランジスタＴ２，Ｔ３，Ｔ５がすべてオン状態となり、トランジスタＴ１のゲートが電源電位ＶＲＦとなる。このとき、図４（ａ）のノードｑは有機ＥＬ素子１を介して接地電位ＶＳＳと接続されているので、ノードｑの電位は接地電位ＶＳＳ以上の値になっている。トランジスタＴ１のゲート、及び、ノードｐは接地電位ＶＳＳ以下の電位である電源電位ＶＲＦに設定されているので、結果としてトランジスタＴ１はオフ状態となる。トランジスタＴ１がオフ状態であるので、有機ＥＬ素子１は発光しないことになる。
ここで、電源電位ＶＲＦを接地電位ＶＳＳより低い電位にした場合、ノードｐとノードｑにおける電位の大小関係は、プログラミング期間Ｔｐｒ及び発光期間Ｔｅｌでは、ノードｐの電位＞ノードｑの電位、であるのに対し、調整期間Ｔｒｆでは、ノードｐの電位＜ノードｑの電位、となり、電位の大小関係が逆転することになる。すなわち、トランジスタＴ１のソース／ドレインが入れ替わることになる。例えば、画素回路１０１内のトランジスタＴ１がアモルファスシリコントランジスタの場合、トランジスタＴ１を継続的に直流状態で使用すると、一般的に閾値電圧がシフトしてしまう。これを防ぐ方法としては、トランジスタのソース／ドレインを入れ替える方法やトランジスタを定期的にオフ状態に設定する方法、等が知られている。図４（ａ）の回路によれば、トランジスタＴ１をアモルファスシリコントランジスタで構成した際に、トランジスタＴ１のソース／ドレインが入れ替わる駆動のため、閾値電圧シフトを回復させることが可能となる。
図５（ａ）は、第２実施形態における電気光学装置に設けられる別の回路例である。図５（ａ）の回路は、電位固定回路１０３以外の部分については図４（ａ）と同様の構成になっている。
電位固定回路１０３は画素回路１０１の所定ノードを電位固定する回路である。電位固定回路１０３はスイッチとして機能する第６のトランジスタＴ６を備え、トランジスタＴ６のゲートには接地電位ＶＳＳが供給されている。トランジスタＴ６はＮ型でありトランジスタＴ６のソース、及び、ドレインはトランジスタＴ１のソース、及び、ドレインに接続されている。なお、図５（ａ）回路の場合、電源電位ＶＲＦは、接地電位ＶＳＳよりもトランジスタＴ６の閾値電圧Ｖｔｈ（Ｔ６）だけ低い電位以下となるよう設定されている。また、図４（ａ）同様、信号ＲＦ、及び、第１のサブゲート信号２、及び、第２のサブゲート信号３のＬレベルは電源電位ＶＲＦ以下に設定される。これにより、トランジスタＴ２，Ｔ３，Ｔ４，Ｔ５を確実なオフ状態に設定できるようになる。なお、本明細書では、電位固定回路１０３が特性調整回路１０２の一部であるとして説明する。
図５（ｂ）は、図５（ａ）回路の動作を示すタイミングチャートである。ここでは、第１のサブゲート線２の電圧値ｓｅｌ１と、第２のサブゲート線３の電圧値ｓｅｌ２と、データ線４の電流値Ｉｄａｔａと、有機ＥＬ素子１に流れる電流値ＩＥＬと、信号ＲＦの電圧値と、が示されている。図４（ａ）同様、駆動周期Ｔｃは、プログラミング期間Ｔｐｒと発光期間Ｔｅｌと調整期間Ｔｒｆとを含んでいる。ここで、「駆動周期Ｔｃ」と「プログラミング期間Ｔｐｒ」は、図４（ａ）の回路と同様であるが、「調整期間Ｔｒｆ」の動作は図４（ａ）の回路と異なっている。
図５（ａ）の回路動作を説明する。プログラミング期間Ｔｐｒで、トランジスタＴ１のゲート／ソース間に電流値Ｉｄａｔａに応じた電圧が保持キャパシタＣに記憶される。次に、発光期間Ｔｅｌで有機ＥＬ素子１にプログラミング電流値Ｉｄａｔａとほぼ同じ電流が流れ、この電流値Ｉｄａｔａに応じた階調で発光する。プログラミング期間Ｔｐｒから発光期間Ｔｅｌまでは、トランジスタＴ５がオフ状態に設定されている。また、トランジスタＴ６のゲート電位はノードｐ、及び、ノードｑの電位以下であるためトランジスタＴ６がオフ状態になっている。そのため、電位固定回路１０３を含めた特性調整回路１０２は画素回路１０１に対して影響を及ぼさない。その後、調整期間ＴｒｆではＩｄａｔａが停止し、トランジスタＴ２，Ｔ３，Ｔ５がすべてオン状態となり、トランジスタＴ１のゲートが電源電位ＶＲＦとなる。このとき、図５（ａ）のノードｐはＶＳＳ−Ｖｔｈ（Ｔ６）以下の電位である電源電位ＶＲＦに設定されているので、トランジスタＴ６がオン状態となり、ノードｑが電源電位ＶＲＦに設定される。この状態ではトランジスタＴ１のゲート，ソース，ドレインがすべて電源電位ＶＲＦになるのでトランジスタＴ１はオフ状態となる。また、ノードｑがＶＳＳ−Ｖｔｈ（Ｔ６）以下の電位である電源電位ＶＲＦに設定されているので有機ＥＬ素子１は逆バイアス状態となり、発光しないことになる。
ここで、トランジスタＴ６のオン抵抗を考慮すると、ノードｐの電位はノードｑの電位よりも低くなるはずである。したがって、ノードｐとノードｑにおける電位の大小関係は、プログラミング期間Ｔｐｒ及び発光期間Ｔｅｌでは、ノードｐの電位＞ノードｑの電位、であるのに対し、調整期間Ｔｒｆでは、ノードｐの電位＜ノードｑの電位、となり、図４（ａ）の回路同様、電位の大小関係が逆転することになる。これにより、例えば、画素回路１０１内のトランジスタＴ１をアモルファスシリコントランジスタで構成した際に、トランジスタＴ１の閾値電圧シフトを回復させることが可能となる。
図４（ａ）の回路と異なっているのは、ノードｑが電源電位ＶＲＦに固定される点である。図４（ａ）回路の場合、ノードｑがフローティング状態になっているので、トランジスタＴ１に対して、ノードｐの電位＜ノードｑの電位、と確実に設定できないのに対し、図５（ａ）回路の場合、ノードｑが電源電位ＶＲＦになっているので、トランジスタＴ１に対して、ノードｐの電位＜ノードｑの電位、と確実に設定できる。そのため、トランジスタＴ１をアモルファスシリコントランジスタで構成した際に、図４（ａ）回路に比べて図５（ａ）回路の方が、トランジスタＴ１の閾値電圧シフトを回復させる効果が大きいと考えられる。
図６（ａ）は、第２実施形態における電気光学装置に設けられる別の回路例である。図６（ａ）の回路は、図４（ａ）の回路に対して特性調整回路１０２の構成が変更されている。また、図５（ａ）の回路とは異なり電位固定手段１０３が、そのまま特性調整回路１０２になっている。
電位固定回路１０３は図５（ａ）の回路同様、画素回路１０１の所定ノードを電位固定する回路である。電位固定回路１０３は電源電位ＶＲＦと、スイッチとして機能する第７のトランジスタＴ７と、トランジスタＴ７のオン／オフを制御する信号ＲＦと、を含んでいる。トランジスタＴ７はＮ型でありトランジスタＴ７のゲートは信号ＲＦに、ドレインはトランジスタＴ１のゲートに、ソースは電源電位ＶＲＦに、それぞれ接続されている。
図６（ｂ）は、図６（ａ）回路の動作を示すタイミングチャートである。ここでは、第１のサブゲート線２の電圧値ｓｅｌ１と、第２のサブゲート線３の電圧値ｓｅｌ２と、データ線４の電流値Ｉｄａｔａと、有機ＥＬ素子１に流れる電流値ＩＥＬと、信号ＲＦの電圧値と、が示されている。図４（ａ）、図５（ａ）同様、駆動周期Ｔｃは、プログラミング期間Ｔｐｒと発光期間Ｔｅｌと調整期間Ｔｒｆとを含んでいる。ここで、「駆動周期Ｔｃ」と「プログラミング期間Ｔｐｒ」は、図４（ａ）の回路と同様であるが、「調整期間Ｔｒｆ」の動作は図４（ａ）、図５（ａ）の回路と異なっている。
図６（ａ）の回路動作を説明する。プログラミング期間Ｔｐｒで、トランジスタＴ１のゲート／ソース間に電流値Ｉｄａｔａに応じた電圧が保持キャパシタＣに記憶される。次に、発光期間Ｔｅｌで有機ＥＬ素子１にプログラミング電流値Ｉｄａｔａとほぼ同じ電流が流れ、この電流値Ｉｄａｔａに応じた階調で発光する。プログラミング期間Ｔｐｒから発光期間Ｔｅｌまでは、トランジスタＴ７がオフ状態に設定されているため、特性調整回路１０２は画素回路１０１に対して影響を及ぼさない。その後、調整期間ＴｒｆではトランジスタＴ２，Ｔ３がオフ状態、トランジスタＴ７がオン状態となるので、トランジスタＴ１のゲートが電源電位ＶＲＦに設定される。電源電位ＶＲＦを十分低い電圧に設定すれば、トランジスタＴ１はオフ状態となり、有機ＥＬ素子１は発光しないことになる。
ここで、プログラミング期間Ｔｐｒ及び発光期間Ｔｅｌでは、トランジスタＴ１がオン状態であるのに対し、調整期間Ｔｒｆでは、トランジスタＴ１がオフ状態となり、トランジスタＴ１がオンとオフの両方の状態を持つことになる。これにより、例えば、トランジスタＴ１をアモルファスシリコントランジスタで構成した際に、トランジスタＴ１の閾値電圧シフトを回復させることが可能となる。また、電源電位ＶＲＦを調整することにより、トランジスタＴ１オフのバイアス状態を調節できるので、例えば、トランジスタＴ１のゲートをソースよりも低い電圧に設定することにより、閾値電圧シフトの効果的な回復が期待できる。
次に、第１実施形態における図３（ａ）回路を元にして第２実施形態を実現した回路を図７（ａ）、図８（ａ）、図９（ａ）に示す。図７（ａ）は図４（ａ）に対応し、図８（ａ）は図５（ａ）に対応し、図９（ａ）は図６（ａ）に対応する。なお、図８（ａ）の回路については、図５（ａ）におけるトランジスタＴ５と電源電位ＶＲＦが削除されている。これは、トランジスタＴ５と電源電位ＶＲＦがなくとも図５（ａ）と同等の効果が得られるためである。
図７（ａ）、図８（ａ）、図９（ａ）のタイミングチャートを、それぞれ、図７（ｂ）、図８（ｂ）、図９（ｂ）に示す。図７（ａ）、図８（ａ）、図９（ａ）の基本的な回路動作は、図４（ａ）、図５（ａ）、図６（ａ）と同様であるので説明は省略するが、図４（ａ）、図５（ａ）、図６（ａ）と同等の効果が期待できる。
次に、第１実施形態における図１１（ａ）回路を元にして第２実施形態を実現した回路を図１２（ａ）、図１３（ａ）、図１４（ａ）に示す。図１２（ａ）は図４（ａ）に対応し、図１３（ａ）は図５（ａ）に対応し、図１４（ａ）は図６（ａ）に対応する。なお、図１３（ａ）の回路については、図５（ａ）におけるトランジスタＴ５と電源電位ＶＲＦが削除されている。これは、トランジスタＴ５と電源電位ＶＲＦがなくとも図５（ａ）と同等の効果が得られるためである。
図１２（ａ）、図１３（ａ）、図１４（ａ）のタイミングチャートを、それぞれ、図１２（ｂ）、図１３（ｂ）、図１４（ｂ）に示す。図１２（ａ）、図１３（ａ）、図１４（ａ）の基本的な回路動作は、図４（ａ）、図５（ａ）、図６（ａ）と同様であるので説明は省略するが、図４（ａ）、図５（ａ）、図６（ａ）と同等の効果が期待できる。
次に、第１実施形態における図１５（ａ）回路を元にして第２実施形態を実現した回路を図１６（ａ）、図１７（ａ）、図１８（ａ）に示す。図１６（ａ）は図４（ａ）に対応し、図１７（ａ）は図５（ａ）に対応し、図１８（ａ）は図６（ａ）に対応する。なお、図１７（ａ）の回路については、図５（ａ）におけるトランジスタＴ５と電源電位ＶＲＦが削除されている。これは、トランジスタＴ５と電源電位ＶＲＦがなくとも図５（ａ）と同等の効果が得られるためである。
図１６（ａ）、図１７（ａ）、図１８（ａ）のタイミングチャートを、それぞれ、図１６（ｂ）、図１７（ｂ）、図１８（ｂ）に示す。図１６（ａ）、図１７（ａ）、図１８（ａ）の基本的な回路動作は、図４（ａ）、図５（ａ）、図６（ａ）と同様であるので説明は省略するが、図４（ａ）、図５（ａ）、図６（ａ）と同等の効果が期待できる。
上述した各実施例では、有機ＥＬ素子を用いた電気光学装置の例を説明したが、本発明は、有機ＥＬ素子以外の発光素子を用いた電気光学装置や表示装置にも適用可能である。例えば、駆動電流に応じて発光の階調が調整可能な他の種類の発光素子（ＬＥＤやＦＥＤなど）を有する装置にも適用することができる。
本発明における単位回路マトリクスを示す概略図。 本発明の第１実施形態を示す回路図とそのタイミング図の一例。 本発明の第１実施形態を示す回路図の変型例とそのタイミング図。 本発明の第２実施形態を示す回路図とそのタイミング図の一例。 本発明の第２実施形態を示す回路図の変型例とそのタイミング図の一例。 本発明の第２実施形態を示す回路図の変型例とそのタイミング図。 本発明の第２実施形態を示す回路図の変型例とそのタイミング図。 本発明の第２実施形態を示す回路図の変型例とそのタイミング図。 本発明の第２実施形態を示す回路図の変型例とそのタイミング図。 従来の画素回路を示す回路図とそのタイミング図の一例。 本発明の第１実施形態を示す回路図の変型例とそのタイミング図 本発明の第２実施形態を示す回路図の変型例とそのタイミング図。 本発明の第２実施形態を示す回路図の変型例とそのタイミング図。 本発明の第２実施形態を示す回路図の変型例とそのタイミング図 本発明の第１実施形態を示す回路図の変型例とそのタイミング図 本発明の第２実施形態を示す回路図の変型例とそのタイミング図。 本発明の第２実施形態を示す回路図の変型例とそのタイミング図。 本発明の第２実施形態を示す回路図の変型例とそのタイミング図
符号の説明
１、１１ 有機ＥＬ素子
２ 第１のサブゲート信号
３ 第２のサブゲート信号
４、１３ データ線
１２ ゲート線
１０１、２０１ 画素回路
１０２ 特性調整回路
１０３ 電位固定回路
１０００ 単位回路マトリクス

Claims (12)

  1. 複数のゲート線と、
    複数のデータ線と、
    前記複数のゲート線と前記複数のデータ線との各交差に対応して設けられた画素回路とを備えた電気光学装置であって、
    前記画素回路は、陽極と陰極を有する発光素子と前記発光素子の発光の階調を制御する回路とをそれぞれ含み、
    前記発光素子は、発光期間と該発光期間に続く調整期間とを含む駆動周期で駆動され、
    前記画素回路に含まれる駆動トランジスタのソースとドレインとの関係を入れ替える機能を持つ特性調整回路を備え、
    前記特性調整回路は、前記調整期間に前記駆動トランジスタのゲートに所定電位を供給することを特徴とする電気光学装置。
  2. 請求項１に記載の電気光学装置において、
    前記画素回路に含まれる複数のトランジスタの極性がすべてＮ型であることを特徴とする電気光学装置。
  3. 請求項２に記載の電気光学装置において、
    前記発光素子の陰極が複数の前記画素回路間で共通接続されることを特徴とする電気光学装置。
  4. 請求項１または２に記載の電気光学装置において、
    前記特性調整回路が電位固定回路を含み、前記電位固定回路が前記画素回路に含まれる前記駆動トランジスタのゲートまたはソースまたはドレインのうち少なくとも一つの端子の電位を前記所定電位に固定する機能を有することを特徴とする電気光学装置。
  5. 請求項１または２に記載の電気光学装置において、
    前記特性調整回路が電位固定回路を含み、前記電位固定回路が前記画素回路に含まれる前記駆動トランジスタのゲートを該トランジスタのソースよりも低い電圧に設定する機能を有することを特徴とする電気光学装置。
  6. 請求項１乃至５のいずれかに記載の電気光学装置において、
    前記駆動トランジスタはアモルファスシリコントランジスタであることを特徴とする電気光学装置。
  7. 請求項１乃至６のいずれかに記載の電気光学装置において、
    前記発光素子は有機ＥＬ素子であることを特徴とする電気光学装置。
  8. 複数のゲート線と、
    複数のデータ線と、
    前記複数のゲート線と前記複数のデータ線との各交差に対応して設けられた画素回路とを備えた電気光学装置の駆動方法であって、
    前記画素回路は、陽極と陰極を有する発光素子と前記発光素子の発光の階調を制御する回路とをそれぞれ含み、
    前記発光素子は、発光期間と該発光期間に続く調整期間とを含む駆動周期で駆動され、
    前記電気光学装置は前記画素回路に含まれる駆動トランジスタのソースとドレインとの関係を入れ替える機能を持つ特性調整回路を備え、
    前記特性調整回路は、前記調整期間に前記駆動トランジスタのゲートに所定電位を供給し、
    前記データ線を通じて前記画素回路に流れる電流の大きさに基づいて前記発光素子の発光の階調が制御されることを特徴とする電気光学装置の駆動方法。
  9. 請求項８に記載の電気光学装置の駆動方法において、
    前記画素回路に含まれる複数のトランジスタの極性がすべてＮ型であることを特徴とする電気光学装置の駆動方法。
  10. 請求項８または９に記載の電気光学装置の駆動方法において、
    前記特性調整回路が電位固定回路を含み、前記電位固定回路が前記画素回路に含まれる前記駆動トランジスタのゲートまたはソースまたはドレインのうち少なくとも一つの端子の電位を前記所定電位に固定することを特徴とする電気光学装置の駆動方法。
  11. 請求項８または９に記載の電気光学装置の駆動方法において、
    前記特性調整回路が電位固定回路を含み、前記電位固定回路が前記画素回路に含まれる前記駆動トランジスタのゲートを該トランジスタのソースよりも低い電圧に設定することを特徴とする電気光学装置の駆動方法。
  12. 請求項８乃至１１のいずれかに記載の電気光学装置の駆動方法において、
    前記駆動トランジスタはアモルファスシリコントランジスタであることを特徴とする電気光学装置の駆動方法。
JP2004084651A 2003-05-19 2004-03-23 電気光学装置、電気光学装置の駆動方法 Expired - Lifetime JP4016962B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2004084651A JP4016962B2 (ja) 2003-05-19 2004-03-23 電気光学装置、電気光学装置の駆動方法
TW093111758A TWI266275B (en) 2003-05-19 2004-04-27 Electro-optical apparatus and method of driving the electro-optical apparatus
KR1020040029840A KR100677841B1 (ko) 2003-05-19 2004-04-29 전기 광학 장치, 전기 광학 장치의 구동 방법
US10/843,377 US7714810B2 (en) 2003-05-19 2004-05-12 Electro-optical apparatus and method of driving the electro-optical apparatus
CN2008100813942A CN101231820B (zh) 2003-05-19 2004-05-18 电光装置、电光装置的驱动方法
CNB2004100447986A CN100382129C (zh) 2003-05-19 2004-05-18 电光装置、电光装置的驱动方法
US12/219,511 US8188943B2 (en) 2003-05-19 2008-07-23 Electro-optical apparatus and method of driving the electro-optical apparatus
US12/219,535 US8130176B2 (en) 2003-05-19 2008-07-23 Electro-optical apparatus and method of driving the electro-optical apparatus
US13/454,864 US8643573B2 (en) 2003-05-19 2012-04-24 Electro-optical apparatus and method of driving the electro-optical apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003140973 2003-05-19
JP2004084651A JP4016962B2 (ja) 2003-05-19 2004-03-23 電気光学装置、電気光学装置の駆動方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2007202627A Division JP4858350B2 (ja) 2003-05-19 2007-08-03 電気光学装置、電気光学装置の駆動方法
JP2007202628A Division JP4858351B2 (ja) 2003-05-19 2007-08-03 電気光学装置

Publications (2)

Publication Number Publication Date
JP2005004174A JP2005004174A (ja) 2005-01-06
JP4016962B2 true JP4016962B2 (ja) 2007-12-05

Family

ID=33566705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004084651A Expired - Lifetime JP4016962B2 (ja) 2003-05-19 2004-03-23 電気光学装置、電気光学装置の駆動方法

Country Status (5)

Country Link
US (4) US7714810B2 (ja)
JP (1) JP4016962B2 (ja)
KR (1) KR100677841B1 (ja)
CN (2) CN101231820B (ja)
TW (1) TWI266275B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961032B2 (en) * 2003-05-06 2005-11-01 Eastman Kodak Company Reducing the effects of shorts in pixels of an active matrix organic electroluminescent device
JP4016962B2 (ja) 2003-05-19 2007-12-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法
JP2004361753A (ja) * 2003-06-05 2004-12-24 Chi Mei Electronics Corp 画像表示装置
JP2005099715A (ja) 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
JP2005099714A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
US20060007070A1 (en) * 2004-06-02 2006-01-12 Li-Wei Shih Driving circuit and driving method for electroluminescent display
US7317433B2 (en) * 2004-07-16 2008-01-08 E.I. Du Pont De Nemours And Company Circuit for driving an electronic component and method of operating an electronic device having the circuit
TWI284869B (en) * 2004-10-22 2007-08-01 Au Optronics Corp Pixel of display
KR101209289B1 (ko) * 2005-04-07 2012-12-10 삼성디스플레이 주식회사 표시 패널과, 이를 구비한 표시 장치 및 구동 방법
WO2007010956A1 (ja) 2005-07-20 2007-01-25 Pioneer Corporation アクティブマトリクス型表示装置
JP4788216B2 (ja) * 2005-07-21 2011-10-05 コニカミノルタホールディングス株式会社 駆動装置および表示装置ならびに駆動装置および表示装置の駆動方法
US20070109284A1 (en) * 2005-08-12 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101209055B1 (ko) * 2005-09-30 2012-12-06 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR101282399B1 (ko) 2006-04-04 2013-07-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR100926591B1 (ko) 2007-07-23 2009-11-11 재단법인서울대학교산학협력재단 유기 전계 발광 표시 장치
GB2453372A (en) * 2007-10-05 2009-04-08 Cambridge Display Tech Ltd A pixel driver circuit for active matrix driving of an organic light emitting diode (OLED)
GB0721567D0 (en) * 2007-11-02 2007-12-12 Cambridge Display Tech Ltd Pixel driver circuits
US20090167644A1 (en) * 2007-12-28 2009-07-02 White Christopher J Resetting drive transistors in electronic displays
KR100916903B1 (ko) * 2008-04-03 2009-09-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20090106162A (ko) * 2008-04-04 2009-10-08 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 구동방법
US9384748B2 (en) 2008-11-26 2016-07-05 Electronics And Telecommunications Research Institute Unified Speech/Audio Codec (USAC) processing windows sequence based mode switching
US8247992B2 (en) * 2010-03-23 2012-08-21 Green Mark Technology Inc. LED driver circuit
TW201223318A (en) * 2010-11-24 2012-06-01 King Diode Technology Co Ltd Arrangement method of light emitting diodes
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
CN103943064A (zh) 2014-03-11 2014-07-23 京东方科技集团股份有限公司 关机控制方法及电路、驱动电路和amoled显示装置
US10181480B2 (en) 2016-06-24 2019-01-15 Samsung Display Co., Ltd. Thin film transistor substrate and display apparatus
JP6733361B2 (ja) 2016-06-28 2020-07-29 セイコーエプソン株式会社 表示装置及び電子機器
CN109272930B (zh) 2018-11-23 2020-04-24 上海天马有机发光显示技术有限公司 一种显示面板及显示装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347753A (ja) 1993-04-30 1994-12-22 Prime View Hk Ltd アモルファス・シリコン薄膜トランジスタ装置の閾値電圧を回復するための方法と装置
DE69528386T2 (de) * 1995-12-01 2004-07-22 Qinetiq Ltd. Abbildungssystem
JPH09260627A (ja) * 1996-03-18 1997-10-03 Sharp Corp 増幅型固体撮像装置
KR100585261B1 (ko) 1997-02-17 2006-06-02 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP3259774B2 (ja) 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
KR100347558B1 (ko) * 1999-07-23 2002-08-07 닛본 덴기 가부시끼가이샤 액정표시장치 및 그 구동방법
JP2003509728A (ja) * 1999-09-11 2003-03-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリックスｅｌディスプレイ装置
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
SG114502A1 (en) * 2000-10-24 2005-09-28 Semiconductor Energy Lab Light emitting device and method of driving the same
TW550530B (en) * 2000-10-27 2003-09-01 Semiconductor Energy Lab Display device and method of driving the same
KR100370286B1 (ko) 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
JP2002351401A (ja) * 2001-03-21 2002-12-06 Mitsubishi Electric Corp 自発光型表示装置
EP1405297A4 (en) * 2001-06-22 2006-09-13 Ibm OLED-POWER CONTROL CIRCUIT PIXEL
JP2003043993A (ja) 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
US7012597B2 (en) * 2001-08-02 2006-03-14 Seiko Epson Corporation Supply of a programming current to a pixel
JP5070666B2 (ja) * 2001-08-24 2012-11-14 パナソニック株式会社 画素構成およびアクティブマトリクス型表示装置
JP4075505B2 (ja) 2001-09-10 2008-04-16 セイコーエプソン株式会社 電子回路、電子装置、及び電子機器
JP2003122303A (ja) * 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
US7808451B1 (en) * 2001-10-23 2010-10-05 Imaging Systems Technology, Inc. Organic electroluminescent display device method and apparatus
US20030103022A1 (en) * 2001-11-09 2003-06-05 Yukihiro Noguchi Display apparatus with function for initializing luminance data of optical element
JP2003208127A (ja) 2001-11-09 2003-07-25 Sanyo Electric Co Ltd 表示装置
JP2003186437A (ja) 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP3972359B2 (ja) * 2002-06-07 2007-09-05 カシオ計算機株式会社 表示装置
JP2004029247A (ja) * 2002-06-24 2004-01-29 Nippon Hoso Kyokai <Nhk> 発光素子の駆動回路及び画像表示装置
JP3970110B2 (ja) * 2002-06-27 2007-09-05 カシオ計算機株式会社 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
JP4016962B2 (ja) * 2003-05-19 2007-12-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法
TWI288900B (en) * 2004-04-30 2007-10-21 Fujifilm Corp Active matrix type display device

Also Published As

Publication number Publication date
CN1551085A (zh) 2004-12-01
CN101231820A (zh) 2008-07-30
US20080316151A1 (en) 2008-12-25
TW200504670A (en) 2005-02-01
TWI266275B (en) 2006-11-11
US20050007318A1 (en) 2005-01-13
CN101231820B (zh) 2010-06-16
US8188943B2 (en) 2012-05-29
US7714810B2 (en) 2010-05-11
KR100677841B1 (ko) 2007-02-02
US20120206508A1 (en) 2012-08-16
US8643573B2 (en) 2014-02-04
US8130176B2 (en) 2012-03-06
JP2005004174A (ja) 2005-01-06
CN100382129C (zh) 2008-04-16
KR20040100889A (ko) 2004-12-02
US20090184986A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
JP4016962B2 (ja) 電気光学装置、電気光学装置の駆動方法
JP5157467B2 (ja) 自発光型表示装置およびその駆動方法
JP5207581B2 (ja) 半導体装置または表示装置の駆動方法
JP5176522B2 (ja) 自発光型表示装置およびその駆動方法
JP5115180B2 (ja) 自発光型表示装置およびその駆動方法
US9881544B2 (en) Pixel circuit for AC driving, driving method and display apparatus
EP1291839B1 (en) Circuit for and method of driving current-driven device
US9460655B2 (en) Pixel circuit for AC driving, driving method and display apparatus
JP4082396B2 (ja) 電気光学装置、電子機器、データ線駆動回路、及び電源線駆動回路
US6992663B2 (en) Driving circuit of active matrix type light-emitting element
US9595226B2 (en) Pixel circuit for AC driving, driving method and display apparatus
JP3570394B2 (ja) アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
US20120007842A1 (en) Method and system for programming and driving active matrix light emitting device pixel having a controllable supply voltage
KR20040034439A (ko) 액티브형 발광 표시 장치
EP1416466A2 (en) Current supply device for a pixel of an active matrix light emitting display device
JP2010008522A (ja) 表示装置
JP5016953B2 (ja) 表示素子の駆動回路及び画像表示装置
JP5789585B2 (ja) 表示装置および電子機器
US8648776B2 (en) Display device, pixel circuit, and method for driving same
JP2007206515A (ja) 発光ダイオード駆動回路およびそれを用いたディスプレイ装置
JP4858350B2 (ja) 電気光学装置、電気光学装置の駆動方法
JP4858351B2 (ja) 電気光学装置
JP2005195777A (ja) アクティブマトリクス型発光表示パネルの駆動装置
KR101381823B1 (ko) 능동 유기 발광 다이오드 디스플레이
KR101151287B1 (ko) 유기전계 발광 디스플레이 장치 및 그 구동방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070910

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4016962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350