JP4014449B2 - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP4014449B2 JP4014449B2 JP2002151494A JP2002151494A JP4014449B2 JP 4014449 B2 JP4014449 B2 JP 4014449B2 JP 2002151494 A JP2002151494 A JP 2002151494A JP 2002151494 A JP2002151494 A JP 2002151494A JP 4014449 B2 JP4014449 B2 JP 4014449B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- conductive pattern
- transistor
- conductive
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明はブリッジ回路が内蔵された回路装置に関するものである。
【0002】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図10のように、プリント基板PSに実装される。
【0003】
またこのパッケージ型半導体装置61は、半導体チップ62の周囲を樹脂層63で被覆し、この樹脂層63から外部接続用のリード端子64が導出されたものである。しかし、このパッケージ型半導体装置61は、リード端子64が樹脂層63から外に出ていた。
【0004】
図11を参照して、パッケージ型半導体装置61等から成る回路の一例として、Hブリッジ回路がある。このHブリッジ回路もデジタル信号からアナログ信号を変換してスピーカーをドライブして音声を発生する回路として用いられ、小型化・薄型化が求められている。同図を参照して4つのトランジスタを有するHブリッジ回路の構成等を説明する。
【0005】
このHブリッジでは、TR1、TR2、TR3およびTR4の4つのトランジスタがブリッジ状に接続されており、TR1とTR3との接続点およびTR2とTR4との接続点から出力を取り出している。この出力間に負荷が設けられる。また、電源はTR1とTR2との接続点から供給されており、TR3とTR4との接続点にGNDが設けられている。
【0006】
上記のように構成されたHブリッジ回路の動作例を説明する。TR1、TR2、TR3およびTR4のゲート電極G1、G2、G3およびG4にはパルス信号が加えられる。G1とG4に加えられるパルス信号は同期しているので、TR1とTR4は同じタイミングでON−OFFの動作を行う。また、G2とG3に加えられるパルス信号は同期しているので、TR2とTR3は同じタイミングでON−OFFの動作を行う。更に、TR1およびTR4がON状態になるタイミングと、TR2およびTR3がON状態になるタイミングは異なっている。TR1およびTR4がON状態の場合、Vddから供給される電流は、Vdd→TR1→負荷→TR4→GNDと流れる。そして、TR2およびTR3がON状態の場合、Vddから供給される電流は、Vdd→TR2→負荷→TR3→GNDと流れる。
【0007】
上記した負荷としては、様々なものを採用することができるが、この負荷として例えばコイルおよびコンデンサからなるローパスフィルターを採用することができる。この場合、オーディオ信号をPWM変調したキャリヤ信号がG1〜G4に加えられる。そして、負荷に繋がれた上記ローパスフィルターでキャリア信号を除去することにより、増幅したオーディオ信号がスピーカーに出力される。
【0008】
図12を参照して、パッケージ型半導体装置61によりブリッジ回路を構成した場合について説明する。Hブリッジ回路の構成は、半導体チップが個別モールドされたパッケージ型半導体装置61を、プリント基板PS上に実装することで実現されていた。同図は、上述したパッケージ型半導体装置61の斜視図である。半導体チップ62は、ドレイン電極を下面にしてリード61Aのアイランド上
に固着されており、ゲート電極およびソース電極は、金属細線65を介して、リード64Bまたは64Cに接続されていた。また、パッケージ型半導体装置61の実装基板PSへの実装は、リード64A〜64Cを介して行われていた。従って、半導体チップ62は、金属細線65およびリード64を介して、実装基板PSと電気的・熱的に結合していた。
【0009】
【発明が解決しようとする課題】
しかしながら、上述したような半導体装置は以下のような問題点を有していた。
【0010】
第1に、図10に示す如く、ブリッジ回路を構成するTR1〜TR4の半導体素子は個々にパッケージ品として供給されており、パッケージから導出するリードを介して、基板に固着されていた。また、ブリッジ回路を構成する半導体素子TR1〜TR4は高周波でスイッチングを行うために、多量の熱が発生する。この半導体素子TR1〜TR4から発生する熱は、主にリードを介して外部に放出されていたが、リードによる放熱は充分ではない問題があった。
【0011】
第2に、半導体素子TR1〜TR4と実装基板上の導電路は、金属細線およびリードを介して電気的に繋がっており、素子間の距離が長くなっていた。このことから、導電路による寄生インダクタンスに流れる高周波電流により、多くの副射ノイズが発生してしまう問題があった。
【0012】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、ブリッジ回路を構成する半導体素子の放熱効果を向上させた混成集積回路装置を提供することにある。
【0013】
【課題を解決するための手段】
本発明は、4個のトランジスタを備え、前記トランジスタの接続点間より出力を取り出すHブリッジ回路が内蔵された回路装置に於いて、前記トランジスタと電気的に接続される導電パターンと、前記導電パターンの下面が露出した状態で前記導電パターンおよび前記トランジスタを被覆する絶縁性樹脂とを有し、前記導電パターンは、前記トランジスタの第1主電極が上面に固着された第1の導電パターンと、前記第1の導電パターンどうしの間に設けられて、前記トランジスタの第2主電極または制御電極と接続された第2の導電パターンとを含み、4個の前記トランジスタの各々は、平面的に四角形形状の前記回路装置の4隅に配置され、前記トランジスタの下方の領域の前記第1の導電パターンから、前記Hブリッジ回路の出力を取り出すことを特徴とする。
【0014】
【0015】
【0016】
【0017】
【0018】
【0019】
【0020】
【発明の実施の形態】
(実施例:混成集積回路装置10の構成)
図1を参照して、本発明の混成集積回路装置10の構成等を説明する。図1(A)は混成集積回路装置10の平面図であり、図1(B)は混成集積回路装置10の断面図である。
【0021】
図1(A)および図1(B)を参照して、混成集積回路装置10は次のような構成を有する。即ち、4個のMOSトランジスタTR1、TR2、TR3およびTR4をHブリッジ状に接続し、各組のMOSトランジスタの接続点の間より出力を取り出すブリッジ回路を内蔵した混成集積回路装置に於いて、前記各MOSトランジスタを固着する第1の導電パターン11、12、13および14と前記各MOSトランジスタとを被覆して一体に支持する絶縁性樹脂17と、絶縁性樹脂17の裏面より露出する第1の導電パターン11、12、13および14に設けた第1外部電極21、22、23および24等から混成集積回路装置10は構成されている。そして、接続点J1、J2は第1の外部電極21、22、23および24より直接取り出されている。このような各構成要素を以下にて説明する。
【0022】
第1の導電パターン11、12、13および14は銅箔等の金属から成り、裏面を露出させて絶縁性樹脂17に埋め込まれている。第1の導電パターン11、12、13および14は混成集積回路装置10の4隅に4個が配置されており、その2辺は外形となっている。各々の第1の導電パターン11、12、13および14にはMOSトランジスタTR1〜TR4が実装されている。第1の導電パ
ターン11、12、13および14は、内部に構成される回路に応じてその形状を変形させることもできる。例えば、同平面図に示すように、金属細線16のボンディングパッドとなる領域を確保するために、第1の導電パターンを局所的に横方向に延在させることもできる。すなわち、第1の導電パターン11、12、13および14の形状は同一でなくても良い。また、ここでは第1の導電パターン11と、もう1つの第1の導電パターン12は連続しており電気的に結合している。しかしながら、混成集積回路装置10が実装される基板側で、第1の導電パターン11と、もう1つの第1の導電パターン12を電気的に接続する場合は、混成集積回路装置10内部で第1の導電パターン同士を電気的に分離させることができる。ここで、第1の導電パターン11、12、13および14の裏面には、斜線のハッチングで示す半田等のロウ材から成る第1の外部電極21、22、23および24が形成される。
【0023】
第2の導電パターン15は、上記した第1の導電パターンと同じく、銅等の金属から成り、裏面を露出させて絶縁性樹脂17に埋め込まれている。第2の導電パターン15は、第1の導電パターン11、12、13および14の間に設けられている。第2の導電パターン15は、金属細線16を介して、第1の導電パターン上に実装されたMOSトランジスタTR1〜TR4のゲート電極またはソース電極と電気的に接続されている。具体的には、混成集積回路装置10内部には5つの第2の導電パターン15が設けられている。そして、4つの第2の導電パターン15は、MOSトランジスタTR1〜TR4のゲート電極と金属細線16を介して電気的に接続されている。また、残りの1つの第2の導電パターン15は、MOSトランジスタTR3およびTR4のソース電極と金属細線16を介して接続されており、接地電位として働く導電パターンである。ここで、第2の導電パターン15の裏面には、斜線のハッチングで示す半田等のロウ材から成る第2の外部電極25が形成される。
【0024】
MOSトランジスタTR1、TR2、TR3およびTR4は、4隅に1個ずつ配置される。ここでは、個々のMOSトランジスタTR1、TR2、TR3およびTR4は、ドレイン電極を下面にして、各々が第1の導電パターン11、12、13および14に実装されている。そして、MOSトランジスタTR1、TR2、TR3およびTR4のゲート電極は、金属細線16を介して、第2の導電パ
ターン15と接続されている。MOSトランジスタTR1のソース電極は、金属細線16を介して、MOSトランジスタTR3が実装されている第1の導電パターン13と接続されている。そして、MOSトランジスタTR2のソース電極は、金属細線16を介して、MOSトランジスタTR4が実装されている第1の導電パターン14と接続されている。更に、MOSトランジスタTR3およびTR
4のソース電極は、共に金属細線16を介して、両MOSトランジスタの間に設けられた第2の導電パターン15と接続されている。なお、MOSトランジスタの実装は、半田やAgペースト等のロウ材を介して行われる。
【0025】
上記の説明では、混成集積回路装置10に内蔵されてブリッジ回路を構成する素子として、MOSトランジスタTR1〜TR4を採用した。しかしながら、MOSトランジスタの代替としてバイポーラトランジスタを使用することも充分可能である。
【0026】
絶縁性樹脂17は、第1及び第2の導電パターンの裏面を露出させて、全体を封止している。ここでは、MOSトランジスタ、金属細線16および導電パターンを封止している。絶縁性樹脂17の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。
【0027】
第1の外部電極21〜24は、第1の導電パターン11〜14の裏面に半田等のロウ材により設けられている。具体的には、第1の外部電極21〜24は、第1の導電パターン上に実装されるMOSトランジスタTR1〜TR4の下方に位置するように設けられている。そして、第1の外部電極21〜24の面的な大きさは、各々の上方に位置するMOSトランジスタTR1〜TR4の面的な大きさ
よりも大きく形成されている。従って、第1の外部電極21〜24の上に、重なるように、MOSトランジスタTR1〜TR4は配置されていると言える。更に、第1の外部電極21〜24の形状は、MOSトランジスタの形状と同じく、四角の形状となっており、各々は同じ大きさに形成されている。また、第1の外部電極23および24は、混成集積回路装置10の外部に設けられる負荷(図示せず)と電気的に接続する接続点となっている。更に、第1の外部電極21および22は、電源と電気的に接続されている。混成集積回路装置10に内蔵されるブリッジ回路の詳細に関しては、図2を参照して後述する。
【0028】
第2の外部電極25は、第2の導電パターン15の裏面に半田等のロウ材により設けられている。上述したように、第2の導電パターン15はMOSトランジスタTR1〜TR4のゲート電極またはソース電極に電気的に接続しているので、第2の外部電極25はMOSトランジスタTR1〜TR4のゲート電極またはソース電極と電気的に接続されている。図1(A)では、MOSトランジスタTR1〜TR4のゲート電極に接続している第2の外部電極25は、平面的に円形状となっていおり、その大きさは第1の外部電極よりも小さく形成されている。これは、これらの第2の外部電極25にはMOSトランジスタのゲート電極に加えられるパルス波が流れるので、第1の外部電極21〜24と比較すると、そこを流れる電流の値が小さいからである。なお、混成集積回路装置10の裏面に於いて、第1または第2の外部電極を設けない箇所は、ソルダーレジストで覆われる場合もある。
【0029】
図1(B)を参照して、実装基板30に実装された混成集積回路装置10の断面に関して説明する。同図に於いてハッチングが施された矢印は、MOSトランジスタから発生した熱の経路を示している。
【0030】
上記したような構成を有してHブリッジ回路を内蔵する混成集積回路装置10は、リフロー工程により実装基板30の導電路に実装されている。同図では、第1の外部電極23および24が、実装基板30上に形成された第1の導電路31に固着されている。そして、実装基板30上に形成された第1の導電路31は、Hブリッジ回路の出力先である負荷に接続されている。従って、混成集積回路装置10に内蔵されたHブリッジ回路の接続点は、第1の外部電極23および24から直接取り出されていると言える。
【0031】
MOSトランジスタTR3およびTR4は、ドレイン電極を下面にして固着されている。従って、MOSトランジスタTR3およびTR4が高速でスイッチングすることにより発生する熱は、図1(B)に示す矢印の方向に伝達する。具体的には、第1の導電パターン13、14と第1の外部電極23、24を介して、第1の導電路30、31に伝達して、外部に放出される。上記のことは、MOSトランジスタTR1およびTR2についても同様である。
【0032】
更に、MOSトランジスタTR1〜TR4は4隅に配置されており、その全てが、ドレイン電極を下面にして第1の導電パターン11〜14実装されているので、MOSトランジスタTR1〜TR4からの放熱は良好に放散される。従って放熱バランスが非常に良く、局所的な温度上昇を抑制することができる。
【0033】
更にまた、MOSトランジスタTR1〜TR4が実装される第1の導電パターン11〜14は、平面的に混成集積回路装置10の大部分を占めている。MOSトランジスタTR1〜TR4の放熱は、第1の導電パターン11〜14を介して行われる。従って、第1の導電パターン11〜14をこのように大きく形成することにより、MOSトランジスタTR1〜TR4から発生する放熱の経路を確保することができるので、放熱の効果を向上させることができる。
【0034】
図2を参照して、混成集積回路装置10内部に構成されるHブリッジ回路を説明する。
【0035】
このHブリッジ回路では、TR1、TR2、TR3およびTR4の4つのMOSトランジスタがブリッジ状に接続されており、TR1とTR3との接続点およびTR2とTR4との接続点から出力を取り出している。この出力間に負荷が設けられる。また、電源はTR1とTR2との接続点から供給されており、TR3とTR4との接続点にGNDが設けられている。
【0036】
本発明では、MOSトランジスタTR3およびTR4が実装される第1の導電パターン13、14の裏面に設けた第1の外部電極23、23から出力を取り出して、負荷に繋いでいる。そして、MOSトランジスタTR1およびTR2が実装される第1の導電パターン11、12の裏面に設けた第1の外部電極21、22から電源を供給している。
【0037】
上記のように構成されたHブリッジ回路の動作例を説明する。TR1、TR2、TR3およびTR4のゲート電極G1、G2、G3およびG4にはパルス信号が加えられる。G1とG4に加えられるパルス信号は同期しているので、TR1とTR4は同じタイミングでON−OFFの動作を行う。また、G2とG3に加えられるパルス信号は同期しているので、TR2とTR3は同じタイミングでON−OFFの動作を行う。更に、TR1およびTR4がON状態になるタイミングと、TR2およびTR3がON状態になるタイミングは異なっている。
【0038】
TR1およびTR4がON状態の場合、Vddから供給される電流は、Vdd→TR1→第1の外部電極23→負荷→第1の外部電極24→TR4→GNDと流れる。そして、TR2およびTR3がON状態の場合、Vddから供給される電流は、Vdd→TR2→第1の外部電極24→負荷→第1の外部電極23→TR3→GNDと流れる。
【0039】
上記した負荷としては、様々なものを採用することができるが、この負荷として例えばコイルおよびコンデンサからなるローパスフィルター35を採用することができる。この場合、オーディオ信号をPWM変調したキャリヤ信号がG1〜G4に加えられる。そして、負荷に繋がれた上記ローパスフィルターでキャリア信号を除去することにより、増幅したオーディオ信号がスピーカー36に出力さ
れる。また、Hブリッジの出力に接続される負荷として、モーター等を採用することも可能である。
【0040】
図3を参照して、他の形態の混成集積回路装置10について説明する。図3(A)は、もう1つの混成集積回路装置10の平面図であり、図3(B)は図1(A)の矢印の箇所に於ける断面図である。
【0041】
上述したように、図1に示した混成集積回路装置10は、4つのMOSトランジスタTR1〜TR4が4隅に配置されていた。それに対して、図3に示す混成集積回路装置10は、3つのMOSトランジスタTR1、TR2およびTR4が隅に配置されており、1つのMOSトランジスタTR2が中央部付近に配置されている。このことに伴い、第1および第1の導電パターンの形状も図1に示した混成集積回路装置10とは形状が異なる。具体的には、MOSトランジスタTR1が実装される第1の導電パターン11は、中央部付近にも延在している。そして、中央部に延在した第1の導電パターン11上に、MOSトランジスタTR2が実装されている、従って、MOSトランジスタTR1およびTR2は、同一の導電パターン11上に実装されて電気的に繋がっている。
【0042】
しかしながら、混成集積回路装置10内部に構成されるHブリッジ回路は、図1に示したものと同様である。また、混成集積回路装置10を構成する各構成要素も同様である。
【0043】
図3(A)を参照して、内蔵されるHブリッジ回路の出力の取り出しは、第1の外部電極13および14から行っている。そして、電源の供給は、MOSトランジスタTR1およびTR2が実装される第1の導電パターン11の裏面に設けた電極から行われている。従って、Hブリッジ回路からの出力の取り出しは、MOSトランジスタを実装する第1の導電パターン13、14を介して、第1の外
部電極23、24から直接行われている。従って、Hブリッジ回路の出力先である負荷との距離を最短にすることが可能になる。更に、MOSトランジスタTR1〜TR4の放熱効果も向上される。
【0044】
また、これまでの説明では、混成集積回路装置10内部にHブリッジ回路が構成されていたが、Hブリッジ回路に替えてハーフブリッジ回路を混成集積回路装置10内部に構成することも可能である。この場合は、2つのMOSトランジスタが混成集積回路装置10に内蔵される。さらに、導電パターンについても、内部にハーフブリッジ回路が構成されるように変更される。具体的には、図1(A)の左半分若しくは右半分で、ハーフブリッジ回路を構成することができる。
【0045】
ハーフブリッジ回路が構成された場合でも、ブリッジ回路の取り出しは、MOSトランジスタが実装される導電パターン裏面に形成された外部電極から行う。従って、ハーフブリッジ回路が混成集積回路装置10に内蔵された場合でも、Hブリッジ回路が内蔵された場合と同等の特徴および効果を有する。
【0046】
本発明の特徴は、混成集積回路装置10内部に構成されたHブリッジ回路と、外部に設けられた負荷との接続点が、第1の外部電極23、24より直接取り出されていることにある。具体的には、図1を参照して、MOSトランジスタTR3およびTR4がドレイン電極を下向きにして第1の導電パターン13、14に固着されている。そして、第1の導電パターン13、14は第1の外部電極23、24を介して、実装基板30上の第1の導電路30、31に固着されている。
【0047】
このことから、MOSトランジスタTR3およびTR4のドレイン電極は、第1の導電パターン13、14と、第1の外部電極23、24を介して、実装基板上の第1の導電路31に熱的・電気的に接続している。このことから、MOSトランジスタTR3およびTR4は、最短距離で実装基板上の第1の導電路31に熱的・電気的に接続している。従って、MOSトランジスタTR3およびTR4
の放熱効果を向上させることができる。更には、ローパスフィルタ等の負荷との距離を短くすることができるので、副射ノイズの発生を抑制することも可能となる。
【0048】
本実施の形態では、混成集積回路装置10の内部に4つの半導体素子からなるブリッジ回路を構成した場合について説明をおこなったが、混成集積回路装置10に内蔵される回路はブリッジ回路だけに限定されない。例えば、混成集積回路装置10内部にDC/DCコンバータを構成する4つの半導体素子を内蔵させることも可能である。具体的には、混成集積回路装置10内部に、昇圧回路を構成
する半導体素子を2つ内蔵し、更に降圧回路を構成する半導体素子を2つ内蔵することができる。DC/DCコンバータを構成する半導体素子は、そこを流れる電流も比較的大きく、更に高速でスイッチングを行うために大きな発熱を伴う。そこで、上記したような混成集積回路装置10の構成を採用することにより、DC/DCコンバータを構成する半導体素子からの発熱を効率的に外部に放出させることができる。
【0049】
(参考例:混成集積回路装置10の製造方法)
以下では、参考例として、混成集積回路装置10の製造方法を説明する。本参考例では、図1に示す混成集積回路装置10の製造方法を説明するが、図3に示すような混成集積回路装置10およびハーフブリッジ回路を内蔵する混成集積回路装置についても、製造方法は同様である。
【0050】
混成集積回路装置10は次の様な工程で製造される。即ち、導電箔40を用意する工程と、導電箔40に導電箔40の厚みよりも浅い分離溝41を形成して導電パターン51を形成する工程と、所望の導電パターン51の各回路装置部45にMOSトランジスタを固着する工程と、MOSトランジスタと所望の導電パターン51とのワイヤボンディングを行う工程と、各回路装置部45のMOSトランジスタを一括して被覆し、分離溝41に充填されるように絶縁性樹脂17で共通モールドする工程と、絶縁性樹脂17が露出するまで導電箔40の裏面を除去する工程と、絶縁性樹脂17をダイシングすることにより回路装置部に分離する工程とから構成されている。以下に、本発明の各工程を図4〜図9を参照して説明する。
【0051】
本発明の第1の工程は、図4から図6に示すように、導電箔40を用意し、導電箔40に導電箔40よりも浅い分離溝41をエッチングにより形成して、導電パターン51を形成することにある。
【0052】
本工程では、まず図4(A)の如く、シート状の導電箔40を用意する。この導電箔40は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Cuを主材料とした導電箔、Alを主材料とした導電箔またはFe−Ni等の合金から成る導電箔等が採用される。
【0053】
導電箔の厚さは、後のエッチングを考慮すると10μm〜300μm程度が好ましいが、300μm以上でも10μm以下でも基本的には良い。後述するように、導電箔40の厚みよりも浅い分離溝41が形成できればよい。
【0054】
尚、シート状の導電箔40は、所定の幅、例えば45mmでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔40が用意され、後述する各工程に搬送されても良い。
【0055】
具体的には、図4(B)に示す如く、短冊状の導電箔40に多数の回路装置部45が形成されるブロック42が4〜5個離間して並べられる。各ブロック42間にはスリット43が設けられ、モールド工程等での加熱処理で発生する導電箔40の応力を吸収する。また導電箔40の上下周端にはインデックス孔44が一定の間隔で設けられ、各工程での位置決めに用いられる。続いて、導電パターンを形成する。
【0056】
まず、図5に示す如く、導電箔60の上に、ホトレジスト(耐エッチングマスク)PRを形成し、導電パターン51となる領域を除いた導電箔40が露出するようにホトレジストPRをパターニングする。そして、図6(A)に示す如く、導電箔40を選択的にエッチングする。
【0057】
図6(B)に具体的な導電パターン51を示す。本図は図4(B)で示したブロック42の1個を拡大したもの対応する。ハッチング部分の1個が1つの回路装置部45であり、1つのブロック42には2行2列のマトリックス状に多数の回路装置部45が配列され、各回路装置部45毎に同一の導電パターン51が設けられている。各ブロックの周辺には枠状のパターン46が設けられ、それと少
し離間しその内側にダイシング時の位置合わせマーク47が設けられている。枠状のパターン46はモールド金型との嵌合に使用し、また導電箔40の裏面エッチング後には絶縁性樹脂17の補強をする働きを有する。
【0058】
本発明の第2の工程は、図7に示す如く、所望の導電パターン51の各回路装置部45にMOSトランジスタTR1〜TR4を固着し、MOSトランジスタTR1〜TR4の電極と所望の導電パターン51とをワイヤボンディングすることにある。
【0059】
ここでは、トランジスタとしてMOSトランジスタを採用したが、バイポーラトランジスタを採用することができる。ベアチップのMOSトランジスタチップTR1〜TR4が第1の導電パターン11〜14にダイボンディングされる。
【0060】
その後、各回路装置部のMOSトランジスタTR1〜TR4のベース電極およびゲート電極を、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。具体的には、各MOSトランジスタのゲート電極およびベース電極が、金属細線を介して、第2の導電パターン15と接続される。
【0061】
本発明の第3の工程は、図8に示す如く、各回路装置部45のMOSトランジスタTR1〜TR4を一括して被覆し、分離溝41に充填されるように絶縁性樹脂17で共通モールドすることにある。
【0062】
本工程では、図8(A)に示すように、絶縁性樹脂17はMOSトランジスタTR1〜TR4Aおよび複数の導電パターンを完全に被覆し、分離溝41には絶縁性樹脂17が充填され、分離溝41と嵌合して強固に結合する。そして絶縁性樹脂17により導電パターン51が支持されている。
【0063】
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【0064】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図8(B)に示すように各ブロック42は1つの共通のモールド金型に回路装置部63を納め、各ブロック毎に1つの絶縁性樹脂17で共通にモールドを行う。このために従来のトランスファーモールド等の様に各回路装置部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れる。
【0065】
本工程の特徴は、絶縁性樹脂17を被覆するまでは、導電パターン51となる導電箔40が支持基板となることである。従来では、本来必要としない支持基板を採用して導電パターンを形成しているが、本発明では、支持基板となる導電箔40は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【0066】
また分離溝41は、導電箔の厚みよりも浅く形成されているため、導電箔40が導電パターン51として個々に分離されていない。従ってシート状の導電箔40として一体で取り扱え、絶縁性樹脂17をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【0067】
本発明の第4の工程は、絶縁性樹脂が露出するまで導電箔40の裏面を除去することにある。
【0068】
本工程は、導電箔40の裏面を化学的および/または物理的に除き、導電パターン51として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【0069】
実験では導電箔40を全面ウェトエッチングし、分離溝41から絶縁性樹脂17を露出させている。この露出される面を図8(A)では点線で示している。その結果、導電パターン51となって分離される。
【0070】
この結果、絶縁性樹脂17に導電パターン51の裏面が露出する構造となる。すなわち、分離溝41に充填された絶縁性樹脂17の表面と導電パターン51の表面は、実質的に一致している構造となっている。
【0071】
更に、導電パターン51の裏面処理を行い、例えば図1に示す最終構造を得る。すなわち、必要によって露出した導電パターン51に半田等の導電材を被着し、回路装置として完成する。
【0072】
本発明の第5の工程は、図9に示す如く、絶縁性樹脂17を各回路装置部45毎にダイシングにより分離することにある。
【0073】
本工程では、ブロック42をダイシング装置の載置台に真空で吸着させ、ダイシングブレード49で各回路装置部45間のダイシングライン(一点鎖線)に沿って分離溝41の絶縁性樹脂17をダイシングし、個別の混成集積回路装置に分離する。
【0074】
本工程で、ダイシングブレード49はほぼ絶縁性樹脂17を切断する切削深さで行い、ダイシング装置からブロック42を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第1の工程で設けた各ブロックの位置合わせマーク47を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングラインをダイシング
をした後、載置台を90度回転させて横方向のダイシングライン70に従ってダイシングを行う。
【0075】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【0076】
第1に、本発明では、Hブリッジ回路が内蔵された混成集積回路装置に於いて、MOSトランジスタを実装する第1の導電パターンの裏面に設けた第1の外部電極から、直接に出力を取り出している。従って、従来のリードを介した回路装置の実装方法と比較すると、半導体素子間の距離を短くすることができると共に、実装基板上の導電路と半導体素子との距離を短くすることができる。このこと
から、混成集積回路装置に内蔵されるHブリッジ回路の出力先であるローパスフィルタ等の負荷との距離を短くできるので、副射ノイズの発生を抑制することができる。
【0077】
更に、MOSトランジスタは、第1の導電パターンおよび第1の外部電極を介して、実装基板上の導電路に、熱的に結合しているので、MOSトランジスタから発生する熱は良好に導電路に伝達して、外部に放出される。
【0078】
第2に、MOSトランジスタTR1〜TR4を実装する4つの第1の導電パターンは混成集積回路装置の4隅に配置されている。従って、外部電極を介して第1の導電歩ターンと接続する実装基板の導電路を大きく形成することができる。このことから、MOSトランジスタから放出される熱を、導電を介して外部に放出させることができる。
【0079】
第3に、MOSトランジスタが実装される第1の導電パターンの裏面に形成される4つの第1の外部電極は、MOSトランジスタよりも大きく且つ同一の形状に形成される。従って、混成集積回路装置の実装基板への固着強度を向上させることができることから、使用状況下に於いて、外部電極が破損するのを防止することができる。
【図面の簡単な説明】
【図1】 本発明の混成集積回路装置を説明する平面図(A)、断面図(B)である。
【図2】 本発明の混成集積回路装置に内蔵されるHブリッジ回路を説明する回路図である。
【図3】 本発明の混成集積回路装置を説明する平面図(A)、断面図(B)である。
【図4】 本発明の混成集積回路装置の製造方法を説明する断面図(A)、平面図(B)である。
【図5】 本発明の混成集積回路装置の製造方法を説明する断面図である。
【図6】 本発明の混成集積回路装置の製造方法を説明する断面図(A)、平面図(B)である。
【図7】 本発明の混成集積回路装置の製造方法を説明する平面図(A)、断面図(B)である。
【図8】 本発明の混成集積回路装置の製造方法を説明する断面図(A)、平面図(B)断面図である。
【図9】 本発明の混成集積回路装置の製造方法を説明する平面図である。
【図10】 従来の回路装置を説明する断面図である。
【図11】 従来の回路装置を説明する回路図である。
【図12】 従来の回路装置を説明する斜視図である。
Claims (5)
- 4個のトランジスタを備え、前記トランジスタの接続点間より出力を取り出すHブリッジ回路が内蔵された回路装置に於いて、
前記トランジスタと電気的に接続される導電パターンと、前記導電パターンの下面が露出した状態で前記導電パターンおよび前記トランジスタを被覆する絶縁性樹脂とを有し、
前記導電パターンは、前記トランジスタの第1主電極が上面に固着された第1の導電パターンと、前記第1の導電パターンどうしの間に設けられて、前記トランジスタの第2主電極または制御電極と接続された第2の導電パターンとを含み、
4個の前記トランジスタの各々は、平面的に四角形形状の前記回路装置の4隅に配置され、
前記トランジスタの下方の領域の前記第1の導電パターンから、前記Hブリッジ回路の出力を取り出すことを特徴とする回路装置。 - 前記トランジスタは、MOSトランジスタまたはバイポーラトランジスタのいずれかであることを特徴とする請求項1記載の回路装置。
- 前記トランジスタが固着された領域の前記第1の導電パターンの下面に、外部電極を設けることを特徴とする請求項1記載の回路装置。
- 前記外部電極のサイズは、前記トランジスタよりも大きく形成されることを特徴とする請求項1記載の回路装置。
- 前記導電パターンの下面には外部電極が設けられ、
前記トランジスタの前記第1主電極または前記第2主電極と接続される外部電極は四角形状に形成され、前記トランジスタの制御電極と接続される外部電極は円形状に形成されることを特徴とする請求項1記載の回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151494A JP4014449B2 (ja) | 2002-05-24 | 2002-05-24 | 回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151494A JP4014449B2 (ja) | 2002-05-24 | 2002-05-24 | 回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003347458A JP2003347458A (ja) | 2003-12-05 |
JP4014449B2 true JP4014449B2 (ja) | 2007-11-28 |
Family
ID=29769078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002151494A Expired - Lifetime JP4014449B2 (ja) | 2002-05-24 | 2002-05-24 | 回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4014449B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123568A (ja) * | 2005-10-28 | 2007-05-17 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2002
- 2002-05-24 JP JP2002151494A patent/JP4014449B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003347458A (ja) | 2003-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3679687B2 (ja) | 混成集積回路装置 | |
JP4143345B2 (ja) | チップ積層型パッケージ素子及びその製造方法 | |
JP3650001B2 (ja) | 半導体装置およびその製造方法 | |
JP4093818B2 (ja) | 半導体装置の製造方法 | |
JPWO2008069260A1 (ja) | 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ | |
TW201415596A (zh) | 無線模組 | |
JP2005332999A (ja) | 回路装置およびその製造方法、板状体 | |
JP2004071899A (ja) | 回路装置およびその製造方法 | |
JP2004158595A (ja) | 回路装置、回路モジュールおよび回路装置の製造方法 | |
JP4073308B2 (ja) | 回路装置の製造方法 | |
JP2015170809A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005286057A (ja) | 回路装置およびその製造方法 | |
US6462283B1 (en) | Semiconductor package with central circuit pattern | |
JP4014449B2 (ja) | 回路装置 | |
JP4592413B2 (ja) | 回路装置 | |
TW202226464A (zh) | 具有堆疊被動組件的多層半導體封裝 | |
JP3863816B2 (ja) | 回路装置 | |
JP3676197B2 (ja) | 半導体装置および混成集積回路装置 | |
JP2004207278A (ja) | 回路装置およびその製造方法 | |
JP4097486B2 (ja) | 回路装置の製造方法 | |
JP7399149B2 (ja) | 半導体装置 | |
JP3913622B2 (ja) | 回路装置 | |
JP4166065B2 (ja) | 回路装置の製造方法 | |
JP3778783B2 (ja) | 回路装置およびその製造方法 | |
JP4187725B2 (ja) | 混成集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070911 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |