JP4012482B2 - スピンドル制御回路 - Google Patents
スピンドル制御回路 Download PDFInfo
- Publication number
- JP4012482B2 JP4012482B2 JP2003107004A JP2003107004A JP4012482B2 JP 4012482 B2 JP4012482 B2 JP 4012482B2 JP 2003107004 A JP2003107004 A JP 2003107004A JP 2003107004 A JP2003107004 A JP 2003107004A JP 4012482 B2 JP4012482 B2 JP 4012482B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- spindle control
- circuit
- output
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rotational Drive Of Disk (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スピンドル制御回路に関し、特にディスク再生装置に用いられるスピンドル制御回路において、回転数検出のためのＦＧセンサーを用いることなく回転数一定（ＣＡＶ）サーボをかける構成を有するものに関する。
【０００２】
【従来の技術】
従来のディスク再生装置に用いられるスピンドル制御回路における回転数一定(ＣＡＶ)サーボは、ＦＧセンサーを用いたＦＧサーボ回路で構成するのが一般的であった。（特許文献１参照）
【０００３】
以下、図面を参照しながら従来のスピンドル制御回路の回転数一定(ＣＡＶ)サーボの一例に関して説明する。図４は従来のスピンドル制御回路において回転数一定(ＣＡＶ)サーボをかける場合の回路構成である。図４において、７はスピンドル制御回路の制御対象である光ディスクである。６はスピンドル制御信号５１によって前記光ディスク７の回転数を制御するためのスピンドルモータである。８はスピンドルモータ６に取り付けられた回転数検出のためのＦＧセンサーであり、スピンドルが１回転する度に一定数のパルス信号８１を出力する。２５は前記パルス信号８１の周期を検出するためのＦＧ周期検出回路である。５は前記ＦＧ周期検出回路２５の周期検出出力信号２６と基準値５８とを比較してスピンドル制御信号５１を出力するスピンドル制御信号生成回路である。
【０００４】
以上のように構成された従来のスピンドル制御回路に関して、以下その動作を説明する。まず光ディスク７が回転することにより、一回転毎に均等な幅のパルス信号８１が、ＦＧセンサー８から出力される。そしてＦＧ周期検出回路２５では上記パルス信号８１の周期を検出し、ＦＧ周期検出出力２６を出力する。そしてスピンドル制御信号生成回路５では、前記ＦＧ周期検出出力２６の値を基準値５８と比較し、その誤差分をスピンドル制御信号５１として出力する。そして最終的に前記スピンドル制御信号５１によってスピンドルモータ６の回転を制御することによってスピンドル制御が実現され、前記ＦＧ周期検出出力２６の値が前記基準値５８の値に一致するように帰還がかかるようになる。このような回路構成により、光ディスク７の回転数を常に一定とするスピンドルサーボをかけることができる。
【０００５】
【特許文献１】
特開平９−３０６０９２号公報
【０００６】
【発明が解決しようとする課題】
従来のスピンドル制御回路は以上のように構成されており、スピンドルの回転数を検出するためのＦＧセンサーを具備する必要があるため、コストが高くなるといった問題点があった。
【０００７】
本発明は以上のような問題点を解消するためになされたもので、ＦＧセンサーを使用せずに安価な構成で回転数一定(ＣＡＶ)サーボをかけることができるスピンドル制御回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明（請求項１）にかかるスピンドル制御回路は、ディスク再生装置において用いられる、回転数一定(ＣＡＶ)サーボをかけることのできるスピンドル制御回路において、ディスクから読み出した信号の同期信号成分を抽出する同期信号検出回路と、上記同期信号検出回路が出力する同期信号の周期を検出する周期検出回路と、上記ディスクから読み出した信号の付加情報を読み出す付加情報復号回路と、上記付加情報復号回路により得られた付加情報を一定の関数により回転数基準データに変換するための変換テーブル記憶手段と、上記周期検出回路の出力信号と上記回転数基準データとの差分を算出するスピンドル制御信号生成回路と、線速度一定 ( ＣＬＶ ) サーボをかける場合の基準となる同期信号を生成する同期信号生成回路と、上記同期信号生成回路の出力と、上記同期信号検出回路の出力との位相誤差を生成する位相誤差生成回路と、サーボ切り替え信号に応じて、上記スピンドル制御信号生成回路の出力するスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかを、上記スピンドルモータに入力する信号加算器と、を備え、該信号加算器により生成されるスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかが、スピンドルモータに入力されて、上記ディスクの回転数を制御する帰還ループが構成され、上記変換テーブル記憶手段には、上記ディスク上の読み出し位置によらず上記ディスクの回転数が一定となるように、上記付加情報の上記回転数基準データへの変換を行う変換テーブルが格納されているものである。
【０００９】
また、本発明（請求項２）にかかるスピンドル制御回路は、請求項１記載のスピンドル制御回路において、上記サーボ切り替え信号に応じて、上記変換テーブル記憶手段の出力する回転数基準データと、外部より入力される一定値とを切り替えて、上記スピンドル制御信号生成回路に出力する信号切り替え手段を、備えたものである。
【００１０】
また、本発明（請求項３）にかかるスピンドル制御回路は、請求項１記載のスピンドル制御回路において、上記変換テーブル記憶手段には、上記回転数基準データを付加情報の値によらず一定値とする変換テーブルも格納されているものである。
【００２６】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１にかかるスピンドル制御回路について、図面を用いて説明する。
図１は本発明の実施の形態１によるスピンドル制御回路の一例を示す図であり、図４と同一符号は同一、または相当部分を示し、１は光ディスク７から読み出された信号の同期信号成分を抽出するための同期信号検出回路である。２は前記同期信号検出回路１から出力された同期信号１１の周期を検出する周期検出回路である。３は光ディスク７から読み出された信号の付加情報を得るための付加情報復号回路であり、サブコード中の総経過時間情報（Amin,Asec、Aflame）３１を出力する。４は変換関数を格納したテーブルＲＯＭであり、変換テーブル記憶手段を実現するものとなっている。上記同期信号検出回路１、周期検出回路２、付加情報復調手段３については、一般的なスピンドル制御回路にすでに組み込まれているものであり、設計的にはテーブルＲＯＭ４を新たに追加することになる。また、これら同期信号検出回路１、周期検出回路２、付加情報復号回路３、及びテーブルＲＯＭ４は、半導体集積回路（ＬＳＩ）として作り込むことができるため、きわめて低コストにて実現することができる。
【００２７】
以上のように構成された本実施の形態１にかかるスピンドル制御回路に関して、以下その動作を説明する。まず最初に、同期信号検出回路１では光ディスク７から読み出された信号の中に含まれる同期信号１１を検出し出力する。この信号は線速度一定(ＣＬＶ)サーボがかかった場合は一定周期となる信号であり、回転数一定(ＣＡＶ)サーボがかかった場合はディスク上の読み取り位置が外周に進むにつれて周期が短くなる信号である。
【００２８】
そして周期検出回路２によりこの同期信号１１の周期が検出され出力される。一方、付加情報復号回路３では光ディスク７から読み出された信号に含まれる付加信号情報であるサブコードデータを復号し、その中の総経過時間情報３１を出力する。
【００２９】
さらに後段のテーブルＲＯＭ４によって入力された総経過時間情報３１の値が一定の関数で変換される。このテーブルの変換関数は、光ディスク７を回転数一定(ＣＡＶ)サーボで回転させた場合に周期検出出力２１に現れる値と一致する。そして最後にスピンドル制御信号生成回路５によって、周期検出出力２１と、テーブルＲＯＭ４が出力する回転数基準データ４１との誤差分を算出し、それをスピンドル制御信号５１として出力し、スピンドルモータ６に入力することで光ディスクの回転数を制御するようにしている。
【００３０】
このような回路構成によりスピンドル制御を行うことで、周期検出回路２１の出力が回転数基準データ４１に一致するようにフィードバックがかかるようになり、光ディスク７からの読み出し位置が外周方向に移動するにつれて周期検出出力２１が小さな値になるようにサーボがかかり、結果として線速度一定(ＣＬＶ)方式で信号が記録された光ディスク７に対して、回転数一定(ＣＡＶ)サーボをかけることが可能となる。
【００３１】
また、逆に図１に示した回路において、上記テーブルＲＯＭ４の内容を変更し、回転数基準データ４１を常に一定値に固定することで、速度制御による簡易的な線速度一定(ＣＬＶ)サーボをかけることも可能である。
【００３２】
このように本実施の形態１にかかるスピンドル制御回路によれば、光ディスク７から読み出した信号の同期信号成分を抽出する同期信号検出回路１と、この同期信号検出回路１が出力する同期信号の周期を検出する周期検出回路２と、光ディスク７から読み出した信号の付加情報を読み出す付加情報復号回路３と、この付加情報復号回路３により得られた付加情報を一定の関数で回転数基準データ４１に変換するためのテーブルＲＯＭ４とを設け、周期検出回路２の周期検出出力２１と回転数基準データ４１との差分をスピンドル制御信号生成回路５により算出し、該スピンドル制御信号生成回路５が出力するスピンドル制御信号５１をスピンドルモータ６に入力して光ディスク７の回転数を制御するようにしたので、光ディスク７が線速度一定(ＣＬＶ)方式で記録されている場合でも、従来のようにＦＧセンサーを別部品として設けることなく、簡単なＬＳＩ回路の設計変更、追加を行って、光ディスク７上の読み出し位置によらず該光ディスク７の回転数が一定となるようにテーブルＲＯＭ４の値４１を設定することにより、回転数一定(ＣＡＶ)サーボをかけることのできるスピンドル制御回路を得られる効果がある。
【００３３】
（実施の形態２）
次に、本発明の実施の形態２にかかるスピンドル制御回路について説明する。図２は本実施の形態２のスピンドル制御回路の一例を示す図であり、図２において、図１と同一符号は同一、または相当部分を示し、９は総経過時間情報３１の値が正常に読み取れなかった場合に総経過時間情報３１の値を、その直前の値を元に内挿するための内挿回路である。さらに３２はサブコードデータのエラー判定結果を示すＣＲＣフラグであり、９２は内挿回路９の出力９１と、総経過時間情報３１とを、ＣＲＣフラグ３２に応じて切り替えるためのセレクタである。また、１０は異常発生検出回路であり、光ディスク７の異常状態を複数個検出し、それらの論理和を取った制御信号５４を出力する。さらに５３は前記制御信号５４に応じて、スピンドル制御信号生成回路５の出力するスピンドル制御信号５１と、一定値５２とを切り替えるためのセレクタであり、スピンドル制御信号切り替え手段を実現するものとなっている。また、上記新たに追加された内挿回路９、セレクタ５３，９２は、ＬＳＩとして生成することが可能である。また、異常発生検出回路１０についても、既存の各種検出回路を用いることで実現可能である。
【００３４】
以上のように構成された本実施の形態２にかかるスピンドル制御回路に関して以下その動作を説明する。基本的なフィードバック動作は図１に示したものと同じであるので、ここでは新たに追加された構成を中心とした動作について説明する。
【００３５】
まず最初に、光ディスク７から読み出された総経過時間情報３１に誤りがあった場合は、ＣＲＣフラグが「Ｈ」となる。この場合はセレクタ９２によって総経過時間情報３１が内挿回路９の出力９１と置き換わり、直前の総経過時間情報が提供されて、間違った付加情報によりスピンドル制御回路系が乱れることを防ぐ。また異常発生検出回路１０は、「サブコードデータの連続性」，「サブコードデータの同期信号の非検出」，「サブコードデータの同期信号の周期異常」，「ＰＬＬ外れ」，「トラッキングサーボ外れ」，「光ディスク７から読み出した再生信号のドロップアウト検出」と言った様々な異常状態を検出し、それらの全て、または一部の異常検出信号の論理和を取った異常検出信号５４を出力する。前記異常検出信号５４がアクティブとなった場合は、同期信号検出回路１や、付加情報復号回路３、及び内挿回路９の出力信号自身の信頼性が低いため、セレクタ５３によりスピンドル制御信号生成回路５の出力信号５５自身を一定値５２に切り替える。この一定値５２の値をスピンドルモータ６の軸損補償値とすることで、光ディスク７からの信号読み取りに異常が発生してスピンドル制御が不能となっている期間や、意図的にトラッキングサーボを外して光ディスク７からの信号読み取り位置を移動させるアクセス期間においても、光ディスク７の回転数をほぼ一定値に保持することが可能となる。
【００３６】
このように本実施の形態２にかかるスピンドル制御回路は、総経過時間情報３１の値が正常に読み取れなかった場合に総経過時間情報３１の値を、その直前の値を元に内挿するための内挿回路９と、サブコードデータのエラー判定結果を示すＣＲＣフラグ３２に応じて、内挿回路９の出力９１と、総経過時間情報３１とを切り替えるセレクタ９２とを設けたので、光ディスク７から読み出された総経過時間情報３１に誤りがあった場合にも、セレクタ９２によって総経過時間情報３１が内挿回路９の出力９１に置き換えられ、直前の総経過時間情報が提供されて間違った付加情報によりスピンドル制御回路系の動作が乱れてしまうということがない。
【００３７】
さらに、光ディスク７の異常状態を複数個検出し、それらの論理和を取った制御信号５４を出力する異常発生検出回路１０と、上記制御信号５４に応じて、スピンドル制御信号生成回路５の出力するスピンドル制御信号５１と、一定値５２とを切り替えるセレクタ５３とを設けたので、光ディスク７からの信号読み取りに異常が発生してスピンドル制御が不能となっている期間や、意図的にトラッキングサーボを外して光ディスク７からの信号読み取り位置を移動させるアクセス期間においても、光ディスク７に対して回転数一定サーボをかけることができ、その結果、光ディスク７の回転数をほぼ一定値に保持することが可能となる。
【００３８】
なお、本実施の形態２では、ＣＲＣフラグが「Ｈ」となった場合に、直前の総経過時間情報が内挿されるようにしたが、直前の総経過時間情報に１をインクリメントした値を内挿するようにしてもよく、より精度の高い内挿処理を行うことができる。
【００３９】
（実施の形態３）
次に、本発明の実施の形態３にかかるスピンドル制御回路について説明する。図３は本実施の形態３のスピンドル制御回路の一例を示す図であり、図３において、図１と同一符号は同一、又は相当部分を示し、１３は線速度一定(ＣＬＶ)サーボをかける場合の基準となる水晶クロック系の同期信号を作るための水晶系同期信号生成回路、２２は同期信号１１と、水晶系同期信号生成回路１３から出力される水晶クロック系の同期信号１４との位相差成分を生成するための位相誤差生成回路、２４は、前記位相誤差生成回路２２の出力２３と、「ゼロ」データとを切り替えるセレクタであり、第１の切り替え手段を実現するものとなっている。さらに、５６はスピンドル制御信号生成回路５の出力と、前記セレクタ２４の出力とを加算するための加算器である。４３はテーブルＲＯＭ４の出力する回転数基準データ４１と、一定値４２とを切り替えるためのセレクタであり、第２の切り替え手段を実現するものとなっている。また、上記セレクタ２４と、セレクタ４３とは、ＣＬＶ／ＣＡＶサーボ切り替え信号５７により同時に切り替えられるように構成されている。なお、ここで新たに追加した水晶系同期信号生成回路１３，位相誤差生成回路２２，セレクタ２４，４３についても、これらはＬＳＩにて実現可能なものであり、コスト的には大きな増加なく実現可能である。
【００４０】
以上のように構成された本実施の形態３によるスピンドル制御回路の一例に関して、以下その動作を説明する。基本的なフィードバック動作は図１に示したものと同じであるので、ここでは新たに追加された構成を中心とした動作について説明する。
【００４１】
まず最初に、水晶系同期信号生成回路１３は水晶系クロック１２を分周することで、線速度一定(ＣＬＶ)サーボがかかった場合に同期信号１１と同じ周波数で同じ位相となる水晶クロック系の同期信号１４を出力し、位相誤差生成回路２２は光ディスク７から読み出された同期信号１１と、前記水晶クロック系の同期信号１４との位相誤差成分を生成する。そして、線速度一定(ＣＬＶ)サーボ時にはＣＬＶ／ＣＡＶサーボ切り替え信号５７がＣＬＶ側となるため、セレクタ２４により位相誤差生成回路２２の出力信号２３が選択され、また、セレクタ４３により一定値４２が選択される。この結果、周期検出出力２１と、一定値４２との誤差分がスピンドル制御信号生成回路５により生成され、その出力が加算器５６により位相誤差生成回路２２の出力信号２３と加算され、スピンドル制御信号５１となる。
【００４２】
一方、ＣＬＶ／ＣＡＶサーボ切り替え信号５７がＣＡＶ側となった場合はセレクタ２４によって「ゼロ」データが選択され、また、セレクタ４３によってテーブルＲＯＭ４の出力４１が選択されることになる。その結果、図１に示した実施の形態１の回路構成と等価な回路が構成され、加算器５６からは、周期検出出力２１と、回転数基準データ４１の差分信号とが出力されるようになる。
【００４３】
このように本実施の形態３によれば、線速度一定(ＣＬＶ)サーボをかける場合の基準となる水晶クロック系の同期信号を作るための水晶系同期信号生成回路１３と、同期信号１１と、水晶系同期信号生成回路１３から出力される水晶クロック系の同期信号１４との位相差成分を生成するための位相誤差生成回路２２と、位相誤差生成回路２２の出力２３と、「ゼロ」データとを切り替えるセレクタ２４と、スピンドル制御信号生成回路５の出力と、前記セレクタ２４の出力とを加算するための加算器５６と、テーブルＲＯＭ４の出力する回転数基準データ４１と、一定値４２とを切り替えるためのセレクタ４３とを設け、セレクタ２４と、セレクタ４３とを、ＣＬＶ／ＣＡＶサーボ切り替え信号５７により同時に切り替え可能な構成としたので、同期信号検出回路１と周期検出回路２とを、ＣＬＶとＣＡＶの両方のサーボ系統で兼用したものとすることができ、回路規模が最小な、ＣＬＶ／ＣＡＶサーボをかけることのできるスピンドル制御回路を実現することができる。
【００４４】
なお、上記各実施の形態においては、テーブルＲＯＭ４に格納された変換テーブルの特性を一定のものとして説明したが、テーブルＲＯＭ４に、特性の異なる複数の変換関数を格納したものとし、上記光ディスク７の内周から外周まで予め決められた本数だけ飛び越し走査を行い、飛び越し走査前後のサブコードデータの値の大きさを比較して得た光ディスク７の線速度や、トラックピッチにより、複数の変換関数を適宜切り替える構成とすることで、さらに正確な回転数一定(ＣＡＶ)サーボを行うことが可能である。
【００４５】
【発明の効果】
以上のように、本発明の請求項１にかかるスピンドル制御回路によれば、ディスク再生装置において用いられる、回転数一定(ＣＡＶ)サーボをかけることのできるスピンドル制御回路において、ディスクから読み出した信号の同期信号成分を抽出する同期信号検出回路と、上記同期信号検出回路が出力する同期信号の周期を検出する周期検出回路と、上記ディスクから読み出した信号の付加情報を読み出す付加情報復号回路と、上記付加情報復号回路により得られた付加情報を一定の関数により回転数基準データに変換するための変換テーブル記憶手段と、上記周期検出回路の出力信号と上記回転数基準データとの差分を算出するスピンドル制御信号生成回路と、線速度一定 ( ＣＬＶ ) サーボをかける場合の基準となる同期信号を生成する同期信号生成回路と、上記同期信号生成回路の出力と、上記同期信号検出回路の出力との位相誤差を生成する位相誤差生成回路と、サーボ切り替え信号に応じて、上記スピンドル制御信号生成回路の出力するスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかを、上記スピンドルモータに入力する信号加算器と、を備え、該信号加算器により生成されるスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかが、スピンドルモータに入力されて、上記ディスクの回転数を制御する帰還ループが構成され、上記変換テーブル記憶手段には、上記ディスク上の読み出し位置によらず上記ディスクの回転数が一定となるように、上記付加情報の上記回転数基準データへの変換を行う変換テーブルが格納されているものとしたので、ＬＳＩの設計の変更、追加によって、ＦＧセンサーを用いることなく回転数一定サーボをかけることができるとともに回路規模が最小な、ＣＬＶ／ＣＡＶサーボをかけることのできるスピンドル制御回路が得られる効果がある。
【００４６】
また、本発明の請求項２にかかるスピンドル制御回路によれば、請求項１記載のスピンドル制御回路において、上記サーボ切り替え信号に応じて、上記変換テーブル記憶手段の出力する回転数基準データと、外部より入力される一定値とを切り替えて、上記スピンドル制御信号生成回路に出力する信号切り替え手段を、備えたものとしたので、回路規模が最小な、ＣＬＶ／ＣＡＶサーボをかけることのできるスピンドル制御回路を実現することができるという効果がある。
【００４７】
また、本発明の請求項３にかかるスピンドル制御回路によれば、請求項１記載のスピンドル制御回路において、上記変換テーブル記憶手段には、上記回転数基準データを付加情報の値によらず一定値とする変換テーブルも格納されているものとしたので、速度制御による線速度一定(ＣＬＶ)サーボを行うことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかるスピンドル制御回路の構成図である。
【図２】本発明の実施の形態２にかかるスピンドル制御回路の構成図である。
【図３】本発明の実施の形態３にかかるスピンドル制御回路の構成図である。
【図４】従来のスピンドル制御回路の一例を示す構成図である。
【符号の説明】
１ 同期信号検出回路
１３ 水晶系同期信号生成回路
２ 周期検出回路
２２ 位相誤差生成回路
２４ セレクタ
２５ ＦＧ周期検出回路
３ 付加情報復号回路
４ テーブルＲＯＭ
４３ セレクタ
５ スピンドル制御信号生成回路
５３ セレクタ
５６ 加算器
６ スピンドルモータ
７ 光ディスク
８ ＦＧセンサー
９ 内挿回路
９２ セレクタ
【発明の属する技術分野】
本発明は、スピンドル制御回路に関し、特にディスク再生装置に用いられるスピンドル制御回路において、回転数検出のためのＦＧセンサーを用いることなく回転数一定（ＣＡＶ）サーボをかける構成を有するものに関する。
【０００２】
【従来の技術】
従来のディスク再生装置に用いられるスピンドル制御回路における回転数一定(ＣＡＶ)サーボは、ＦＧセンサーを用いたＦＧサーボ回路で構成するのが一般的であった。（特許文献１参照）
【０００３】
以下、図面を参照しながら従来のスピンドル制御回路の回転数一定(ＣＡＶ)サーボの一例に関して説明する。図４は従来のスピンドル制御回路において回転数一定(ＣＡＶ)サーボをかける場合の回路構成である。図４において、７はスピンドル制御回路の制御対象である光ディスクである。６はスピンドル制御信号５１によって前記光ディスク７の回転数を制御するためのスピンドルモータである。８はスピンドルモータ６に取り付けられた回転数検出のためのＦＧセンサーであり、スピンドルが１回転する度に一定数のパルス信号８１を出力する。２５は前記パルス信号８１の周期を検出するためのＦＧ周期検出回路である。５は前記ＦＧ周期検出回路２５の周期検出出力信号２６と基準値５８とを比較してスピンドル制御信号５１を出力するスピンドル制御信号生成回路である。
【０００４】
以上のように構成された従来のスピンドル制御回路に関して、以下その動作を説明する。まず光ディスク７が回転することにより、一回転毎に均等な幅のパルス信号８１が、ＦＧセンサー８から出力される。そしてＦＧ周期検出回路２５では上記パルス信号８１の周期を検出し、ＦＧ周期検出出力２６を出力する。そしてスピンドル制御信号生成回路５では、前記ＦＧ周期検出出力２６の値を基準値５８と比較し、その誤差分をスピンドル制御信号５１として出力する。そして最終的に前記スピンドル制御信号５１によってスピンドルモータ６の回転を制御することによってスピンドル制御が実現され、前記ＦＧ周期検出出力２６の値が前記基準値５８の値に一致するように帰還がかかるようになる。このような回路構成により、光ディスク７の回転数を常に一定とするスピンドルサーボをかけることができる。
【０００５】
【特許文献１】
特開平９−３０６０９２号公報
【０００６】
【発明が解決しようとする課題】
従来のスピンドル制御回路は以上のように構成されており、スピンドルの回転数を検出するためのＦＧセンサーを具備する必要があるため、コストが高くなるといった問題点があった。
【０００７】
本発明は以上のような問題点を解消するためになされたもので、ＦＧセンサーを使用せずに安価な構成で回転数一定(ＣＡＶ)サーボをかけることができるスピンドル制御回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明（請求項１）にかかるスピンドル制御回路は、ディスク再生装置において用いられる、回転数一定(ＣＡＶ)サーボをかけることのできるスピンドル制御回路において、ディスクから読み出した信号の同期信号成分を抽出する同期信号検出回路と、上記同期信号検出回路が出力する同期信号の周期を検出する周期検出回路と、上記ディスクから読み出した信号の付加情報を読み出す付加情報復号回路と、上記付加情報復号回路により得られた付加情報を一定の関数により回転数基準データに変換するための変換テーブル記憶手段と、上記周期検出回路の出力信号と上記回転数基準データとの差分を算出するスピンドル制御信号生成回路と、線速度一定 ( ＣＬＶ ) サーボをかける場合の基準となる同期信号を生成する同期信号生成回路と、上記同期信号生成回路の出力と、上記同期信号検出回路の出力との位相誤差を生成する位相誤差生成回路と、サーボ切り替え信号に応じて、上記スピンドル制御信号生成回路の出力するスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかを、上記スピンドルモータに入力する信号加算器と、を備え、該信号加算器により生成されるスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかが、スピンドルモータに入力されて、上記ディスクの回転数を制御する帰還ループが構成され、上記変換テーブル記憶手段には、上記ディスク上の読み出し位置によらず上記ディスクの回転数が一定となるように、上記付加情報の上記回転数基準データへの変換を行う変換テーブルが格納されているものである。
【０００９】
また、本発明（請求項２）にかかるスピンドル制御回路は、請求項１記載のスピンドル制御回路において、上記サーボ切り替え信号に応じて、上記変換テーブル記憶手段の出力する回転数基準データと、外部より入力される一定値とを切り替えて、上記スピンドル制御信号生成回路に出力する信号切り替え手段を、備えたものである。
【００１０】
また、本発明（請求項３）にかかるスピンドル制御回路は、請求項１記載のスピンドル制御回路において、上記変換テーブル記憶手段には、上記回転数基準データを付加情報の値によらず一定値とする変換テーブルも格納されているものである。
【００２６】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１にかかるスピンドル制御回路について、図面を用いて説明する。
図１は本発明の実施の形態１によるスピンドル制御回路の一例を示す図であり、図４と同一符号は同一、または相当部分を示し、１は光ディスク７から読み出された信号の同期信号成分を抽出するための同期信号検出回路である。２は前記同期信号検出回路１から出力された同期信号１１の周期を検出する周期検出回路である。３は光ディスク７から読み出された信号の付加情報を得るための付加情報復号回路であり、サブコード中の総経過時間情報（Amin,Asec、Aflame）３１を出力する。４は変換関数を格納したテーブルＲＯＭであり、変換テーブル記憶手段を実現するものとなっている。上記同期信号検出回路１、周期検出回路２、付加情報復調手段３については、一般的なスピンドル制御回路にすでに組み込まれているものであり、設計的にはテーブルＲＯＭ４を新たに追加することになる。また、これら同期信号検出回路１、周期検出回路２、付加情報復号回路３、及びテーブルＲＯＭ４は、半導体集積回路（ＬＳＩ）として作り込むことができるため、きわめて低コストにて実現することができる。
【００２７】
以上のように構成された本実施の形態１にかかるスピンドル制御回路に関して、以下その動作を説明する。まず最初に、同期信号検出回路１では光ディスク７から読み出された信号の中に含まれる同期信号１１を検出し出力する。この信号は線速度一定(ＣＬＶ)サーボがかかった場合は一定周期となる信号であり、回転数一定(ＣＡＶ)サーボがかかった場合はディスク上の読み取り位置が外周に進むにつれて周期が短くなる信号である。
【００２８】
そして周期検出回路２によりこの同期信号１１の周期が検出され出力される。一方、付加情報復号回路３では光ディスク７から読み出された信号に含まれる付加信号情報であるサブコードデータを復号し、その中の総経過時間情報３１を出力する。
【００２９】
さらに後段のテーブルＲＯＭ４によって入力された総経過時間情報３１の値が一定の関数で変換される。このテーブルの変換関数は、光ディスク７を回転数一定(ＣＡＶ)サーボで回転させた場合に周期検出出力２１に現れる値と一致する。そして最後にスピンドル制御信号生成回路５によって、周期検出出力２１と、テーブルＲＯＭ４が出力する回転数基準データ４１との誤差分を算出し、それをスピンドル制御信号５１として出力し、スピンドルモータ６に入力することで光ディスクの回転数を制御するようにしている。
【００３０】
このような回路構成によりスピンドル制御を行うことで、周期検出回路２１の出力が回転数基準データ４１に一致するようにフィードバックがかかるようになり、光ディスク７からの読み出し位置が外周方向に移動するにつれて周期検出出力２１が小さな値になるようにサーボがかかり、結果として線速度一定(ＣＬＶ)方式で信号が記録された光ディスク７に対して、回転数一定(ＣＡＶ)サーボをかけることが可能となる。
【００３１】
また、逆に図１に示した回路において、上記テーブルＲＯＭ４の内容を変更し、回転数基準データ４１を常に一定値に固定することで、速度制御による簡易的な線速度一定(ＣＬＶ)サーボをかけることも可能である。
【００３２】
このように本実施の形態１にかかるスピンドル制御回路によれば、光ディスク７から読み出した信号の同期信号成分を抽出する同期信号検出回路１と、この同期信号検出回路１が出力する同期信号の周期を検出する周期検出回路２と、光ディスク７から読み出した信号の付加情報を読み出す付加情報復号回路３と、この付加情報復号回路３により得られた付加情報を一定の関数で回転数基準データ４１に変換するためのテーブルＲＯＭ４とを設け、周期検出回路２の周期検出出力２１と回転数基準データ４１との差分をスピンドル制御信号生成回路５により算出し、該スピンドル制御信号生成回路５が出力するスピンドル制御信号５１をスピンドルモータ６に入力して光ディスク７の回転数を制御するようにしたので、光ディスク７が線速度一定(ＣＬＶ)方式で記録されている場合でも、従来のようにＦＧセンサーを別部品として設けることなく、簡単なＬＳＩ回路の設計変更、追加を行って、光ディスク７上の読み出し位置によらず該光ディスク７の回転数が一定となるようにテーブルＲＯＭ４の値４１を設定することにより、回転数一定(ＣＡＶ)サーボをかけることのできるスピンドル制御回路を得られる効果がある。
【００３３】
（実施の形態２）
次に、本発明の実施の形態２にかかるスピンドル制御回路について説明する。図２は本実施の形態２のスピンドル制御回路の一例を示す図であり、図２において、図１と同一符号は同一、または相当部分を示し、９は総経過時間情報３１の値が正常に読み取れなかった場合に総経過時間情報３１の値を、その直前の値を元に内挿するための内挿回路である。さらに３２はサブコードデータのエラー判定結果を示すＣＲＣフラグであり、９２は内挿回路９の出力９１と、総経過時間情報３１とを、ＣＲＣフラグ３２に応じて切り替えるためのセレクタである。また、１０は異常発生検出回路であり、光ディスク７の異常状態を複数個検出し、それらの論理和を取った制御信号５４を出力する。さらに５３は前記制御信号５４に応じて、スピンドル制御信号生成回路５の出力するスピンドル制御信号５１と、一定値５２とを切り替えるためのセレクタであり、スピンドル制御信号切り替え手段を実現するものとなっている。また、上記新たに追加された内挿回路９、セレクタ５３，９２は、ＬＳＩとして生成することが可能である。また、異常発生検出回路１０についても、既存の各種検出回路を用いることで実現可能である。
【００３４】
以上のように構成された本実施の形態２にかかるスピンドル制御回路に関して以下その動作を説明する。基本的なフィードバック動作は図１に示したものと同じであるので、ここでは新たに追加された構成を中心とした動作について説明する。
【００３５】
まず最初に、光ディスク７から読み出された総経過時間情報３１に誤りがあった場合は、ＣＲＣフラグが「Ｈ」となる。この場合はセレクタ９２によって総経過時間情報３１が内挿回路９の出力９１と置き換わり、直前の総経過時間情報が提供されて、間違った付加情報によりスピンドル制御回路系が乱れることを防ぐ。また異常発生検出回路１０は、「サブコードデータの連続性」，「サブコードデータの同期信号の非検出」，「サブコードデータの同期信号の周期異常」，「ＰＬＬ外れ」，「トラッキングサーボ外れ」，「光ディスク７から読み出した再生信号のドロップアウト検出」と言った様々な異常状態を検出し、それらの全て、または一部の異常検出信号の論理和を取った異常検出信号５４を出力する。前記異常検出信号５４がアクティブとなった場合は、同期信号検出回路１や、付加情報復号回路３、及び内挿回路９の出力信号自身の信頼性が低いため、セレクタ５３によりスピンドル制御信号生成回路５の出力信号５５自身を一定値５２に切り替える。この一定値５２の値をスピンドルモータ６の軸損補償値とすることで、光ディスク７からの信号読み取りに異常が発生してスピンドル制御が不能となっている期間や、意図的にトラッキングサーボを外して光ディスク７からの信号読み取り位置を移動させるアクセス期間においても、光ディスク７の回転数をほぼ一定値に保持することが可能となる。
【００３６】
このように本実施の形態２にかかるスピンドル制御回路は、総経過時間情報３１の値が正常に読み取れなかった場合に総経過時間情報３１の値を、その直前の値を元に内挿するための内挿回路９と、サブコードデータのエラー判定結果を示すＣＲＣフラグ３２に応じて、内挿回路９の出力９１と、総経過時間情報３１とを切り替えるセレクタ９２とを設けたので、光ディスク７から読み出された総経過時間情報３１に誤りがあった場合にも、セレクタ９２によって総経過時間情報３１が内挿回路９の出力９１に置き換えられ、直前の総経過時間情報が提供されて間違った付加情報によりスピンドル制御回路系の動作が乱れてしまうということがない。
【００３７】
さらに、光ディスク７の異常状態を複数個検出し、それらの論理和を取った制御信号５４を出力する異常発生検出回路１０と、上記制御信号５４に応じて、スピンドル制御信号生成回路５の出力するスピンドル制御信号５１と、一定値５２とを切り替えるセレクタ５３とを設けたので、光ディスク７からの信号読み取りに異常が発生してスピンドル制御が不能となっている期間や、意図的にトラッキングサーボを外して光ディスク７からの信号読み取り位置を移動させるアクセス期間においても、光ディスク７に対して回転数一定サーボをかけることができ、その結果、光ディスク７の回転数をほぼ一定値に保持することが可能となる。
【００３８】
なお、本実施の形態２では、ＣＲＣフラグが「Ｈ」となった場合に、直前の総経過時間情報が内挿されるようにしたが、直前の総経過時間情報に１をインクリメントした値を内挿するようにしてもよく、より精度の高い内挿処理を行うことができる。
【００３９】
（実施の形態３）
次に、本発明の実施の形態３にかかるスピンドル制御回路について説明する。図３は本実施の形態３のスピンドル制御回路の一例を示す図であり、図３において、図１と同一符号は同一、又は相当部分を示し、１３は線速度一定(ＣＬＶ)サーボをかける場合の基準となる水晶クロック系の同期信号を作るための水晶系同期信号生成回路、２２は同期信号１１と、水晶系同期信号生成回路１３から出力される水晶クロック系の同期信号１４との位相差成分を生成するための位相誤差生成回路、２４は、前記位相誤差生成回路２２の出力２３と、「ゼロ」データとを切り替えるセレクタであり、第１の切り替え手段を実現するものとなっている。さらに、５６はスピンドル制御信号生成回路５の出力と、前記セレクタ２４の出力とを加算するための加算器である。４３はテーブルＲＯＭ４の出力する回転数基準データ４１と、一定値４２とを切り替えるためのセレクタであり、第２の切り替え手段を実現するものとなっている。また、上記セレクタ２４と、セレクタ４３とは、ＣＬＶ／ＣＡＶサーボ切り替え信号５７により同時に切り替えられるように構成されている。なお、ここで新たに追加した水晶系同期信号生成回路１３，位相誤差生成回路２２，セレクタ２４，４３についても、これらはＬＳＩにて実現可能なものであり、コスト的には大きな増加なく実現可能である。
【００４０】
以上のように構成された本実施の形態３によるスピンドル制御回路の一例に関して、以下その動作を説明する。基本的なフィードバック動作は図１に示したものと同じであるので、ここでは新たに追加された構成を中心とした動作について説明する。
【００４１】
まず最初に、水晶系同期信号生成回路１３は水晶系クロック１２を分周することで、線速度一定(ＣＬＶ)サーボがかかった場合に同期信号１１と同じ周波数で同じ位相となる水晶クロック系の同期信号１４を出力し、位相誤差生成回路２２は光ディスク７から読み出された同期信号１１と、前記水晶クロック系の同期信号１４との位相誤差成分を生成する。そして、線速度一定(ＣＬＶ)サーボ時にはＣＬＶ／ＣＡＶサーボ切り替え信号５７がＣＬＶ側となるため、セレクタ２４により位相誤差生成回路２２の出力信号２３が選択され、また、セレクタ４３により一定値４２が選択される。この結果、周期検出出力２１と、一定値４２との誤差分がスピンドル制御信号生成回路５により生成され、その出力が加算器５６により位相誤差生成回路２２の出力信号２３と加算され、スピンドル制御信号５１となる。
【００４２】
一方、ＣＬＶ／ＣＡＶサーボ切り替え信号５７がＣＡＶ側となった場合はセレクタ２４によって「ゼロ」データが選択され、また、セレクタ４３によってテーブルＲＯＭ４の出力４１が選択されることになる。その結果、図１に示した実施の形態１の回路構成と等価な回路が構成され、加算器５６からは、周期検出出力２１と、回転数基準データ４１の差分信号とが出力されるようになる。
【００４３】
このように本実施の形態３によれば、線速度一定(ＣＬＶ)サーボをかける場合の基準となる水晶クロック系の同期信号を作るための水晶系同期信号生成回路１３と、同期信号１１と、水晶系同期信号生成回路１３から出力される水晶クロック系の同期信号１４との位相差成分を生成するための位相誤差生成回路２２と、位相誤差生成回路２２の出力２３と、「ゼロ」データとを切り替えるセレクタ２４と、スピンドル制御信号生成回路５の出力と、前記セレクタ２４の出力とを加算するための加算器５６と、テーブルＲＯＭ４の出力する回転数基準データ４１と、一定値４２とを切り替えるためのセレクタ４３とを設け、セレクタ２４と、セレクタ４３とを、ＣＬＶ／ＣＡＶサーボ切り替え信号５７により同時に切り替え可能な構成としたので、同期信号検出回路１と周期検出回路２とを、ＣＬＶとＣＡＶの両方のサーボ系統で兼用したものとすることができ、回路規模が最小な、ＣＬＶ／ＣＡＶサーボをかけることのできるスピンドル制御回路を実現することができる。
【００４４】
なお、上記各実施の形態においては、テーブルＲＯＭ４に格納された変換テーブルの特性を一定のものとして説明したが、テーブルＲＯＭ４に、特性の異なる複数の変換関数を格納したものとし、上記光ディスク７の内周から外周まで予め決められた本数だけ飛び越し走査を行い、飛び越し走査前後のサブコードデータの値の大きさを比較して得た光ディスク７の線速度や、トラックピッチにより、複数の変換関数を適宜切り替える構成とすることで、さらに正確な回転数一定(ＣＡＶ)サーボを行うことが可能である。
【００４５】
【発明の効果】
以上のように、本発明の請求項１にかかるスピンドル制御回路によれば、ディスク再生装置において用いられる、回転数一定(ＣＡＶ)サーボをかけることのできるスピンドル制御回路において、ディスクから読み出した信号の同期信号成分を抽出する同期信号検出回路と、上記同期信号検出回路が出力する同期信号の周期を検出する周期検出回路と、上記ディスクから読み出した信号の付加情報を読み出す付加情報復号回路と、上記付加情報復号回路により得られた付加情報を一定の関数により回転数基準データに変換するための変換テーブル記憶手段と、上記周期検出回路の出力信号と上記回転数基準データとの差分を算出するスピンドル制御信号生成回路と、線速度一定 ( ＣＬＶ ) サーボをかける場合の基準となる同期信号を生成する同期信号生成回路と、上記同期信号生成回路の出力と、上記同期信号検出回路の出力との位相誤差を生成する位相誤差生成回路と、サーボ切り替え信号に応じて、上記スピンドル制御信号生成回路の出力するスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかを、上記スピンドルモータに入力する信号加算器と、を備え、該信号加算器により生成されるスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかが、スピンドルモータに入力されて、上記ディスクの回転数を制御する帰還ループが構成され、上記変換テーブル記憶手段には、上記ディスク上の読み出し位置によらず上記ディスクの回転数が一定となるように、上記付加情報の上記回転数基準データへの変換を行う変換テーブルが格納されているものとしたので、ＬＳＩの設計の変更、追加によって、ＦＧセンサーを用いることなく回転数一定サーボをかけることができるとともに回路規模が最小な、ＣＬＶ／ＣＡＶサーボをかけることのできるスピンドル制御回路が得られる効果がある。
【００４６】
また、本発明の請求項２にかかるスピンドル制御回路によれば、請求項１記載のスピンドル制御回路において、上記サーボ切り替え信号に応じて、上記変換テーブル記憶手段の出力する回転数基準データと、外部より入力される一定値とを切り替えて、上記スピンドル制御信号生成回路に出力する信号切り替え手段を、備えたものとしたので、回路規模が最小な、ＣＬＶ／ＣＡＶサーボをかけることのできるスピンドル制御回路を実現することができるという効果がある。
【００４７】
また、本発明の請求項３にかかるスピンドル制御回路によれば、請求項１記載のスピンドル制御回路において、上記変換テーブル記憶手段には、上記回転数基準データを付加情報の値によらず一定値とする変換テーブルも格納されているものとしたので、速度制御による線速度一定(ＣＬＶ)サーボを行うことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかるスピンドル制御回路の構成図である。
【図２】本発明の実施の形態２にかかるスピンドル制御回路の構成図である。
【図３】本発明の実施の形態３にかかるスピンドル制御回路の構成図である。
【図４】従来のスピンドル制御回路の一例を示す構成図である。
【符号の説明】
１ 同期信号検出回路
１３ 水晶系同期信号生成回路
２ 周期検出回路
２２ 位相誤差生成回路
２４ セレクタ
２５ ＦＧ周期検出回路
３ 付加情報復号回路
４ テーブルＲＯＭ
４３ セレクタ
５ スピンドル制御信号生成回路
５３ セレクタ
５６ 加算器
６ スピンドルモータ
７ 光ディスク
８ ＦＧセンサー
９ 内挿回路
９２ セレクタ
Claims (3)
- ディスク再生装置において用いられる、回転数一定(ＣＡＶ)サーボをかけることのできるスピンドル制御回路において、
ディスクから読み出した信号の同期信号成分を抽出する同期信号検出回路と、
上記同期信号検出回路が出力する同期信号の周期を検出する周期検出回路と、
上記ディスクから読み出した信号の付加情報を読み出す付加情報復号回路と、
上記付加情報復号回路により得られた付加情報を一定の関数により回転数基準データに変換するための変換テーブル記憶手段と、
上記周期検出回路の出力信号と上記回転数基準データとの差分を算出するスピンドル制御信号生成回路と、
線速度一定 ( ＣＬＶ ) サーボをかける場合の基準となる同期信号を生成する同期信号生成回路と、
上記同期信号生成回路の出力と、上記同期信号検出回路の出力との位相誤差を生成する位相誤差生成回路と、
サーボ切り替え信号に応じて、上記スピンドル制御信号生成回路の出力するスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかを、上記スピンドルモータに入力する信号加算器と、を備え、
該信号加算器により生成されるスピンドル制御信号もしくは該スピンドル制御信号に上記位相誤差生成回路の出力を加算した信号のいずれかが、スピンドルモータに入力されて、上記ディスクの回転数を制御する帰還ループが構成され、
上記変換テーブル記憶手段には、上記ディスク上の読み出し位置によらず上記ディスクの回転数が一定となるように、上記付加情報の上記回転数基準データへの変換を行う変換テーブルが格納されている、
ことを特徴とするスピンドル制御回路。 - 請求項１記載のスピンドル制御回路において、
上記サーボ切り替え信号に応じて、上記変換テーブル記憶手段の出力する回転数基準データと、外部より入力される一定値とを切り替えて、上記スピンドル制御信号生成回路に出力する信号切り替え手段を、備えた、
ことを特徴とするスピンドル制御回路。 - 請求項１記載のスピンドル制御回路において、
上記変換テーブル記憶手段には、上記回転数基準データを付加情報の値によらず一定値とする変換テーブルも格納されている、
ことを特徴とするスピンドル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107004A JP4012482B2 (ja) | 2003-04-10 | 2003-04-10 | スピンドル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003107004A JP4012482B2 (ja) | 2003-04-10 | 2003-04-10 | スピンドル制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004318919A JP2004318919A (ja) | 2004-11-11 |
| JP4012482B2 true JP4012482B2 (ja) | 2007-11-21 |
Family
ID=33469001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003107004A Expired - Fee Related JP4012482B2 (ja) | 2003-04-10 | 2003-04-10 | スピンドル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4012482B2 (ja) |
-
2003
- 2003-04-10 JP JP2003107004A patent/JP4012482B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004318919A (ja) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0872838B1 (en) | Disk-rotation control apparatus | |
| US5963518A (en) | Apparatus for reproducing digital signal | |
| CA2022192C (en) | Optical disk recording/reproducing device | |
| US6259662B1 (en) | Disk rotation control device | |
| JP4012482B2 (ja) | スピンドル制御回路 | |
| KR20010080358A (ko) | 디스크 재생 시스템 | |
| KR0162374B1 (ko) | 디스크 재생시 모터 제어장치 및 방법 | |
| JP2000182318A (ja) | 光ディスク再生装置 | |
| US6064638A (en) | Track count estimator for optical storage drives | |
| KR100219276B1 (ko) | 디스크 배속 재생 제어 방법 및 그 장치 | |
| JPH0955015A (ja) | 光ディスク再生装置 | |
| US6704258B2 (en) | Tracking error signal detector | |
| JPH08106727A (ja) | ディスク再生装置 | |
| JP3730484B2 (ja) | 光ディスクドライブ装置及び光ディスクドライブ方法 | |
| KR0147141B1 (ko) | 스핀들 모터의 역기전력을 이용한 서보정보검출 동기화장치 | |
| KR19990000344A (ko) | 광 디스크 회전 제어 방법 및 장치 | |
| JP3772714B2 (ja) | 磁気記録再生装置 | |
| JP3773395B2 (ja) | ディスク状記録媒体駆動装置 | |
| JPH07240070A (ja) | 光ディスク再生装置及びその制御方法 | |
| JPH0638306B2 (ja) | モ−タ回転制御装置 | |
| JPH0896391A (ja) | 光ディスク装置のトラッキング制御装置 | |
| JPH05159491A (ja) | トラックジャンプ制御装置 | |
| JP2001143377A (ja) | ディスク再生システム | |
| JPH0757383A (ja) | スピンドルサーボ回路 | |
| JPS63175263A (ja) | デイスクプレ−ヤの回転制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070907 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |