JP4011007B2 - リコンフィギュラブル回路を備えた集積回路装置および処理装置 - Google Patents
リコンフィギュラブル回路を備えた集積回路装置および処理装置 Download PDFInfo
- Publication number
- JP4011007B2 JP4011007B2 JP2003339030A JP2003339030A JP4011007B2 JP 4011007 B2 JP4011007 B2 JP 4011007B2 JP 2003339030 A JP2003339030 A JP 2003339030A JP 2003339030 A JP2003339030 A JP 2003339030A JP 4011007 B2 JP4011007 B2 JP 4011007B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reconfigurable
- unit
- reconfigurable circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Microcomputers (AREA)
- Stored Programmes (AREA)
Description
図1は、実施の形態に係る処理装置10の構成図である。処理装置10は、集積回路装置26を備える。集積回路装置26は、回路構成を再構成可能とする機能を有する。集積回路装置26は1チップとして構成され、リコンフィギュラブル回路12、設定部14、制御部18、内部状態保持回路20、出力回路22および経路部24を備える。リコンフィギュラブル回路12は、設定を変更することにより、機能の変更を可能とする。
係数1/2の演算はデータを右に1ビットシフトすることで実現できる。1ビットシフタは、複数ビットシフタと比べて、ALU内において非常に小さいスペースで形成することができる。
図13は、図8に示すFIRフィルタ回路をコンパイルして作成したデータフローグラフ38bを示す。図中、“+”は加算を、“MOV”はスルー用のパスを、“>>4”は4ビットのシフトを、“>>3”は3ビットのシフトを、“>>1”は1ビットのシフトを示す。図9の例では、複数ビットのシフトを1ビットシフトにおとしてデータフローグラフ38aを作成したが、図13の例では、複数ビットのシフトをそのままにデータフローグラフ38bを作成している。図示のごとく、データフローグラフ38bは、4段の演算子で構成される。
上記の実施の形態1および2の構成においては、具体例として単一の回路であるFIRフィルタ回路をリコンフュギラブル回路を用いて実現する例について説明したが、本発明の実施の形態3においては複数の回路をリコンフュギラブル回路で実現する方式について説明する。
Claims (1)
- 機能の変更が可能なリコンフィギュラブル回路と、
前記リコンフィギュラブル回路の出力を記憶する記憶部と、
前記記憶部よりも高速に動作し、前記リコンフィギュラブル回路の出力を保持する状態保持部と、
前記リコンフィギュラブル回路の出力を、前記状態保持部を介して前記リコンフィギュラブル回路の入力として伝達するための第1経路部と、
前記リコンフィギュラブル回路の出力を、前記記憶部を介して前記リコンフィギュラブル回路の入力として伝達するための第2経路部と、
前記リコンフィギュラブル回路に所期の回路を構成するための設定データを供給する設定部と、
前記リコンフィギュラブル回路に設定データを順次供給するように前記設定部を制御し、ある設定データにより前記リコンフィギュラブル回路上で構成された回路の出力を、前記第1又は第2経路部を通じて次の設定データにより構成される回路の入力に供給させる制御部を備え、
複数の設定データが設定部から順次供給されることで、前記リコンフィギュラブル回路に1つの演算回路を分割した複数の分割回路が順次構成されるとき、
前記制御部は、前記リコンフィギュラブル回路からの前記状態保持部への出力が、前記第1経路部を介して次サイクルの分割回路が構成される前記リコンフィギュラブル回路へ入力されるよう制御し、
前記演算回路による演算が終了した後、前記設定部から前記演算回路とは異なる他の演算回路に係る設定データが供給されることで、前記他の演算回路が前記リコンフィギュラブル回路に構成されるとき、
前記制御部は、前記他の演算回路の演算内容に応じて、前記リコンフィギュラブル回路からの前記記憶部への出力を、前記第2経路部を介して該他の演算回路が構成されている前記リコンフィギュラブル回路へ入力させるか否かを制御することを特徴とする処理装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003339030A JP4011007B2 (ja) | 2003-01-15 | 2003-09-30 | リコンフィギュラブル回路を備えた集積回路装置および処理装置 |
CNB2004800285532A CN100412801C (zh) | 2003-09-30 | 2004-07-09 | 备有可重构电路的处理装置、集成电路装置 |
US10/573,970 US20070038971A1 (en) | 2003-09-30 | 2004-07-09 | Processing device with reconfigurable circuit, integrated circuit device and processing method using these devices |
EP04747279A EP1669868A4 (en) | 2003-09-30 | 2004-07-09 | PROCESSOR AND INTEGRATED CIRCUIT WITH CONVERTIBLE CIRCUIT AND PROCESSING PROCESS THEREFORE |
PCT/JP2004/009811 WO2005033939A1 (ja) | 2003-09-30 | 2004-07-09 | リコンフィギュラブル回路を備えた処理装置、集積回路装置およびそれらを利用した処理方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003007654 | 2003-01-15 | ||
JP2003339030A JP4011007B2 (ja) | 2003-01-15 | 2003-09-30 | リコンフィギュラブル回路を備えた集積回路装置および処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007070700A Division JP4260197B2 (ja) | 2003-01-15 | 2007-03-19 | 処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004310730A JP2004310730A (ja) | 2004-11-04 |
JP4011007B2 true JP4011007B2 (ja) | 2007-11-21 |
Family
ID=33477926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003339030A Expired - Fee Related JP4011007B2 (ja) | 2003-01-15 | 2003-09-30 | リコンフィギュラブル回路を備えた集積回路装置および処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4011007B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100840030B1 (ko) * | 2004-02-12 | 2008-06-19 | 마쓰시타 일렉트릭 인더스트리얼 코우.,엘티디. | 프로그래머블 논리 회로 |
DE102005005073B4 (de) * | 2004-02-13 | 2009-05-07 | Siemens Ag | Rechnereinrichtung mit rekonfigurierbarer Architektur zur parallelen Berechnung beliebiger Algorithmen |
EP1868293A1 (en) * | 2005-04-05 | 2007-12-19 | Matsushita Electric Industrial Co., Ltd. | Computer system, data structure showing configuration information, and mapping device and method |
JP4720436B2 (ja) * | 2005-11-01 | 2011-07-13 | 株式会社日立製作所 | リコンフィギュラブルプロセッサまたは装置 |
JP4757005B2 (ja) * | 2005-12-05 | 2011-08-24 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
JP4753709B2 (ja) * | 2005-12-21 | 2011-08-24 | 三洋電機株式会社 | データ多重化記憶装置及び処理装置 |
CN100369074C (zh) | 2006-03-02 | 2008-02-13 | 西安西电捷通无线网络通信有限公司 | 一种实现sms4密码算法中加解密处理的方法 |
JP4866194B2 (ja) | 2006-09-29 | 2012-02-01 | 富士通セミコンダクター株式会社 | 集積回路及びリコンフィギュラブル回路の入力データ制御方法 |
JPWO2009157441A1 (ja) * | 2008-06-26 | 2011-12-15 | 日本電気株式会社 | データ処理装置、情報処理装置及び情報処理方法 |
-
2003
- 2003-09-30 JP JP2003339030A patent/JP4011007B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004310730A (ja) | 2004-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4275013B2 (ja) | データフローグラフ処理装置、処理装置、リコンフィギュラブル回路。 | |
JP4484756B2 (ja) | リコンフィギュラブル回路および処理装置 | |
JP4011007B2 (ja) | リコンフィギュラブル回路を備えた集積回路装置および処理装置 | |
JP2018530040A (ja) | 自己適応型チップ及び配置方法 | |
JP2005044329A (ja) | 半導体集積回路 | |
US6202074B1 (en) | Multiplierless digital filtering | |
JP4260197B2 (ja) | 処理装置 | |
US7509479B2 (en) | Reconfigurable global cellular automaton with RAM blocks coupled to input and output feedback crossbar switches receiving clock counter value from sequence control unit | |
US20070038971A1 (en) | Processing device with reconfigurable circuit, integrated circuit device and processing method using these devices | |
JP4553615B2 (ja) | 処理装置 | |
JP4011012B2 (ja) | リコンフィギュラブル回路を備えた処理装置 | |
JP4156010B2 (ja) | 処理装置 | |
JP4413052B2 (ja) | データフローグラフ処理装置および処理装置 | |
JP4330472B2 (ja) | 処理装置 | |
JP4748944B2 (ja) | 処理装置 | |
JP4208751B2 (ja) | データフローグラフ処理装置。 | |
JP3896083B2 (ja) | リコンフィギュラブル回路とそれを利用可能な集積回路装置 | |
JP4357326B2 (ja) | リコンフィギュラブル回路および処理装置 | |
JP4553614B2 (ja) | 処理装置 | |
JP4597075B2 (ja) | リコンフィギュラブル回路への演算マッピング方法、リコンフィギュラブル回路、及びデータフローグラフ | |
JP4562678B2 (ja) | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、及び処理装置 | |
JP2004220377A (ja) | リコンフィギュラブル回路とそれを利用可能な集積回路装置およびデータ変換装置 | |
US20240118870A1 (en) | Digital Signal Processing Circuitry with Multiple Precisions and Dataflows | |
JP5116499B2 (ja) | 演算処理回路 | |
JP4610236B2 (ja) | 設定データ生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |