JP4004149B2

JP4004149B2 - Magnetic playback device

Info

Publication number: JP4004149B2
Application number: JP23286498A
Authority: JP
Inventors: 誠治古森
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1998-08-19
Filing date: 1998-08-19
Publication date: 2007-11-07
Anticipated expiration: 2018-08-19
Also published as: JP2000067493A

Description

【０００１】
【発明の属する技術分野】
本発明はＤＶＨＳやＶＨＳ等の複数の方式に対応可能なキャプスタンの位相コントロールサーボシステムを有する磁気再生装置に関する。
【０００２】
【従来の技術】
従来のＶＨＳモードとデータストリーマ装置等に用いられるＤＶＨＳ（ＤａｔａＶＨＳ）モードの２モードに対応可能な磁気再生装置について説明する。図６は従来の磁気再生装置に用いられているＩＣ（Integrated Circuit）２０のブロック図である。発振回路２１は一定周期のクロックを出力する。基準カウンタ２２は発振回路２１より出力されるクロックをカウントする。この基準カウンタ２２は例えば縦続接続された複数のフリップフロップで構成されている。尚、従来の説明図は１つのテレビジョン方式のみについて記載している。従って、ＮＴＳＣやＰＡＬ等の方式やテープスピードに応じた数だけ説明図の回路が必要になる。
【０００３】
デコーダ２４〜２８は基準カウンタ２２より出力されるカウント値が所定の値であることを検出し、検出結果を示す信号を出力する。これらのデコーダ２４〜２８はＡＮＤ回路等のゲートで構成されている。スイッチ３２はモード入力信号ＳＥＬによってデコーダ２５とデコーダ２７の一方を選択する。ＶＨＳモードのときにはデコーダ２５を選択し、ＤＶＨＳモードのときにはデコーダ２７を選択する。スイッチ３３はＶＨＳモードのときにはデコーダ２６を選択し、ＤＶＨＳモードのときにはデコーダ２８を選択する。スイッチ３３で選択されたデコーダの出力信号によって基準カウンタ２２がリセットされる。基準カウンタ２２から各デコーダ２４〜２８に送る線路は１本の線で示しているが、実際には基準カウンタ２２を構成する各フリップフロップの出力が与えられるため、複数の線路が設けられている。
【０００４】
台形波合成回路２９はデコーダ２４からの信号とスイッチ３２、３３からの信号とを入力することにより台形波信号を合成する。基準カウンタ２２は傾斜データを台形波合成回路２９に出力する。サンプリング回路３１は台形波信号と磁気テープから読み出したコントロール信号ＴＰＮを入力することにより、キャプスタンの位相ずれを検出し、その位相ずれを補正するためのコントロール信号ＣＴＬを出力する。磁気再生装置はコントロール信号ＣＴＬによってキャプスタンの走行をコントロールする。台形波合成回路２９では、基準カウンタ２２の一部データを流用して傾斜を作成する。
【０００５】
ＶＨＳモードとＤＶＨＳモードでの動作の違いを明確にするために図５に示す波形図を用いて説明する。図５（ａ）はＶＨＳモードのときに基準カウンタ２２より出力されるカウント値の変化を等価的な波形で示したものである。ＶＨＳモードのときにはデコーダ２６によって基準カウンタ２２はＴ₃の時点でリセットがかかる。基準カウンタ２２は周期Ｌ１で繰り返し動作する。
【０００６】
タイミングＴ₀で傾斜区間ｔｐｃを開始する。台形波合成回路２９はデコーダ２４からの信号により傾斜区間ｔｐｃの終了する時点Ｔ₁とする。デコーダ２４は時点Ｔ₁に対応するカウント値において出力を発生するように設定されている。台形波合成回路２９は傾斜区間ｔｐｃでは傾斜区間作成用のカウンタ３０から出力されるカウント値を用いて傾斜信号を生成している。
【０００７】
時点Ｔ₁を経過すると台形波信号は一定のハイレベル区間ＫＨとなる。そして、台形波合成回路２９はデコーダ２５からの信号が与えられるＴ₂の時点でローレベル区間ＫＬに入る。そして、基準カウンタ２２がデコーダ２６からの信号によってリセットされた時点Ｔ₃でローレベル区間ＫＬが終了する。これにより、ＶＨＳモードでの台形波信号は周期Ｌ１の信号となる。以上の動作を繰り返すことによって図５（ｂ）に示す台形波信号が次々と形成される。
【０００８】
サンプリング回路３１はこの台形波信号の傾斜区間ｔｐｃの間にコントロール信号ＴＰＮの立ち上がりの入力があった時点ｔ０で、この台形波信号の信号値と基準となる値とのずれを検出することによりキャプスタンの位相ずれを検出している。したがって、サンプリング回路３１はこの位相ずれが生じないようにキャプスタンの走行をコントロールする信号ＣＴＬを出力する。
【０００９】
次に、ＤＶＨＳモードのときの台形波信号を図５（ｃ）に示す。ＤＶＨＳモードのときには台形波信号の周期は図５（ｄ）に示すようにＬ２である。周期Ｌ２はＬ１の３倍である。ＤＶＨＳモードでの台形波信号の傾斜区間ｔｐｃはＶＨＳモードでの傾斜区間ｔｐｃと等しく、ハイレベル区間ＫＨとローレベル区間ＫＬについてはＫＨ＝ＫＬの関係にある。ＤＶＨＳモードではハイレベル区間とローレベル区間の比は１対１にみえる。
【００１０】
モード入力信号ＳＥＬによって選択されたデコーダ２８からの信号によって基準カウンタ２２がリセットされることにより、カウンタ２２は図５（ｄ）に示すように周期Ｌ２で繰り返し動作する。台形波合成回路２９はスイッチ３３からの信号により傾斜区間ｔｐｃの開始時点を時点Ｔ₀とする。台形波合成回路２９はデコーダ２４からの信号により傾斜区間ｔｐｃの終了を時点Ｔ₁とする。
【００１１】
台形波合成回路２９はデコーダ２４からの信号により時点Ｔ₁で傾斜区間ｔｐｃを終了してハイレベル区間ＫＨを開始させる。台形波合成回路２９はデコーダ２７からの信号により時点Ｔ₄でハイレベル区間ＫＨを終了するとともにローレベル区間ＫＬを開始させる。基準カウンタ２２はデコーダ２８からの信号により時点Ｔ₅でリセットされるので台形波信号は周期Ｌ２となる。
【００１２】
また、他の従来例では基準カウンタ２２に入力するクロック周波数をＶＨＳモードとＤＶＨＳモードで切り換えることにより基準タウンタ２２のビット数の増大を抑えた磁気再生装置がある。しかし、この従来の磁気再生装置はクロック周波数を切り換えるために図７に示すように２個の発振回路３５、３６を備えている。
【００１３】
発振回路３５、３６は出力するクロック周波数が異なる。そして、モード入力信号ＳＥＬによってスイッチ３７は発振回路３５、３６からのクロックを選択して基準カウンタ２２に送る。この従来の磁気再生装置はＶＨＳモードではクロック周波数を高くし、ＤＶＨＳモードではクロック周波数を低くする。ＤＶＨＳモードでは基準カウンタ２２はゆっくりとカウント値が変化するので、周期Ｌ２が周期Ｌ１の３倍になっていてもビット数の増大を抑制することができる。なお、図７において図６と同一部分には同一符号を付して説明を省略する。
【００１４】
【発明が解決しようとする課題】
上記図６に示す従来の磁気再生装置ではＶＨＳモードとＤＶＨＳモードに対応するために基準カウンタ２２からカウント値を検出するためのデコーダ２４〜２８の個数が増大し、回路規模が大きくなるという問題があった。また、上記従来の磁気再生装置ではＶＨＳモードとＤＶＨＳモードでも基準カウンタ２２に入力されるクロックが同一である。そのため、基準カウンタ２２が周期Ｌ２までカウント値を出力できるように最大カウント数を増大させるべく、基準カウンタのビット数（具体的にはカウンタを構成するフリップフロップ数）を増設させていた。したがって、基準カウンタ２２でも複数モードに対応した磁気再生装置は回路規模が大きくなっていた。
【００１５】
一方、上記図７に示す従来の磁気再生装置では、ＶＨＳモードとＤＶＨＳモードでは基準カウンタ２２より出力されるカウント値が変化するスピードが異なるので、ＶＨＳモードとＤＶＨＳモードで図５に示すＴ₁のタイミングを与えるために２個のデコーダ２４ａ、２４ｂが必要であった。そして、信号ＳＥＬによってスイッチ３４でデコーダ２４ａ、２４ｂの選択をしてから台形波合成回路２９に送る必要があった。このため、デコーダ２４ａ〜２８の個数が増大するという問題点は解消されず、２種のクロック周波数を作成するための発振回路３５、３６及びスイッチ３７が追加されるため、回路規模が大きいという問題があった。
【００１６】
本発明は上記課題を解決するもので、ＶＨＳモードとＤＶＨＳモードのように複数モードでキャプスタンの位相制御ができる磁気再生装置の回路規模を縮小することを目的とする。
【００１７】
【課題を解決するための手段】
本発明は上記目的を達成するために、本発明では、キャプスタンの位相制御において用いられる傾斜区間とハイレベル区間とローレベル区間より成る台形波信号が第１のモードと第２のモードで前記傾斜区間が同一で他の区間が異なる方式の磁気再生装置であって、発振回路からのクロックをカウントするとともに前記クロックに比し充分長い周期の基準クロックでリセットされ且つ前記基準クロックから次の基準クロックまでの区間を１／Ｎ（Ｎは整数）に分割するような所定のカウント値においてリセットがかかるカウンタと、前記カウンタのカウントが各リセット時点から第１のカウント値に達したところで第１のタイミングを発生するとともに第１のカウント値よりも大きい第２のカウント値に達したところで第２のタイミングを発生するタイミング発生回路と、前記基準クロックから次の基準クロックまでの区間において各リセット時点から第１のタイミングなどを第１モードの傾斜区間とし、第１のタイミングから第２のタイミングまでを第１モードのハイレベル区間とし、第２のタイミングから次のリセット時点までを第１モードのローレベル期間とする手段と、基準クロックから次の基準クロックまでの区間において最初のリセット時点から第１のタイミングまでを第２モードの傾斜区間とし、その第１のタイミングから後続する複数番目の第２のタイミングまでの期間を第２モードのハイレベル区間とし、その複数番目の第２のタイミングから基準クロックまでを第２モードのローレベル期間とする手段とを備えるようにしている。
【００１８】
【発明の実施の形態】
以下、本発明の一実施形態について説明する。図１は本実施形態の磁気再生装置に用いられるＩＣ１のブロック図である。ＩＣ１には磁気テープより得られるコントロール信号ＴＰＮと、ＶＨＳモード（第１モード）かＤＶＨＳモード（第２モード）のいずれか一方を指示するためのモード入力信号ＳＥＬと、ＤＶＨＳを再生する為の基準信号であり、マイコン等で別途形成されている。５ＨｚのクロックＲＥＦが入力される（図４（ａ）参照）。そして、ＩＣ１は以下説明するようにモード入力信号ＳＥＬで指示されたモードで台形波信号Ｐを合成し、この台形波信号Ｐとコントロール信号ＴＰＮとからキャプスタンの位相ずれを検出してキャプスタンの走行を制御するためのコントロール信号ＣＴＬを出力する。
【００１９】
ＩＣ１の内部において、タイミングデジタル回路３はクロックＲＥＦ（図４（ａ）参照）の入力により基準クロックＦ（図４（ｂ）参照）を出力する。基準クロックＦはクロックＲＥＦのレベルがハイレベルからローレベルに変化する時とローレベルからハイレベルに変化する時に立ち上がり、立ち上がりから一定の時間経過した後に立ち下がるようになっている。
【００２０】
基準クロックＦはＯＲ回路１０を通して基準カウンタ２に入力される。基準カウンタ２は基準クロックＦの立ち下がりによってリセットされる。基準カウンタ２は発振回路８より出力される一定周期のクロック（図示せず）をカウントし、カウント値Ｇを出力する（図４（ｃ）参照）。基準カウンタ２は例えば縦続接続された複数のフリップフロップで構成されている。基準カウンタ２から出力されるカウント値Ｇを伝送する線路は１本の線路で示しているが、実際には基準カウンタ２を構成する各フリップフロップの出力が与えられるため複数の線路が存在する。デコーダ９はカウント値Ｇが所定の値であることを検出して、カウント値が所定の値となるとインバータ１１とＯＲ回路１０を通して基準カウンタ２をリセットする信号を出力する。デコーダ９が検出する値は基準カウンタ２が基準クロックＦ間に２回リセットがかかるような値に設定されている。
【００２１】
タイミング発生回路４はカウント値Ｇを取り込み、その値からＶＨＳモードでの台形波信号Ｐの傾斜区間を与えるための第１タイミング信号Ａ（図４（ｄ）参照）と、ＶＨＳモードでの台形波信号の傾斜区間及びハイレベル区間を与えるための第２タイミング信号Ｂ（図４（ｅ）参照）を出力する。
【００２２】
合成回路５は第１タイミング信号Ａと第２タイミング信号Ｂと基準クロックＦとモード入力信号ＳＥＬを入力し、モード入力信号ＳＥＬによって指定されたモードの台形波信号Ｐ（図４（ｉ）または図４（ｋ）参照）を出力する。サンプリング回路７は台形波信号Ｐとコントロール信号ＴＰＮを入力することにより、キャプスタンの位相ずれを検出し、その位相ずれを補正するためのコントロール信号ＣＴＬを出力する。
【００２３】
次に、タイミング発生回路４の内部構成について説明する。図２はタイミング発生回路４の内部構成を示す回路図である。タイミング発生回路４は２つのデコーダ１０、１１と２つのフリップフロップ１２、１３とから構成されている。ＯＲ回路１０より出力される信号Ｊがフリップフロップ１２、１３のセット入力端子（Ｓ）に入力される。デコーダ１１はカウント値Ｇが所定の値であることを検出するもので、その検出結果を示す信号がフリップフロップ１２のリセット入力端子（Ｒ）に入力される。フリップフロップ１２の出力端子（Ｑ）より第１タイミング信号Ａが出力される。信号Ａは基準カウンタ２のリセット時に立ち上がり、デコーダ１１が値を検出したところで立ち下がる信号となる。デコーダ１１が検出する値はＶＨＳモードでの台形波信号Ｐの傾斜区間ｔｐｃが与えられるように設定されている。
【００２４】
信号ＪはＤフリップフロップ１３のセット入力端子（Ｓ）にも入力される。デコーダ１０はカウント値Ｇが所定の値であるか否かを検出するもので、検出結果を示す信号がフリップフロップ１２のリセット入力端子（Ｒ）に入力される。デコーダ１０が検出する値はＶＨＳモードでの台形波信号Ｐの傾斜区間ｔｐｃとハイレベル区間ＫＨの合計した期間となるように設定されている。これにより、フリップフロップ１３の出力端子（Ｑ）よりタイミング信号Ｂが出力される。
【００２５】
次に、合成回路５の内部構成について説明する。図３は合成回路５の内部構成を示す回路図である。合成回路５は間引き回路１６と信号生成回路１７とＡＮＤ回路（論理積回路）１８と台形波合成回路１９とから構成されている。間引き回路１６は第２タイミング信号Ｂと基準クロックＦの入力により第２タイミング信号Ｂを基準クロックＦで間引いた第３タイミング信号Ｃを出力する（図４（ｆ）参照）。第３タイミング信号Ｃは基準クロックＦの立ち下がりでセットされ、第２タイミング信号Ｂの立ち下がりでリセットされることにより与えられる。なお、間引き回路１６はフリップフロップ等で構成されている。
【００２６】
信号生成回路１７は第２タイミング信号Ｂと基準クロックＦの入力により第４タイミング信号Ｄを出力する（図４（ｈ）参照）。第４タイミング信号Ｄは基準クロックＦの立ち下がりでセットされ、その後の第２タイミング信号Ｂの２回目の立ち下がり時にリセットされることにより与えられる。
【００２７】
ＡＮＤ回路１８は第１タイミング信号Ａと第３タイミング信号Ｃの論理積をとった第５タイミング信号Ｈ（図４（ｇ）参照）を出力する。第５タイミング信号ＨはＤＶＨＳモードでの台形波信号の傾斜区間を与えるための信号である。なお、信号生成回路１７はフリップフロップ等で構成されている。
【００２８】
台形波合成回路１９は第１タイミング信号Ａと第２タイミング信号Ｂと第４タイミング信号Ｄと第５タイミング信号Ｈとモード入力信号ＳＥＬとを入力して、モード入力信号ＳＥＬによって指定されたモードの台形波信号Ｐを出力する。ＶＨＳモード（図４（ｋ）参照）のとき、台形波合成回路１９は第１タイミング信号Ａがハイレベルとなっている期間を台形波信号の傾斜区間ｔｐｃとし、その後、第２タイミング信号Ｂがハイレベルとなっている期間を台形波信号Ｐのハイレベル区間ＫＨとする。そして、第２タイミング信号Ｂがローレベルとなると台形波合成回路１９は台形波信号Ｐのローレベル区間ＫＬとする。
【００２９】
一方、ＤＶＨＳモード（図４（ｉ）参照）のとき、台形波合成回路１９は第５タイミング信号Ｈがハイレベルとなっている期間を台形波信号Ｐの傾斜区間ｔｐｃとし、その後、第４タイミング信号Ｄがハイレベルとなっている期間に台形波信号Ｐのハイレベル区間ＫＨとする。そして、第４タイミング信号Ｄがローレベルとなると台形波合成回路１９は台形波信号Ｐのローレベル区間ＫＬとする。
【００３０】
次に、ＩＣ１の動作について説明する。図４はＩＣ１の動作を示す波形図である。（ａ）は５ＨｚのクロックＲＥＦである。（ｂ）はタイミングデジタル回路３より出力される基準クロックＦである。（ｃ）は基準カウンタ２より出力されるカウント値Ｇの変化を等価的な波形で示したものである。（ｄ）は第１タイミング信号Ａである。（ｅ）は第２タイミング信号Ｂである。（ｆ）は第３タイミング信号Ｃである。（ｇ）は第５タイミング信号Ｈである。（ｈ）は第４タイミング信号Ｄである。（ｉ）は信号ＳＥＬによりＤＶＨＳモードが指定されているときに合成回路５より出力される台形波信号Ｐである。（ｊ）はＤＶＨＳモードときにＩＣ１に入力されるコントロール信号ＴＰＮである。（ｋ）はＶＨＳモードが指定されているときに合成回路５より出力される台形波信号Ｐである。（ｌ）はＶＨＳモードのときにＩＣ１に入力されるコントロール信号ＴＰＮである。
【００３１】
タイミングデジタル回路３はＩＣ１に入力される５ＨｚのクロックＲＥＦがタイミングｔ_R1でハイレベルからローレベルに変化するのをトリガにして基準クロックＦを発生させる。上述したように基準クロックＦはタイミングｔ_R1でローレベルからハイレベルに立ち上がり、一定の時間経過した時間ｔ_F1で再びローレベルになる。
【００３２】
時間ｔ_F1で基準カウンタ２はリセットされ、次の基準クロックＦの立ち下がり時間ｔ_F2までの間にデコーダ９によって２回自己リセットがかかるように動作する。（ｄ）に示すように、タイミング信号ＡはＶＨＳモードでの傾斜区間ｔｐｃを与える期間Ｋ１にハイレベルとなる。図示するように、タイミング信号Ａの周波数は基準クロックＦの周波数の３倍となる。
【００３３】
（ｅ）に示すようにタイミング信号Ｂは期間Ｋ２をハイレベルとするように設定されている。期間Ｋ２は期間Ｋ１よりも大きくなっている。タイミング信号Ｂの周波数も基準クロックＦの周波数の３倍となる。（ｆ）に示すようにタイミング信号Ｃは間引き回路１６で基準クロックＦの立ち下がりのタイミングｔ_F1でセットされ、タイミング信号Ｂの立ち下がりでリセットすることにより得られる。タイミング信号Ｃの周波数はタイミング信号Ｂの周波数の１／３となり、ハイレベルとなっている期間はＫ２である。
【００３４】
（ｇ）に示すようにタイミング信号ＨはＡＮＤ回路１８でタイミング信号Ａとタイミング信号Ｃの論理積をとることにより得られる。（ｈ）に示すようにタイミング信号Ｄは時間ｔ_F1でセットされ、その後、タイミング信号Ｂの２回目の立ち下がりを検出してそのタイミングｔ_B2でリセットされる。
【００３５】
モード入力信号ＳＥＬによってＤＶＨＳモードが選択されているときには、台形波合成回路１９は（ｇ）に示すタイミング信号Ｈより台形波信号Ｐの傾斜区間ｔｐｃとして、その後（ｈ）に示すタイミング信号Ｄがハイレベルとなっている期間をハイレベル区間ＫＨとする。そして、タイミングｔ_B2で台形波信号Ｂはローレベル期間ＫＬとなる。次の傾斜区間ｔｐｃの開始のタイミングｔ_F2までをローレベル区間とする。
【００３６】
サンプリング回路７は台形波信号Ｐとコントロール信号ＴＰＮを入力して傾斜区間ｔｐｃにコントロール信号ＴＰＮの立ち上がりを検出してその台形波信号Ｐのサンプリング値を取り込むことによってキャプスタンの位相ずれを検出し、位相ずれを補正するためのコントロール信号ＣＴＬを出力する。
【００３７】
また、モード入力信号ＳＥＬによってＶＨＳモードが選択されているときには、（ｄ）に示すタイミング信号Ａを傾斜区間ｔｐｃとして、その後、（ｅ）に示すタイミング信号Ｂがハイレベルとなっている期間をハイレベル区間ＫＨとする。その後、次のタイミング信号Ａの立ち上がりの時間ｔ_Aまでの期間をローレベル区間とする。これにより、ＶＨＳモードでの台形波信号ＰはＤＶＨＳモードでの台形波信号Ｐの３倍の周波数となる。
【００３８】
また、実際のＶＨＳモードとＤＶＨＳモードの台形波信号の各区間の設定値を表１に示す。テレビジョン方式にはＮＴＳＣ方式ではテープスピードＳＰ、ＬＰ、ＥＰの３モードあり、ＰＡＬ方式ではＳＰ、ＬＰの２モードある。上記従来の磁気再生装置はＤＶＨＳ／ＶＨＳの両モードに対応するためにもＮＴＳＣ方式では合計６モード、ＰＡＬ方式では合計４モード必要であったが、本実施形態の磁気再生装置は、ＤＶＨＳ／ＶＨＳモードに対応できるので、ＮＴＳＣ方式では３モード、ＰＡＬ方式では２モードでよい。このように、テープスピードの異なるモードに対応した磁気再生装置においても回路規模の拡大によるコスト高を抑えることができる。
【００３９】
以上説明したように、本実施形態の磁気再生装置はＶＨＳモードとＤＶＨＳモードで傾斜区間が同一で他のハイレベル区間ＫＨとローレベル区間ＫＬが異なる台形波信号Ｐを生成することにより、キャプスタンの位相コントロールを行うことができる。タイミング発生回路４は基準カウンタ２より２種のタイミング信号Ａ、Ｂを出力するだけであるので、基準カウンタ２からカウント値を取り込むためのデコーダ数が上記従来の磁気再生装置（図６、図７）に比べて大幅に減少している。また、基準カウンタ２では上記従来の磁気再生装置に比べてビット数の増設やクロックの切り換えが必要でない。したがって、その部分で回路の追加がなされない。
【００４０】
【表１】

【００４１】
【発明の効果】
以上説明したように、本発明では、基準クロックによって特定される区間（基準クロックから次の基準クロックまでの区間）がＮ等分されたようにカウンタのリセットが行われ、その分割された小区間に関して第１、第２タイミング信号を生成し、それらのタイミング信号を例えばロジック的に合成してＤＶＨＳとＶＨＳ等の複数の方式で、傾斜区間が共通で他の区間が異なる台形波信号を生成しているので、カウンタからカウント値を取り出すためのデコーダ数が少なくなっている。また、カウンタのビット数の増設も不要である。さらに、両モードで必要な回路を共通化しているので回路を構成するゲート数を減少させることができる。これにより、ＩＣチップの面積を縮小することができ、コストダウンを図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の磁気再生装置のブロック図。
【図２】その磁気再生装置のタイミング発生回路の回路図。
【図３】その磁気再生装置の合成回路の回路図。
【図４】その磁気再生装置の動作を示す波形図。
【図５】従来の磁気再生装置の動作を示す波形図。
【図６】従来の磁気再生装置の一例のブロック図。
【図７】他の従来例の磁気再生装置のブロック図。
【符号の説明】
１ＩＣ
２基準カウンタ
３タイミングデジタル回路
４タイミング発生回路
５合成回路
７サンプリング回路
８発振回路
９〜１１デコーダ
１２、１３フリップフロップ
１５傾斜区間作成用カウンタ
１６間引き回路
１７信号生成回路
１８ＡＮＤ回路（論理回路）
１９台形波合成回路
Ａ第１タイミング信号
Ｂ第２タイミング信号
Ｃ第３タイミング信号
Ｄ第４タイミング信号
Ｆ基準クロック
Ｇカウント値
Ｈ第５タイミング信号
ＳＥＬモード入力信号
ＴＰＮコントロール信号
Ｐ台形波信号
ｔｐｃ傾斜区間
ＫＨハイレベル区間
ＫＬローレベル区間[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a magnetic reproducing apparatus having a capstan phase control servo system capable of supporting a plurality of systems such as DVHS and VHS.
[0002]
[Prior art]
A magnetic reproducing apparatus capable of supporting two modes, ie, a conventional VHS mode and a DVHS (Data VHS) mode used for a data streamer device or the like will be described. FIG. 6 is a block diagram of an IC (Integrated Circuit) 20 used in a conventional magnetic reproducing apparatus. The oscillation circuit 21 outputs a clock with a fixed period. The reference counter 22 counts the clock output from the oscillation circuit 21. The reference counter 22 is constituted by a plurality of flip-flops connected in cascade, for example. The conventional explanatory diagram describes only one television system. Therefore, as many circuits as shown in the drawing are required according to the NTSC, PAL, and other systems and the tape speed.
[0003]
The decoders 24 to 28 detect that the count value output from the reference counter 22 is a predetermined value, and output a signal indicating the detection result. These decoders 24 to 28 are composed of gates such as AND circuits. The switch 32 selects one of the decoder 25 and the decoder 27 according to the mode input signal SEL. In the VHS mode, the decoder 25 is selected, and in the DVHS mode, the decoder 27 is selected. The switch 33 selects the decoder 26 when in the VHS mode, and selects the decoder 28 when in the DVHS mode. The reference counter 22 is reset by the output signal of the decoder selected by the switch 33. The line sent from the reference counter 22 to each of the decoders 24 to 28 is shown by a single line, but in reality, since the output of each flip-flop constituting the reference counter 22 is given, a plurality of lines are provided. .
[0004]
The trapezoidal wave synthesis circuit 29 synthesizes a trapezoidal wave signal by inputting the signal from the decoder 24 and the signals from the

switches

32 and 33. The reference counter 22 outputs the tilt data to the trapezoidal wave synthesis circuit 29. The sampling circuit 31 receives the trapezoidal wave signal and the control signal TPN read from the magnetic tape, detects a capstan phase shift, and outputs a control signal CTL for correcting the phase shift. The magnetic reproducing apparatus controls the traveling of the capstan by the control signal CTL. The trapezoidal wave synthesizing circuit 29 creates a slope by using a part of the data of the reference counter 22.
[0005]
In order to clarify the difference in operation between the VHS mode and the DVHS mode, a description will be given using the waveform diagram shown in FIG. FIG. 5A shows the change in the count value output from the reference counter 22 in an equivalent waveform in the VHS mode. Reference counter 22 by the decoder 26 when the VHS mode reset is at time T _3. The reference counter 22 repeatedly operates at the cycle L1.
[0006]
The inclination section tpc is started at the timing T ₀ . The trapezoidal wave synthesizing circuit 29 sets the time T ₁ when the inclination section tpc ends with the signal from the decoder 24. The decoder 24 is set to generate an output at the count value corresponding to the time T ₁ . The trapezoidal wave synthesizing circuit 29 generates a tilt signal using the count value output from the counter 30 for creating the tilt section in the tilt section tpc.
[0007]
When the time point T ₁ elapses, the trapezoidal wave signal becomes a constant high level section KH. The trapezoidal wave synthesizing circuit 29 enters the low level section KL at time T ₂ when the signal from the decoder 25 is given. Then, the low level section KL ends at time T ₃ when the reference counter 22 is reset by a signal from the decoder 26. As a result, the trapezoidal wave signal in the VHS mode becomes a signal having the period L1. By repeating the above operation, trapezoidal wave signals shown in FIG. 5B are formed one after another.
[0008]
The sampling circuit 31 captures by detecting a deviation between the signal value of the trapezoidal wave signal and a reference value at the time t0 when the rising edge of the control signal TPN is input during the slope interval tpc of the trapezoidal wave signal. A stun phase shift is detected. Therefore, the sampling circuit 31 outputs a signal CTL for controlling the traveling of the capstan so that this phase shift does not occur.
[0009]
Next, a trapezoidal wave signal in the DVHS mode is shown in FIG. In the DVHS mode, the period of the trapezoidal wave signal is L2 as shown in FIG. The period L2 is three times L1. The slope section tpc of the trapezoidal wave signal in the DVHS mode is equal to the slope section tpc in the VHS mode, and there is a relationship of KH = KL for the high level section KH and the low level section KL. In the DVHS mode, the ratio between the high level section and the low level section appears to be 1: 1.
[0010]
When the reference counter 22 is reset by a signal from the decoder 28 selected by the mode input signal SEL, the counter 22 repeatedly operates at a cycle L2 as shown in FIG. The trapezoidal wave synthesizing circuit 29 sets the start time of the inclined section tpc as the time T ₀ by the signal from the switch 33. The trapezoidal wave synthesizing circuit 29 uses the signal from the decoder 24 to set the end of the inclined section tpc as the time T ₁ .
[0011]
The trapezoidal wave synthesizing circuit 29 ends the slope interval tpc and starts the high level interval KH at time T ₁ by the signal from the decoder 24. The trapezoidal wave synthesizing circuit 29 ends the high level section KH and starts the low level section KL at time T ₄ by the signal from the decoder 27. Reference counter 22 is trapezoidal wave signal because it is reset when T ₅ by a signal from the decoder 28 becomes the period L2.
[0012]
In another conventional example, there is a magnetic reproducing apparatus in which the clock frequency input to the reference counter 22 is switched between the VHS mode and the DVHS mode to suppress an increase in the number of bits of the reference towner 22. However, this conventional magnetic reproducing apparatus includes two oscillation circuits 35 and 36 as shown in FIG. 7 in order to switch the clock frequency.
[0013]
The oscillation circuits 35 and 36 have different output clock frequencies. Then, the switch 37 selects the clock from the oscillation circuits 35 and 36 by the mode input signal SEL and sends it to the reference counter 22. This conventional magnetic reproducing apparatus increases the clock frequency in the VHS mode and decreases the clock frequency in the DVHS mode. In the DVHS mode, the reference counter 22 slowly changes its count value, so that an increase in the number of bits can be suppressed even if the period L2 is three times the period L1. In FIG. 7, the same parts as those in FIG.
[0014]
[Problems to be solved by the invention]
In the conventional magnetic reproducing apparatus shown in FIG. 6, the number of decoders 24 to 28 for detecting the count value from the reference counter 22 is increased to correspond to the VHS mode and the DVHS mode, and the circuit scale is increased. there were. In the conventional magnetic reproducing apparatus, the clock input to the reference counter 22 is the same in both the VHS mode and the DVHS mode. Therefore, the number of bits of the reference counter (specifically, the number of flip-flops constituting the counter) is increased in order to increase the maximum count so that the reference counter 22 can output the count value until the period L2. Therefore, the circuit scale of the magnetic reproducing apparatus corresponding to the plurality of modes even in the reference counter 22 is large.
[0015]
On the other hand, in the conventional magnetic reproducing apparatus shown in FIG. 7, the speed at which the count value output from the reference counter 22 changes is different between the VHS mode and the DVHS mode. Therefore, in the VHS mode and the DVHS mode, the T ₁ shown in FIG. Two decoders 24a, 24b were required to provide timing. Then, it is necessary to select the decoders 24a and 24b by the switch 34 in accordance with the signal SEL and then send it to the trapezoidal wave synthesis circuit 29. For this reason, the problem that the number of the decoders 24a to 28 increases is not solved, and the oscillation circuits 35 and 36 and the switch 37 for creating two types of clock frequencies are added, so that the circuit scale is large. was there.
[0016]
SUMMARY OF THE INVENTION The present invention solves the above-described problems, and an object of the present invention is to reduce the circuit scale of a magnetic reproducing apparatus that can perform capstan phase control in a plurality of modes such as a VHS mode and a DVHS mode.
[0017]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, in the present invention, a trapezoidal wave signal composed of a slope section, a high level section, and a low level section used in capstan phase control is transmitted in the first mode and the second mode. A magnetic reproducing apparatus having the same slope interval and different other intervals, which counts the clock from the oscillation circuit, is reset with a reference clock having a sufficiently long period compared to the clock, and the next reference from the reference clock A counter that is reset at a predetermined count value that divides the interval up to the clock into 1 / N (N is an integer), and the first count when the count of the counter reaches the first count value from each reset point When the timing is generated and the second count value greater than the first count value is reached, the second timing is generated. A timing generation circuit that performs the first mode from the reset point to the first mode in the section from the reference clock to the next reference clock, and the first mode from the first timing to the second timing. And a means for setting the low level period of the first mode from the second timing to the next reset time, and from the first reset time to the first timing in the section from the reference clock to the next reference clock. Is the second mode slope interval, the period from the first timing to the subsequent second timings is the second mode high level interval, and the second timing to the reference clock is the second mode high level interval. Means for setting a low level period in the second mode.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described. FIG. 1 is a block diagram of an IC 1 used in the magnetic reproducing apparatus of this embodiment. The IC 1 has a control signal TPN obtained from the magnetic tape, a mode input signal SEL for instructing one of the VHS mode (first mode) and the DVHS mode (second mode), and a reference for reproducing DVHS. This signal is formed separately by a microcomputer or the like. A 5 Hz clock REF is input (see FIG. 4A). Then, the IC 1 synthesizes the trapezoidal wave signal P in the mode indicated by the mode input signal SEL as described below, detects the phase shift of the capstan from the trapezoidal wave signal P and the control signal TPN, and detects the capstan. A control signal CTL for controlling traveling is output.
[0019]
Inside the IC 1, the timing digital circuit 3 outputs a reference clock F (see FIG. 4B) in response to the input of the clock REF (see FIG. 4A). The reference clock F rises when the level of the clock REF changes from a high level to a low level and when the level of the clock REF changes from a low level to a high level, and falls after a certain time has elapsed since the rising.
[0020]
The reference clock F is input to the reference counter 2 through the OR circuit 10. The reference counter 2 is reset by the falling edge of the reference clock F. The reference counter 2 counts a constant cycle clock (not shown) output from the oscillation circuit 8 and outputs a count value G (see FIG. 4C). The reference counter 2 is composed of a plurality of flip-flops connected in cascade, for example. The line for transmitting the count value G output from the reference counter 2 is shown as a single line, but in reality there are a plurality of lines because the output of each flip-flop constituting the reference counter 2 is given. The decoder 9 detects that the count value G is a predetermined value, and outputs a signal for resetting the reference counter 2 through the inverter 11 and the OR circuit 10 when the count value reaches the predetermined value. The value detected by the decoder 9 is set such that the reference counter 2 is reset twice during the reference clock F.
[0021]
The timing generation circuit 4 takes in the count value G, and from this value, a first timing signal A (see FIG. 4 (d)) for giving a slope section of the trapezoidal wave signal P in the VHS mode, and a trapezoidal wave in the VHS mode. A second timing signal B (see FIG. 4 (e)) for outputting a signal slope section and a high level section is output.
[0022]
The synthesizing circuit 5 receives the first timing signal A, the second timing signal B, the reference clock F, and the mode input signal SEL, and the trapezoidal wave signal P (see FIG. 4 (i) or FIG. 4) in the mode specified by the mode input signal SEL. 4 (k)) is output. The sampling circuit 7 receives the trapezoidal wave signal P and the control signal TPN, detects the phase shift of the capstan, and outputs a control signal CTL for correcting the phase shift.
[0023]
Next, the internal configuration of the timing generation circuit 4 will be described. FIG. 2 is a circuit diagram showing the internal configuration of the timing generation circuit 4. The timing generation circuit 4 is composed of two decoders 10 and 11 and two flip-

flops

12 and 13. A signal J output from the OR circuit 10 is input to the set input terminals (S) of the flip-

flops

12 and 13. The decoder 11 detects that the count value G is a predetermined value, and a signal indicating the detection result is input to the reset input terminal (R) of the flip-flop 12. The first timing signal A is output from the output terminal (Q) of the flip-flop 12. The signal A rises when the reference counter 2 is reset, and falls when the decoder 11 detects a value. The value detected by the decoder 11 is set so as to give the slope interval tpc of the trapezoidal wave signal P in the VHS mode.
[0024]
The signal J is also input to the set input terminal (S) of the D flip-flop 13. The decoder 10 detects whether the count value G is a predetermined value, and a signal indicating the detection result is input to the reset input terminal (R) of the flip-flop 12. The value detected by the decoder 10 is set to be a total period of the slope section tpc and the high level section KH of the trapezoidal wave signal P in the VHS mode. As a result, the timing signal B is output from the output terminal (Q) of the flip-flop 13.
[0025]
Next, the internal configuration of the synthesis circuit 5 will be described. FIG. 3 is a circuit diagram showing the internal configuration of the synthesis circuit 5. The synthesis circuit 5 includes a thinning circuit 16, a signal generation circuit 17, an AND circuit (logical product circuit) 18, and a trapezoidal wave synthesis circuit 19. The thinning circuit 16 outputs a third timing signal C obtained by thinning the second timing signal B with the reference clock F in response to the input of the second timing signal B and the reference clock F (see FIG. 4F). The third timing signal C is provided by being set at the falling edge of the reference clock F and being reset at the falling edge of the second timing signal B. Note that the thinning circuit 16 is constituted by a flip-flop or the like.
[0026]
The signal generation circuit 17 outputs the fourth timing signal D in response to the input of the second timing signal B and the reference clock F (see FIG. 4 (h)). The fourth timing signal D is given by being set at the trailing edge of the reference clock F and being reset at the second trailing edge of the second timing signal B thereafter.
[0027]
The AND circuit 18 outputs a fifth timing signal H (see FIG. 4G) obtained by taking the logical product of the first timing signal A and the third timing signal C. The fifth timing signal H is a signal for giving a slope section of the trapezoidal wave signal in the DVHS mode. The signal generation circuit 17 is composed of a flip-flop or the like.
[0028]
The trapezoidal wave synthesis circuit 19 inputs the first timing signal A, the second timing signal B, the fourth timing signal D, the fifth timing signal H, and the mode input signal SEL, and the mode of the mode specified by the mode input signal SEL. A trapezoidal wave signal P is output. In the VHS mode (see FIG. 4 (k)), the trapezoidal wave synthesis circuit 19 sets the period during which the first timing signal A is at the high level as the trapezoidal wave signal slope interval tpc, and then the second timing signal B is A period in which the level is high is defined as a high level section KH of the trapezoidal wave signal P. When the second timing signal B becomes low level, the trapezoidal wave synthesis circuit 19 sets the trapezoidal wave signal P to the low level section KL.
[0029]
On the other hand, in the DVHS mode (see FIG. 4 (i)), the trapezoidal wave synthesis circuit 19 sets the period during which the fifth timing signal H is at the high level as the slope interval tpc of the trapezoidal wave signal P, and then the fourth timing. A high level section KH of the trapezoidal wave signal P is assumed during a period in which the signal D is at a high level. Then, when the fourth timing signal D becomes low level, the trapezoidal wave synthesis circuit 19 sets the low level interval KL of the trapezoidal wave signal P.
[0030]
Next, the operation of the IC 1 will be described. FIG. 4 is a waveform diagram showing the operation of IC1. (A) is a clock REF of 5 Hz. (B) is a reference clock F output from the timing digital circuit 3. (C) shows the change of the count value G output from the reference counter 2 with an equivalent waveform. (D) is the first timing signal A. (E) is the second timing signal B. (F) is the third timing signal C. (G) is the fifth timing signal H. (H) is the fourth timing signal D. (I) is a trapezoidal wave signal P output from the synthesis circuit 5 when the DVHS mode is designated by the signal SEL. (J) is a control signal TPN input to the IC 1 in the DVHS mode. (K) is a trapezoidal wave signal P output from the synthesis circuit 5 when the VHS mode is designated. (L) is a control signal TPN input to the IC 1 in the VHS mode.
[0031]
The timing digital circuit 3 generates a reference clock F triggered by the change of the 5 Hz clock REF input to the IC 1 from the high level to the low level at the timing t _R1 . As described above, the reference clock F rises from the low level to the high level at the timing t _R1 , and becomes the low level again at the time t _F1 after a certain time has elapsed.
[0032]
At time t _F1 , the reference counter 2 is reset, and operates so that the decoder 9 self-resets twice until the next falling time t _F2 of the reference clock F. As shown in (d), the timing signal A is at a high level during the period K1 during which the inclined section tpc is provided in the VHS mode. As shown in the figure, the frequency of the timing signal A is three times the frequency of the reference clock F.
[0033]
As shown in (e), the timing signal B is set to set the period K2 to the high level. The period K2 is longer than the period K1. The frequency of the timing signal B is also three times the frequency of the reference clock F. As shown in (f), the timing signal C is obtained by the thinning circuit 16 being set at the falling timing t _F1 of the reference clock F and resetting at the falling timing of the timing signal B. The frequency of the timing signal C is 1/3 of the frequency of the timing signal B, and the high level period is K2.
[0034]
As shown in (g), the timing signal H is obtained by ANDing the timing signal A and the timing signal C by the AND circuit 18. As shown in (h), the timing signal D is set at the time t _F1 , and then the second falling of the timing signal B is detected and reset at the timing t _B2 .
[0035]
When the DVHS mode is selected by the mode input signal SEL, the trapezoidal wave synthesizing circuit 19 uses the timing signal H shown in (g) as the slope interval tpc of the trapezoidal wave signal P, and then the timing signal D shown in (h) is high. A period in which the level is set is a high level section KH. At the timing t _B2 , the trapezoidal wave signal B becomes the low level period KL. The period until the start timing t _F2 of the next inclination section tpc is set as the low level section.
[0036]
The sampling circuit 7 receives the trapezoidal wave signal P and the control signal TPN, detects the rising edge of the control signal TPN in the inclined section tpc, and captures the sampling value of the trapezoidal wave signal P to detect the phase shift of the capstan. A control signal CTL for correcting the phase shift is output.
[0037]
Further, when the VHS mode is selected by the mode input signal SEL, the timing signal A shown in (d) is set as the inclined section tpc, and thereafter, the period in which the timing signal B shown in (e) is at the high level is set to the high level. The level section is KH. After that, a period until the time t _A when the next timing signal A rises is defined as a low level section. As a result, the trapezoidal wave signal P in the VHS mode has a frequency three times that of the trapezoidal wave signal P in the DVHS mode.
[0038]
Table 1 shows the set values of each section of the trapezoidal wave signal in the actual VHS mode and DVHS mode. The television system has three modes of tape speed SP, LP and EP in the NTSC system, and two modes of SP and LP in the PAL system. The conventional magnetic reproducing apparatus requires a total of 6 modes in the NTSC system and a total of 4 modes in the PAL system in order to support both DVHS / VHS modes. However, the magnetic reproducing apparatus of the present embodiment uses the DVHS / VHS mode. Since the mode can be supported, the NTSC system may use 3 modes and the PAL system may use 2 modes. As described above, even in the magnetic reproducing apparatus corresponding to the modes having different tape speeds, it is possible to suppress the cost increase due to the expansion of the circuit scale.
[0039]
As described above, the magnetic reproducing apparatus of this embodiment generates the trapezoidal wave signal P in the VHS mode and the DVHS mode by generating the trapezoidal wave signal P having the same slope section and different other high level sections KH and low level sections KL. Phase control can be performed. Since the timing generation circuit 4 only outputs two types of timing signals A and B from the reference counter 2, the number of decoders for fetching the count value from the reference counter 2 is the same as the conventional magnetic reproducing apparatus (FIGS. 6 and 7). ) Significantly decreased. Further, in the reference counter 2, it is not necessary to increase the number of bits or switch the clock as compared with the conventional magnetic reproducing apparatus. Therefore, no circuit is added at that portion.
[0040]
[Table 1]

[0041]
【The invention's effect】
As described above, in the present invention, the counter is reset so that the section specified by the reference clock (the section from the reference clock to the next reference clock) is equally divided into N, and the divided subsections are divided. For example, the first and second timing signals are generated, and the timing signals are logically synthesized to generate trapezoidal wave signals in a plurality of methods such as DVHS and VHS, with a common slope section and different other sections. Therefore, the number of decoders for extracting the count value from the counter is reduced. In addition, it is not necessary to increase the number of bits of the counter. Further, since the circuits necessary for both modes are shared, the number of gates constituting the circuit can be reduced. Thereby, the area of the IC chip can be reduced, and the cost can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram of a magnetic reproducing apparatus according to an embodiment of the present invention.
FIG. 2 is a circuit diagram of a timing generation circuit of the magnetic reproducing apparatus.
FIG. 3 is a circuit diagram of a synthesis circuit of the magnetic reproducing apparatus.
FIG. 4 is a waveform diagram showing the operation of the magnetic reproducing apparatus.
FIG. 5 is a waveform diagram showing the operation of a conventional magnetic reproducing apparatus.
FIG. 6 is a block diagram of an example of a conventional magnetic reproducing apparatus.
FIG. 7 is a block diagram of another conventional magnetic reproducing apparatus.
[Explanation of symbols]
1 IC
2 Reference counter 3 Timing digital circuit 4 Timing generation circuit 5 Synthesis circuit 7 Sampling circuit 8 Oscillation circuits 9 to 11

Decoders

12 and 13 Flip-flop 15 Slope creation counter 16 Decimation circuit 17 Signal generation circuit 18 AND circuit (logic circuit)
19 trapezoidal wave synthesis circuit A first timing signal B second timing signal C third timing signal D fourth timing signal F reference clock G count value H fifth timing signal SEL mode input signal TPN control signal P trapezoidal wave signal tpc slope section KH High level section KL Low level section

Claims

キャプスタンの位相制御において用いられる傾斜区間とハイレベル区間とローレベル区間より成る台形波信号が第１のモードと第２のモードで前記傾斜区間が同一で他の区間が異なる方式の磁気再生装置であって、
クロックを出力する発振回路と；
前記クロックに比し充分長い周期の基準クロックを出力するタイミングデジタル回路と；
前記クロックをカウントするとともに、前記基準クロックの周期を１／Ｎ（Ｎは整数）に分割するような所定のカウント値においてリセットがかかるカウンタと；
前記カウンタのカウントが各リセット時点から第１のカウント値に達したところで第１のタイミングを発生するとともに第１のカウント値よりも大きい第２のカウント値に達したところで第２のタイミングを発生するタイミング発生回路と；
前記第１のモードと第２のモードを切り替えるためのモード入力信号が入力され、
前記モード入力信号が第１のモードのときには、前記基準クロックから次の基準クロックまでの区間において各リセット時点から第１のタイミングなどを第１のモードの傾斜区間とし、第１のタイミングから第２のタイミングまでを第１のモードのハイレベル区間とし、第２のタイミングから次のリセット時点までを第１のモードのローレベル区間とし、
前記モード入力信号が第２のモードのときには、前記基準クロックから次の基準クロックまでの区間において最初のリセット時点から第１のタイミングまでを第２のモードの傾斜区間とし、その第１のタイミングから後続する複数番目の第２のタイミングまでの期間を第２のモードのハイレベル区間とし、その複数番目の第２のタイミングから基準クロックまでを第２のモードのローレベル区間とする合成回路と；
を備えたことを特徴とする磁気再生装置。Magnetic reproducing apparatus using a trapezoidal wave signal composed of a slope section, a high level section, and a low level section used in capstan phase control, in which the slope section is the same and the other sections are different in the first mode and the second mode. Because
An oscillation circuit that outputs a clock;
A timing digital circuit for outputting a reference clock having a period sufficiently longer than that of the clock;
With counting the clock, before Symbol basis of the period of the clock 1 / N (N is an integer) and the counter takes a reset at a predetermined count value so as to divide into;
A first timing is generated when the count of the counter reaches the first count value from each reset point, and a second timing is generated when the counter reaches a second count value greater than the first count value. A timing generation circuit;
A mode input signal for switching between the first mode and the second mode is input,
When the mode input signal is in the first mode, the first timing, etc. from each reset point in the section from the reference clock to the next reference clock is set as the slope section of the first mode, and from the first timing to the second mode. The period from the second timing to the next reset time is defined as the first mode low level period.
When the mode input signal is in the second mode, the period from the first reset time to the first timing in the section from the reference clock to the next reference clock is set as the slope section of the second mode, and from the first timing. the period until a subsequent double-numbered second timing as a second mode of the high level section, the second timing of the double-numbered to the reference clock and the second mode of the low-level period synthesis circuit When;
A magnetic reproducing apparatus comprising: