JP4003620B2 - 光送信器 - Google Patents
光送信器 Download PDFInfo
- Publication number
- JP4003620B2 JP4003620B2 JP2002328445A JP2002328445A JP4003620B2 JP 4003620 B2 JP4003620 B2 JP 4003620B2 JP 2002328445 A JP2002328445 A JP 2002328445A JP 2002328445 A JP2002328445 A JP 2002328445A JP 4003620 B2 JP4003620 B2 JP 4003620B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- optical
- signal
- circuit
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光送信器に関する。
【０００２】
【従来の技術】
図３は従来の光送信器を示す回路図である。
【０００３】
この光送信器１は、主に電界吸収型光変調器２と、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ：先入れ先出し方式）のメモリを有し、複数の送信データからなるパラレルデータをシリアルデータへ変換する信号多重化回路３と、シリアルデータに応じた電圧を電界吸収型光変調器２の変調用受光部としての変調用ＰＤ４に印加する変調器駆動回路５とで構成されたものである。
【０００４】
ここで、電界吸収型光変調器２とは、半導体の外部から半導体光吸収層に電界印加することで、吸収端波長が長波長側へシフトする現象（電界吸収効果：Ｅｌｅｃｔｒｏ−ａｂｓｏｒｐｔｉｏｎ効果）を利用した光変調器であり、発光部としてのレーザダイオード（ＬＤ）６、印加電圧に応じてＬＤ６からの出射光を吸収する変調用ＰＤ４及びＬＤ６からのモニタ光を受光するモニタ用受光部としてのモニタ用ＰＤ７が集積化されたものである。変調用ＰＤ４には保護抵抗器８が並列接続されている。
【０００５】
電界吸収型光変調器２のモニタ用ＰＤ７のカソードには、陰極がアースされた直流電圧源９の陽極が接続され、モニタ用ＰＤ７のアノードには一端がアースされた抵抗器１０の他端が接続されている。抵抗器１０にはバイパスコンデンサ１１が並列接続されており、抵抗器１０の他端は誤差増幅器１２の反転入力端子に接続されている。誤差増幅器１２の非反転入力端子は、陰極がアースされた基準電圧源１３の陽極に接続されている。
【０００６】
これら、モニタ用ＰＤ７、直流電圧源９、抵抗器１０、バイパスコンデンサ１１、誤差増幅器１２及び基準電圧源１３で、ＬＤ６の発光パワーを一定に保持するためのＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路が構成されている。
【０００７】
信号多重化回路３の出力端子と変調器駆動回路５の入力端子との間にはカップリングコンデンサ１４が接続されている。変調器駆動回路５は、変調器駆動電圧波形のパルス幅歪（デューティ）を調整する端子を有し、この端子に、陰極がアースされたデューティ制御電圧源１５の陽極が接続されている。
【０００８】
このような電界吸収型光変調器２を有する光送信器１では、変調用ＰＤ４の印加電圧に対する光の吸収割合が比例していないので、変調器駆動信号にデューティが高くなる方向へ幅歪みを持たせることにより、光出力波形歪みを補償している。
【０００９】
信号多重化回路３は、多大なジッタ（歪み）を含んだデータでも符号誤りを発生させることなく光送信できるようにＦＩＦＯ方式のメモリ（図示せず。）を有しており、そのＦＩＦＯメモリのオーバー／アンダーフロー時にはリセットしてデータを正しく読み込める機能を有している（例えば、特許文献１参照。）。
【００１０】
【特許文献１】
特開平１１−３０５１７５号公報（第３−４頁、図２４）
【００１１】
【発明が解決しようとする課題】
しかしながら、図３に示した従来の光送信器１において、信号多重化時に異常が生じると、送信光データ異常となると共に、場合によっては信号のマーク率（読み取り率）変動が生じることがある。光送信器１においては、このような場合、そのマーク率の変動に合わせて光出力パワーが変動するので、受信側（図示せず。）の光入力パワーモニタの値が時定数（変調器駆動回路５内の図示しない抵抗器及びコンデンサからなる時定数回路の抵抗値と静電容量値との積）にもよるが変動し、データエラーを光入力パワーの変動異常であると誤認するおそれがある。また、光送信器１の被変調光が伝送される伝送路の途中に光アンプを挿入して中継増幅する場合には、その出力パワー変動が光増幅時にサージを引き起こし、光増幅器や光受信器へのダメージを与えるおそれがある。
【００１２】
また、図３に示した光送信器１では電界吸収型光変調器２を用いているので、その光吸収特性により、変調器駆動回路５は出力信号のデューティが高くなる方向へ幅歪みを持たせている。このため、送信信号の欠落等の異常は、平均光出力パワーが増大する方向へ変動するおそれが高くなり、光出力パワーの安全性が損なわれるおそれも増大するという問題があった。
【００１３】
そこで、本発明の目的は、上記課題を解決し、送信データが異常であっても光出力の変動を抑えることができる光送信器を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明は、発光部、印加電圧に応じて発光部からの出射光を吸収する変調用受光部及び発光部からのモニタ光を受光するモニタ用受光部が集積化された電界吸収型光変調器と、先入れ先出し方式のメモリを有し、複数の送信データからなるパラレルデータをシリアルデータへ変換する信号多重化回路と、シリアルデータに応じた電圧を変調用受光素子に印加する駆動回路とを有する光送信器において、メモリを用いて複数の送信データの異常検知をして駆動回路の出力信号のパルス幅歪みを制御する制御手段を備えたものである。
【００１５】
請求項１の発明によれば、信号多重化回路からのメモリエラー信号を制御手段が検知すると、制御手段は駆動回路の出力信号のパルス幅歪みを制御するので、電界吸収型光変調器が光吸収状態に保持されることになり、異常な出力の光信号が送信されるのが防止される。
【００１６】
請求項２の発明は、請求項１に記載の構成に加え、基準電圧源と、モニタ用受光素子からの出力電圧と基準電圧源の基準電圧とを比較して発光部の発光パワーを一定にする誤差増幅器とを有するのが好ましい。
【００１７】
請求項２の発明によれば、誤差増幅器により、基準電圧とモニタ用受光素子からの出力電圧とを比較し、モニタ用受光素子からの出力電圧が基準電圧より高いときには変調用発光素子の発光パワーを減少させ、モニタ用受光素子からの出力電圧が基準電圧より低いときには変調用発光素子の発光パワーを増加させるので変調用発光素子の発光パワーが一定になり、光送信器の送信出力が安定化される。
【００１８】
請求項３の発明は、直接変調用発光素子と、先入れ先出し方式のメモリを有し、複数の送信データからなるパラレルデータをシリアルデータへ変換する信号多重化回路と、シリアルデータに応じた電流を直接変調用発光素子に印加する駆動回路とを有する光送信器において、メモリを用いて多重化回路に入力された複数の送信データの異常検知をして、異常検知した多重化回路からのメモリエラー信号を検知して駆動回路の出力信号の電流を制御する制御手段を備えたものである。
【００１９】
請求項３の発明によれば、信号多重化回路からのメモリエラー信号を制御手段が検知すると、駆動回路の出力信号の電流が制御され、直接変調用発光素子の発光パワーが一定になり、光送信器の送信出力が安定化される。
【００２０】
請求項４の発明は、請求項３に記載の構成に加え、直接変調用発光素子からのモニタ光を受光するモニタ用受光素子と、基準電圧源と、モニタ用受光素子からの出力電圧と基準電圧源の基準電圧とを比較する誤差増幅器と、誤差増幅器からの出力信号に応じて直接変調用発光素子の発光状態を停止若しくは調整する停止調整手段とを有するのが好ましい。
【００２１】
請求項４の発明によれば、誤差増幅器により、基準電圧とモニタ用受光素子からの出力電圧とを比較し、モニタ用受光素子からの出力電圧が基準電圧より高いときは直接変調用発光素子が異常発光したものと判断し、制御手段とは独立に停止調整手段が作動して直接変調用発光素子の発光が基準値より大きくなったときは発光を停止させ、基準値より小さいときは発光が基準値に近づくように調整することができる。
【００２２】
本発明は、電気信号を光信号に変換して送信する光通信用光送信器であって、ＦＩＦＯメモリのエラー信号を用いて電界吸収型光変調器または直接変調用発光素子を制御することにより、異常な光出力変動を抑制し、光送信器から出力される光パワーを抑えることができると共に、光受信側のモニタ回路の誤動作や光アンプでのサージ光による劣化や故障を防止することができるものである。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳述する。
【００２４】
図１は本発明の光送信器の一実施の形態を示す回路図である。以下、図３に示した従来例と同様の部材には共通の符号が用いられている。
【００２５】
本光送信器２０は、主に電界吸収型光変調器２と、先入れ先出し方式（ＦＩＦＯ）のメモリを有し、複数の送信データからなるパラレルデータをシリアルデータへ変換する信号多重化回路３と、シリアルデータに応じた電圧を電界吸収型光変調器２の変調用ＰＤ４に印加する変調器駆動回路５と、ＦＩＦＯメモリのＦＩＦＯメモリエラー信号（メモリエラー信号）を検知して変調器駆動回路５の出力信号のパルス幅歪み（デューティ）を制御する制御手段としてのデューティ制御回路２１とで構成されたものである。
【００２６】
信号多重化回路３と変調器駆動回路５との間はカップリングコンデンサ１４で接続されている。
【００２７】
モニタ用ＰＤ７、直流電圧源９、抵抗器１０、バイパスコンデンサ１１、誤差増幅器１２及び基準電圧源１３で、ＬＤ６の発光パワーを一定に保持するためのＡＰＣ回路が構成されている。
【００２８】
電界吸収型光変調器２は、電界吸収効果を利用した光変調器であり、発光部としてのＬＤ６、印加電圧に応じてＬＤ６からの出射光を吸収する変調用ＰＤ４及びＬＤ６からのモニタ光を受光するモニタ用ＰＤ７が集積化されたものであるが、発光部がＬＤ６ではなく、発光ダイオード（ＬＥＤ）であってもよい。
【００２９】
次に図１に示した光送信器２０の動作について説明する。
【００３０】
信号多重化回路３に正常な送信データが入力される場合、信号多重化回路３はＦＩＦＯメモリからのメモリエラー信号は検知されない。このため、デューティ制御回路２１は、光送信波形のデューティが５０％程度になるように初期調整時に設定された変調器駆動出力信号としてはややデューティが高い波形となるような電圧を出力し続ける。この結果、良好な光信号伝送が継続される。
【００３１】
これに対して、信号多重化回路３に異常な送信データが入力された場合、信号多重化回路３はメモリエラーとなり、マーク率の異常に応じて変動するデータが出力される。デューティ制御回路２１は、メモリエラー信号を検知し、直ちに変調器駆動回路５の出力をデューティが小さくなる方向へ制御する。この結果、電界吸収型光変調器２は光吸収状態に保持されることになり、異常な光信号の出力を防止することができる。
【００３２】
再び信号多重化回路３に正常な送信データが入力されると、信号多重化回路３はメモリエラーが解除されるので、デューティ制御回路２１は、光送信波形のデューティが５０％程度になるよう初期調整時に設定された変調器駆動出力信号としてはややデューティが高い波形となるような電圧を出力し続ける。この結果、良好な光信号伝送が再び継続される。
【００３３】
（最適条件についての根拠）
信号多重化回路３のメモリエラーが解除されると、デューティ制御回路２１は光送信波形のデューティが５０％程度になるような電圧（初期調整時に設定された変調器駆動出力信号としてはややデューティが高い波形となるような電圧）を出力する状態へ戻る。このとき、あまり性急に電圧を戻すと、光送信器２０に接続される光アンプ（図示せず。）でサージが生じるので、時定数（例えば、デューティ制御回路２１内の図示しない抵抗器とコンデンサとで構成される時定数回路の抵抗値と静電容量値との積）を合わせる必要がある。
【００３４】
図２は本発明の光送信器の他の実施の形態を示す回路図である。
【００３５】
図２に示した光送信器３０の図１に示した光送信器２０との相違点は、電界吸収型光変調器２を用いずに直接変調用発光素子としての直接変調用ＬＤ３１を用い、直接変調用ＬＤ３１の異常発光を検知して直接変調用ＬＤ３１の発光を停止する停止調整手段３２を有する点である。
【００３６】
図２に示した光送信器３０は、直接変調用ＬＤ３１と、先入れ先出し方式のメモリを有し、複数の送信データからなるパラレルデータをシリアルデータへ変換する信号多重化回路３と、シリアルデータに応じた電流を直接変調用ＬＤ３１のＬＤ３３に印加するＬＤ駆動回路３４と、メモリのメモリエラー信号を検知してＬＤ駆動回路３４の出力信号の電流を制御する制御手段としてのＬＤ変調電流制御回路３５と、ＬＤ３３の異常発光を検知してＬＤ３３の発光を停止する停止調整手段３２とで構成されたものである。
【００３７】
直接変調用ＬＤ３１は、ＬＤ３３と、ＬＤ３３のモニタ光を受光するモニタ用ＰＤ３６とで構成されている。モニタ用ＰＤ３６のカソードには陰極がアースされた直流電圧源９の陽極が接続され、モニタ用ＰＤ３６のアノードには一端がアースされた抵抗器１０の他端が接続されている。抵抗器１０にはバイパスコンデンサ１１が並列接続されており、抵抗器１０の他端は誤差増幅器１２の反転入力端子に接続されている。誤差増幅器１２の非反転入力端子には、陰極がアースされた基準電圧源１３の陽極が接続されている。
【００３８】
一方、ＬＤ３３のアノードは陰極がアースされた直流電圧源３８の陽極に接続され、ＬＤ３３のカソードはＬＤ駆動回路３４の出力端子に接続されると共に、エミッタがアースされたバイポーラトランジスタ３７のコレクタに接続されている。バイポーラトランジスタ３７のベースは誤差増幅器１２の出力端子に接続されている。
【００３９】
これら直流電圧源９、抵抗器１０、バイパスコンデンサ１１、誤差増幅器１２、基準電圧源１３、モニタ用ＰＤ３６及びバイポーラトランジスタ３７でＡＰＣ回路に連動した停止調整手段３２が構成されている。
【００４０】
次に図２に示した光送信器の動作について説明する。
【００４１】
信号多重化回路３に正常な送信データが入力される場合、信号多重化回路３からはＦＩＦＯメモリからのメモリエラー信号は検知されないため、ＬＤ変調電流制御回路３５から直接変調用ＬＤ３１のＬＤ３３には正常な電流が流れる。この結果、良好な光信号伝送が継続される。
【００４２】
これに対して、信号多重化回路３に異常な送信データが入力された場合、信号多重化回路３はメモリエラーとなり、マーク率の異常に応じて変動するデータが出力される。ＬＤ変調電流制御回路３５は、信号多重化回路３からのメモリエラー信号を検知すると、直接変調用ＬＤ３１のＬＤ３３の変調電流を制御し、異常光信号が出力されるのを防止する。この結果、信号異常時に発生しがちな過大な光出力を防止することができるため、直接変調用ＬＤ３１のレーザ光の使用範囲が拡がる。
【００４３】
また、ＡＰＣ回路と連動した停止調整手段３２の動作については、
▲１▼ＬＤ３１の発光強度が基準値より大きくなったとき
モニタ用ＰＤ３６の受光電流が増加し、抵抗器１０にかかる電圧が上昇する。このとき、誤差増幅器１２において、反転入力端子に印加される電圧が基準電圧源１３の電圧より大きくなり、誤差増幅器１２の出力が負になる。このため、バイポーラトランジスタ３７がオフ動作になりＬＤ３３の発光が停止するように制御される。
【００４４】
▲２▼ＬＤ３１の発光強度が基準値より小さくなったとき
モニタ用ＰＤ３６の受光電流が減少し、抵抗器１０にかかる電圧が低下する。このとき、誤差増幅器１２において、反転入力端子に印加される電圧が基準電圧源１３の電圧より小さくなり、誤差増幅器１２の出力が正になる。このため、バイポ−ラトランジスタ３７がオン動作となり、ＬＤ３３の発光が増加するように制御される。
【００４５】
ここで、バイポーラトランジスタ３７がオン動作になるとき、バイポーラトランジスタ３７のコレクタとエミッタとは同じ電圧で動作するわけではなく、ＬＤ３３のアノードの電位と、ＬＤ３３の降下電位で決まるＬＤ３３のカソード電位でバイポ−ラトランジスタ３７のコレクタ電位は制限される。すなわち、ＬＤ３３の発光強度が基準値に近づくように調整される。
【００４６】
尚、停止調整手段３２にはｎｐｎ型のバイポーラトランジスタ３７が用いられているが、本発明はこれに限定されるものではなく、ｐｎｐ型のバイポーラトランジスタや電界効果トランジスタを用いて構成してもよい。
【００４７】
【発明の効果】
以上要するに本発明によれば、送信データが異常であっても光出力の変動を抑えることができる光送信器の提供を実現することができる。
【図面の簡単な説明】
【図１】本発明の光送信器の一実施の形態を示す回路図である。
【図２】本発明の光送信器の他の実施の形態を示す回路図である。
【図３】従来の光送信器を示す回路図である。
【符号の説明】
２ 電界吸収型光変調器
３ 信号多重化回路
４ 変調用ＰＤ（変調用受光部）
５ 駆動回路（変調器駆動回路）
６ ＬＤ（発光部）
７ モニタ用ＰＤ（モニタ用受光部）
８ 保護抵抗器
９ 直流電圧源
１０ 抵抗器
１１ バイパスコンデンサ
１２ 誤差増幅器
１３ 基準電圧源
１４ カップリングコンデンサ
２１ デューティ制御回路
【発明の属する技術分野】
本発明は、光送信器に関する。
【０００２】
【従来の技術】
図３は従来の光送信器を示す回路図である。
【０００３】
この光送信器１は、主に電界吸収型光変調器２と、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ：先入れ先出し方式）のメモリを有し、複数の送信データからなるパラレルデータをシリアルデータへ変換する信号多重化回路３と、シリアルデータに応じた電圧を電界吸収型光変調器２の変調用受光部としての変調用ＰＤ４に印加する変調器駆動回路５とで構成されたものである。
【０００４】
ここで、電界吸収型光変調器２とは、半導体の外部から半導体光吸収層に電界印加することで、吸収端波長が長波長側へシフトする現象（電界吸収効果：Ｅｌｅｃｔｒｏ−ａｂｓｏｒｐｔｉｏｎ効果）を利用した光変調器であり、発光部としてのレーザダイオード（ＬＤ）６、印加電圧に応じてＬＤ６からの出射光を吸収する変調用ＰＤ４及びＬＤ６からのモニタ光を受光するモニタ用受光部としてのモニタ用ＰＤ７が集積化されたものである。変調用ＰＤ４には保護抵抗器８が並列接続されている。
【０００５】
電界吸収型光変調器２のモニタ用ＰＤ７のカソードには、陰極がアースされた直流電圧源９の陽極が接続され、モニタ用ＰＤ７のアノードには一端がアースされた抵抗器１０の他端が接続されている。抵抗器１０にはバイパスコンデンサ１１が並列接続されており、抵抗器１０の他端は誤差増幅器１２の反転入力端子に接続されている。誤差増幅器１２の非反転入力端子は、陰極がアースされた基準電圧源１３の陽極に接続されている。
【０００６】
これら、モニタ用ＰＤ７、直流電圧源９、抵抗器１０、バイパスコンデンサ１１、誤差増幅器１２及び基準電圧源１３で、ＬＤ６の発光パワーを一定に保持するためのＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）回路が構成されている。
【０００７】
信号多重化回路３の出力端子と変調器駆動回路５の入力端子との間にはカップリングコンデンサ１４が接続されている。変調器駆動回路５は、変調器駆動電圧波形のパルス幅歪（デューティ）を調整する端子を有し、この端子に、陰極がアースされたデューティ制御電圧源１５の陽極が接続されている。
【０００８】
このような電界吸収型光変調器２を有する光送信器１では、変調用ＰＤ４の印加電圧に対する光の吸収割合が比例していないので、変調器駆動信号にデューティが高くなる方向へ幅歪みを持たせることにより、光出力波形歪みを補償している。
【０００９】
信号多重化回路３は、多大なジッタ（歪み）を含んだデータでも符号誤りを発生させることなく光送信できるようにＦＩＦＯ方式のメモリ（図示せず。）を有しており、そのＦＩＦＯメモリのオーバー／アンダーフロー時にはリセットしてデータを正しく読み込める機能を有している（例えば、特許文献１参照。）。
【００１０】
【特許文献１】
特開平１１−３０５１７５号公報（第３−４頁、図２４）
【００１１】
【発明が解決しようとする課題】
しかしながら、図３に示した従来の光送信器１において、信号多重化時に異常が生じると、送信光データ異常となると共に、場合によっては信号のマーク率（読み取り率）変動が生じることがある。光送信器１においては、このような場合、そのマーク率の変動に合わせて光出力パワーが変動するので、受信側（図示せず。）の光入力パワーモニタの値が時定数（変調器駆動回路５内の図示しない抵抗器及びコンデンサからなる時定数回路の抵抗値と静電容量値との積）にもよるが変動し、データエラーを光入力パワーの変動異常であると誤認するおそれがある。また、光送信器１の被変調光が伝送される伝送路の途中に光アンプを挿入して中継増幅する場合には、その出力パワー変動が光増幅時にサージを引き起こし、光増幅器や光受信器へのダメージを与えるおそれがある。
【００１２】
また、図３に示した光送信器１では電界吸収型光変調器２を用いているので、その光吸収特性により、変調器駆動回路５は出力信号のデューティが高くなる方向へ幅歪みを持たせている。このため、送信信号の欠落等の異常は、平均光出力パワーが増大する方向へ変動するおそれが高くなり、光出力パワーの安全性が損なわれるおそれも増大するという問題があった。
【００１３】
そこで、本発明の目的は、上記課題を解決し、送信データが異常であっても光出力の変動を抑えることができる光送信器を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１の発明は、発光部、印加電圧に応じて発光部からの出射光を吸収する変調用受光部及び発光部からのモニタ光を受光するモニタ用受光部が集積化された電界吸収型光変調器と、先入れ先出し方式のメモリを有し、複数の送信データからなるパラレルデータをシリアルデータへ変換する信号多重化回路と、シリアルデータに応じた電圧を変調用受光素子に印加する駆動回路とを有する光送信器において、メモリを用いて複数の送信データの異常検知をして駆動回路の出力信号のパルス幅歪みを制御する制御手段を備えたものである。
【００１５】
請求項１の発明によれば、信号多重化回路からのメモリエラー信号を制御手段が検知すると、制御手段は駆動回路の出力信号のパルス幅歪みを制御するので、電界吸収型光変調器が光吸収状態に保持されることになり、異常な出力の光信号が送信されるのが防止される。
【００１６】
請求項２の発明は、請求項１に記載の構成に加え、基準電圧源と、モニタ用受光素子からの出力電圧と基準電圧源の基準電圧とを比較して発光部の発光パワーを一定にする誤差増幅器とを有するのが好ましい。
【００１７】
請求項２の発明によれば、誤差増幅器により、基準電圧とモニタ用受光素子からの出力電圧とを比較し、モニタ用受光素子からの出力電圧が基準電圧より高いときには変調用発光素子の発光パワーを減少させ、モニタ用受光素子からの出力電圧が基準電圧より低いときには変調用発光素子の発光パワーを増加させるので変調用発光素子の発光パワーが一定になり、光送信器の送信出力が安定化される。
【００１８】
請求項３の発明は、直接変調用発光素子と、先入れ先出し方式のメモリを有し、複数の送信データからなるパラレルデータをシリアルデータへ変換する信号多重化回路と、シリアルデータに応じた電流を直接変調用発光素子に印加する駆動回路とを有する光送信器において、メモリを用いて多重化回路に入力された複数の送信データの異常検知をして、異常検知した多重化回路からのメモリエラー信号を検知して駆動回路の出力信号の電流を制御する制御手段を備えたものである。
【００１９】
請求項３の発明によれば、信号多重化回路からのメモリエラー信号を制御手段が検知すると、駆動回路の出力信号の電流が制御され、直接変調用発光素子の発光パワーが一定になり、光送信器の送信出力が安定化される。
【００２０】
請求項４の発明は、請求項３に記載の構成に加え、直接変調用発光素子からのモニタ光を受光するモニタ用受光素子と、基準電圧源と、モニタ用受光素子からの出力電圧と基準電圧源の基準電圧とを比較する誤差増幅器と、誤差増幅器からの出力信号に応じて直接変調用発光素子の発光状態を停止若しくは調整する停止調整手段とを有するのが好ましい。
【００２１】
請求項４の発明によれば、誤差増幅器により、基準電圧とモニタ用受光素子からの出力電圧とを比較し、モニタ用受光素子からの出力電圧が基準電圧より高いときは直接変調用発光素子が異常発光したものと判断し、制御手段とは独立に停止調整手段が作動して直接変調用発光素子の発光が基準値より大きくなったときは発光を停止させ、基準値より小さいときは発光が基準値に近づくように調整することができる。
【００２２】
本発明は、電気信号を光信号に変換して送信する光通信用光送信器であって、ＦＩＦＯメモリのエラー信号を用いて電界吸収型光変調器または直接変調用発光素子を制御することにより、異常な光出力変動を抑制し、光送信器から出力される光パワーを抑えることができると共に、光受信側のモニタ回路の誤動作や光アンプでのサージ光による劣化や故障を防止することができるものである。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳述する。
【００２４】
図１は本発明の光送信器の一実施の形態を示す回路図である。以下、図３に示した従来例と同様の部材には共通の符号が用いられている。
【００２５】
本光送信器２０は、主に電界吸収型光変調器２と、先入れ先出し方式（ＦＩＦＯ）のメモリを有し、複数の送信データからなるパラレルデータをシリアルデータへ変換する信号多重化回路３と、シリアルデータに応じた電圧を電界吸収型光変調器２の変調用ＰＤ４に印加する変調器駆動回路５と、ＦＩＦＯメモリのＦＩＦＯメモリエラー信号（メモリエラー信号）を検知して変調器駆動回路５の出力信号のパルス幅歪み（デューティ）を制御する制御手段としてのデューティ制御回路２１とで構成されたものである。
【００２６】
信号多重化回路３と変調器駆動回路５との間はカップリングコンデンサ１４で接続されている。
【００２７】
モニタ用ＰＤ７、直流電圧源９、抵抗器１０、バイパスコンデンサ１１、誤差増幅器１２及び基準電圧源１３で、ＬＤ６の発光パワーを一定に保持するためのＡＰＣ回路が構成されている。
【００２８】
電界吸収型光変調器２は、電界吸収効果を利用した光変調器であり、発光部としてのＬＤ６、印加電圧に応じてＬＤ６からの出射光を吸収する変調用ＰＤ４及びＬＤ６からのモニタ光を受光するモニタ用ＰＤ７が集積化されたものであるが、発光部がＬＤ６ではなく、発光ダイオード（ＬＥＤ）であってもよい。
【００２９】
次に図１に示した光送信器２０の動作について説明する。
【００３０】
信号多重化回路３に正常な送信データが入力される場合、信号多重化回路３はＦＩＦＯメモリからのメモリエラー信号は検知されない。このため、デューティ制御回路２１は、光送信波形のデューティが５０％程度になるように初期調整時に設定された変調器駆動出力信号としてはややデューティが高い波形となるような電圧を出力し続ける。この結果、良好な光信号伝送が継続される。
【００３１】
これに対して、信号多重化回路３に異常な送信データが入力された場合、信号多重化回路３はメモリエラーとなり、マーク率の異常に応じて変動するデータが出力される。デューティ制御回路２１は、メモリエラー信号を検知し、直ちに変調器駆動回路５の出力をデューティが小さくなる方向へ制御する。この結果、電界吸収型光変調器２は光吸収状態に保持されることになり、異常な光信号の出力を防止することができる。
【００３２】
再び信号多重化回路３に正常な送信データが入力されると、信号多重化回路３はメモリエラーが解除されるので、デューティ制御回路２１は、光送信波形のデューティが５０％程度になるよう初期調整時に設定された変調器駆動出力信号としてはややデューティが高い波形となるような電圧を出力し続ける。この結果、良好な光信号伝送が再び継続される。
【００３３】
（最適条件についての根拠）
信号多重化回路３のメモリエラーが解除されると、デューティ制御回路２１は光送信波形のデューティが５０％程度になるような電圧（初期調整時に設定された変調器駆動出力信号としてはややデューティが高い波形となるような電圧）を出力する状態へ戻る。このとき、あまり性急に電圧を戻すと、光送信器２０に接続される光アンプ（図示せず。）でサージが生じるので、時定数（例えば、デューティ制御回路２１内の図示しない抵抗器とコンデンサとで構成される時定数回路の抵抗値と静電容量値との積）を合わせる必要がある。
【００３４】
図２は本発明の光送信器の他の実施の形態を示す回路図である。
【００３５】
図２に示した光送信器３０の図１に示した光送信器２０との相違点は、電界吸収型光変調器２を用いずに直接変調用発光素子としての直接変調用ＬＤ３１を用い、直接変調用ＬＤ３１の異常発光を検知して直接変調用ＬＤ３１の発光を停止する停止調整手段３２を有する点である。
【００３６】
図２に示した光送信器３０は、直接変調用ＬＤ３１と、先入れ先出し方式のメモリを有し、複数の送信データからなるパラレルデータをシリアルデータへ変換する信号多重化回路３と、シリアルデータに応じた電流を直接変調用ＬＤ３１のＬＤ３３に印加するＬＤ駆動回路３４と、メモリのメモリエラー信号を検知してＬＤ駆動回路３４の出力信号の電流を制御する制御手段としてのＬＤ変調電流制御回路３５と、ＬＤ３３の異常発光を検知してＬＤ３３の発光を停止する停止調整手段３２とで構成されたものである。
【００３７】
直接変調用ＬＤ３１は、ＬＤ３３と、ＬＤ３３のモニタ光を受光するモニタ用ＰＤ３６とで構成されている。モニタ用ＰＤ３６のカソードには陰極がアースされた直流電圧源９の陽極が接続され、モニタ用ＰＤ３６のアノードには一端がアースされた抵抗器１０の他端が接続されている。抵抗器１０にはバイパスコンデンサ１１が並列接続されており、抵抗器１０の他端は誤差増幅器１２の反転入力端子に接続されている。誤差増幅器１２の非反転入力端子には、陰極がアースされた基準電圧源１３の陽極が接続されている。
【００３８】
一方、ＬＤ３３のアノードは陰極がアースされた直流電圧源３８の陽極に接続され、ＬＤ３３のカソードはＬＤ駆動回路３４の出力端子に接続されると共に、エミッタがアースされたバイポーラトランジスタ３７のコレクタに接続されている。バイポーラトランジスタ３７のベースは誤差増幅器１２の出力端子に接続されている。
【００３９】
これら直流電圧源９、抵抗器１０、バイパスコンデンサ１１、誤差増幅器１２、基準電圧源１３、モニタ用ＰＤ３６及びバイポーラトランジスタ３７でＡＰＣ回路に連動した停止調整手段３２が構成されている。
【００４０】
次に図２に示した光送信器の動作について説明する。
【００４１】
信号多重化回路３に正常な送信データが入力される場合、信号多重化回路３からはＦＩＦＯメモリからのメモリエラー信号は検知されないため、ＬＤ変調電流制御回路３５から直接変調用ＬＤ３１のＬＤ３３には正常な電流が流れる。この結果、良好な光信号伝送が継続される。
【００４２】
これに対して、信号多重化回路３に異常な送信データが入力された場合、信号多重化回路３はメモリエラーとなり、マーク率の異常に応じて変動するデータが出力される。ＬＤ変調電流制御回路３５は、信号多重化回路３からのメモリエラー信号を検知すると、直接変調用ＬＤ３１のＬＤ３３の変調電流を制御し、異常光信号が出力されるのを防止する。この結果、信号異常時に発生しがちな過大な光出力を防止することができるため、直接変調用ＬＤ３１のレーザ光の使用範囲が拡がる。
【００４３】
また、ＡＰＣ回路と連動した停止調整手段３２の動作については、
▲１▼ＬＤ３１の発光強度が基準値より大きくなったとき
モニタ用ＰＤ３６の受光電流が増加し、抵抗器１０にかかる電圧が上昇する。このとき、誤差増幅器１２において、反転入力端子に印加される電圧が基準電圧源１３の電圧より大きくなり、誤差増幅器１２の出力が負になる。このため、バイポーラトランジスタ３７がオフ動作になりＬＤ３３の発光が停止するように制御される。
【００４４】
▲２▼ＬＤ３１の発光強度が基準値より小さくなったとき
モニタ用ＰＤ３６の受光電流が減少し、抵抗器１０にかかる電圧が低下する。このとき、誤差増幅器１２において、反転入力端子に印加される電圧が基準電圧源１３の電圧より小さくなり、誤差増幅器１２の出力が正になる。このため、バイポ−ラトランジスタ３７がオン動作となり、ＬＤ３３の発光が増加するように制御される。
【００４５】
ここで、バイポーラトランジスタ３７がオン動作になるとき、バイポーラトランジスタ３７のコレクタとエミッタとは同じ電圧で動作するわけではなく、ＬＤ３３のアノードの電位と、ＬＤ３３の降下電位で決まるＬＤ３３のカソード電位でバイポ−ラトランジスタ３７のコレクタ電位は制限される。すなわち、ＬＤ３３の発光強度が基準値に近づくように調整される。
【００４６】
尚、停止調整手段３２にはｎｐｎ型のバイポーラトランジスタ３７が用いられているが、本発明はこれに限定されるものではなく、ｐｎｐ型のバイポーラトランジスタや電界効果トランジスタを用いて構成してもよい。
【００４７】
【発明の効果】
以上要するに本発明によれば、送信データが異常であっても光出力の変動を抑えることができる光送信器の提供を実現することができる。
【図面の簡単な説明】
【図１】本発明の光送信器の一実施の形態を示す回路図である。
【図２】本発明の光送信器の他の実施の形態を示す回路図である。
【図３】従来の光送信器を示す回路図である。
【符号の説明】
２ 電界吸収型光変調器
３ 信号多重化回路
４ 変調用ＰＤ（変調用受光部）
５ 駆動回路（変調器駆動回路）
６ ＬＤ（発光部）
７ モニタ用ＰＤ（モニタ用受光部）
８ 保護抵抗器
９ 直流電圧源
１０ 抵抗器
１１ バイパスコンデンサ
１２ 誤差増幅器
１３ 基準電圧源
１４ カップリングコンデンサ
２１ デューティ制御回路
Claims (4)
- 発光部、印加電圧に応じて該発光部からの出射光を吸収する変調用受光部及び上記発光部からのモニタ光を受光するモニタ用受光部が集積化された電界吸収型光変調器と、先入れ先出し方式のメモリを有し、複数の送信データからなるパラレルデータをシリアルデータへ変換する信号多重化回路と、該シリアルデータに応じた電圧を上記変調用受光素子に印加する駆動回路とを有する光送信器において、上記メモリを用いて上記複数の送信データの異常検知をして上記駆動回路の出力信号のパルス幅歪みを制御する制御手段を備えたことを特徴とする光送信器。
- 基準電圧源と、上記モニタ用受光素子からの出力電圧と該基準電圧源の基準電圧とを比較して上記発光部の発光パワーを一定にする誤差増幅器とを有する請求項１に記載の光送信器。
- 直接変調用発光素子と、先入れ先出し方式のメモリを有し、複数の送信データからなるパラレルデータをシリアルデータへ変換する信号多重化回路と、該シリアルデータに応じた電流を上記直接変調用発光素子に印加する駆動回路とを有する光送信器において、上記メモリを用いて上記多重化回路に入力された上記複数の送信データの異常検知をして、異常検知した上記多重化回路からのメモリエラー信号を検知して上記駆動回路の出力信号の電流を制御する制御手段を備えたことを特徴とする光送信器。
- 上記直接変調用発光素子からのモニタ光を受光するモニタ用受光素子と、基準電圧源と、該モニタ用受光素子からの出力電圧と該基準電圧源の基準電圧とを比較する誤差増幅器と、該誤差増幅器からの出力信号に応じて上記直接変調用発光素子の発光状態を停止若しくは調整する停止調整手段とを有する請求項３に記載の光送信器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002328445A JP4003620B2 (ja) | 2002-11-12 | 2002-11-12 | 光送信器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002328445A JP4003620B2 (ja) | 2002-11-12 | 2002-11-12 | 光送信器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004165918A JP2004165918A (ja) | 2004-06-10 |
| JP4003620B2 true JP4003620B2 (ja) | 2007-11-07 |
Family
ID=32806756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002328445A Expired - Fee Related JP4003620B2 (ja) | 2002-11-12 | 2002-11-12 | 光送信器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4003620B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5664108B2 (ja) | 2010-10-15 | 2015-02-04 | 三菱電機株式会社 | 光変調装置 |
-
2002
- 2002-11-12 JP JP2002328445A patent/JP4003620B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004165918A (ja) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7215891B1 (en) | Integrated driving, receiving, controlling, and monitoring for optical transceivers | |
| US6822987B2 (en) | High-speed laser array driver | |
| JP3432620B2 (ja) | 光送信機及びレーザダイオードモジュール | |
| JP3736953B2 (ja) | 電界吸収型光変調器の駆動回路及び、これを用いた光送信器 | |
| EP2093849A2 (en) | Optical transmitter | |
| EP0215311A2 (en) | Laser diode driving circuit | |
| JPS6068683A (ja) | レ−ザ保護回路 | |
| US20070183790A1 (en) | Optical transmitter with EA-modulator | |
| JP4003620B2 (ja) | 光送信器 | |
| US8073030B2 (en) | Shunt driver circuit for semiconductor laser diode | |
| US5991060A (en) | Automatic power control for a wavelength selective EML module | |
| JP3695413B2 (ja) | 発光素子駆動装置および画像形成装置 | |
| US6445401B2 (en) | Light power modulating system | |
| KR100679268B1 (ko) | 자동 온도 보상기능을 갖는 레이저 다이오드 구동회로 및그 구동방법 | |
| JP2009168833A (ja) | 外部変調器のバイアス回路 | |
| JPH10117170A (ja) | 光送信器 | |
| TW200524233A (en) | Laser driver circuit for burst mode and making method thereof | |
| WO2023166735A1 (ja) | 光送信器、制御回路、記憶媒体および出力制御方法 | |
| JPH088478A (ja) | Ｌｄ駆動電流制限回路 | |
| JP2826475B2 (ja) | 光送信装置 | |
| JPH10209969A (ja) | 光出力安定化回路 | |
| KR20040085128A (ko) | 자동 온도 보상기능을 갖는 레이저 다이오드 구동회로 및구동 방법 | |
| JPH0127309Y2 (ja) | ||
| KR0142293B1 (ko) | 레이저다이오드의 과전류방지회로 | |
| JP2003101132A (ja) | 半導体レーザ駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070813 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |