JP4000001B2 - クロック制御装置およびクロック制御方法 - Google Patents
クロック制御装置およびクロック制御方法 Download PDFInfo
- Publication number
- JP4000001B2 JP4000001B2 JP2002119669A JP2002119669A JP4000001B2 JP 4000001 B2 JP4000001 B2 JP 4000001B2 JP 2002119669 A JP2002119669 A JP 2002119669A JP 2002119669 A JP2002119669 A JP 2002119669A JP 4000001 B2 JP4000001 B2 JP 4000001B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- signal
- internal clock
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はマイクロコンピュータに備えるクロック制御装置およびクロック制御方法に関する。
【０００２】
【従来の技術】
マイクロコンピュータの正常な動作を脅かすもののひとつに外来ノイズがある。外来ノイズとは、マイクロコンピュータに接続した電源線や通信線などを伝導してコンピュータの内部に流入するノイズのことで、例えば、雷サージやスイッチング素子による電圧異常などがある。このような外来ノイズがマイクロコンピュータに流入した場合に、コンピュータの誤動作を引き起こす可能性がある。
【０００３】
従来から外来ノイズによるマイクロコンピュータの誤動作対策が講じられており、その一例としてウォッチドッグタイマなどによりマイクロコンピュータの誤動作を検出しハードリセットをかける装置が特開平０１−２０６４３８や特開昭５９−８７５５７で開示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、外来ノイズによるマイクロコンピュータの誤動作を検出しハードリセットをかけるという対策では、それまでプログラムの実行によって得られた結果は破棄され、プログラムは初期状態から再スタートすることになる。これではマイクロコンピュータの動作の連続性が失われる。
【０００５】
そこで、本発明は外来ノイズによるマイクロコンピュータの誤動作を防止し、しかもマイクロコンピュータの動作の連続性を保つ装置および方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この課題を解決するために本発明は、所定の回路を動作させる内部クロックを生成するクロック制御装置であって、前記所定の回路の外部から内部に流入する外来ノイズを検出して検出信号を出力するノイズ検出手段と、前記検出信号を受けて内部クロックのクロック幅を伸張するクロック伸張手段とを備えることを特徴とする。
【０００７】
これによって、外来ノイズを検出したときに内部クロックのクロック幅を伸張することができるので、内部クロックによって同期している所定の回路内の動作を延期することができる。
このように外来ノイズが所定の回路の内部に流入したときに、所定の回路内の状態が不安定になったとしても、所定の回路内の動作を延期することができるので、誤動作回避の効果が期待できる。さらに、内部クロックは伸張されるだけなので、所定の回路は動作を続けることができる。
【０００８】
したがって、外来ノイズによるコンピュータの誤動作を防止することができ、コンピュータの動作の連続性を保てる。
【０００９】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１について図面を用いて詳細に説明する。
＜構成＞
図１は本実施の形態１に係るクロック制御装置の構成を示す図である。
【００１０】
発振回路１０１は、周期的に変化する源クロックＳ１１を生成してクロック制御回路１０２に出力する。
クロック制御回路１０２は、源クロックＳ１１を分周して内部クロックＳ１２を生成し、内部回路１０３に出力する。この内部クロックＳ１２は、内部回路内の動作を同期させるための信号である。
【００１１】
内部回路１０３は、ここではプロセッサに含まれる記憶回路、演算回路および制御回路などの回路であり、内部クロックＳ１２に同期して動作する。
ノイズ検出回路１０４は、プロセッサの外部から内部に流入する外来ノイズを検出して検出信号Ｓ１３をクロック制御回路１０２に出力する。
ノイズ検出回路１０４から検出信号Ｓ１３が出力されなければ、発振回路１０１から源クロックＳ１１がクロック制御回路１０２に供給される。クロック制御回路１０２は源クロックＳ１１を分周して内部クロックＳ１２を生成し、内部回路１０３へ伝達する。
【００１２】
ノイズ検出回路１０４から検出信号Ｓ１３が出力されれば、ノイズ検出回路１０４は検出信号Ｓ１３をクロック制御回路１０２に出力する。クロック制御回路１０２は検出信号Ｓ１３を受けて内部クロックＳ１２のクロック幅を所定の幅に伸張する。
以下にクロック幅を伸張する技術について詳細を説明する。
【００１３】
＜クロック制御回路の構成＞
図２はクロック制御回路１０２の具体例を示す図である。
クロック制御回路１０２は分周回路２０１、保持回路２０３および排他的論理和素子２０５とを備える。
またクロック制御回路１０２は、発振回路１０１、内部回路１０３、ノイズ検出回路１０４および微分回路２０６を接続している。
【００１４】
分周回路２０１は、源クロックＳ１１を分周して内部クロックＳ１２を生成するもので、ここではＤフリップフロップ（以下「Ｄ−ＦＦ」と記す）２０２を使用している。
Ｄ−ＦＦ２０２は、源クロックＳ１１をクロック入力に入力し、Ｑ出力である内部クロックＳ１２を出力する。内部クロックＳ１２は分岐点Ｐ１で分岐されて排他的論理和２０５を介し、Ｄ入力に帰還される。
【００１５】
保持回路２０３は、外来ノイズを検出したときに出力される検出信号Ｓ１３を受けてから次にリセット信号Ｓ２３を受けるまでの間、伸張信号Ｓ２１を出力するもので、ここではＳＲラッチ２０４を使用している。
ＳＲラッチ２０４は、検出信号Ｓ１３をＳ入力に、リセット信号Ｓ２３をＲ入力に入力し、Ｑ出力から伸張信号Ｓ２１を出力する。
【００１６】
排他的論理和素子２０５は、分岐点Ｐ１で分岐した内部クロックＳ１２と保持回路２０３から出力された伸張信号Ｓ２１とを入力し、その排他的論理和出力Ｓ２２を出力する。
微分回路２０６は、源クロックＳ１１を微分してリセット信号Ｓ２３を定期的に出力する。
【００１７】
図３は図２のクロック制御回路の動作を示すタイムチャートである。
T1〜T3において、ノイズ検出回路１０４が外来ノイズを検出しないときに、クロック制御回路１０２は源クロックＳ１１を分周し、内部クロックＳ１２を生成している。これはＳＲラッチ２０４にて検出信号Ｓ１３が保持されていないときに、伸張信号Ｓ２１はＬレベルであるので、Ｐ１から分岐した内部クロックＳ１２は排他的論理和素子２０５によって逆位相に反転してＤ−ＦＦ２０２に帰還することによる。
【００１８】
ところが、Tnoizeにおいて、外来ノイズが検出され、検出信号Ｓ１３が一瞬Ｈレベルになると、ＳＲラッチ２０４は次のリセット信号Ｓ２３が入力されるまで伸張信号Ｓ２１をＨレベルに保持する。
すると、排他的論理和素子２０５によって、分岐点Ｐ１から分岐した内部クロックＳ１２と排他的論理和出力Ｓ２２とが同位相になり、Tnにおいて、内部クロックＳ１２の変化は停止する。
【００１９】
また、Tnにおいて、リセット信号Ｓ２３によってＳＲラッチ２０４の保持が解かれ伸張信号Ｓ２１がＬレベルになると、分岐点Ｐ１から分岐した内部クロックＳ１２と排他的論理和出力Ｓ２２とが再び逆位相になる。そのためＤ−ＦＦ２０２はTn＋1から源クロックＳ１１の分周を再開する。
このようにクロック制御回路１０２は外来ノイズを検出したことを示す検出信号Ｓ１３により、内部クロックＳ１２を伸張することができる。
【００２０】
また内部回路１０３内のＤフリップフロップ２０７は内部クロックＳ１２の立ち上がりに同期して動作するので、内部クロックＳ１２が伸張すれば、Ｄフリップフロップ２０７の動作もそれに伴って延期される。
外来ノイズが内部回路１０３に流入したときに、内部回路１０３内の状態が不安定となり、誤動作してしまうおそれがある。ところが図２の形態によれば、外来ノイズが流入したときに、源クロックＳ１１の１周期分だけ内部回路１０３の動作を延期することができるので、内部回路１０３の誤動作回避が期待できる。
【００２１】
図４もクロック制御回路１０２の具体例を示す図であるが、ここでは保持回路２０３にＤラッチを２個使用している。
Ｄラッチ３０１はＨレベルをＤ入力に、源クロックＳ１１の反転信号をクロック入力に、また検出信号Ｓ１３をリセット入力に入力し、Ｄラッチ３０１のＱ出力Ｓ３１はＤラッチ３０２のＤ入力に入力する。
【００２２】
Ｄラッチ３０２はＤ入力にＤラッチ３０１のＱ出力Ｓ３１を、クロック入力に源クロックＳ１１を、またリセット入力に検出信号Ｓ１３を入力し、Ｄラッチ３０２のＱの反転出力Ｓ３２は論理和素子３０３に入力する。
論理和素子３０３は源クロックＳ１１とＤラッチ３０２のＱの反転出力Ｓ３２とを入力し、その論理和出力Ｓ３３を分周回路２０１のクロック入力に入力する。
【００２３】
図５は図４のクロック制御回路の動作を示すタイムチャートである。
この構成によると、T1〜T4において、外来ノイズが検出されないときに、Ｄラッチ３０１のＱ出力Ｓ３１はＨレベルであり、Ｄラッチ３０２のＱの反転出力Ｓ３２はＬレベルになる。したがって源クロックＳ１１は論理和素子３０３を通過しても変化はなく、源クロックＳ１１と論理和出力Ｓ３３は同位相である。
【００２４】
ところがTnoizeにおいて外来ノイズが検出されると、Ｄラッチ３０１と３０２とはリセットされ、Ｄラッチ３０２のＱの反転出力Ｓ３２は源クロックＳ１１の１周期分、Ｈレベルになる。論理和出力Ｓ３３は、Ｓ３２がＨレベルであれば、源クロックＳ１１の状態に関わらずＨレベルになる。その間、分周回路２０１にしてみれば、源クロックＳ１１の変化が停止したことになるので、内部クロックＳ１２のクロック幅がTn＋１まで伸張される。
【００２５】
これによって図３の場合と同様に、クロック制御回路１０２は外来ノイズを検出したことを示す検出信号Ｓ１３により、内部クロックＳ１２を伸張するので、Ｄフリップフロップ２０７の動作もそれに伴って延期される。
＜クロック制御回路の動作＞
図６はＳＲラッチを用いたクロック制御回路１０２の動作を示す図である。
【００２６】
ノイズ検出回路１０４が外来ノイズの流入を監視する（ステップＳ１）。
外来ノイズが検出されなければ（ステップＳ１：Ｎｏ）、クロック制御回路１０２が源クロックＳ１１を分周して内部クロックＳ１２を生成する（ステップＳ２）。
外来ノイズが検出されれば（ステップＳ１：Ｙｅｓ）、保持回路２０３が伸張信号Ｓ２１をＨレベルに保持する（ステップＳ３）。
【００２７】
排他的論理和出力Ｓ２２が伸張信号Ｓ２１によって内部クロックＳ１２と同位相になり、内部クロックの変化が停止する（ステップＳ４）。
保持回路２０３がリセット信号Ｓ２３を受けて（ステップＳ５：Ｙｅｓ）、伸張信号Ｓ２１がＬレベルになり、内部クロックの変化が再開される。クロック制御回路が源クロックＳ１１を分周して内部クロックＳ１２を生成する（ステップＳ２へ）。
【００２８】
保持回路２０３がリセット信号Ｓ２３を受けなければ（ステップＳ５：Ｎｏ）、保持回路２０３が伸張信号Ｓ２１をＨレベルに保持しつづける（ステップＳ３へ）。
このようにＳＲラッチを用いたクロック制御回路１０２は、外来ノイズを検出したときに、内部クロックＳ１２を伸張することができる。
【００２９】
＜ノイズ検出回路の構成＞
続いて、外来ノイズを検出するノイズ検出回路について説明する。
図７はノイズ検出回路１０４の具体例であり、電源ＶＤＤが上昇する電位異常を検出することができる回路を示す図である。
Ｐｃｈトランジスタ５０１はソースを電源ＶＤＤに、ドレインを抵抗５０２を介してＧＮＤに、ゲートを抵抗５０３とコンデンサ５０４との減衰回路を介してＶＤＤに接続する。さらにＰｃｈトランジスタ５０１のドレインはクロック制御回路１０２に接続される。このドレインの電位が検出信号Ｓ１３となる。
【００３０】
T1以前において、外来ノイズによるＶＤＤの電位異常がないときは、Ｐｃｈトランジスタ５０１のゲート電位Ｓ５１はＶＤＤレベルで固定される。すなわちＰｃｈトランジスタ５０１はＯＦＦ状態であり、検出信号Ｓ１３はＧＮＤレベルである。
ところが、T1において外来ノイズによりＶＤＤの電位異常が発生したときに、Ｐｃｈトランジスタ５０１のソース電位はＶＤＤの上昇とともに上昇するが、ゲート電位Ｓ５１は減衰回路によって電位上昇に遅延があるため、Ｐｃｈトランジスタのソースとゲートとの間に電位差が生じる。Tnにおいて、この電位差が所定値を越えて、ＰｃｈトランジスタがＯＮ状態になり、ドレインの電位すなわち検出信号Ｓ１３はＶＤＤレベルになる。ここで、所定値は回路を構成する抵抗、コンデンサおよびトランジスタなどの特性により決まる。
【００３１】
その後、T2において、ＶＤＤとゲート電位Ｓ５１との間に電位差がなくなると、再びＰｃｈトランジスタ５０１はＯＦＦ状態になり、検出信号Ｓ１３はＧＮＤレベルになる。
このような構成により、外来ノイズによる電源ＶＤＤが上昇する電位異常を検出することが可能である。
【００３２】
図８はノイズ検出回路１０４の具体例であり、接地電位が上昇する電位異常を検出できる回路を示す図である。
Ｎｃｈトランジスタ６０１はソースをＧＮＤに、ドレインを抵抗６０２を介してＶＤＤに、ゲートを抵抗６０３とコンデンサ６０４との減衰回路を介してＧＮＤに接続する。さらにＮｃｈトランジスタ６０１のドレインはクロック制御回路１０２に接続する。このドレインの電位が検出信号Ｓ１３となる。
【００３３】
T1以前において、外来ノイズによるＧＮＤの電位異常がないときは、Ｎｃｈトランジスタ６０１のゲート電位Ｓ６１はＧＮＤレベルで固定される。すなわちＮｃｈトランジスタ６０１はＯＦＦ状態であり、検出信号Ｓ１３はＶＤＤレベルである。
ところが、T1において外来ノイズによりＧＮＤの電位異常が発生したときに、Ｎｃｈトランジスタ６０１のソース電位はＧＮＤの上昇とともに上昇するが、ゲート電位Ｓ６１は減衰回路によって電位上昇に遅延があるため、Ｎｃｈトランジスタのソースとゲートとの間に電位差が生じる。Tnにおいて、この電位差が所定値を越えて、ＮｃｈトランジスタがＯＮ状態になり、ドレインの電位すなわち検出信号Ｓ１３はＧＮＤレベルになる。
【００３４】
その後、T2において、ＧＮＤとゲート電位Ｓ６１との間に電位差がなくなると、再びＮｃｈトランジスタ６０１はＯＦＦ状態になり、検出信号Ｓ１３はＶＤＤレベルになる。
このような構成により、外来ノイズによる接地電位が上昇する電位異常を検出することが可能である。
【００３５】
図７、８ではＶＤＤ、ＧＮＤが上昇する電位異常を検出する回路例を示したが、ＶＤＤ、ＧＮＤが下降する電位異常を検出する回路も公知の回路として一般的に存在するので、ここでは説明を省略する。
＜ノイズ検出回路の配置＞
図９は基板７０１上のノイズ検出回路１０４とノイズ検出回路を除く内部回路７０２のレイアウトを示す図である。
【００３６】
電源ＶＤＤは、電源端子７０３を介して基板７０１上の回路に電源供給する。ＶＤＤは分岐点Ｐ２で分岐し、一方はノイズ検出回路１０４の入力信号Ｓ７１となり、他方は長い経路を通って分岐点Ｐ３に達し、さらに分岐してノイズ検出回路１０４の電源Ｓ７２となる。内部回路７０２は分岐点Ｐ３から電源を取得する。
【００３７】
このようにノイズ検出回路１０４は入力信号Ｓ７１と電源Ｓ７２とを取得する経路を電源端子７０３から距離を変えて接続する。またノイズ検出回路１０４は、内部回路７０２よりも電源端子７０３の近くから入力信号Ｓ７１を取得している。
図１０は図９の回路の等価回路図である。
【００３８】
図９に示すように、ここではノイズ検出回路１０４として反転素子７０６を使用している。反転素子７０６は寄生抵抗７０４を通過してきたＶＤＤレベルを入力信号Ｓ７１として入力し、寄生抵抗７０５を通過してきたＶＤＤレベルを電源として入力する。すでに説明したように、電源Ｓ７２のほうが入力信号Ｓ７１よりも長い経路を通過するので、寄生抵抗７０５の抵抗値が寄生抵抗７０４のそれよりも大きい。
【００３９】
以上のように構成されたノイズ検出回路１０４の動作を図１１を用いて説明する。
図１１はノイズ検出回路の動作を示すタイムチャートである。
T1以前において、外来ノイズによるＶＤＤの電位異常がないとき、反転素子７０６の入力信号Ｓ７１と電源Ｓ７２とはどちらもＶＤＤレベルである。よって反転素子７０６の出力である検出信号Ｓ１３はＧＮＤレベルである。
【００４０】
ところが、T1において、外来ノイズによりＶＤＤに電位異常があれば、反転素子７０６の電源Ｓ７２は入力信号Ｓ７１に比べて大きな寄生抵抗を経由するため、電源Ｓ７２は入力信号Ｓ７１に比べて電位変動が減衰する。Tnにおいて入力信号Ｓ７１と電源Ｓ７２との電位差が所定値を越えると、反転素子７０６の出力である検出信号Ｓ１３はＶＤＤレベルを示す。
【００４１】
T2において、入力信号Ｓ７１と電源Ｓ７２との電位差がなくなれば、再び反転素子７０６の出力である検出信号Ｓ１３はＧＮＤレベルを示す。
このような構成により電源の電位異常を検出することができる。
以上、本実施の形態で説明したようなクロック制御回路、ノイズ検出回路を用いて、クロック制御装置を構成すれば、外来ノイズが流入したときに、内部クロックＳ１２を伸張することによって内部回路の誤動作を防止することができる。
【００４２】
（実施の形態２）
以下、本発明の実施の形態２について図面を用いて詳細に説明する。
＜構成＞
図１２はクロック制御回路１０２の具体例を示す図である。図１２のクロック制御回路１０２は図４に示したクロック制御回路にＤラッチ８０１とセレクタ８０２を追加したものであるので、図４と同様の構成要素は同一符号を付し、その説明は省略する。
【００４３】
Ｄラッチ８０１はＤラッチ３０２のＱ出力Ｓ８２をＤ入力に、源クロックＳ１１をクロック入力に、検出信号Ｓ１３をリセット入力に接続し、Ｑの反転出力Ｓ８３をセレクタ８０２へ出力する。
セレクタ８０２はＤラッチ３０２の反転出力とＤラッチ８０１の反転出力とを入力し、どちらか一方を論理和素子３０３に出力する。セレクタ８０２がどちらの信号を出力するは、設定者により任意に設定することができる。ここではセレクタ８０２はＤラッチ８０１の反転出力Ｓ８３を出力することにして、以下説明を進める。
【００４４】
図１３は図１２のクロック制御回路の動作を示すタイムチャートである。
T1〜T4において、外来ノイズが検出されないとき、Ｄラッチ８０１のＱ出力Ｓ８２はＨレベルであり、Ｓ８３はＬレベルである。
ところがTnoizeにおいて外来ノイズが検出されると、Ｄラッチ３０１、３０２、８０１はリセットされ、Ｄラッチ８０１のＱの反転出力Ｓ８３は源クロックＳ１１の２周期分、Ｈレベルになる。したがって内部クロックＳ１２のクロック幅がTn＋２まで伸張される。外来ノイズが検出されたときに、実施の形態１では内部クロックＳ１２のクロック幅をTn＋１まで伸張したが、本実施の形態では保持回路２０３にＤラッチをひとつ追加することで、クロック幅をTn＋２まで伸張できることを示している。
【００４５】
同様にしてＤラッチを複数個追加することで内部クロックＳ１２のクロック幅を任意に変更できることは明らかである。
（実施の形態３）
以下、本発明の実施の形態３について図面を用いて詳細に説明する。
＜構成＞
図１４は本実施の形態３に係るクロック制御装置の構成を示す図である。図１４のクロック制御装置は図１に示したクロック制御装置に電源スイッチ９０１、カウンタ９０２および充電部９０３を追加したものである。図１と同様の構成要素は同一符号を付し、その説明は省略する。
【００４６】
電源スイッチ９０１は電源ＶＤＤと各回路との電源接続を入切する。ＶＤＤは電源スイッチ９０１を介して各回路に電力を供給する。また、電源スイッチ９０１は検出信号Ｓ１３とカウンタ出力信号Ｓ９２とが入力され、検出信号Ｓ１３を入力したときに電源接続を切り、カウンタ出力信号Ｓ９２を入力したときに電源接続を入れる。
【００４７】
カウンタ９０２は源クロックＳ１１と検出信号Ｓ１３とを入力する。カウンタ９０２は検出信号Ｓ１３の入力があれば、源クロックＳ１１を計数し、あらかじめ設定されただけ計数したときに、カウンタ出力信号Ｓ９２を電源スイッチ９０１とクロック制御回路１０２とに出力する。
充電部９０３は電力を充電し、電源スイッチ９０１によってＶＤＤと各回路との接続が切られた場合に、各回路に電力を供給する。例えば、コンデンサのようなものである。
【００４８】
図１５は図１４のクロック制御装置の動作を示すタイムチャートである。
図示するように、Tnoizeにおいて外来ノイズによりＶＤＤの電位異常が発生したときは、各回路に供給される電源Ｓ９１も電位異常を示す。ノイズ検出回路１０４は、電位異常を外来ノイズとして検出し、検出信号Ｓ１３をクロック制御回路１０２、電源スイッチ９０１およびカウンタ９０２に出力する。
【００４９】
クロック制御回路１０２は検出信号Ｓ１３を受けて、内部クロックの変化を停止する。ここで、クロック制御回路１０２は、実施の形態１に示すようなＳＲラッチを用いている。
電源スイッチ９０１は検出信号Ｓ１３を受けて、ＶＤＤと各回路との接続を切る。電源接続は切られるが、充電部９０３が電力供給するため電源Ｓ９１はその後も一定電位に保たれる。
【００５０】
カウンタ９０２は検出信号Ｓ１３を受けて、源クロックＳ１１を計数する。Tcにおいて、あらかじめ設定された数まで計数されたとき、カウンタ９０２はクロック制御回路１０２と電源スイッチ９０１とにカウンタ出力信号Ｓ９２を出力する。
クロック制御回路１０２はカウンタ出力信号Ｓ９２をリセット信号として用い、カウンタ出力信号Ｓ９２を受けて、内部クロックの変化を再開する。
【００５１】
電源スイッチ９０１はカウンタ出力信号Ｓ９２を受けて、ＶＤＤと各回路とを接続する。
図１６は電源スイッチ９０１の具体例である。
ＳＲラッチ１００１はノイズ検出回路１０４から出力される検出信号Ｓ１３をＳ入力に、カウンタ９０２から出力されるカウンタ出力信号Ｓ９２をＲ入力に入力し、Ｑの反転出力である電源制御信号Ｓ１０１をＮｃｈトランジスタ群１００２のゲートへ出力する。
【００５２】
Ｎｃｈトランジスタ群１００２のソースには電源ＶＤＤを、ドレインには各回路を接続する。
この構成によれば、外来ノイズによる電位異常がないときに、電源制御信号Ｓ１０１はＨレベルであり、Ｎｃｈトランジスタ群１００２はＯＮ状態である。ところが、ノイズ検出回路１０４により外来ノイズが検出されたときは、電源制御信号Ｓ１０１はＬレベルになり、Ｎｃｈトランジスタ群１００２がＯＦＦ状態になる。このＯＦＦ状態は、カウンタ９０２によりカウンタ出力信号Ｓ９２が入力されるまで続く。
【００５３】
このように電源スイッチ９０１は検出信号Ｓ１３が入力されてからカウンタ出力信号Ｓ９２が入力されるまでの間、ＶＤＤと各回路との接続を切ることができる。またカウンタの設定によって内部クロックＳ１２を伸張するクロック幅を任意に変更することができる。
クロック制御装置はＶＤＤと各回路との接続を切ることで、ＶＤＤの電位異常による外来ノイズの流入を防止することができる。これは特に各回路の耐圧を越えるような外来ノイズが発生するときに有効である。また実施の形態１、２と同様に、本実施の形態にかかるクロック制御装置は、外来ノイズを検出したことを示す検出信号Ｓ１３により内部クロックＳ１２が伸張すれば、Ｄフリップフロップ２０７の動作もそれに伴って延期される。
【００５４】
なお、発明の実施の形態１、２、３では、源クロックは１系統のみの場合で説明してきたが、複数の源クロックを持つ回路であっても本発明を適用することができる。
【００５５】
【発明の効果】
本発明に係るクロック制御装置は、所定の回路を動作させる内部クロックを生成するクロック制御装置であって、前記所定の回路の外部から内部に流入する外来ノイズを検出して検出信号を出力するノイズ検出手段と、前記検出信号を受けて内部クロックのクロック幅を伸張するクロック伸張手段とを備えることを特徴とする。
【００５６】
これによって、外来ノイズを検出したときに内部クロックのクロック幅を伸張することができるので、内部クロックによって同期している所定の回路内の動作を延期することができる。
このように外来ノイズが所定の回路の内部に流入したときに、所定の回路内の状態が不安定になったとしても、所定の回路内の動作を延期することができるので、誤動作回避の効果が期待できる。さらに、内部クロックは伸張されるだけなので、所定の回路は動作を続けることができる。
【００５７】
したがって、外来ノイズによるコンピュータの誤動作を防止することができ、コンピュータの動作の連続性を保てる。
また前記クロック伸張手段は、前記検出信号を受けて前記内部クロックの論理値の変化を停止し所定期間経過後変化を再開することを特徴とすることもできる。
【００５８】
これによって、内部クロックの変化を停止し、所定期間経過後に再開させることができるので、内部クロックのクロック幅を伸張することができる。
また前記クロック伸張手段は、前記検出信号を保持回路に入力し当該保持回路からの出力を伸張信号として出力しつづける伸張信号出力手段と、前記内部クロックを周期的に変化する源クロックを分周することにより生成する分周手段と、前記内部クロックと前記伸張信号との排他的論理和を前記分周手段に帰還させることで、前記伸張信号が出力されている期間に内部クロックの変化を停止させ内部クロックの状態を維持する帰還手段を含むことを特徴とすることもできる。
【００５９】
これによって、内部クロックを生成する分周回路に内部クロックと伸張信号との排他的論理和を帰還させることができるので、伸張信号が出力されている期間に内部クロックの変化を停止させることができる。
また、伸張信号を出力されている期間によって内部クロックの停止期間を規定することができる。
【００６０】
また前記クロック伸張手段は、前記検出信号を保持回路に入力し当該保持回路からの出力を伸張信号として出力しつづける伸張信号出力手段と、前記内部クロックを周期的に変化数する源クロックを分周することにより生成する分周手段と、当該分周手段のクロックとして前記源クロックと前記伸張信号との論理和を入力することで、前記伸張信号が入力されている期間に内部クロックの変化を停止させ内部クロックの状態を維持する維持手段を含むことを特徴とすることもできる。
【００６１】
これによって、内部クロックを生成する分周回路に源クロックと伸張信号との論理和を入力するので、伸張信号が出力されている期間に内部クロックの変化を停止させることができる。
また、伸張信号を出力されている期間によって内部クロックの停止期間を規定することができる。
また前記クロック伸張手段は、設定者が伸張するクロック幅を任意に設定できることを特徴とすることもできる。
したがって、内部クロックのクロック幅を適正に変更することができる。
【００６２】
また前記クロック伸張手段は、さらに、前記検出信号を受けて前記所定の回路を外部と切断することを特徴とすることもできる。
このように外来ノイズの流入路を絶つことで、外来ノイズがコンピュータの内部に流入することを遮断することができる。
また前記ノイズ検出手段は、電源ノイズを監視するものであり、前記電源電圧の変化を減衰させた減衰電圧を出力する減衰手段と、前記電源電圧と前記減衰電圧とを比較して所定値を越える場合に前記検出信号を出力する比較手段とを含むことを特徴とすることもできる。
【００６３】
このように電源電圧と減衰電圧とを比較すると、電源電圧に変化が無いときはそれらに差異はほとんど無いが、電源電圧に変化があれば電源電圧と減衰電圧とが異なるため、外来ノイズが検出できる。
また前記ノイズ検出手段は、前記所定の回路の内部にあり、前記ノイズ検出手段は当該ノイズ検出手段を除く他の回路よりも前記所定の回路がノイズ検出対象となる信号を受け入れるための外部端子の直近に配置されることを特徴とすることもできる。
【００６４】
したがって、外来ノイズを他の回路よりも速くノイズ検出手段に伝達させることができるので、外来ノイズを他の回路と同等または遅くノイズ検出手段に伝達させる場合と比較してより一層の誤動作回避が期待できる。
本発明に係るクロック制御装置は、プロセッサを動作させる内部クロックを生成するクロック制御装置であって、前記プロセッサの外部から内部に流入する外来ノイズを検出して検出信号を出力するノイズ検出手段と、前記検出信号を受けて内部クロックのクロック幅を所定の幅に伸張するクロック伸張手段とを備えることを特徴とする。
【００６５】
これによって、外来ノイズを検出したときに内部クロックのクロック幅を伸張することができるので、内部クロックによって同期している所定の回路内の動作を延期することができる。
このように外来ノイズが所定の回路の内部に流入したときに、所定の回路内の状態が不安定になったとしても、所定の回路内の動作を延期することができるので、誤動作回避の効果が期待できる。さらに、内部クロックは伸張されるだけなので、所定の回路は動作を続けることができる。
【００６６】
したがって、外来ノイズによるコンピュータの誤動作を防止することができ、コンピュータの動作の連続性を保てる。
本発明に係るクロック制御方法は、所定の回路を動作させる内部クロックを生成するクロック制御方法であって、前記所定の回路の外部から内部に流入する外来ノイズを検出して検出信号を出力するノイズ検出ステップと、前記検出信号を受けて内部クロックのクロック幅を所定の幅に伸張するクロック伸張ステップと
を含むことを特徴とする。
【００６７】
これによって、外来ノイズを検出したときに内部クロックのクロック幅を伸張することができるので、内部クロックによって同期している所定の回路内の動作を延期することができる。
このように外来ノイズが所定の回路の内部に流入したときに、所定の回路内の状態が不安定になったとしても、所定の回路内の動作を延期することができるので、誤動作回避の効果が期待できる。さらに、内部クロックは伸張されるだけなので、所定の回路は動作を続けることができる。
【００６８】
したがって、外来ノイズによるコンピュータの誤動作を防止することができ、コンピュータの動作の連続性を保てる。
また前記クロック伸張ステップは、前記検出信号を受けて前記内部クロックの変化を停止することで当該内部クロックの状態を維持し、維持された状態を解除する解除信号により内部クロックの変化を再開することを特徴とすることもできる。
【００６９】
これによって、内部クロックの変化を停止し、所定期間経過後に再開させることができるので、内部クロックのクロック幅を伸張することができる。
また前記クロック伸張ステップは、設定者が前記所定の幅を任意に選択することができることを特徴とすることもできる。
したがって、内部クロックのクロック幅を適正に変更することができる。
【図面の簡単な説明】
【図１】実施の形態１に係るクロック制御装置の構成を示す図である。
【図２】実施の形態１に係るクロック制御回路の具体例を示す図である。
【図３】図２のクロック制御回路の動作を示すタイムチャートである。
【図４】実施の形態１に係るクロック制御回路の具体例を示す図である。
【図５】図４のクロック制御回路の動作を示すタイムチャートである。
【図６】実施の形態１に係るクロック制御装置の動作を示す図である。
【図７】実施の形態１に係るノイズ検出回路の具体例を示す図である。
【図８】実施の形態１に係るノイズ検出回路の具体例を示す図である。
【図９】実施の形態１に係るノイズ検出回路のレイアウトを示す図である。
【図１０】図９のノイズ検出回路の等価回路図である。
【図１１】図９のノイズ検出回路の動作を示すタイムチャートである。
【図１２】実施の形態２に係るクロック制御回路の具体例を示す図である。
【図１３】図１２のクロック制御回路の動作を示すタイムチャートである。
【図１４】実施の形態３に係るクロック制御装置の構成を示す図である。
【図１５】図１４のクロック制御装置の動作を示すタイムチャートである。
【図１６】実施の形態３に係る電源スイッチの具体例を示す図である。
【符号の説明】
１０１ 発振回路
１０２ クロック制御回路
１０３ 内部回路
１０４ ノイズ検出回路
２０１ 分周回路
２０２ Ｄフリップフロップ
２０３ 保持回路
２０４ ＳＲラッチ
２０５ 排他的論理和素子
２０６ 微分回路
２０７ Ｄフリップフロップ
３０１、３０２ Ｄラッチ
３０３ 論理和素子
５０１ Ｐｃｈトランジスタ
５０２、５０３ 抵抗
５０４ コンデンサ
６０１ Ｎｃｈトランジスタ
６０２、６０３ 抵抗
６０４ コンデンサ
７０１ 基板
７０２ 内部回路
７０３ 外部端子
７０４、７０５ 寄生抵抗
７０６ 反転素子
８０１ Ｄラッチ
８０２ セレクタ
９０１ 電源スイッチ
９０２ カウンタ
９０３ 充電部
１００１ ＳＲラッチ
１００２ Ｎｃｈトランジスタ群
Ｓ１１ 源クロック
Ｓ１２ 内部クロック
Ｓ１３ 検出信号
Ｓ２１ 伸張信号
Ｓ２２ 排他的論理和出力
Ｓ２３ リセット信号
Ｓ５１、Ｓ６１ ゲート電位
Ｓ９１ 電源
Ｓ９２ カウンタ出力信号
Ｓ１０１ 電源制御信号
【発明の属する技術分野】
本発明はマイクロコンピュータに備えるクロック制御装置およびクロック制御方法に関する。
【０００２】
【従来の技術】
マイクロコンピュータの正常な動作を脅かすもののひとつに外来ノイズがある。外来ノイズとは、マイクロコンピュータに接続した電源線や通信線などを伝導してコンピュータの内部に流入するノイズのことで、例えば、雷サージやスイッチング素子による電圧異常などがある。このような外来ノイズがマイクロコンピュータに流入した場合に、コンピュータの誤動作を引き起こす可能性がある。
【０００３】
従来から外来ノイズによるマイクロコンピュータの誤動作対策が講じられており、その一例としてウォッチドッグタイマなどによりマイクロコンピュータの誤動作を検出しハードリセットをかける装置が特開平０１−２０６４３８や特開昭５９−８７５５７で開示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、外来ノイズによるマイクロコンピュータの誤動作を検出しハードリセットをかけるという対策では、それまでプログラムの実行によって得られた結果は破棄され、プログラムは初期状態から再スタートすることになる。これではマイクロコンピュータの動作の連続性が失われる。
【０００５】
そこで、本発明は外来ノイズによるマイクロコンピュータの誤動作を防止し、しかもマイクロコンピュータの動作の連続性を保つ装置および方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
この課題を解決するために本発明は、所定の回路を動作させる内部クロックを生成するクロック制御装置であって、前記所定の回路の外部から内部に流入する外来ノイズを検出して検出信号を出力するノイズ検出手段と、前記検出信号を受けて内部クロックのクロック幅を伸張するクロック伸張手段とを備えることを特徴とする。
【０００７】
これによって、外来ノイズを検出したときに内部クロックのクロック幅を伸張することができるので、内部クロックによって同期している所定の回路内の動作を延期することができる。
このように外来ノイズが所定の回路の内部に流入したときに、所定の回路内の状態が不安定になったとしても、所定の回路内の動作を延期することができるので、誤動作回避の効果が期待できる。さらに、内部クロックは伸張されるだけなので、所定の回路は動作を続けることができる。
【０００８】
したがって、外来ノイズによるコンピュータの誤動作を防止することができ、コンピュータの動作の連続性を保てる。
【０００９】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１について図面を用いて詳細に説明する。
＜構成＞
図１は本実施の形態１に係るクロック制御装置の構成を示す図である。
【００１０】
発振回路１０１は、周期的に変化する源クロックＳ１１を生成してクロック制御回路１０２に出力する。
クロック制御回路１０２は、源クロックＳ１１を分周して内部クロックＳ１２を生成し、内部回路１０３に出力する。この内部クロックＳ１２は、内部回路内の動作を同期させるための信号である。
【００１１】
内部回路１０３は、ここではプロセッサに含まれる記憶回路、演算回路および制御回路などの回路であり、内部クロックＳ１２に同期して動作する。
ノイズ検出回路１０４は、プロセッサの外部から内部に流入する外来ノイズを検出して検出信号Ｓ１３をクロック制御回路１０２に出力する。
ノイズ検出回路１０４から検出信号Ｓ１３が出力されなければ、発振回路１０１から源クロックＳ１１がクロック制御回路１０２に供給される。クロック制御回路１０２は源クロックＳ１１を分周して内部クロックＳ１２を生成し、内部回路１０３へ伝達する。
【００１２】
ノイズ検出回路１０４から検出信号Ｓ１３が出力されれば、ノイズ検出回路１０４は検出信号Ｓ１３をクロック制御回路１０２に出力する。クロック制御回路１０２は検出信号Ｓ１３を受けて内部クロックＳ１２のクロック幅を所定の幅に伸張する。
以下にクロック幅を伸張する技術について詳細を説明する。
【００１３】
＜クロック制御回路の構成＞
図２はクロック制御回路１０２の具体例を示す図である。
クロック制御回路１０２は分周回路２０１、保持回路２０３および排他的論理和素子２０５とを備える。
またクロック制御回路１０２は、発振回路１０１、内部回路１０３、ノイズ検出回路１０４および微分回路２０６を接続している。
【００１４】
分周回路２０１は、源クロックＳ１１を分周して内部クロックＳ１２を生成するもので、ここではＤフリップフロップ（以下「Ｄ−ＦＦ」と記す）２０２を使用している。
Ｄ−ＦＦ２０２は、源クロックＳ１１をクロック入力に入力し、Ｑ出力である内部クロックＳ１２を出力する。内部クロックＳ１２は分岐点Ｐ１で分岐されて排他的論理和２０５を介し、Ｄ入力に帰還される。
【００１５】
保持回路２０３は、外来ノイズを検出したときに出力される検出信号Ｓ１３を受けてから次にリセット信号Ｓ２３を受けるまでの間、伸張信号Ｓ２１を出力するもので、ここではＳＲラッチ２０４を使用している。
ＳＲラッチ２０４は、検出信号Ｓ１３をＳ入力に、リセット信号Ｓ２３をＲ入力に入力し、Ｑ出力から伸張信号Ｓ２１を出力する。
【００１６】
排他的論理和素子２０５は、分岐点Ｐ１で分岐した内部クロックＳ１２と保持回路２０３から出力された伸張信号Ｓ２１とを入力し、その排他的論理和出力Ｓ２２を出力する。
微分回路２０６は、源クロックＳ１１を微分してリセット信号Ｓ２３を定期的に出力する。
【００１７】
図３は図２のクロック制御回路の動作を示すタイムチャートである。
T1〜T3において、ノイズ検出回路１０４が外来ノイズを検出しないときに、クロック制御回路１０２は源クロックＳ１１を分周し、内部クロックＳ１２を生成している。これはＳＲラッチ２０４にて検出信号Ｓ１３が保持されていないときに、伸張信号Ｓ２１はＬレベルであるので、Ｐ１から分岐した内部クロックＳ１２は排他的論理和素子２０５によって逆位相に反転してＤ−ＦＦ２０２に帰還することによる。
【００１８】
ところが、Tnoizeにおいて、外来ノイズが検出され、検出信号Ｓ１３が一瞬Ｈレベルになると、ＳＲラッチ２０４は次のリセット信号Ｓ２３が入力されるまで伸張信号Ｓ２１をＨレベルに保持する。
すると、排他的論理和素子２０５によって、分岐点Ｐ１から分岐した内部クロックＳ１２と排他的論理和出力Ｓ２２とが同位相になり、Tnにおいて、内部クロックＳ１２の変化は停止する。
【００１９】
また、Tnにおいて、リセット信号Ｓ２３によってＳＲラッチ２０４の保持が解かれ伸張信号Ｓ２１がＬレベルになると、分岐点Ｐ１から分岐した内部クロックＳ１２と排他的論理和出力Ｓ２２とが再び逆位相になる。そのためＤ−ＦＦ２０２はTn＋1から源クロックＳ１１の分周を再開する。
このようにクロック制御回路１０２は外来ノイズを検出したことを示す検出信号Ｓ１３により、内部クロックＳ１２を伸張することができる。
【００２０】
また内部回路１０３内のＤフリップフロップ２０７は内部クロックＳ１２の立ち上がりに同期して動作するので、内部クロックＳ１２が伸張すれば、Ｄフリップフロップ２０７の動作もそれに伴って延期される。
外来ノイズが内部回路１０３に流入したときに、内部回路１０３内の状態が不安定となり、誤動作してしまうおそれがある。ところが図２の形態によれば、外来ノイズが流入したときに、源クロックＳ１１の１周期分だけ内部回路１０３の動作を延期することができるので、内部回路１０３の誤動作回避が期待できる。
【００２１】
図４もクロック制御回路１０２の具体例を示す図であるが、ここでは保持回路２０３にＤラッチを２個使用している。
Ｄラッチ３０１はＨレベルをＤ入力に、源クロックＳ１１の反転信号をクロック入力に、また検出信号Ｓ１３をリセット入力に入力し、Ｄラッチ３０１のＱ出力Ｓ３１はＤラッチ３０２のＤ入力に入力する。
【００２２】
Ｄラッチ３０２はＤ入力にＤラッチ３０１のＱ出力Ｓ３１を、クロック入力に源クロックＳ１１を、またリセット入力に検出信号Ｓ１３を入力し、Ｄラッチ３０２のＱの反転出力Ｓ３２は論理和素子３０３に入力する。
論理和素子３０３は源クロックＳ１１とＤラッチ３０２のＱの反転出力Ｓ３２とを入力し、その論理和出力Ｓ３３を分周回路２０１のクロック入力に入力する。
【００２３】
図５は図４のクロック制御回路の動作を示すタイムチャートである。
この構成によると、T1〜T4において、外来ノイズが検出されないときに、Ｄラッチ３０１のＱ出力Ｓ３１はＨレベルであり、Ｄラッチ３０２のＱの反転出力Ｓ３２はＬレベルになる。したがって源クロックＳ１１は論理和素子３０３を通過しても変化はなく、源クロックＳ１１と論理和出力Ｓ３３は同位相である。
【００２４】
ところがTnoizeにおいて外来ノイズが検出されると、Ｄラッチ３０１と３０２とはリセットされ、Ｄラッチ３０２のＱの反転出力Ｓ３２は源クロックＳ１１の１周期分、Ｈレベルになる。論理和出力Ｓ３３は、Ｓ３２がＨレベルであれば、源クロックＳ１１の状態に関わらずＨレベルになる。その間、分周回路２０１にしてみれば、源クロックＳ１１の変化が停止したことになるので、内部クロックＳ１２のクロック幅がTn＋１まで伸張される。
【００２５】
これによって図３の場合と同様に、クロック制御回路１０２は外来ノイズを検出したことを示す検出信号Ｓ１３により、内部クロックＳ１２を伸張するので、Ｄフリップフロップ２０７の動作もそれに伴って延期される。
＜クロック制御回路の動作＞
図６はＳＲラッチを用いたクロック制御回路１０２の動作を示す図である。
【００２６】
ノイズ検出回路１０４が外来ノイズの流入を監視する（ステップＳ１）。
外来ノイズが検出されなければ（ステップＳ１：Ｎｏ）、クロック制御回路１０２が源クロックＳ１１を分周して内部クロックＳ１２を生成する（ステップＳ２）。
外来ノイズが検出されれば（ステップＳ１：Ｙｅｓ）、保持回路２０３が伸張信号Ｓ２１をＨレベルに保持する（ステップＳ３）。
【００２７】
排他的論理和出力Ｓ２２が伸張信号Ｓ２１によって内部クロックＳ１２と同位相になり、内部クロックの変化が停止する（ステップＳ４）。
保持回路２０３がリセット信号Ｓ２３を受けて（ステップＳ５：Ｙｅｓ）、伸張信号Ｓ２１がＬレベルになり、内部クロックの変化が再開される。クロック制御回路が源クロックＳ１１を分周して内部クロックＳ１２を生成する（ステップＳ２へ）。
【００２８】
保持回路２０３がリセット信号Ｓ２３を受けなければ（ステップＳ５：Ｎｏ）、保持回路２０３が伸張信号Ｓ２１をＨレベルに保持しつづける（ステップＳ３へ）。
このようにＳＲラッチを用いたクロック制御回路１０２は、外来ノイズを検出したときに、内部クロックＳ１２を伸張することができる。
【００２９】
＜ノイズ検出回路の構成＞
続いて、外来ノイズを検出するノイズ検出回路について説明する。
図７はノイズ検出回路１０４の具体例であり、電源ＶＤＤが上昇する電位異常を検出することができる回路を示す図である。
Ｐｃｈトランジスタ５０１はソースを電源ＶＤＤに、ドレインを抵抗５０２を介してＧＮＤに、ゲートを抵抗５０３とコンデンサ５０４との減衰回路を介してＶＤＤに接続する。さらにＰｃｈトランジスタ５０１のドレインはクロック制御回路１０２に接続される。このドレインの電位が検出信号Ｓ１３となる。
【００３０】
T1以前において、外来ノイズによるＶＤＤの電位異常がないときは、Ｐｃｈトランジスタ５０１のゲート電位Ｓ５１はＶＤＤレベルで固定される。すなわちＰｃｈトランジスタ５０１はＯＦＦ状態であり、検出信号Ｓ１３はＧＮＤレベルである。
ところが、T1において外来ノイズによりＶＤＤの電位異常が発生したときに、Ｐｃｈトランジスタ５０１のソース電位はＶＤＤの上昇とともに上昇するが、ゲート電位Ｓ５１は減衰回路によって電位上昇に遅延があるため、Ｐｃｈトランジスタのソースとゲートとの間に電位差が生じる。Tnにおいて、この電位差が所定値を越えて、ＰｃｈトランジスタがＯＮ状態になり、ドレインの電位すなわち検出信号Ｓ１３はＶＤＤレベルになる。ここで、所定値は回路を構成する抵抗、コンデンサおよびトランジスタなどの特性により決まる。
【００３１】
その後、T2において、ＶＤＤとゲート電位Ｓ５１との間に電位差がなくなると、再びＰｃｈトランジスタ５０１はＯＦＦ状態になり、検出信号Ｓ１３はＧＮＤレベルになる。
このような構成により、外来ノイズによる電源ＶＤＤが上昇する電位異常を検出することが可能である。
【００３２】
図８はノイズ検出回路１０４の具体例であり、接地電位が上昇する電位異常を検出できる回路を示す図である。
Ｎｃｈトランジスタ６０１はソースをＧＮＤに、ドレインを抵抗６０２を介してＶＤＤに、ゲートを抵抗６０３とコンデンサ６０４との減衰回路を介してＧＮＤに接続する。さらにＮｃｈトランジスタ６０１のドレインはクロック制御回路１０２に接続する。このドレインの電位が検出信号Ｓ１３となる。
【００３３】
T1以前において、外来ノイズによるＧＮＤの電位異常がないときは、Ｎｃｈトランジスタ６０１のゲート電位Ｓ６１はＧＮＤレベルで固定される。すなわちＮｃｈトランジスタ６０１はＯＦＦ状態であり、検出信号Ｓ１３はＶＤＤレベルである。
ところが、T1において外来ノイズによりＧＮＤの電位異常が発生したときに、Ｎｃｈトランジスタ６０１のソース電位はＧＮＤの上昇とともに上昇するが、ゲート電位Ｓ６１は減衰回路によって電位上昇に遅延があるため、Ｎｃｈトランジスタのソースとゲートとの間に電位差が生じる。Tnにおいて、この電位差が所定値を越えて、ＮｃｈトランジスタがＯＮ状態になり、ドレインの電位すなわち検出信号Ｓ１３はＧＮＤレベルになる。
【００３４】
その後、T2において、ＧＮＤとゲート電位Ｓ６１との間に電位差がなくなると、再びＮｃｈトランジスタ６０１はＯＦＦ状態になり、検出信号Ｓ１３はＶＤＤレベルになる。
このような構成により、外来ノイズによる接地電位が上昇する電位異常を検出することが可能である。
【００３５】
図７、８ではＶＤＤ、ＧＮＤが上昇する電位異常を検出する回路例を示したが、ＶＤＤ、ＧＮＤが下降する電位異常を検出する回路も公知の回路として一般的に存在するので、ここでは説明を省略する。
＜ノイズ検出回路の配置＞
図９は基板７０１上のノイズ検出回路１０４とノイズ検出回路を除く内部回路７０２のレイアウトを示す図である。
【００３６】
電源ＶＤＤは、電源端子７０３を介して基板７０１上の回路に電源供給する。ＶＤＤは分岐点Ｐ２で分岐し、一方はノイズ検出回路１０４の入力信号Ｓ７１となり、他方は長い経路を通って分岐点Ｐ３に達し、さらに分岐してノイズ検出回路１０４の電源Ｓ７２となる。内部回路７０２は分岐点Ｐ３から電源を取得する。
【００３７】
このようにノイズ検出回路１０４は入力信号Ｓ７１と電源Ｓ７２とを取得する経路を電源端子７０３から距離を変えて接続する。またノイズ検出回路１０４は、内部回路７０２よりも電源端子７０３の近くから入力信号Ｓ７１を取得している。
図１０は図９の回路の等価回路図である。
【００３８】
図９に示すように、ここではノイズ検出回路１０４として反転素子７０６を使用している。反転素子７０６は寄生抵抗７０４を通過してきたＶＤＤレベルを入力信号Ｓ７１として入力し、寄生抵抗７０５を通過してきたＶＤＤレベルを電源として入力する。すでに説明したように、電源Ｓ７２のほうが入力信号Ｓ７１よりも長い経路を通過するので、寄生抵抗７０５の抵抗値が寄生抵抗７０４のそれよりも大きい。
【００３９】
以上のように構成されたノイズ検出回路１０４の動作を図１１を用いて説明する。
図１１はノイズ検出回路の動作を示すタイムチャートである。
T1以前において、外来ノイズによるＶＤＤの電位異常がないとき、反転素子７０６の入力信号Ｓ７１と電源Ｓ７２とはどちらもＶＤＤレベルである。よって反転素子７０６の出力である検出信号Ｓ１３はＧＮＤレベルである。
【００４０】
ところが、T1において、外来ノイズによりＶＤＤに電位異常があれば、反転素子７０６の電源Ｓ７２は入力信号Ｓ７１に比べて大きな寄生抵抗を経由するため、電源Ｓ７２は入力信号Ｓ７１に比べて電位変動が減衰する。Tnにおいて入力信号Ｓ７１と電源Ｓ７２との電位差が所定値を越えると、反転素子７０６の出力である検出信号Ｓ１３はＶＤＤレベルを示す。
【００４１】
T2において、入力信号Ｓ７１と電源Ｓ７２との電位差がなくなれば、再び反転素子７０６の出力である検出信号Ｓ１３はＧＮＤレベルを示す。
このような構成により電源の電位異常を検出することができる。
以上、本実施の形態で説明したようなクロック制御回路、ノイズ検出回路を用いて、クロック制御装置を構成すれば、外来ノイズが流入したときに、内部クロックＳ１２を伸張することによって内部回路の誤動作を防止することができる。
【００４２】
（実施の形態２）
以下、本発明の実施の形態２について図面を用いて詳細に説明する。
＜構成＞
図１２はクロック制御回路１０２の具体例を示す図である。図１２のクロック制御回路１０２は図４に示したクロック制御回路にＤラッチ８０１とセレクタ８０２を追加したものであるので、図４と同様の構成要素は同一符号を付し、その説明は省略する。
【００４３】
Ｄラッチ８０１はＤラッチ３０２のＱ出力Ｓ８２をＤ入力に、源クロックＳ１１をクロック入力に、検出信号Ｓ１３をリセット入力に接続し、Ｑの反転出力Ｓ８３をセレクタ８０２へ出力する。
セレクタ８０２はＤラッチ３０２の反転出力とＤラッチ８０１の反転出力とを入力し、どちらか一方を論理和素子３０３に出力する。セレクタ８０２がどちらの信号を出力するは、設定者により任意に設定することができる。ここではセレクタ８０２はＤラッチ８０１の反転出力Ｓ８３を出力することにして、以下説明を進める。
【００４４】
図１３は図１２のクロック制御回路の動作を示すタイムチャートである。
T1〜T4において、外来ノイズが検出されないとき、Ｄラッチ８０１のＱ出力Ｓ８２はＨレベルであり、Ｓ８３はＬレベルである。
ところがTnoizeにおいて外来ノイズが検出されると、Ｄラッチ３０１、３０２、８０１はリセットされ、Ｄラッチ８０１のＱの反転出力Ｓ８３は源クロックＳ１１の２周期分、Ｈレベルになる。したがって内部クロックＳ１２のクロック幅がTn＋２まで伸張される。外来ノイズが検出されたときに、実施の形態１では内部クロックＳ１２のクロック幅をTn＋１まで伸張したが、本実施の形態では保持回路２０３にＤラッチをひとつ追加することで、クロック幅をTn＋２まで伸張できることを示している。
【００４５】
同様にしてＤラッチを複数個追加することで内部クロックＳ１２のクロック幅を任意に変更できることは明らかである。
（実施の形態３）
以下、本発明の実施の形態３について図面を用いて詳細に説明する。
＜構成＞
図１４は本実施の形態３に係るクロック制御装置の構成を示す図である。図１４のクロック制御装置は図１に示したクロック制御装置に電源スイッチ９０１、カウンタ９０２および充電部９０３を追加したものである。図１と同様の構成要素は同一符号を付し、その説明は省略する。
【００４６】
電源スイッチ９０１は電源ＶＤＤと各回路との電源接続を入切する。ＶＤＤは電源スイッチ９０１を介して各回路に電力を供給する。また、電源スイッチ９０１は検出信号Ｓ１３とカウンタ出力信号Ｓ９２とが入力され、検出信号Ｓ１３を入力したときに電源接続を切り、カウンタ出力信号Ｓ９２を入力したときに電源接続を入れる。
【００４７】
カウンタ９０２は源クロックＳ１１と検出信号Ｓ１３とを入力する。カウンタ９０２は検出信号Ｓ１３の入力があれば、源クロックＳ１１を計数し、あらかじめ設定されただけ計数したときに、カウンタ出力信号Ｓ９２を電源スイッチ９０１とクロック制御回路１０２とに出力する。
充電部９０３は電力を充電し、電源スイッチ９０１によってＶＤＤと各回路との接続が切られた場合に、各回路に電力を供給する。例えば、コンデンサのようなものである。
【００４８】
図１５は図１４のクロック制御装置の動作を示すタイムチャートである。
図示するように、Tnoizeにおいて外来ノイズによりＶＤＤの電位異常が発生したときは、各回路に供給される電源Ｓ９１も電位異常を示す。ノイズ検出回路１０４は、電位異常を外来ノイズとして検出し、検出信号Ｓ１３をクロック制御回路１０２、電源スイッチ９０１およびカウンタ９０２に出力する。
【００４９】
クロック制御回路１０２は検出信号Ｓ１３を受けて、内部クロックの変化を停止する。ここで、クロック制御回路１０２は、実施の形態１に示すようなＳＲラッチを用いている。
電源スイッチ９０１は検出信号Ｓ１３を受けて、ＶＤＤと各回路との接続を切る。電源接続は切られるが、充電部９０３が電力供給するため電源Ｓ９１はその後も一定電位に保たれる。
【００５０】
カウンタ９０２は検出信号Ｓ１３を受けて、源クロックＳ１１を計数する。Tcにおいて、あらかじめ設定された数まで計数されたとき、カウンタ９０２はクロック制御回路１０２と電源スイッチ９０１とにカウンタ出力信号Ｓ９２を出力する。
クロック制御回路１０２はカウンタ出力信号Ｓ９２をリセット信号として用い、カウンタ出力信号Ｓ９２を受けて、内部クロックの変化を再開する。
【００５１】
電源スイッチ９０１はカウンタ出力信号Ｓ９２を受けて、ＶＤＤと各回路とを接続する。
図１６は電源スイッチ９０１の具体例である。
ＳＲラッチ１００１はノイズ検出回路１０４から出力される検出信号Ｓ１３をＳ入力に、カウンタ９０２から出力されるカウンタ出力信号Ｓ９２をＲ入力に入力し、Ｑの反転出力である電源制御信号Ｓ１０１をＮｃｈトランジスタ群１００２のゲートへ出力する。
【００５２】
Ｎｃｈトランジスタ群１００２のソースには電源ＶＤＤを、ドレインには各回路を接続する。
この構成によれば、外来ノイズによる電位異常がないときに、電源制御信号Ｓ１０１はＨレベルであり、Ｎｃｈトランジスタ群１００２はＯＮ状態である。ところが、ノイズ検出回路１０４により外来ノイズが検出されたときは、電源制御信号Ｓ１０１はＬレベルになり、Ｎｃｈトランジスタ群１００２がＯＦＦ状態になる。このＯＦＦ状態は、カウンタ９０２によりカウンタ出力信号Ｓ９２が入力されるまで続く。
【００５３】
このように電源スイッチ９０１は検出信号Ｓ１３が入力されてからカウンタ出力信号Ｓ９２が入力されるまでの間、ＶＤＤと各回路との接続を切ることができる。またカウンタの設定によって内部クロックＳ１２を伸張するクロック幅を任意に変更することができる。
クロック制御装置はＶＤＤと各回路との接続を切ることで、ＶＤＤの電位異常による外来ノイズの流入を防止することができる。これは特に各回路の耐圧を越えるような外来ノイズが発生するときに有効である。また実施の形態１、２と同様に、本実施の形態にかかるクロック制御装置は、外来ノイズを検出したことを示す検出信号Ｓ１３により内部クロックＳ１２が伸張すれば、Ｄフリップフロップ２０７の動作もそれに伴って延期される。
【００５４】
なお、発明の実施の形態１、２、３では、源クロックは１系統のみの場合で説明してきたが、複数の源クロックを持つ回路であっても本発明を適用することができる。
【００５５】
【発明の効果】
本発明に係るクロック制御装置は、所定の回路を動作させる内部クロックを生成するクロック制御装置であって、前記所定の回路の外部から内部に流入する外来ノイズを検出して検出信号を出力するノイズ検出手段と、前記検出信号を受けて内部クロックのクロック幅を伸張するクロック伸張手段とを備えることを特徴とする。
【００５６】
これによって、外来ノイズを検出したときに内部クロックのクロック幅を伸張することができるので、内部クロックによって同期している所定の回路内の動作を延期することができる。
このように外来ノイズが所定の回路の内部に流入したときに、所定の回路内の状態が不安定になったとしても、所定の回路内の動作を延期することができるので、誤動作回避の効果が期待できる。さらに、内部クロックは伸張されるだけなので、所定の回路は動作を続けることができる。
【００５７】
したがって、外来ノイズによるコンピュータの誤動作を防止することができ、コンピュータの動作の連続性を保てる。
また前記クロック伸張手段は、前記検出信号を受けて前記内部クロックの論理値の変化を停止し所定期間経過後変化を再開することを特徴とすることもできる。
【００５８】
これによって、内部クロックの変化を停止し、所定期間経過後に再開させることができるので、内部クロックのクロック幅を伸張することができる。
また前記クロック伸張手段は、前記検出信号を保持回路に入力し当該保持回路からの出力を伸張信号として出力しつづける伸張信号出力手段と、前記内部クロックを周期的に変化する源クロックを分周することにより生成する分周手段と、前記内部クロックと前記伸張信号との排他的論理和を前記分周手段に帰還させることで、前記伸張信号が出力されている期間に内部クロックの変化を停止させ内部クロックの状態を維持する帰還手段を含むことを特徴とすることもできる。
【００５９】
これによって、内部クロックを生成する分周回路に内部クロックと伸張信号との排他的論理和を帰還させることができるので、伸張信号が出力されている期間に内部クロックの変化を停止させることができる。
また、伸張信号を出力されている期間によって内部クロックの停止期間を規定することができる。
【００６０】
また前記クロック伸張手段は、前記検出信号を保持回路に入力し当該保持回路からの出力を伸張信号として出力しつづける伸張信号出力手段と、前記内部クロックを周期的に変化数する源クロックを分周することにより生成する分周手段と、当該分周手段のクロックとして前記源クロックと前記伸張信号との論理和を入力することで、前記伸張信号が入力されている期間に内部クロックの変化を停止させ内部クロックの状態を維持する維持手段を含むことを特徴とすることもできる。
【００６１】
これによって、内部クロックを生成する分周回路に源クロックと伸張信号との論理和を入力するので、伸張信号が出力されている期間に内部クロックの変化を停止させることができる。
また、伸張信号を出力されている期間によって内部クロックの停止期間を規定することができる。
また前記クロック伸張手段は、設定者が伸張するクロック幅を任意に設定できることを特徴とすることもできる。
したがって、内部クロックのクロック幅を適正に変更することができる。
【００６２】
また前記クロック伸張手段は、さらに、前記検出信号を受けて前記所定の回路を外部と切断することを特徴とすることもできる。
このように外来ノイズの流入路を絶つことで、外来ノイズがコンピュータの内部に流入することを遮断することができる。
また前記ノイズ検出手段は、電源ノイズを監視するものであり、前記電源電圧の変化を減衰させた減衰電圧を出力する減衰手段と、前記電源電圧と前記減衰電圧とを比較して所定値を越える場合に前記検出信号を出力する比較手段とを含むことを特徴とすることもできる。
【００６３】
このように電源電圧と減衰電圧とを比較すると、電源電圧に変化が無いときはそれらに差異はほとんど無いが、電源電圧に変化があれば電源電圧と減衰電圧とが異なるため、外来ノイズが検出できる。
また前記ノイズ検出手段は、前記所定の回路の内部にあり、前記ノイズ検出手段は当該ノイズ検出手段を除く他の回路よりも前記所定の回路がノイズ検出対象となる信号を受け入れるための外部端子の直近に配置されることを特徴とすることもできる。
【００６４】
したがって、外来ノイズを他の回路よりも速くノイズ検出手段に伝達させることができるので、外来ノイズを他の回路と同等または遅くノイズ検出手段に伝達させる場合と比較してより一層の誤動作回避が期待できる。
本発明に係るクロック制御装置は、プロセッサを動作させる内部クロックを生成するクロック制御装置であって、前記プロセッサの外部から内部に流入する外来ノイズを検出して検出信号を出力するノイズ検出手段と、前記検出信号を受けて内部クロックのクロック幅を所定の幅に伸張するクロック伸張手段とを備えることを特徴とする。
【００６５】
これによって、外来ノイズを検出したときに内部クロックのクロック幅を伸張することができるので、内部クロックによって同期している所定の回路内の動作を延期することができる。
このように外来ノイズが所定の回路の内部に流入したときに、所定の回路内の状態が不安定になったとしても、所定の回路内の動作を延期することができるので、誤動作回避の効果が期待できる。さらに、内部クロックは伸張されるだけなので、所定の回路は動作を続けることができる。
【００６６】
したがって、外来ノイズによるコンピュータの誤動作を防止することができ、コンピュータの動作の連続性を保てる。
本発明に係るクロック制御方法は、所定の回路を動作させる内部クロックを生成するクロック制御方法であって、前記所定の回路の外部から内部に流入する外来ノイズを検出して検出信号を出力するノイズ検出ステップと、前記検出信号を受けて内部クロックのクロック幅を所定の幅に伸張するクロック伸張ステップと
を含むことを特徴とする。
【００６７】
これによって、外来ノイズを検出したときに内部クロックのクロック幅を伸張することができるので、内部クロックによって同期している所定の回路内の動作を延期することができる。
このように外来ノイズが所定の回路の内部に流入したときに、所定の回路内の状態が不安定になったとしても、所定の回路内の動作を延期することができるので、誤動作回避の効果が期待できる。さらに、内部クロックは伸張されるだけなので、所定の回路は動作を続けることができる。
【００６８】
したがって、外来ノイズによるコンピュータの誤動作を防止することができ、コンピュータの動作の連続性を保てる。
また前記クロック伸張ステップは、前記検出信号を受けて前記内部クロックの変化を停止することで当該内部クロックの状態を維持し、維持された状態を解除する解除信号により内部クロックの変化を再開することを特徴とすることもできる。
【００６９】
これによって、内部クロックの変化を停止し、所定期間経過後に再開させることができるので、内部クロックのクロック幅を伸張することができる。
また前記クロック伸張ステップは、設定者が前記所定の幅を任意に選択することができることを特徴とすることもできる。
したがって、内部クロックのクロック幅を適正に変更することができる。
【図面の簡単な説明】
【図１】実施の形態１に係るクロック制御装置の構成を示す図である。
【図２】実施の形態１に係るクロック制御回路の具体例を示す図である。
【図３】図２のクロック制御回路の動作を示すタイムチャートである。
【図４】実施の形態１に係るクロック制御回路の具体例を示す図である。
【図５】図４のクロック制御回路の動作を示すタイムチャートである。
【図６】実施の形態１に係るクロック制御装置の動作を示す図である。
【図７】実施の形態１に係るノイズ検出回路の具体例を示す図である。
【図８】実施の形態１に係るノイズ検出回路の具体例を示す図である。
【図９】実施の形態１に係るノイズ検出回路のレイアウトを示す図である。
【図１０】図９のノイズ検出回路の等価回路図である。
【図１１】図９のノイズ検出回路の動作を示すタイムチャートである。
【図１２】実施の形態２に係るクロック制御回路の具体例を示す図である。
【図１３】図１２のクロック制御回路の動作を示すタイムチャートである。
【図１４】実施の形態３に係るクロック制御装置の構成を示す図である。
【図１５】図１４のクロック制御装置の動作を示すタイムチャートである。
【図１６】実施の形態３に係る電源スイッチの具体例を示す図である。
【符号の説明】
１０１ 発振回路
１０２ クロック制御回路
１０３ 内部回路
１０４ ノイズ検出回路
２０１ 分周回路
２０２ Ｄフリップフロップ
２０３ 保持回路
２０４ ＳＲラッチ
２０５ 排他的論理和素子
２０６ 微分回路
２０７ Ｄフリップフロップ
３０１、３０２ Ｄラッチ
３０３ 論理和素子
５０１ Ｐｃｈトランジスタ
５０２、５０３ 抵抗
５０４ コンデンサ
６０１ Ｎｃｈトランジスタ
６０２、６０３ 抵抗
６０４ コンデンサ
７０１ 基板
７０２ 内部回路
７０３ 外部端子
７０４、７０５ 寄生抵抗
７０６ 反転素子
８０１ Ｄラッチ
８０２ セレクタ
９０１ 電源スイッチ
９０２ カウンタ
９０３ 充電部
１００１ ＳＲラッチ
１００２ Ｎｃｈトランジスタ群
Ｓ１１ 源クロック
Ｓ１２ 内部クロック
Ｓ１３ 検出信号
Ｓ２１ 伸張信号
Ｓ２２ 排他的論理和出力
Ｓ２３ リセット信号
Ｓ５１、Ｓ６１ ゲート電位
Ｓ９１ 電源
Ｓ９２ カウンタ出力信号
Ｓ１０１ 電源制御信号
Claims (12)
- 所定の回路を動作させる内部クロックを生成するクロック制御装置であって
前記所定の回路の外部から内部に流入する外来ノイズを検出して検出信号を出力するノイズ検出手段と、
前記検出信号を受けて、内部クロックのクロック幅を伸張するクロック伸張手段と
を備えることを特徴とするクロック制御装置。 - 前記クロック伸張手段は、
前記検出信号を受けて、前記内部クロックの論理値の変化を停止し、所定期間経過後、変化を再開すること
を特徴とする請求項１に記載のクロック制御装置。 - 前記クロック伸張手段は、
前記検出信号を保持回路に入力し、当該保持回路からの出力を伸張信号として出力しつづける伸張信号出力手段と、
前記内部クロックを、周期的に変化する源クロックを分周することにより生成する分周手段と、
前記内部クロックと前記伸張信号との排他的論理和を前記分周手段に帰還させることで、前記伸張信号が出力されている期間に、内部クロックの変化を停止させ内部クロックの状態を維持する帰還手段を含むこと
を特徴とする請求項２に記載のクロック制御装置。 - 前記クロック伸張手段は、
前記検出信号を保持回路に入力し、当該保持回路からの出力を伸張信号として出力しつづける伸張信号出力手段と、
前記内部クロックを、周期的に変化数する源クロックを分周することにより生成する分周手段と、
当該分周手段のクロックとして、前記源クロックと前記伸張信号との論理和を入力することで、前記伸張信号が入力されている期間に、内部クロックの変化を停止させ内部クロックの状態を維持する維持手段を含むこと
を特徴とする請求項２に記載のクロック制御装置。 - 前記クロック伸張手段は、
設定者が伸張するクロック幅を任意に設定できる
ことを特徴とする請求項１に記載のクロック制御装置。 - 前記クロック伸張手段は、さらに、
前記検出信号を受けて、前記所定の回路を外部と切断すること
を特徴とする請求項１から５に記載のクロック制御装置。 - 前記ノイズ検出手段は、電源ノイズを監視するものであり、
前記電源電圧の変化を減衰させた減衰電圧を出力する減衰手段と、
前記電源電圧と前記減衰電圧とを比較して、所定値を越える場合に前記検出信号を出力する比較手段と
を含むことを特徴とする請求項１に記載のクロック制御装置。 - 前記ノイズ検出手段は、前記所定の回路の内部にあり、
前記ノイズ検出手段は、当該ノイズ検出手段を除く他の回路よりも、前記所定の回路がノイズ検出対象となる信号を受け入れるための外部端子の直近に配置されること
を特徴とする請求項１に記載のクロック制御装置。 - プロセッサを動作させる内部クロックを生成するクロック制御装置であって、
前記プロセッサの外部から内部に流入する外来ノイズを検出して検出信号を出力するノイズ検出手段と、
前記検出信号を受けて、内部クロックのクロック幅を所定の幅に伸張するクロック伸張手段と
を備えることを特徴とするクロック制御装置。 - 所定の回路を動作させる内部クロックを生成するクロック制御方法であって、
前記所定の回路の外部から内部に流入する外来ノイズを検出して検出信号を出力するノイズ検出ステップと、
前記検出信号を受けて、内部クロックのクロック幅を所定の幅に伸張するクロック伸張ステップと
を含むことを特徴とするクロック制御方法。 - 前記クロック伸張ステップは、
前記検出信号を受けて、前記内部クロックの変化を停止することで当該内部クロックの状態を維持し、維持された状態を解除する解除信号により内部クロックの変化を再開すること
を特徴とする請求項１０に記載のクロック制御方法。 - 前記クロック伸張ステップは、
設定者が前記所定の幅を任意に選択することができる
ことを特徴とする請求項１０に記載のクロック制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002119669A JP4000001B2 (ja) | 2002-04-22 | 2002-04-22 | クロック制御装置およびクロック制御方法 |
| US10/417,513 US20030226054A1 (en) | 2002-04-22 | 2003-04-17 | Clock generation circuit and clock generation method |
| CNB031232183A CN1224873C (zh) | 2002-04-22 | 2003-04-22 | 时钟发生电路和时钟发生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002119669A JP4000001B2 (ja) | 2002-04-22 | 2002-04-22 | クロック制御装置およびクロック制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003316469A JP2003316469A (ja) | 2003-11-07 |
| JP4000001B2 true JP4000001B2 (ja) | 2007-10-31 |
Family
ID=29267349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002119669A Expired - Fee Related JP4000001B2 (ja) | 2002-04-22 | 2002-04-22 | クロック制御装置およびクロック制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030226054A1 (ja) |
| JP (1) | JP4000001B2 (ja) |
| CN (1) | CN1224873C (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7293190B2 (en) * | 2003-11-24 | 2007-11-06 | Infineon Technologies Ag | Noisy clock test method and apparatus |
| US7157947B2 (en) * | 2003-12-09 | 2007-01-02 | Intel Corporation | Power supplies noise detector for integrated circuits |
| US7250800B2 (en) | 2005-07-12 | 2007-07-31 | Hewlett-Packard Development Company, L.P. | Clock pulse width control circuit |
| JP2007102361A (ja) * | 2005-09-30 | 2007-04-19 | Fujitsu Ltd | クロックジッタ抑圧回路およびクロックジッタ抑圧方法 |
| JP5011944B2 (ja) * | 2006-10-18 | 2012-08-29 | セイコーエプソン株式会社 | 誤動作防止回路、半導体集積回路装置および電子機器 |
| JP5011945B2 (ja) * | 2006-10-18 | 2012-08-29 | セイコーエプソン株式会社 | 半導体集積回路装置および電子機器 |
| EP2139113A1 (en) * | 2008-06-23 | 2009-12-30 | Dialog Semiconductor GmbH | Glitch-free clock suspend and resume circuit |
| JP5241450B2 (ja) * | 2008-11-27 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその異常検出方法 |
| CN101738548B (zh) * | 2008-11-27 | 2012-06-13 | 英业达股份有限公司 | 时脉检测电路与时脉供应装置 |
| JP5842633B2 (ja) * | 2012-01-26 | 2016-01-13 | 日本電気株式会社 | 信号伝送装置および信号伝送方法 |
| JP6268330B2 (ja) * | 2014-10-10 | 2018-01-24 | シャオフア ルオ | 電源コードエッジ信号トリガの演算装置及びｌｅｄドライバ |
| CN104363680B (zh) * | 2014-11-11 | 2016-06-22 | 罗小华 | 电源线边沿信号触发的算术运算装置及led驱动器 |
| JP2016127308A (ja) * | 2014-12-26 | 2016-07-11 | ボッシュ株式会社 | 異常データ信号処理方法及び異常データ信号処理装置 |
| US9559682B2 (en) * | 2015-01-12 | 2017-01-31 | Infineon Technologies Ag | Protected switching element |
| CN104950774B (zh) * | 2015-06-29 | 2017-09-12 | 中国人民解放军63698部队 | 具备断电保护功能的时钟保持装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965800A (en) * | 1988-10-11 | 1990-10-23 | Farnbach William A | Digital signal fault detector |
| JP3084801B2 (ja) * | 1991-06-27 | 2000-09-04 | 日本電気株式会社 | 半導体メモリ装置 |
| JPH06195147A (ja) * | 1992-12-23 | 1994-07-15 | Fujitsu Ltd | クロック制御装置 |
| JP3269596B2 (ja) * | 1994-10-31 | 2002-03-25 | シャープ株式会社 | タッチパネル式入力装置 |
| JP2976276B2 (ja) * | 1996-05-31 | 1999-11-10 | 安藤電気株式会社 | タイミング発生器 |
| US6049837A (en) * | 1997-12-08 | 2000-04-11 | International Business Machines Corporation | Programmable output interface for lower level open system interconnection architecture |
| GB2344195A (en) * | 1998-11-24 | 2000-05-31 | Mars Inc | A noise protection device for a coin validator microprocessor |
| US6201431B1 (en) * | 1999-04-29 | 2001-03-13 | International Business Machines Corporation | Method and apparatus for automatically adjusting noise immunity of an integrated circuit |
| KR100669095B1 (ko) * | 1999-12-28 | 2007-01-16 | 엘지.필립스 엘시디 주식회사 | 데이터 송/수신 방법 및 장치와 이를 이용한 액정표시장치와 그 구동방법 |
| JP4292720B2 (ja) * | 2001-01-24 | 2009-07-08 | 株式会社日立製作所 | 電源ノイズ検出回路を有する半導体集積回路およびプロセッサ |
-
2002
- 2002-04-22 JP JP2002119669A patent/JP4000001B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-17 US US10/417,513 patent/US20030226054A1/en not_active Abandoned
- 2003-04-22 CN CNB031232183A patent/CN1224873C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1453678A (zh) | 2003-11-05 |
| CN1224873C (zh) | 2005-10-26 |
| US20030226054A1 (en) | 2003-12-04 |
| JP2003316469A (ja) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4000001B2 (ja) | クロック制御装置およびクロック制御方法 | |
| EP3563212B1 (en) | Dynamically adaptive voltage-frequency guardband control circuit | |
| JP6013070B2 (ja) | 半導体装置及びその制御方法 | |
| US8386988B2 (en) | Semiconductor integrated circuit and operating voltage control method | |
| KR20110110283A (ko) | 마스터 및 슬레이브 할당을 제거하는 독자적인 다중 장치 이벤트 동기화 및 시컨싱 기술 | |
| US20020130695A1 (en) | System and method for dynamically controlling an integrated circuit's clock | |
| US9639410B2 (en) | Load-control backup signal generation circuit | |
| JP5241450B2 (ja) | 半導体装置及びその異常検出方法 | |
| JP4899738B2 (ja) | 半導体集積回路装置 | |
| TWI638517B (zh) | 用於產生時脈之電子電路及其方法 | |
| JP6327099B2 (ja) | 半導体装置 | |
| JP2015154332A (ja) | 負荷制御用バックアップ信号発生回路 | |
| US7038506B2 (en) | Automatic selection of an on-chip ancillary internal clock generator upon resetting a digital system | |
| KR20150032474A (ko) | 출력 장치 및 그 진단 방법 | |
| JP2013070506A (ja) | 電源スイッチ保護回路及び車載機器 | |
| JPH11316615A (ja) | Ｍｃｕのパワ―ノイズ防止回路 | |
| JP6325217B2 (ja) | 回路装置および回路装置の復旧方法 | |
| KR101737142B1 (ko) | 데이터 독출 장치 | |
| JP2698260B2 (ja) | ウオッチドッグタイマ装置 | |
| JP2008072573A (ja) | 出力制御装置 | |
| KR100407569B1 (ko) | 발진제어기능을구비한발진회로 | |
| JP3637510B2 (ja) | 障害監視方法とその回路 | |
| KR20030049442A (ko) | 리셋 회로 | |
| JP2011134063A (ja) | ウォッチドッグタイマ | |
| JP2017174079A (ja) | Ｃｐｕスタンバイ復帰構造および復帰方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070810 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |