JP3997408B2 - 半導体集積回路装置の保護膜の評価方法 - Google Patents
半導体集積回路装置の保護膜の評価方法 Download PDFInfo
- Publication number
- JP3997408B2 JP3997408B2 JP2002249449A JP2002249449A JP3997408B2 JP 3997408 B2 JP3997408 B2 JP 3997408B2 JP 2002249449 A JP2002249449 A JP 2002249449A JP 2002249449 A JP2002249449 A JP 2002249449A JP 3997408 B2 JP3997408 B2 JP 3997408B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- integrated circuit
- semiconductor integrated
- circuit device
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一枚の半導体基板に縦横に並べて形成されるペレット領域を保護する保護膜の品質を評価する半導体集積回路装置の保護膜の品質の評価方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置は、集積化が進み、それに伴い小さいペレット領域の回路素子への入出力配線を形成する配線層の配線が緻密になり、配線自体も細くなっている。
【０００３】
この配線層の配線が腐食しないように、配線層を保護する保護膜が形成されていた。この保護膜は、耐湿性を目的とした窒化膜や酸化膜などで形成されていた。そして、この保護膜の厚みや表面状態などの品質を一枚の半導体基板であるウェハの状態で厚み測定器や光学顕微鏡など用い検査していた。
【０００４】
【発明が解決しようとする課題】
ウェハに形成された保護膜は、下地である配線層の配線が有るか無いかで表面が凹凸になるので、ウェハ状態で保護膜の厚みを検査しても、ウェハに形成された保護膜の厚みをマクロ的な検査しかできない。個々の半導体集積回路装置となるペレット領域の品質、例えば厚みなどを検査することが困難である。
【０００５】
従って、本発明の目的は、ウェハに縦横に並べ形成されるペレット領域毎に保護膜の品質を評価できる手段をもつ半導体集積回路装置の保護膜の評価方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明の特徴は、半導体基板に縦横に並べ形成される複数のペレット領域と、前記半導体基板の複数のペレット領域を覆う層間絶縁膜を介して配線層と、前記配線層を覆う保護膜と、それぞれの前記ペレット領域の回路素子形成領域の外周囲に形成されるフォトダイオ−ド部とを有する半導体集積回路装置の前記保護膜の評価方法であって、前記半導体基板を載置するＸＹステ−ジと、該ＸＹステ−ジを収納する室と、前記フォトダイオ−ド部に前記保護膜を介して光を照射する光投射手段とを備える保護膜評価装置において、前記フォトダイオ−ドの出力を測定することによって前記保護膜の品質を評価する半導体集積回路装置の保護膜の評価方法である。
【０００７】
また、前記フォトダイオ−ドは、前記回路素子形成領域と分離する一導電型素子分離領域を境界にし前記回路素子形成領域から外方に延在する一導電型層上に形成される逆導電型層を有することが望ましい。さらに、前記回路素子形成領域の上に形成される遮光膜を有することが望ましい。
【０００９】
また、前記光投射手段は、前記光を集光させる集光レンズを備えることが望ましい。さらに、前記室は、暗室であることが望ましい。
【００１０】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
【００１１】
図１（ａ）および（ｂ）は本発明の一実施の形態における半導体集積回路装置を説明するための平面図およびＡＡ断面矢視図である。この半導体集積回路装置は、図１に示すように、半導体基板であるウェハに縦横に並べ形成される複数のペレット領域１と、このペレット領域１を覆う層間絶縁膜１１を介して配線層１０と、配線層１０を覆う保護膜９を有し、それぞれのペレット領域１の回路素子形成領域４の外周囲に形成されるフォトダイオ−ド部２を有している。
【００１２】
また、フォトダイオ−ド部２は、回路素子形成領域４と分離するＰ+型素子分離領域８を境界にし回路素子形成領域４から外方に延在するＰ型導電層上に形成されるＮ型導電層１２を有している。
【００１３】
さらに、フォトダイオ−ド部２の構造を詳細に説明すると、Ｐ型半導体基板上にエピタキシアル成長法で形成されたＮ型導電層１２を有している。このＮ型導電層１２のＮ+層とオ−ミックコンタクトするカソ−ド電極７と、Ｐ+型素子分離領域８と接続するアノ−ド電極７とを有している。また、アノ−ド電極７は接地電位とし、カソ−ド電極に、例えば、＋５Ｖの電源電位ＶＣＣを印加することによってフォトダイオ−ド部２が逆バイアスされ、発生した空乏層に光信号が入射したとき光電流が流れる。
一方、回路素子形成領域４およびフォトダイオ−ド部２の上は層間絶縁膜１１を介して配線層１０が形成され、さらに配線層１０を保護する保護膜９が形成されている。また、保護膜９から入光される光が回路素子形成領域４に侵入しないように、フォトダイオ−ド部２上の層間絶縁膜１１を除いた部分に遮光膜３を形成することが望ましい。例えば、この遮光膜３はアルミニウム膜で形成される。このように、保護膜９の品質を評価するフォトダイオ−ド部２を半導体集積回路装置にもたせたことである。
【００１４】
図２は本発明の半導体集積回路装置の保護膜の評価方法の一実施の形態を説明するための評価装置の斜視図である。この半導体集積回路装置の保護膜の評価装置は、図２に示すように、暗室１６に収容されウェハ１ａを載置するＸＹステ−ジ１５と、ウェハ１ａのペレット領域１に形成されたフォトダイオ−ド部２に光を投射する光投射手段１３とを備えている。
【００１５】
光投射手段１３は、白色光源である光源ランプ１３ａと、光源ランプ１３ａの光を集光させる集光レンズ１４とで構成されている。そして、この集光された光は、ウェハ１ａに形成されたペレット領域１のフォトダイオ−ド部２に投射される。光を受光したフォトダイオ−ド部２は光電変換し電流を発生し、その電流はテスタのプロ−ブ（図示せず）に収集され測定される。
【００１６】
図３は本発明の半導体集積回路装置の保護膜の評価方法を説明するためのフロ−チャ−トである。まず、ステップＡで、フォトダイオ−ド部２の受光面積および光電変換効率が同じであるフォトダイオ−ド（図示せず）に光投射手段１３の光を投射しその発生電流を測定し、その電流値を出力基準値とし記憶装置に記憶させる。
【００１７】
次に、ステップＢで、ＸＹステ−ジ１５により測定すべきペレット領域１のフォトダイオ−ド部２を光投射手段１３の真下に位置決めする。そして、ステップＣで、光投射手段１３からフォトダイオ−ド部２に光を投射する。
【００１８】
投射された光は、図１の保護膜９を透過しさらに層間絶縁膜１１を透過しＮ型導電層１２に到達する。そして、ステップＤで、発生した電流値を測定し出力値として記憶装置に記憶させる。ここで、光投射手段からの光は保護膜９に一部が吸収され、光透過率の高い層間絶縁膜１１に吸収されずそのまま透過する。次に、ステップＥで、記憶装置より出力基準値および出力値を取り出し、演算部で出力値を出力基準値で除し、その比率をパ−セントで求める。
【００１９】
次に、ステップＦで、保護膜９の光透過率を示す規定値が演算値より大きいか小さいかを比較する。ここで、この光透過率は、保護膜９の緻密度や厚さに反比例するので、規定値より大きければ、ステップＧで、保護膜９の膜質に問題があるとしてこのペレット領域の半導体装置を不良と判定する。また、規定値より小さければ、ステップＨで、このペレット領域１の半導体装置を良と判定する。
【００２０】
そして、ステップＢに戻り次のペレット領域１を位置決めし、繰り返して、保護膜９の評価を行う。このように、各ペレット領域１に形成される半導体集積回路装置毎に保護膜９の膜質を評価すれば、品質の良好な保護膜をもつ半導体集積回路装置が得られる。
【００２１】
【発明の効果】
以上説明したように本発明は、ペレット領域の回路素子形成領域に隣接し保護膜の品質を評価するフォトダイオ−ド部を形成し、このフォトダイオ−ド部に上部に形成される保護膜を介して光を投射し、フォトダイオ−ド部の発生電流を測定し、その電流値によって保護膜の光透過率を判定し、保護膜の品質の良否を判定しうるので、保護膜の品質の良い半導体集積回路装置が得られるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態における半導体集積回路装置を説明するための平面図およびＡＡ断面矢視図である。
【図２】本発明の半導体集積回路装置の保護膜の評価方法の一実施の形態を説明するための評価装置の斜視図である。
【図３】本発明の半導体集積回路装置の保護膜の評価方法を説明するためのフロ−チャ−トである。
【符号の説明】
１ ペレット領域
１ａ ウェハ
２ フォトダイオ−ド部
３ 遮光膜
４ 回路素子形成領域
１３ 光投射手段
１３ａ 光源ランプ
１４ 集光レンズ
１５ ＸＹステ−ジ
１６ 暗室
【発明の属する技術分野】
本発明は、一枚の半導体基板に縦横に並べて形成されるペレット領域を保護する保護膜の品質を評価する半導体集積回路装置の保護膜の品質の評価方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置は、集積化が進み、それに伴い小さいペレット領域の回路素子への入出力配線を形成する配線層の配線が緻密になり、配線自体も細くなっている。
【０００３】
この配線層の配線が腐食しないように、配線層を保護する保護膜が形成されていた。この保護膜は、耐湿性を目的とした窒化膜や酸化膜などで形成されていた。そして、この保護膜の厚みや表面状態などの品質を一枚の半導体基板であるウェハの状態で厚み測定器や光学顕微鏡など用い検査していた。
【０００４】
【発明が解決しようとする課題】
ウェハに形成された保護膜は、下地である配線層の配線が有るか無いかで表面が凹凸になるので、ウェハ状態で保護膜の厚みを検査しても、ウェハに形成された保護膜の厚みをマクロ的な検査しかできない。個々の半導体集積回路装置となるペレット領域の品質、例えば厚みなどを検査することが困難である。
【０００５】
従って、本発明の目的は、ウェハに縦横に並べ形成されるペレット領域毎に保護膜の品質を評価できる手段をもつ半導体集積回路装置の保護膜の評価方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明の特徴は、半導体基板に縦横に並べ形成される複数のペレット領域と、前記半導体基板の複数のペレット領域を覆う層間絶縁膜を介して配線層と、前記配線層を覆う保護膜と、それぞれの前記ペレット領域の回路素子形成領域の外周囲に形成されるフォトダイオ−ド部とを有する半導体集積回路装置の前記保護膜の評価方法であって、前記半導体基板を載置するＸＹステ−ジと、該ＸＹステ−ジを収納する室と、前記フォトダイオ−ド部に前記保護膜を介して光を照射する光投射手段とを備える保護膜評価装置において、前記フォトダイオ−ドの出力を測定することによって前記保護膜の品質を評価する半導体集積回路装置の保護膜の評価方法である。
【０００７】
また、前記フォトダイオ−ドは、前記回路素子形成領域と分離する一導電型素子分離領域を境界にし前記回路素子形成領域から外方に延在する一導電型層上に形成される逆導電型層を有することが望ましい。さらに、前記回路素子形成領域の上に形成される遮光膜を有することが望ましい。
【０００９】
また、前記光投射手段は、前記光を集光させる集光レンズを備えることが望ましい。さらに、前記室は、暗室であることが望ましい。
【００１０】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
【００１１】
図１（ａ）および（ｂ）は本発明の一実施の形態における半導体集積回路装置を説明するための平面図およびＡＡ断面矢視図である。この半導体集積回路装置は、図１に示すように、半導体基板であるウェハに縦横に並べ形成される複数のペレット領域１と、このペレット領域１を覆う層間絶縁膜１１を介して配線層１０と、配線層１０を覆う保護膜９を有し、それぞれのペレット領域１の回路素子形成領域４の外周囲に形成されるフォトダイオ−ド部２を有している。
【００１２】
また、フォトダイオ−ド部２は、回路素子形成領域４と分離するＰ+型素子分離領域８を境界にし回路素子形成領域４から外方に延在するＰ型導電層上に形成されるＮ型導電層１２を有している。
【００１３】
さらに、フォトダイオ−ド部２の構造を詳細に説明すると、Ｐ型半導体基板上にエピタキシアル成長法で形成されたＮ型導電層１２を有している。このＮ型導電層１２のＮ+層とオ−ミックコンタクトするカソ−ド電極７と、Ｐ+型素子分離領域８と接続するアノ−ド電極７とを有している。また、アノ−ド電極７は接地電位とし、カソ−ド電極に、例えば、＋５Ｖの電源電位ＶＣＣを印加することによってフォトダイオ−ド部２が逆バイアスされ、発生した空乏層に光信号が入射したとき光電流が流れる。
一方、回路素子形成領域４およびフォトダイオ−ド部２の上は層間絶縁膜１１を介して配線層１０が形成され、さらに配線層１０を保護する保護膜９が形成されている。また、保護膜９から入光される光が回路素子形成領域４に侵入しないように、フォトダイオ−ド部２上の層間絶縁膜１１を除いた部分に遮光膜３を形成することが望ましい。例えば、この遮光膜３はアルミニウム膜で形成される。このように、保護膜９の品質を評価するフォトダイオ−ド部２を半導体集積回路装置にもたせたことである。
【００１４】
図２は本発明の半導体集積回路装置の保護膜の評価方法の一実施の形態を説明するための評価装置の斜視図である。この半導体集積回路装置の保護膜の評価装置は、図２に示すように、暗室１６に収容されウェハ１ａを載置するＸＹステ−ジ１５と、ウェハ１ａのペレット領域１に形成されたフォトダイオ−ド部２に光を投射する光投射手段１３とを備えている。
【００１５】
光投射手段１３は、白色光源である光源ランプ１３ａと、光源ランプ１３ａの光を集光させる集光レンズ１４とで構成されている。そして、この集光された光は、ウェハ１ａに形成されたペレット領域１のフォトダイオ−ド部２に投射される。光を受光したフォトダイオ−ド部２は光電変換し電流を発生し、その電流はテスタのプロ−ブ（図示せず）に収集され測定される。
【００１６】
図３は本発明の半導体集積回路装置の保護膜の評価方法を説明するためのフロ−チャ−トである。まず、ステップＡで、フォトダイオ−ド部２の受光面積および光電変換効率が同じであるフォトダイオ−ド（図示せず）に光投射手段１３の光を投射しその発生電流を測定し、その電流値を出力基準値とし記憶装置に記憶させる。
【００１７】
次に、ステップＢで、ＸＹステ−ジ１５により測定すべきペレット領域１のフォトダイオ−ド部２を光投射手段１３の真下に位置決めする。そして、ステップＣで、光投射手段１３からフォトダイオ−ド部２に光を投射する。
【００１８】
投射された光は、図１の保護膜９を透過しさらに層間絶縁膜１１を透過しＮ型導電層１２に到達する。そして、ステップＤで、発生した電流値を測定し出力値として記憶装置に記憶させる。ここで、光投射手段からの光は保護膜９に一部が吸収され、光透過率の高い層間絶縁膜１１に吸収されずそのまま透過する。次に、ステップＥで、記憶装置より出力基準値および出力値を取り出し、演算部で出力値を出力基準値で除し、その比率をパ−セントで求める。
【００１９】
次に、ステップＦで、保護膜９の光透過率を示す規定値が演算値より大きいか小さいかを比較する。ここで、この光透過率は、保護膜９の緻密度や厚さに反比例するので、規定値より大きければ、ステップＧで、保護膜９の膜質に問題があるとしてこのペレット領域の半導体装置を不良と判定する。また、規定値より小さければ、ステップＨで、このペレット領域１の半導体装置を良と判定する。
【００２０】
そして、ステップＢに戻り次のペレット領域１を位置決めし、繰り返して、保護膜９の評価を行う。このように、各ペレット領域１に形成される半導体集積回路装置毎に保護膜９の膜質を評価すれば、品質の良好な保護膜をもつ半導体集積回路装置が得られる。
【００２１】
【発明の効果】
以上説明したように本発明は、ペレット領域の回路素子形成領域に隣接し保護膜の品質を評価するフォトダイオ−ド部を形成し、このフォトダイオ−ド部に上部に形成される保護膜を介して光を投射し、フォトダイオ−ド部の発生電流を測定し、その電流値によって保護膜の光透過率を判定し、保護膜の品質の良否を判定しうるので、保護膜の品質の良い半導体集積回路装置が得られるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態における半導体集積回路装置を説明するための平面図およびＡＡ断面矢視図である。
【図２】本発明の半導体集積回路装置の保護膜の評価方法の一実施の形態を説明するための評価装置の斜視図である。
【図３】本発明の半導体集積回路装置の保護膜の評価方法を説明するためのフロ−チャ−トである。
【符号の説明】
１ ペレット領域
１ａ ウェハ
２ フォトダイオ−ド部
３ 遮光膜
４ 回路素子形成領域
１３ 光投射手段
１３ａ 光源ランプ
１４ 集光レンズ
１５ ＸＹステ−ジ
１６ 暗室
Claims (5)
- 半導体基板に縦横に並べ形成される複数のペレット領域と、前記半導体基板の複数のペレット領域を覆う層間絶縁膜を介して配線層と、前記配線層を覆う保護膜と、それぞれの前記ペレット領域の回路素子形成領域の外周囲に形成されるフォトダイオ−ド部とを有する半導体集積回路装置の前記保護膜の評価方法であって、
前記半導体基板を載置するＸＹステ−ジと、該ＸＹステ−ジを収納する室と、前記フォトダイオ−ド部に前記保護膜を介して光を照射する光投射手段とを備える保護膜評価装置において、前記フォトダイオ−ドの出力を測定することによって前記保護膜の品質を評価することを特徴とする半導体集積回路装置の保護膜の評価方法。 - 前記フォトダイオ−ド部は、前記回路素子形成領域と分離する一導電型素子分離領域を境界にし前記回路素子形成領域から外方に延在する一導電型層上に形成される逆導電型層を有することを特徴とする請求項１記載の半導体集積回路装置の保護膜の評価方法。
- 前記回路素子形成領域の上に形成される遮光膜を有することを特徴とする請求項１または請求項２記載の半導体集積回路装置の保護膜の評価方法。
- 前記光投射手段は、前記光を集光させる集光レンズを備えることを特徴とする請求項１乃至３のいずれか 1 項に記載の半導体集積回路装置の保護膜の評価方法。
- 前記室は、暗室であることを特徴とする請求項１乃至４のいずれか 1 項に記載の半導体集積回路装置の保護膜の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002249449A JP3997408B2 (ja) | 2002-08-28 | 2002-08-28 | 半導体集積回路装置の保護膜の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002249449A JP3997408B2 (ja) | 2002-08-28 | 2002-08-28 | 半導体集積回路装置の保護膜の評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004087969A JP2004087969A (ja) | 2004-03-18 |
| JP3997408B2 true JP3997408B2 (ja) | 2007-10-24 |
Family
ID=32056554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002249449A Expired - Fee Related JP3997408B2 (ja) | 2002-08-28 | 2002-08-28 | 半導体集積回路装置の保護膜の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3997408B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667479B2 (en) * | 2007-10-31 | 2010-02-23 | Atomic Energy Council | Apparatus for testing concentration-type solar cells |
| JP6270277B2 (ja) * | 2014-06-26 | 2018-01-31 | レーザーテック株式会社 | 撮像素子、検査装置、及び検査方法 |
| CN105866589B (zh) * | 2016-05-16 | 2019-06-04 | 中国电子科技集团公司第四十一研究所 | 一种透射式单元探测器成像及电性参数测试*** |
-
2002
- 2002-08-28 JP JP2002249449A patent/JP3997408B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004087969A (ja) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100791408B1 (ko) | 웨이퍼 레벨 테스팅을 위해 후면 조명 센서에 금속연장물을 제공하는 방법 | |
| JP6298394B2 (ja) | ダブルレンズ構造とその製造方法 | |
| US20090243016A1 (en) | Semiconductor device | |
| KR100882990B1 (ko) | 이미지센서 및 그 제조방법 | |
| JP2008244251A (ja) | アモルファスシリコンフォトダイオード及びその製造方法ならびにｘ線撮像装置 | |
| JP5726434B2 (ja) | 半導体光検出素子 | |
| JP2011159984A (ja) | 半導体光検出素子及び放射線検出装置 | |
| GB2381379A (en) | High density inter-die interconnect structure | |
| CN102961156A (zh) | 放射线图像摄影装置及其控制方法、放射线图像摄影*** | |
| JP2004273848A (ja) | ホトダイオードアレイおよびその製造方法並びに放射線検出器 | |
| US9543222B2 (en) | Methods for measuring the full well capacity of CMOS image sensors | |
| TWI820154B (zh) | 固體攝像裝置及電子機器 | |
| CN102544032A (zh) | 晶片规模x射线检测器及其制造方法 | |
| KR20130083824A (ko) | 반도체 집적 회로 장치의 검사 방법 및 반도체 집적 회로 장치 | |
| KR20210020115A (ko) | 후면 조사형 센서 및 센서 제조 방법 | |
| Malinowski et al. | 10 µm pixel-to-pixel pitch hybrid backside illuminated AlGaN-on-Si imagers for solar blind EUV radiation detection | |
| Menon et al. | Transferred flexible three-color silicon membrane photodetector arrays | |
| JP3997408B2 (ja) | 半導体集積回路装置の保護膜の評価方法 | |
| KR100640982B1 (ko) | 씨모스 이미지 센서의 테스트 패턴 및 이를 이용한공정관리 측정방법 | |
| JP2010040805A (ja) | 照度センサおよびその製造方法 | |
| Xu et al. | Backside-illuminated lateral PIN photodiode for CMOS image sensor on SOS substrate | |
| WO2022254797A1 (ja) | 光検出素子、光検出素子の製造方法、及び電子機器 | |
| RU2426196C1 (ru) | Двухспектральное фотоприемное устройство | |
| WO2024018717A1 (ja) | 検査方法および撮像素子の製造方法 | |
| WO2021153295A1 (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040108 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050518 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070724 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |