JP3994856B2

JP3994856B2 - 半導体装置の製造方法

Info

Publication number: JP3994856B2
Application number: JP2002324205A
Authority: JP
Inventors: 一郎伊藤
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-11-07
Filing date: 2002-11-07
Publication date: 2007-10-24
Anticipated expiration: 2022-11-07
Also published as: JP2004158711A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩ基板をトレンチ分離する構造でトレンチ内に酸化膜系材料を埋設する構成の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＳＯＩウエハの製造プロセスでは、ウエハに反りを生ずる場合があり、反り量が多い場合にはその後の工程において不具合が発生することがある。このようなウエハの反り防止する技術として、次のようなものがある。
【０００３】
例えば、特許文献１には、解決すべき技術的課題として、ウエハは歪みが大きすぎる場合には、整合チャックのような製造装置によって取り扱うことができなくなる旨が示される。このことは、製造歩留まりの損失を生じさせ、使用できる酸化物（注、ＳＯＩウエハのＢＯＸ＝埋め込み酸化膜）の最大厚さを制限することになる。したがって、結合ウエハの誘電膜内の応力により引き起こされる歪みを減少させる必要がある。
【０００４】
また、ウエハが反ることそのものが課題とされている技術がある（例えば、特許文献２参照）。これは、ウエハの反りに起因し、トレンチに埋設した酸化膜に発生するクラックを防止することを課題としたものである。
【０００５】
これらのものでは、ＳＯＩウエハのＢＯＸ（埋め込み酸化膜）あるいはその他の絶縁膜によりウエハにかかる応力と、ＳＯＩウエハ裏面に形成された酸化膜（あるはその他の絶縁膜）によりウエハにかかる前記と同種の応力をバランスさせることでウエハの反りを防止している。
【０００６】
この場合に、上記した両者の間では、バランスを取るための実施手段が異なっている。すなわち、特許文献１に示すものでは、ウエハ加工工程でウエハ裏面の酸化膜（あるいはその他の絶縁膜）がエッチングされ膜減りし、バランスが崩れることを防止するようにしている。これは、ウエハ裏面に保護膜としてポリシリコンその他膜（レジスト、Ｓｉ_３Ｎ_４）を成膜することで実現している。
【０００７】
特許文献２に示すものでは、ウエハ加工工程でウエハ裏面に応力の強い膜が形成され、バランスが崩れるのを防止するようにしている。これは、ウエハ裏面に成膜されたＳｉ_３Ｎ_４を、形成された初期段階で除去することで実現している。
【０００８】
上記した特許文献１，２に記載されたものでは、トレンチを形成した後に、素子分離のためのトレンチ側壁部に熱酸化法により酸化膜を形成し、トレンチ内をポリシリコンで埋設するトレンチ素子分離工程への適用を述べている。また、実施例から推定するに、トレンチ素子分離は素子形成前に行われているものと思われる。
【０００９】
また、トレンチ素子分離の埋設材料として当初ポリシリコンが一般的な材料として用いられてきたが、トレンチ素子に及ぼす結晶欠陥の回避や、トレンチ素子分離加工費の低減のためにトレンチへの埋設材料として酸化膜系材料（ＳｉＯ_２，ＢＰＳＧ，ＰＳＧ，ＡＳＧ等）を用いる方法が示されている（例えば、非特許文献１、特許文献３参照）。
【００１０】
上記した不具合は、例えば図８に示すような部分に発生している。すなわち、同図（ａ）では、トレンチ形成部分の本来の状態を示しており、同図（ｂ）では不具合であるクラックが発生した状態を示している。すなわち、ＳＯＩウエハ１は、支持基板２上に埋め込み酸化膜（ＢＯＸ）３を介してシリコン単結晶層４が設けられたものであり、このシリコン単結晶層４にトレンチ５が形成される。トレンチ５はＬＯＣＯＳ６を形成した部分に、埋め込み酸化膜３に達する深さまで形成され、内部には酸化膜７が充填されている。表面には絶縁膜８が形成されると共に、アルミニウム電極９などが形成される。
【００１１】
この構成において、本来は同図のようにトレンチ５は形成されているのであるが、ＳＯＩウエハ１が凹状に反ったことが原因で、製造装置に載置した際に図中矢印で示す方向に矯正力が働いて平坦な状態になるとそのときの応力が作用して図示のようにクラックＧが発生してしまう。
【００１２】
クラックＧの発生状態を見ると、アルミニウム配線の破断面がはっきり出ていて、このクラックＧの発生がアルミニウム電極９のエッチング処理が終了した後に発生したことがわかった。したがって、エッチング処理が終了した後に、フォトレジストの除去装置を使用する際に、ウエハを載置する部分がウエハの裏面を全面に渡り吸着することで固定する構造が採用されており、このとき凹状に反ったＳＯＩウエハ１が平坦な状態に矯正される。
【００１３】
この結果、トレンチ５の内部の埋設材料である酸化膜７に引っ張り応力が作用して酸化膜７にクラックが発生すると共に、アルミニウム電極９が断線することが推定される。この状態では、アルミニウム電極９のパターンの断線によって不良品となるばかりでなく、クラックＧが発生していることに起因して信頼性の低下にもつながる不具合となる。
【００１４】
図９は、ＳＯＩウエハ１の反り量とクラックＧの発生状況を調べた例を示すものである。たとえば、同図（ａ）のサンプルＡでは、反り量が凹状で−６０μｍ（凸状をプラスとした表現）であり、このとき、ウエハ周辺部でクラックＧが発生したチップが全体の１６％である。同様に、同図（ｂ）のサンプルＢでは、反り量が凹状で−９０μｍであり、このとき、ウエハ周辺部でクラックＧが発生したチップが全体の２４％である。
【００１５】
この結果から、凹状のウエハ反り量が大きいほど、周辺部でのクラック発生率が高く、上述した推定原因と一致した傾向を示していることがわかる。したがって、その対策としては、凹状へのウエハ反り量を低減する必要があることがわかる。
【００１６】
次に、上記したような不具合を発生した場合の製造工程について簡単に説明する。図１０ないし図１３は製造工程にしたがって示した半導体装置の模式的な断面を示している。この製造工程では、トレンチ５はＳＯＩウエハ１に半導体素子を作りこんだ後に形成されるプロセスを採用している。
【００１７】
素子の作りこみ工程では、ＳＯＩウエハ１上にＬＯＣＯＳ６で分離された状態で、ＣＭＯＳ１０やバイポーラトランジスタ１１などが作りこまれている（図１０（ａ）参照）。この状態では、ＳＯＩウエハ１の裏面側には酸化膜１２が成膜されている。続いて、トレンチ加工用マスクとなる多結晶シリコン膜１３と酸化膜１４とを積層形成する（同図（ｂ）参照）。このとき、製造工程上の関係から、ＳＯＩ上はの裏面には多結晶シリコン膜１３ａが同時に成膜される。
【００１８】
次に、トレンチ５を形成するために、酸化膜１４、多結晶シリコン１３およびＬＯＣＯＳ６にトレンチマスクパターン１５を形成し（同図（ｃ）参照）、この後ドライエッチング処理によりシリコン単結晶層４にトレンチ５を形成する（図１１（ｄ）参照）。
【００１９】
トレンチ５の側壁部に薄い熱酸化膜１６を形成した（同図（ｅ）参照）後、トレンチ５内を埋め込むように埋設材料である酸化膜系材料１７を形成する（同図（ｆ）参照）。このとき製造工程上の関係から、ＳＯＩウエハ１の裏面には酸化膜１７ａが同時に形成される。酸化膜系材料１７および１４を、多結晶シリコン膜１３をストッパとしてエッチバック処理により剥離し（図１２（ｇ）参照）、続いて多結晶シリコン膜１３を酸化膜をストッパとしてエッチング処理で剥離する（同図（ｈ）参照）。これにより、トレンチ５の内部に酸化膜系材料１７が充填された状態に形成される。
【００２０】
この後、表面に層間膜１８を形成し（同図（ｉ）参照）、コンタクトホール１９を形成した（図１３（ｊ）参照）後、アルミニウム電極膜２０を形成して（同図（ｋ）参照）ウエハ製造工程が終了する。
【００２１】
【特許文献１】
特表平８−５０１９００号公報
【００２２】
【特許文献２】
特開平７−１５３８３５号公報
【００２３】
【特許文献３】
特開昭６１−１０７７３８号公報
【００２４】
【非特許文献１】
津屋英樹著「超ＬＳＩプロセス制御工学」丸善、１９９５年３月、ｐ．４４−４７
【００２５】
【発明が解決しようとする課題】
しかしながら、上述したような従来の技術においては、つぎのような不具合があった。すなわち、トレンチ５の埋設材料として酸化膜系材料１７を用いることがＳＯＩウエハ１の反りを発生させ、これによってクラックＧの発生原因となる不具合である。
【００２６】
上述した酸化膜系材料１７は、一般的にはＣＶＤ法で形成されるが、トレンチ５の両側壁部より酸化膜が形成されていき、トレンチ中心部で両側壁部からの形成面が一致して閉塞すると溝の埋設が完了する。酸化膜系材料１７は膜にかかる引っ張り性応力に対してクラックＧを発生しやすく、特に、ＣＶＤ法などで成膜した酸化膜系材料１７は機械的な強度の点で弱いものが多い。
【００２７】
トレンチ５を酸化膜系材料１７で埋設したＳＯＩウエハ１が上面に対して凹状に反っていると、その反り量が「整合チャックのような製造装置によって取り扱い」できる範囲であっても、整合チャックに吸着されたときに、ＳＯＩウエハ１が平坦な状態に延ばされたときにトレンチ５に埋設された酸化膜系材料１７に引っ張り性応力が加わり、ＳＯＩウエハ１そのものには割れ等の発生はなくとも、トレンチ５内部でクラックＧが発生してしまうことがあるからである。
【００２８】
このクラックＧが配線形成前に発生すると、トレンチ分離部に形成される（トレンチ部を横切る）配線を形成することができない。また配線形成後にクラックＧが発生すると、そのときには配線パターンがその位置で断線状態となってしまう。このため、いずれにしてもクラックＧの発生を防止する対策を施すことが急務となっている。
【００２９】
本発明は上記事情に鑑みてなされたものであり、その目的は、ＳＯＩウエハ上にトレンチを形成して素子分離を行う構成で、トレンチ内に酸化膜系材料を埋設する場合でも、反りに起因して製造工程で発生するクラックを極力低減して良質な半導体装置を製造することができるようにした半導体装置の製造方法を提供することにある。
【００３０】
【課題を解決するための手段】
本発明は上記課題を解決するために次の様な手段を採用している。すなわち、請求項１に記載の半導体装置の製造方法では、基板上に埋め込み絶縁膜を介して半導体層を形成したＳＯＩ基板にトレンチ分離領域を形成してそのトレンチ内の少なくとも表面部分に酸化膜系材料を形成するようにした半導体装置の製造方法において、トレンチ分離領域の形成過程で、トレンチ形成用の膜として圧縮性応力を有する膜を形成するときに基板の裏面にもその圧縮性応力を有する膜が形成されるときには、その後の工程で基板の裏面に形成された圧縮性を有する膜を除去する圧縮性膜除去工程を設けている。
【００３１】
これによってＳＯＩ基板の素子形成面側が凹状に反るのを抑制することができる。この場合、圧縮性膜除去工程を実施すると、ＳＯＩ基板の素子形成面側は凸状に維持させることができ、これによって、凹状に反ろうとする応力を相殺するようにバランスさせて平坦な状態に近くなるように維持させることができるようになる。この結果、製造装置に載置して吸着された場合でも、クラックの発生を防止することができるようになる。
【００３２】
図１は本発明の製造方法を概略的に示すものである。同図（ａ）は、ＳＯＩ基板１の構成を示している。支持基板２上に埋め込み酸化膜３を介してシリコン単結晶層４が設けられ、裏面には酸化膜１２が形成された状態である。加工用マスクとして多結晶シリコン膜１３および酸化膜等を形成する。裏面には多結晶シリコン膜１３ａが形成される。
【００３３】
トレンチ５を形成した後（同図（ｂ）参照）、本発明の圧縮膜除去工程を実施して圧縮膜として作用する裏面の多結晶シリコン膜１３ａを除去し、トレンチ５内に酸化膜１７を埋め込む処理を行う（同図（ｃ）参照）。この場合、多結晶シリコン膜１３ａが除去されているので、ＳＯＩ基板１は上面側に凹状に反ることが抑制されている。この後、電極形成などの処理のために製造装置の吸着ステージ２１に載置された場合でも、反りに起因してトレンチ５の部分にクラックが発生するのを防止できる。
【００３４】
これに対して、従来技術では、同図（ｅ）に示しているように、ＳＯＩ基板１の裏面に残っている多結晶シリコン膜１３ａの応力が作用することで、トレンチ５内に酸化膜１７を埋め込む工程を実施すると、上面に対して凹状に反った状態になる傾向が高い。そして、この反りの量が大きいと、製造装置の吸着ステージ２１に載置したときに、平坦な形状に矯正されてトレンチ５を埋める酸化膜１７にクラックＧが発生してしまうことになる。
【００３５】
これは、前述のように、ＳＯＩ基板１の反り量としては、吸着ステージ２１で載置可能な範囲すなわち通常のウエハであればクラックが形成されない程度の反り量であっても、トレンチ５の内部にクラックＧが発生するという結果を招いているのである。本発明者は、凹状に反ることに起因して発生するクラックＧを抑制するために、このような現象の原因となる裏面に形成される多結晶シリコン膜を特定し、これが圧縮性応力を有することから凹状に反ることを見出し、これを事前に除去する工程を設けることで課題を解決しているのである。また、この原因の究明にあたり、圧縮性応力を有する膜を除去することに着想したことから、逆に引張性応力を有する膜を形成することで同様の作用効果をもたらすことができることも見出したのである。
【００３６】
請求項５の発明によれば、基板上に埋め込み絶縁膜を介して半導体層を形成したＳＯＩ基板にトレンチ分離領域を形成してそのトレンチ内の少なくとも表面部分に酸化膜系材料を埋設するようにした半導体装置の製造方法において、トレンチ分離領域の形成過程で、トレンチ形成用の膜として圧縮性応力を有する膜を形成するときに基板の裏面にもその圧縮性応力を有する膜が形成されるときには、その後の工程で基板の裏面に引張性を有する膜を応力バランスが得られるように成膜する引張性膜形成工程を実施する。
【００３７】
これにより、請求項１の発明と同様にして、ＳＯＩ基板の素子形成面側が凹状に反るのを抑制することができる。この場合、引張性膜形成工程を実施すると、応力のバランスを積極的にとることができるようになり、これによって、ＳＯＩ基板の素子形成面側は凸状に維持させることができ、凹状に反ろうとする傾向を抑制してクラックの発生を防止することができるようになるのである。
【００３８】
【発明の実施の形態】
以下、本発明の一実施形態について図２ないし図７を参照して説明する。なお、以下の説明においては、従来技術と同じ部分には同じ符号を付している。図２は、ＳＯＩ基板であるＳＯＩウエハ１にトレンチ分離領域を形成する各行程を概略的に示している。また、図３ないし図６は、各工程に対応したＳＯＩウエハ１の模式的断面を示している。以下、工程順に説明する。
【００３９】
図３（ａ）は、ＳＯＩ基板であるＳＯＩウエハ１の表面側に半導体素子の作りこみを終えた状態を示している。この工程では、バイポーラ、ＣＭＯＳ、パワー（ＤＭＯＳ）素子拡散層およびゲート電極形成工程Ｐ１を経て、例えば、図示の状態ではＣＯＭ１０、バイポーラトランジスタ１１が形成されている。
【００４０】
ＣＭＯＳ１０は、シリコン単結晶層４中にｐ型およびｎ型の各ウエルを形成した領域のそれぞれの中にソース、ドレイン領域が形成されると共に、ゲート酸化膜およびゲート電極が形成されている。また、バイポーラトランジスタ１１は、ベース拡散領域およびエミッタ拡散領域が形成されており、各領域間は表面側に形成されたＬＯＣＯＳ６により分離されている。また、この状態では、裏面側に酸化膜１２が形成されている。そして、ＳＯＩウエハ１は、表面側の中央部が凸状となるように反った状態となっている。
【００４１】
次に、トレンチ加工マスク形成工程Ｐ２にて、表面側に圧縮性応力を有する膜である多結晶シリコン膜１３が成膜されると共に、トレンチエッチングのマスクとなる酸化膜１４が成膜される（同図（ｂ）参照）。この工程では、後工程で必要となる異方性エッチバック処理時のＳｉＯ２エッチング時の素子保護用マスクとしてＬＰ−ＣＶＤ法により多結晶シリコン（ＰｏｌｙＳｉ）膜を３００〜８００ｎｍの膜厚で全面に形成している。このとき、ＳＯＩウエハ１の裏面側にも同じ膜厚で多結晶シリコン膜１３ａが形成される。
【００４２】
この裏面側に形成される多結晶シリコン膜１３ａは、素子の構造上で必要なものではないが、これが特に素子構成上で悪影響を及ぼさないものであれば、裏面側に形成されていることもあって除去したり形成されないようにするといったことは特に必要のないことであった。つまり、従来技術の範囲では、この裏面側に形成される多結晶シリコン膜１３ａは、なんら考慮する必要のないものであったのである。
【００４３】
続いて、トレンチ形成時のエッチングマスクとして機能させる酸化膜（ＳｉＯ２）１４を形成する。形成方法としては、例えば、ＴＥＯＳを主成分ガスとするプラズマＣＶＤ法で、０．５〜１．０μｍ程度の膜厚で成膜している。このうように２層のマスクがＳＯＩウエハ１の表面側に成膜された状態では、ＳＯＩウエハ１は前述同様に凸状に反っている。
【００４４】
次に、本発明でいうところの圧縮性膜除去工程である裏面ポリシリコン除去工程Ｐ３では、圧縮応力を有する膜として裏面に形成されて残っている多結晶シリコン膜１３ａをエッチングにより除去する（同図（ｃ）参照）。この場合、除去する方法としては、２通りある。
【００４５】
１つは、ＳＯＩウエハ１の表面側のみにフォトレジストを塗布してエッチングマスクとして用い（塗布のみの処理で良い）、裏面側をＨＦおよびＨＮＯ３混合液によるウェットエッチング処理によりエッチング除去する方法である。また、もう１つは、同じくフォトレジストを表面側に塗布してマスクとして用い、裏面側をドライエッチング処理により除去する方法である。ドライエッチング処理では、Ｏ２およびＣＦ４ガスを用い、ドライエッチング装置は、ウエハ裏面がさらされる構造のもの、例えばボートにウエハを積載した円筒形プラズマエッチング装置など）を用いる。
【００４６】
この工程が終了すると、ＳＯＩウエハ１は、表面側に多結晶シリコン膜１３および酸化膜１４が形成された状態となる。そして、裏面側は、多結晶シリコン膜１３ａが除去され、工程Ｐ１のときの状態になっている。なお、この状態でのＳＯＩウエハ１は、表面側に凸状に反っており、この反り量はトレンチ加工マスク形成工程Ｐ２の後の状態よりも増加している。
【００４７】
続いて、トレンチエッチングパターン形成工程Ｐ４に進む。ここでは、先の工程Ｐ２で形成したマスク材としての酸化膜１４、多結晶シリコン膜１３およびＬＯＣＯＳ６に対してトレンチエッチング時のエッチングパターン１５を形成する（図４（ｄ）参照）。
【００４８】
パターンの形成の処理では、フォトリソグラフィ処理を実施してフォトレジストによりパターンを形成した後、ドライエッチング処理により連続的にエッチング処理をする。これは、ガス条件を途中で変更することで、３層の異なる材質の膜を順次連続的にエッチング処理することができる。この後、フォトレジストを剥離して工程を終了する。
【００４９】
次に、トレンチ形成工程Ｐ５にて、このマスクパターン１５を用いてドライエッチング法によりシリコン単結晶層４にトレンチ５を形成する（同図（ｅ）参照）。このときエッチングマスクとして機能するのは上層の酸化膜１４である。トレンチ５を形成した後、垂直なトレンチ形状を得るために、ドライエッチング中にトレンチ５の側壁部に形成されたエッチング保護膜の除去をＨＦ（フッ化水素）系洗浄で行う。
【００５０】
続いて、トレンチ側壁部の酸化工程Ｐ６にて、拡散炉でトレンチ５の側壁のシリコン４を酸化処理する（同図（ｆ）参照）ことで熱酸化膜１６を形成する。酸化処理の条件は、９００℃以下の温度で、１００〜２００ｎｍ程度の膜厚の熱酸化膜１６が成長する条件である。
【００５１】
この後、トレンチへの酸化膜系埋設材の成膜工程Ｐ７を実施する。図５（ｇ）にも示すように、トレンチ５の内部に酸化膜系材料１７を埋設する処理工程である。酸化膜系材料１７の形成には、ＴＥＯＳを主成分ガスとするＬＰ−ＣＶＤ法により成膜した酸化膜（ＳｉＯ２）を用いる。
【００５２】
ここで、トレンチ５内への埋設材としては、酸化膜系の材料であれば良く、このほかにも、ＢＰＳＧやＰＳＧなどが使用可能である。埋設材はＳＯＩウエハ１の表面側の全面に形成される。膜厚は、トレンチ５を閉塞させるために、少なくとも開口幅の半分以上に厚く成膜する必要がある。
【００５３】
成膜完了後、ＳＯＩウエハ１の表面にはマスクとして用いた酸化膜１４の上ｈに今回の酸化膜系材料１７の分が積み増しされる。また、裏面側は、酸化膜１２の上に酸化膜系材料１７ａが表面側の酸化膜系材料１７と同じ条件で成膜されるようになる。
【００５４】
次に、トレンチ５以外の部分に形成された酸化膜系材料１７を除去する工程Ｐ８が実施される（同図（ｈ）参照）。具体的な処理としては、ドライエッチングでエッチバック処理を行う。エッチバック処理とは、フォトリソグラフィ処理によるフォトレジストなどの膜を形成しないで、そのままエッチング処理を行うものである。
【００５５】
ここでは、ＣＨＦ３、ＣＦ４、Ａｒガスを用いたマグネトロンＲＩＥエッチング装置で行う。この工程では、埋設材のほかにトレンチ５の形成時にマスクとして機能した多結晶シリコン膜１３の上にある酸化膜１４も除去する。多結晶シリコン膜１３は、このエッチバック処理に際して、既に形成されている半導体素子の領域を保護するように機能する。
【００５６】
続いて、エッチバック処理時に保護膜として機能していた多結晶シリコン膜１３を除去する工程Ｐ９を実施する（同図（ｉ）参照）。これは、例えば、ＣＦ４とＯ２ガスによる等方性ドライエッチング処理を行う。これにより、トレンチ素子分離の処理が終了する。この状態では、ＳＯＩウエハ１の表面側は、工程Ｐ２以降で堆積された膜がすべて除去され、図３（ａ）で示した状態に戻ることになる。また、ＳＯＩウエハ１の裏面側は、酸化膜１２および１７ａが残った状態となる。
【００５７】
トレンチ素子分離工程が終了すると、次は、層間絶縁膜１８の形成工程Ｐ１０が実施される（図６（ｊ）参照）。ここでは、Ｐ（リン）濃度が５ｗ％前後で、Ｂ（ボロン）濃度が３ｗ％前後に調整されたＢＰＳＧ膜を常圧下のＣＶＤ法で成膜することにより層間絶縁膜１８を形成する。成膜後、ＢＰＳＧの段差皮膜形状の改善のため、８００〜１０００℃のアニール処理（リフロー処理）を行う。ここでは、装置の構成上裏面側には成膜されることがない。
【００５８】
次に、層間絶縁膜１８へのコンタクトホール形成工程Ｐ１１にて、コンタクトホール１９を形成する（同図（ｋ）参照）。コンタクトホール１９は、フォトレジストを用いた一般的なフォトリソグラフィ処理を行い、エッチングはドライエッチング処理を行い、フォトレジストを除去する。この場合も、装置の構成上、裏面のエッチングは行われないので、裏面側の膜構成は変化がない。
【００５９】
最後に配線形成工程Ｐ１２を実施する（同図（ｌ）参照）。ここでは、スパッタ法によりアルミニウム合金（ＡｌＳｉ，ＡｌＳｉＣｕなど）を０．４〜１．０μｍ程度全面に成膜する。この後、フォトリソグラフィ処理によってドライエッチング処理で電極パターンを形成してアルミニウム電極２０を形成する。ドライエッチング処理後には、フォトレジストは除去される。以上により、ウエハの製造工程が終了する。
【００６０】
次に、上記の製造工程を採用することで従来技術における不具合が解決していることを実験により検証した内容について説明する。
上記した各工程においては、ＳＯＩウエハ１の反りの量をそれぞれ測定している。図７はそのデータを示すもので、比較のために従来技術におけるデータも示している。縦軸にＳＯＩウエハ１の反り量を示し、横軸に工程別に順を追って時系列で推移を示している。反り量は、破線から上の部分を凸な反り状態とし、下の部分を凹な反り状態として示している。
【００６１】
図中、本実施形態のデータは、○印で平均データを示し、エラーバーでサンプルのバラツキの上限および下限を示している。工程別の推移を実線でつないで示している。また、従来技術のデータは、×印で平均データを示し、破線で推移を示したところが違いである。
【００６２】
本実施形態（以下、本発明品という）と従来技術（以下、従来品という）とでは、製造工程上では、本実施形態が裏面ポリシリコン除去工程Ｐ３があるのに対して従来技術ではこれがないところが違いである。そして、この違いが最終的な状態つまり配線形成工程Ｐ１２が終了した時点では大きな差となり、本実施形態におけるものがクラックを発生しない効果が現れることになる。
【００６３】
まず、工程Ｐ２までは、本発明品も従来品も同じ工程で同じ構造であるから、同じデータの推移となる。本発明品では、工程Ｐ３を経ると、反り量は凸の方向に大きくなり、この後工程を経るにつれて反り量が減っていく傾向にある。最終的には、工程Ｐ１２を経た後で、凸な反り量が残存する状態となる。これに対して、従来品では、工程Ｐ２を経た後、工程Ｐ９の前までは凸な反り量がやや減少していく傾向にあるが、工程Ｐ９を経ると急激に凹な反り量が発生し、逆転した状態となる。また、このときのバラツキは結構大きく、不安定な状態となっている。この凹な反り量はその後も回復することなく最終工程まで継続する。
【００６４】
この結果、本実施形態のものでは、配線形成工程Ｐ１２で、凸な反り量が残存しているので、ＳＯＩウエハ１を製造装置の吸着ステージ２１に載置したときにトレンチ５内部に埋設している酸化膜系材料１７がクラックＧを発生することがない。
【００６５】
また、多結晶シリコン膜１３ａを、工程Ｐ２でトレンチ加工マスクとして多結晶シリコン膜１３および酸化膜１４を形成した後に、裏面に形成されているのを続けて除去するようにしたので、多結晶シリコン膜１３ａによる応力の残存を極力低減してＳＯＩウエハ１の凹状の反りの発生を抑制することができる。
【００６６】
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形また拡張できる。
上記実施形態では、圧縮性膜除去工程を設けてＳＯＩウエハ１が凹状に反るのを防止するようにしたが、これに代えて圧縮性膜を除去するのではなく、引張性膜をＳＯＩウエハ１の裏面に形成することで同じような作用効果を得るようにすることもできる。この場合には、引張性応力を有する膜として、たとえば、シリコン窒化膜（ＳｉＮ）を用いることが有効である。あるいはシリコン窒化膜以外の膜でも引張性応力を有するものであれば良い。
【００６７】
この場合、形成するシリコン窒化膜の膜厚は、ＳＯＩウエハ１の反り量と圧縮性を有する膜との応力バランスを考慮して適切な条件に設定することで最終工程が終了した時点でＳＯＩウエハ１の反り方向が凸状でかつ適切な反り量となるようにすることができる。
【００６８】
上記実施形態においては、圧縮応力膜として裏面側に形成された多結晶シリコン膜１３ａを工程Ｐ２に続けて実施するようにしたが、もっと後の工程としても良い。工程Ｐ９よりも前の工程のどこかに設けることで本発明の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の概略的説明をするための模式的断面図
【図２】本発明の一実施形態を示す概略的な製造工程の流れ図
【図３】製造工程の各段階で示す模式的断面図（その１）
【図４】製造工程の各段階で示す模式的断面図（その２）
【図５】製造工程の各段階で示す模式的断面図（その３）
【図６】製造工程の各段階で示す模式的断面図（その４）
【図７】製造工程の各段階で測定したＳＯＩウエハの反り量のデータの推移図
【図８】従来技術を説明するためのトレンチの模式的断面図とクラックの形成状態を示す図
【図９】ＳＯＩウエハ上でのクラックとアルミ断線の発生傾向を示す測定結果
【図１０】従来技術の製造工程の各段階で示す模式的断面図（その１）
【図１１】従来技術の製造工程の各段階で示す模式的断面図（その２）
【図１２】従来技術の製造工程の各段階で示す模式的断面図（その３）
【図１３】従来技術の製造工程の各段階で示す模式的断面図（その４）
【符号の説明】
１はＳＯＩウエハ（ＳＯＩ基板）、２は支持基板、３は生め込み酸化膜、４はシリコン単結晶層、５はトレンチ、６はＬＯＣＯＳ、１０はＣＭＯＳ，１１はバイポーラトランジスタ、１２は酸化膜、１３は多結晶シリコン膜、１３ａは多結晶シリコン膜（圧縮性膜）、１４は酸化膜、１５はトレンチパターン、１６は熱酸化膜、１７は酸化膜系材料、２１は吸着ステージである。

Claims

基板上に埋め込み絶縁膜を介して半導体層を形成したＳＯＩ基板にトレンチ分離領域を形成してそのトレンチ内を酸化膜系材料で埋め込む構成とした半導体装置の製造方法において、
前記トレンチ分離領域の形成過程で、トレンチ形成用の加工マスクとして形成する膜の構成で、圧縮性を有する膜として形成される多結晶シリコン膜を形成するときに前記基板の裏面にもその多結晶シリコン膜が形成されるときには、その工程に続けて前記基板の裏面に形成された前記多結晶シリコン膜を除去する圧縮性膜除去工程を実施することを特徴とする半導体装置の製造方法。
基板上に埋め込み絶縁膜を介して半導体層を形成したＳＯＩ基板にトレンチ分離領域を形成してそのトレンチ内を酸化膜系材料を介して多結晶シリコンで埋め込む構成とした半導体装置の製造方法において、
前記トレンチ分離領域の形成過程で、前記埋め込みに用いる多結晶シリコン膜を形成するときに前記基板の裏面にもその多結晶シリコン膜が形成されるときには、その工程に続けて前記基板の裏面に形成された前記多結晶シリコン膜を除去する圧縮性膜除去工程を実施することを特徴とする半導体装置の製造方法。
基板上に埋め込み絶縁膜を介して半導体層を形成したＳＯＩ基板にトレンチ分離領域を形成してそのトレンチ内を酸化膜系材料で埋め込む構成とした半導体装置の製造方法において、
前記トレンチ分離領域の形成過程で、トレンチ形成用の加工マスクとして形成する膜の構成で、圧縮性を有する膜として形成される多結晶シリコン膜を形成するときに前記基板の裏面にもその多結晶シリコン膜が形成されるときには、その工程に続けて前記基板の裏面に引張性を有する膜を応力バランスが得られるように成膜する引張性膜形成工程を実施することを特徴とする半導体装置の製造方法。
基板上に埋め込み絶縁膜を介して半導体層を形成したＳＯＩ基板にトレンチ分離領域を形成してそのトレンチ内を酸化膜系材料を介して多結晶シリコンで埋め込む構成とした半導体装置の製造方法において、
前記トレンチ分離領域の形成過程で、前記埋め込みに用いる多結晶シリコン膜を形成するときに前記基板の裏面にもその多結晶シリコン膜が形成されるときには、その工程に続けて前記基板の裏面に引張性を有する膜を応力バランスが得られるように成膜する引張性膜形成工程を実施することを特徴とする半導体装置の製造方法。
請求項３または４に記載の半導体装置の製造方法において、
前記引張性膜形成工程において形成する前記引張性応力を有する膜は、窒化シリコン膜であることを特徴とする半導体装置の製造方法。