JP3993704B2 - アクティブフィルタ装置 - Google Patents

アクティブフィルタ装置 Download PDF

Info

Publication number
JP3993704B2
JP3993704B2 JP25524498A JP25524498A JP3993704B2 JP 3993704 B2 JP3993704 B2 JP 3993704B2 JP 25524498 A JP25524498 A JP 25524498A JP 25524498 A JP25524498 A JP 25524498A JP 3993704 B2 JP3993704 B2 JP 3993704B2
Authority
JP
Japan
Prior art keywords
main
active filter
resonance
capacitor
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25524498A
Other languages
English (en)
Other versions
JP2000092709A (ja
Inventor
善秋 松田
晋也 大藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP25524498A priority Critical patent/JP3993704B2/ja
Publication of JP2000092709A publication Critical patent/JP2000092709A/ja
Application granted granted Critical
Publication of JP3993704B2 publication Critical patent/JP3993704B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/20Active power filtering [APF]

Landscapes

  • Power Conversion In General (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Control Of Electrical Variables (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はアクティブフィルタ装置にかかり、特に、非線形負荷に電力を供給する電源の負担を軽くするアクティブフィルタ装置に関する。
【0002】
【従来の技術】
従来より、電源ラインの高周波抑制や力率改善にアクティブフィルタ装置が用いられている。
図12の符号124は従来技術のアクティブフィルタ装置であり、三相電源101から負荷103に電力を供給する三相パワーライン102に接続されている。
【0003】
アクティブフィルタ装置124は、制御装置123と、3個のインダクタンス素子1091〜1093と、6個のスイッチ装置110〜115と、1個の主コンデンサ122とを有している。
【0004】
スイッチ装置110〜115内には、主スイッチ素子(ここではIGBTが使用されている。)110a〜115aとダイオード素子110b〜115bとが1個ずつ設けられており、各ダイオード素子110b〜115bは、各主スイッチ素子110a〜115aにそれぞれ逆並列接続されている。
【0005】
スイッチ装置110〜115のうち、3個のスイッチ素子110〜112は、高電圧側が主コンデンサ122の正極側に共通に接続され、低電圧側がアノード側がインダクタンス素子1091〜1093の一端にそれぞれ接続されている(従って、ダイオード素子110b〜112bはカソード側が正極側に接続され、アノード側がインダクタンス素子1091〜1093に接続されている)。
【0006】
他の3個のスイッチ素子113〜115は、低電圧側が主コンデンサ122の負極側に共通に接続され高電圧側が、インダクタンス素子1091〜1093の一端に、上記3個のスイッチ素子110〜112と一緒に、それぞれ接続されている。
【0007】
三相パワーライン102がR相、S相、T相で構成されているものとすると、各インダクタンス素子1091〜1093の他端は、それぞれR相、S相、T相に接続されると共に、キャリア成分除去のためのコンデンサ119に接続されている。
【0008】
また、各スイッチ装置110〜115は制御装置123に接続されており、制御装置123によって、内部の各スイッチ素子110a〜115aが制御され、導通・遮断できるように構成されている。
【0009】
各主スイッチ素子110a〜115aが、電流が流れた状態で遮断する際には、インダクタンス素子91〜93に起電力が生じるため、その起電力で、ダイオード素子110b〜115bを介して、主コンデンサ122を充電しておき、先ず、主コンデンサ122から負荷103に電流が供給できる状態にしておく。
【0010】
負荷103が、主コンデンサインプット型回路や整流器等の非線形負荷である場合、高調波成分が発生し、三相電源101の負担が大きくなる。三相パワーライン102には、電流センサ104、105が挿入されており(図12では、R相とT相に挿入されている。)、この電流センサ104、105によって負荷103の高調波成分を検出し、アクティブフィルタ124内の主コンデンサ122から電流を供給又は吸収させ、負荷103の高調波電流を打ち消しており、その結果、三相電源101は、正弦波状の電流を供給すれば済むようにし、三相交流電源101の負担を一定にしている。
【0011】
しかし、このアクティブフィルタ装置124では、主スイッチ素子110a〜115aがオン/オフする際の損失が無視できない。図13は、主スイッチ素子110a〜115aが動作したときの電圧又は電流波形を示しており、同図符号Aはゲート電圧の波形、符号Cはコレクタ電流の波形、Dはコレクタ電圧の波形を示している。
【0012】
遮断状態から導通状態に転じる間の遷移時間T1と、遮断状態から導通状態に転じる間の遷移時間T2において、主スイッチ素子110a〜115aの両端の電圧が大きい状態で電流が流れており、従って、損失が大きくなっている。
【0013】
また、配線の寄生インダクタンスやダイオード素子のリカバリー特性により、図13の符号A〜Cの波形のように、主スイッチ素子110a〜115aが導通する際にサージ電圧が発生してしまう。このサージ電圧はノイズ発生源となるばかりでなく、損失を増大させるという問題がある。
【0014】
このように、従来技術のアクティブフィルタ装置124では、高効率化は困難であった。
【0015】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、損失が少なく、ノイズが小さいアクティブフィルタ装置を提供することにある。
【0016】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、主コンデンサと、複数の主スイッチ素子と、複数のインダクタンス素子と、複数のダイオード素子とを有し、前記各主スイッチ素子には、前記ダイオード素子がそれぞれ逆並列接続され、前記各インダクタンス素子の一端は、前記主スイッチ素子及び前記ダイオード素子を介して、前記主コンデンサの正電圧側と負電圧側とに接続され、他端が、電源から負荷に電力を供給するパワーラインに接続されるように構成されたアクティブフィルタ装置であって、制御装置と、複数の共振用チョークと、複数の副スイッチ素子と、複数の共振用コンデンサを有し、前記共振用コンデンサは前記各主スイッチ素子に並列接続され、前記各主スイッチ素子と前記各副スイッチ素子は、前記制御装置で制御されるように接続され、前記各インダクタンス素子の一端に、前記共振用チョークの一端がそれぞれ1個ずつ接続され、該共振用チョークの他端は、前記副スイッチ素子を介して、前記主コンデンサの正電圧側と負電圧側に接続されたことを特徴とする。
【0017】
請求項2記載の発明は、請求項1記載のアクティブフィルタであって、一次巻線と、該一次巻線と磁気結合した二次巻線とを有し、前記副スイッチ素子と前記インダクタンス素子の間には、前記一次巻線がそれぞれ接続され、前記二次巻線に誘起された電圧で、前記主コンデンサを充電できるように構成されたことを特徴とする。
【0018】
請求項3記載の発明は、請求項2記載のアクティブフィルタであって、前記二次巻線に現れた電流を全波整流し、前記主コンデンサを充電するように構成されたことを特徴とする。
【0019】
請求項4記載の発明は、請求項3記載のアクティブフィルタであって、前記二次巻線はセンタータップ型に構成され、整流器を介して前記主コンデンサに接続されたことを特徴とする。
【0020】
請求項5記載の発明は、請求項3記載のアクティブフィルタであって、前記二次巻線にはダイオードブリッジ回路が設けられ、該ダイオードブリッジ回路を介して、前記主コンデンサを充電できるように構成されたことを特徴とする。
【0021】
請求項6記載の発明は、請求項1乃至請求項5のいずれか1項記載のアクティブフィルタ装置を制御する制御方法であって、前記共振用チョークと前記共振用コンデンサの間に共振電流が流れ、前記共振用コンデンサの電圧が小さくなったときに、前記制御装置は前記主スイッチ素子を導通させることを特徴とする。
【0022】
本発明は上記のように構成されており、主コンデンサと、複数の主スイッチ素子と、複数のインダクタンス素子と、複数のダイオード素子とを有しており、各主スイッチ素子には、ダイオード素子がそれぞれ逆並列接続されている。
【0023】
また、各インダクタンス素子の一端は、主スイッチ素子及びダイオード素子を介して、主コンデンサの正電圧側と負電圧側とに接続され、各インダクタンス素子の他端は、電源から負荷に電力を供給するパワーラインに接続されるようになっている。
【0024】
そして、このアクティブフィルタ装置には、制御装置と、複数の共振用チョークと、複数の副スイッチ素子と、複数の共振用コンデンサを有しており、共振用コンデンサは各主スイッチ素子に並列接続され、また、各主スイッチ素子と各副スイッチ素子は、制御装置で制御されるように接続されている。
【0025】
更に、各インダクタンス素子の一端には、共振用チョークの一端がそれぞれ1個ずつ接続され、各共振用チョークの他端は、副スイッチ素子を介して、主コンデンサの正電圧側と負電圧側に接続されている。
【0026】
従って、主スイッチ素子を制御し、主コンデンサを充放電させられるので、アクティブフィルタ装置によって負荷変動による電流変動を吸収し、電源の負担を軽減させられるようになっている。
【0027】
その際、上記副スイッチ素子を導通させると、共振用チョークと共振用コンデンサの間に共振電流を流すことができる。共振用電流により、共振用コンデンサに現れる電圧が小さくなったときに主スイッチ素子を導通させると、主スイッチ素子の損失が小さくなる。
【0028】
また、一次巻線と、該一次巻線と磁気結合した二次巻線とを設け、副スイッチ素子とインダクタンス素子の間に、一次巻線をそれぞれ挿入し、一次巻線に流れる電流が変化し、二次巻線に誘起電圧が誘起されたときに、その誘起された電圧で、主コンデンサを充電できるように構成しておくと、共振コンデンサから放出される共振電流によって、主コンデンサを充電することが可能になる。
【0029】
二次巻線をセンタータップ型に構成し、整流器を設けておくと、二次巻線に誘起される電圧の極性よらずに主コンデンサを充電することができる。
【0030】
【発明の実施の形態】
本発明の実施形態を図面を参照して説明する。
図1の符号24は本発明のアクティブフィルタ装置であり、制御装置25を有している。
【0031】
制御装置25には、三相電源1と負荷3とを接続する三相パワーライン2のR相とT相に取り付けられた電流センサ4、5が接続されており、負荷3に流れる電流を検出できるようになっている。
【0032】
また、このアクティブフィルタ装置24は、コンデンサ19(三相パワーライン2のキャリア成分除去用)と、3個のインダクタンス素子91〜93と、6個のスイッチ装置10〜15及び副スイッチ素子37〜42と、1個の主コンデンサ22と、3個の共振用チョーク(共振用のインダクタンス素子)34〜36と、3個の一次巻線31a〜33a及び二次巻線31b〜33bとを有している。
【0033】
スイッチ装置10〜15のうち、3個のスイッチ装置10〜12の一端は主コンデンサ22の正極側に共通に接続され、他端はインダクタンス素子91〜93の一端にそれぞれ接続されている。
【0034】
他の3個のスイッチ装置13〜15の一端は、主コンデンサ22の負極側に共通に接続され、他端は、高電圧側のスイッチ装置10〜15とインダクタンス素子91〜93とが接続された部分にそれぞれ接続されている。
【0035】
スイッチ装置10〜15内には、主スイッチ素子10a〜15aとダイオード素子10b〜15bと、共振用コンデンサ10c〜15cとが1個ずつ設けられている。各ダイオード素子10b〜15bは、主スイッチ素子10a〜15aにそれぞれ逆並列接続されている。また、各共振用コンデンサ10c〜15cは、主スイッチ素子10a〜15a及びダイオード素子10b〜15bに対し、並列に接続されている。
【0036】
主スイッチ素子10a〜15aには、ここではIGBTが用いられており(電力用MOSFETやバイポーラトランジスタを用いてもよい。)、各スイッチ素子10a〜15aの高電圧側にダイオード素子10b〜15bのカソード側が接続され、低電圧側にアノード側が接続されている(逆並列接続)。
【0037】
主コンデンサ22の正極側に接続された3個のスイッチ装置10〜12では、各主スイッチ素子10a〜12aの高電圧側(各ダイオード素子10b〜12bのカソード側)が主コンデンサ22の正電圧側に共通に接続され、低電圧側(ダイオード素子10b〜12bのアノード側)がインダクタンス素子91〜93の一端にそれぞれ接続されている。
【0038】
主コンデンサ22の負極側に接続された3個のスイッチ装置13〜15では、各主スイッチ素子13a〜15aの低電圧側(各ダイオード素子13b〜15bのカソード側)が主コンデンサ22の負極側に共通に接続され、高電圧側(ダイオード素子10b〜12bのアノード側)が、インダクタンス素子91〜93の一端それぞれに接続されている。
【0039】
三相パワーライン2がR相、S相、T相で構成されているものとすると、各インダクタンス素子91〜93の他端は、それぞれR相、S相、T相に接続されている。
【0040】
他方、6個の副スイッチ素子37〜42のうち、3個の副スイッチ素子37〜39は、高電圧側が主コンデンサ22の正極側に共通に接続され、低電圧側は、共振用チョーク34〜36の一端にそれぞれ接続されている。
【0041】
他の3個の副スイッチ素子40〜42は低電圧側が主コンデンサ22の負極側に共通に接続され、高電圧側は、上記の副スイッチ素子37〜39と共振用チョーク34〜36とが接続された部分にそれぞれ接続されている。
【0042】
各共振用チョーク34〜36の他端は、一次巻線31a〜33aを介して、インダクタンス素子91〜93とスイッチ装置10〜15とが接続された部分にそれぞれ接続されている。
【0043】
各一次巻線31a〜33aは、二次巻線31b〜33bと互いに磁気結合した状態でトランス内部に設けられており、一次巻線31a〜33aに流れる電流が変化する際に、二次巻線31b〜33bに電圧が誘起されるように構成されている。
【0044】
各二次巻線31b〜33bはセンタータップ型の構成になっており、3つの出力端子のうち、二次巻線31b〜33bの中点は、主コンデンサ22の負極側に共通に接続されており、他の2個の端子はダイオード43〜48で構成される整流器に接続されている。
【0045】
各二次巻線31b〜33bの端子には、ダイオード43〜48のアノード側がそれぞれ接続されており、それらダイオード43〜48のカソード側は、主コンデンサ22の正極側に共通に接続されている。従って、各二次巻線31b〜33bに電圧が誘起されると、その電圧の極性に従ってダイオード43〜48が順バイアスされ、誘起された電圧の極性によらずに、主コンデンサ22を充電できるように構成されている。
【0046】
上記の主スイッチ素子10a〜15a及び副スイッチ素子37〜42は、制御装置25に接続されており、制御装置25によって導通と遮断が制御されるように構成されている。
【0047】
従って、このアクティブフィルタ装置24では、上記従来技術のアクティブフィルタ装置124と同様に、制御装置25が各主スイッチ素子10〜15を制御し、三相電源1によって主コンデンサ22を充放電させられるようになっている。
【0048】
また、制御装置25には、三相パワーライン2のR相及びT相に挿入されたセンサー4、5が接続されており、制御装置25が負荷変動を検出すると、下記のように主スイッチ素子10a〜15a及び副スイッチ素子37〜42を制御し、負荷変動を吸収するように構成されている。
【0049】
図2は、R相が正電圧、S相が負電圧になっており、1個の主スイッチ素子14aが導通しており、インダクタンス素子91に蓄積されたエネルギーが、R相に供給されている状態を示している。
【0050】
この状態では、インダクタンス素子91が電源として動作する結果、図中の矢示するように、
インダクタンス素子91の正電圧側→R相→負荷3→S相→インダクタンス素子92→主スイッチ素子14a→ダイオード素子13b→インダクタンス素子91の負電圧側
の順序で電流I1が流れる。
【0051】
このとき、インダクタンス素子91の負電圧が誘起されている側の端子は、主コンデンサ22の負極側の端子の電圧と略等しくなっている(正確には、主コンデンサ22の負電圧側の端子よりもダイオード素子13bの電圧降下分だけ低い電圧になっている)。従って、そのインダクタンス素子91の負電圧側と主コンデンサ22の正極側の間に接続された共振用コンデンサ10bは主コンデンサ22と略等しい電圧に充電されている。
【0052】
その状態で副スイッチ素子37が導通すると、主コンデンサ22から、図3の符号I2に示す電流がインダクタンス素子91に供給され始める。
【0053】
電流I2は一次巻線31aを流れ、二次巻線31bに電圧を誘起させ、主コンデンサ22を充電する。このアクティブフィルタ装置24では、一次巻線31a〜33aと、各一次巻線31a〜33aと磁気結合した二次巻線31b〜33bとは、巻線比が1:n(1<n)にされており、従って、一次巻線31a〜33aに生じた起電力の大きさと、二次巻線31b〜33bに誘起された起電力の大きさとは、1:nになるようにされている。
【0054】
二次巻線31b〜33bに電流が流れると、その二次巻線31b〜33bは、主コンデンサ22の電圧にクランプされる。
その結果、一次巻線31a〜33a側は、主コンデンサ22の電圧の1/n倍の電圧でクランプされる。
【0055】
共振用チョーク34及び一次巻線31aの直列接続回路の両端には、副スイッチ素子37の電圧降下を無視すると、主コンデンサ22の電圧E0が印加されており、従って、共振用チョーク34には、主コンデンサ22の電圧E0から一次巻線31に生じた電圧E0/nを差し引いた電圧(1−1/n)・E0が印加されることになる。
その結果、電流I2は、共振用チョーク34のインダクタンス値をLaとすると、(1−1/n)・E0/La の傾斜に従って増加することになる。
【0056】
この傾斜は、共振用チョーク34に、二次巻線31bと磁気結合した一次巻線31aを設けなかった場合よりも、E0/nの値の分だけ電流I2の増加率が少なくなっており、従って、主コンデンサ22の電圧値を低くしなくても、電流I2をゆっくり増加させることができる。
【0057】
図9に、アクティブフィルタ装置24内を流れる電流波形及び、内部に現れる電圧波形を示す。符号gは、副スイッチ素子37に流れる電流波形であり、この電流波形gは共振用チョーク34に流れる電流波形と共通している。
【0058】
また、符号hはインダクタンス素子91に流れる電流波形であり、この図9では、副スイッチ素子37が導通し、電流I2が流れ始める時刻が符号t0で示されている。
【0059】
時刻t0後、電流I2は上記の傾斜に従って増加する。そして、時刻t1に於いて主コンデンサ22がインダクタンス素子91に流れる電流の全部を供給するようになると、電流I1(インダクタンス素子91の正電圧側→R相→負荷3→S相→インダクタンス素子92→主スイッチ素子14a→ダイオード素子13b→インダクタンス素子91の負電圧側の順序で流れる電流)はゼロになる。
【0060】
ダイオード素子13bは、流れる電流がゼロになった後、逆バイアスされ、図4に示すように、主コンデンサ22から、共振用チョーク34及びインダクタンス素子91を介して、負荷3に電流I2が供給される。
【0061】
このように、ダイオード素子13bは電流が流れなくなった後、逆バイアスされるので、リカバリー特性の影響を受けず、また、ダイオード13bに起因するノイズが発生することもない。
【0062】
副スイッチ素子37が導通した状態では、電流I2が流れる共振用チョーク34と、スイッチ装置10内の共振用コンデンサ10cとの間で共振回路が形成され、副スイッチ素子37を流れる電流は、図5に示すように、主コンデンサ22と共振用コンデンサ10cから供給される電流I3の合計値になる。
また、副スイッチ素子37を流れた電流の一部は、コンデンサ13cを充電し、主コンデンサ22に戻る。
【0063】
次いで、共振用コンデンサ10cが完全に放電すると、インダクタンス素子34に逆起電力が生じ、インダクタンス素子34に蓄積されたエネルギーにより、図6の符号I4に示す電流が、主スイッチ素子10aに接続されたダイオード素子10bに瞬間的に流れる。図9の符号aは主スイッチ素子10aの駆動波形、符号eは副スイッチ素子37の駆動波形、符号cはその主スイッチ素子10aの電流波形、符号dは、主スイッチ素子10の両端の電圧波形を示している。
【0064】
ダイオード素子10bに電流I4が流れている間に主スイッチ素子10aが導通し、主スイッチ素子10aに順方向の電流が流れ始める(時刻t3)。
【0065】
このように、主スイッチ素子10aが導通する際に、その主スイッチ素子10aに並列接続された共振用コンデンサ10cが完全に放電しており、両端の電圧が小さい状態で、主スイッチ素子10aが導通するから、主スイッチ素子10aの電力損失は小さくなっている。
【0066】
主スイッチ素子10aに流れる電流が十分大きくなる時刻t4では、副スイッチ素子37に流れる電流はゼロになる。その状態で副スイッチ素子37を遮断させると、副スイッチ素子37には電力損失は生じない。
【0067】
その状態では、図7の電流I5に示すように、主コンデンサ22から主スイッチ素子10aを介して、負荷3に電流が供給される。その後、時刻t5で主スイッチ素子10aを遮断させると、順方向電流が流れるに連れ、共振用コンデンサ10cに電流が流れ込み、主スイッチ素子10aが充電され始め、その両端の電圧は徐々に上昇する。このため、主スイッチ素子10aの電圧は徐々に上昇するため、ロスが小さくて済む。
【0068】
共振用コンデンサ10cが充電されると、その電圧分だけ、共振用コンデンサ13cが放電する(図8)。主スイッチ素子10aに流れる電流と両端の電圧は、それぞれ元の状態に戻る。
【0069】
以上は、主コンデンサ22の正極側に接続された主及び副スイッチ素子10aに、37ついて説明したが、負極側に接続された主及び副スイッチ素子13a、40についても、同様に動作し、印加電圧が小さい状態でオンするようになっている。
【0070】
そして、インダクタンス素子91、93と三相パワーライン2の間には電流センサ7、8が挿入されている。制御装置25は、負荷3に流れる電流を三相パワーライン2に接続した電流センサ4、5で検出し、アクティブフィルタ装置24が供給又は吸収する電流をインダクタンス素子91、93側の電流センサ7、8で検出し、主及び副スイッチ素子10a〜15a、37〜42を制御し、高調波成分を吸収できるようになっている。
【0071】
また、3相パワーライン2のうち、R相に接続された主スイッチ素子10a及び副スイッチ素子37について説明したが、S相、T相に接続された主及び副スイッチ素子11a、12a、14a、15a、38、39、41、42についても、同様である。
【0072】
上記はセンタータップ型の二次巻線31b〜33bに対し、ダイオード43〜48を2個ずつ接続し、各二次巻線31b〜33bの電圧を全波整流したが、図10に示すように、各二次巻線31b〜33bを非センタータップ型にし、それぞれ4個のダイオード511〜514、521〜524、531〜534で構成されたダイオードブリッジ51〜53を接続し、全波整流して主コンデンサ22を充電するようにしてもよい。
【0073】
更にまた、3相交流電圧ではなく、通常の商用電源が供給される場合についても、同様のアクティブフィルタ装置を設けることができる。図11の符号24'は、そのアクティブフィルタ装置であり、図2のアクティブフィルタ装置24と同じ部材には同じ符号を付してある。
【0074】
また、上記アクティブフィルタ24、24'は、一次巻線31a〜33aと、各一次巻線31a〜33aと磁気結合した二次巻線31b〜33bを設け、二次巻線31b〜33bに生じた電圧で、主コンデンサ22を充電するようにしたが、必ずしも一次巻線31a〜33a及び二次巻線31b〜33bは必要ではない。要するに、主スイッチ素子に共振用コンデンサを並列接続させ、副スイッチ装置を導通させると、共振用コンデンサに共振用チョークが並列接続され、その間に共振電流を流し、主スイッチ素子両端の電圧が小さい状態で導通させるアクティブフィルタ装置であればよい。
【0075】
【発明の効果】
主スイッチ素子の損失が小さくなる。
主スイッチ素子が導通又は遮断するときのノイズ発生が少なくなる。
【図面の簡単な説明】
【図1】本発明のアクティブフィルタ装置の一例
【図2】アクティブフィルタ装置内を流れる電流を説明するための図
【図3】副スイッチ素子導通後のアクティブフィルタ装置内に流れる電流を説明するための図
【図4】ダイオード素子に流れる電流が停止した後のアクティブフィルタ装置内に流れる電流を説明するための図
【図5】アクティブフィルタ装置内を共振電流が流れている状態を説明するための図
【図6】インダクタンス素子のエネルギー放出により流れる電流を説明するための図
【図7】主スイッチ素子導通後のアクティブフィルタ装置内を流れる電流を説明するための図
【図8】共振用コンデンサの放電電流を説明するための図
【図9】そのタイミングチャート
【図10】ダイオードブリッジを用いた整流器
【図11】本発明のアクティブフィルタ装置の他の例
【図12】従来技術のアクティブフィルタ装置
【図13】従来技術のアクティブフィルタ装置の動作を説明するためのタイミングチャート
【符号の説明】
1…電源
2…パワーライン
3…負荷
22…主コンデンサ
1〜93…インダクタンス素子
10a〜15a…主スイッチ素子
10b〜15b…ダイオード素子
10c〜15c…共振用コンデンサ
24…アクティブフィルタ装置
25…制御装置
31a〜33a…一次巻線
31b〜33b…二次巻線
34〜36…共振用チョーク
37〜42…副スイッチ素子
43〜48、511〜514、521〜524、531〜534…整流器を構成するダイオード素子

Claims (5)

  1. 主コンデンサと、複数の主スイッチ素子と、複数のインダクタンス素子と、複数のダイオード素子とを有し、
    前記各主スイッチ素子には、前記ダイオード素子がそれぞれ逆並列接続され、
    前記各インダクタンス素子の一端は、前記主スイッチ素子及び前記ダイオード素子を介して、前記主コンデンサの正電圧側と負電圧側とに接続され、
    他端が、電源から負荷に電力を供給するパワーラインに接続されるように構成されたアクティブフィルタ装置であって、
    制御装置と、複数の共振用チョークと、複数の副スイッチ素子と、複数の共振用コンデンサを有し、
    前記共振用コンデンサは前記各主スイッチ素子に並列接続され、
    前記各主スイッチ素子と前記各副スイッチ素子は、前記制御装置で制御されるように接続され、
    前記各インダクタンス素子の一端に、前記共振用チョークの一端がそれぞれ1個ずつ接続され、各共振用チョークの他端は、前記副スイッチ素子を介して、前記主コンデンサの正電圧側と負電圧側に接続され
    一次巻線と、該一次巻線と磁気結合した二次巻線とを有し、
    前記副スイッチ素子と前記インダクタンス素子の間には、前記一次巻線がそれぞれ挿入され、
    前記二次巻線に誘起された電圧で、前記主コンデンサを充電できるように構成されたことを特徴とするアクティブフィルタ装置。
  2. 前記二次巻線に現れた電流を全波整流し、前記主コンデンサを充電するように構成されたことを特徴とする請求項記載のアクティブフィルタ。
  3. 前記二次巻線はセンタータップ型に構成され、整流器を介して前記主コンデンサに接続されたことを特徴とする請求項記載のアクティブフィルタ。
  4. 前記二次巻線にはダイオードブリッジ回路が設けられ、該ダイオードブリッジ回路を介して、前記主コンデンサを充電できるように構成されたことを特徴とする請求項記載のアクティブフィルタ。
  5. 請求項1乃至請求項のいずれか1項記載のアクティブフィルタ装置を制御する制御方法であって、
    前記共振用チョークと前記共振用コンデンサの間に共振電流が流れ、
    前記共振用コンデンサの電圧が小さくなったときに、前記制御装置は前記主スイッチ素子を導通させることを特徴とする制御方法。
JP25524498A 1998-09-09 1998-09-09 アクティブフィルタ装置 Expired - Fee Related JP3993704B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25524498A JP3993704B2 (ja) 1998-09-09 1998-09-09 アクティブフィルタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25524498A JP3993704B2 (ja) 1998-09-09 1998-09-09 アクティブフィルタ装置

Publications (2)

Publication Number Publication Date
JP2000092709A JP2000092709A (ja) 2000-03-31
JP3993704B2 true JP3993704B2 (ja) 2007-10-17

Family

ID=17276051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25524498A Expired - Fee Related JP3993704B2 (ja) 1998-09-09 1998-09-09 アクティブフィルタ装置

Country Status (1)

Country Link
JP (1) JP3993704B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008067427A (ja) * 2006-09-05 2008-03-21 Shindengen Electric Mfg Co Ltd 電力変換装置
JP7291523B2 (ja) * 2019-04-10 2023-06-15 キヤノンメディカルシステムズ株式会社 X線高電圧装置および力率改善回路

Also Published As

Publication number Publication date
JP2000092709A (ja) 2000-03-31

Similar Documents

Publication Publication Date Title
JP5065188B2 (ja) 直列共振型コンバータ
US10833594B2 (en) System and method of controlling a power converter having an LC tank coupled between a switching network and a transformer winding
US7005759B2 (en) Integrated converter having three-phase power factor correction
US6611444B2 (en) Zero voltage switching DC-DC converter
Lin et al. Analysis, design, and implementation of an active clamp forward converter with synchronous rectifier
EP1214771B1 (en) Voltage balancing in intermediate circuit capacitors
CA2086892C (en) Low loss snubber circuit with active recovery switch
US6256209B1 (en) AC to DC conversion arrangement
US6519164B1 (en) Single power stage AC/DC forward converter with power switch voltage clamping function
JP3981886B2 (ja) 整流回路
JP2002233150A (ja) 共振型dc−dcコンバータ
JPH10262380A (ja) 電流給電装置
JP2001333576A (ja) Dc/dcコンバータの制御方法
JP3993704B2 (ja) アクティブフィルタ装置
JP3159261B2 (ja) スナバ回路並びにそれを用いたスイッチング電源装置
KR100420964B1 (ko) 역률보상 단일단 컨버터
JP3656779B2 (ja) 直流−直流変換装置
US20020000923A1 (en) Switching power supply circuit
JP2002078323A (ja) 電源装置
KR101656021B1 (ko) 직렬공진형 컨버터
JP4096696B2 (ja) 整流装置
JP4365942B2 (ja) 電源装置
JP2861430B2 (ja) 整流回路
JP2000184710A (ja) トランス絶縁型dc−dcコンバータ
JP3466448B2 (ja) Dc−dcコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070412

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070727

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees