JP3984299B2 - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP3984299B2 JP3984299B2 JP50203699A JP50203699A JP3984299B2 JP 3984299 B2 JP3984299 B2 JP 3984299B2 JP 50203699 A JP50203699 A JP 50203699A JP 50203699 A JP50203699 A JP 50203699A JP 3984299 B2 JP3984299 B2 JP 3984299B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- data
- output
- boundary
- boundary scan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 title claims description 99
- 210000003888 boundary cell Anatomy 0.000 claims description 52
- 238000012545 processing Methods 0.000 claims description 27
- 238000012544 monitoring process Methods 0.000 description 51
- 238000012360 testing method Methods 0.000 description 34
- 238000010586 diagram Methods 0.000 description 13
- 238000012546 transfer Methods 0.000 description 13
- 210000004027 cell Anatomy 0.000 description 12
- 238000001514 detection method Methods 0.000 description 9
- 238000010998 test method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Communication Control (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
本発明は、バウンダリスキャン素子を介して端末器を制御する通信装置に関し、特に、端末器からの出力データを迅速に送信できる通信装置に関する。
発明の背景
プリント配線が形成された配線基板上に複数のICチップを配置した状態で、各ICチップと各プリント配線との接続が正しく行われているかどうか、各プリント配線が断線していないかどうかなどを検査する方法の1つとして、バウンダリスキャンテスト法が提案されている。
このバウンダリスキャンテスト法は、バウンダリスキャン素子が組み込まれた集積回路(ICチップ)に対して実行することができる。バウンダリスキャン素子とは、例えば、第4図に示すとおり、集積回路110の本来の機能を実現するための内部ロジック回路111の入出力端子と集積回路110の入力端子112及び出力端子113との間に個別に設けられた複数のバウンダリセル114と、バウンダリセル114へのデータの入出力を制御するためのTAPコントローラ(TAP回路)119と、テストデータを受信するためのTDI端子120と、テストデータを送信するためのTDO端子121と、クロック信号が入力されるTCK端子122と、TAPコントローラ119の動作モードを切換えるためのモード信号を受信するためのTMS端子123と、からなるものであり、更に、必要に応じて、バイパスレジスタ115、IDCODEレジスタ116、インストラクションレジスタ117或はリセット信号を受信するためのTRS端子124などが設けられたものである。なお、バイパスレジスタ115〜インストラクションレジスタ117は、バウンダリスキャンレジスタ(118)と呼ばれる。
各端子或は各端子において入出力される信号を詳細に説明にすれば、TDI(Test Data In)は、テストロジックに対して、命令やデータをシリアル入力する信号で、TCKの立ち上がりエッジでサンプリングされる。TDO(Test Data Out)は、テストロジックからのデータをシリアル出力する信号で、出力値の変更はTCKの立ち下がりエッジで行なう。TCK(Test Clock)は、テストロジックにクロックを供給する。シリアルテストデータ経路を、コンポーネント固有のシステムクロックと独立して使用できるようにする専用入力である。TMS(Test Mode Select)は、テスト動作を制御する信号で、TCKの立ち上がりエッジでサンプリングされる。この信号は、TAPコントローラがデコードする。TRST(Test Reset)は、TAPコントローラを非同期に初期化する負論理記号で、オプションである。
このようなバウンダリスキャン素子が組み込まれた集積回路110は、その動作状態およびこの集積回路110と外部機器との接続関係を、以下に述べる手順でテストすることができる。
まず、集積回路110の内部ロジック111の良否をチェックする場合には、集積回路110のTDI端子120にシリアルデータ(テストデータ)を入力しながら、これをシフトさせて、各入力端子112に対応する各バウンダリセル114にテストデータをセットする。この状態で、集積回路110を動作させた後、各出力端子113に対応する各バウンダリセル114にセットされているデータをシフトさせてTDO端子121から出力させ、これによって得られたシリアルデータ(テスト結果データ)と、この集積回路110に入力したテストデータとの対応関係に基づき、集積回路110の内部ロジック111が良好かどうかをテストする。
また、バウンダリスキャンテスト法は、バウンダリスキャン素子が組み込まれていれば、複数の集積回路に対しても実行することができる。
例えば、第5図に示すような基板126に搭載された複数の集積回路110に対しては、集積回路110自体のつとの他、集積回路110間のプリントパターンの断線等も併せてテストすることができる。
この場合、複数の集積回路110に組み込まれた各バウンダリスキャン素子は直列に接続される。具体的には、1つ目の集積回路110(図の左側)のTDO端子121と、2つの目の集積回路110(図の右側)のTDI端子120とを接続するとともに、ホストコンピュータ装置127などに設けられたバウンダリスキャンコントローラボード128の出力端子129と、1つ目の集積回路110のTDI端子120とを接続し、さらにバウンダリスキャンコントローラボード128の入力端子130と、2つ目の集積回路110のTDO端子121とを接続する。テストの手順は以下の通りである。
プリントパターンの断線、短絡等をテストする場合は、テストデータ作成ツール131などを使用してテストデータ(シリアルデータ)を作成し、これをバウンダリスキャンコントローラボード128の出力端子129から出力させ、1つ目の集積回路110のTDI端子120に入力させながらこれをシフトさせて、この集積回路110の各出力端子113に対応する各バウンダリセル114にテストデータをセットする。この状態で、第6図に示す如く1つ目の集積回路110に設けられている各出力端子113から、これら各バウンダリセル114に格納されているデータを出力させるとともに、システムバスなどを構成する各プリントパターン133を介して、2つ目の集積回路110の各入力端子112に入力させ、更に、これらの各入力端子112に対応する各バウンダリセル114に取り込ませる。
この後、これらの各集積回路110の各バウンダリセル114に格納されているデータをシフトさせて、バウンダリスキャンコントローラボード128の入力端子130で、これを取込みながら、テスト結果解析ツール132などを使用して、これを解析することにより、集積回路110間を接続するプリントパターン133などのテスト範囲135において、断線、短絡等がないかをテストすることができる。
次に、各集積回路110の内部ロジック111を検査する場合には、テストデータをバウンダリスキャンコントローラボード128の出力端子129から出力させ、1つ目の集積回路110のTDI端子120に入力させながらこれをシフトさせて、第8図に示す如くこの集積回路110の各入力端子112に対応する各バウンダリセル114にセットする。
次いで、この集積回路110を動作させて、これによって得られたデータを各出力端子113に対応する各バウンダリセル114に取り込ませた後、これらの各バウンダリセル114に格納されているデータをシフトさせて、1つの目の集積回路110のTDO端子121から出力させる。この時、バウンダリスキャンコントローラボード128によって、2つ目の集積回路110を、第7図に示す如くバイパス状態にすることにより、TDO端子121から出力されたデータを2つ目の集積回路110をバイパスさせて、バウンダリスキャンコントローラボード128の入力端子130で取込む。そして、テスト解析ツール132などを使用して、取り込んだデータを解析することにより、1つ目の集積回路110が正しく動作するかどうかをテストすることができる。
次に、2つ目の集積回路110を検査する場合には、同様に、バウンダリスキャンコントローラボード128によって、1つ目の集積回路110を、第7図に示す如くパイパス状態にした後、テストデータをバウンダリスキャンコントローラボード128の出力端子129から出力させ、1つ目の集積回路110をバイパスさせる。そして、テストデータを2つ目の集積回路110のTDI端子120に入力させながらシフトさせ、第8図に示す如くこの集積回路110の各入力端子112に対応する各バウンダリセル114にセットする。次いで、この集積回路110を動作させて、これによって得られたデータを各出力端子113に対応する各バウンダリセル114に取り込ませる。その後、各バウンダリセル114に格納されているデータをシフトさせて、TDO端子121から出力し、更に、バウンダリスキャンコントローラボード128の入力端子130で、これを取込む。そして、取り込んだデータをテスト結果解析ツール132などを使用して解析することにより、2つ目の集積回路110が正しく動作するかどうかをテストすることができる。
このように、バウンダリスキャン素子が組み込まれた集積回路110を使用している基板126であれば、バウンダリスキャンテスト法を実行することにより、各集積回路110自体の良否、集積回路110間の接続関係などをテストすることができる。
ところで、本発明者は、このようなバウンダリスキャン素子が組み込まれた集積回路を使用してセンサモジュールの基板などを構成したとき、通信用集積回路などを使用することなく、基板126上に搭載されている各集積回路に対し、20Mbps程度の速度で、シリアルデータの入出力を行なうことができることを発見した。
そして、バウンダリスキャン素子を応用して、通信デバイスなどを使用することなくホストコンピュータ装置等と通信を行なう通信装置を提案した。
第9図は、バウンダリスキャン素子を応用した通信装置の一例を示すブロック図である。
この図に示す通信装置140は、制御データの送出、検知データの収集などを行なう通信コントローラ装置141と、監視対象物の監視などを行なう複数のセンサ装置142a〜142cと、これらの各センサ装置142a〜142c毎に配置され、前記通信コントローラ装置141から出力される制御データを取り込んで、これを各センサ装置142a〜142cに供給する処理及びこれらの各センサ装置142a〜142cから出力される検知データなどを取り込んで、前記通信コントローラ装置141に供給する処理等を行なう複数のバウンダリスキャン素子143a〜143cと、これらの各バウンダリスキャン素子143a〜143cと前記通信コントローラ装置141とを接続する通信線144とを備えている。各バウンダリスキャン素子は、通信コントローラ装置141に直列に接続されている。具体的には、通信コントローラ装置141の出力端子141aは、バウンダリスキャン素子143aのTDI端子に、バウンダリスキャン素子143aのTDO端子は、次のバウンダリスキャン素子143bのTDI端子に、というように接続され、バウンダリスキャン素子143cのTDO端子は、通信コントローラ装置141の入力端子141bに接続される。
この通信装置140の作用は以下の通りである。
各バウンダリスキャン素子143a乃至cは、通信コントローラ装置141のTCK端子141dから送出されるクロック信号に同期して機能し、また、通信コントローラ装置141のTMS端子141cから送出されるTMS信号によって、各々のTAPコントローラの動作モードが切換えられる。
そして、ホストコンピュータ装置145からの指示に基づいて、各センサ装置142a〜142cを駆動する場合には、通信コントローラ装置141の出力端子141aから制御データ(シリアルデータ)を出力させて、これを各バウンダリスキャン素子143a〜143cに供給し、出力端子に対応したバウンダリセルにセットする。そして、セットされた制御データを出力端子から出力し、各バウンダリスキャン素子143a〜143cに対応する各センサ装置142a〜142cへ供給することによりこれらを駆動する。
また、ホストコンピュータ装置145からの指示に基いて、各センサ装置142a〜142cから検知データを収集する場合には、各センサ装置142a〜142cの検知データを、対応する各バウンダリスキャン素子143a〜143cの入力端子に対応したバウンダリセルに一旦セットする。そして、これらをTDO端子からシリアルデータとして出力させ、通信コントローラ装置141の入力端子141bでこれを取り込む。
このような通信装置140では、各バウンダリスキャン素子143a〜143cに制御データをセットする場合や各バウンダリスキャン素子143a〜143cから検知データを出力させる場合に、データ転送速度を最大で、20Mbpsとすることができ、従来の通信装置よりデータの高速転送を可能にしている。
しかしながら、上述した通信装置では、バウンダリスキャン素子に接続されたセンサ装置等の端末器の検知データが膨大な場合、例えば、映像信号等の場合は、転送速度の低下が否めず、バウンダリスキャン素子を通信素子に応用したことにより得られたデータの高速転送という効果が十分に発揮されない場合があった。
また、バウンダリスキャン素子はデジタル信号形式の情報しか入出力することができないため、アナログ信号形式の情報を取り込むことができないという問題があった。
発明の開示
本発明の目的は、端末器からのデータを高速に転送し得る通信装置を提供することにある。
また、本発明の他の目的は、端末器からのアナログ信号を高速に転送し得る通信装置を提供することにある。
本発明によれば、各入力端子及び出力端子に個別に割り当てられた複数のバウンダリセルと、当該バウンダリセルへのデータの入出力を制御するためのTAP回路と、前記バウンダリセルに与えるためのシリアルデータを入力するためのTDI端子と、前記バウンダリセルからのデータをシリアルデータとして出力するためのTDO端子と、クロック信号が入力されるTCK端子と、前記TAP回路の動作モードを切換えるためのモード信号が入力されるTMS端子と、を備えた複数のバウンダリスキャン素子と、各々の前記バウンダリスキャン素子に接続され、又は、これが組み込まれたICを有する複数の端末器と、前記バウンダリスキャン素子が直列に接続され、前記端末器を個別に制御するための制御データを前記バウンダリスキャン素子を介して送受信するための通信コントローラと、からなる通信装置であって、前記端末器が並列に接続され、当該端末器の出力データを前記通信コントローラへ送出するための一のデータ通信線を設けたことを特徴とする通信装置が提供される(請求項1)。
本発明では、前記通信コントローラが、前記バウンダリスキャン素子を介して制御データを前記端末器に送出することにより、これを制御する。そして、前記端末器によって得られたデータは、前記バウンダリスキャン素子を介さずに、前記データ通信線を通って直接前記通信コントローラに送出される。
従って、前記端末器の出力データが膨大なものであっても、高速なデータ転送が可能となり、また、前記出力データがアナログ信号であっても転送可能となる。
更に、当該出力データが送出されるデータ通信線は一本なので、装置の配線が簡略化されると共に、前記バウンダリスキャン素子は同期駆動されるので、各々の前記端末器を切換えて、その出力データを前記データ通信線に送出する場合に、前記出力データ間のタイムラグがほとんど無く、また、それらが混信することもない。
本発明において、前記端末器としては、各種のセンサ装置、例えば、監視カメラ装置等があり、前記出力データとは、当該センサ装置の検出データ、例えば、動映像信号や静止映像信号等がある。
前記制御データとは、前記端末器を制御するために当該端末器へ送出されるデータの他、当該端末器から返送される当該端末器の状態データ等も含まれる。
前記バウンダリスキャン素子は、独立した単独のパッケージの他、他のICに内蔵された場合も含むものである。また、前記入力端子及び出力端子とは、前記バウンダリスキャン素子が独立のパッケージの場合は、その入力端子及び出力端子を意味し、他のICに内蔵された場合は、そのICの入力端子及び出力端子を意味する。そして、前記出力端子は、前記端末器の入力端子に、前記入力端子は、前記端末器の出力端子に、それぞれ接続され、これにより前記バウンダリセルのデータが当該端末器に出力され、また、逆に前記バウンダリセルへデータが入力される。
また、本発明によれば、上述した通信装置において、前記出力データがアナログ信号であり、かつ、前記出力データを処理するためのアナログ信号処理器を前記通信コントロールと前記通信線との間に設けることもできる。この発明では、前記アナログ信号処理器を設けたので、前記通信コントローラの負担を軽減し、アナログ信号の処理を迅速に行うことができる。
更に、また、本発明によれば、前記バウンダリセルが、前記入力端子に個別に割り当てられ、かつ、直列に接続された複数の入力端子側バウンダリセルと、前記出力端子に個別に割り当てられ、かつ、直列に接続された複数の出力端子側バウンダリセルと、からなり、更に、前記入力端子側バウンダリセル及び前記出力端子側バウンダリセルは、それぞれ前記TDI端子と前記TDO端子との間に並列に接続された上述した通信装置が提供される(請求項2)。
この発明では、従来のように全てのバウンダリセルを直列に連結せず、入力端子に割り当てられた前記入力端子側バウンダリセルと、出力端子に割り当てられた前記出力端子側バウンダリセルと、に分け、それぞれを前記TDI端子と前記TDO端子との間に並列に接続したものである。従って、例えば、前記TDI端子からのデータを前記出力側バウンダリセルにセットする場合に、前記入力端子側バウンダリセルを介さずに、前記出力側バウンダリセルに直接転送することができ、前記バウンダリスキャン素子と、前記通信コントローラ或は前記端末器との間のデータの高速転送を一層図ることができる。
【図面の簡単な説明】
第1図は、本発明の通信装置の第1形態を示すブロック図である。
第2図は、本発明の通信装置の第2形態を示すブロック図である。
第3図は、第2図におけるバウンダリスキャン素子11a乃至11cのブロック図である。
第4図は、従来のバウンダリスキャン素子のブロック図である。
第5図は、第4図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示すブロック図である。
第6図は、第4図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第7図は、第4図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第8図は、第4図に示すバウンダリスキャン素子を使用したバウンダリスキャンテスト例を示す模式図である。
第9図は、バウンダリスキャン素子を応用した従来の通信装置の一例を示すブロック図である。
発明を実施するための最良の形態
《第1形態の構成》
第1図は本発明の通信装置の第1形態を示すブロック図である。
この図に示す通信装置1aは、複数のバウンダリスキャン素子4a〜4cと、ラッチ回路5a〜5cを介して、各々のバウンダリスキャン素子4a〜4cに接続された監視カメラ装置(端末器)6a〜6cと、バウンダリスキャン素子4a〜4cを介して、監視カメラ装置6a〜6cを制御するための通信コントローラ装置3と、監視カメラ装置6a〜6cの映像信号が送出される一のアナログ通信線(データ通信線)10と、アナログ通信線10から送出される映像信号を受け取るアナログ信号処理装置7と、を備え、更に、通信コントローラ装置3には操作スイッチ装置2が接続され、また、アナログ信号処理装置7には、監視カメラ装置6a〜6cから出力された映像信号を表示するためのモニタ装置8が接続される。
バウンダリスキャン素子4a〜4cは、第4図に示したものと同様の構成のものであり、通信コントローラ装置3に直列に接続されている。具体的には、通信コントローラ装置3の出力端子3aが、バウンダリスキャン素子4cのTDI端子と接続され、バウンダリスキャン素子4cのTDO端子は、次のバウンダリスキャン素子4bのTDI端子と接続され、同様にバウンダリスキャン素子4bのTDO端子は、バウンダリスキャン素子4aのTDI端子と接続される。そして、最後に、バウンダリスキャン素子4aのTDO端子は、通信コントローラ装置3の入力端子3bに接続される。従って、バウンダリスキャン素子4a〜4cに与えられるデータ或はバウンダリスキャン素子4a〜4cから出力されるデータは、常に、バウンダリスキャン素子4cから4aの方向に向かって転送される。
また、各バウンダリスキャン素子4a〜4cのTCK端子或はTMS端子には、通信コントローラ装置3からのクロック信号或はモード信号がそれぞれ供給され、これにより、各バウンダリスキャン素子4a〜4cは同期して機能する。
バウンダリスキャン素子4a〜4cの入力端子及び出力端子(図示せず)は、対応するラッチ回路5a〜5cにそれぞれ接続されており、バウンダリセルにセットされた制御データがラッチ回路5a〜5cを介して対応する監視カメラ装置6a〜6cに出力され、また、監視カメラ装置6a〜6cの状態データ、例えば監視動作を行なっているかどうかを示すデータ、どの方向を監視しているのかを示すデータ、撮影レンズの倍率を示すデータ等がラッチ回路5a〜5cを介してバウンダリセルに入力される。
監視カメラ装置6a〜6cは、監視対象物に対応する位置に配置され、対応するラッチ回路5a〜5cから出力される制御データに応じて、撮影方向、撮影レンズ倍率などを切替ながら、監視対象物の撮影を行なうと共に、撮影の条件等を状態データとして対応するラッチ回路5a〜5cに返送するものである。また、監視カメラ装置6a〜6cは、撮影により得た映像信号を、ラッチ回路5a〜5cを介さずにアナログ通信線10に直接送出する。
通信コントローラ装置3は、ハードウェア回路やマイクロプロセッサ回路などを備えており、操作スイッチ装置2から出力される選択指示データに応じて、各バウンダリスキャン素子4a〜4cに制御データを送出し監視カメラ装置6a〜6cを制御する。また、各バウンダリスキャン素子4a〜4cから状態データを受け取り、これを解析して監視カメラ装置6a〜6cが正常に機能しているかどうか等をチェックする。更に、操作スイッチ装置2から出力される選択指示データに応じて、アナログ信号処理装置7を制御し、アナログ通信線10から送出された映像信号をモニタ装置8に表示させる。
アナログ通信線10は、同軸ケーブル等によって構成されており、前記アナログ信号処理装置7のアナログ信号入力端子と各監視カメラ装置6a〜6cのアナログ信号出力端子と、並列に接続されたものである。そして、前記各監視カメラ装置6a〜6cのいずれか1つから出力される映像信号を取り込んで、これをアナログ信号処理装置7のアナログ信号入力端子に送出する。
アナログ信号処理装置7は、映像信号を取り込むアナログ信号入力回路と、このアナログ信号入力回路によって取り込まれた映像信号に対し、指定された画像処理を施すアナログ信号処理回路と、このアナログ信号処理回路によって画像処理された映像信号をアナログ信号形式またはデジタル信号形式で出力する映像信号出力回路と、前記通信コントローラ装置3からの動作指示信号に基づき、これらの回路を制御する制御回路等からなる。
このアナログ信号処理装置7は、前記通信コントローラ装置3から出力される命令に従って、アナログ通信線10を介して供給される映像信号を取り込むとともに、この映像信号に対し、前記通信コントローラ装置3から供給される各監視カメラ装置6a〜6cの状態判定結果などを重ね合わせた後、これをアナログ信号形式またはデジタル信号形式のうち指定された信号形式で、モニタ装置8に供給する。
操作スイッチ装置2は、複数の押し釦スイッチなどを備えており、各押し釦スイッチの操作内容に応じて、監視カメラ装置6a〜6cなどを選択する選択指示データなどを生成し、これを前記通信コントローラ装置3に供給する。ユーザは、この操作スイッチ装置2を操作することにより通信装置1aに各処理を実行させることができる。
モニタ装置8は、監視対象物の映像を表示するのに必要な表示容量を持つCRT装置、液晶表示装置等によって構成されており、前記アナログ信号処理装置7から出力されるアナログ信号形式の映像信号又はデジタル信号形式の映像信号を取り込んで、この映像信号で示される映像を表示する。
《第1形態の動作》
次に、第1図に示すブロック図を参照しながら、通信装置1aの動作について詳細に説明する。通信装置1aは、手動切換えによって、所望のいずれかの監視カメラ装置6a〜6cの映像等を表示させること、及び、自動切換えによって、各監視カメラ装置6a〜6cの映像等を順番に表示させること、ができる。
<監視カメラ装置6a〜6cの手動切換動作>
操作スイッチ装置2から手動選択指示データが通信コントローラ装置3へ送出されると、当該手動選択指示データで指定されたいずれかの監視カメラ装置6a〜6cをオン状態とし、かつ、他の監視カメラ装置6a〜6cをオフ状態にするのに必要な制御データが通信コントローラ装置3によって作成される。そして、この制御データが通信線9上に送出されて、各バウンダリスキャン素子4a〜4cの出力側のバウンダリセルにセットされる。
同時に、通信コントローラ装置3からアナログ信号処理装置7へ、映像信号の取り込み指令を示す動作指示信号が出力され、アナログ信号処理装置7によって映像信号の取込み動作が可能な状態となる。
次に、通信コントローラ装置3のTMS端子3cから制御データの出力指令を示すモード信号が出力されると、各バウンダリスキャン素子4a〜4cの出力側のバウンダリセルにセットされていた制御データが対応するラッチ回路5a〜5cに出力され、更に、各監視カメラ装置6a〜6cへ送出される。各監視カメラ装置6a〜6cは受け取った制御データの内容により、信号出力許可が出た否かを認識し、いずれか1つの監視カメラ装置、例えば監視カメラ装置6cだけが映像信号をアナログ通信線10上に送出する。送出された映像信号は、アナログ信号処理装置7に取り込まれ、更に、モニタ装置8上にその映像信号に応じた映像が表示される。
その後、操作スイッチ装置2が操作されなければ、監視カメラ装置6a〜6cは、その状態を維持し、他の監視カメラ装置6a又は6bが選択されれば、手動選択指示データが新たに作成され、上述した手順で選択されたいずれかの監視カメラ装置6a〜6cの映像がモニタ8上に表示される。
<監視カメラ装置6a〜6cの自動切換動作>
操作スイッチ装置2から自動選択指示データが通信コントローラ装置3へ送出されると、いずれかの監視カメラ装置6a〜6cをオン状態とし、かつ、他の監視カメラ装置6a〜6cをオフ状態にするのに必要な制御データが通信コントローラ装置3によって作成される。その後、上述した主導切換動作の場合と同様の処理を経て、選択された監視カメラ装置、例えば6aの映像がモニタ8上に表示される。
そして、予め設定されている一定の時間が経過すると、始めに選択された監視カメラ装置6aの次の監視カメラ装置6bをオン状態、他の監視カメラ装置6a、6cをオフ状態にするのに必要な制御データが通信コントローラ装置3によって、作成される。この制御データは通信線9上に送出され、上述した場合と同様な処理を経て、監視カメラ装置6bの映像がモニタ8上に表示される。
以下、予め設定されている一定の時間が経過する毎に、上述した各監視カメラ装置6a〜6cの選択動作がサイクリックに繰り返されて、各監視カメラ装置6a〜6cで得られた映像がモニタ装置8上に、順次、表示される。
<監視カメラ装置6a〜6cの状態検出動作>
なお、上述した各監視カメラ装置6a〜6cの手動・自動切換の映像取込み動作、或は、映像の表示動作と並行して、各監視カメラ装置6a〜6cからは、動作状態などを示す状態データが出力される。この状態データは、対応するラッチ回路5a〜5cにラッチされた後、各バウンダリスキャン素子4a〜4cの入力端子に送出され、バウンダリセルにセットされる。
そして、通信コントローラ装置3のTMS端子3cから読み出し指令を示すTMS信号が出力されると、バウンダリセルにセットされた状態データがTDO端子からシリアルに転送されて、通信コントローラ装置3の入力端子3bに供給される。
通信コントローラ装置3は、受け取った状態データを解析し、各監視カメラ装置6a〜6cの撮影条件や、前記各監視カメラ装置6a〜6cが正常に動作しているかどうか、あるいは、通信線9などが断線していないかどうかなどを判定する。これらの各検知結果、各判定結果は、アナログ信号処理装置7を介して、モニタ装置8上に表示することもできる。
《第1形態の効果》
以上述べてきたように、本発明の第1形態では、監視カメラ装置6a〜6cから送出される映像信号を、バウンダリスキャン素子4a〜4cを介さずに、アナログ通信線10を介して直接アナログ信号処理装置7に送出するようにしたので、バウンダリスキャン素子4a〜4cを用いたことによるデータの高速転送という効果を損なうことがなく、映像信号の高速転送及び処理が可能となる。また、1本のアナログ通信線10により、複数の監視カメラ装置6a〜6cの映像信号を送出できるので、配線が簡単であると共に、バウンダリスキャン素子4a〜4cが同期して機能するので、監視カメラ装置6a〜6cの切換時の映像信号のタイムラグや、混信がない。
《第2形態の構成》
第2図は本発明による通信装置の第2形態を示すブロック図である。
この図に示す通信装置1bが第1図に示す通信装置1aと異なる点は、第4図に示した構成のバウンダリスキャン素子に代えて、特別に設計したバウンダリスキャン素子11a〜11cを使用したことにあり、これによって制御データ等の転送を高速化したものである。その他の構成及び機能は通信装置1aと同様のものであり、対応する構成には第2図において同じ符号が付されている。以下、バウンダリスキャン素子11a〜11cについて具体的に説明する。
第3図に示すように、バウンダリスキャン素子11a〜11cは、単独のパッケージとしてチップ匡体12に内蔵されており、第4図に示したバウンダリスキャン素子と同様に、バウンダリセル19及び20と、バウンダリセル19及び20へのデータの入出力を制御するためのTAPコントローラ25と、シリアルデータを受信するためのTDI端子14と、シリアルデータを送信するためのTDO端子15と、クロック信号が入力されるTCK端子17と、TAPコントローラ25の動作モードを切換えるためのモード信号を受信するためのTMS端子16と、を備え、更に、必要に応じて、バイパスレジスタ21、IDCODEレジスタ22、インストラクションレジスタ23等(バウンダリスキャンレジスタ24)等が設けられたものである。
但し、第3図のバウンダリスキャン素子11a〜11cは、バウンダリセル19及び20の全て直列に接続されておらず、チップ匡体12の外部に設けられた出力端子18及び入力端子13にそれぞれ対応した出力セル(出力側バウンダリセル)20と入力セル(入力側バウンダリセル)19とに区分けされている。そして、入力セル19及び出力セル20は、それぞれ直列に接続され、かつ、TDI端子14とTDO端子15との間に並列に接続されている。
そして、バウンダリスキャン素子11a〜11cは、特別な動作として、各入力セル19または各出力セル20のいずれか一方のみを動作状態にし、他方を非動作状態にするモードを有する。
これにより、各入力セル19側が動作状態にされているときには、各入力端子13を介して各入力セル19に取り込まれた状態データ等は、従来のように出力セル20を通してシフトすることなく、直接TDO端子15から出力することができる。
また、各出力セル20側が動作状態にされているときには、TDI端子14に入力された制御データ等は、従来のように入力セル19を通してシフトすることなく、直接各出力セル20にシフト及びセットして、各出力端子18から外部に出力することができる。
このようなバウンダリスキャン素子11a〜11cにより構成された通信装置1bは、上述したバウンダリスキャン素子11a〜11c固有の動作モードを用いることにより、上述した通信装置1aと比較して、通信コントローラ装置3と各バウンダリスキャン素子11a〜11cとの間のデータ転送がより高速化される。
《他の形態》
なお、上述した第1、第2形態においては、各監視カメラ装置6a〜6cからアナログ信号形式の映像信号を出力させ、これをアナログ通信線10を介し、アナログ信号処理装置7に入力するようにしているが、各監視カメラ装置6a〜6cからデジタル信号形式の映像信号を出力させ、これをデジタル通信線(または、バス、光ファイバーケーブルなど)を介し、デジタル信号処理装置に入力するようにしてもよい。
また、上述した第1、第2形態においては、通信装置1a及び1bの端末器として、監視カメラ装置6a〜6cを制御するようにしているが、他の端末器、例えば監視対象物の物理量を測定する測定装置、分散配置された各コンピュータ装置などを制御して、これらの各測定装置、各コンピュータ装置から出力される測定結果、処理結果などを収集するようにしてもよい。
Claims (2)
- 各入力端子及び出力端子に個別に割り当てられた複数のバウンダリセルと、当該バウンダリセルへのデータの入出力を制御するためのTAP回路と、前記バウンダリセルに与えるためのシリアルデータを入力するためのTDI端子と、前記バウンダリセルからのデータをシリアルデータとして出力するためのTDO端子と、クロック信号が入力されるTCK端子と、前記TAP回路の動作モードを切換えるためのモード信号が入力されるTMS端子と、を備えた複数のバウンダリスキャン素子と、
各々の前記バウンダリスキャン素子に接続され、又は、これが組み込まれたICを有する複数の端末器と、
前記バウンダリスキャン素子が直列に接続され、前記端末器を個別に制御するための制御データを前記バウンダリスキャン素子を介して送受信するための通信コントローラと、からなる通信装置であって、
前記端末器が並列に接続され、当該端末器の出力データを前記通信コントローラへ送出するための一のデータ通信線を設け、
前記出力データがアナログ信号であり、かつ、前記出力データを処理するためのアナログ信号処理器を前記コントローラと前記通信線との間に設けたことを特徴とする通信装置。 - 前記バウンダリセルが、前記入力端子に個別に割り当てられ、かつ、直列に接続された複数の入力端子側バウンダリセルと、前記出力端子に個別に割り当てられ、かつ、直列に接続された複数の出力端子側バウンダリセルと、からなり、更に、前記入力端子側バウンダリセル及び前記出力端子側バウンダリセルは、それぞれ前記TDI端子と前記TDO端子との間に並列に接続されたことを特徴とする請求項1記載の通信装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14380997 | 1997-06-02 | ||
PCT/JP1998/002356 WO1998055925A1 (fr) | 1997-06-02 | 1998-05-28 | Equipement de communication |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3984299B2 true JP3984299B2 (ja) | 2007-10-03 |
Family
ID=15347485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50203699A Expired - Lifetime JP3984299B2 (ja) | 1997-06-02 | 1998-05-28 | 通信装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6591387B1 (ja) |
EP (1) | EP0987631B1 (ja) |
JP (1) | JP3984299B2 (ja) |
KR (1) | KR100316001B1 (ja) |
CA (1) | CA2291692C (ja) |
DE (1) | DE69831866T2 (ja) |
WO (1) | WO1998055925A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3401523B2 (ja) * | 1999-01-11 | 2003-04-28 | デュアキシズ株式会社 | 通信素子及びこれを用いた通信装置 |
DE69916990T2 (de) * | 1999-01-11 | 2005-04-21 | Koken Co | Fehlertolerantes Rechnersystem |
US20100138181A1 (en) * | 2006-11-29 | 2010-06-03 | Duaxes Corporation | Testing apparatus |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6468843A (en) * | 1987-09-10 | 1989-03-14 | Matsushita Electric Ind Co Ltd | Test mode setting circuit |
US4989209A (en) * | 1989-03-24 | 1991-01-29 | Motorola, Inc. | Method and apparatus for testing high pin count integrated circuits |
EP0470803B1 (en) * | 1990-08-06 | 1997-06-18 | Texas Instruments Incorporated | Event qualified test architecture |
JPH04281691A (ja) * | 1991-03-11 | 1992-10-07 | Sony Corp | デジタル信号処理回路の自己診断装置 |
US5400345A (en) | 1992-03-06 | 1995-03-21 | Pitney Bowes Inc. | Communications system to boundary-scan logic interface |
JPH05273311A (ja) * | 1992-03-24 | 1993-10-22 | Nec Corp | 論理集積回路 |
US5450415A (en) * | 1992-11-25 | 1995-09-12 | Matsushita Electric Industrial Co., Ltd. | Boundary scan cell circuit and boundary scan test circuit |
JPH06300821A (ja) * | 1993-04-14 | 1994-10-28 | Nec Corp | コントローラ内蔵のlsi |
JPH08233904A (ja) * | 1995-02-27 | 1996-09-13 | Nec Eng Ltd | バウンダリスキャン回路 |
US5487074A (en) * | 1995-03-20 | 1996-01-23 | Cray Research, Inc. | Boundary scan testing using clocked signal |
-
1998
- 1998-05-28 DE DE69831866T patent/DE69831866T2/de not_active Expired - Fee Related
- 1998-05-28 CA CA002291692A patent/CA2291692C/en not_active Expired - Fee Related
- 1998-05-28 JP JP50203699A patent/JP3984299B2/ja not_active Expired - Lifetime
- 1998-05-28 US US09/424,452 patent/US6591387B1/en not_active Expired - Fee Related
- 1998-05-28 EP EP98921861A patent/EP0987631B1/en not_active Expired - Lifetime
- 1998-05-28 WO PCT/JP1998/002356 patent/WO1998055925A1/ja active IP Right Grant
- 1998-05-28 KR KR1019997010991A patent/KR100316001B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE69831866D1 (de) | 2006-02-23 |
WO1998055925A1 (fr) | 1998-12-10 |
US6591387B1 (en) | 2003-07-08 |
CA2291692C (en) | 2003-05-20 |
KR100316001B1 (ko) | 2001-12-12 |
EP0987631B1 (en) | 2005-10-12 |
DE69831866T2 (de) | 2006-07-13 |
EP0987631A1 (en) | 2000-03-22 |
CA2291692A1 (en) | 1998-12-10 |
KR20010013017A (ko) | 2001-02-26 |
EP0987631A4 (en) | 2002-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4012577B2 (ja) | バウンダリスキャン素子及びこれを用いた通信装置 | |
JP3984299B2 (ja) | 通信装置 | |
KR100335354B1 (ko) | 통신 소자 및 이것을 사용한 통신 장치 | |
KR100377704B1 (ko) | 웨이퍼프로버의원격조작시스템 | |
JP3749318B2 (ja) | ウェハプローバの遠隔操作システム | |
JP3005622B2 (ja) | 通信システム | |
KR100719097B1 (ko) | 카메라 배열 방식 영상 취득 시스템 | |
KR20240059116A (ko) | 피시험 장치를 테스트하는 장치 및 시스템 | |
US20050204221A1 (en) | Apparatus and method for exchanging non-JTAG signals with a core processor during selected JTAG modes | |
KR100870939B1 (ko) | 통합 항해 시스템의 밝기 및 색상 제어모듈 검사장치 및방법 | |
CN116567197A (zh) | 用于检测图像模块的继电器板组件及其检测*** | |
JP2001051019A (ja) | バウンダリスキャンセル回路 | |
JPH04105077A (ja) | Lsi回路方式 | |
KR960035027A (ko) | 다기능 자동검사 조정시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041007 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070706 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |