JP3972369B2 - ボールグリッドアレイ実装構造 - Google Patents

ボールグリッドアレイ実装構造 Download PDF

Info

Publication number
JP3972369B2
JP3972369B2 JP2004110933A JP2004110933A JP3972369B2 JP 3972369 B2 JP3972369 B2 JP 3972369B2 JP 2004110933 A JP2004110933 A JP 2004110933A JP 2004110933 A JP2004110933 A JP 2004110933A JP 3972369 B2 JP3972369 B2 JP 3972369B2
Authority
JP
Japan
Prior art keywords
wiring board
region
ball grid
grid array
mounting member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004110933A
Other languages
English (en)
Other versions
JP2005294727A (ja
Inventor
祥治 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2004110933A priority Critical patent/JP3972369B2/ja
Priority to US11/099,088 priority patent/US7579693B2/en
Publication of JP2005294727A publication Critical patent/JP2005294727A/ja
Application granted granted Critical
Publication of JP3972369B2 publication Critical patent/JP3972369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10598—Means for fastening a component, a casing or a heat sink whereby a pressure is exerted on the component towards the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、ボールグリッドアレイ実装構造、特にボールグリッドアレイを搭載した配線基板を筐体などの取付部材に複数箇所でビス止めする場合に好適に用い得るボールグリッドアレイ実装構造に関する。
ボールグリッドアレイ（以下「ＢＧＡ」という）は、その下面に配列された端子とソルダーボールとを備えていて、配線基板に実装するときにはソルダーボールを溶融させることによって上記端子と配線基板の導体パターンとを接続する。このため、ＢＧＡを搭載した配線基板がいびつな反り変形を起こしたりすると、ＢＧＡが配線基板から浮き上がって上記端子と上記導体パターンとの接続箇所が剥離したり破壊したりするおそれがある。配線基板の反り変形によるＢＧＡの浮き上がりが生じる原因としては、配線基板自体にもともと反り変形が発生しているということのほか、配線基板を筐体などの取付部材にビス止めして取り付けたときに発生するいびつな歪みなどがあり、前者は配線基板の製作精度などを高めることによって対処すべきであるけれども、後者については配線基板の製作精度を高めることによっては必ずしも対処しきれない。
配線基板を筐体などの取付部材にビス止めして取り付けたときに発生するいびつな歪みが原因となる場合の配線基板からのＢＧＡの浮き上がりを図３〜図５に示した従来例を参照して説明する。
図３（Ａ）は従来のボールグリッドアレイ実装構造を示した概略平面図、同（Ｂ）は同（Ａ）の概略ＶＩＢ矢視図、同（Ｃ）は同（Ａ）の概略ＶＩＣ矢視図である。また、図４は図３の要部の拡大図、図５は図３の配線基板１を筐体などの取付部材５にビス止めした場合のビス止め箇所Ｐの拡大断面図である。
従来のボールグリッドアレイ実装構造では、図３のようにたとえば矩形の配線基板１の縦方向ａ及び横方向ｂの中央部又はその近傍箇所にＢＧＡ２が搭載されている。これに対し、４箇所のビス止め用のビス挿通孔１２が、配線基板１の板面上に想定した仮想矩形輪郭線Ｌ１の各コーナに位置していると共に、配線基板１の全体が、４箇所のビス止め箇所Ｐに位置しているビス挿通孔１２…の全部によって取り囲まれた矩形の第１領域Ｚ１とその第１領域Ｚ１の横方向ｂの一側に位置するスペースＳによって形成される第２領域Ｚ２とに区画されていて、ＢＧＡ２の搭載箇所の全体が第１領域Ｚ１に含まれている。一方、図３又は図４のように、配線基板１の裏面の各ビス挿通孔１２の周囲複数箇所には、ビス止めによって取付部材５に備わっているグランド接続面（後述する）に圧接されるグランド電極としての半田盛り部１３が形成されている。そして、配線基板１を取付部材５に取り付けた状態では、図５のように、ビス挿通孔１２に挿通された取付ビス１４が取付部材５のねじ孔５１にねじ込まれていると共に、この取付ビス１４の締付け作用によってグランド電極としての上記半田盛り部１３が取付部材５に備わっているグランド接続面５２に圧接されていて、半田盛り部１３とグランド接続面５２との圧接によって配線基板１の接地安定性が強化されている。なお、図５に示した取付部材５は、筐体としての外郭ケーシングと接地される板金製のシャーシとに分割されているけれども、この取付部材５が板金製の筐体だけによって形成されていることもあり得る。
このように、配線基板１が４箇所で取付部材５にビス止めされていると、４箇所のビス止め箇所Ｐに加わる取付ビス１４の締付け荷重の影響が配線基板１に及び、その配線基板１がそれ自体に反り変形を有しないように高精度に製作されていたとしても、それら４箇所のビス止め箇所Ｐによって規定される第１領域Ｚ１で反り変形することがあり、そのために配線基板１が第１領域Ｚ１でたとえば互いに直行する２方向でいびつに歪むという状況が起こり得る。そして、配線基板１が第１領域Ｚ１でいびつな反り変形を起こすと、その第１領域Ｚ１に搭載されているＢＧＡ２に配線基板１からの浮き上がりが発生する。図３（Ｂ）及び同（Ｃ）には、配線基板１が第１領域Ｚ１で互いに直行する２方向でいびつに歪んで反り変形を起こした状態を説明的に例示してある。同図のように、上記したＢＧＡ２の浮き上がりが生じると、配線基板１とＢＧＡ２との重なり箇所イに隙間が発生し、ＢＧＡ２側の端子と配線基板１側の導体パターンとの接続箇所が剥離したり破壊したりするおそれがある。
配線基板１が第１領域Ｚ１でいびつな反り変形を起こしていることに起因して起こるＢＧＡ２の浮き上がりは、上記した配線基板１のように４箇所のビス挿通孔１３…のそれぞれの周囲にグランド電極としての半田盛り部１３が形成されているものでは、それらの半田盛り部１３の盛上がり高さのばらつきなどに起因していっそう顕著に発生することになる。
ところが、上記の状況で配線基板１がいびつに反り変形した場合の反り幅やＢＧＡ２が配線基板１から浮き上がった場合の浮上がり幅は極小であることなどのために、その浮き上がりを肉眼による目視によって発見することには困難があり、その結果として、ＢＧＡ２が接続不良を生じている不良基板が発生するという問題があった。
一方、従来より、配線基板を補強してその反り変形を抑制する技術が提案されている（特許文献１、特許文献２参照）。また、配線基板に反り変形が生じていることを検出するための硬質ガラス体を配線基板上のＢＧＡ搭載箇所の周囲に配備するという技術も提案されている（特許文献３参照）。
特開２０００−５８７０３号公報 特開平１１−１６３０４３号公報 特開平１０−２５６６９３号公報
本発明は以上の状況の下でなされたものであり、配線基板のビス止め箇所やＢＧＡの搭載箇所のレイアウトに工夫を講じることによって、配線基板のいびつな反り変形を許容した上で、配線基板からのＢＧＡの浮き上がりを抑制して不良基板の発生量を減少させることが可能なボールグリッドアレイ実装構造を提供することを目的とする。
また、本発明は、配線基板のグランド電極としての半田盛り部をビス止め箇所で取付部材のグランド接続面に圧接させることによって配線基板の接地安定性を強化するという対策を講じた場合でも、配線基板からのＢＧＡの浮き上がりが抑制されて不良基板の発生量を減少させることのできるボールグリッドアレイ実装構造を提供することを目的とする。
さらに、本発明は、従来のボールグリッドアレイ実装構造に比べても部品点数や作業工数を増大せず、ＢＧＡの浮き上がりによる接続不良を抑制して不良基板の発生量を減少させることの可能なボールグリッドアレイ実装構造を提供することを目的とする。
本発明に係るボールグリッドアレイ実装構造は、取付部材に４箇所がビス止めされる矩形の配線基板にボールグリッドアレイが搭載されていて、上記配線基板の４箇所に備わっているビス止め用のビス挿通孔の周囲に、ビス止めによって取付部材に備わっているグランド接続面に圧接されるグランド電極としての半田盛り部が形成されているボールグリッドアレイ実装構造において、４箇所のビス止め用のビス挿通孔が、上記配線基板の板面上に想定した仮想矩形輪郭線の各コーナに位置していると共に、その仮想矩形輪郭線の対角に位置している２つのビス挿通孔が配線基板の１つのコーナ部と配線基板の内側部位とに位置し、かつ、残りの２つのビス挿通孔が配線基板の上記コーナ部を形作っている２つの辺部のそれぞれの中間部位に位置しており、上記配線基板が、上記取付部材にビス止めされる４箇所の全部によって取り囲まれた矩形の第１領域とその第１領域の外側のＬ形の第２領域とに区画されていて、上記ボールグリッドアレイが、第２領域のＬ形を形作っている縦通スペースと横断スペースとの交差箇所に搭載されている、というものである。
また、本発明に係るボールグリッドアレイ実装構造は、取付部材に４箇所がビス止めされる矩形の配線基板にボールグリッドアレイが搭載されていて、上記配線基板の４箇所に備わっているビス止め用のビス挿通孔の周囲に、ビス止めによって取付部材に備わっているグランド接続面に圧接されるグランド電極としての半田盛り部が形成されているボールグリッドアレイ実装構造において、４箇所のビス止め用のビス挿通孔が、上記配線基板の板面上に想定した仮想矩形輪郭線の各コーナに位置していると共に、上記配線基板の全体を、上記取付部材にビス止めされる４箇所の全部によって取り囲まれて当該配線基板の中央部に位置する第１領域とその第１領域の周囲に位置してその第１領域を包囲する第２領域とに区画形成することによって、第１領域の横方向両側に位置する縦通スペースと第１領域の縦方向両側に位置する横断スペースとを形成し、矩形の上記配線基板の４つのコーナ部のそれぞれに形成される上記縦通スペースと上記横断スペースとの交差箇所から選択された交差箇所に上記ボールグリッドアレイが搭載されている、というものである。
冒頭で説明したように、配線基板からのＢＧＡの浮き上がりは、配線基板の反り変形に起因して発生する。そして、配線基板の反り変形は、配線基板のビス止め箇所に加わる締付け荷重の影響が配線基板に及ぶことによって発生することが判っている。
しかし、上記構成を備えたボールグリッドアレイ実装構造によると、縦通スペースと横断スペースとの交差箇所には配線基板のビス止め箇所に加わる締付け荷重の影響が及ばなくなるか、及ぶとして軽微であって、その交差箇所は実質的には平坦である。したがって、本発明のようにこの交差箇所にＢＧＡを搭載しておくと、ＢＧＡに配線基板からの浮き上がりが発生せず、たとえ発生したとしてもその浮き上がり幅は無視できる程度に小さくなるため、配線基板とＢＧＡとの重なり箇所に隙間が発生するという事態が起こりにくくなり、ＢＧＡ側の端子と配線基板側の導体パターンとの接続箇所が剥離したり破壊したりするおそれもなくなり、ＢＧＡ２の浮き上がりに起因する不良基板も発生しにくくなる。
本発明では、上記配線基板の４箇所が上記取付部材にビス止めされる、という構成を採用しているため、配線基板を取付部材にビス止めする際の作業工数が図３や図５などで説明した従来例の場合と同等になり、また、必要部品点数が増大することもない。
以上のように、本発明に係るボールグリッドアレイ実装構造は、配線基板上のＢＧＡの搭載箇所を、配線基板の全体がビス止め箇所の締付け荷重の影響で反り変形を生じやすい第１領域から、そのような締付け荷重の影響が及びにくくて反り変形を生じにくい第２領域の縦通スペースと横断スペースとの交差箇所に変更したものであると捉えることができるので、ＢＧＡが配線基板のいびつな反り変形に起因して浮き上がるという事態が抑制され、ＢＧＡ側の端子と配線基板側の導体パターンとの接続箇所の剥離や破壊を防止されて不良基板の発生量が減少する。また、本発明では、従来のボールグリッドアレイ実装構造に比べて、配線基板上のＢＧＡの搭載箇所を変更しただけであるので、配線基板のグランド電極としての半田盛り部をビス止め箇所で取付部材のグランド接続面に圧接させることによって配線基板の接地安定性を強化することが可能であり、併せて、部品点数や作業工数を増やす必要がないという効果が奏される。
図１（Ａ）は本発明の実施形態に係るボールグリッドアレイ実装構造を示した概略平面図、同（Ｂ）は同（Ａ）の概略ＩＢ矢視図、同（Ｃ）は同（Ａ）のＩＣ−ＩＣ線に沿う部分の概略断面図である。
この実施形態のボールグリッドアレイ実装構造において、配線基板１は矩形である。そして、その配線基板１にＢＧＡ２が搭載されていて、配線基板１の４箇所にビス止め用のビス挿通孔１２が備わっている。そして、それらの各ビス挿通孔１２の周囲の裏面側には、ビス止めによって取付部材に備わっているグランド接続面に圧接されるグランド電極としての半田盛り部（不図示：図３（Ａ）及び図４参照）が形成されている。また、配線基板１は、第１領域Ｚ１に含まれる４箇所のビス挿通孔１２に挿通した取付ビスを取付部材のねじ孔にねじ込んで締め付けるだけで取付部材に対する相対位置が拘束される（図５参照）。言い換えると、配線基板１は、第１領域Ｚ１だけがビス止めによって取付部材に対して固着され、第２領域Ｚ２は取付部材に対して固着されない。
この実施形態では、４箇所のビス止め用のビス挿通孔１２が、配線基板の板面上に想定した仮想矩形輪郭線Ｌ１の各コーナに位置していると共に、その仮想矩形輪郭線Ｌ１の対角に位置している２つのビス挿通孔１２，１２が配線基板１の１つのコーナ部１ａと配線基板１の内側部位とに位置し、かつ、残りの２つのビス挿通孔１２，１２が配線基板１の上記コーナ部１ａを形作っている２つの辺部１ｂ，１ｃのそれぞれの中間部位に位置している。そして、配線基板１の全体が、取付部材にビス止めされる４箇所Ｐ１〜Ｐ４の全部によって取り囲まれた矩形の第１領域Ｚ１とその第１領域Ｚ１の外側のＬ形の第２領域Ｚ２とに区画されていて、ＢＧＡ２が、第２領域Ｚ２のＬ形を形作っている縦通スペースＳ１と横断スペースＳ２との交差箇所Ｓ３に搭載されている。
このボールグリッドアレイ実装構造において、配線基板１の４箇所のビス止め箇所Ｐ１〜Ｐ４を取付部材（不図示：図５参照）にビス止めした場合、配線基板１のいびつな反り変形が、ビス止めに伴う締付け荷重の影響の及びやすい第１領域Ｚ１で主に発生するのに対し、第２領域Ｚ２には締付け荷重の影響が及びにくいので、第２領域Ｚ２では第１領域Ｚ１で生じた反り変形による影響が軽微に現れないか、現れるとしても軽微に現れるに過ぎない。このことを図１（Ｂ）及び同（Ｃ）に説明的に例示してある。同図のように、たとえば、第２領域Ｚ２の縦通スペースＳ１では、縦方向ａでの反り変形が軽微に現れるものの、横方向ｂでの反り変形はほとんど生じない（図１（Ｂ））のに対し、第２領域Ｚ２の横断スペースＳ２では、縦方向ａでの反り変形がほとんど生じない（図１（Ｃ））のに対し、横方向ｂでの反り変形が軽微に現れる。また、第２領域Ｚ２の縦通スペースＳ１や横断スペースＳ２のそれぞれの範囲内でも場所によって第１領域Ｚ１で生じた反り変形による影響が大きく現れる場所とほとんど現れない場所とがあり、第１領域Ｚ１で生じた反り変形による影響がほとんど現れない場所が、上記した縦通スペースＳ１と横断スペースＳ２との交差箇所Ｓ３に相当していて、その交差箇所Ｓ３は実質的には平坦であると云える。したがって、この交差箇所Ｓ３にＢＧＡ２を搭載しているこの実施形態では、ＢＧＡ２に配線基板１からの浮き上がりが発生せず、たとえ発生したとしてもその浮き上がり幅は無視できる程度に小さくなる。そのため、配線基板１とＢＧＡ２との重なり箇所イに隙間が発生するという事態が起こりにくくなり、ＢＧＡ２側の端子と配線基板１側の導体パターンとの接続箇所が剥離したり破壊したりするおそれもなくなり、ＢＧＡ２の浮き上がりに起因する不良基板も発生しにくくなる。
図２は図１のボールグリッドアレイ実装構造の変形例を説明的に示した平面図である。この事例では、第１領域Ｚ１を配線基板１の中央部に区画形成し、その第１領域Ｚ１の周囲に、第１領域Ｚ１を包囲する第２領域Ｚ２を区画形成してある。このような配線基板１では、第１領域Ｚ１の横方向両側に縦通スペースＳ１が位置し、第１領域Ｚ１の縦方向両側に横断スペースＳ２が位置しているので、それらの交差箇所Ｓ３が矩形の配線基板１の４つのコーナ部のそれぞれに形成される。したがって、これらの交差箇所Ｓ３を適宜選択してＢＧＡ（不図示）を搭載しておくことにより、ＢＧＡの浮き上がりを生じにくいボールグリッドアレイ実装構造が得られる。その他の事項は図１で説明したところと同様である。
（Ａ）は本発明の実施形態に係るボールグリッドアレイ実装構造を示した概略平面図、（Ｂ）は（Ａ）の概略ＩＢ矢視図、（Ｃ）は（Ａ）のＩＣ−ＩＣ線に沿う部分の概略断面図である。 図１のボールグリッドアレイ実装構造の変形例を説明的に示した平面図である。 （Ａ）は従来のボールグリッドアレイ実装構造を示した概略平面図、（Ｂ）は（Ａ）の概略ＶＩＢ矢視図、（Ｃ）は（Ａ）の概略ＶＩＣ矢視図である。 図３の要部の拡大図である。 図３の配線基板のビス止め箇所の拡大断面図である。
符号の説明
１ 配線基板
１ａ 配線基板のコーナ部
１ｂ，１ｃ コーナ部を形作っている辺部
２ ボールグリッドアレイ（ＢＧＡ）
５ 取付部材
１２ ビス挿通孔
１３ 半田盛り部
５２ グランド接続面
Ｌ１ 仮想矩形輪郭線
Ｚ１ 第１領域
Ｚ２ 第２領域
Ｓ１ 縦通スペース
Ｓ２ 横断スペース
Ｓ３ 交差箇所

Claims (2)

  1. 取付部材に４箇所がビス止めされる矩形の配線基板にボールグリッドアレイが搭載されていて、上記配線基板の４箇所に備わっているビス止め用のビス挿通孔の周囲に、ビス止めによって取付部材に備わっているグランド接続面に圧接されるグランド電極としての半田盛り部が形成されているボールグリッドアレイ実装構造において、
    ４箇所のビス止め用のビス挿通孔が、上記配線基板の板面上に想定した仮想矩形輪郭線の各コーナに位置していると共に、その仮想矩形輪郭線の対角に位置している２つのビス挿通孔が配線基板の１つのコーナ部と配線基板の内側部位とに位置し、かつ、残りの２つのビス挿通孔が配線基板の上記コーナ部を形作っている２つの辺部のそれぞれの中間部位に位置しており、
    上記配線基板が、上記取付部材にビス止めされる４箇所の全部によって取り囲まれた矩形の第１領域とその第１領域の外側のＬ形の第２領域とに区画されていて、上記ボールグリッドアレイが、第２領域のＬ形を形作っている縦通スペースと横断スペースとの交差箇所に搭載されていることを特徴とするボールグリッドアレイ実装構造。
  2. 取付部材に４箇所がビス止めされる矩形の配線基板にボールグリッドアレイが搭載されていて、上記配線基板の４箇所に備わっているビス止め用のビス挿通孔の周囲に、ビス止めによって取付部材に備わっているグランド接続面に圧接されるグランド電極としての半田盛り部が形成されているボールグリッドアレイ実装構造において、
    ４箇所のビス止め用のビス挿通孔が、上記配線基板の板面上に想定した仮想矩形輪郭線の各コーナに位置していると共に、
    上記配線基板の全体を、上記取付部材にビス止めされる４箇所の全部によって取り囲まれて当該配線基板の中央部に位置する第１領域とその第１領域の周囲に位置してその第１領域を包囲する第２領域とに区画形成することによって、第１領域の横方向両側に位置する縦通スペースと第１領域の縦方向両側に位置する横断スペースとを形成し、矩形の上記配線基板の４つのコーナ部のそれぞれに形成される上記縦通スペースと上記横断スペースとの交差箇所から選択された交差箇所に上記ボールグリッドアレイが搭載されていることを特徴とするボールグリッドアレイ実装構造。
JP2004110933A 2004-04-05 2004-04-05 ボールグリッドアレイ実装構造 Expired - Fee Related JP3972369B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004110933A JP3972369B2 (ja) 2004-04-05 2004-04-05 ボールグリッドアレイ実装構造
US11/099,088 US7579693B2 (en) 2004-04-05 2005-04-05 Mounting structure of ball grid array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004110933A JP3972369B2 (ja) 2004-04-05 2004-04-05 ボールグリッドアレイ実装構造

Publications (2)

Publication Number Publication Date
JP2005294727A JP2005294727A (ja) 2005-10-20
JP3972369B2 true JP3972369B2 (ja) 2007-09-05

Family

ID=35053376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004110933A Expired - Fee Related JP3972369B2 (ja) 2004-04-05 2004-04-05 ボールグリッドアレイ実装構造

Country Status (2)

Country Link
US (1) US7579693B2 (ja)
JP (1) JP3972369B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5884435B2 (ja) 2011-11-22 2016-03-15 富士通株式会社 回路基板の補強位置決定方法及び基板組立体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290647A (en) * 1989-12-01 1994-03-01 Mitsubishi Denki Kabushiki Kaisha Photomask and method of manufacturing a photomask
JPH05134397A (ja) * 1991-11-14 1993-05-28 Nikon Corp ガラス基板の洗浄方法、及び洗浄装置
US5949238A (en) * 1995-12-20 1999-09-07 Siemens Medical Systems, Inc. Method and apparatus for probing large pin count integrated circuits
JP3590470B2 (ja) * 1996-03-27 2004-11-17 アルプス電気株式会社 洗浄水生成方法および洗浄方法ならびに洗浄水生成装置および洗浄装置
US5930115A (en) * 1996-08-26 1999-07-27 Compaq Computer Corp. Apparatus, method and system for thermal management of a semiconductor device
JP2991151B2 (ja) 1997-03-17 1999-12-20 日本電気株式会社 プリント基板
JP3085265B2 (ja) 1997-11-21 2000-09-04 日本電気株式会社 ボールグリッドアレイ実装構造
JP3920429B2 (ja) * 1997-12-02 2007-05-30 株式会社ルネサステクノロジ 位相シフトフォトマスクの洗浄方法および洗浄装置
US5894408A (en) * 1998-02-17 1999-04-13 Intel Corporation Electronic cartridge which allows differential thermal expansion between components of the cartridge
JP3161423B2 (ja) 1998-08-11 2001-04-25 日本電気株式会社 Ｌｓｉの実装構造
JP2001326428A (ja) 2000-05-17 2001-11-22 Pioneer Electronic Corp プリント基板
US6536448B2 (en) * 2000-12-29 2003-03-25 Kimberly-Clark Worldwide, Inc. Hemostat coated dental floss and hemostat coated dental tape
JP2002217502A (ja) 2001-01-12 2002-08-02 Anritsu Corp プリント基板の取付部構造及びその製造方法
JP3894031B2 (ja) 2001-05-22 2007-03-14 株式会社村田製作所 カード型携帯装置

Also Published As

Publication number Publication date
JP2005294727A (ja) 2005-10-20
US20050218511A1 (en) 2005-10-06
US7579693B2 (en) 2009-08-25

Similar Documents

Publication Publication Date Title
US10897820B2 (en) Printed wiring board, printed circuit board, and electronic device
JP3066251B2 (ja) プリント配線基板
CN108012405B (zh) 柔性电路板及显示装置
JP4738996B2 (ja) 半導体装置
US7056130B1 (en) Socket connector with inspection datum windows
JP2010278133A (ja) 回路基板
JP2007103431A (ja) 配線基板、及び半導体装置
US20130180761A1 (en) Printed Circuit Board Compensation Processing Method, Device, and PCB
JP3972369B2 (ja) ボールグリッドアレイ実装構造
JP2001119107A (ja) プリント配線板
US7911056B2 (en) Substrate structure having N-SMD ball pads
JP2019021799A (ja) 車載用電子回路実装基板
JP4901302B2 (ja) 半導体集積回路
JP5107158B2 (ja) 電子機器モジュール
US20060175088A1 (en) Substrate with slot
CN112751226A (zh) 插座
JPWO2007135997A1 (ja) プリント基板
JP2001094000A (ja) 半導体装置
JP4599951B2 (ja) セラミック多層基板
JP2004172604A (ja) 半導体集積回路装置
WO2020178989A1 (ja) プリント基板の接続構造および端子台
JP2007128990A (ja) 半導体装置とその製造方法
JP2014130865A (ja) 多層回路基板及び多層回路基板を備えた電子機器
JP2010161128A (ja) 実装基板
JP6119307B2 (ja) チップ部品の実装構造およびチップ部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees