JP3969178B2 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP3969178B2
JP3969178B2 JP2002145013A JP2002145013A JP3969178B2 JP 3969178 B2 JP3969178 B2 JP 3969178B2 JP 2002145013 A JP2002145013 A JP 2002145013A JP 2002145013 A JP2002145013 A JP 2002145013A JP 3969178 B2 JP3969178 B2 JP 3969178B2
Authority
JP
Japan
Prior art keywords
film
ceramic thin
thin film
electronic component
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002145013A
Other languages
English (en)
Other versions
JP2003338551A (ja
Inventor
智 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002145013A priority Critical patent/JP3969178B2/ja
Publication of JP2003338551A publication Critical patent/JP2003338551A/ja
Application granted granted Critical
Publication of JP3969178B2 publication Critical patent/JP3969178B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
本願発明は電子部品及びその製造方法に関し、詳しくは、Siウェハの表面に電極膜及び強誘電体膜などの機能性セラミックス薄膜が配設された構造を有する電子部品及びその製造方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
従来より、Siウェハ上に機能性セラミックスを薄膜として用いる電子部品(セラミックス薄膜素子)が開発されている。そして、それらの電子部品の多くにおいて、セラミックス薄膜は300℃以下の比較的低い温度で形成されており、使用される材料も、その温度域で機能を発揮するもの、あるいは非結晶の状態で使用されるものである。
【0003】
しかし、より高機能の電子部品を製造するためには、より高性能のセラミックス材料を使用することが必要になる。例えば、高誘電率材料としてはBaTiO3、圧電性材料としてはPZT、焦電性材料としてはPbTiO3、そして、強誘電性材料としてPZTやSrBi2Ta29などが挙げられる。これらの材料はいずれも機能を発揮させるために少なくとも500℃以上の高温下での成膜や、成膜後の熱処理が必要な材料である。そこで、セラミックス薄膜の高温処理を考慮した電子部品の製造方法が必要となる。
【0004】
また、セラミックス薄膜の形成方法の一つに、ゾル−ゲル成膜法がある。このゾル−ゲル成膜法は、目標とするセラミックスの金属イオンに酸素が結合した形の有機金属を溶解した液を塗布成膜した後に加熱処理を施し、結晶化させる方法である。この方法は、溶液中で金属イオン組成を調整することが可能で、セラミックス薄膜の組成制御を行いやすく、組成再現性も高いという利点がある。
【0005】
なお、その他の成膜法、例えば、スパッタリング法、CVD法、蒸着法などの気相成膜法では、各金属材料の蒸気圧やイオン化の容易さの差から、組成ずれを生じ易すく、それを補正するための制御が必要になり、工程が複雑になるという問題点がある。したがって、組成再現性が高いゾル−ゲル成膜法は、上述のような複数の金属イオンからなるセラミックス薄膜の形成方法として優れた方法である。
【0006】
また、溶液中の加水分解反応により金属イオンと酸素原子を結合させることから、酸化物を生成するために必要な温度を下げることが可能になる。それゆえ、この点でも、セラミックス薄膜の作製方法としてゾル−ゲル成膜法は優れた方法である。
【0007】
しかし、ゾル−ゲル成膜法は、溶液を塗布してから結晶化させるというプロセスを必要とすることから、電子部品の製造方法もそれに合わせた対応が必要となる。
さらにゾル−ゲル成膜法では、溶液を塗布するというプロセスの特性上、部分的に溶液を塗布して、セラミックス薄膜を成膜しようとすると液が一様に広がらず、塗布厚みにむらが生じてしまうという問題点がある。そのため、溶液は基板全面に塗布することが望ましい。
【0008】
しかし、例えばSiウェハを基板として用い、その所定の領域に電極膜を形成する場合において、Siウエハの全面に溶液を塗布した場合、電極膜上とSi酸化物膜上の両方にセラミックス薄膜が成膜されることになる。
そして、その場合、電極膜材料とSi酸化物膜の化学的、機械的な性質の差により、高温雰囲気におけるセラミックス薄膜との相互作用についても、電極膜とSi酸化物膜とでは差が生じ、例えば、境界部で剥離が生じやすいというような問題点がある。
【0009】
また、Si酸化物膜上では、セラミックス薄膜の割れが発生しやすいという問題点がある。すなわち、Si酸化物膜上では、ゾル−ゲル溶液に用いる溶媒によっては、電極膜とゾル−ゲル溶液との間で得られるような強い密着力を得られない場合があり、電極膜上では割れのない、必要な厚みを有するセラミックス薄膜を形成することができても、その周囲のSi酸化物膜上では割れを生じる場合がある。
なお、この割れは、最初はSi酸化物膜上にのみ発生するが、ゾル−ゲル溶液を繰り返して塗布する毎に割れは広がって、ついには電極膜上にまで達し、絶縁性を確保できなくなるに至るという問題点がある。
【0010】
また、セラミックス薄膜材料として、Pbを含むセラミックス材料を用いた場合、Pbの反応性が高いことから、熱処理温度が高くなると基板のSi酸化物膜と反応することがある。この反応によりセラミックス薄膜の基板への密着性は高くなるが、Siとの反応生成物は非常に脆く、塗布された膜の収縮による歪みにより割れを生じ、密着層としては十分に機能せず、残留応力を低減するだけの塑性変形をセラミックス薄膜にもたらすことはできないため、セラミックス薄膜に割れが生じるという問題点がある。
【0011】
また、特開2000−228494には、Pt電極膜の周囲のSi酸化物膜上にバリア層として、酸化物膜又は窒化物膜を形成する方法が開示されている。すなわち、この方法では、Si酸化物膜の全面にSiを含む2種以上の複合金属酸化物又はSi窒化物系化合物からなるバリア層を成膜し、さらに、バリア層の全面にPt膜を成膜した後、エッチングにより所定の平面形状の電極膜(Pt電極膜)を形成し、その後に、Pt電極膜上にさらに強誘電体層を形成するようにしている。しかしながら、この方法においては、酸化膜あるいは窒化膜の成膜を行った後に、Pt電極膜を形成するようにしていることから、バリア層と電極膜層は両者のコンタミネーションを防ぐために別々の成膜装置で形成しなければならず、また、酸化膜あるいは窒化膜の成膜速度が遅いため、成膜プロセスに時間がかかり、生産性が低いという問題点がある。さらに、Pt電極膜を、Siを含む酸化物あるいは窒化物からなるバリア層上に形成するようにしているので、Pt電極膜とバリア層の界面の密着力が低く、Pt電極膜が剥離しやすくなるという問題がある。
【0012】
本願発明は、上記問題点を解決するものであり、Siウエハ上に電極膜及びセラミックス薄膜を形成する工程を経て電子部品を製造する場合に、セラミックス薄膜の割れの発生を防止して、信頼性の高い電子部品を効率よく製造することが可能な電子部品の製造方法及び割れなどの欠陥のないセラミックス薄膜を備えた信頼性の高い電子部品を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本願発明(請求項1)の電子部品の製造方法は、 (a)表面にSi酸化物膜が形成されたSiウエハの主面全体にTi膜を形成する工程と、
(b)前記Ti膜上に所定の平面形状を有するPt電極膜を形成する工程と、
(c)前記Pt電極膜の周囲の前記Ti膜の露出部分を酸化処理してTiO2膜を形成する工程と、
(d)前記Pt電極膜上、及び前記Pt電極膜の周囲のTi膜が酸化されて形成されたTiO2膜上にセラミックス薄膜を形成する工程と
を具備することを特徴としている。
【0014】
表面にSi酸化物膜が形成されたSiウエハの主面全体にTi膜を形成し、その上に所定の平面形状を有するPt電極膜を形成するとともに、Pt電極膜の周囲のTi膜の露出部分を酸化処理した後、Pt電極膜上、及びTi膜が酸化されて形成されたTiO2膜上にセラミックス薄膜を形成することにより、Pt電極膜の周囲の、Ti膜が酸化されたTiO2膜がその上に形成されるセラミックス薄膜の密着性を高めるバッファ層としての機能を果たすため、割れなどの欠陥のないセラミックス薄膜を備えた、信頼性の高い電子部品を効率よく製造することが可能になる。
【0015】
すなわち、TiO2はSi酸化物膜と強固に密着するとともに、セラミックス薄膜材料と界面で反応し、強い密着性を実現する。さらに、TiO2とセラミックス薄膜原料の反応生成物はセラミックスであり、十分な強度を備えている。したがって、本願発明(請求項1)の電子部品の製造方法によれば、Pt電極膜の周囲のTiO2膜により、セラミックス薄膜の密着性を確保して、割れなどの欠陥のないセラミックス薄膜を確実に形成することが可能になる。
【0016】
また、本願発明(請求項1)の電子部品の製造方法においては、電極膜材料としてPtが用いられており、このPtは、500℃以上の酸化雰囲気に対して十分に安定であるとともに、セラミックス材料に対しても安定であることから、電極膜(Pt電極膜)上に形成されるセラミックス薄膜の機能を十分に発揮させることが可能になる。
【0017】
また、本願発明(請求項1)においては、Siウェハの主面全体にTi膜を形成し、このTi膜上に所定の形状のPt電極膜を形成するようにしており、Ti膜、Pt電極膜はともに金属膜であることから、同一装置内で、続けて成膜することが可能で、上述の従来例のように複合酸化物や窒化物を成膜する場合のように、成膜に多くの時間を必要とせず、成膜プロセスを簡略化することが可能になる。
さらに、本願発明(請求項1)の電子部品の製造方法では、Pt膜がTi膜上に成膜されるため、複合酸化物あるいは窒化物上に成膜される場合に比べて、強い密着力を得ることが可能になる。
なお、本願発明において、セラミックス薄膜としては、請求項3のようにゾル−ゲル成膜法を用いることが望ましいが、例えば、スパッタリング法、CVD法、蒸着法などの方法を用いることも可能である。
【0018】
また、請求項2の電子部品の製造方法は、前記Pt電極膜が、前記Ti膜上にPt膜を形成し、前記Ti膜を残しつつ前記Pt膜をエッチングして前記Pt膜の不要部分を除去することにより形成されることを特徴としている。
【0019】
表面にSi酸化物膜が形成されたSiウエハの主面全体にTi膜を形成し、その上にPt膜を形成した後、Ti膜を残しつつPt膜をエッチングして、Pt膜の不要部分を除去することによりPt電極膜を形成するようにした場合、所定の平面形状のPt電極膜を効率よく形成することが可能になり、本願発明をさらに実効あらしめることができる。
【0020】
また、請求項3の電子部品の製造方法は、前記Pt電極膜と、前記Pt電極膜の周囲の、Ti膜が酸化されて形成されたTiO2膜上に、セラミックスを構成する元素の有機化合物溶液を塗布して加熱処理することによりセラミックス薄膜を生成させるゾル−ゲル成膜法により、前記セラミックス薄膜を形成することを特徴としている。
【0021】
Pt電極膜の周囲の、Ti膜が酸化されたTiO2膜がゾル−ゲル成膜液の塗布膜の密着性及び最終的に形成されるセラミックス薄膜の密着性を高めるバッファ層として機能するため、ゾル−ゲル成膜法を用いて、割れなどの欠陥のないセラミックス薄膜を確実に形成することが可能になり、信頼性の高い電子部品を効率よく製造することが可能になる。
【0022】
また、請求項4の電子部品の製造方法は、さらに、前記セラミックス薄膜上に上部電極膜を形成する工程を備えていることを特徴としている。
【0023】
セラミックス薄膜上に上部電極膜を形成することにより、Pt電極膜と上部電極膜の間にセラミックス薄膜が配設された構造を有する、キャパシタなどとして機能するセラミックス薄膜素子を効率よく形成することが可能になり、本願発明をより実効あらしめることができる。
【0024】
また、請求項5の電子部品の製造方法は、前記セラミックス薄膜が、Pbを含むセラミックス薄膜であることを特徴としている。
【0025】
セラミックス薄膜として、Pbを含むセラミックス薄膜(例えば、強誘電体セラミックスであるチタン酸ジルコン酸鉛(PZT)からなる薄膜)を形成することにより、Pt電極膜と上部電極膜の間に高機能性セラミックス薄膜(例えば、強誘電体膜)が配設された構造を有するより、機能のさらに高いセラミックス薄膜素子を形成することが可能になる。
【0026】
また、請求項6の電子部品は、
表面にSi酸化物膜が形成されたSiウエハと、
前記Siウエハの主面に配設されたTi膜と、
前記Ti膜が配設された領域を除いて、前記Siウエハの主面全体に配設されたTiO2膜と、
前記Ti膜上に配設されたPt電極膜と、
前記Pt電極膜上、及び前記Pt電極膜の周囲のTiO2膜上に配設されたセラミックス薄膜と、
前記セラミックス薄膜上に配設された上部電極膜と
を具備することを特徴としている。
【0027】
本願発明(請求項6)の電子部品においては、Pt電極がTi膜上に配設されているとともに、セラミックス薄膜が、Pt電極膜上、及びPt電極膜の周囲のTiO2膜上に配設されており、金属膜であるTi膜上に配設されたPt電極膜が高い密着信頼性を備えているとともに、TiO2膜がセラミックス薄膜の密着性を高めるバッファ層としての機能を果たすため、割れなどの欠陥のないセラミックス薄膜を備えた、信頼性の高い電子部品を実現することができる。
また、電極膜の材料として、500℃以上の酸化雰囲気に対して十分に安定であるとともに、セラミックス材料に対しても安定であるPtが用いられていることから、電極膜(Pt膜電極)上に形成されるセラミックス薄膜の機能を十分に発揮させて、優れた特性を実現することが可能になる。
【0028】
また、請求項7の電子部品は、前記セラミックス薄膜が、Pbを含むセラミックス薄膜であることを特徴としている。
【0029】
Pbを含むセラミックス薄膜(例えば、強誘電体セラミックスであるチタン酸ジルコン酸鉛(PZT)からなる薄膜)を備えた構成とすることにより、Pt電極膜と上部電極膜の間に高機能性セラミックス薄膜(例えば、強誘電体膜)が配設された、より機能性の高い電子部品を実現することが可能になる。
【0030】
また、請求項8の電子部品は、請求項1〜5のいずれかに記載の方法により製造されたものであることを特徴としている。
【0031】
本願発明の電子部品は、上述のように、セラミックス薄膜が、Pt電極膜上、及びPt電極膜の周囲のバッファ層として機能するTiO2膜上に配設された構造を有しており、請求項1〜5のいずれかに記載の方法により効率よく製造することが可能である。
【0032】
【発明の実施の形態】
以下、本願発明の実施の形態を示して、その特徴とするところを詳しく説明する。
図1(a)は本願発明の一実施形態にかかる電子部品(セラミックス薄膜素子)を示す斜視図、図1(b)は断面図である。
【0033】
この電子部品(セラミックス薄膜素子)は、表面にSi酸化物膜2が形成されたSiウエハ1と、Siウエハ1の主面の、所定の領域に配設されたTi膜3と、Ti膜3上に配設されたPt電極膜4と、Ti膜3が配設された領域の周囲の、Siウエハ(基板)1の主面全体に配設されたTiO2膜5と、Pt電極膜4上及びTiO2膜5上に配設されたセラミックス薄膜6と、セラミックス薄膜6上に配設された上部電極膜7とを備えている。
【0034】
以下、図2〜8を参照しつつ、この電子部品(セラミックス薄膜素子)の製造方法について説明する。
(1)熱処理を施して表面にSi酸化物膜2を形成したSiウェハ1を用意する。そして、図2に示すように、Siウエハ1の温度を450℃として、Siウェハ1の一方の主面全体に、Ti膜3(3a)を形成した後、引き続いてTi膜3の上に、エッチング後にPt電極膜4となるPt膜4(4a)を形成する。
Ti膜3(3a)及びPt膜4(4a)を成膜するにあたっては、いずれも高周波スパッタリング法を用いて連続的に成膜を行い、成膜時間を制御して、膜厚0.05μmのTi膜3(3a)と、膜厚0.3μmのPt膜4(4a)を形成した。
Ti膜3及びPt膜4(4a)の成膜方法としては、上述のようなスパッタリング法に限らず、蒸着法、レーザーアブレーション法などの種々の方法を用いることが可能である。
【0035】
(2)続いて、図3に示すように、フォトレジストを用いて、Pt膜4(4a)上に所定のレジストパターン8を形成する。フォトレジストとしては、AZ1500−38cpを使用する。
それから、イオンミリングにレジストが耐えるように、パターニング後に、さらにHgランプを用いた紫外線照射と150℃の加熱処理を行い、レジストパターン8を強化する。
【0036】
(3)次に、イオンミリングを用いてPt膜4(4a)のエッチングを行い、所定の平面形状を有するPt電極膜4を形成する(図4)。
なお、このエッチング工程では、Pt膜4(4a)が除去された後に、下地層であるTi膜3(3a)が残留するように、エッチング時間を制御しながらエッチングを行う。
【0037】
(4)そして、エッチングが終了した後、レジストパターン8をRIEあるいは剥離液により除去する(図5)。
【0038】
(5)それから、Ti膜3、Pt電極膜4が形成されたSiウエハ1を、酸素雰囲気の管状炉に投入し、300℃×20minの条件にて酸化処理を施し、Pt電極膜4の周囲に露出したTi膜3を酸化してTiO2膜5を形成する(図6)。なお、Pt電極膜4の下地層となるTi膜3は酸化されずに金属Ti膜として残り、Pt電極膜4がTi膜3に確実に密着した状態が維持される。
【0039】
(6)その後、Siウエハ1の全面に、チタン酸ジルコン酸鉛(PZT)を構成する金属イオンに酸素が結合した形の有機金属を溶解した液(ゾル−ゲル成膜液)を塗布した後、加熱処理を施し、結晶化させる方法(ゾル−ゲル成膜法)により、機能性のセラミックス薄膜として、チタン酸ジルコン酸鉛(PZT)膜6(6a)を形成する(図7)。なお、この実施形態では、PZT膜6の厚みを1.2μmとした。
【0040】
(7)それから、PZT膜6(6a)を所定の形状、寸法にエッチングした後(図8)、セラミックス薄膜(PZT膜)6上に、上部電極膜(Au/Ti膜)7(図1(b))をリフトオフ法により成膜する。これにより、図1(a),(b)に示すような電子部品(セラミックス薄膜素子)が得られる。
なお、上部電極膜7の構成材料としては、Au/Ti以外にも、Pt、Al、Agなどを用いることが可能である。また、上部電極膜7の成膜方法としては、スパッタリング法、蒸着法、レーザーアブレーション法などの種々の方法を用いることが可能である。
【0041】
この実施形態の電子部品(セラミックス薄膜素子)の製造方法においては、Pt電極膜4と、Pt電極膜4の周囲の、Ti膜3が酸化されたTiO2膜5上に、ゾル−ゲル成膜液を塗布して、加熱処理を施し、結晶化させることによりセラミックス薄膜6を形成するようにしており、Pt電極膜4の周囲の、Ti膜3が酸化されたTiO2膜5がゾル−ゲル液の塗布膜の密着性及び最終的に形成されるセラミックス薄膜6の密着性を高めるバッファ層としての機能を果たすため、セラミックス薄膜6の形成工程で割れが発生することを防止して、セラミックス薄膜6に割れなどの欠陥のない、信頼性の高い電子部品を効率よく製造することができる。
【0042】
また、電極膜材料としてPtが用いられており、このPtは、500℃以上の酸化雰囲気に対して十分に安定であるとともに、セラミックス材料(この実施形態ではチタン酸ジルコン酸鉛(PZT))に対しても安定であることから、電極膜(Pt膜電極)上に形成されるセラミックス薄膜の機能を十分に発揮させることが可能になる。
【0043】
また、Siウェハの主面全体に形成されるTi膜3(3a)とPt膜4(4a)はともに金属膜であることから、同一装置内で、続けて成膜することが可能で、複合酸化物や窒化物を成膜する従来の場合のように、成膜に多くの時間を必要とせず、成膜プロセスを簡略化することができる。
さらに、Pt膜4(4a)は金属膜であるTi膜3(3a)上に成膜されるため、従来のように複合酸化物あるいは窒化物上にPt膜を成膜する場合に比べて、強い密着力を確保して、信頼性を向上させることができる。
【0044】
なお、本願発明は、上記実施形態に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。
【0045】
【発明の効果】
上述のように、本願発明(請求項1)の電子部品の製造方法は、表面にSi酸化物膜が形成されたSiウエハの主面全体にTi膜を形成し、その上に所定の平面形状を有するPt電極膜を形成するとともに、Pt電極膜の周囲のTi膜の露出部分を酸化処理した後、Pt電極膜上、及びTi膜が酸化されて形成されたTiO2膜上にセラミックス薄膜を形成するようにしているので、Pt電極膜の周囲の、Ti膜が酸化されたTiO2膜がその上に形成されるセラミックス薄膜の密着性を高めるバッファ層としての機能を果たすため、割れなどの欠陥のないセラミックス薄膜を備えた、信頼性の高い電子部品を効率よく製造することが可能になる。すなわち、TiO2はSi酸化物膜と強固に密着するとともに、セラミックス薄膜材料と界面で反応し、強い密着性を実現する。さらに、TiO2とセラミックス薄膜原料の反応生成物はセラミックスであり、十分な強度を備えている。したがって、本願発明(請求項1)の電子部品の製造方法によれば、Pt電極膜の周囲のTiO2膜により、セラミックス薄膜の密着性を確保して、割れなどの欠陥のないセラミックス薄膜を確実に形成することができる。
【0046】
また、電極膜材料として、500℃以上の酸化雰囲気に対して十分に安定で、セラミックス材料に対しても安定なPtが用いられているため、電極膜(Pt膜電極)上に形成されるセラミックス薄膜の機能を十分に発揮させることができる。
また、本願発明(請求項1)においては、Siウェハに形成されるTi膜、Pt電極膜はともに金属膜であることから、同一装置内で、続けて成膜することが可能で、成膜プロセスを簡略化することが可能になる。
したがって、本願発明(請求項1)の電子部品の製造方法によれば、高温処理が必要な高機能のセラミックス薄膜を用いた電子部品を効率よく製造することが可能になる。
【0047】
また、請求項2の発明のように、表面にSi酸化物膜が形成されたSiウエハの主面全体にTi膜を形成し、その上にPt膜を形成した後、Ti膜を残しつつPt膜をエッチングして、Pt膜の不要部分を除去することによりPt電極膜を形成するようにした場合、所定の平面形状のPt電極膜を効率よく形成することが可能になり、本願発明をさらに実効あらしめることができる。
【0048】
また、請求項3の電子部品の製造方法のように、ゾル−ゲル成膜法によりセラミックス薄膜を形成するようにした場合、Pt電極膜の周囲の、Ti膜が酸化されたTiO2膜がゾル−ゲル成膜液の塗布膜の密着性及び最終的に形成されるセラミックス薄膜の密着性を高めるバッファ層として機能するため、ゾル−ゲル成膜法を用いて、割れなどの欠陥のないセラミックス薄膜を確実に形成することが可能になり、信頼性の高い電子部品を極めて効率よく製造することが可能になる。
【0049】
また、請求項4の電子部品の製造方法のように、セラミックス薄膜上に上部電極膜を形成することにより、Pt電極膜と上部電極膜の間にセラミックス薄膜が配設された構造を有する、キャパシタなどとして機能するセラミックス薄膜素子を効率よく形成することが可能になり、本願発明をより実効あらしめることができる。
【0050】
また、請求項5の電子部品の製造方法のように、セラミックス薄膜として、Pbを含むセラミックス薄膜(例えば、強誘電体セラミックスであるチタン酸ジルコン酸鉛(PZT)からなる薄膜)を形成することにより、Pt電極膜と上部電極膜の間に高機能性セラミックス薄膜(例えば、強誘電体膜)が配設された構造を有するより、機能のさらに高いセラミックス薄膜素子を形成することができる。
【0051】
また、本願発明(請求項6)の電子部品においては、Pt電極膜がTi膜上に配設されているとともに、セラミックス薄膜が、Pt電極膜上、及びPt電極膜の周囲の層TiO2膜上に配設されており、金属膜であるTi膜上に配設されたPt電極が高い密着信頼性を備えているとともに、TiO2膜がセラミックス薄膜の密着性を高めるバッファ層としての機能を果たすため、割れなどの欠陥のないセラミックス薄膜を備えた、信頼性の高い電子部品を実現することができる。また、電極膜の材料として、500℃以上の酸化雰囲気に対して十分に安定であるとともに、セラミックス材料に対しても安定であるPtが用いられていることから、電極膜(Pt膜電極)上に形成されるセラミックス薄膜の機能を十分に発揮させて、優れた特性を実現することが可能になる。
【0052】
また、請求項7の電子部品のように、Pbを含むセラミックス薄膜(例えば、強誘電体セラミックスであるチタン酸ジルコン酸鉛(PZT)からなる薄膜)を備えた構成とすることにより、Pt電極膜と上部電極膜の間に高機能性セラミックス薄膜(例えば、強誘電体膜)が配設された、より機能性の高い電子部品を実現することができるようになる。
【0053】
また、請求項8の電子部品は、上述のように、セラミックス薄膜が、Pt電極膜上、及びPt電極膜の周囲のバッファ層として機能するTiO2膜上に配設された構造を有しており、請求項1〜5のいずれかに記載の方法により効率よく製造することが可能である。
【図面の簡単な説明】
【図1】 (a)は本願発明の一実施形態にかかる電子部品(セラミックス薄膜素子)を示す斜視図、(b)は断面図である。
【図2】本願発明の一実施形態にかかる電子部品の製造工程において、Siウエハ上にTi膜及びPt膜を形成した状態を示す断面図である。
【図3】本願発明の一実施形態にかかる電子部品の製造工程において、Pt膜上に所定の形状のレジストパターンを形成した状態を示す断面図である。
【図4】本願発明の一実施形態にかかる電子部品の製造工程において、Pt膜のエッチングを行ってPt電極膜を形成した状態を示す断面図である。
【図5】本願発明の一実施形態にかかる電子部品の製造工程において、Pt電極膜を形成した後にレジストパターンを除去した状態を示す断面図である。
【図6】本願発明の一実施形態にかかる電子部品の製造工程において、Pt電極膜を形成し、レジストパターンを除去した後、Pt電極膜の周囲に露出したTi膜に酸化処理を施し、TiO2膜を形成した状態を示す断面図である。
【図7】本願発明の一実施形態にかかる電子部品の製造工程において、Pt電極膜上、及びその周囲のTiO2膜上に、セラミックス薄膜を形成した状態を示す断面図である。
【図8】本願発明の一実施形態にかかる電子部品の製造工程において、セラミックス薄膜をエッチングした状態を示す断面図である。
【符号の説明】
1 Siウエハ
2 Si酸化物膜
3(3a) Ti膜
4(4a) Pt電極膜(Pt膜)
5 TiO2
6(6a) セラミックス薄膜(PZT膜)
7 上部電極膜
8 レジストパターン

Claims (8)

  1. (a)表面にSi酸化物膜が形成されたSiウエハの主面全体にTi膜を形成する工程と、
    (b)前記Ti膜上に所定の平面形状を有するPt電極膜を形成する工程と、
    (c)前記Pt電極膜の周囲の前記Ti膜の露出部分を酸化処理してTiO2膜を形成する工程と、
    (d)前記Pt電極膜上、及び前記Pt電極膜の周囲のTi膜が酸化されて形成されたTiO2膜上にセラミックス薄膜を形成する工程と
    を具備することを特徴とする電子部品の製造方法。
  2. 前記Pt電極膜が、前記Ti膜上にPt膜を形成し、前記Ti膜を残しつつ前記Pt膜をエッチングして前記Pt膜の不要部分を除去することにより形成されることを特徴とする請求項1記載の電子部品の製造方法。
  3. 前記Pt電極膜と、前記Pt電極膜の周囲の、Ti膜が酸化されて形成されたTiO2膜上に、セラミックスを構成する元素の有機化合物溶液を塗布して加熱処理することによりセラミックス薄膜を生成させるゾル−ゲル成膜法により、前記セラミックス薄膜を形成することを特徴とする請求項1又は2記載の電子部品の製造方法。
  4. さらに、前記セラミックス薄膜上に上部電極膜を形成する工程を備えていることを特徴とする請求項1〜3のいずれかに記載の電子部品の製造方法。
  5. 前記セラミックス薄膜が、Pbを含むセラミックス薄膜であることを特徴とする請求項1〜4のいずれかに記載の電子部品の製造方法。
  6. 表面にSi酸化物膜が形成されたSiウエハと、
    前記Siウエハの主面に配設されたTi膜と、
    前記Ti膜が配設された領域を除いて、前記Siウエハの主面全体に配設されたTiO2膜と、
    前記Ti膜上に配設されたPt電極膜と、
    前記Pt電極膜上、及び前記Pt電極膜の周囲のTiO2膜上に配設されたセラミックス薄膜と、
    前記セラミックス薄膜上に配設された上部電極膜と
    を具備することを特徴とする電子部品。
  7. 前記セラミックス薄膜が、Pbを含むセラミックス薄膜であることを特徴とする請求項6記載の電子部品。
  8. 請求項1〜5のいずれかに記載の方法により製造されたものであることを特徴とする請求項6又は7記載の電子部品。
JP2002145013A 2002-05-20 2002-05-20 電子部品及びその製造方法 Expired - Fee Related JP3969178B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002145013A JP3969178B2 (ja) 2002-05-20 2002-05-20 電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002145013A JP3969178B2 (ja) 2002-05-20 2002-05-20 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003338551A JP2003338551A (ja) 2003-11-28
JP3969178B2 true JP3969178B2 (ja) 2007-09-05

Family

ID=29704502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002145013A Expired - Fee Related JP3969178B2 (ja) 2002-05-20 2002-05-20 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP3969178B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4306607B2 (ja) 2004-12-24 2009-08-05 富士ゼロックス株式会社 電界効果トランジスタ
JP5109395B2 (ja) * 2007-02-14 2012-12-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9721697B2 (en) 2012-11-08 2017-08-01 Eastman Kodak Company Organic polymeric bi-metallic composites
US8779415B2 (en) 2012-11-08 2014-07-15 Eastman Kodak Company Devices containing organic polymeric multi-metallic composites
EP3155623B1 (en) 2014-06-11 2019-05-08 Eastman Kodak Company Devices having dielectric layers with thiosulfate-containing polymers

Also Published As

Publication number Publication date
JP2003338551A (ja) 2003-11-28

Similar Documents

Publication Publication Date Title
JP3122579B2 (ja) Pt膜のエッチング方法
JP2003298027A (ja) 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ
JP3969178B2 (ja) 電子部品及びその製造方法
US5645976A (en) Capacitor apparatus and method of manufacture of same
JP2007335437A (ja) 誘電体膜の製造方法
US5453347A (en) Method for constructing ferroelectric capacitors on integrated circuit substrates
JP5024812B2 (ja) 誘電体構造及びその製造方法
JP2001223403A (ja) 強誘電体薄膜およびその形成方法とこれを用いた強誘電体薄膜素子
JP5499397B2 (ja) 誘電体構造体の製造方法
KR19980702953A (ko) 개선된 엘에스시오 스택 전극 제조 방법
JP5059290B2 (ja) 薄膜キャパシタ装置の電極および薄膜キャパシタ装置の電極形成方法
JPH06326249A (ja) 薄膜キャパシタ及びその製造方法
JPH0334580A (ja) 電子部品
JP2009038169A (ja) 圧電素子の製造方法、誘電体層の製造方法、およびアクチュエータの製造方法
JP5422942B2 (ja) 金属酸化物膜の形成方法
JPH06350050A (ja) 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法
JP5152842B2 (ja) 誘電体構造体の製造方法、圧着転写方法、及び保持構造
JP3684991B2 (ja) セラミックス薄膜デバイスの製造方法及びセラミックス薄膜デバイス
JP2005235796A (ja) 圧電薄膜素子の製造方法
JPH08293580A (ja) 強誘電体薄膜キャパシタの製造方法
JPH11297946A (ja) 強誘電体メモリの製造方法
JP2007036206A (ja) 強誘電体膜構造体の製造方法
JPWO2017094835A1 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JPH08306871A (ja) 誘電体キャパシタの製造方法
KR100485409B1 (ko) 강유전체층을가진층구조물및이의제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070528

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees