JP5059290B2 - 薄膜キャパシタ装置の電極および薄膜キャパシタ装置の電極形成方法 - Google Patents

薄膜キャパシタ装置の電極および薄膜キャパシタ装置の電極形成方法 Download PDF

Info

Publication number
JP5059290B2
JP5059290B2 JP2004506049A JP2004506049A JP5059290B2 JP 5059290 B2 JP5059290 B2 JP 5059290B2 JP 2004506049 A JP2004506049 A JP 2004506049A JP 2004506049 A JP2004506049 A JP 2004506049A JP 5059290 B2 JP5059290 B2 JP 5059290B2
Authority
JP
Japan
Prior art keywords
layer
electrode
tantalum oxide
capacitor device
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004506049A
Other languages
English (en)
Other versions
JP2005526390A (ja
JP2005526390A5 (ja
Inventor
ドラブ、ジョン・ジェイ
ドウハーティー、トーマス・ケイ
ケーレ、キャスリーン・エー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2005526390A publication Critical patent/JP2005526390A/ja
Publication of JP2005526390A5 publication Critical patent/JP2005526390A5/ja
Application granted granted Critical
Publication of JP5059290B2 publication Critical patent/JP5059290B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、薄膜キャパシタ装置または強誘電体装置に関し、特に、基体のガラス層上に電極を形成する方法に関する。
本発明は陸軍により授与された契約番号F33615-98-2-1357のもとで米国政府の支持に行われた。米国政府は本発明においてある権利を有する。
プラチナ(Pt)は薄膜の強誘電体装置の電極材料として共通して使用される。これは酸素(O)中において、600℃を超える温度での酸化に対して耐性があるためであり、この環境は(BaSr)TiO(BST)、(PbZr)TiO(PZT)、SrBiTa2O(SBT)、SrBiNb(SBN)、SrBi(TaNb)(SBTN)、その他のような材料から良好な電気特性を得るために必要とされる。これらの材料を使用する装置はしばしば基体として酸化されたシリコンウェハを使用して作られる。
プラチナ電極のシリコンウェハの酸化物への接着は常に問題を有する。その問題はプラチナの特有の特性と、薄膜の強誘電処理の挑戦のために悪化されている。プラチナは600℃を超える温度で応力に応答して塑性流動を生じる傾向を有する。強誘電体薄膜の付着はしばしばスピンオン方法を使用して行われ、この方法は焼結されるときの薄膜の収縮により非常に高い引っ張り応力を生じる。強誘電体材料はBiのような材料を含むことができる。これらの材料はプラチナと合金を形成することができる。
強誘電体プロセスはしばしば性能を改良するために上昇された温度でO中で長時間のアニールを行う。プラチナが基体に接着しても、これらのプロセスはしばしばプラチナ電極の表面上に小山または突出部を生じる。これらの小山は高い電界の局部化と、高い漏洩度と、早期の絶縁破壊を生じる。さらに深刻なケースでは、小山は強誘電体装置を直接短絡するか、装置を短絡するために膜の他の欠陥と結合し、効果を減少するか、装置を使用不可能にする。
歴史的に、チタニウム(Ti)の薄膜がプラチナとシリコンウェハの酸化物との間に付加されている。このチタニウム層はプラチナ電極の厚さの約10%であり、プラチナと酸化物の接着を著しく改良する。この電極の1例は米国特許第5,723,171号明細書に記載されている。チタニウム接着層の使用は2つの主な問題を有する。第1に、プロセスウィンドウが非常に狭い。アニール時間または温度の変化、或いは強誘電体の厚さの変化はしばしば、チタニウムとプラチナ層の厚さを再度最適化することを必要とする。第2に、チタニウムは非常に可動性であり、プラチナ電極を通って移動し、強誘電体層の性能の劣化を生じさせる。これはBST、SBT、SBTN、その他で知られている問題であり、この場合には薄膜の組成の変化は、チタニウムにより、薄膜の性能を劣化させる。
接着を改良するその他の方法はCr、Ta、Vd、Nb、Sr、Ru、Os、Pd(米国特許第6,103,400号および第6,054,311号明細書参照)のような広範囲の金属層で使用されている。これらの他の金属はいくらかの範囲の条件で動作するが、これらのプロセスは全て貧弱な接着または高温の酸素アニール中の酸化による接着層の多量の膨張を生成し、これはプラチナの土台を不安定にし、使用を制限する。
本発明の1方法によれば、基体上に導体を形成する方法が与えられ、その方法は基体のガラス層上にタンタルを被覆し、貴金属を酸化されたタンタル上に被着し、導体を形成するステップを含んでいる。
本発明の別の方法によれば、薄膜の強誘電体装置が与えられ、この装置はガラス層を具備する基体と、ガラス層に接続された電極とを具備している。電極はTaを有する接着層によりガラス層に接続されている貴金属を含んでいる。
本発明の1特性によれば、薄膜の強誘電体装置が与えられ、この装置はガラス層を具備する基体と、ガラス層に接続された電極を具備している。電極はTaを有する接着層によりガラス層に接続されている貴金属を含んでいる。
本発明の前述の特徴およびその他の特徴を添付図面を伴って以下の説明で説明する。
図1を参照すると、本発明の特徴を有するサブコンポーネント10の断面図が示されている。本発明を図面に示されている例示的な実施形態を参照にして説明するが、本発明は多数の代わりの形態の実施形態で実施されることができることを理解すべきである。さらに、素子または材料の任意の適切な寸法、形状またはタイプが使用されることができる。
サブコンポーネント10は通常、薄膜の強誘電体装置のような大きい電気コンポーネントを製造にするために使用されることを目的としている。例えば、コンポーネント10は強誘電体キャパシタ12(図5参照)のような強誘電体装置を製造するために使用される。サブコンポーネント10は通常、基体14と電極16を具備している。
基体14は示されている実施形態では、好ましくは半導体ウェハである。しかしながら、別の実施形態では、任意の適切なタイプの基体が与えられる。基体14は通常、ベース18と上部層20を具備している。ベース18は好ましくは3−15オーム−cmの燐ドープシリコン基体で構成されている。しかしながら任意の適切なタイプのベースが与えられることができる。示されている実施形態では、上部層20はガラスから構成されている。好ましい実施形態では、ガラス層20は二酸化シリコン(SiO)で構成されている。例えば、ガラス層20は5000Åの厚さの湿式酸化シリコンで構成することができる。しかしながら、別の実施形態では基体14は任意の適切なタイプの上部層から構成されてもよい。
電極16は示されている実施形態では、通常、接着層22と電気導体層24とを具備している。接着層22は好ましくは五酸化タンタル(Ta)を含んでいる。接着層は酸化タンタル、酸化チタニウム、酸化ジルコニウム、酸化ハフニウム、酸化バナジウムからなるグループから選択される。電気導体層24は貴金属、好ましくはプラチナからなる。貴金属の導体はプラチナ、パラジウム、金、ロジウムからなるグループから選択されることができる。電気導体層24は接着層22により基体14の上部層20に取り付けられる。
酸化シリコン(SiO)のようなガラスへのプラチナの接着は長年にわたる問題であった。伝統的に、接着の問題はプラチナとガラスとの間に薄い金属の接着層を含ませることにより処理されてきた。この層は典型的にTi、Cr、Ta、Va、Nb、Pd、Ir、Ruからなり、典型的にプラチナ層の厚さの約10%である。このような接着層の使用はプラチナ電極が約600℃を超える温度の酸化環境で存在できる場合に、非常に狭いプロセスウィンドウを生じる。これはプラチナが応力に応答してこれらの温度で塑性流動する傾向と、プラチナが酸素に対するバリアとしては脆弱な性能であり、接着層の酸化を可能にし容積の膨張を生じることの組合わせによるものである。このことは典型的に金属接着層がこの環境では不安定なプラチナの表面であることを意味している。
最も普通に使用される接着層であるチタニウム(Ti)はさらにプラチナ電極を通って移動する問題を有する。薄いセラミック膜に対する電極で使用するとき、これは化学量論的変化および/または汚染問題を生じ、それは結果に性能を劣化する。この劣化の例にはBSTの相対的な誘電率の減少およびSBTNまたはPZTの減少したレムナント偏極が含まれている。
本発明の新しい電極システムは金属層の応力を制御するため加熱された被覆と、導電層の被覆前の接着層の酸化とを組合わせている。導電層の被覆前の接着層の酸化は容積の膨張がその後の熱処理中に生じることを防止する。これにより平滑で高い接着性の表面が生じ、これはその後の処理中も平滑な状態を維持する。さらに、これらの電極はプラチナまたは接着層の厚さの変化に対する感度とアニール処理に対する感度をほとんど示さない。これは厚い電極の使用を可能にし、多くの応用では増加されたパワー/電流処理または減少した抵抗損失に対して必要とされる。本発明のこれらの電極は非常に高い圧縮応力に露出されおよび酸素において725℃で10時間もの長さのアニールを受けるときでさえも平滑さと平坦さを維持する。これらの電極はまたSBTNで高いレムナント偏極(2Pr)とBSTの低い漏洩および高いブレークダウンフィールドを示す。
図2および3を参照すると、図2は電気導体層24がそこに形成される前の図1のサブコンポーネントを示している。図3はサブコンポーネント10の形成に使用される幾つかの方法ステップを示している。ブロック26により示されているように、タンタルが上部ガラス層20上に被覆される。タンタルが上部ガラス層20上に被覆された後、タンタルはブロック28により示されているように酸化される。これは図2に示されているようにアセンブリを形成する。上部ガラス層20に取り付けられた酸化タンタル22により、貴金属(この実施形態ではPt)がブロック30に示されているように酸化タンタル上に被覆される。
また図4を参照すると、好ましい方法では、蒸着装置32はサブコンポーネント10を最終的に形成するためにタンタルとプラチナをウェハ上に加熱被覆するために使用される。しかしながら、別の実施形態では、タンタルとプラチナは任意の適切な方法、恐らく異なる方法によりウェハ上に被覆されることができる。蒸着装置32は好ましくは、真空中でウェハ15を加熱できる電子−ビーム蒸着装置である。しかしながら別の実施形態では、任意の適切な蒸着装置または金属被覆方法が使用されることができる。タンタルを酸化するために、システムは迅速な熱プロセッサ(RTP)34を具備している。しかしながら別の実施形態では、酸素の導入による金属被覆システム内での現場(インサイチュー)酸化、TAの直接蒸着またはO環境でのTAの反応スパッタを含んでいるタンタルを酸化するための任意の適切な装置が使用される。酸化金属接着層は金属酸化物ターゲットの直接スパッタリング、適切な前駆物質のMOCVDを使用する真空被着、MODまたはソル−ゲル前駆物質のスピンオン被覆および焼成、または金属酸化物膜を被覆するために適した任意の方法によって被覆されることができる。迅速な熱プロセッサは酸素の周囲雰囲気で予め定められた時間だけウェハ15を上昇された温度へさらすことができる。このプロセスは金属タンタル層を完全に酸化する。
タンタル層が酸化タンタル層22を形成するために酸化された後、ウェハ15は再度蒸着装置32に置かれ、真空において予め定められた温度まで加熱されて貴金属(示されている実施形態ではPt)層が被覆される。好ましい実施形態では、予め定められた温度は摂氏約310度である。しかしながら別の実施形態では、任意の適当な温度が使用される。好ましい実施形態では、プラチナ層24は約2500オングストロームの厚さを有する。しかしながら別の実施形態では、プラチナ層は任意の適当な厚さを有することができる。例えば電気導体層24は約1600オングストロームから約3500オングストロームである。
図5を再度参照すると、サブコンポーネント10は強誘電体キャパシタ12の一部として示されている。このキャパシタ12は通常、サブコンポーネント10、強誘電体層(FE)42、上部電極(TE)44、中間層誘電体(ILD)46、接続金属(M3)48を備えている。示されている実施形態では、電極16はキャパシタ12の下部電極を形成している。好ましい実施形態では、電極16は約2500Åの厚さである。しかしながら、別の実施形態では、電極は任意の適当な厚さを有することができる。
示されている好ましい実施形態では、強誘電層42は約2000Åであり、上部電極44は約1100Åであり、中間層誘電体46は約3000Åであり、接続金属48は約1850Åである。しかしながら別の実施形態では、これらのコンポーネントは任意の適当な厚さを有する、強誘電体の薄膜層42はチタン酸バリウム、チタン酸ストロンチウム、チタン酸バリウムストロンチウム、ジルコン酸チタン酸鉛、タンタル酸ストロンチウムビスマス、またはタンタル酸ニオブ酸ストロンチウムビスマス等で構成されている。示されている好ましい実施形態では、上部電極44はプラチナで構成されている。しかしながら別の実施形態では、上部電極44は任意の適当なタイプの電気導体材料で構成されることができる。示されている実施形態では、中間層誘電体46は低圧化学蒸着(LPCVD)SiOから構成されている。しかしながら別の実施形態では、中間層誘電体は任意の適当なタイプの材料からなり、任意の適当な方法により形成されることができる。示されている実施形態では、接続金属48はプラチナからなる。しかしながら別の実施形態では、接続金属48は任意の適切なタイプの電気導体材料から作られることができる。
本発明は薄膜誘電体および強誘電体装置の改良された性能を提供することができる。薄い絶縁膜の漏洩電流および破壊電圧の両者は下に位置する電極の形態に依存する。本発明は高品質のセラミック薄膜の製造に必要な比較的大きい熱供給でさえも、安定で、平滑で、高い接着性の電極の形成を可能にする。伝統的な薄膜は高温の酸化環境と高い応力にさらされるとき、接着において限界であり、粗い小山表面を形成する傾向を有する。
本発明の新しい接着層は、プラチナ(または他の貴金属)電極の被覆前にタンタル金属を蒸発しそれを迅速な熱プロセッサで酸化することにより形成されるような、安定な接着層として例えばTaのような金属酸化物を備えている。応力を制御するために、これがプラチナの加熱された被覆と結合されるとき、電極は広範囲のアニールおよび処理条件にわたって平坦で非常に平滑に保持される。この電極はまたタンタル層の厚さ、タンタルのアニール条件、プラチナ層の厚さ、溶解されたプラチナのエージングのようなプロセスの変化に対して敏感ではない。
この新しい電極上に製造される強誘電体装置は、従来の通常の電極構造と比較するとき、改良された生産率、高い絶縁破壊に対する耐力、改良された電気特性を示す。この電極構造の使用は広い同調範囲と高い電流密度を得るために抵抗損失と絶縁破壊電界を最小にするように非常に厚い電極層を必要とする(米国特許第6,101,102号明細書に記載されているような)BSTバラクタで動作するのに重要であることが証明されている。
好ましい実施形態では、基体は5000オングストロームの厚さのSiO膜を生成するために湿式酸化されたシリコンウェハである。このウェハはその後、電子−ビーム蒸着装置に置かれ、真空で250℃の温度まで加熱される。約200オングストロームの厚さのタンタル層はその後、加熱された基体へ蒸着される。システムは排気され、ウェハは冷却を可能にされる。蒸着中のウェハ温度もタンタル層の厚さも臨界的ではない。ウェハはその後、システムから除去され、タンタル金属はウェハを酸素の周囲雰囲気中に2分間、725℃の温度へ露出するために迅速な熱プロセッサ(RTP)を使用することにより酸化される。この処理の時間も温度もタンタル層が十分に酸化される限り臨界的ではない。
良好な結果が1乃至7分間のアニール時間で実現された。725℃が強誘電体膜で使用するのに正常のアニール温度であるので、便宜上725℃のアニール温度が選択された。他の温度は実験利用されてはいないが勿論可能であろう。この酸化を行うためのRTPの使用は最初に便宜上の理由で選択されたが、このアニールを行うためのRTPの使用は恐らく好ましいものである可能性が高い。長い炉管のアニールはプラチナが非常に良好に接着しない大きい結晶粒度で平滑なTa表面を生成する。
タンタル層の酸化後、ウェハは蒸着装置へ戻され、真空で310℃の温度まで加熱され、約2500オングストロームの厚さのプラチナ層が被覆される。プラチナ層の厚さは臨界的ではない。試験では、1600乃至3500オングストロームの範囲およびそれ以上のプラチナ層で成功している。この被覆処理中のウェハの温度は冷却後のウェハの引っ張り応力における効果により重要である。300℃以上の温度の被覆は表面の平滑さおよび接着性において低温の被覆と比較して改良を示している。この結果、1000倍までの倍率で基本的に特徴(突出部)のない表面が生成される。プロセスの試験では、最大の被覆温度は真空システムにおけるVITON(商標名)シールにより限定され、非常に高い温度の被覆は利用されないが、可能であろう。
気体流入および冷却後、ウェハは真空システムから取出される。この段階で、ウェハは合理的な接着力を有し、平滑である。必要ならば、改良された接着力は、電極のみにおける別々のアニールまたはその後に被覆された強誘電体層における結晶化アニールと結合して、RTPにおいて725℃で30秒間等の、高温に短時間だけ露出することにより得られる。電極表面は725℃で全部で10時間のアニールを含めた残りの強誘電体処理を通して非常に平滑の状態のまま維持される。
これらの改良された電極は、非常に高い引っ張り応力を有する強誘電体膜(SBT(N))およびBST膜を含んでいるBiを含んだいくつかの強誘電体材料について試験された。改良された電極で作られた装置は改良された強誘電性能、漏洩電流、大きな電流処理能力を有する。セラミックの薄膜と共に使用されるプラチナ電極の接着層としてTaのような酸化金属の使用は従来技術に存在することが知られていない。
キャパシタアレイプロセスの概要として、プロセスは以下のステップを含むことができる。
・5000Åの湿式酸化により開始ウェハを処理する
・下部電極を被覆する(BE)
・強誘電体前駆物質をスピンオン被着し、加熱する(FE)
・上部電極を被覆する(TE)
・キャパシタスタックをエッチングする
・良好な強誘電特性を確かめるためにポイント1を試験する
・中間層誘電体を被覆する(ILD)
・接触部を開く(CT)
・接続金属導体を被覆する(M3)
・接続金属導体をエッチングする
・生産性を調べるためにポイント2を試験する
・被覆ガラスを被着する
・パッドを開く(GL)
・最終的なパラメータ試験をする。
本発明の改良された下部電極のプロセスの概要として、プロセスは以下のステップを含むことができる。
・Ta接着層を被覆する
・例えば、250℃においてウェハへ200Aを蒸着する。
・接着層を酸化する
・例えば、O中において725℃で2分間RTAを酸化する。
・Pt電極を被覆する
・例えば、310℃においてウェハへ2500Aを蒸着する。
・RTP FE結晶化ステップのないプロセスで使用されるならば、接着アニールが行われることが望ましい
・例えば、O中において725℃で30秒間、RTAをアニールする。
本発明の改良された電極は多くの利点を与えることができる。電極は強誘電体(2Pr、2Ec)の改良されたスイッチング特性と、強誘電体の大きいNDRO信号のような改良された性能を提供することができる。電極はFE加熱の前および後の両者で平滑な電極表面を有することができる。これは非常に顕著に改善された生産性と、低い漏洩電流と、増加した絶縁破壊電圧を提供することができる。
改良された電極形成プロセスはまた厚い電極が使用されることを可能にする。これは高い周波数における装置の性能を支配する電極の導電損失を減少することを可能にする。改良された電極形成プロセスはRTPの酸化時間、Taの厚さ、Ptの厚さ、Ptの純度に対して比較的敏感でない大きいプロセスウィンドウを提供することを可能にする。本発明はSBTN、SBT、BSTのような種々の材料に対して利点を提供することができる。
前述の説明は本発明の単なる例示であることを理解すべきである。種々の代替構成および変形は本発明の技術的範囲を逸脱せずに、当業者により行われることができる。したがって、本発明は特許請求の範囲内に含まれる全てのこのような代替物、変形、変化をその技術的範囲に含むことを意図している。
本発明の特徴を有するコンポーネントの概略断面図。 電極が形成される前の図1に示されているコンポーネントの概略断面図。 図1に示されているコンポーネントの形成に使用されるステップのプロセスフローチャート。 図1に示されているコンポーネントの形成に使用される幾つかの装置の概略図。 本発明の特徴を有する強誘電キャパシタの概略断面図。

Claims (10)

  1. 薄膜のキャパシタ装置の電極において、
    基体の上面に形成されたガラス層の上部表面に接着されている金属酸化物接着層と、
    この金属酸化物接着層の上面上だけに直接配置されている貴金属の導体層とを具備しており、
    前記金属酸化物接着層は完全に酸化されたタンタル酸化物層から形成され、
    前記タンタル酸化物層からなる接着層と前記貴金属導体層とは同一形状を有し重ねられて配置されている薄膜のキャパシタ装置の電極。
  2. 前記貴金属の導体は、プラチナ、パラジウム、金、ロジウムからなるグループから選択される請求項1記載の電極。
  3. 前記タンタル酸化物接着層は五酸化タンタルで構成されている請求項1記載の電極。
  4. 貴金属の導体(24)はプラチナを含んでいる請求項1記載の電極。
  5. 薄膜のキャパシタ装置に電極を形成する方法において、
    断面の厚さが均一なガラス基体の上部層の上面上だけに断面の厚さが均一なタンタル酸化物の接着層を直接付着させて被覆し、
    このタンタル酸化物接着層は、タンタル金属を付着させ、それに続いて、酸素雰囲気環境中で予め定めた温度に付着したタンタル金属をさらす急速熱処理または金属付着システム内における酸化のいずれか一方を使用して完全に酸化することによって形成され、
    300以上の温度で前記タンタル酸化物接着層上だけに前記タンタル酸化物接着層と同一形状の貴金属の導体を被着して薄膜のキャパシタ装置の下部電極を形成するステップを含んでいる薄膜のキャパシタ装置の電極形成方法。
  6. 前記タンタル酸化物接着層は五酸化タンタルで構成されている請求項5記載の方法。
  7. 薄膜のキャパシタ装置に電極を形成する方法において、
    断面の厚さが均一なガラス基体の上部層の上面上だけに断面の厚さが均一なタンタル酸化物の接着層を直接付着させて被覆し、
    このタンタル酸化物接着層はタンタル酸化物のターゲットのスパッタリングによって付着させ、
    300以上の温度で前記タンタル酸化物接着層上だけに前記タンタル酸化物接着層と同一形状の貴金属の導体を被着して薄膜のキャパシタ装置の下部電極を形成するステップを含んでいる薄膜のキャパシタ装置の電極形成方法。
  8. 薄膜のキャパシタ装置に電極を形成する方法において、
    断面の厚さが均一なガラス基体の上部層の上面上だけに断面の厚さが均一なタンタル酸化物の接着層を直接付着させて被覆し、
    このタンタル酸化物接着層は、タンタル酸化物の前駆物質のMOCVDまたはMOD、またはゾル・ゲル付着とそれに続く熱酸化処理によって完全に酸化して形成され、
    300以上の温度で前記タンタル酸化物接着層上だけに前記タンタル酸化物接着層と同一形状の貴金属の導体を被着して薄膜のキャパシタ装置の下部電極を形成するステップを含んでいる薄膜のキャパシタ装置の電極形成方法。
  9. 前記貴金属導体は蒸着によって付着される請求項5記載の方法。
  10. 前記貴金属導体は加熱された基体上へ蒸着して付着される請求項5記載の方法。
JP2004506049A 2002-05-15 2003-05-12 薄膜キャパシタ装置の電極および薄膜キャパシタ装置の電極形成方法 Expired - Fee Related JP5059290B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/147,093 US7335552B2 (en) 2002-05-15 2002-05-15 Electrode for thin film capacitor devices
US10/147,093 2002-05-15
PCT/US2003/014934 WO2003098646A1 (en) 2002-05-15 2003-05-12 Improved electrode for thin film capacitor devices

Publications (3)

Publication Number Publication Date
JP2005526390A JP2005526390A (ja) 2005-09-02
JP2005526390A5 JP2005526390A5 (ja) 2006-06-15
JP5059290B2 true JP5059290B2 (ja) 2012-10-24

Family

ID=29418951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004506049A Expired - Fee Related JP5059290B2 (ja) 2002-05-15 2003-05-12 薄膜キャパシタ装置の電極および薄膜キャパシタ装置の電極形成方法

Country Status (6)

Country Link
US (2) US7335552B2 (ja)
EP (1) EP1504460B1 (ja)
JP (1) JP5059290B2 (ja)
KR (1) KR100699397B1 (ja)
DE (1) DE60328596D1 (ja)
WO (1) WO2003098646A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634509B1 (ko) * 2004-08-20 2006-10-13 삼성전자주식회사 3차원 반도체 캐패시터 및 그 제조 방법
US20060065916A1 (en) 2004-09-29 2006-03-30 Xubai Zhang Varactors and methods of manufacture and use
EP1831973A2 (en) * 2004-12-06 2007-09-12 The President and Fellows of Harvard College Nanoscale wire-based data storage
DE102005048774B4 (de) * 2005-10-07 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Substrat, das zumindest bereichsweise an einer Oberfläche mit einer Beschichtung eines Metalls versehen ist, sowie dessen Verwendung
US7560392B2 (en) 2006-05-10 2009-07-14 Micron Technology, Inc. Electrical components for microelectronic devices and methods of forming the same
KR100849187B1 (ko) * 2006-06-30 2008-07-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US19874A (en) * 1858-04-06 Improvement in cotton-seed planters
DE2513858C3 (de) 1975-03-27 1981-08-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines Tantal-Dünnschichtkondensators
JPS5874079A (ja) * 1981-10-28 1983-05-04 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタ
KR930012120B1 (ko) * 1991-07-03 1993-12-24 삼성전자 주식회사 반도체장치 및 그의 제조방법
US5142438A (en) * 1991-11-15 1992-08-25 Micron Technology, Inc. Dram cell having a stacked capacitor with a tantalum lower plate, a tantalum oxide dielectric layer, and a silicide buried contact
US5390072A (en) * 1992-09-17 1995-02-14 Research Foundation Of State University Of New York Thin film capacitors
US5723171A (en) * 1992-10-23 1998-03-03 Symetrix Corporation Integrated circuit electrode structure and process for fabricating same
US5479317A (en) * 1994-10-05 1995-12-26 Bell Communications Research, Inc. Ferroelectric capacitor heterostructure and method of making same
US6204111B1 (en) * 1994-12-28 2001-03-20 Matsushita Electronics Corporation Fabrication method of capacitor for integrated circuit
JP3098923B2 (ja) * 1994-12-28 2000-10-16 松下電子工業株式会社 半導体装置およびその製造方法
JP3480624B2 (ja) * 1995-06-09 2003-12-22 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
GB9512529D0 (en) * 1995-06-20 1995-08-23 Bnfl Fluorchem Ltd Cell treatment
JP3929513B2 (ja) 1995-07-07 2007-06-13 ローム株式会社 誘電体キャパシタおよびその製造方法
KR100234000B1 (ko) * 1996-09-04 1999-12-15 박호군 피제트티 박막 및 그 제조방법
KR19980077149A (ko) * 1997-04-17 1998-11-16 윤종용 다층전극 구조를 갖는 강유전체 메모리의 커패시터 및 그 제조방법
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
JPH11195768A (ja) * 1997-10-22 1999-07-21 Fujitsu Ltd ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
US6180481B1 (en) * 1998-01-09 2001-01-30 Micron Technology, Inc. Barrier layer fabrication methods
JPH11205898A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 誘電体薄膜素子用電極およびその製造方法とそれを用いた超音波振動子
JP3125922B2 (ja) * 1998-01-20 2001-01-22 ソニー株式会社 誘電体メモリおよびその製造方法
JP3226166B2 (ja) * 1998-02-06 2001-11-05 ソニー株式会社 強誘電体キャパシタおよびその製造方法並びに強誘電体メモリ
KR100324601B1 (ko) * 1998-12-30 2002-04-17 박종섭 계면의 특성 향상을 위한 강유전체 캐패시터 제조 방법
KR100668881B1 (ko) * 1999-02-04 2007-01-12 로무 가부시키가이샤 커패시터 및 그 제조방법
US6101102A (en) * 1999-04-28 2000-08-08 Raytheon Company Fixed frequency regulation circuit employing a voltage variable dielectric capacitor
JP2001223345A (ja) * 1999-11-30 2001-08-17 Hitachi Ltd 半導体装置とその製造方法
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US6682772B1 (en) * 2000-04-24 2004-01-27 Ramtron International Corporation High temperature deposition of Pt/TiOx for bottom electrodes
KR100604662B1 (ko) * 2000-06-30 2006-07-25 주식회사 하이닉스반도체 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법
US6492242B1 (en) * 2000-07-03 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Method of forming of high K metallic dielectric layer
JP2002094018A (ja) * 2000-09-14 2002-03-29 Fujitsu Ltd 電子装置の製造方法
KR100338780B1 (ko) * 2000-09-15 2002-06-01 윤종용 층간절연막의 손상을 방지할 수 있는 반도체 메모리 소자및 그 제조방법
JP2002124647A (ja) * 2000-10-18 2002-04-26 Sharp Corp 半導体装置
KR100506082B1 (ko) * 2000-12-18 2005-08-04 삼성전자주식회사 반구형 잉크 챔버를 가진 잉크 젯 프린트 헤드의 제조 방법
JP2003031806A (ja) * 2001-05-09 2003-01-31 Hitachi Ltd Mosトランジスタ及びその製造方法
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
JP4067079B2 (ja) * 2001-12-26 2008-03-26 松下電器産業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP1504460B1 (en) 2009-07-29
JP2005526390A (ja) 2005-09-02
US20030216017A1 (en) 2003-11-20
US7545625B2 (en) 2009-06-09
KR100699397B1 (ko) 2007-03-27
US20080106846A1 (en) 2008-05-08
EP1504460A1 (en) 2005-02-09
DE60328596D1 (de) 2009-09-10
US7335552B2 (en) 2008-02-26
WO2003098646A1 (en) 2003-11-27
KR20040106543A (ko) 2004-12-17

Similar Documents

Publication Publication Date Title
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
KR100314489B1 (ko) 강유전체 커패시터의 간단한 제조방법
US6172385B1 (en) Multilayer ferroelectric capacitor structure
US20050098819A1 (en) Ferroelectric capacitor
JPH08279599A (ja) 強誘電性キャパシタの製造方法
JP4240542B2 (ja) 集積回路の電極構造とその作製方法
JPH11238861A (ja) 薄膜キャパシタ及びその製造方法
JPH11121703A (ja) Bi層状強誘電体薄膜の製造方法
JP2006310744A (ja) 薄膜キャパシタ及び半導体装置
JPH0563205A (ja) 半導体装置
US7545625B2 (en) Electrode for thin film capacitor devices
JPH11297964A (ja) 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法
KR100214765B1 (ko) 기판상에 (200)방향으로 우선 배향된 백금 박막 형성방법, 그 방법에 의하여 형성된 백금박막을 구비한 기판 및 전자소자
JPH11220106A (ja) 半導体装置及びその製造方法
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JPH1056140A (ja) 強誘電体メモリ素子及びその製造方法
KR100362169B1 (ko) 비파괴독출형 전계효과트랜지스터 및 그 제조방법
JPH11233734A (ja) 半導体メモリ素子及びその製造方法
KR20000014361A (ko) 강유전체로서 바륨-스트론튬-나이오븀-산화물을 사용한 강유전체 트랜지스터 및 그 제조방법
JPH1012751A (ja) 強誘電体記憶素子
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
KR20000025706A (ko) 강유전성램 캐패시터의 제조방법
JP2000091531A (ja) 薄膜キャパシタ及びその製造方法
JP4805775B2 (ja) イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法
JP5030349B2 (ja) 誘電体膜の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100412

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101020

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5059290

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees