JP3968788B2 - 半導体装置及びフィルムキャリアテープの製造方法 - Google Patents

半導体装置及びフィルムキャリアテープの製造方法 Download PDF

Info

Publication number
JP3968788B2
JP3968788B2 JP54370898A JP54370898A JP3968788B2 JP 3968788 B2 JP3968788 B2 JP 3968788B2 JP 54370898 A JP54370898 A JP 54370898A JP 54370898 A JP54370898 A JP 54370898A JP 3968788 B2 JP3968788 B2 JP 3968788B2
Authority
JP
Japan
Prior art keywords
film
manufacturing
metal film
semiconductor device
carrier tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP54370898A
Other languages
English (en)
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of JP3968788B2 publication Critical patent/JP3968788B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

技術分野
本発明は、半導体装置及びフィルムキャリアテープ並びにこれらの製造方法に関する。
背景技術
半導体装置のパッケージ形態として、外部電極が形成された基板を半導体チップに接着した構成が知られている。このようなパッケージ形態では、基板と半導体チップとの間に樹脂を設けて両者を密着させることが多い。また、このようなパッケージ形態は、例えばＣＳＰ（Chip Size/Scale Package）型やＴ−ＢＧＡ（Tape Ball Grid Array）型などでも適用されており、さらに、ＴＡＢ（Tape Automated Bonding）技術にも応用されている。
しかしながら、外部電極に接続される配線パターンが、基板における半導体チップの能動面側に形成されている場合には、配線パターンと樹脂との密着性が劣るという問題があった。
特に、配線パターンをハーフエッチングして凸部を形成し、この凸部を半導体チップの電極に接合する場合には、エッチングにより配線パターンが鏡面になっており、樹脂との密着性が著しく悪かった。
本発明の目的は、配線パターンと樹脂との密着性を向上させる半導体装置及びフィルムキャリアテープ並びにこれらの製造方法を提供させることにある。
発明の開示
本発明に係る半導体装置の製造方法は、絶縁フィルムに、少なくとも一部が粗面加工された配線パターンを形成する第１工程と、
前記配線パターンの粗面加工された面に対して、少なくとも一回の樹脂の配設を行う第２工程と、
を含む。
本発明によれば、配線パターンが粗面加工されるので、樹脂との密着性に優れる。
前記第１工程は、
前記絶縁フィルムに金属膜を形成する工程と、
その後順序不同で、前記金属膜をパターニングして前記配線パターンを形成し、前記金属膜の少なくとも一部を粗面加工する工程と、
を含んでもよい。
本発明において、前記第１工程で、前記金属膜の所定部が凸部となるように、前記凸部を除く領域の前記金属膜をエッチングし、その後、前記金属膜のエッチングされた面を粗面加工してもよい。
これによれば、金属膜をエッチングして凸部が形成される。したがって、エッチングされる面は鏡面になるが、さらに粗面加工することで、微少の凹凸が形成されて樹脂との密着性に優れるようになる。なお、樹脂は、金属膜の保護のためや、製造工程の途中で必要に応じて設けられる。
前記金属膜は、前記絶縁フィルムとの接触面とは反対方向に前記凸部が突出するようにエッチングされてもよい。
この場合には、パターニング、エッチング及び粗面加工後に、前記金属膜を半導体チップの電極を有する面に対向させて、前記絶縁フィルムを配置し、前記凸部と前記電極とを位置合わせして接合する工程を含み、
前記樹脂は、前記絶縁フィルムと前記半導体チップとの間に設けられてもよい。
これによれば、絶縁フィルムと前記半導体チップとの間に設けられる樹脂は、粗面加工された金属膜と密着するので、パッケージクラックの発生を防止することができる。
前記絶縁フィルムは、デバイスホールを有し、前記金属膜は、前記デバイスホール内に、はみだすように形成され、
前記金属膜は、前記デバイスホール内において、前記絶縁フィルムとの接触面方向に前記凸部が突出するようにエッチングされてもよい。
本発明では、前記エッチング及び前記粗面加工の工程後であって、前記パターニングの工程前に、前記樹脂の配設工程が行われ、
前記樹脂の配設工程では、前記デバイスホール内で、前記金属膜の前記絶縁フィルム側の面に前記裏止め樹脂が設けられ、前記金属膜は、前記裏止め樹脂の配設面とは反対面からパターニングされ、その後前記裏止め樹脂が除去されてもよい。
これによれば、粗面加工がされてから裏止め樹脂が設けられるので、金属膜と樹脂との密着が良好になり、その後のパターニングにおいてエッチング液が金属膜と樹脂との間に入り込むことを防止できる。
前記絶縁フィルムは、デバイスホールを有し、前記金属膜は、前記デバイスホール内に、はみだすように形成され、
前記金属膜は、前記デバイスホール内において、前記絶縁フィルムとの接触面とは反対方向に前記凸部が突出するようにエッチングされてもよい。
本発明に係る半導体装置の製造方法では、パターニング、エッチング及び粗面加工後に、前記金属膜を半導体チップの電極を有する面に対向させて、前記絶縁フィルムを配置し、前記凸部と前記電極とを位置合わせして接合する工程を含み、
前記樹脂の配設工程では、封止用樹脂が、前記金属膜のエッチングされた面とともに前記半導体チップを封止するように設けてもよい。
これによれば、封止のための樹脂が、粗面加工された金属膜と密着して、パッケージクラックの発生を防止することができる。
前記粗面加工は、表面を荒らす化学研磨工程であってもよい。
前記金属膜は、前記所定部にレジストが設けられてエッチングされて前記凸部が形成され、前記レジストの除去前に、前記粗面加工が行われてもよい。
これによれば、凸部にはレジストが覆われたままで粗面加工が行われるので、凸部は粗面加工されないようにできる。
本発明に係るフィルムキャリアテープの製造方法は、絶縁フィルムに、少なくとも一部が粗面加工された配線パターンを形成する工程を含む。
本発明によれば、配線パターンが粗面加工されているので、半導体装置を製造するときに設けられる樹脂との密着性に優れる。
本発明は、前記絶縁フィルムに金属膜を形成する工程と、
その後順序不同で、前記金属膜をパターニングして前記配線パターンを形成し、前記金属膜の少なくとも一部を粗面加工する工程と、
を含んでもよい。
本発明において、前記金属膜の所定部が凸部となるように、前記凸部を除く領域の前記金属膜をエッチングし、その後、前記金属膜のエッチングされた面を粗面加工してもよい。
これによれば、金属膜をエッチングして凸部が形成される。したがって、エッチングされる面は鏡面になるが、さらに粗面加工することで、微少の凸凹が形成される。そして、金属膜の保護のためや、製造工程の途中で必要に応じて設けられる樹脂と、金属膜との密着性を向上させることができる。
前記金属膜は、前記絶縁フィルムとの接触面とは反対方向に前記凸部が突出するようにエッチングされてもよい。
前記絶縁フィルムは、デバイスホールを有し、前記金属膜は、前記デバイスホール内に、はみだすように形成され、
前記金属膜は、前記デバイスホール内において、前記絶縁フィルムとの接触面方向に前記凸部が突出するようにエッチングされてもよい。
前記エッチング及び前記粗面加工の工程後であって、前記パターニングの工程前に、前記樹脂の配設工程が行われ、
前記樹脂の配設工程では、前記デバイスホール内で、前記金属膜の前記絶縁フィルム側の面に前記裏止め樹脂が設けられ、前記金属膜は、前記裏止め樹脂の配設面とは反対面からパターニングされ、その後前記裏止め樹脂が除去されてもよい。
これによれば、粗面加工がされてから裏止め樹脂が設けられるので、金属膜と樹脂との密着が良好になり、その後のパターニングにおいてエッチング液が金属膜と樹脂との間に入り込むことを防止できる。
前記絶縁フィルムは、デバイスホールを有し、前記金属膜は、前記デバイスホール内に、はみだすように形成され、
前記金属膜は、前記デバイスホール内において、前記絶縁フィルムとの接触面とは反対方向に前記凸部が突出するようにエッチングされるてもよい。
前記粗面加工は、表面を荒らす化学研磨工程であってもよい。
前記金属膜は、前記所定部にレジストが設けられてエッチングされ、前記レジストの除去前に、前記表面を荒らす工程が行われてもよい。
これによれば、凸部にはレジストが覆われたままで粗面加工が行われるので、凸部は粗面加工されないようにできる。
本発明に係る半導体装置は、配線パターンを有する絶縁フィルムと、前記配線パターンに電極が接合される半導体チップと、前記配線パターンに設けられる樹脂と、を有し、
前記配線パターンは、前記樹脂との接触面が粗面をなす。
本発明によれば、配線パターンにおける樹脂との接触面が粗面をなすので、両者が密着してパッケージクラックの発生を防止することができる。
本発明において、前記配線パターンは凸部を含み、前記凸部に前記電極が接合され、前記凸部以外の領域において前記樹脂は前記配線パターンに設けられてもよい。
本発明に係るフィルムキャリアテープは、絶縁フィルムと、粗面加工された配線パターンと、を有する。
本発明において、前記配線パターンは凸部を含み、前記配線パターンは前記凸部の突出する側の面において粗面をなしてもよい。
【図面の簡単な説明】
図１は、第１実施形態に係る半導体装置を示す図であり、図２Ａ〜図２Ｅは、第１実施形態に係る半導体装置の製造工程を説明する図であり、図３Ａ〜図３Ｃは、第１実施形態に係る半導体装置の製造工程を説明する図であり、図４Ａ及び図４Ｂは、第１実施形態に係る半導体装置の製造工程を説明する図であり、図５Ａ及び図５Ｂは、第２実施形態に係る半導体装置の製造工程を説明する図であり、図６Ａ〜図６Ｃは、第２実施形態に係る半導体装置の製造工程を説明する図であり、図７は、第３実施形態に係る半導体装置を示す図であり、図８は、第４実施形態に係る半導体装置を示す図であり、図９は、本発明を適用した半導体装置を実装した回路基板を示す図であり、図１０は、本発明を適用した半導体装置を実装した回路基板を備える電子機器を示す図である。
発明を実施するための最良の形態
以下、本発明の好適な実施の形態について図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を示す図である。この半導体装置１０は、半導体チップ１２の電極１３に、フィルム片１４に形成された配線パターン１６の凸部１７が接合され、配線パターン１６には外部端子１８が設けられてなる。また、フィルム片１４と半導体チップ１２との間には、応力緩和や半導体チップの能動面の保護のための樹脂１９が設けられている。
詳しくは、フィルム片１４は、フィルムキャリアテープを打ち抜いて形成されるもので絶縁性を有するポリイミド系樹脂からなり、一方の面に配線パターン１６が、図示しない接着剤を介して貼り付けられている。
配線パターン１６は、凸部１７が厚肉となり、他の領域が薄肉となるように形成されている。この凸部１７が形成されていることで、配線パターン１６と半導体チップ１２との間に、樹脂１９を充填する隙間が形成される。また、配線パターン１６のフィルム片１４との接着面とは反対側の面１６ａ（すなわち、配線パターン１６の半導体チップ１２と相対向する面）に、図１において拡大して示すように、微少な凸凹が形成されている。
外部端子１８は、ボール状のハンダからなり、フィルム片１４からみたときに配線パターン１６の形成側とは反対側面において、フィルム片１４から突出して形成されている。詳しくは、フィルム片１４には、配線パターン１６上にハンダが搭載される程度の微少な穴１４ａが形成されており、配線パターン１６から穴１４ａを介して外側に突出するように、外部端子１８は形成されている。
樹脂１９は、ヤング率が低く応力緩和の働きを果たせる材質からなる。例えば、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコーン変性エポキシ樹脂等が挙げられる。この樹脂１９が、フィルム片１４と半導体チップ１２との間に設けられることで、外部端子１８に対して外部から加えられる応力を緩和できるようになっている。
樹脂１９は、図１に示すように、配線パターン１６の面１６ａにも接触する。上述したように、配線パターン１６の面１６ａには、微少な凹凸が形成されているので表面積が広くなっている。なお、ここでいう微少な凹凸とは、具体的には表面の粗さ（凸部間の距離）が１０μｍ以下になることが好ましい。また、テープ片１４と配線パターン１６との接着面側においても、両者（テープ片１４と配線パターン１６）の密着性をあげる為に配線パターン１６に凹凸が形成されている。配線パターン１６の面１６ａに形成される凹凸は、配線パターン１６の面１６ａの反対面側に形成される凹凸よりも細かく形成されている。したがって、面１６ａと樹脂１９との密着性が優れており、両者間でパッケージクラックが発生しにくい構造になっている。
本実施形態は、上記のように構成されており、以下その製造工程について説明する。図２Ａ〜図４Ｂは、本実施形態に係る半導体装置の製造工程を説明する図である。この製造工程ではＴＡＢ技術が適用されており、フィルムキャリアテープ２０が使用される。ここでいうフィルムキャリアテープは、絶縁性且つ可撓性を有する長尺状のフィルムであり、ポリイミド、ガラスエポキシ、ＢＴレジンやポリエステル系等の材料が用いられる。なお、半導体チップ搭載前又は搭載後のいずれかのタイミングで、フィルムキャリアテープ２０の一部が打ち抜かれて（切り離されて）フィルム片１４（図１参照）が形成される。
まず、図２Ａに示すように、フィルムキャリアテープ２０の一方の面（ここでは裏面が使用される）に接着剤２２を塗布し、図２Ｂに示すように、フィルムキャリアテープ２０に穴１４ａなどの開口を、プレスによる打ち抜きやレーザー加工やケミカルエツチング等所望の手段により形成する。穴１４ａは、図１に示すように外部端子１８を設けるために使用される。
そして、図２Ｃに示すように、接着剤２２を介して、フィルムキャリアテープ２０の穴１４ａも含むように裏面全面に金属膜としての銅箔２４を貼り付ける。銅箔２４は、所定の形状にパターニングされる。そのために、図２Ｄ以降の工程が行われる。
なお、本実施形態では、銅箔２４を貼る前に穴１４ａなどの開口を形成したが、これに限らず銅箔２４を貼った後に、開口させる工程を行っても良い。この方法によれば、未硬化の接着剤２２が付いているフィルムキャリアテープ２０を扱うという難しい工程がなくなり、接着剤２２の硬化が終わり、銅箔２４が貼られ終わっているフィルムキャリアテープ２０を扱う工程になる。そのため、ある程度ラフな扱いで良いから、工程が限定されず、穴１４ａなどの形成工程の自由度が増すという効果がある。また、この場合には、銅箔２４が貼られてから銅箔２４に穴を開けずにフィルムキャリアテープ２０に穴１４ａを形成するために、レーザ加エやケミカルエッチング等の手段を用いることが多い。
次に、図２Ｄに示すように、フィルムキャリアテープ２０にレジスト２６を塗布し、銅箔２４をエッチングして、図２Ｅに示すように、所定のパターン（図１に示す配線パターン１６）を形成する。
詳しくは、フィルムキャリアテープ２０の両面にレジスト２６を塗布し、エッチングすべき領域のレジスト２６を除去するように露光及び現像し、レジスト２６に覆われていない領域において銅箔２４をエッチングする。エッチングには、既知のエッチャント（例えば、塩化第二鉄、塩化第二銅等の水溶液）が用いられる。
あるいは、エッチングのようなサブトラクト（除去）法による代わりに、アディティブ（付加）法によって、配線パターン１６を形成してもよい。例えば、フィルムキャリアテープ２０に、スパッタリングによって、配線パターン１６の形状で銅などの金属薄膜を形成し、その上に電解メッキによって厚い金属膜を形成してもよい。
そして、配線パターン１６側のレジスト２６を除去し、図３Ａに示すように、配線パターン１６の凸部１７（図１参照）を形成する領域にレジスト２８を塗布する。詳しくは、露光及び現像によって、この領域のみにレジスト２８が残るようにする。
次に、図３Ｂに示すように、配線パターン１６を、厚み方向にハーフエツチングする。このエッチングは、図２Ｄから図２Ｅの状態に至るときよりも、時間を短縮して行われる。こうして、配線パターン１６は、レジスト２８にて覆われていない領域において薄肉になるので、レジスト２８にて覆われている領域が相対的に厚肉になる。そして、レジスト２６及び配線パターン１６とは反対側面のレジスト２８とを除去すると、図３Ｂに示すように、凸部１７が形成される。
ここで、配線パターン１６は、エッチングにて形成された表面が鏡面のようなっている。すなわち、配線パターン１６は、エッチング液を用いる化学的な方法にてエッチングされるので、エッチングされた面１６ａが鏡面になっている。
そこで、本実施形態では、図４Ａに拡大して示すように、この面１６ａを粗面加工することを特徴としている。詳しくは、表面を荒らす化学研磨工程によって、面１６ａに微少な凹凸が形成されている。これによって、樹脂１９（図１参照）と面１６ａとの密着性、すなわちアンカリング性を向上させることができる。なお、化学研磨工程では、例えばＣＰＥ−７５０（三菱ガス化学）等を使用することができる。
あるいは、粗面加工を方法として、研磨砂を吹き付けるサンドブラスト法や、Ｏ2プラズマ法などを使用してもよい。または、電解メッキにより配線パターン１６を形成する場合には、電流密度を上げて表面が荒れるようにメッキしてもよい。
次に、図４Ｂに示すように、半導体チップ１２の電極１３と、配線パターン１６の凸部１７とを位置合わせして両者を接続する。詳しくは、ボンディングツール１００により、フィルムキャリアテープ２０の上から凸部１７を、電極１３に対して押圧しながら超音波振動を印加し、凸部１７を構成する銅（Ａｕ）と電極１３を構成するアルミニウム（Ａｌ）との合金（Ａｕ／Ａｌ）をつくることにより行われる。
なお、本実施形態では、凸部１７上のレジスト２８（図３Ｂ参照）を除去してから、化学研磨工程が行われるので、配線パターン１６におけるエッチングされた面１６ａのみならず、凸部１７の表面も粗面加工がなされている。したがって、超音波振動による凸部１７の塑性変形が進みやすく、凸部１７と電極１３との接続工程を迅速に行うことができる。
凸部１７の表面の粗面加工が不要の場合には、凸部１７上のレジスト２８を除去する前に化学研磨工程を行うことで対応できる。
その後、フィルムキャリアテープ２０と半導体チップ１２との間に、樹脂１９（図１参照）を注入して熱硬化させ、穴１４ａ内にハンダを充填して外部端子（半田ボール）１８を形成する。
そして、フィルムキャリアテープ２０からフィルム片１４を打ち抜いて、図１に示す半導体装置１０を得ることができる。
なお、本実施形態では、図４Ｂに示すように、Ｂ−ＴＡＢ型の接合方法が適用されたが、周知の他の方法、例えば異方性導電接着剤を用いて接着する方法を適用してもよい。また更に、周知の方法として通常のＴＡＢ型の接合方法（配線パターン１６と凸部の形成された電極１３とを接合する方法）を用いてもよい。
（第２実施形態）
図５Ａ〜図６Ｃは、第２実施形態に係る半導体装置の製造工程を説明する図である。本実施形態は、ＴＡＢ技術に本発明を適用してものである。図６Ｃに示すように、半導体装置３０は、半導体チップ３２の電極３３に、フィルム片３４に形成された配線パターン３６の凸部３７が接合されてなる。また、フィルム片３４と半導体チップ３２とを封止するために、樹脂３９が設けられている。本実施形態でもＴＡＢ技術が適用されており、フィルム片３４は、図６Ｂに示すフィルムキャリアテープ４０から打ち抜かれて形成されてる。
詳しくは、フィルムキャリアテープ４０には、デバイスホール４０ａ、スプロケットホール４０ｂ及びアウタリードホール４０ｃなどが形成されている。そして、フィルムキャリアテープ４０には、複数の配線パターン３６が形成されている。各配線パターン３６は、インナリード３６ａ及びアウタリード３６ｂを含む。配線パターン３６のフィルムキャリアテープ４０への形成は、次のようにして行われる。
まず、図５Ａに示すように、スプロケットホール４０ｂ及びアウタリードホール４０ｃなどが形成されたフィルムキャリアテープ４０に、図示しない接着剤によって銅箔４２を貼り付ける。銅箔４２には、デバイスホール４０ａよりも内側に、このデバイスホール４０ａと相似形の矩形穴４２ａが形成されており、この矩形穴４２ａ以外の領域は、フィルムキャリアテープ４０のアウタリードホール４０ｃを覆うようになっている。
そして、デバイスホール４０ａから内側に張り出した領域において、銅箔４２の一部を薄肉にするようにエッチングし、このエッチングした面を粗面加工する。すなわち、図５Ｂに示すように、銅箔４２におけるフィルムキャリアテープ４０側の面に、先端部を残してエッチングして溝４４を形成する。なお、図５Ｂは、図５ＡのＢ−Ｂ線断面に対応する。そして、溝４４の底の面４４ａを粗面加工する。エッチング及び粗面加工の方法は、上記第１実施形態と同様であるので、詳細を省略する。
この溝４４を形成することで、デバイスホール４０ａ内において、銅箔４２の先端部には相対的に厚肉の凸部４６が形成される。
次に、図６Ａに示すように、デバイスホール４０ａ内において、銅箔４２に、溝４４及び凸部４６側から樹脂４８を配設する。すなわち、銅箔４２のフィルムキャリアテープ４０側の面を、樹脂４８によって裏止めする。
そして、フィルムキャリアテープ４０とは反対側の面から、銅箔４２をエッチング液によってパターニングして、図６Ｂに示すように、配線パターン３６を形成する。
ここで、銅箔４２において、溝４４及び凸部４６が形成される部分は、インナリード３６ａとなる。また、このインナリード３６ａとなる部分では、銅箔４２の面４４ａが粗面加工されているので、樹脂４８が密着している。したがって、銅箔４２をパターニングするときに、エッチング液がまわり込むことを防止して、インナリード３６ａの幅が狭くなったり、断線しないようになっている。
こうして得られたフィルムキャリアテープ４０を使って、半導体チップ３２を実装し、樹脂３９にて半導体チップ３２及びインナリード３６ａを封止し、フィルムキャリアテープ４０を打ち抜いて、フィルム片３４を有する半導体装置３０を得ることができる。
ここで、樹脂３９も、面４４ａと密着するので、パッケージクラックを防止することができる。
なお、本実施形態の外部端子部分に変更を加えれば、Ｔ−ＢＧＡ（Tape Ball Grid Array）型の半導体装置を製造することもできる。
（第３実施形態）
図７は、第３実施形態に係る半導体装置を示す図である。同図に示す半導体装置５０は、半導体チップ５２の電極５３に、フィルム片５４に形成された配線パターン５６の凸部５７が接合されてなる。また、フィルム片５４と半導体チップ５２とを封止するために、樹脂５８が設けられている。
本実施形態は、凸部５７の形成位置が、上記第２実施形態と異なる。すなわち、本実施形態では、配線パターン５６のフィルム片５４とは反対側面に凸部５７が形成されている。
本実施例では、配線パターン５６におけるエッチングされた面５６ａと、樹脂５８とが密着してパッケージクラックが防止される。
（第４実施形態）
図８は、第４実施形態に係る半導体装置を示す図である。この半導体装置６０は、半導体チップ６２の電極６３に、フィルム片６４に形成された配線パターン６６の凸部６７が接合され、配線パターン６６には外部端子６８が設けられてなる。また、フィルム片６４と半導体チップ６２との間には、応力緩和のための樹脂６５が注入されている。
ここで、凸部６７は、上述した実施形態と同様にして形成されるため、エッチング面が鏡面となるが、これに粗面加工を施すことで、樹脂６５との密着性を向上させてパッケージクラックが防止することができる。
本実施形態では、半導体チップ６２の外形よりも大きくフィルム片６４及び配線パターン６６が形成され、この半導体チップ６２の電極６３の内側のみならず外側にも外部端子６８が設けられている。すなわち、半導体装置６０は、いわゆるＦＡＮ−ＩＮ／ＯＵＴ型のものである。
さらに、本実施形態の特徴は、半導体チップ６２の周囲で、フィルム片６４に対して配線パターン６６の上から、絶縁性の接着剤６７を介して保持板６９が設けられることにある。保持板６９は、平坦性を有し、これを維持できる程度の強度を有するものである。
こうすることで、半導体チップ６２の外側に配置される外部端子６８も、平面安定性が向上する。
（その他の実施形態）
上記いずれの実施形態においても、配線パターンに凸部が形成されているが、本発明は、凸部がない場合にも適用することができる。すなわち、例えば、配線パターンがハーフエッチングされない場合であっても、配線パターンを粗面加工することで樹脂との密着性を上げることができる。その場合には、銅箔等の金属膜に粗面加工を行ってから、これを配線パターンの形状にパターニングしてもよい。
図９には、本発明を適用した半導体装置１１００を実装した回路基板１０００が示されている。回路基板１０００には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置１１００のバンプとを機械的に接続することでそれらの電気的導通を図る。この場合、半導体装置１１００は、上述したような外部との熱膨張差により生じる歪みを吸収する構造を有しており、本半導体装置１１００を回路基板１０００に実装しても接続時及びそれ以降の信頼性を向上できる。また更に半導体装置１１００の配線に対しても工夫が成されれば、接続時及び接続後の信頼性を向上させることができる。なお実装面積もベアチップにて実装した面積にまで小さくすることができる。このため、この回路基板１０００を電子機器に用いれば電子機器自体の小型化が図れる。また、同一面積内においてはより実装スペースを確保することができ、高機能化を図ることも可能である。
そして、この回路基板１０００を備える電子機器として、図１０には、ノート型パーソナルコンピュータ１２００が示されている。
なお、上記実施形態は、半導体装置に本発明を適用した例であるが、半導体装置と同様に多数のバンプを必要とする面実装用の電子部品であれば、能動部品か受動部品かを問わず、本発明を適用することができる。電子部品として、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどがある。

Claims (18)

  1. 絶縁フィルムに、少なくとも一部が粗面加工された配線パターンを形成する第１工程と、
    前記配線パターンの粗面加工された面に対して、少なくとも一回の樹脂の配設を行う第２工程と、
    を含み、
    前記第１工程は、
    前記絶縁フィルムに金属膜を形成する工程と、
    その後順序不同で、前記金属膜をパターニングして前記配線パターンを形成し、前記金属膜の少なくとも一部を粗面加工する工程と、
    を含む半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記第１工程で、前記金属膜の所定部が凸部となるように、前記凸部を除く領域の前記金属膜をエッチングし、その後、前記金属膜のエッチングされた面を粗面加工する半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記金属膜は、前記絶縁フィルムとの接触面とは反対方向に前記凸部が突出するようにエッチングされる半導体装置の製造方法。
  4. 請求項３記載の半導体装置の製造方法において、
    パターニング、エッチング及び粗面加工後に、前記金属膜を半導体チップの電極を有する面に対向させて、前記絶縁フィルムを配置し、前記凸部と前記電極とを位置合わせして接合する工程を含み、
    前記樹脂は、前記絶縁フィルムと前記半導体チップとの間に設けられる半導体装置の製造方法。
  5. 請求項２記載の半導体装置の製造方法において、
    前記絶縁フィルムは、デバイスホールを有し、前記金属膜は、前記デバイスホール内に、はみだすように形成され、
    前記金属膜は、前記デバイスホール内において、前記絶縁フィルムとの接触面方向に前記凸部が突出するようにエッチングされる半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記エッチング及び前記粗面加工の工程後であって、前記パターニングの工程前に、前記樹脂の配設工程が行われ、
    前記樹脂の配設工程では、前記デバイスホール内で、前記金属膜の前記絶縁フィルム側の面に前記裏止め樹脂が設けられ、前記金属膜は、前記裏止め樹脂の配設面とは反対面からパターニングされ、その後前記裏止め樹脂が除去される半導体装置の製造方法。
  7. 請求項２記載の半導体装置の製造方法において、
    前記絶縁フィルムは、デバイスホールを有し、前記金属膜は、前記デバイスホール内に、はみだすように形成され、
    前記金属膜は、前記デバイスホール内において、前記絶縁フィルムとの接触面とは反対方向に前記凸部が突出するようにエッチングされる半導体装置の製造方法。
  8. 請求項５から請求項７のいずれかに記載の半導体装置の製造方法において、
    パターニング、エッチング及び粗面加工後に、前記金属膜を半導体チップの電極を有する面に対向させて、前記絶縁フィルムを配置し、前記凸部と前記電極とを位置合わせして接合する工程を含み、
    前記樹脂の配設工程では、封止用樹脂が、前記金属膜のエッチングされた面とともに前記半導体チップを封止するように設けられる半導体装置の製造方法。
  9. 請求項２から請求項７のいずれかに記載の半導体装置の製造方法において、
    前記粗面加工は、表面を荒らす化学研磨工程である半導体装置の製造方法。
  10. 請求項２から請求項７のいずれかに記載の半導体装置の製造方法において、
    前記金属膜は、前記所定部にレジストが設けられてエッチングされて前記凸部が形成され、前記レジストの除去前に、前記粗面加工が行われる半導体装置の製造方法。
  11. 絶縁フィルムに、少なくとも一部が粗面加工された配線パターンを形成する工程を含むフィルムキャリアテープの製造方法であって、
    前記絶縁フィルムに金属膜を形成する工程と、
    その後順序不同で、前記金属膜をパターニングして前記配線パターンを形成し、前記金属膜の少なくとも一部を粗面加工する工程と、
    を含むフィルムキャリアテープの製造方法。
  12. 請求項１１記載のフィルムキャリアテープの製造方法において、
    前記金属膜の所定部が凸部となるように、前記凸部を除く領域の前記金属膜をエッチングし、その後、前記金属膜のエッチングされた面を粗面加工するフィルムキャリアテープの製造方法。
  13. 請求項１２記載のフィルムキャリアテープの製造方法において、
    前記金属膜は、前記絶縁フィルムとの接触面とは反対方向に前記凸部が突出するようにエッチングされるフィルムキャリアテープの製造方法。
  14. 請求項１２記載のフィルムキャリアテープの製造方法において、
    前記絶縁フィルムは、デバイスホールを有し、前記金属膜は、前記デバイスホール内に、はみだすように形成され、
    前記金属膜は、前記デバイスホール内において、前記絶縁フィルムとの接触面方向に前記凸部が突出するようにエッチングされるフィルムキャリアテープの製造方法。
  15. 請求項１４記載のフィルムキャリアテープの製造方法において、
    前記エッチング及び前記粗面加工の工程後であって、前記パターニングの工程前に、前記樹脂の配設工程が行われ、
    前記樹脂の配設工程では、前記デバイスホール内で、前記金属膜の前記絶縁フィルム側の面に前記裏止め樹脂が設けられ、前記金属膜は、前記裏止め樹脂の配設面とは反対面からパターニングされ、その後前記裏止め樹脂が除去されるフィルムキャリアテープの製造方法。
  16. 請求項１２記載のフィルムキャリアテープの製造方法において、
    前記絶縁フィルムは、デバイスホールを有し、前記金属膜は、前記デバイスホール内に、はみだすように形成され、
    前記金属膜は、前記デバイスホール内において、前記絶縁フィルムとの接触面とは反対方向に前記凸部が突出するようにエッチングされるフィルムキャリアテープの製造方法。
  17. 請求項１２から請求項１６のいずれかに記載のフィルムキャリアテープの製造方法において、
    前記粗面加工は、表面を荒らす化学研磨工程であるフィルムキャリアテープの製造方法。
  18. 請求項１２から請求項１６のいずれかに記載のフィルムキャリアテープの製造方法において、
    前記金属膜は、前記所定部にレジストが設けられてエッチングされ、前記レジストの除去前に、前記表面を荒らす工程が行われるフィルムキャリアテープの製造方法。
JP54370898A 1997-03-21 1998-03-18 半導体装置及びフィルムキャリアテープの製造方法 Expired - Fee Related JP3968788B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8744597 1997-03-21
PCT/JP1998/001153 WO1998043289A1 (en) 1997-03-21 1998-03-18 Semiconductor device, film carrier tape, and method for manufacturing them

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007068380A Division JP2007150374A (ja) 1997-03-21 2007-03-16 半導体装置及びフィルムキャリアテープ並びにこれらの製造方法

Publications (1)

Publication Number Publication Date
JP3968788B2 true JP3968788B2 (ja) 2007-08-29

Family

ID=13915069

Family Applications (2)

Application Number Title Priority Date Filing Date
JP54370898A Expired - Fee Related JP3968788B2 (ja) 1997-03-21 1998-03-18 半導体装置及びフィルムキャリアテープの製造方法
JP2007068380A Pending JP2007150374A (ja) 1997-03-21 2007-03-16 半導体装置及びフィルムキャリアテープ並びにこれらの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007068380A Pending JP2007150374A (ja) 1997-03-21 2007-03-16 半導体装置及びフィルムキャリアテープ並びにこれらの製造方法

Country Status (8)

Country Link
US (2) US6316288B1 (ja)
JP (2) JP3968788B2 (ja)
KR (1) KR100426883B1 (ja)
CN (1) CN1182574C (ja)
AU (1) AU6418998A (ja)
HK (1) HK1020391A1 (ja)
TW (1) TW400592B (ja)
WO (1) WO1998043289A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3968788B2 (ja) * 1997-03-21 2007-08-29 セイコーエプソン株式会社 半導体装置及びフィルムキャリアテープの製造方法
JP3952129B2 (ja) * 1999-02-18 2007-08-01 セイコーエプソン株式会社 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP2001308220A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体パッケージ及びその製造方法
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
JP3945415B2 (ja) * 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
DE10338078B4 (de) * 2003-08-19 2008-10-16 Infineon Technologies Ag Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung
WO2005024912A2 (en) * 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow
US6977435B2 (en) * 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
DE102004047522B3 (de) * 2004-09-28 2006-04-06 Infineon Technologies Ag Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
US7390688B2 (en) 2005-02-21 2008-06-24 Casio Computer Co.,Ltd. Semiconductor device and manufacturing method thereof
US7999379B2 (en) * 2005-02-25 2011-08-16 Tessera, Inc. Microelectronic assemblies having compliancy
JP4638768B2 (ja) * 2005-05-20 2011-02-23 三井金属鉱業株式会社 キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法
US7718904B2 (en) * 2005-11-15 2010-05-18 Intel Corporation Enhancing shock resistance in semiconductor packages
KR100640430B1 (ko) * 2005-12-14 2006-11-01 동부일렉트로닉스 주식회사 듀얼 다마신 방법 및 이를 이용한 구리배선막 형성방법
JP4503039B2 (ja) 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
JP2008135719A (ja) * 2006-10-31 2008-06-12 Sanyo Electric Co Ltd 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR100787894B1 (ko) * 2007-01-24 2007-12-27 삼성전자주식회사 반도체 칩 구조물과 반도체 칩 구조물 제조 방법 그리고반도체 칩 패키지 및 반도체 칩 패키지 제조 방법
JP4902558B2 (ja) * 2007-01-31 2012-03-21 三洋電機株式会社 半導体モジュールの製造方法
JP5067072B2 (ja) * 2007-08-24 2012-11-07 住友金属鉱山株式会社 長尺状ｎｄフィルターの製造方法
JP4959538B2 (ja) * 2007-12-17 2012-06-27 株式会社フジクラ 半導体装置とその製造方法及び電子装置
JP2009182272A (ja) 2008-01-31 2009-08-13 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
US8426959B2 (en) * 2009-08-19 2013-04-23 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
TWI575684B (zh) * 2011-06-13 2017-03-21 矽品精密工業股份有限公司 晶片尺寸封裝件
KR102108022B1 (ko) * 2011-07-29 2020-05-28 노반타 코포레이션 화학적 에칭을 수반하는 고강성 및 저관성을 갖는 미러를 제공하기 위한 시스템 및 방법
TWI539562B (zh) * 2014-03-31 2016-06-21 Quaternary planar pinless package structure and its manufacturing method
JP6562161B2 (ja) * 2017-02-17 2019-08-21 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
JPS6237939U (ja) * 1985-08-27 1987-03-06
JPS6439794A (en) * 1987-08-06 1989-02-10 Hitachi Cable Resin adhesive copper foil, printed wiring board using resin adhesive copper foil and film carrier for semiconductor device
AU2309388A (en) * 1987-08-26 1989-03-31 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and method of producing the same
JPS6473730A (en) * 1987-09-16 1989-03-20 Fujitsu Ltd Taping of semiconductor device
JPH01207939A (ja) * 1988-02-16 1989-08-21 Seiko Epson Corp 集積回路装置組立テープ
EP0360971A3 (en) * 1988-08-31 1991-07-17 Mitsui Mining & Smelting Co., Ltd. Mounting substrate and its production method, and printed wiring board having connector function and its connection method
JPH0797597B2 (ja) * 1989-06-02 1995-10-18 松下電器産業株式会社 半導体装置
JPH0828404B2 (ja) * 1990-03-27 1996-03-21 日立電線株式会社 Ｔａｂ用テープキャリアおよびその製造方法
JPH0413510A (ja) * 1990-05-08 1992-01-17 Shinko Kogyo Co Ltd 開先加工機の切込み位置設定装置
JPH04254344A (ja) * 1991-01-30 1992-09-09 Hitachi Cable Ltd インナーリード先端に補強テープを有するｔａｂ用テープキャリアの製造方法
JPH0513510A (ja) * 1991-06-28 1993-01-22 Hitachi Cable Ltd Ｔａｂ用テープキヤリア
JPH0574862A (ja) * 1991-09-17 1993-03-26 Seiko Epson Corp フレキシブル基板の構造
JPH0595027A (ja) * 1991-10-02 1993-04-16 Seiko Epson Corp フレキシブル回路基板の形成方法
JPH05160208A (ja) * 1991-12-09 1993-06-25 Toshiba Corp キャリアテープおよびその製造方法
US5738928A (en) * 1992-08-08 1998-04-14 Shinko Electric Industries Co., Ltd. Tab tape and method for producing same
SG68542A1 (en) * 1993-06-04 1999-11-16 Seiko Epson Corp Semiconductor device and manufacturing method thereof
JPH07201917A (ja) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 回路形成基板とその製造方法
JPH07335804A (ja) * 1994-06-14 1995-12-22 Dainippon Printing Co Ltd リードフレーム及びリードフレームの製造方法
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JPH08139126A (ja) 1994-11-04 1996-05-31 Sharp Corp 半導体装置
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JPH08186151A (ja) * 1994-12-29 1996-07-16 Sony Corp 半導体装置及びその製造方法
US5782638A (en) * 1995-05-19 1998-07-21 Warren, Iii; A. Daniel Ornamental film article for dental substrate decoration and dental substrate decorated therewith
US5756370A (en) * 1996-02-08 1998-05-26 Micron Technology, Inc. Compliant contact system with alignment structure for testing unpackaged semiconductor dice
JP3534583B2 (ja) * 1997-01-07 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3968788B2 (ja) * 1997-03-21 2007-08-29 セイコーエプソン株式会社 半導体装置及びフィルムキャリアテープの製造方法

Also Published As

Publication number Publication date
HK1020391A1 (en) 2000-04-14
KR100426883B1 (ko) 2004-06-30
WO1998043289A1 (en) 1998-10-01
AU6418998A (en) 1998-10-20
US20010040291A1 (en) 2001-11-15
KR20000010953A (ko) 2000-02-25
TW400592B (en) 2000-08-01
US6627994B2 (en) 2003-09-30
US6316288B1 (en) 2001-11-13
CN1182574C (zh) 2004-12-29
JP2007150374A (ja) 2007-06-14
CN1220774A (zh) 1999-06-23

Similar Documents

Publication Publication Date Title
JP3968788B2 (ja) 半導体装置及びフィルムキャリアテープの製造方法
KR100924510B1 (ko) 반도체장치, 그 제조방법 및 전자기기
EP1659625A2 (en) Semiconductor device and method for manufacturing the same, circuit board, and electronic instrument
JP2000138313A (ja) 半導体装置及びその製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP2001156203A (ja) 半導体チップ実装用プリント配線板
JP2003258007A (ja) 電子部品及びその製造方法
JP2007173727A (ja) 配線基板の製造方法
JP3482850B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100356323B1 (ko) 반도체 장치용 기판, 반도체 칩 탑재 기판, 반도체 장치및 그 제조방법, 회로 기판 및 전자기기
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JP3281591B2 (ja) 半導体装置およびその製造方法
JPH0425038A (ja) 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JP3529915B2 (ja) リードフレーム部材及びその製造方法
JP2002280491A (ja) 電子部品およびその製造方法
JPH10163267A (ja) バンプ付きワークの実装方法および実装基板
JP2005101170A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2794262B2 (ja) 電子回路パッケージ
JP2005183868A (ja) 半導体装置およびその実装構造
JP2000299559A (ja) パワーモジュール用基板
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP2005072098A (ja) 半導体装置
JP2877122B2 (ja) 半導体装置及びリードフレーム
JP2004207303A (ja) 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JPH10178044A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050315

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070528

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees