JP3968703B2 - リードレスパッケージおよび半導体装置 - Google Patents
リードレスパッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3968703B2 JP3968703B2 JP2002185930A JP2002185930A JP3968703B2 JP 3968703 B2 JP3968703 B2 JP 3968703B2 JP 2002185930 A JP2002185930 A JP 2002185930A JP 2002185930 A JP2002185930 A JP 2002185930A JP 3968703 B2 JP3968703 B2 JP 3968703B2
- Authority
- JP
- Japan
- Prior art keywords
- heat transfer
- semiconductor chip
- lead
- package
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、リードレスパッケージおよびこれを複数段に積層してなる半導体装置に関し、更に詳しくは、半導体チップの放熱性を高めて適正な動作特性を確保するようにしたリードレスパッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
携帯電話やＰＤＡ等のモバイル用通信機器、ノート型パソコン等の電子機器の小型化・高機能化に伴い、これらを構成する電子部品の高密度実装対応が不可欠となっている。電子部品の高密度実装化は、従来より、電子部品の小型化による部品端子のファインピッチ化や実装基板の配線パターンの微細化によって対応してきたが、近年においては、半導体ベアチップや半導体パッケージ部品を三次元的に積み重ねて実装効率を向上させた三次元モジュール構造が種々提案されている。
【０００３】
中でも、例えば特開２００１−１７７００５号公報に開示されているような構造は、半導体パッケージ技術として従来最も一般的に行われてきた材料／プロセスを使用できることから、三次元積層モジュール構造を安価に実現できる手段として注目されている。
この従来の三次元積層モジュール構造の半導体装置を図５〜図８を参照して説明する。
【０００４】
図５は従来の半導体装置１０１を示している。従来の半導体装置１０１は、図６および図７に示すリードレスパッケージ１０２を複数段積層した構造となっている。
【０００５】
リードレスパッケージ１０２は、半導体チップ１０３と、半導体チップ１０３の側方に近接して配置される複数のリード１０４と、半導体チップ１０３と複数のリード１０４とを接続するボンディングワイヤ１０５と、半導体チップ１０３とボンディングワイヤ１０５とを封止する封止樹脂１０６とを有している。
【０００６】
各々のリードレスパッケージ１０２は、リード１０４に形成した導電性の接合材１０７を介して互いに電気的に接続され、最下層のリードレスパッケージ１０２は、接合材１０７を介して、プリント配線板１０８のランド１０９に接続されている。
【０００７】
リードレスパッケージ１０２のリード１０４は、図６に示すように、上面部１０４ａと、段部１０４ｂと、下面部１０４ｃとを有している。段部１０４ｂは、上面部１０４ａよりも一段低く形成された部位であって、ボンディングワイヤ１０５が接合される領域である。リードレスパッケージ１０２の厚さはリード１０４の厚さと同等とされ、図７Ａ，Ｂに示すようにリード１０４の上面部１０４ａおよび下面部１０４ｃ、更に半導体チップ１０３の裏面が外部へ露出した形態となっている。
【０００８】
また、図８Ａ，Ｂは、図６に示したリードレスパッケージ１０２を構成するためのリードフレーム１１０を示している。リードフレーム１１０は、リードレスパッケージ１０２のリードに対応するリード部１０４と、リード部１０４を支持するフレーム部１１１とからなる。リードレスパッケージ１０２の製造時は、フレーム部１１１からリード部１０４が分離されるようになっている。
【０００９】
【発明が解決しようとする課題】
ところで、近年における電子機器の高機能化、高速信号処理対応のために半導体素子の高性能化も進展しているが、これにより半導体素子の発熱量の上昇は著しいものとなっている。その一方で、機器の薄型化、小型化が進んでいるため、機器内部の空気温度上昇や局所的な部品の温度上昇が問題になっている。一般に部品温度が許容値を超過すると誤作動等の動作不良や素子破壊を引き起こし、製品としての機能上および信頼性に大きな影響を与える。このため近年では、構成部品の放熱対策が高密度実装技術において重要視されるに至っている。
【００１０】
ところが、上述したような構成の従来の半導体装置１０１にあっては、特に内層のパッケージからの放熱性が充分に確保されないために、消費電力が大きく発熱量が大きい半導体チップがパッケージングされている場合には、当該半導体チップが高温化して特性に支障をきたすおそれが高い。すなわち、図６に示した構造の従来のリードレスパッケージ１０２およびこれを積層した半導体装置１０１の構成では、半導体チップ１０３からの効率の良い放熱性を確保することは構造的に困難である。
【００１１】
また、機能の異なる複数の半導体チップを積層する場合には、積層する半導体チップのなかで発熱量の大きなものを比較的放熱効率の高い最上層に配置したり、最下層に配置してプリント配線板側へ放熱する構造を採る方法もあるが、設計上大きな制約となる上に、発熱量の大きな半導体チップが３つ以上ある場合には、内層のパッケージへの適用が余儀なくされ、上述のような発熱による問題が顕在化する。
【００１２】
一方、例えば特開平８−２３６６９４号公報には、多段に積み重ねた半導体チップの裏面に放熱板をそれぞれ貼り付けることにより、各層の半導体チップの放熱効率を高めた積層型の半導体装置が開示されている。
【００１３】
しかしながら、この構成では、各層に放熱板を介装させているために積層モジュール全体としての高さが大きくなり、パッケージ厚の薄型化が目的のリードレスパッケージを用いる意義が減殺される結果になる。また、放熱板の設置のために半導体装置の生産性が損なわれたり、製造コストの上昇を招くという問題もある。
【００１４】
本発明は上述の問題に鑑みてなされ、半導体チップの放熱効果を高めて適正な動作特性を確保しながら、パッケージ厚の大型化、生産性および製造コストの悪化を回避できるリードレスパッケージおよびこれを積層してなる半導体装置を提供することを課題とする。
【００１５】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明のリードレスパッケージは、半導体チップと、半導体チップの側方に配置された複数のリードと、半導体チップと複数のリードとを接続するボンディングワイヤと、半導体チップとボンディングワイヤとを封止する封止樹脂とを有し、リードの上面および下面が外部へ露出した構造のリードレスパッケージであって、リードの厚さ範囲内で半導体チップを支持するダイパッド部と、このダイパッド部に連絡し上記リードと同等の厚さの伝熱用端子とを備え、この伝熱用端子は、ダイパッド部に対して水平伝熱部を介して接続されパッケージ四隅に配置された第１伝熱用端子と、半導体チップとリードとの間に配置された第２伝熱用端子とからなる。
【００１６】
本発明では、信号入出力用のリードとともに、ダイパッド部に連絡する放熱のための伝熱用端子を並設することによって、当該リードレスパッケージを積層して本発明の半導体装置を構成した場合にあっても、積層方向における放熱経路を確保することができる。これにより、特に内層部に積層されるリードレスパッケージの半導体チップからの発熱による動作不良が回避される。そして、伝熱用端子の一部（第２伝熱用端子）を半導体チップとリードとの間に配置しているので、パッケージ内部の任意の位置に伝熱用端子を形成できるようになり、放熱経路の多元化と放熱経路の設計自由度の向上が図れるようになる。また、伝熱用端子の他の一部（第１伝熱用端子）をパッケージ四隅に配置しているので、多くの放熱経路を形成して放熱性能を高めることができ、発熱量がきわめて高い半導体チップを内蔵するリードレスパッケージの積層構造に好適に実施することができる。
【００１７】
また、ダイパッド部、第１，第２伝熱用端子および水平伝熱部は、リードを構成するためのリードフレームの一部として一体的に形成することができる。このため、放熱用の部材を後工程で取り付ける必要がないので生産性および製造コストの悪化を回避できる。
【００１８】
この場合、ダイパッド部、第１，第２伝熱用端子および水平伝熱部は、半導体チップをパッケージ化する際にリードとともにパッケージの一部として内蔵されることになるので、パッケージ厚の大型化が防止される。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２０】
図１〜図４は本発明の実施の形態を示している。ここで、図１は本実施の形態による半導体装置３１の側断面図、図２は半導体装置３１を構成するリードレスパッケージ３２の側断面図、図３は図２のリードレスパッケージ３２の裏面図、図４の図２のリードレスパッケージ３２の平面図である。
【００２１】
本実施の形態の半導体装置３１は、半導体チップ３３を内蔵する同一構成のリードレスパッケージ３２が複数段（図では４段）、垂直方向に積層されることによって構成されている。
【００２２】
半導体チップ３３としては、例えばＤＲＡＭ等の半導体メモリやこれにロジック回路が混載されたシステムＬＳＩ、あるいはＭＰＵ、各種ハードウェアシステムを駆動するドライバ回路、電源回路、高周波信号処理回路等が組み込まれた公知のベアチップ部品が適用される。
【００２３】
したがって、半導体装置３１は、例えば半導体メモリを複数積層してメモリ容量の拡大を図るというように、同種の半導体チップで構成されることによって特定の機能を行う三次元モジュールとして構成されるか、あるいは、異種の半導体チップで構成されることによってシステム的な機能を行う三次元モジュールとして構成され得る。
【００２４】
半導体装置３１を構成する各段のリードレスパッケージ３２は、半導体チップ３３と、半導体チップ３３の側方に配置される信号入出力用の複数のリード３４と、半導体チップ３３とリード３４とを接続するボンディングワイヤ３５と、半導体チップ３３とボンディングワイヤ３５とを封止する封止樹脂３６と、半導体チップ３３を支持するダイパッド部３９とを有し、更に、パッケージ四隅に配置される複数の第１伝熱用端子３８Ａと、半導体チップ３３とリード３４との間に配置される複数の第２伝熱用端子３８Ｂと、ダイパッド部３９と第１伝熱用端子３８Ａとを接続する水平伝熱部３８Ｃとを備えている。
【００２５】
半導体チップ３３は、ダイパッド部３９にフェイスアップ方式で接着固定されている。半導体チップ３３の表面（能動面）には複数のボンディングパッド（図示略）が所定ピッチで形成されており、リード３４に対して金線等のボンディングワイヤ３５を介して接続されている。
【００２６】
リードレスパッケージ３２のリード３４は、上面部と、段部と、下面部とを有している。リード３４の段部は、リード３４をコイニングまたはハーフエッチングによって一段低くした部位であって、ボンディングワイヤ３５が接合される領域である。リードレスパッケージ３２の厚さはリード３４の厚さと同等され（例えば０．２ｍｍ〜０．２５ｍｍ）、リード３４の上面部および下面部が外部へ露出した形態となっている。また、リード３４の段部の厚さ（高さ）は例えば０．１ｍｍ〜０．１２５ｍｍとされている。
【００２７】
ダイパッド部３９は、リード３４の厚さ（高さ）の範囲内で半導体チップ３３を支持している。つまり、ダイパッド部３９の厚さ、半導体チップ３３の厚さ、そして、ボンディングワイヤ３５のループ高さのそれぞれの合計が、リード３４の厚さ寸法内に入るように、三者の大きさが選択されている。
【００２８】
ダイパッド部３９の裏面は、リード３４の下面部と同一平面内に属しており、当該裏面を除く周囲がボンディングワイヤ３５とともに封止樹脂３６でモールドされることによって、ＱＦＮタイプのリードレスパッケージ３２が構成される。
【００２９】
第１伝熱用端子３８Ａおよび第２伝熱用端子３８Ｂは、半導体チップ３３からの発熱を当該半導体チップ３３の外部へ伝える機能を有している。第１，第２伝熱用端子３８Ａ，３８Ｂは、リード３４と同等の厚さ（高さ）を有し、また、第１伝熱用端子３８Ａはダイパッド部３９に対して水平伝熱部３８Ｃを介して連絡している。なお、水平伝熱部３８Ｃは、ダイパッド部３９と同等の厚さに形成されている。また、ボンディングワイヤ３５は、第２伝熱用端子３８Ｂの配列ピッチ間に張り巡らされ、伝熱用端子３８Ｂとボンディングワイヤ３５とが接触しないようにしている。
【００３０】
なお、第２伝熱用端子３８Ｂの配列は必ずしも図示の通りである必要はなく、例えばボンディングワイヤ３５による結線密度の疎密に従い、その疎の部分にのみ配置するようにしてもよい。
【００３１】
これらダイパッド部３９、第１，第２伝熱用端子３８Ａ，３８Ｂおよび水平伝熱部３８Ｃは、それぞれリード３４と同一の材料で形成されている。特に、図示せずとも一枚のリードフレームで一体的に形成されたものからなっている。リード３４および第１伝熱用端子３８Ａの各々の上下両面と、第２伝熱用端子３８Ｂの先端と、ダイパッド部３９および水平伝熱部３８Ｃの各々の裏面とは、それぞれ外部へ露出してリードレスパッケージ３２の外面を構成している（図３，図４）。そして、これらの金属面には、めっき被膜４０が形成されている。
【００３２】
各々のリードレスパッケージ２２は、図１に示すように、リード２４および第１，第２伝熱用端子３８Ａ，３８Ｂを介して複数段に積層されることにより、積層型の半導体装置３１が構成される。最下層のリードレスパッケージ３２のリード３４および第１，第２伝熱用端子３８Ａ，３８Ｂはそれぞれプリント配線板８の入出力用ランド９および放熱用ランド１４に接続されている。これにより、各層のリードレスパッケージ３２は、各々のリード３４によって層間の電気的な接続がなされるとともに、各層の伝熱用端子３８Ａ，３８Ｂおよびダイパッド部３９によって層間の放熱経路を形成している。
【００３３】
また、最上層に位置するリードレスパッケージ３２のダイパッド部３９は、各層のリードレスパッケージ３２からの発熱を外気へ、もしくはユーザーにて取り付けられる放熱器などへ放出するための放熱板としての機能を有している。
【００３４】
以上の半導体装置３１は、ＱＦＮタイプの半導体パッケージを組み立てて完成させた後、各半導体パッケージを個別に積み重ねることによって積層パッケージを実現している。このような積層型の半導体装置は、例えばＤＲＡＭに代表される半導体メモリの三次元モジュールに適用されることによって、メモリの大容量化を図ることができる。また、例えばＳＲＡＭとフラッシュメモリとロジックＩＣといった異なる種類のチップに適用し積層することによって、小型のシステムモジュールを形成することができる。
【００３５】
以上、本実施の形態によれば、多段に積み重ねられたリードレスパッケージ３２のそれぞれの半導体チップ３３から発する熱が、ダイパッド部３９を介して第１，第２伝熱用端子３８Ａ，３８Ｂへ伝達し、ここから各層の伝熱用端子３８Ａ，３８Ｂを介して、最上層のリードレスパッケージ３２のダイパッド部３９へ伝達して放熱される。あるいは、伝熱用端子３８Ａ，３８Ｂを介してプリント配線板８の放熱用ランド１４へ伝達される。
【００３６】
このように、半導体チップ３３の放熱経路が、リードレスパッケージ３２の面内およびその積層方向へ形成されているために、半導体装置３１の放熱効率が高められ、許容値を超える発熱による半導体チップ３３の特性不良や誤動作等の動作不良を防止することができる。
【００３７】
特に、内層に位置するリードレスパッケージ３２から発生する熱が、最上層のリードレスパッケージ３２のダイパッド部（兼放熱板）３９や、最下層のリードレスパッケージ３２の伝熱用端子３８を介して外部へ放熱され得るようにしているので、発熱量の大きな半導体チップ３３を搭載したリードレスパッケージを内層部に有する積層型半導体装置の信頼性を高めることができる。
【００３８】
また、本実施の形態によれば、半導体チップ３３からの放熱経路を構成するダイパッド部３９および伝熱用端子３８Ａ，３８Ｂが、リード３４を構成するリードフレームの一部として一体的に形成されているので、リードレスパッケージ３２を製造したときにこれらの放熱経路を内蔵させることができ、これにより生産性が悪化したり製造コストが上昇したりするということが回避される。また、リードレスパッケージ３２の薄厚性を維持することができる。
【００３９】
更に、本実施形態によれば、第２伝熱用端子３８Ｂが半導体チップ３３とリード３４との間に配置されており、パッケージ内部の任意の位置に伝熱用端子３８Ｂを形成できるため、放熱経路の多元化を図ることができ、これにより放熱経路の設計自由度が高められる。
【００４０】
特に、伝熱用端子の一部（３８Ｂ）が半導体チップ３３とリード３４との間に配置され、伝熱用端子の他の一部（３８Ａ）がパッケージ４隅に配置されているので、上述の第１の実施の形態に比べて多くの放熱経路を形成して放熱性能を高めることができ、発熱量がきわめて高い半導体チップを内蔵するリードレスパッケージの積層構造に好適に実施することができる。
【００４１】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００４２】
例えば以上の実施の形態では、同種の半導体チップが内蔵されたリードレスパッケージを複数段に積層して半導体装置を構成する例について説明したが、互いに異種の半導体チップを内蔵するリードレスパッケージを積層して半導体装置を構成することも可能である。
【００４３】
また、以上の実施の形態では、半導体装置の各層を垂直方向に連絡する放熱経路を直線的に形成したが、これに限らず、垂直方向の放熱経路をジグザグ状に形成することも可能である。
【００４４】
また、伝熱用端子３８Ａ，３８Ｂの形成数を各層において同一としたが、各層において伝熱用端子３８Ａ，３８Ｂの数を異ならせることも可能である。
【００４５】
また、各層のリードレスパッケージを接続する接合材は、ソルダペーストに限らず、例えばめっきバンプ等も適用可能である。また、導電ペースト、異方性導電材料（ＡＣＦ／ＡＣＰ）等の導電層を用いて層間の接続を図るようにしてもよい。
【００４６】
さらに、以上の実施の形態では、単一のリードフレームに対して単一の半導体チップを搭載したリードレスパッケージを複数段積層した三次元モジュールに本発明を適用した例を説明したが、単一のリードフレームに対して複数の半導体チップを搭載したマルチチップ型のリードレスパッケージからなる三次元モジュールに対しても、本発明は適用可能である。
【００４７】
【発明の効果】
以上述べたように、本発明のリードレスパッケージによれば、信号入出力用のリードとともに、ダイパッド部に連絡する放熱のための伝熱用端子を並設したので、当該リードレスパッケージを積層した場合でも、積層方向における放熱経路を確保することができ、過度の発熱による動作不良を回避することができる。
【００４８】
そして、伝熱用端子の一部を半導体チップとリードとの間に配置し、伝熱用端子の他の一部を水平伝熱部を介してパッケージの四隅に配置しているので、パッケージ内部の任意の位置に伝熱用端子を形成できるようになり、放熱経路の多元化と放熱経路の設計自由度の向上が図れるようになる。
【００４９】
また、ダイパッド部および伝熱用端子は、リードを構成するためのリードフレームの一部として一体的に形成するようにすれば、放熱用の部材を後工程で取り付ける必要をなくし、生産性および製造コストの悪化を回避することができる。また、この場合、ダイパッド部および伝熱用端子は、半導体チップをパッケージングする際にリードとともにパッケージの一部として内蔵させることができるので、パッケージ厚の大型化を防止することができる。
【００５０】
一方、本発明の半導体装置によれば、複数段に積層されたリードレスパッケージの、特に内層部に位置するリードレスパッケージの半導体チップからの発熱による動作不良を回避することができるので、積層型半導体装置の信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態によるリードレスパッケージを積層してなる半導体装置の側断面図である。
【図２】 本発明の実施の形態によるリードレスパッケージの側断面図である。
【図３】 図２の裏面図である。
【図４】 図２の平面図である。
【図５】 従来の半導体装置の側断面図である。
【図６】 図５の半導体装置を構成する従来のリードレスパッケージの側断面図である。
【図７】 従来のリードレスパッケージの全体を示す斜視図であり、Ａは表面側から見た図、Ｂは裏面側から見た図である。
【図８】 従来のリードレスパッケージを構成するためのリードフレームを示す図であり、Ａは平面図、ＢはＡにおける［Ｂ］−［Ｂ］線方向断面図である。
【符号の説明】
３１…半導体装置、３２…リードレスパッケージ、３３…半導体チップ、３４…リード、３５…ボンディングワイヤ、３６…封止樹脂、８…プリント配線板、９…入出力用ランド、１４…放熱用ランド、３８Ａ…第１伝熱用端子、３８Ｂ…第２伝熱用端子、３８Ｃ…水平伝熱部、３９…ダイパッド部、
【発明の属する技術分野】
本発明は、リードレスパッケージおよびこれを複数段に積層してなる半導体装置に関し、更に詳しくは、半導体チップの放熱性を高めて適正な動作特性を確保するようにしたリードレスパッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
携帯電話やＰＤＡ等のモバイル用通信機器、ノート型パソコン等の電子機器の小型化・高機能化に伴い、これらを構成する電子部品の高密度実装対応が不可欠となっている。電子部品の高密度実装化は、従来より、電子部品の小型化による部品端子のファインピッチ化や実装基板の配線パターンの微細化によって対応してきたが、近年においては、半導体ベアチップや半導体パッケージ部品を三次元的に積み重ねて実装効率を向上させた三次元モジュール構造が種々提案されている。
【０００３】
中でも、例えば特開２００１−１７７００５号公報に開示されているような構造は、半導体パッケージ技術として従来最も一般的に行われてきた材料／プロセスを使用できることから、三次元積層モジュール構造を安価に実現できる手段として注目されている。
この従来の三次元積層モジュール構造の半導体装置を図５〜図８を参照して説明する。
【０００４】
図５は従来の半導体装置１０１を示している。従来の半導体装置１０１は、図６および図７に示すリードレスパッケージ１０２を複数段積層した構造となっている。
【０００５】
リードレスパッケージ１０２は、半導体チップ１０３と、半導体チップ１０３の側方に近接して配置される複数のリード１０４と、半導体チップ１０３と複数のリード１０４とを接続するボンディングワイヤ１０５と、半導体チップ１０３とボンディングワイヤ１０５とを封止する封止樹脂１０６とを有している。
【０００６】
各々のリードレスパッケージ１０２は、リード１０４に形成した導電性の接合材１０７を介して互いに電気的に接続され、最下層のリードレスパッケージ１０２は、接合材１０７を介して、プリント配線板１０８のランド１０９に接続されている。
【０００７】
リードレスパッケージ１０２のリード１０４は、図６に示すように、上面部１０４ａと、段部１０４ｂと、下面部１０４ｃとを有している。段部１０４ｂは、上面部１０４ａよりも一段低く形成された部位であって、ボンディングワイヤ１０５が接合される領域である。リードレスパッケージ１０２の厚さはリード１０４の厚さと同等とされ、図７Ａ，Ｂに示すようにリード１０４の上面部１０４ａおよび下面部１０４ｃ、更に半導体チップ１０３の裏面が外部へ露出した形態となっている。
【０００８】
また、図８Ａ，Ｂは、図６に示したリードレスパッケージ１０２を構成するためのリードフレーム１１０を示している。リードフレーム１１０は、リードレスパッケージ１０２のリードに対応するリード部１０４と、リード部１０４を支持するフレーム部１１１とからなる。リードレスパッケージ１０２の製造時は、フレーム部１１１からリード部１０４が分離されるようになっている。
【０００９】
【発明が解決しようとする課題】
ところで、近年における電子機器の高機能化、高速信号処理対応のために半導体素子の高性能化も進展しているが、これにより半導体素子の発熱量の上昇は著しいものとなっている。その一方で、機器の薄型化、小型化が進んでいるため、機器内部の空気温度上昇や局所的な部品の温度上昇が問題になっている。一般に部品温度が許容値を超過すると誤作動等の動作不良や素子破壊を引き起こし、製品としての機能上および信頼性に大きな影響を与える。このため近年では、構成部品の放熱対策が高密度実装技術において重要視されるに至っている。
【００１０】
ところが、上述したような構成の従来の半導体装置１０１にあっては、特に内層のパッケージからの放熱性が充分に確保されないために、消費電力が大きく発熱量が大きい半導体チップがパッケージングされている場合には、当該半導体チップが高温化して特性に支障をきたすおそれが高い。すなわち、図６に示した構造の従来のリードレスパッケージ１０２およびこれを積層した半導体装置１０１の構成では、半導体チップ１０３からの効率の良い放熱性を確保することは構造的に困難である。
【００１１】
また、機能の異なる複数の半導体チップを積層する場合には、積層する半導体チップのなかで発熱量の大きなものを比較的放熱効率の高い最上層に配置したり、最下層に配置してプリント配線板側へ放熱する構造を採る方法もあるが、設計上大きな制約となる上に、発熱量の大きな半導体チップが３つ以上ある場合には、内層のパッケージへの適用が余儀なくされ、上述のような発熱による問題が顕在化する。
【００１２】
一方、例えば特開平８−２３６６９４号公報には、多段に積み重ねた半導体チップの裏面に放熱板をそれぞれ貼り付けることにより、各層の半導体チップの放熱効率を高めた積層型の半導体装置が開示されている。
【００１３】
しかしながら、この構成では、各層に放熱板を介装させているために積層モジュール全体としての高さが大きくなり、パッケージ厚の薄型化が目的のリードレスパッケージを用いる意義が減殺される結果になる。また、放熱板の設置のために半導体装置の生産性が損なわれたり、製造コストの上昇を招くという問題もある。
【００１４】
本発明は上述の問題に鑑みてなされ、半導体チップの放熱効果を高めて適正な動作特性を確保しながら、パッケージ厚の大型化、生産性および製造コストの悪化を回避できるリードレスパッケージおよびこれを積層してなる半導体装置を提供することを課題とする。
【００１５】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明のリードレスパッケージは、半導体チップと、半導体チップの側方に配置された複数のリードと、半導体チップと複数のリードとを接続するボンディングワイヤと、半導体チップとボンディングワイヤとを封止する封止樹脂とを有し、リードの上面および下面が外部へ露出した構造のリードレスパッケージであって、リードの厚さ範囲内で半導体チップを支持するダイパッド部と、このダイパッド部に連絡し上記リードと同等の厚さの伝熱用端子とを備え、この伝熱用端子は、ダイパッド部に対して水平伝熱部を介して接続されパッケージ四隅に配置された第１伝熱用端子と、半導体チップとリードとの間に配置された第２伝熱用端子とからなる。
【００１６】
本発明では、信号入出力用のリードとともに、ダイパッド部に連絡する放熱のための伝熱用端子を並設することによって、当該リードレスパッケージを積層して本発明の半導体装置を構成した場合にあっても、積層方向における放熱経路を確保することができる。これにより、特に内層部に積層されるリードレスパッケージの半導体チップからの発熱による動作不良が回避される。そして、伝熱用端子の一部（第２伝熱用端子）を半導体チップとリードとの間に配置しているので、パッケージ内部の任意の位置に伝熱用端子を形成できるようになり、放熱経路の多元化と放熱経路の設計自由度の向上が図れるようになる。また、伝熱用端子の他の一部（第１伝熱用端子）をパッケージ四隅に配置しているので、多くの放熱経路を形成して放熱性能を高めることができ、発熱量がきわめて高い半導体チップを内蔵するリードレスパッケージの積層構造に好適に実施することができる。
【００１７】
また、ダイパッド部、第１，第２伝熱用端子および水平伝熱部は、リードを構成するためのリードフレームの一部として一体的に形成することができる。このため、放熱用の部材を後工程で取り付ける必要がないので生産性および製造コストの悪化を回避できる。
【００１８】
この場合、ダイパッド部、第１，第２伝熱用端子および水平伝熱部は、半導体チップをパッケージ化する際にリードとともにパッケージの一部として内蔵されることになるので、パッケージ厚の大型化が防止される。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２０】
図１〜図４は本発明の実施の形態を示している。ここで、図１は本実施の形態による半導体装置３１の側断面図、図２は半導体装置３１を構成するリードレスパッケージ３２の側断面図、図３は図２のリードレスパッケージ３２の裏面図、図４の図２のリードレスパッケージ３２の平面図である。
【００２１】
本実施の形態の半導体装置３１は、半導体チップ３３を内蔵する同一構成のリードレスパッケージ３２が複数段（図では４段）、垂直方向に積層されることによって構成されている。
【００２２】
半導体チップ３３としては、例えばＤＲＡＭ等の半導体メモリやこれにロジック回路が混載されたシステムＬＳＩ、あるいはＭＰＵ、各種ハードウェアシステムを駆動するドライバ回路、電源回路、高周波信号処理回路等が組み込まれた公知のベアチップ部品が適用される。
【００２３】
したがって、半導体装置３１は、例えば半導体メモリを複数積層してメモリ容量の拡大を図るというように、同種の半導体チップで構成されることによって特定の機能を行う三次元モジュールとして構成されるか、あるいは、異種の半導体チップで構成されることによってシステム的な機能を行う三次元モジュールとして構成され得る。
【００２４】
半導体装置３１を構成する各段のリードレスパッケージ３２は、半導体チップ３３と、半導体チップ３３の側方に配置される信号入出力用の複数のリード３４と、半導体チップ３３とリード３４とを接続するボンディングワイヤ３５と、半導体チップ３３とボンディングワイヤ３５とを封止する封止樹脂３６と、半導体チップ３３を支持するダイパッド部３９とを有し、更に、パッケージ四隅に配置される複数の第１伝熱用端子３８Ａと、半導体チップ３３とリード３４との間に配置される複数の第２伝熱用端子３８Ｂと、ダイパッド部３９と第１伝熱用端子３８Ａとを接続する水平伝熱部３８Ｃとを備えている。
【００２５】
半導体チップ３３は、ダイパッド部３９にフェイスアップ方式で接着固定されている。半導体チップ３３の表面（能動面）には複数のボンディングパッド（図示略）が所定ピッチで形成されており、リード３４に対して金線等のボンディングワイヤ３５を介して接続されている。
【００２６】
リードレスパッケージ３２のリード３４は、上面部と、段部と、下面部とを有している。リード３４の段部は、リード３４をコイニングまたはハーフエッチングによって一段低くした部位であって、ボンディングワイヤ３５が接合される領域である。リードレスパッケージ３２の厚さはリード３４の厚さと同等され（例えば０．２ｍｍ〜０．２５ｍｍ）、リード３４の上面部および下面部が外部へ露出した形態となっている。また、リード３４の段部の厚さ（高さ）は例えば０．１ｍｍ〜０．１２５ｍｍとされている。
【００２７】
ダイパッド部３９は、リード３４の厚さ（高さ）の範囲内で半導体チップ３３を支持している。つまり、ダイパッド部３９の厚さ、半導体チップ３３の厚さ、そして、ボンディングワイヤ３５のループ高さのそれぞれの合計が、リード３４の厚さ寸法内に入るように、三者の大きさが選択されている。
【００２８】
ダイパッド部３９の裏面は、リード３４の下面部と同一平面内に属しており、当該裏面を除く周囲がボンディングワイヤ３５とともに封止樹脂３６でモールドされることによって、ＱＦＮタイプのリードレスパッケージ３２が構成される。
【００２９】
第１伝熱用端子３８Ａおよび第２伝熱用端子３８Ｂは、半導体チップ３３からの発熱を当該半導体チップ３３の外部へ伝える機能を有している。第１，第２伝熱用端子３８Ａ，３８Ｂは、リード３４と同等の厚さ（高さ）を有し、また、第１伝熱用端子３８Ａはダイパッド部３９に対して水平伝熱部３８Ｃを介して連絡している。なお、水平伝熱部３８Ｃは、ダイパッド部３９と同等の厚さに形成されている。また、ボンディングワイヤ３５は、第２伝熱用端子３８Ｂの配列ピッチ間に張り巡らされ、伝熱用端子３８Ｂとボンディングワイヤ３５とが接触しないようにしている。
【００３０】
なお、第２伝熱用端子３８Ｂの配列は必ずしも図示の通りである必要はなく、例えばボンディングワイヤ３５による結線密度の疎密に従い、その疎の部分にのみ配置するようにしてもよい。
【００３１】
これらダイパッド部３９、第１，第２伝熱用端子３８Ａ，３８Ｂおよび水平伝熱部３８Ｃは、それぞれリード３４と同一の材料で形成されている。特に、図示せずとも一枚のリードフレームで一体的に形成されたものからなっている。リード３４および第１伝熱用端子３８Ａの各々の上下両面と、第２伝熱用端子３８Ｂの先端と、ダイパッド部３９および水平伝熱部３８Ｃの各々の裏面とは、それぞれ外部へ露出してリードレスパッケージ３２の外面を構成している（図３，図４）。そして、これらの金属面には、めっき被膜４０が形成されている。
【００３２】
各々のリードレスパッケージ２２は、図１に示すように、リード２４および第１，第２伝熱用端子３８Ａ，３８Ｂを介して複数段に積層されることにより、積層型の半導体装置３１が構成される。最下層のリードレスパッケージ３２のリード３４および第１，第２伝熱用端子３８Ａ，３８Ｂはそれぞれプリント配線板８の入出力用ランド９および放熱用ランド１４に接続されている。これにより、各層のリードレスパッケージ３２は、各々のリード３４によって層間の電気的な接続がなされるとともに、各層の伝熱用端子３８Ａ，３８Ｂおよびダイパッド部３９によって層間の放熱経路を形成している。
【００３３】
また、最上層に位置するリードレスパッケージ３２のダイパッド部３９は、各層のリードレスパッケージ３２からの発熱を外気へ、もしくはユーザーにて取り付けられる放熱器などへ放出するための放熱板としての機能を有している。
【００３４】
以上の半導体装置３１は、ＱＦＮタイプの半導体パッケージを組み立てて完成させた後、各半導体パッケージを個別に積み重ねることによって積層パッケージを実現している。このような積層型の半導体装置は、例えばＤＲＡＭに代表される半導体メモリの三次元モジュールに適用されることによって、メモリの大容量化を図ることができる。また、例えばＳＲＡＭとフラッシュメモリとロジックＩＣといった異なる種類のチップに適用し積層することによって、小型のシステムモジュールを形成することができる。
【００３５】
以上、本実施の形態によれば、多段に積み重ねられたリードレスパッケージ３２のそれぞれの半導体チップ３３から発する熱が、ダイパッド部３９を介して第１，第２伝熱用端子３８Ａ，３８Ｂへ伝達し、ここから各層の伝熱用端子３８Ａ，３８Ｂを介して、最上層のリードレスパッケージ３２のダイパッド部３９へ伝達して放熱される。あるいは、伝熱用端子３８Ａ，３８Ｂを介してプリント配線板８の放熱用ランド１４へ伝達される。
【００３６】
このように、半導体チップ３３の放熱経路が、リードレスパッケージ３２の面内およびその積層方向へ形成されているために、半導体装置３１の放熱効率が高められ、許容値を超える発熱による半導体チップ３３の特性不良や誤動作等の動作不良を防止することができる。
【００３７】
特に、内層に位置するリードレスパッケージ３２から発生する熱が、最上層のリードレスパッケージ３２のダイパッド部（兼放熱板）３９や、最下層のリードレスパッケージ３２の伝熱用端子３８を介して外部へ放熱され得るようにしているので、発熱量の大きな半導体チップ３３を搭載したリードレスパッケージを内層部に有する積層型半導体装置の信頼性を高めることができる。
【００３８】
また、本実施の形態によれば、半導体チップ３３からの放熱経路を構成するダイパッド部３９および伝熱用端子３８Ａ，３８Ｂが、リード３４を構成するリードフレームの一部として一体的に形成されているので、リードレスパッケージ３２を製造したときにこれらの放熱経路を内蔵させることができ、これにより生産性が悪化したり製造コストが上昇したりするということが回避される。また、リードレスパッケージ３２の薄厚性を維持することができる。
【００３９】
更に、本実施形態によれば、第２伝熱用端子３８Ｂが半導体チップ３３とリード３４との間に配置されており、パッケージ内部の任意の位置に伝熱用端子３８Ｂを形成できるため、放熱経路の多元化を図ることができ、これにより放熱経路の設計自由度が高められる。
【００４０】
特に、伝熱用端子の一部（３８Ｂ）が半導体チップ３３とリード３４との間に配置され、伝熱用端子の他の一部（３８Ａ）がパッケージ４隅に配置されているので、上述の第１の実施の形態に比べて多くの放熱経路を形成して放熱性能を高めることができ、発熱量がきわめて高い半導体チップを内蔵するリードレスパッケージの積層構造に好適に実施することができる。
【００４１】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００４２】
例えば以上の実施の形態では、同種の半導体チップが内蔵されたリードレスパッケージを複数段に積層して半導体装置を構成する例について説明したが、互いに異種の半導体チップを内蔵するリードレスパッケージを積層して半導体装置を構成することも可能である。
【００４３】
また、以上の実施の形態では、半導体装置の各層を垂直方向に連絡する放熱経路を直線的に形成したが、これに限らず、垂直方向の放熱経路をジグザグ状に形成することも可能である。
【００４４】
また、伝熱用端子３８Ａ，３８Ｂの形成数を各層において同一としたが、各層において伝熱用端子３８Ａ，３８Ｂの数を異ならせることも可能である。
【００４５】
また、各層のリードレスパッケージを接続する接合材は、ソルダペーストに限らず、例えばめっきバンプ等も適用可能である。また、導電ペースト、異方性導電材料（ＡＣＦ／ＡＣＰ）等の導電層を用いて層間の接続を図るようにしてもよい。
【００４６】
さらに、以上の実施の形態では、単一のリードフレームに対して単一の半導体チップを搭載したリードレスパッケージを複数段積層した三次元モジュールに本発明を適用した例を説明したが、単一のリードフレームに対して複数の半導体チップを搭載したマルチチップ型のリードレスパッケージからなる三次元モジュールに対しても、本発明は適用可能である。
【００４７】
【発明の効果】
以上述べたように、本発明のリードレスパッケージによれば、信号入出力用のリードとともに、ダイパッド部に連絡する放熱のための伝熱用端子を並設したので、当該リードレスパッケージを積層した場合でも、積層方向における放熱経路を確保することができ、過度の発熱による動作不良を回避することができる。
【００４８】
そして、伝熱用端子の一部を半導体チップとリードとの間に配置し、伝熱用端子の他の一部を水平伝熱部を介してパッケージの四隅に配置しているので、パッケージ内部の任意の位置に伝熱用端子を形成できるようになり、放熱経路の多元化と放熱経路の設計自由度の向上が図れるようになる。
【００４９】
また、ダイパッド部および伝熱用端子は、リードを構成するためのリードフレームの一部として一体的に形成するようにすれば、放熱用の部材を後工程で取り付ける必要をなくし、生産性および製造コストの悪化を回避することができる。また、この場合、ダイパッド部および伝熱用端子は、半導体チップをパッケージングする際にリードとともにパッケージの一部として内蔵させることができるので、パッケージ厚の大型化を防止することができる。
【００５０】
一方、本発明の半導体装置によれば、複数段に積層されたリードレスパッケージの、特に内層部に位置するリードレスパッケージの半導体チップからの発熱による動作不良を回避することができるので、積層型半導体装置の信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態によるリードレスパッケージを積層してなる半導体装置の側断面図である。
【図２】 本発明の実施の形態によるリードレスパッケージの側断面図である。
【図３】 図２の裏面図である。
【図４】 図２の平面図である。
【図５】 従来の半導体装置の側断面図である。
【図６】 図５の半導体装置を構成する従来のリードレスパッケージの側断面図である。
【図７】 従来のリードレスパッケージの全体を示す斜視図であり、Ａは表面側から見た図、Ｂは裏面側から見た図である。
【図８】 従来のリードレスパッケージを構成するためのリードフレームを示す図であり、Ａは平面図、ＢはＡにおける［Ｂ］−［Ｂ］線方向断面図である。
【符号の説明】
３１…半導体装置、３２…リードレスパッケージ、３３…半導体チップ、３４…リード、３５…ボンディングワイヤ、３６…封止樹脂、８…プリント配線板、９…入出力用ランド、１４…放熱用ランド、３８Ａ…第１伝熱用端子、３８Ｂ…第２伝熱用端子、３８Ｃ…水平伝熱部、３９…ダイパッド部、
Claims (3)
- 半導体チップと、前記半導体チップの側方に配置された複数のリードと、前記半導体チップと前記複数のリードとを接続するボンディングワイヤと、前記半導体チップと前記ボンディングワイヤとを封止する封止樹脂とを有し、前記リードの上面および下面が外部へ露出した構造のリードレスパッケージであって、
前記リードの厚さ範囲内で前記半導体チップを支持するダイパッド部と、
前記ダイパッド部に連絡し前記リードと同等の厚さの伝熱用端子とを備え、
前記伝熱用端子は、
前記ダイパッド部に対して水平伝熱部を介して接続されパッケージ四隅に配置された第１伝熱用端子と、
前記半導体チップと前記リードとの間に配置された第２伝熱用端子とからなる
ことを特徴とするリードレスパッケージ。 - 前記ダイパッド部、前記第１，第２伝熱用端子および前記水平伝熱部がそれぞれ、前記リードと同一の材料で形成される
ことを特徴とする請求項１に記載のリードレスパッケージ。 - リードレスパッケージが複数段に積層されてなる半導体装置であって、
前記リードレスパッケージが、半導体チップと、前記半導体チップの側方に配置された複数のリードと、前記半導体チップと前記複数のリードとを接続するボンディングワイヤと、前記半導体チップと前記ボンディングワイヤとを封止する封止樹脂と、前記リードの厚さ範囲内で前記半導体チップを支持するダイパッド部と、前記ダイパッド部に連絡し前記リードと同等の厚さの伝熱用端子とを備え、
前記伝熱用端子は、
前記ダイパッド部に対して水平伝熱部を介して接続されパッケージ四隅に配置された第１伝熱用端子と、
前記半導体チップと前記リードとの間に配置された第２伝熱用端子とからなる
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002185930A JP3968703B2 (ja) | 2002-06-26 | 2002-06-26 | リードレスパッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002185930A JP3968703B2 (ja) | 2002-06-26 | 2002-06-26 | リードレスパッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004031650A JP2004031650A (ja) | 2004-01-29 |
| JP3968703B2 true JP3968703B2 (ja) | 2007-08-29 |
Family
ID=31181424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002185930A Expired - Fee Related JP3968703B2 (ja) | 2002-06-26 | 2002-06-26 | リードレスパッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3968703B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100585226B1 (ko) | 2004-03-10 | 2006-06-01 | 삼성전자주식회사 | 방열판을 갖는 반도체 패키지 및 그를 이용한 적층 패키지 |
| JP2006295051A (ja) * | 2005-04-14 | 2006-10-26 | Sony Corp | 半導体装置及びその製造方法 |
| JP4541253B2 (ja) | 2005-08-23 | 2010-09-08 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
| JP2007142050A (ja) * | 2005-11-16 | 2007-06-07 | Mitsui High Tec Inc | 積層リードフレームの製造方法及び積層リードフレーム |
| WO2007055209A1 (ja) * | 2005-11-11 | 2007-05-18 | Mitsui High-Tec, Inc. | 積層リードフレームの製造方法及び積層リードフレーム |
| SG135074A1 (en) | 2006-02-28 | 2007-09-28 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices |
| JP4533875B2 (ja) * | 2006-09-12 | 2010-09-01 | 株式会社三井ハイテック | 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法 |
| JP5553960B2 (ja) * | 2007-10-25 | 2014-07-23 | スパンション エルエルシー | 半導体装置及びその製造方法 |
| US20110248392A1 (en) * | 2010-04-12 | 2011-10-13 | Texas Instruments Incorporated | Ball-Grid Array Device Having Chip Assembled on Half-Etched metal Leadframe |
| JP6421478B2 (ja) * | 2014-07-10 | 2018-11-14 | 大日本印刷株式会社 | 半導体装置用リードフレームおよび樹脂封止型半導体装置 |
| EP3058590A4 (en) | 2014-12-23 | 2017-08-02 | Intel Corporation | Integrated package design with wire leads for package-on-package product |
| KR102540733B1 (ko) * | 2018-08-13 | 2023-06-07 | 주식회사 엘엑스세미콘 | 반도체 패키지 및 그를 포함한 반도체 장치 |
| JP7063302B2 (ja) * | 2019-04-03 | 2022-05-09 | 株式会社デンソー | 電子装置 |
-
2002
- 2002-06-26 JP JP2002185930A patent/JP3968703B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004031650A (ja) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646831A (en) | Electrically enhanced power quad flat pack arrangement | |
| JP3762844B2 (ja) | 対向マルチチップ用パッケージ | |
| US6198171B1 (en) | Thermally enhanced quad flat non-lead package of semiconductor | |
| US7667312B2 (en) | Semiconductor device including a heat-transmitting and electromagnetic-noise-blocking substance and method of manufacturing the same | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US9806017B2 (en) | Flip-chip, face-up and face-down centerbond memory wirebond assemblies | |
| KR100480437B1 (ko) | 반도체 칩 패키지 적층 모듈 | |
| US6414385B1 (en) | Quad flat non-lead package of semiconductor | |
| US8338940B2 (en) | Semiconductor device | |
| KR101019793B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5883456B2 (ja) | 超小型電子アセンブリ及びシステム | |
| US20130337612A1 (en) | Heat dissipation methods and structures for semiconductor device | |
| JP3968703B2 (ja) | リードレスパッケージおよび半導体装置 | |
| US6501164B1 (en) | Multi-chip semiconductor package with heat dissipating structure | |
| US20070164411A1 (en) | Semiconductor package structure and fabrication method thereof | |
| KR20060039044A (ko) | 스택형 반도체 멀티칩 패키지 | |
| JP3944898B2 (ja) | 半導体装置 | |
| JPH10284544A (ja) | 半導体装置およびその製造方法 | |
| JP2004186362A (ja) | 回路装置 | |
| JP2003273321A (ja) | 半導体モジュール | |
| JPH11163256A (ja) | 樹脂パッケージ型半導体装置 | |
| JP3408375B2 (ja) | 半導体装置 | |
| KR19980022344A (ko) | 적층형 bga 반도체패키지 | |
| JP3058142B2 (ja) | 半導体装置とその製造方法 | |
| KR100525450B1 (ko) | 반도체 칩 적층형 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070320 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070524 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |