JP2006295051A

JP2006295051A - 半導体装置及びその製造方法

Info

Publication number: JP2006295051A
Application number: JP2005117055A
Authority: JP
Inventors: Mutsusada Ito; 睦禎伊藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2005-04-14
Filing date: 2005-04-14
Publication date: 2006-10-26

Abstract

【課題】パッケージの内部配線としてリードフレームのリードを使用した構成であり、工程が簡単で低コスト化を実現できる半導体装置及びその製造方法を提供する。
【解決手段】半導体チップ１１の外周部にリード１０が配置され、半導体チップ１１とリード１０とがワイヤボンディング部１３で接続され、これらの半導体チップ１１、リード１０及びワイヤボンディング部１３が樹脂層（１４，１５，１７）で封止されており、さらにリード１０に達するように樹脂層にリード開口部Ｃ１が設けられ、このリード開口部内に取り出し電極（２１ａ，２２ａ）が埋め込まれて形成されている構成とする。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、半導体チップを埋め込んでパッケージ化した半導体装置及びその製造方法に関する。

近年の電気製品は、携帯電話やＰＤＡのように、持ち運びに便利なように小さく軽くなってきているが、このようなセットに搭載されるモジュール・半導体装置にも、小型軽量が求められてきている。このような小型化のためには、基板を有効に利用する、いわゆる高密度実装が必要である。

高密度実装とは、基板にできるだけ多くの部品を詰め込むことであり、このためには部品を小型化すること、部品間の間隔を狭めて実装することなどで実現され、例えば部品そのものを基板に内蔵するとさらに実装密度を向上することができ、近年盛んに研究開発がなされている。

例えば、特許文献１には、表面に導電パターンが形成された絶縁基板上に半導体チップがマウントされ、半導体チップの外周部に側壁が形成されてキャビティが設けられ、キャビティ内に封止樹脂が充填されて封止された構成の半導体装置が開示されている。

特許文献１に記載の半導体装置などにおいて、パッケージ化された半導体装置に使用するコア基板を形成するには、例えば、銅箔のパターン形成工程及びインナービアの形成工程などが必要であり、工程が複雑となるので高価格となる傾向があった。
また、特許文献１に記載の半導体装置では、基本的に発熱性の高い半導体チップをパッケージの内部に閉じ込めるため放熱性が悪いという不利益があった。
特開２００２−２６１８７号公報

本発明が解決しようとする問題は、パッケージに使用するコア基板を製造するのに、工程が複雑で高価格となる傾向があることである。

本発明の半導体装置は、半導体チップと、前記半導体チップの外周部に配置されたリードと、前記半導体チップと前記リードとを接続するワイヤボンディング部と、前記半導体チップ、前記リード及び前記ワイヤボンディング部を封止する樹脂層と、前記リードに達するように前記樹脂層に設けられたリード開口部内に埋め込まれて形成された、取り出し電極とを有する。

上記の本発明の半導体装置は、半導体チップの外周部にリードが配置され、半導体チップとリードとがワイヤボンディング部で接続され、これらの半導体チップ、リード及びワイヤボンディング部が樹脂層で封止されている。さらにリードに達するように樹脂層にリード開口部が設けられ、このリード開口部内に取り出し電極が埋め込まれて形成されている。

また、本発明の半導体装置の製造方法は、リードを半導体チップの外周部の所定の位置に配置する工程と、前記半導体チップと前記リードとを接続するワイヤボンディング部を形成する工程と、前記半導体チップ、前記リード及び前記ワイヤボンディング部を封止する樹脂層を形成する工程と、前記リードに達するように前記樹脂層にリード開口部を形成する工程と、前記リード開口部内に埋め込んで取り出し電極を形成する工程とを有する。

上記の本発明の半導体装置の製造方法は、リードを半導体チップの外周部の所定の位置に配置し、半導体チップとリードとを接続するワイヤボンディング部を形成する。次に、半導体チップ、リード及びワイヤボンディング部を封止する樹脂層を形成する。さらにリードに達するように樹脂層にリード開口部を形成し、リード開口部内に埋め込んで取り出し電極を形成する。

本発明の半導体装置によれば、パッケージの内部配線としてリードフレームのリードを使用してこれを樹脂内に埋め込んだ構成であり、工程が簡単で低コスト化を実現できる。

本発明の半導体装置の製造方法によれば、パッケージの内部配線としてリードフレームのリードを使用して、工程が簡単で低コスト化して製造できる。

以下に、本発明の実施の形態に係る半導体装置及びその製造方法について、図面を参照して説明する。

図１は、本実施形態に係る半導体装置の構成を示す模式断面図である。
例えば、不図示の部分でリード１０と一体に形成されているチップ支持部１０ｃ上に、半導体チップ１１がダイアタッチフィルムなどの接着層１２を介して固定されており、リード１０は、半導体チップ１１の外周部において半導体チップ１１に近い内側から遠い外側に向けて伸びるように配置されている。リード１０の半導体チップ１１に近い内側の部分１０ｅ及びチップ支持部１０ｃの表面は、外側の部分の表面より下げられた構成となっている。

上記の構成のリード１０及びこれと一体に形成されているチップ支持部１０ｃは、例えば後述のように、表面としてリード１０の半導体チップ１１から遠い外側の表面を有してパターン加工された第１金属板と、表面としてチップ支持部１０ｃの表面（支持面）及びリード１０の半導体チップ１１に近い内側の表面を有してパターン加工された第２金属板とを貼り合わせて形成された構成である。

リード１０の内側の部分１０ｅと半導体チップ１１の不図示のパッドとがワイヤボンディング部１３により接続されており、リード１０の内側の部分１０ｅとチップ支持部１０ｃの表面が外側より下げられた構成であることから、ワイヤボンディング部１３の頂部がリード１０の最上面である半導体チップ１１から遠い外側の表面より低い構成となっている。

上記の構成の半導体チップ１１及びワイヤボンディング部１３が封止樹脂層１４により封止され、さらにリード１０及びチップ支持部１０ｃまで一体に成形され、コア基板が構成されている。

上記の構成のコア基板の封止樹脂層１４の上層に被覆樹脂層１５が貼りあわされており、その上層に銅などの導電箔１６が設けられており、被覆樹脂層１５及び導電箔１６に対してリード１０の半導体チップ１１から遠い外側の表面に達するリード開口部Ｃ１が形成されており、銅などの導電層１９が埋め込まれており、パターン加工された導電箔１６と導電層１９とでリード開口部Ｃ１内に埋め込まれた取り出し電極２１ａが構成されている。
また、リード開口部Ｃ１が設けられていない領域における被覆樹脂層１５上においても導電箔１６と導電層１９からパターン加工されており、取り出し電極２１ａに接続して形成された配線及び／または電極２１ｂが構成されている。

上記の構成のコア基板の裏面側においても、封止樹脂層１４の上層に被覆樹脂層１７が貼りあわされており、その上層に銅などの導電箔１８が設けられており、被覆樹脂層１７及び導電箔１８に対してリード１０の表面に達するリード開口部が形成されており、銅などの導電層２０が埋め込まれており、パターン加工された導電箔１８と導電層２０とでリード開口部内に埋め込まれた取り出し電極２２ａが構成されている。
また、被覆樹脂層１５に対してチップ支持部１０ｃの表面に達するチップ支持部開口部Ｃ２が形成されており、銅などの導電層２０が埋め込まれており、パターン加工された導電箔１８と導電層２０からチップ支持部開口部Ｃ２内に埋め込まれた熱放散層２２ｂが構成されている。

また、取り出し電極（２１ａ、２２ａ）及び配線及び／または電極２１ｂの間隙における被覆樹脂層（１５，１７）上にソルダーレジスト（２３，２４）が形成されており、取り出し電極（２１ａ、２２ａ）及び配線及び／または電極２１ｂの所望の箇所に所望の電子部品（２５，２６）やその他の半導体チップ（不図示）がマウントされている。

上記の構成の半導体装置は、パッケージの内部配線としてリードフレームのリードを使用してこれを樹脂内に埋め込んだ構成となっており、工程が簡単で低コスト化を実現できる半導体装置である。

また、半導体チップを内蔵したコア基板の上下両面に半導体チップや電子部品を配置できるので、高密度実装が可能となり、基板面積を小さくできるので、結局低コスト化を実現できる。
また、内蔵する半導体チップに熱的に接続する熱放散層の厚みが通常のコア基板に形成される銅層の厚み（３５μｍ程度）より厚く、熱容量が十分あって、内蔵する半導体チップからの放熱性が優れており、信頼性が高く、高発熱の半導体チップを内蔵することができる。

上記の本実施形態の半導体装置の製造方法について説明する。
図２（ａ）は本実施形態で使用するリードフレームの平面図であり、図２（ｂ）は図２（ａ）中のＸ−Ｘ’における断面図である。
例えば、第１金属板１０ａと第２金属板１０ｂがそれぞれパターン加工されており、一部重ねて貼り合わされている。第１金属板１０ａには枠部分Ｆが一体に形成されており、第２金属板１０ｂにはチップ支持部１０ｃが一体に形成されている。

上記のように２枚を貼り合わせたリードフレームの構成とすることで、第１の金属板１０ａの表面がリード１０の半導体チップ１１から遠い外側の表面を提供し、第２金属板１０ｂの表面がチップ支持部１０ｃの表面（支持面）及びリード１０の半導体チップ１１に近い内側の表面を提供し、これによって、リード１０の半導体チップ１１に近い内側の部分１０ｅ及びチップ支持部１０ｃの表面が外側の部分の表面より下げられた構成とすることができる。

図３（ａ）〜（ｃ）は本実施形態に係る半導体装置の製造工程においてリードフレームを製造する工程を示す断面図である。
まず、図３（ａ）に示すように、例えば０．２ｍｍの厚みの金属板を、パンチングあるいはエッチングなどにより上記のような所定のパターンに加工して、第１金属板１０ａを作成する。
一方、図３（ｂ）に示すように、例えば０．１５ｍｍの厚みの金属板を、パンチングあるいはエッチングなどにより、チップ支持部１０ｃを有するような所定のパターンに加工して、第２金属板１０ｂを作成する。
次に、図３（ｃ）に示すように、第１金属板１０ａと第２金属板１０ｂとを銀ペーストなどの導電性接着層１０ｄで接着する。これで、上記のようなリード１０とチップ支持部１０ｃが一体に形成されたリードフレームが形成される。
リードフレームは、第１金属板１０ａと第２金属板１０ｂを合わせて０．３５ｍｍ程度の厚みであり、リード１０の半導体チップ１１に近い内側の部分１０ｅ及びチップ支持部１０ｃの表面が、外側の部分の表面より０．２ｍｍ程度下げられた構成となっている。

上記のようなリードフレームの形成方法は、第１及び第２金属板については、それぞれパンチングなどの単純な加工方法で加工することが可能で、複雑なエッチングなどを行う必要がなく、生産性が高くかつ高歩留まりで、結局安価に製造することができる。
また、３枚以上の金属板をパターン加工して貼り合わせる方法でもよい。
尚、歩留まりは低くなるが、ハーフエッチングなどの手法により、一枚の金属板を凹凸を有するようにパターン加工することで、上記の２枚の金属板を貼り合わせた構成と同じ構成を実現することも可能である。

次に、図４（ａ）に示すように、例えば、モールドの際の樹脂漏れを防止するため、上記のようにして形成したリード１０とチップ支持部１０ｃが一体に形成されたリードフレームを、例えば日立化成社ＲＴ−３２１などのモールドテープＳに貼り合わせる。

次に、図４（ｂ）に示すように、例えば、ダイアタッチフィルムやダイボンド剤などの接着層１２を用いて半導体チップ１１をチップ支持部１０ｃ上にマウントする。

次に、図４（ｃ）に示すように、例えば、半導体チップ１１のパッドとリード１０の半導体チップ１１に近い内側の部分１０ｅとを金ワイヤを用いて形成したワイヤボンディング部１３により電気的に接続する。

次に、図５（ａ）に示すように、例えば、トランスファーモールドによって封止樹脂層１４を形成し、半導体チップ１１及びワイヤボンディング部１３が封止され、さらにリード１０及びチップ支持部１０ｃまで一体に成形する。

次に、図５（ｂ）に示すように、例えば、モールドテープＳを剥離して、半導体チップ１１及びワイヤボンディング部１３が封止され、さらにリード１０及びチップ支持部１０ｃまで一体に成形された構成のコア基板とする。
偏平に成形されたコア基板の表面において、リード１０の上下の表面及びチップ支持部１０ｃの支持面の裏面は露出した構成となっている。

次に、図５（ｃ）に示すように、例えば、コア基板の上面に、被覆樹脂層１５となる樹脂シートが一体化された銅箔などの導電箔１６を真空ラミネート処理などにより、例えば２ｋｇの圧力及び８０℃の温度をかけて貼り合わせ、また、コア基板の下面も同様に、被覆樹脂層１７となる樹脂シートが一体化された銅箔などの導電箔１８を貼り合わせる。
樹脂シートが一体化された銅箔としては、例えば、４０μｍのエポキシ樹脂からなるシートに１２μｍの銅箔が形成された三菱金属社製樹脂付銅箔（ＭＧＲ２００）を使用できる。この結果、図６（ａ）に示す構成となる。

次に、図６（ｂ）に示すように、例えば、紫外線レーザを用いたバースト加工によって、被覆樹脂層（１５，１７）と導電箔（１６，１８）を貫通してリードに達するリード開口部Ｃ１を形成する。バースト加工は、例えば周波数２５ｋＨｚ、１４３ショットのショット数として加工する。
また、チップ支持部１０ｃの支持面の裏面に達するチップ支持部開口部Ｃ２も同様にして形成する。
上記以外の加工方法で、リード開口部Ｃ１及びチップ支持部開口部Ｃ２を形成することも可能である。

次に、図６（ｃ）に示すように、コア基板の上面及び下面にそれぞれ電気めっきまたは化学めっきなどの銅などの導電体のめっき処理を施し、リード開口部Ｃ１及びチップ支持部開口部Ｃ２をそれぞれ埋め込んで導電層（１９，２０）を形成する。めっき厚は、例えば２５μｍ程度とする。

次に、図７（ａ）に示すように、例えば、導電層１９上にドライフィルムを貼り付け、パターン露光及び現像を行ってレジスト膜をパターン形成し、これをマスクとしてエッチング処理を行って導電層１９及び導電箔１６を一体に加工し、リード開口部Ｃ１に埋め込まれた取り出し電極２１ａを形成する。さらに、被覆樹脂層１５上で導電層１９及び導電箔１６をパターン加工することで、取り出し電極２１ａに接続して形成された配線及び／または電極２１ｂを形成できる。
一方、導電層２０上においても同様の処理を行い、リード開口部Ｃ１に埋め込まれた取り出し電極２２ａを形成し、さらにチップ支持部１０ｃの裏面に達するチップ支持部開口部Ｃ２内に埋め込んで、パターン加工された導電箔１８と導電層２０からなる熱放散層２２ｂを形成する。

次に、図７（ｂ）に示すように、例えば、液状ソルダーレジストの印刷、露光、現像、ポストキュアの各処理により、３０〜５０μｍの膜厚のソルダーレジスト（２３，２４）を形成する。

さらに、上記のようにして形成された取り出し電極（２１ａ、２２ａ）及び配線及び／または電極２１ｂの所望の箇所に、所望の電子部品（２５，２６）やその他の半導体チップをマウントすることで、図１に示す半導体チップを内蔵してパッケージ化した半導体装置を製造することができる。

上記の本実施形態の半導体装置の製造方法によれば、パッケージの内部配線としてリードフレームのリードを使用することで、工程が簡単で低コスト化して製造できる。

また、従来の部品内蔵基板の製造方法では、コア基板をエッチング法でパターン形成し、ドリルやレーザを用いてビアホールを形成し、さらに導通のために、導電ペーストを穴埋めするなどの複雑な工程を経ているが、本実施形態ではリードフレームを用いて導電ペーストで接着しただけでコア部分を製造できるので、ビア形成などの必要がなく、工程が短いのでリードタイムを短くして安価に製造することができる。

また、コアとなるリードフレームとして複雑な形状を求められる場合に、本実施形態のように複数の単純な構造のリードフレームを金型で打ち抜くなどの方法で製造し、複数枚を貼り合せて複雑な形状を実現することにより、生産性を高め、リードタイムを短くして安価に製造することができる。

さらに、金型加工なので板厚の厚いリードフレームを使用することができ、熱容量を高く保て、放熱効果が高いので、デバイスの寿命を長くでき、高発熱性のチップであっても基板内に安定的に内蔵できる。

本発明は、上記の実施形態の説明に限定されない。
例えば、本実施形態では、２枚のリードフレームを貼り合わせているが、３枚あるいはそれ以上のリードフレームを重ねて貼り合わせることにより、さらに効果を高めることができる。
また、リードフレームを含むコア基板の上下に、導電パターンを形成するために樹脂付銅箔を各１層ずつ貼り合わせているが、さらに１層以上重ねた多層積層構造とすることにより、さらなる高密度実装を達成することができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

図１は本発明の実施形態に係る半導体装置の断面図である。図２（ａ）は本発明の実施形態で使用するリードフレームの平面図であり、図２（ｂ）は図２（ａ）中のＸ−Ｘ’における断面図である。図３（ａ）〜（ｃ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。図４（ａ）〜（ｃ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。図５（ａ）〜（ｃ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。図６（ａ）〜（ｃ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。図７（ａ）及び（ｂ）は本発明の実施形態に係る半導体装置の製造工程を示す断面図である。

符号の説明

１０…リード、１０ａ…第１金属板、１０ｂ…第１金属板、１０ｃ…チップ支持部、１０ｄ…導電性接着層、１０ｅ…リードの半導体チップに近い内側の部分、１１…半導体チップ、１２…接着層、１３…ワイヤボンディング部、１４…封止樹脂層、１５…被覆樹脂層、１６…導電箔、１７…被覆樹脂層、１８…導電箔、１９…導電層、２０…導電層、２１ａ…取り出し電極、２１ｂ…配線及び／または電極、２２ａ…取り出し電極、２２ｂ…熱放散層、２３…ソルダーレジスト、２４…ソルダーレジスト、２５…電子部品、２６…電子部品、Ｃ１…リード開口部、Ｃ２…チップ支持部開口部、Ｆ…枠部分、Ｓ…モールドテープ

Claims

半導体チップと、
前記半導体チップの外周部に配置されたリードと、
前記半導体チップと前記リードとを接続するワイヤボンディング部と、
前記半導体チップ、前記リード及び前記ワイヤボンディング部を封止する樹脂層と、
前記リードに達するように前記樹脂層に設けられたリード開口部内に埋め込まれて形成された、取り出し電極と
を有する半導体装置。
前記樹脂層に封止され、前記半導体チップの前記ワイヤボンディング部の接続面と反対の面において前記半導体チップと接するチップ支持部をさらに有し、
前記チップ支持部は前記リードの一部と一体に形成されている
請求項１に記載の半導体装置。
前記リードの前記半導体チップに近い内側の表面が前記リードの前記半導体チップから遠い外側の表面より低く、前記チップ支持部の支持面が前記リードの前記半導体チップから遠い外側の表面より低く、前記ワイヤボンディング部の頂部が前記リードの前記半導体チップから遠い外側の表面より低くなるように形成されている
請求項２に記載の半導体装置。
前記リードと前記チップ支持部は、表面として前記リードの前記半導体チップから遠い外側の表面を有してパターン加工された第１金属板と、表面として前記支持面及び前記リードの前記半導体チップに近い内側の表面を有してパターン加工された第２金属板とを貼り合わせて形成されている
請求項３に記載の半導体装置。
前記樹脂層上に、前記取り出し電極に接続して配線及び／または電極が形成されている
請求項１に記載の半導体装置。
前記樹脂層に対して前記チップ支持部の表面に達するチップ支持部開口部が形成されており、
前記チップ支持部開口部内に導電層が埋め込まれて熱放散層が構成されている
請求項２に記載の半導体装置。
リードを半導体チップの外周部の所定の位置に配置する工程と、
前記半導体チップと前記リードとを接続するワイヤボンディング部を形成する工程と、
前記半導体チップ、前記リード及び前記ワイヤボンディング部を封止する樹脂層を形成する工程と、
前記リードに達するように前記樹脂層にリード開口部を形成する工程と、
前記リード開口部内に埋め込んで取り出し電極を形成する工程と
を有する半導体装置の製造方法。
前記リードとして、前記半導体チップの前記ワイヤボンディング部の接続面と反対の面において前記半導体チップと接するチップ支持部が前記リードの一部と一体に形成されているリードを用い、
リードを半導体チップの外周部の所定の位置に配置する工程において、リードと一体に形成されているチップ支持部の支持面上に前記半導体チップをマウントし、
前記樹脂層を形成する工程において、前記チップ支持部も封止する
請求項７に記載の半導体装置の製造方法。
前記リード及び前記チップ支持部として、前記リードの前記半導体チップに近い内側の表面が前記リードの前記半導体チップから遠い外側の表面より低く、前記チップ支持部の支持面が前記リードの前記半導体チップから遠い外側の表面より低く、前記ワイヤボンディング部の頂部が前記リードの前記半導体チップから遠い外側の表面より低くなるように形成されているリード及びチップ支持部を用いる
請求項８に記載の半導体装置の製造方法。
前記リードを半導体チップの外周部の所定の位置に配置する工程の前に、表面として前記リードの前記半導体チップから遠い外側の表面を有してパターン加工された第１金属板と、表面として前記支持面及び前記リードの前記半導体チップに近い内側の表面を有してパターン加工された第２金属板とを貼り合わせて、前記リードと前記チップ支持部を形成する工程をさらに有する
請求項９に記載の半導体装置の製造方法。
前記樹脂層上に、前記取り出し電極に接続して配線及び／または電極を形成する工程をさらに有する
請求項７に記載の半導体装置の製造方法。
前記リード開口部を形成する工程において、前記樹脂層に対して前記チップ支持部の表面に達するチップ支持部開口部がさらに形成し、
前記取り出し電極を形成する工程において、前記チップ支持部開口部内に導電層を埋め込んで熱放散層を形成する
請求項８に記載の半導体装置の製造方法。