CN112230339A - 光栅耦合器及其制备方法 - Google Patents

光栅耦合器及其制备方法 Download PDF

Info

Publication number
CN112230339A
CN112230339A CN202011143700.8A CN202011143700A CN112230339A CN 112230339 A CN112230339 A CN 112230339A CN 202011143700 A CN202011143700 A CN 202011143700A CN 112230339 A CN112230339 A CN 112230339A
Authority
CN
China
Prior art keywords
layer
grating
silicon
coupling
coupling grating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011143700.8A
Other languages
English (en)
Inventor
肖志雄
冯俊波
胡志朋
邵斯竹
吴月
朱兴国
郭进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Center Co Ltd
Original Assignee
United Microelectronics Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Center Co Ltd filed Critical United Microelectronics Center Co Ltd
Priority to CN202011143700.8A priority Critical patent/CN112230339A/zh
Publication of CN112230339A publication Critical patent/CN112230339A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12147—Coupler

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明提供了一种光栅耦合器及其制备方法，本发明的光栅耦合器的制备方法包括如下步骤：提供SOI衬底，所述SOI衬底自下而上包括硅衬底层、二氧化硅中间层以及硅顶层；刻蚀所述硅顶层形成第一耦合光栅；在所述硅顶层上形成Poly‑Si层；刻蚀所述Poly‑Si层形成第二耦合光栅；所述第二耦合光栅与所述第一耦合光栅错位堆叠。本发明的光栅耦合器通过在硅顶层上形成Poly‑Si层减小光栅耦合器的***损耗，再通过第二耦合光栅与所述第一耦合光栅偏移设计，进一步减小***损耗，并且偏移设计可以提高光栅制备工艺的容差。

Description

光栅耦合器及其制备方法
技术领域
本发明涉及光子器件技术领域，特别是涉及在SOI衬底上的光栅耦合器及其制备方法。
背景技术
与CMOS工艺相兼容的硅基光电子学的发展，使得生产硅芯片的低成本技术与光学技术整合起来，打破传统的电子计算和光纤通信之间的界限；同时，基于硅CMOS工艺的高速电子电路的发展，使得具有一定功能的高性能光路和电路单片集成芯片成为现实。SOI是Silicon-On-Insulator(绝缘体上硅)的英文首字母缩写，SOI衬底自下而上由硅衬底层、二氧化硅中间层和硅顶层层叠组成，其中硅衬底层、二氧化硅中间层和硅顶层相互平行。目前与CMOS工艺相兼容的硅基光电子器件制备在SOI(绝缘体上硅)衬底上。
经过多年的发展，出现了许多基于硅的光电子器件，包括光开关、偏振模分离器、光波分复用器/解复用器、光滤波器和光调制解调器等，而光栅耦合器在其中起着重要的作用，它是这些器件的基础，同时也是实现光子集成电路和外部光纤之间光束耦合的一种非常有效的方法。因此，硅基光栅耦合器的研制具有非常重要的实用价值和现实意义。光栅耦合器是指通过光栅的衍射作用， 使衍射光耦合到光波导中进行传播。光栅用于实现耦合器功能，有着耦合面积小、耦合效率高等优点，从而广泛用在平面光学***中。
然而现有技术中发现，光栅耦合器作为光芯片的输入输出接口，存在光栅耦合器***损耗较大的问题。现有技术中为解决此问题，一般采用非均匀光栅设计、底部反射镜设计、顶层硅上外延poly硅设计等方案来减小光栅耦合器的***损耗。其中，高性能的非均匀光栅耦合器中光栅最小尺寸一般在100 nm以下，对光刻机的要求较高；底部反射镜工艺比较复杂，不易实现。
光栅耦合器***损耗大增加了硅光芯片的片上损耗、***的能耗和成本。因此，如何有效解决光栅耦合器***损耗过大问题，降低硅光芯片的片上损耗、从而降低***的能耗和成本是本领域急需解决的问题。
发明内容
本发明的目的在于提供一种光栅耦合器及其制备方法，本发明的光栅耦合器能够解决现有技术中光栅耦合器损耗过大问题，工艺简单，能够降低硅光芯片的片上损耗，并可以降低对光源的功率要求或接收机的灵敏度，从而降低***的能耗和成本。
本发明的目的主要通过以下技术方案实现。
本发明提供了一种光栅耦合器的制备方法，包括如下步骤：提供SOI衬底，所述SOI衬底自下而上包括硅衬底层、二氧化硅中间层以及硅顶层；刻蚀所述硅顶层形成第一耦合光栅，所述第一耦合光栅包括多个第一脊和多个第一槽，两个第一脊之间通过一个第一槽间隔开；在所述硅顶层上形成Poly-Si层；刻蚀所述Poly-Si层形成第二耦合光栅，所述第二耦合光栅包括多个第二脊和多个第二槽，两个第二脊之间通过一个第二槽间隔开；所述第一脊与所述第二脊一一对应，所述第二耦合光栅与所述第一耦合光栅错位堆叠使所述第一脊的边缘与所述第二脊的边缘形成预定距离的偏移。该方法获得的光栅耦合器，可以调整光栅衍射光的输出波形，实现与光纤模斑更加匹配，有效减小了光栅耦合器***损耗。并且，相比于现有技术中第一耦合光栅与第二耦合光栅无偏移的设计，本发明的第一耦合光栅与第二耦合光栅的偏移设计提高了光栅制备工艺的容差。
在本发明的光栅耦合器的制备方法的中第一耦合光栅与所述第二耦合光栅的光栅周期可以不相同, 但是在一个优选方案中，所述第一耦合光栅与所述第二耦合光栅的光栅周期相同。
在本发明的光栅耦合器的制备方法的一个优选方案中，在形成所述第一耦合光栅之后，且形成所述Poly-Si层之前，还包括如下步骤：形成第一覆层，所述第一覆层填充所述第一耦合光栅并与所述硅顶层的顶表面齐平。
进一步的，在形成所述第二耦合光栅之后还包括如下步骤：在所述Poly-Si层上形成第二覆层，所述第二覆层填充所述第二耦合光栅并与所述Poly-Si层的顶表面齐平。
优选的，所述第一覆层的材质为二氧化硅或者氮化硅。
优选的，所述第二覆层的材质为二氧化硅或者氮化硅。
在本发明的光栅耦合器的制备方法的一个优选方案中，所述第一耦合光栅的刻蚀深度小于所述硅顶层的厚度，所述第二耦合光栅的刻蚀深度等于所述Poly-Si层的厚度。
本发明还提供一种光栅耦合器包含：SOI衬底，所述SOI衬底自下而上包括硅衬底层、二氧化硅中间层以及硅顶层；第一耦合光栅，形成于所述硅顶层上，所述第一耦合光栅包括多个第一脊和多个第一槽，两个第一脊之间通过一个第一槽间隔开；Poly-Si层，覆盖在所述硅顶层上；第二耦合光栅，形成于所述Poly-Si层上，所述第二耦合光栅包括多个第二脊和多个第二槽，两个第二脊之间通过一个第二槽间隔开；所述第一脊与所述第二脊一一对应，所述第二耦合光栅与所述第一耦合光栅错位堆叠使所述第一脊的边缘与所述第二脊的边缘形成预定距离的偏移。
在本发明的光栅耦合器一个优选方案中，所述第一耦合光栅与所述第二耦合光栅的光栅周期相同。
在本发明的光栅耦合器一个优选方案中，本发明的光栅耦合器还包括：第一覆层，所述第一覆层填充所述第一耦合光栅并与所述硅顶层的顶表面齐平。
进一步的，本发明的光栅耦合器还包括：第二覆层，所述第二覆层填充所述第二耦合光栅并与所述Poly-Si层的顶表面齐平。
在本发明的光栅耦合器一个优选方案中，所述第一耦合光栅的刻蚀深度小于所述硅顶层的厚度，所述第二耦合光栅的刻蚀深度等于所述Poly-Si层的厚度。
优选的，所述第一覆层的材质为二氧化硅或者氮化硅。
优选的，所述第二覆层的材质为二氧化硅或者氮化硅。
本发明的有益效果在于：本发明的光栅耦合器通过在硅顶层上形成Poly-Si层减小光栅耦合器的***损耗，再通过第二耦合光栅与所述第一耦合光栅偏移设计，进一步减小***损耗，并且偏移设计可以提高光栅制备工艺的容差。在本发明的光栅耦合器的制备方法中，先在硅顶层上进行硅浅刻蚀形成第一耦合光栅然后再形成Poly-Si层然后再刻蚀Poly-Si层形成第二耦合光栅，通过该方法容易实现第二耦合光栅与所述第一耦合光栅的偏移设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1为本发明一优选实施例的光栅耦合器的结构示意图。
图2至图7为本发明的光栅耦合器的制备流程图。
图8为本发明的光栅耦合器与常规光栅耦合器的***损耗的示意图。
图9为本发明的光栅耦合器的偏移程度与***损耗的关系示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
请参考图1，为本发明提供的一种光栅耦合器的结构示意图，本发明的光栅耦合器包含：SOI衬底，所述SOI衬底自下而上包括硅衬底层10、二氧化硅中间层20以及硅顶层30；第一耦合光栅31，形成于硅顶层30上；Poly-Si层40，覆盖在硅顶层30上；第二耦合光栅41，形成于Poly-Si层40上；第二耦合光栅41与第一耦合光栅31错位堆叠。
第一耦合光栅31包括多个第一脊和多个第一槽，两个第一脊之间通过一个第一槽间隔开。
第二耦合光栅41包括多个第二脊和多个第二槽，两个第二脊之间通过一个第二槽间隔开。
第二耦合光栅41与第一耦合光栅31错位堆叠，具体到本实施例中，第二耦合光栅41与第一耦合光栅31的脊和缝并不完全对齐，第一脊与第二脊一一对应，第一耦合光栅31的第一脊与第二耦合光栅41的第二脊在水平方向上形成错位，第一脊的边缘与第二脊的边缘形成预定距离的偏移如图1中标注的X-offset。第二耦合光栅41与第一耦合光栅31错位堆叠可以调整光栅衍射光的输出波形，实现与光纤模斑更加匹配，改善了输入光与输出光之间的模式匹配，提升了光栅耦合器的耦合效率。
在本优选实施例中第一耦合光栅31与第二耦合光栅41的光栅周期相同。
于本发明的另一实施例中，第二耦合光栅41的长度小于第一耦合光栅31的长度，第二耦合光栅41仅与第一耦合光栅31的一部分错位堆叠，第一耦合光栅31的其他部分未形成Poly-Si层。
所谓的光栅周期相同具体到本发明中是指第二耦合光栅41的缝宽b与第一耦合光栅31的缝宽相同且第二耦合光栅41的脊宽a与第一耦合光栅31的脊宽相同。进一步改善输入光与输出光之间的模式匹配，提升了光栅耦合器的耦合效率。
第一耦合光栅的光栅周期d（d=a+b）可以为400纳米-1000纳米。
于本发明的一个优选实施例中，硅衬底层10的厚度范围是100-800微米，二氧化硅中间层20的厚度范围是0.2-4微米，硅顶层30的厚度范围是100-600纳米。预定距离的偏移X-offset是0-500纳米，也可以是反向的偏移。
可选的，第一耦合光栅31的厚度即第一耦合光栅31的刻蚀深度为20-500nm。第一耦合光栅可以为浅刻蚀光栅。所谓的浅刻蚀也就是说第一耦合光栅31的刻蚀深度小于硅顶层30的厚度。
第二耦合光栅41为深刻蚀，刻蚀深度为100-700nm，第二耦合光栅41的刻蚀深度等于Poly-Si层40的厚度。
在本发明的一个优选方案中，本发明的光栅耦合器还包括：第一覆层32，第一覆层32填充第一耦合光栅31并与第一耦合光栅31的顶表面齐平。此处的填充是指第一覆层32填满第一耦合光栅31的刻蚀槽。第一包覆层32可以用于保护第一耦合光栅31且形成平坦表面方便后续Poly-Si层40的沉积。
进一步的，本发明的光栅耦合器还包括：第二覆层42，第二覆层42填充第二耦合光栅41并与第二耦合光栅41的顶表面齐平。此处的填充是指第二覆层42填满第二耦合光栅41的刻蚀槽。第二包覆层42可以用于保护第二耦合光栅41。在本发明的另一实施例中，第二覆层42高于第二耦合光栅41的顶表面并覆盖第二耦合光栅41的顶表面。当然，在本发明的其他实施例中，可以不设置第二覆层42。
可选的，第一覆层32的材质为二氧化硅或者氮化硅。
可选的，第二覆层42的材质为二氧化硅或者氮化硅。
第二覆层42的材质可以与第一覆层32的材质相同。
本发明还提供了一种光栅耦合器的制备方法，请参考图2至图7为本发明的光栅耦合器的制备流程图。
本发明光栅耦合器的制备方法包括如下步骤：
请参考图2，提供SOI衬底，所述SOI衬底自下而上包括硅衬底层10、二氧化硅中间层20以及硅顶层30。
请参考图3，刻蚀硅顶层30形成第一耦合光栅31。
第一耦合光栅31的形成工艺可以包括光刻、电感耦合等离子体(ICP)工艺、湿法腐蚀工艺等。可以理解，第一耦合光栅31的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
在本发明的一个优选方案中，第一耦合光栅31的刻蚀深度小于硅顶层30的厚度。
请参考图4，形成第一覆层32，第一覆层32填充第一耦合光栅31并与第一耦合光栅31的顶表面齐平。
可以通过PECVD工艺沉积第一覆层32。
在一些实施例中，可以对第一覆层32进行抛光以生成平坦表面。在一些实施例中，利用化学机械抛光(CMP)工艺对第一覆层32进行抛光。
第一覆层32的材质可以为二氧化硅或者氮化硅。
请参考图5，在硅顶层30上形成Poly-Si层40。
于本发明的一优选实施例中，通过PECVD技术沉积Poly-Si层40。
请参考图6，刻蚀Poly-Si层40形成第二耦合光栅41。
第二耦合光栅41的形成工艺可以包括光刻、电感耦合等离子体(ICP)工艺、湿法腐蚀工艺等。可以理解，第二耦合光栅41的形成工艺可以根据实际应用情况以及产品性能进行选择和调整，在此不作进一步的限定。
需要强调的是，本发明的第二耦合光栅41与第一耦合光栅31错位堆叠，且第一耦合光栅31与第二耦合光栅41的光栅周期相同。在本发明的其他实施例中，第一耦合光栅与第二耦合光栅的周期可以不同。所谓的光栅周期相同具体到本发明中是指第二耦合光栅41的缝宽b与第一耦合光栅31的缝宽相同且第二耦合光栅41的脊宽a与第一耦合光栅31的脊宽相同。
请参考图7， 在Poly-Si层40上形成第二覆层42，第二覆层42填充第二耦合光栅41并与第二耦合光栅41的顶表面齐平。
可以通过PECVD工艺沉积第二覆层42。
在一些实施例中，可以对第二覆层42进行抛光以生成平坦表面。在一些实施例中，利用化学机械抛光(CMP)工艺对第二覆层42进行抛光。
第二覆层42的材质可以为二氧化硅或者氮化硅。第二覆层42的材质可以与第一覆层32的材质相同。
第二耦合光栅41的刻蚀深度等于Poly-Si层40的厚度。
如图8所示，现有设计中，第一耦合光栅与第二耦合光栅之间无偏压，即offset=0nm，光栅耦合器的***损耗为1.49dB；第一耦合光栅与第二耦合光栅错位堆叠且两者之间offset=-70nm（本发明一优选实施例），本发明的光栅耦合器的***损耗为1.17dB，偏移设计使得光栅耦合器的损耗降低了0.32dB。
如图9所示，如果工艺制备过程中第一耦合光栅与第二耦合光栅之间存在±30nm的偏差；基于目前已存在的设计，光栅耦合器的***损耗在1.28~1.78dB，变化范围达到0.5dB；基于本发明的设计，光栅耦合器的***损耗在1.17~1.24dB，变化范围仅为0.07dB。
本发明的有益效果在于：本发明的光栅耦合器通过在硅顶层上形成Poly-Si层减小光栅耦合器的***损耗，再通过第二耦合光栅与所述第一耦合光栅偏移设计，进一步减小***损耗，并且偏移设计可以提高光栅制备工艺的容差。在本发明的光栅耦合器的制备方法中，先在硅顶层上进行硅浅刻蚀形成第一耦合光栅然后再形成Poly-Si层然后再刻蚀Poly-Si层形成第二耦合光栅，通过该方法容易实现第二耦合光栅与所述第一耦合光栅的偏移设计。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (14)

1.一种光栅耦合器的制备方法，其特征在于，包括如下步骤：
提供SOI衬底，所述SOI衬底自下而上包括硅衬底层、二氧化硅中间层以及硅顶层；
刻蚀所述硅顶层形成第一耦合光栅，所述第一耦合光栅包括多个第一脊和多个第一槽，两个第一脊之间通过一个第一槽间隔开；
在所述硅顶层上形成Poly-Si层；
刻蚀所述Poly-Si层形成第二耦合光栅，所述第二耦合光栅包括多个第二脊和多个第二槽，两个第二脊之间通过一个第二槽间隔开；
所述第一脊与所述第二脊一一对应，所述第二耦合光栅与所述第一耦合光栅错位堆叠使所述第一脊的边缘与所述第二脊的边缘形成预定距离的偏移。
2.根据权利要求1所述的光栅耦合器的制备方法，其特征在于，所述第一耦合光栅与所述第二耦合光栅的光栅周期相同。
3.根据权利要求1所述的光栅耦合器的制备方法，其特征在于，在形成所述第一耦合光栅之后，且形成所述Poly-Si层之前，还包括如下步骤：
形成第一覆层，所述第一覆层填充所述第一耦合光栅并与所述硅顶层的顶表面齐平。
4.根据权利要求3所述的光栅耦合器的制备方法，其特征在于，在形成所述第二耦合光栅之后还包括如下步骤：
在所述Poly-Si层上形成第二覆层，所述第二覆层填充所述第二耦合光栅并与所述Poly-Si层的顶表面齐平。
5.根据权利要求3所述的光栅耦合器的制备方法，其特征在于，所述第一覆层的材质为二氧化硅或者氮化硅。
6.根据权利要求4所述的光栅耦合器的制备方法，其特征在于，所述第二覆层的材质为二氧化硅或者氮化硅。
7.根据权利要求1所述的光栅耦合器的制备方法，其特征在于，所述第一耦合光栅的刻蚀深度小于所述硅顶层的厚度，所述第二耦合光栅的刻蚀深度等于所述Poly-Si层的厚度。
8.一种光栅耦合器，其特征在于，包含：
SOI衬底，所述SOI衬底自下而上包括硅衬底层、二氧化硅中间层以及硅顶层；
第一耦合光栅，形成于所述硅顶层上，所述第一耦合光栅包括多个第一脊和多个第一槽，两个第一脊之间通过一个第一槽间隔开；
Poly-Si层，覆盖在所述硅顶层上；
第二耦合光栅，形成于所述Poly-Si层上，所述第二耦合光栅包括多个第二脊和多个第二槽，两个第二脊之间通过一个第二槽间隔开；
所述第一脊与所述第二脊一一对应，所述第二耦合光栅与所述第一耦合光栅错位堆叠使所述第一脊的边缘与所述第二脊的边缘形成预定距离的偏移。
9.根据权利要求8所述的光栅耦合器，其特征在于，所述第一耦合光栅与所述第二耦合光栅的光栅周期相同。
10.根据权利要求8所述的光栅耦合器，其特征在于，还包括：
第一覆层，所述第一覆层填充所述第一耦合光栅并与所述硅顶层的顶表面齐平。
11.根据权利要求9所述的光栅耦合器，其特征在于，还包括：
第二覆层，所述第二覆层填充所述第二耦合光栅并与所述Poly-Si层的顶表面齐平。
12.根据权利要求8所述的光栅耦合器，其特征在于，
所述第一耦合光栅的刻蚀深度小于所述硅顶层的厚度，所述第二耦合光栅的刻蚀深度等于所述Poly-Si层的厚度。
13.根据权利要求10所述的光栅耦合器，其特征在于，所述第一覆层的材质为二氧化硅或者氮化硅。
14.根据权利要求11所述的光栅耦合器，其特征在于，所述第二覆层的材质为二氧化硅或者氮化硅。
CN202011143700.8A 2020-10-23 2020-10-23 光栅耦合器及其制备方法 Pending CN112230339A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011143700.8A CN112230339A (zh) 2020-10-23 2020-10-23 光栅耦合器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011143700.8A CN112230339A (zh) 2020-10-23 2020-10-23 光栅耦合器及其制备方法

Publications (1)

Publication Number Publication Date
CN112230339A true CN112230339A (zh) 2021-01-15

Family

ID=74110519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011143700.8A Pending CN112230339A (zh) 2020-10-23 2020-10-23 光栅耦合器及其制备方法

Country Status (1)

Country Link
CN (1) CN112230339A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114488394A (zh) * 2022-01-25 2022-05-13 中国科学院微电子研究所 一种氮化硅光栅耦合器及其制备方法、光器件
CN114924413A (zh) * 2022-04-28 2022-08-19 歌尔光学科技有限公司 光波导结构、光波导结构的制备方法及头戴显示设备
WO2022179534A1 (en) * 2021-02-24 2022-09-01 The Chinese University Of Hong Kong High coupling efficiency blazed waveguide grating coupler
WO2023143617A1 (zh) * 2022-01-30 2023-08-03 珠海莫界科技有限公司 一种堆叠光栅及ar显示装置
CN116661059A (zh) * 2023-07-20 2023-08-29 上海铭锟半导体有限公司 一种高方向性的波导光栅天线及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072054A (ja) * 2003-08-27 2005-03-17 Toshiba Corp 歪み緩和ＳｉＧｅ基板の製造方法
CN102253459A (zh) * 2011-06-24 2011-11-23 浙江东晶光电科技有限公司 一种绝缘体上硅基的波导光栅耦合器及其制备方法
CN102385109A (zh) * 2011-10-28 2012-03-21 上海宏力半导体制造有限公司 光波导耦合结构的制作方法
CN102692682A (zh) * 2012-06-12 2012-09-26 中国科学院上海微***与信息技术研究所 一种光栅耦合器及其制作方法
US20140193115A1 (en) * 2013-01-10 2014-07-10 The Regents Of The University Of Colorado, A Body Corporate Method and Apparatus for Optical Waveguide-to-Semiconductor Coupling and Optical Vias for Monolithically Integrated Electronic and Photonic Circuits
CN106154442A (zh) * 2016-09-20 2016-11-23 青岛海信宽带多媒体技术有限公司 光模块及其制造方法
CN107765375A (zh) * 2017-11-21 2018-03-06 南京大学 基于双层光栅的芯片‑光纤垂直耦合结构
US10185092B1 (en) * 2018-07-11 2019-01-22 Globalfoundries Inc. Hybrid grating couplers that overlap via an interconnect structure having a metallization layer
US20190369309A1 (en) * 2018-06-05 2019-12-05 Globalfoundries Inc. Grating couplers with multiple configurations
CN111458794A (zh) * 2020-04-28 2020-07-28 吉林大学 一种垂直耦合光波导器件及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072054A (ja) * 2003-08-27 2005-03-17 Toshiba Corp 歪み緩和ＳｉＧｅ基板の製造方法
CN102253459A (zh) * 2011-06-24 2011-11-23 浙江东晶光电科技有限公司 一种绝缘体上硅基的波导光栅耦合器及其制备方法
CN102385109A (zh) * 2011-10-28 2012-03-21 上海宏力半导体制造有限公司 光波导耦合结构的制作方法
CN102692682A (zh) * 2012-06-12 2012-09-26 中国科学院上海微***与信息技术研究所 一种光栅耦合器及其制作方法
US20140193115A1 (en) * 2013-01-10 2014-07-10 The Regents Of The University Of Colorado, A Body Corporate Method and Apparatus for Optical Waveguide-to-Semiconductor Coupling and Optical Vias for Monolithically Integrated Electronic and Photonic Circuits
CN106154442A (zh) * 2016-09-20 2016-11-23 青岛海信宽带多媒体技术有限公司 光模块及其制造方法
CN107765375A (zh) * 2017-11-21 2018-03-06 南京大学 基于双层光栅的芯片‑光纤垂直耦合结构
US20190369309A1 (en) * 2018-06-05 2019-12-05 Globalfoundries Inc. Grating couplers with multiple configurations
TW202004242A (zh) * 2018-06-05 2020-01-16 美商格芯（美國）集成電路科技有限公司 具有多重配置的光柵耦合器
US10185092B1 (en) * 2018-07-11 2019-01-22 Globalfoundries Inc. Hybrid grating couplers that overlap via an interconnect structure having a metallization layer
CN111458794A (zh) * 2020-04-28 2020-07-28 吉林大学 一种垂直耦合光波导器件及其制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022179534A1 (en) * 2021-02-24 2022-09-01 The Chinese University Of Hong Kong High coupling efficiency blazed waveguide grating coupler
CN114488394A (zh) * 2022-01-25 2022-05-13 中国科学院微电子研究所 一种氮化硅光栅耦合器及其制备方法、光器件
CN114488394B (zh) * 2022-01-25 2024-02-13 中国科学院微电子研究所 一种氮化硅光栅耦合器及其制备方法、光器件
WO2023143617A1 (zh) * 2022-01-30 2023-08-03 珠海莫界科技有限公司 一种堆叠光栅及ar显示装置
CN114924413A (zh) * 2022-04-28 2022-08-19 歌尔光学科技有限公司 光波导结构、光波导结构的制备方法及头戴显示设备
CN116661059A (zh) * 2023-07-20 2023-08-29 上海铭锟半导体有限公司 一种高方向性的波导光栅天线及其制备方法
CN116661059B (zh) * 2023-07-20 2023-09-26 上海铭锟半导体有限公司 一种高方向性的波导光栅天线及其制备方法

Similar Documents

Publication Publication Date Title
CN112230339A (zh) 光栅耦合器及其制备方法
US7738753B2 (en) CMOS compatible integrated dielectric optical waveguide coupler and fabrication
JP6175263B2 (ja) スポットサイズ変換器、その製造方法及び光集積回路装置
TWI417589B (zh) 矽光子晶片與光纖間有效率耦合之方法及設備
US10466415B2 (en) Semiconductor device and method of manufacturing the same
CN109387956B (zh) 基于狭缝波导的石墨烯电光调制器
US11506840B2 (en) Back end of line process integrated optical device fabrication
WO2016195732A1 (en) Back end of line process integrated optical device fabrication
CN113568105B (zh) 一种波导层间耦合结构及其制备方法
JP5761754B2 (ja) 光モジュールおよびその製造方法
US10330864B2 (en) Construction of integrated mode transformers
CN102804008B (zh) 减小反射光栅中的光学损耗
CN111596473B (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
JP2004510196A (ja) 光導波路及びアレイ導波路格子における複屈折の制御
US9709748B2 (en) Frontside coupled waveguide with backside optical connection using a curved spacer
US20240027798A1 (en) Lithium niobate on insulator (lnoi) vertically tapered optical waveguide and method of forming the same
US10746925B2 (en) Silicon nitride grating couplers
KR101857160B1 (ko) 반도체 레이저 및 그의 제조방법
CN115616703A (zh) 基于双层氮化硅结构的光栅耦合器及其制作方法
CN114690310A (zh) 包括凹槽膜的边缘耦合器
CN111580289A (zh) 制作半导体器件的方法、半导体器件和半导体集成电路
CN111290077B (zh) 双层隔离层的soi衬底
TWI307415B (en) A manufacture method and structure of integrated photoelectric component
JP7187623B1 (ja) エタロン補償を備えた高帯域幅フォトニック集積回路
JP2820202B2 (ja) スポットサイズ変換器の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210115