JP2007234843A - 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法 - Google Patents

薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法 Download PDF

Info

Publication number
JP2007234843A
JP2007234843A JP2006054235A JP2006054235A JP2007234843A JP 2007234843 A JP2007234843 A JP 2007234843A JP 2006054235 A JP2006054235 A JP 2006054235A JP 2006054235 A JP2006054235 A JP 2006054235A JP 2007234843 A JP2007234843 A JP 2007234843A
Authority
JP
Japan
Prior art keywords
thin film
film capacitor
forming
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006054235A
Other languages
English (en)
Inventor
Kenji Shioga
健司 塩賀
Kazuaki Kurihara
和明 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006054235A priority Critical patent/JP2007234843A/ja
Priority to US11/531,446 priority patent/US8203198B2/en
Publication of JP2007234843A publication Critical patent/JP2007234843A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】
薄膜キャパシタに絶縁破壊等の問題が生じた場合であっても、接続されている他のデバイス等に悪影響を及ぼすことのない、信頼性の高い薄膜キャパシタ素子、インターポーザ、半導体素子、及び、これらの製造方法を提供する。
【解決手段】
本発明の薄膜キャパシタ素子１０は、誘電体層１３とそれを挟む２つの電極１２，１４を有する薄膜キャパシタ１５と、前記電極と電気的に接続される外部端子２３とを備え、前記電極と外部端子との間に設けられ、前記電極に隣接するとともに、前記隣接する電極よりも大きな抵抗率を有する材料からなる抵抗層３０を有する。
【選択図】 図１

Description

本発明は、薄膜キャパシタを備えた薄膜キャパシタ素子、インターポーザ、半導体装置、或いは、これらの製造方法に関し、より詳細には、薄膜キャパシタが破損等により短絡状態になった場合であっても、他への悪影響が少ない薄膜キャパシタ素子、インターポーザ、半導体装置、或いは、これらの製造方法に関する。
近年、電源電圧変動や高周波ノイズ等を要因とする回路の誤動作を防止する目的で、デカップリングキャパシタが使用されている。
このデカップリングキャパシタは、通常、回路基板上において、半導体集積回路等の素子の近傍に配置される。そして、当該素子と低インダクタンスで接続されることを要求される。
このような要求を実現するために、薄膜の微細加工技術を利用して形成される薄膜キャパシタが注目されている。例えば、この薄膜キャパシタを備えた薄膜キャパシタ素子は、外部端子を狭ピッチの多数のバンプ（突起電極）で構成し、尚且つ、異なる電極のバンプを交互に配置することによって、高周波帯域において、半導体集積回路素子と低インダクタンスで接続することを可能とする。
また、薄膜キャパシタ素子は、回路基板への実装の際に、バンプを使用したフリップチップによる実装を行なうことが可能であり、高信頼性化、低コスト化にも寄与する。
このように、近時においては、デカップリングキャパシタとして薄膜キャパシタ素子が使用されつつあるが、このとき、薄膜キャパシタ素子は、回路基板上、半導体集積回路素子の近傍に隣接して実装される。
しかしながら、このような実装形態であっても、薄膜キャパシタ素子と半導体集積回路素子との間に存在する配線の存在は、インダクタンスの増加の要因になる。そして、当該配線の引き回しによるインダクタンスの増加は、デカップリングキャパシタの高周波特性を妨げる方向に作用する。
そこで、半導体集積回路素子の直下（の回路基板内）に薄膜キャパシタを配置し、半導体集積回路素子の電源ライン及びグラウンドラインから薄膜キャパシタまでの配線引き回しを最短にすることにより、インダクタンスを低減することが提案されている（例えば、特許文献１参照）。
また、上記の応用として、半導体集積回路素子とそれを搭載するパッケージ基板との間に、薄膜キャパシタを内臓したインターポーザを挿入する形態も提案されている（例えば、特許文献２〜４参照）。
特開平４−２１１１９１号公報 特開平７−１７６４５３号公報 特開２００１−６８５８３号公報 特開２００１−３５９９０号公報
しかしながら、薄膜キャパシタは、誘電体層を構成する薄膜が１００ｎｍ程度と薄いため、絶縁破壊を生じ易く、また、ペロブスカイト結晶構造を有する誘電体層は、特定の条件下で、層（薄膜）内部に格子欠陥及び酸素欠陥を生じリーク電流の増大させることもある。その他、電極界面の電子挙動が、リーク電流の増大を引き起こす可能性もある。
このような絶縁破壊の問題が生じた場合、薄膜キャパシ素子に接続されているデバイス等が故障、或いは破損してしまう等の悪影響を及ぼすことが考えられる。そして、このことは、半導体パッケージ全体の信頼性を損ねることに繋がる。
特に、デカップリングキャパシタは、電源ラインとグラウンドラインとの間に挿入されるため、絶縁破壊が生じた際の損傷は、大規模なものになってしまうと考えられる。
本発明は、以上のような問題点に鑑みてなされたものであり、絶縁破壊等の問題が生じた場合であっても、接続されている他のデバイス等に悪影響を及ぼすことのない、信頼性の高い薄膜キャパシタ素子、インターポーザ、半導体素子、或いは、これらの製造方法を提供することを目的とする。
上記の課題について、本発明者らは、薄膜キャパシタと外部端子との間に、当該薄膜キャパシタと直列に抵抗体を設けることにより、上記の問題点を解決することが可能であることを見出し、本発明をなすに至った。
この抵抗体は、前記薄膜キャパシタの電極を構成する材料の抵抗率よりも大きな抵抗率の材料からなり、且つ、前記電極に隣接することにより、コンパクトな実装性を実現し、問題の解決を実現する。
本発明の一観点によれば、本発明の薄膜キャパシタ素子は、誘電体層とそれを挟む２つの電極を有する薄膜キャパシタと、前記電極と電気的に接続される外部端子とを備えた薄膜キャパシタ素子において、前記電極と外部端子との間に設けられ、前記電極に隣接するとともに、前記隣接する電極よりも大きな抵抗率を有する材料からなる抵抗層を有することを特徴とする。
また、本発明の他の観点によれば、本発明の薄膜キャパシタ素子は、支持基体上に設けられ、下部電極、誘電体層、上部電極の順に形成される薄膜キャパシタと、前記電極と電気的に接続される外部端子と、前記下部電極と外部端子との間、或いは、前記上部電極と外部端子との間に設けられ、対応する前記上部電極或いは下部電極に隣接するとともに、前記隣接する上部電極或いは下部電極よりも大きな抵抗率を有する材料からなる抵抗層とを有することを特徴とする。
また、本発明の他の観点によれば、本発明のインターポーザは、第１の主面に形成された第１の端子と、第２の主面に形成された第２の端子との間を電気的に接続する貫通ビアを備えるインターポーザにおいて、前記第１の主面と第２の主面との間に配置され、前記貫通ビアがその内部を貫通する支持基体と、前記支持基体上に設けられ、下部電極、誘電体層、上部電極の順に形成された薄膜キャパシタと、前記上部電極と前記貫通ビアとの間、或いは、前記下部電極と前記貫通ビアとの間に設けられ、対応する前記上部電極或いは下部電極に隣接するとともに、前記隣接する上部電極或いは下部電極よりも大きな抵抗率を有する材料からなる抵抗層とを有することを特徴とする。
また、本発明の他の観点によれば、本発明の半導体装置は、第１の主面に形成された第１の端子と、第２の主面に形成された第２の端子との間を電気的に接続する貫通ビアを備えるインターポーザを介して、半導体素子と回路基板とが電気的に接続される半導体装置において、前記第１の主面と第２の主面との間に配置され、前記貫通ビアがその内部を貫通する支持基体と、前記支持基体上に設けられ、下部電極、誘電体層、上部電極の順に形成された薄膜キャパシタと、前記上部電極と前記貫通ビアとの間、或いは、前記下部電極と前記貫通ビアとの間に設けられ、対応する前記上部電極或いは下部電極に隣接するとともに、前記隣接する上部電極或いは下部電極よりも大きな抵抗率を有する材料からなる抵抗層とを有することを特徴とする。
また、本発明の他の観点によれば、本発明の薄膜キャパシタ素子の製造方法は、誘電体層とそれを挟む２つの電極を有する薄膜キャパシタと、前記電極と電気的に接続される外部端子とを備えた薄膜キャパシタ素子の製造方法であって、支持基体上に前記薄膜キャパシタを形成する工程と、前記薄膜キャパシタを覆う保護膜を形成するための保護膜形成層を成膜する工程と、前記外部端子が形成される箇所について、前記電極の表面が露出するまで前記保護膜形成層を除去し、開口部を形成する工程と、前記開口部に抵抗層を形成する工程とを含むことを特徴とする。
また、本発明の他の観点によれば、本発明のインターポーザ素子の製造方法は、誘電体層とそれを挟む２つの電極を有する薄膜キャパシタと、前記電極と電気的に接続される貫通ビアを備えたインターポーザの製造方法であって、支持基体上に前記薄膜キャパシタを形成する工程と、前記薄膜キャパシタを覆う保護膜を形成するための保護膜形成層を成膜する工程と、前記貫通ビア或いは貫通ビアと電気的に接続される引き出し配線が形成される箇所について、前記電極の表面が露出するまで前記保護膜形成層を除去し、開口部を形成する工程と、前記開口部に抵抗層を形成する工程とを含むことを特徴とする。
上記の構成を有することにより、絶縁破壊等の問題が生じた場合であっても、直列に挿入した抵抗層（抵抗体）により電流を制限し、他の半導体デバイスの故障を防ぐことが可能となる。また、前記抵抗層は、保護膜等の形成と同様の工程で簡易に形成することが可能である。
このように、本発明によれば、薄膜キャパシタに絶縁破壊等の問題が生じた場合であっても、接続されている他のデバイス等に悪影響を及ぼすことのない、信頼性の高い薄膜キャパシタ素子、インターポーザ、半導体素子、及び、薄膜キャパシタ或いはインターポーザの製造方法を提供することを可能とする。
また、従来の回路基板上に実装されていた保護抵抗或いは保護回路等を削減することも可能となる。特に、薄膜キャパシタが内蔵されたインターポーザのように、薄膜キャパシタの絶縁破壊に対しての保護回路を設置することが難しいパッケージでは、本発明は非常に有効である。
以下に、発明を実施するための最良の形態として、いくつかの実施例を示す。
以下に、本発明の実施形態に係る詳細を、図面を参照しながら説明する。図１は、本発明の実施例１に係る薄膜キャパシタ素子の一例を示す概略断面図である。
図１に示すように、実施例１に係る薄膜キャパシタ素子１０は、支持基体１１、薄膜キャパシタ１５、薄膜キャパシタ１５を覆う絶縁性の保護膜１９、外部の装置に対して電気的な接続を行なう外部端子２３等から構成されている。
−薄膜キャパシタ−
薄膜キャパシタ１５は、図に示すように、下部電極１２、誘電体層１３、上部電極１４の３層から構成され、これらの各構成体は、支持基体１１上に、下部電極１２、誘電体層１３、上部電極１４の順に形成されている。
また、薄膜キャパシタ１５は、図に示すように、例えば、複数の外部端子２３に対して共通の下部電極１２を有している。
−外部端子−
外部端子２３は、図に示すように、その先端部に形成されるバンプ２１と、先端部と反対側に形成されるＵＢＭ（Under Bump Metal）２２から構成される。ＵＢＭ２２は、バンプの下部に配置されたバリアメタルのことであり、バンプ２１を構成する材料が周囲に拡散することを防止する。
バンプ２１には、一般に、はんだ或いは金が使用される。ＵＢＭ２２に使用される材料としては、例えば、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）等が挙げられる。
−保護膜−
保護膜１９は、絶縁性であり薄膜キャパシタ１５を覆う。また、保護膜１９は、図に示すように、例えば、薄膜キャパシタ１５を直接覆い、薄膜キャパシタ１５への水や水素イオンの浸入をバリアするための耐湿性保護膜１７と、それを覆う有機樹脂１８等から構成される。なお、耐湿性保護膜１７は、図に示すように、例えば、薄膜キャパシタ１５の側面にも形成され、薄膜キャパシタ１５を完全に覆うことが望ましい。
−抵抗層−
前記薄膜キャパシタ１５の電極（上部電極１４または下部電極１２）と外部端子２３との間には、誘電体層１３が絶縁破壊を起こしたときに電極間に大電流が流れることを回避するための抵抗層３０が設けられている。
この抵抗層３０は、図に示すように、例えば、対応する下部電極１２或いは上部電極１４に隣接するとともに、当該隣接した下部電極１２或いは上部電極１４よりも大きな抵抗率を有する材料が使用される。
更には、抵抗層３０に使用される材料としては、例えば、遷移金属の窒化物或いは遷移金属の酸化物が挙げられ、中でも、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、鉄（Ｆｅ）のうちの少なくとも２つを含む合金が好適である。
また、前記抵抗層３０に使用される材料の抵抗率は、１００Ωｃｍ以上であることが好ましい。このような値を有することにより、１つの外部端子あたり、約０．１ｋΩ／□以上の抵抗値を有することになるため、誘電体層１３が絶縁破壊を起こした場合に、薄膜キャパシタの電極間に流れる電流が数十ｍＡ程度に抑えられる。その結果、このような短絡等のトラブルが発生した場合であっても、薄膜キャパシタ素子１０と電気的に接続されている他の装置や素子が破壊することを回避できる。
更に、前記抵抗層３０は、その表面の一部が保護膜１９から露出する。そして、当該露出した部分（露出面２８）が外部端子２３と接し、外部端子２３と電気的に接続される。
このように、有機樹脂１８と薄膜キャパシタ１５との間に耐湿性保護膜１７が挟まれた形態にすることにより、すなわち、有機樹脂１８が薄膜キャパシタ１５に直接接しないようにすることにより、浸入した水や有機樹脂１８から生じた水素イオンが薄膜キャパシタ１５の誘電体層１３に到達し、薄膜キャパシタ１５の機能を低下させることを抑制する。
更には、耐湿性保護膜１７と薄膜キャパシタ１５の誘電体層１３に使用される材料を、同一の元素にすることにより、機械的な強度を高めることが可能となる。このとき、耐湿性保護膜１７及び誘電体層１３に使用する材料は、非晶質金属酸化物が好適である。
＜薄膜キャパシタ素子の製造方法＞
次に、実施例１に係る薄膜キャパシタ素子の製造方法の一例を、図面を参照しながら説明する。図２〜４は、実施例１に係る薄膜キャパシタ素子の製造方法の一例を示す概略断面図である。
（ｉ）薄膜キャパシタ形成工程
最初に、図２（ａ）及び図２（ｂ）に示すように、支持基体１１上に、下部電極を形成するための下部電極形成層１２ａを成膜する。
支持基体１１は、例えばシリコン（Ｓｉ）からなるシリコンウェハである。下部電極形成層１２ａの成膜は、当該シリコンウェハ上に、スパッタリング法を用いて行なう。具体的には、例えば、下部電極形成層１２ａの成膜は、２０ｎｍ膜厚の酸化チタン（ＴｉＯ２）及び１００ｎｍ膜厚の白金（Ｐｔ）を、順次成膜させることにより行なう。このとき、酸化チタンの膜は、シリコンと白金とを接着させる接着層としての役割を果たす。
酸化チタンを成膜する際のスパッタ条件は、例えば、基板温度５００℃、ＲＦパワー２００Ｗ、ガス圧力０．１Ｐａ、Ａｒ／Ｏ２比＝５／１である。また、白金を成膜する際のスパッタ条件は、基板温度４００℃、ＤＣパワー１００Ｗ、ガス圧力０．１Ｐａである。
次に、図２（ｃ）に示されるように、下部電極形成層１２ａ上に、誘電体層を形成するための誘電体層形成層１３ａを形成する。
誘電体層形成層１３ａには、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、及びチタン（Ｔｉ）から構成される酸化物であるＢａＸＳｒ１−ＸＴｉＯ３（以下、「ＢＳＴ」という。）が使用される。ＢＳＴは、比較的大きな比誘電率を有するため、小型で大容量のキャパシタを実現するために有効な材料である。ＢＳＴは、例えば、バルクで比誘電率１５００を有する。
本実施例では、誘電体層形成層１３ａを、下部電極形成層１２ａと同様に、スパッタリング法により成膜する。ＢＳＴ膜を成膜する際のスパッタ条件は、基板温度６００℃、ＲＦパワー８００Ｗ、ガス圧力０．５Ｐａ、Ａｒ／Ｏ２比＝４／１である。このような条件で成膜を行ない、例えば、膜厚１００ｎｍ、比誘電率４００、誘電損失１％以下のＢＳＴ膜を形成する。
次に、図２（ｄ）に示されるように、誘電体層形成層１３ａ上に、例えば金（Ａｕ）からなる上部電極形成層１４ａを形成する。上部電極形成層１４ａを成膜する際のスパッタ条件は、下部電極形成層１２ａと同条件とし、このような条件で成膜を行ない、例えば、膜厚１００ｎｍの上部電極形成層１４ａを成膜する。
（ｉｉ）下部電極引き出し工程
次に、図２（ｅ）に示すように、下部電極を引き出すための電極引き出し用穴１６を形成する。電極引き出し用穴１６は、外部端子２３を設ける箇所について、上部電極形成層１４ａと誘電体層形成層１３ａとを選択的に除去することにより形成される。
具体的には、上部電極形成層１４ａ上に、フォトリソグラフィ法により（図示しない）レジストマスクを形成する。その後、イオンミリング法により、上部電極形成層１４ａと誘電体層形成層１３ａとを、順次ドライエッチングする。イオンミリング法としては、例えば、アルゴン（Ａｒ）を使用したアルゴンイオンミリング法が使用可能である。なお、必要に応じて、下部電極形成層１２ａの所定箇所について選択的にエッチングを行なっても良い。本工程により、上部電極１４、誘電体層１３及び下部電極１２の各構成体が形成される。
（ｉｉｉ）耐湿性保護膜形成工程
次に、図３（ｆ）〜図３（ｇ）に示すように、薄膜キャパシタ１５を直接覆う耐湿性保護膜１７を形成する。
先ず、図３（ｆ）に示すように、耐湿性保護膜形成層１７ａを、スパッタリング法により形成する。スパッタリング条件は、例えば、基板温度８０℃、ＲＦパワー５００Ｗ、ガス圧力０．１Ｐａ、Ａｒ／Ｎ２比＝１０／１とする。このような条件でスパッタリングを行い、耐湿性保護膜形成層１７ａとして、酸化アルミニウム（Ａｌ２Ｏ３）の膜を１００ｎｍ成膜する。
続いて、図３（ｇ）に示すように、成膜された耐湿性保護膜形成層１７ａについて、外部端子２３を設ける箇所を除去する。具体的には、フォトリソグラフィ法により（図示しない）レジストマスクを形成し、その後、外部端子２３に対応する箇所を、イオンミリング法によりエッチング除去する。このような工程を経て、外部端子２３に対応する箇所について、耐湿性保護膜形成層１７ａから上部電極１４および下部電極１２の表面を露出させ、開口部２６を形成する。その結果、耐湿性保護膜１７が形成される。
（ｉｖ）抵抗層形成工程
次に、図３（ｈ）〜図４（ｉ）に示すように、抵抗層３０を形成する。
抵抗層３０は、スパッタリング法によりＮｉ−Ｃｒ−Ｓｉの合金薄膜（抵抗層形成層３０ａ）を成膜した後、当該成膜された合金薄膜の不要部分を、エッチングにより除去することにより形成される。
上記の合金薄膜を形成する際のスパッタリングの条件は、例えば、基板温度６０℃、ＲＦパワー１ＫＷ、Ａｒガス圧力１．５Ｐａとする。このような条件で成膜を行ない、例えば、膜厚２０ｎｍのＮｉ−Ｃｒ−Ｓｉ合金薄膜を成膜する（図３（ｈ））。
続いて、イオンミリング法により、上記の合金薄膜について、前記図３（ｇ）の工程で形成した開口部２６に対応する窪み部分のみを残すように、当該窪み部分以外の範囲を、エッチング除去する（図４（ｉ））。このような工程を経て、抵抗層３０が形成される。
（ｖ）有機樹脂及び外部端子形成工程
次に、図４（ｊ）〜図４（ｋ）に示すように、有機樹脂１８及び外部端子２３を形成する。
先ず、有機樹脂１８の形成を、スピンコート法により行なう。感光性ポリイミドワニスを塗布した後、例えば、３０００ｒｐｍで３０秒間スピンコートを行い、６μｍの膜厚の感光性ポリイミド膜を成膜する。
次に、６０℃の条件下で１０分間のプリベークを行う。続いて、露光・現像の処理により不要部分を除去し、その後、３７５℃の条件下で２時間の本ベークを行い、４μｍの膜厚のポリイミド膜を成膜する（図４（ｊ））。このとき、形成された有機樹脂１８の開口の直径は５０μｍである。
続いて、外部端子２３の形成を行なう。先ず、各外部端子に対応する箇所にＵＢＭ２２を形成した後、当該ＵＢＭ２２の上にバンプ２１を形成する（図４（ｋ））。
以上の製造工程により、図１に示す薄膜キャパシタ素子１０が形成される。
本実施例は、実施例１の薄膜キャパシタ形成工程において、下部電極形成層１２ａをゾル・ゲル法により形成するとともに、誘電体層形成層１３ａを、スピンコート法により形成した例である。以下、実施例１と同じ内容については、省略して説明する。
（ｉ）薄膜キャパシタ形成工程
図２（ａ）及び図２（ｂ）に示すように、シリコンウェハである支持基体１１上に、下部電極を形成するための下部電極形成層１２ａを成膜する。
下部電極形成層１２ａの成膜は、シリコンウェハ上に、ゾル・ゲル法を用いて行なう。具体的には、例えば、下部電極形成層１２ａの成膜は、２０ｎｍの酸化チタン（ＴｉＯ２）及び１００ｎｍの白金（Ｐｔ）を、順次成膜させることにより行なう。このとき、下部電極形成層１２ａの材料として、イリジウム（Ｉｒ）を使用してもよい。
次ぎに、図２（ｃ）に示すように、誘電体層形成層１３ａの成膜を行なう。誘電体層形成層１３ａの成膜は、アルコキシドからなる出発溶液を、スピンコート法にて成膜する。スピンコートの条件は、２０００ｒｐｍで３０秒間とする。１回のスピンコートにつき、例えば、約１００ｎｍの膜厚を得る。
このような条件でスピンコートを行い、アルコキシドからなる出発溶液を所定の膜厚塗布した後、プリベーク（４００℃／１０分）を行なう。そして、所定の加工を行なった後、本ベーク（７００℃／１０分）を行ない、ＢＳＴを結晶化させる。以上の工程により、誘電体層形成層１３ａとして、膜厚１００ｎｍ、比誘電率３００、損失２％以下のＢＳＴ薄膜が形成される。
さらに、前記ＢＳＴ薄膜の上に、スパッタ法（基板温度４００℃）にて、上部電極形成層１４ａを形成する。上部電極形成層１４ａは、酸化イリジウム（ＩｒＯ２）からなり、例えば、１００ｎｍの膜厚である。
次に、実施例１と同様の「（ｉｉ）下部電極引き出し工程」及び「（ｉｉｉ）耐湿性保護膜形成工程」を行なう。
なお、本実施例の耐湿性保護膜形成工程においては、耐湿性保護膜形成層１７ａの材料として窒化シリコン（Ｓｉ３Ｎ４）を使用する。スパッタリング法により、窒化シリコンを、１５０ｎｍの膜厚になるように成膜する。このとき、スパッタリングの条件は、例えば、基板温度２００℃、ＲＦパワー５００Ｗ、Ａｒガス圧力０．１Ｐａ、Ａｒ／Ｎ２比＝５／１とする。
（ｉｖ）抵抗層形成工程
次に、図３（ｈ）〜図４（ｉ）に示すように、抵抗層３０を形成する。抵抗層３０は、スパッタリング法によりＦｅ−Ｃｒの合金薄膜を成膜した後、当該成膜された合金薄膜の不要部分を、エッチングにより除去することにより形成される。
上記の合金薄膜を形成する際のスパッタリングの条件は、例えば、基板温度６０℃、ＲＦパワー１ＫＷ、Ａｒガス圧力１．０Ｐａとする。このような条件で成膜を行ない、例えば、膜厚３０ｎｍのＦｅ−Ｃｒ合金薄膜を成膜する（図３（ｈ））。
続いて、イオンミリング法により、上記のＦｅ−Ｃｒ合金薄膜について、前記図３（ｇ）の工程で形成した露出面に対応する開口部分のみを残すようにし、当該開口部分以外の範囲を、エッチング除去する（図４（ｉ））。
次に、実施例１と同様の「（ｖ）有機樹脂及び外部端子形成工程」を行なう。なお、本実施例の有機樹脂形成工程において、形成されたポリイミド膜の開口の直径は、例えば、４０μｍである。
以上の製造工程により、図１に示す薄膜キャパシタ素子１０が形成される。
本実施例は、実施例１における耐湿性保護膜１７として、誘電体材料と同じアモルファスＢＳＴ材を使用した例である。具体的には、耐湿性保護膜１７として、アモルファスＢＳＴ薄膜を、スパッタリング法により１５０ｎｍ成膜する。
成膜条件は、基板温度は８０℃、ＲＦパワー８００Ｗ、ガス圧力０．２Ｐａ、Ａｒ／Ｏ２比＝８／１とする。このように低温で成膜を行なうことにより、ＢＳＴは結晶化せず、アモルファス状態になる。
このように、薄膜キャパシタの誘電体材料と同じ（元素の）ＢＳＴを使用することにより、誘電体層１４と耐湿性保護膜１７との間の膜密着性が良好になる点と、熱膨張係数が同じため機械的ストレスを受けにくくなるという点でメリットが有る。
本実施例は、実施例１における有機樹脂１８の樹脂材料として、エポキシ樹脂を用いた例である。
薄膜キャパシタ１５を形成した後、図４（ｊ）の工程において、スピンコート法により、エポキシ樹脂膜を形成する。具体的には、耐湿性保護膜（無機の耐還元性保護膜）の上に、２０００ｒｐｍで３０秒間、エポキシワニスをスピンコートする。続いて、６０℃のプリベーク、露光・現像工程を経て、３００℃で本ベークを行ない、膜厚５μｍのエポキシ樹脂膜を形成した。その後、実施例１と同様な工程を経て、薄膜キャパシタ素子１０が形成される。
本実施例は、実施例１における誘電体材料として、高誘電率を有する複合酸化物を用いた例である。
具体的には、薄膜キャパシタ１５の誘電体層１３として、複合酸化物であるＰｂ（Ｚｒ、Ｔｉ）Ｏ３からなる膜を、スパッタリング法により成膜する。
基板温度４００℃、ガス圧力０．５Ｐａ、Ａｒ／Ｏ２比＝９：１、印加電力１２０Ｗの条件で、６０分間スパッタリングを行い、膜厚１００ｎｍ、誘電率２００の誘電体膜が成膜される。その後、実施例１と同様な工程を経て、薄膜キャパシタ素子１０が形成される。
本実施例は、その内部に、実施例１と同様の薄膜キャパシタおよび抵抗層が設けられているインターポーザの例である。
図５は、本発明の実施例３に係るインターポーザの一例を示す概略断面図である。本実施例に係るインターポーザ１１０は、以下のような構成を備えている。
−外部端子−
また、インターポーザ１１０は、その両主面、すなわち、半導体素子１５０に対向する第１の主面１３８と、（当該第１の主面１３８とは反対の面である）第２の主面１３９とに、外部の装置或いは素子等と電気的な接続を行なうための外部端子１２３を有している。なお、本実施例においては、第２の主面１３９は、回路基板１４０と対向している。
−貫通ビア−
更に、前記第１の主面１３８に設けられた外部端子（第１の端子）と、第２の主面１３９に設けられた外部端子（第２の端子）との間には、それらの間を電気的に接続するための貫通ビア１３５が設けられている。
−薄膜キャパシタ−
薄膜キャパシタ１１５は、実施例１と同様に、支持基体１１１上に設けられるとともに、下部電極１１２、誘電体層１１３、上部電極１１４の順に形成されている。
−抵抗層−
上部電極１１４と貫通ビア１３５との間、或いは、下部電極１１２と貫通ビア１３５との間には、実施例１と同様の機能を備える抵抗層１３０が設けられている。前記抵抗層１３０は、対応する上部電極１１４或いは下部電極１１２にそれぞれ隣接しており、また、当該抵抗層１３０の材料は、隣接する上部電極１１４或いは下部電極１１２よりも、大きな抵抗率を有している。
更に、抵抗層１３０は、その表面の一部が保護膜１１９から露出する。そして、当該露出した部分（開口部１２６）が貫通ビア１３５或いは貫通ビアからの引き出し配線１３７と直接接している。
＜インターポーザの製造方法＞
次に、実施例６に係るインターポーザの製造方法の一例を、図面を参照しながら説明する。図６〜１０は、実施例６に係るインターポーザの製造方法の一例を示す概略断面図である。
（ｉ）薄膜キャパシタ形成工程
最初に、図６（ａ）〜図７（ｅ）に示すように、実施例１と略同様の方法で、支持基体１１１上に薄膜キャパシタ１１５を形成する。支持基体１１１は、例えば、シリコンウェーハである。
（ｉｉ）シリコンエッチング工程
次に、図７（ｆ）に示すように、貫通ビア用の穴１４５を形成する。具体的には、ＩＣＰ（Inductively Coupled Plasma）エッチングにより、シリコンウェーハ（支持基体１１１）に、アスペクト比の大きい穴１４５を形成する。このとき、エッチング加工数は、当該インターポーザ１１０が搭載される半導体装置１００のバンプ接続に応じて決められるが、通常、インターポーザ１１０に設けられる貫通ビア１３５の数と同数となる。
ここでは、例えば、バンプ１２１の直径が８０μｍであるため、直径１００μｍ、深さ１５０μｍの穴明け加工（ディープエッチング）を行なう。
（ｉｉｉ）貫通ビア充填工程
次に、図７（ｇ）〜図８（ｈ）に示すように、貫通ビア１３５の主要部分を形成する。
先ず、ＣＶＤ（Chemical Vapor Deposition）法により、酸化シリコン（ＳｉＯ２）を所定の厚さ成膜する。続いて、エッチングにより、貫通ビア１３５が形成される部分を除いた範囲を除去する。このような工程により、穴１４２の内部に絶縁部１３６を形成し、穴１４５の内部の絶縁処理を行なう（図７（ｇ））。
続いて、クロム（Ｃｒ）と銅（Ｃｕ）をスパッタリングし、（図示しない）シード層を形成する。その後、めっきにより、前記穴１４５の内部に銅を充填し、導体部１３３を形成する（図８（ｈ））。
（ｉｖ）耐湿性保護膜形成工程
次に、図８（ｉ）に示すように、耐湿性保護膜１１７を形成する。具体的には、スパッタリング法により、アルミナ（ＡｌＯ２）の膜を１００ｎｍ成膜し、続いて、ドライエッチングにより、成膜されたアルミナ膜に対して選択的にパターニングを行い、不要部分を除去する。このような処理により、薄膜キャパシタ１１５の上部電極１１４および下部電極１１２の一部が露出する耐湿性保護膜１１７が形成される。
（ｖ）抵抗層形成工程
次に、図８（ｊ）に示すように、抵抗層１３０を形成する。具体的には、先ず、スパッタリング法により、Ｎｉ−Ｃｒ−Ｓｉの合金薄膜を２０ｎｍ成膜する。スパッタリングを行なう際の条件は、例えば、基板温度６０℃、ＲＦパワー１ｋＷ、ガス圧力１Ｐａ、とする。
続いて、イオンミリング法により、成膜された合金薄膜に対して選択的にパターニングを行う。すなわち、アルミナの開口部分のみを残し、それ以外の不要部分を全て除去する。このような処理により、抵抗層１３０が形成される。
（ｖｉ）保護膜形成工程
次に、図９（ｋ）に示すように、有機樹脂からなる保護膜（１１８−１）を形成する。具体的には、アミノプロピルトリエトキシシランＮＨ２（ＣＨ２）３Ｓｉ（ＯＣＨ２）３を、１５００ｒｐｍで３０秒間スピンコートした後、ホットプレートで９０℃に加熱する。続いて、感光性ポリイミド樹脂を塗布した後に、露光・現像処理、４００℃の加熱（ベーク処理）を順に行なう。
上記の処理により、保護膜として、膜厚３μｍの感光性ポリイミド樹脂膜が形成される。このように、本実施例では、保護膜としての有機樹脂（感光性ポリイミド樹脂を成膜する前に、密着材として、シランカップリング剤を塗布している。
（ｖｉｉ）引き出し配線形成工程
次に、図９（ｌ）〜図９（ｍ）に示すように、銅（Ｃｕ）セミアディティブ法により銅の再配線層を成膜し、不要部を除去して引き出し配線１３７を形成する。当該引き出し配線１３７は、貫通ビア１３５を薄膜キャパシタ１１５の各電極と電気的に接続させる。
（ｖｉｉｉ）背面研磨および端子形成工程
次に、図１０（ｎ）に示すように、公知の研磨法を用いて、支持基体（シリコンウェーハ）１１１の背面を研磨し、前記貫通ビア用の導体部１３３を露出させる。なお、本実施例では、研磨処理において、支持基体（シリコンウェーハ）１１１を１００μｍまで研磨する。
そして、図１０（ｏ）に示すように、第１の主面及び第２の主面１３９に、それぞれ有機樹脂１１８−２、有機樹脂１１８−３を形成する。
次に、図１０（ｐ）に示すように、有機樹脂１１８−２及び有機樹脂１１８−３に、それぞれ、貫通ビア１３５を形成するための導体部１３２、導体部１３４を形成する。なお、これらの導体部は、前述のＵＢＭと同様の性能を有することが望ましい。
以上のような工程を経て、薄膜キャパシタ内蔵のインターポーザ１１０が形成される。
本実施例は、実施例６の変形例であり、シリコン製の支持基体を使用しないフィルム状の薄膜インターポーザの例である。図１１は、本発明の実施例７に係るインターポーザの一例を示す概略断面図である。
本実施例の具体的な構成を図１１に示すとともに、その製造方法を、前述の実施例６と同様、図６〜図１０を参照しながら説明する。
図１１に示すように、本実施例では、実施例６（図５）におけるシリコンからなる支持基体１１１の部分が無くなっている。以下にその製造方法について述べる。
最初に、本実施例では、実施例６における（ｉ）薄膜キャパシタ形成工程に入る前に、以下の予備工程（保護層形成工程）を行なう。
先ず、支持基体としてのシリコンウェーハ１６０上に、薄膜キャパシタ１１５を保護するための（図示しない）保護膜を形成する。すなわち、本実施例では、支持基体１１１上と薄膜キャパシタ１１５との間に、薄膜キャパシタ１１５を保護するための（図示しない）保護膜が形成される。なお、シリコンウェーハ１６０は、図６（ａ）の支持基体１１１に相当するものであるが、本実施例の場合には、シリコンウェーハ１６０は最終的に除去される。
前記保護膜は、支持基体１１１としてのシリコンウェーハが除去された際に、薄膜キャパシタ１１５の下部電極側、すなわち、第２の主面１３９側を覆うものであり、薄膜キャパシタ１１５が外気に剥き出しにならない機能を有する。このため、前記保護膜は、例えば、実施例６における保護膜１１９と同じものであることが望ましい。
具体的には、先ず、シリコンウェーハ上に、シリコンウェーハと保護膜とを密着させるための密着層を形成する。密着層は、チタン（Ｔｉ）、銅（Ｃｕ）からなる層であり、これらの層を、スパッタリングにより成膜する。
次に、密着層の上に、保護膜としてのポリイミド樹脂層を成膜する。ポリイミド樹脂は、通常、耐溶剤に溶解した液体の状態で、ワニス（vanisu）として市販されており、その耐熱温度は、３００℃〜４００℃である。
このポリイミド樹脂のワニスを、ホットプレートにより９０℃に加熱（プリベーク）し、半硬化（プリキュア）させる。続いて、４００℃に加熱（本ベーク）し、前記半硬化状態のポリイミド樹脂ワニスを硬化させ、膜厚５μｍのポリイミド樹脂層を成膜する。なお、このポリイミド樹脂層の材料は、前述の有機樹脂１１８と同じものである。
次に、実施例１の「（ｉｉｉ）耐湿性保護膜形成工程」と同様に、スパッタリング法により、薄膜キャパシタ１１５の第２の主面１３９側に、（図示しない）耐湿性保護膜を形成する。
このとき、スパッタリングを行なう際の条件は、例えば、基板温度８０℃、ＲＦパワー５００Ｗ、ガス圧力０．１Ｐａ、Ａｒ／Ｏ２比＝１０／１とする。
以上が予備工程である。次に、以下に示すように、薄膜キャパシタを形成する。
（ｉ）薄膜キャパシタ形成工程
次に、図６（ａ）〜図７（ｅ）に示すように、支持基体１１１としてのシリコンウェーハ上に、薄膜キャパシタ１１５を形成する。
先ず、実施例６と同様に、スパッタリング法により、薄膜キャパシタ１１５の下部電極１１２を形成する。このとき、白金（Ｐｔ）からなる下部電極１１２の膜厚は２００ｎｍとする。
次に、実施例６と同様に、スパッタリング法により、薄膜キャパシタ１１５の誘電体層１１３を形成する。本実施例においては、キャパシタ誘電体材料として、ＳｒＴｉＯ３（以下、「ＳＴＯ」という。）を使用する。
スパッタリングを行なう際の条件は、基板温度２００℃、ＲＦパワー８００Ｗ、ガス圧力０．３Ｐａ、Ａｒ／Ｏ２比＝６／１である。このような条件で２０分間成膜を行ない、例えば、膜厚１００ｎｍ、比誘電率３００、誘電損失１％以下のＳＴＯ膜を形成する。
次に、フォトリソグラフィ法により、（図示しない）レジストマスクを形成し、続いて、イオンミリング法により、前記ＳＴＯ膜をドライエッチングする。
次に、下部電極１１２と同様の形成方法で、膜厚が２００ｎｍの上部電極を形成する。
次に、「（ｉｉ）シリコンエッチング工程」、「（ｉｉｉ）貫通ビア充填工程」及び「（ｉｖ）耐湿性保護膜形成工程」を、実施例６の（ｉｉ）〜（ｉｖ）の形成工程と同様の方法で行なう。
（ｖ）抵抗層形成工程
次に、図８（ｊ）に示すように、抵抗層１３０を形成する。具体的には、先ず、スパッタリング法により、Ｎｉ−Ｃｒの合金薄膜を３０ｎｍ成膜する。スパッタリングを行なう際の条件は、例えば、基板温度６０℃、ＲＦパワー１ｋＷ、ガス圧力１Ｐａとする。
続いて、イオンミリング法により、成膜された合金薄膜に対して選択的にパターニングを行う。すなわち、アルミナの開口部分（開口部１２６）のみに前記合金薄膜を残し、それ以外の不要部分を全て除去する。このような処理により、抵抗層１３０が形成される。
（ｖｉ）保護膜形成工程
次に、実施例６と同様の方法で、膜厚４μｍの感光性ポリイミド樹脂膜を形成する。
次に、実施例６と同様に、「（ｖｉｉ）引き出し配線形成工程」と「（ｖｉｉｉ）背面研磨および端子形成工程」を行う。
以上のような工程を経て、支持基体としてシリコンウェーハ１６０が残った状態のインターポーザ１１０が形成される。
（ｉｘ）シリコン除去工程
次に、ここまでの工程で形成されたインターポーザ１１０から、支持基体としてのシリコンウェーハ１６０を除去する。本除去工程を、図１２（ａ）〜図１３（ｄ）に示す。
最初に、図１２（ａ）及び図１２（ｂ）に示すように、接着テープ１８１を用いて、支持台座としてのガラス板１８０に、前工程で形成した薄膜インターポーザ１１０を貼り付ける。
次に、図１３（ｃ）に示すように、ガラス板１８０を貼り付けた面と反対の面から、シリコンウェーハ１６０を研磨する。このとき、シリコンウェーハ１６０の厚さが約１００μｍになるまで研磨する。
次に、図１３（ｄ）に示すように、フッ酸（ＨＦ）を用いたケミカルエッチングにより、前記シリコンウェーハ１６０を完全に除去する。
以上のような工程を経て、フィルム状のインターポーザ１１０（薄膜インターポーザ）が形成される。なお、このインターポーザ１１０は、取扱いの便宜上、回路基板等に実装されるまでは、図に示すように、ガラス板に張り付いた状態になっている。
次に、実施例７におけるインターポーザ１１０を搭載する半導体パッケージの製造工程を、図面を参照しながら説明する。図１４〜図１５は、本発明の実施例８に係る導体パッケージの製造工程の一例を示す概略断面図である。
最初に、図１４（ａ）及び図１４（ｂ）に示すように、フィルム状のインターポーザ１１０を、例えば、はんだからなるバンプ１２１が形成されたパッケージ基板１８５上に搭載する。なお、インターポーザ１１０は、ガラス板１８０に張り付いた状態になっている。
次に、はんだリフローの処理を行ない、パッケージ基板１８５にインターポーザ１１０を接合する。このとき、ガラス板１８０とインターポーザ１１０とを密着させていた（図示しない）テープ材料が熱発泡し、図１４（ｃ）に示すように、ガラス板１８０とインターポーザ１１０は分離される。
次に、図１４（ｃ）の状態のパッケージ基板１８５に、アンダーフィル材料１７０を流し込み、パッケージ基板１８５にインターポーザ１１０を固着する（図１４（ｄ））。その後、インターポーザ１１０の上部に半導体集積回路１５０を実装することにより、フィルム状の薄膜インターポーザを用いた半導体パッケージ１９０が形成される（図１４（ｅ））。
以上、本発明の特徴を詳述した。本発明の好ましい諸形態を付記すると、以下の通りである。
（付記１）
誘電体層とそれを挟む２つの電極を有する薄膜キャパシタと、前記電極と電気的に接続される外部端子とを備えた薄膜キャパシタ素子において、
前記電極と外部端子との間に設けられ、前記電極に隣接するとともに、前記隣接する電極よりも大きな抵抗率を有する材料からなる抵抗層を有する
ことを特徴とする薄膜キャパシタ素子。
（付記２）
支持基体上に設けられ、下部電極、誘電体層、上部電極の順に形成される薄膜キャパシタと、
前記電極と電気的に接続される外部端子と、
前記下部電極と外部端子との間、或いは、前記上部電極と外部端子との間に設けられ、対応する前記上部電極或いは下部電極に隣接するとともに、前記隣接する上部電極或いは下部電極よりも大きな抵抗率を有する材料からなる抵抗層とを有する
ことを特徴とする薄膜キャパシタ素子。
（付記３）
前記抵抗層の表面の一部が、前記薄膜キャパシタ及び抵抗層を覆う保護膜から露出し、前記露出面が前記外部端子と接する
ことを特徴とする付記１または２に記載の薄膜キャパシタ素子。
（付記４）
前記保護膜が、前記薄膜キャパシタを直接覆う耐湿性保護膜と、前記耐湿性保護膜を介して薄膜キャパシタを覆う有機樹脂とを含む
ことを特徴とする付記３に記載の薄膜キャパシタ素子。
（付記５）
前記抵抗層は、遷移金属の窒化物或いは遷移金属の酸化物からなる
ことを特徴とする付記１〜４のいずれかに記載の薄膜キャパシタ素子。
（付記６）
前記抵抗層は、Ｎｉ、Ｃｒ、Ａｌ、Ｓｉ、Ｆｅのうちの少なくとも２つを含む合金からなる
ことを特徴とする付記１〜４のいずれかに記載の薄膜キャパシタ素子。
（付記７）
前記抵抗層を構成する材料の抵抗率が１００Ωｃｍ以上である
ことを特徴とする付記１〜６のいずれかに記載の薄膜キャパシタ素子。
（付記８）
前記耐湿性保護膜と前記誘電体層とは、それぞれ非晶質金属酸化物からなり、且つ共に同一の元素からなる
ことを特徴とする付記４に記載の薄膜キャパシタ素子。
（付記９）
第１の主面に形成された第１の端子と、第２の主面に形成された第２の端子との間を電気的に接続する貫通ビアを備えるインターポーザにおいて、
前記第１の主面と第２の主面との間に配置され、前記貫通ビアがその内部を貫通する支持基体と、
前記支持基体上に設けられ、下部電極、誘電体層、上部電極の順に形成された薄膜キャパシタと、
前記上部電極と前記貫通ビアとの間、或いは、前記下部電極と前記貫通ビアとの間に設けられ、対応する前記上部電極或いは下部電極に隣接するとともに、前記隣接する上部電極或いは下部電極よりも大きな抵抗率を有する材料からなる抵抗層とを有する
ことを特徴とするインターポーザ。
（付記１０）
前記抵抗層の表面の一部が、前記薄膜キャパシタ及び抵抗層を覆う保護膜から露出し、前記露出面が前記貫通ビア或いは貫通ビアからの引き出し配線と接する
ことを特徴とする付記９に記載のインターポーザ。
（付記１１）
第１の主面に形成された第１の端子と、第２の主面に形成された第２の端子との間を電気的に接続する貫通ビアを備えるインターポーザを介して、半導体素子と回路基板とが電気的に接続される半導体装置において、
前記第１の主面と第２の主面との間に配置され、前記貫通ビアがその内部を貫通する支持基体と、
前記支持基体上に設けられ、下部電極、誘電体層、上部電極の順に形成された薄膜キャパシタと、
前記上部電極と前記貫通ビアとの間、或いは、前記下部電極と前記貫通ビアとの間に設けられ、対応する前記上部電極或いは下部電極に隣接するとともに、前記隣接する上部電極或いは下部電極よりも大きな抵抗率を有する材料からなる抵抗層とを有する
ことを特徴とする半導体装置。
（付記１２）
前記抵抗層の表面の一部が、前記薄膜キャパシタ及び抵抗層を覆う保護膜から露出し、前記露出面が前記貫通ビア或いは貫通ビアからの引き出し配線と接する
ことを特徴とする付記１１に記載の半導体装置。
（付記１３）
前記保護膜が、前記薄膜キャパシタを直接覆う耐湿性保護膜と、前記耐湿性保護膜を介して薄膜キャパシタを覆う有機樹脂とを含む
ことを特徴とする付記１２に記載の半導体装置。
（付記１４）
前記抵抗層は、遷移金属の窒化物或いは遷移金属の酸化物からなる
ことを特徴とする付記１１〜１３のいずれかに記載の半導体装置。
（付記１５）
前記抵抗層は、Ｎｉ、Ｃｒ、Ａｌ、Ｓｉ、Ｆｅのうちの少なくとも２つを含む合金からなる
ことを特徴とする付記１１〜１３のいずれかに記載の半導体装置。
（付記１６）
前記抵抗層を構成する材料の抵抗率が１００Ωｃｍ以上である
ことを特徴とする付記１１〜１５のいずれかに記載の半導体装置。
（付記１７）
前記耐湿性保護膜と誘電体層とは、それぞれ非晶質金属酸化物からなり、且つ共に同一の元素からなる
ことを特徴とする付記１３に記載の半導体装置。
（付記１８）
誘電体層とそれを挟む２つの電極を有する薄膜キャパシタと、前記電極と電気的に接続される外部端子とを備えた薄膜キャパシタ素子の製造方法であって、
支持基体上に前記薄膜キャパシタを形成する工程と、
前記薄膜キャパシタを覆う保護膜を形成するための保護膜形成層を成膜する工程と、
前記外部端子が形成される箇所について、前記電極の表面が露出するまで前記保護膜形成層を除去し、開口部を形成する工程と、
前記開口部に抵抗層を形成する工程とを含む
ことを特徴とする薄膜キャパシタ素子の製造方法。
（付記１９）
前記抵抗層を形成する工程は、
前記開口部を含む前記支持基体の表面に、抵抗層を形成するための抵抗層形成層を成膜する工程と、
前記抵抗層形成層が形成された前記支持基体の表面を研磨し、前記開口部の前記抵抗層形成層を選択的に残す工程とを含む
ことを特徴とする付記１８に記載の薄膜キャパシタ素子の製造方法。
（付記２０）
誘電体層とそれを挟む２つの電極を有する薄膜キャパシタと、前記電極と電気的に接続される貫通ビアを備えたインターポーザの製造方法であって、
支持基体上に前記薄膜キャパシタを形成する工程と、
前記薄膜キャパシタを覆う保護膜を形成するための保護膜形成層を成膜する工程と、
前記貫通ビア或いは貫通ビアと電気的に接続される引き出し配線が形成される箇所について、前記電極の表面が露出するまで前記保護膜形成層を除去し、開口部を形成する工程と、
前記開口部に抵抗層を形成する工程とを含む
ことを特徴とするインターポーザの製造方法。
本発明の実施例１に係る薄膜キャパシタ素子の一例を示す概略断面図である。 薄膜キャパシタ素子の製造方法の一例を示す概略断面図（その１）である。 薄膜キャパシタ素子の製造方法の一例を示す概略断面図（その２）である。 薄膜キャパシタ素子の製造方法の一例を示す概略断面図（その３）である。 本発明の実施例３に係るインターポーザの一例を示す概略断面図である。 実施例６に係るインターポーザの製造方法の一例を示す概略断面図（その１）である。 実施例６に係るインターポーザの製造方法の一例を示す概略断面図（その２）である。 実施例６に係るインターポーザの製造方法の一例を示す概略断面図（その３）である。 実施例６に係るインターポーザの製造方法の一例を示す概略断面図（その４）である。 実施例６に係るインターポーザの製造方法の一例を示す概略断面図（その５）である。 本発明の実施例７に係るインターポーザの一例を示す概略断面図である。 本発明の実施例７に係るシリコンウェーハの除去工程の一例を示す概略断面図（その１）である。 本発明の実施例７に係るシリコンウェーハの除去工程の一例を示す概略断面図（その２）である。 本発明の実施例８に係る半導体パッケージの製造工程の一例を示す概略断面図（その１）である。 本発明の実施例８に係る半導体パッケージの製造工程の一例を示す概略断面図（その２）である。
符号の説明
１０…薄膜キャパシタ素子
１１、１１１…支持基体
１２、１１２…下部電極
１２ａ、１１２ａ…下部電極形成層
１３、１１３…誘電体層
１３ａ、１１３ａ…誘電体層形成層
１４、１１４…上部電極
１４ａ、１１４ａ…上部電極形成層
１５、１１５…薄膜キャパシタ
１６…電極引き出し用穴
１７、１１７…耐湿性保護膜
１７ａ、１１７ａ…耐湿性保護膜形成層
１８、１１８−１、１１８−２、１１８−３…有機樹脂
１９、１１９…保護膜
２１、１２１…バンプ
２２、１２２…ＵＢＭ
２３、１２３…外部端子
２６、１２６…開口部
２８、１２８…露出面
３０、１３０…抵抗層
３０ａ、１３０ａ…抵抗層形成層
１００…半導体装置
１１０…インターポーザ
１３２、１３３、１３４…導体部
１３５…貫通ビア
１３６…絶縁部
１３７…引き出し配線
１３７ａ…引き出し配線形成層
１３８…第１の主面
１３９…第２の主面
１４０…回路基板
１４２、１５２…パッド
１４５…穴
１５０…半導体素子
１６０…シリコンウェーハ
１７０…アンダーフィル材料
１８０…ガラス板
１８１…接着テープ
１８５…パッケージ基板
１９０…半導体パッケージ

Claims (10)

  1. 誘電体層とそれを挟む２つの電極を有する薄膜キャパシタと、前記電極と電気的に接続される外部端子とを備えた薄膜キャパシタ素子において、
    前記電極と外部端子との間に設けられ、前記電極に隣接するとともに、前記隣接する電極よりも大きな抵抗率を有する材料からなる抵抗層を有する
    ことを特徴とする薄膜キャパシタ素子。
  2. 支持基体上に設けられ、下部電極、誘電体層、上部電極の順に形成される薄膜キャパシタと、
    前記電極と電気的に接続される外部端子と、
    前記下部電極と外部端子との間、或いは、前記上部電極と外部端子との間に設けられ、対応する前記上部電極或いは下部電極に隣接するとともに、前記隣接する上部電極或いは下部電極よりも大きな抵抗率を有する材料からなる抵抗層とを有する
    ことを特徴とする薄膜キャパシタ素子。
  3. 前記抵抗層の表面の一部が、前記薄膜キャパシタ及び抵抗層を覆う保護膜から露出し、前記露出面が前記外部端子と接する
    ことを特徴とする請求項１または２に記載の薄膜キャパシタ素子。
  4. 前記抵抗層は、遷移金属の窒化物或いは遷移金属の酸化物からなる
    ことを特徴とする請求項１〜３のいずれかに記載の薄膜キャパシタ素子。
  5. 前記抵抗層を構成する材料の抵抗率が１００Ωｃｍ以上である
    ことを特徴とする請求項１〜４のいずれかに記載の薄膜キャパシタ素子。
  6. 第１の主面に形成された第１の端子と、第２の主面に形成された第２の端子との間を電気的に接続する貫通ビアを備えるインターポーザにおいて、
    前記第１の主面と第２の主面との間に配置され、前記貫通ビアがその内部を貫通する支持基体と、
    前記支持基体上に設けられ、下部電極、誘電体層、上部電極の順に形成された薄膜キャパシタと、
    前記上部電極と前記貫通ビアとの間、或いは、前記下部電極と前記貫通ビアとの間に設けられ、対応する前記上部電極或いは下部電極に隣接するとともに、前記隣接する上部電極或いは下部電極よりも大きな抵抗率を有する材料からなる抵抗層とを有する
    ことを特徴とするインターポーザ。
  7. 第１の主面に形成された第１の端子と、第２の主面に形成された第２の端子との間を電気的に接続する貫通ビアを備えるインターポーザを介して、半導体素子と回路基板とが電気的に接続される半導体装置において、
    前記第１の主面と第２の主面との間に配置され、前記貫通ビアがその内部を貫通する支持基体と、
    前記支持基体上に設けられ、下部電極、誘電体層、上部電極の順に形成された薄膜キャパシタと、
    前記上部電極と前記貫通ビアとの間、或いは、前記下部電極と前記貫通ビアとの間に設けられ、対応する前記上部電極或いは下部電極に隣接するとともに、前記隣接する上部電極或いは下部電極よりも大きな抵抗率を有する材料からなる抵抗層とを有する
    ことを特徴とする半導体装置。
  8. 誘電体層とそれを挟む２つの電極を有する薄膜キャパシタと、前記電極と電気的に接続される外部端子とを備えた薄膜キャパシタ素子の製造方法であって、
    支持基体上に前記薄膜キャパシタを形成する工程と、
    前記薄膜キャパシタを覆う保護膜を形成するための保護膜形成層を成膜する工程と、
    前記外部端子が形成される箇所について、前記電極の表面が露出するまで前記保護膜形成層を除去し、開口部を形成する工程と、
    前記開口部に抵抗層を形成する工程とを含む
    ことを特徴とする薄膜キャパシタ素子の製造方法。
  9. 前記抵抗層を形成する工程は、
    前記開口部を含む前記支持基体の表面に、抵抗層を形成するための抵抗層形成層を成膜する工程と、
    前記抵抗層形成層が形成された前記支持基体の表面を研磨し、前記開口部の前記抵抗層形成層を選択的に残す工程とを含む
    ことを特徴とする請求項８に記載の薄膜キャパシタ素子の製造方法。
  10. 誘電体層とそれを挟む２つの電極を有する薄膜キャパシタと、前記電極と電気的に接続される貫通ビアを備えたインターポーザの製造方法であって、
    支持基体上に前記薄膜キャパシタを形成する工程と、
    前記薄膜キャパシタを覆う保護膜を形成するための保護膜形成層を成膜する工程と、
    前記貫通ビア或いは貫通ビアと電気的に接続される引き出し配線が形成される箇所について、前記電極の表面が露出するまで前記保護膜形成層を除去し、開口部を形成する工程と、
    前記開口部に抵抗層を形成する工程とを含む
    ことを特徴とするインターポーザの製造方法。
JP2006054235A 2006-03-01 2006-03-01 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法 Pending JP2007234843A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006054235A JP2007234843A (ja) 2006-03-01 2006-03-01 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法
US11/531,446 US8203198B2 (en) 2006-03-01 2006-09-13 Thin film capacitor device used for a decoupling capacitor and having a resistor inside

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006054235A JP2007234843A (ja) 2006-03-01 2006-03-01 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法

Publications (1)

Publication Number Publication Date
JP2007234843A true JP2007234843A (ja) 2007-09-13

Family

ID=38512199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006054235A Pending JP2007234843A (ja) 2006-03-01 2006-03-01 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法

Country Status (2)

Country Link
US (1) US8203198B2 (ja)
JP (1) JP2007234843A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009088069A1 (ja) * 2008-01-09 2009-07-16 Nec Corporation コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法
JP5974421B1 (ja) * 2015-11-13 2016-08-23 株式会社野田スクリーン 半導体装置
WO2018034067A1 (ja) * 2016-08-19 2018-02-22 株式会社村田製作所 キャパシタ付半導体装置
WO2019107130A1 (ja) * 2017-11-30 2019-06-06 株式会社村田製作所 キャパシタ
JP2022546472A (ja) * 2019-12-20 2022-11-04 グラフコアー リミテッド コンピュータデバイス及びその製造方法
WO2024004395A1 (ja) * 2022-06-27 2024-01-04 Tdk株式会社 薄膜キャパシタ及びこれを備える電子回路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US8999179B2 (en) 2010-07-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in a substrate
US8710623B1 (en) 2010-11-18 2014-04-29 Xilinx, Inc. Integrated circuit having a discrete capacitor mounted on a semiconductor die
US8373252B1 (en) * 2011-03-07 2013-02-12 Xilinx, Inc. Integrated circuit having capacitor on back surface
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US20210020587A1 (en) * 2019-06-11 2021-01-21 Skyworks Solutions, Inc. Moisture barrier for metal insulator metal capacitors and integrated circuit having the same
US20240136448A1 (en) * 2022-10-21 2024-04-25 KYOCERA AVX Components Corporation Metal-Oxide-Semiconductor Capacitor

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01179428A (ja) * 1988-01-07 1989-07-17 Nec Corp 集積回路の測定方法
JPH09148529A (ja) * 1995-11-24 1997-06-06 Yamaha Corp 抵抗形成法
JPH118168A (ja) * 1997-06-16 1999-01-12 Nippon Chemicon Corp 電解コンデンサのエージング装置
JP2000286111A (ja) * 1999-03-30 2000-10-13 Kyocera Corp 薄膜ｒｃ素子
JP2001185449A (ja) * 1999-12-27 2001-07-06 Tokin Corp 積層セラミックコンデンサ
JP2003060115A (ja) * 2001-08-20 2003-02-28 Fujitsu Ltd キャパシタ内蔵回路基板及びその製造方法
JP2003109844A (ja) * 2001-09-27 2003-04-11 Kyocera Corp 薄膜電子部品
JP2004146445A (ja) * 2002-10-22 2004-05-20 Fujitsu Ltd コネクタ基板の製造方法
JP2004523924A (ja) * 2001-03-21 2004-08-05 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子デバイス
JP2004273622A (ja) * 2003-03-06 2004-09-30 Fujitsu Ltd コネクタ基板の製造方法
JP2004327866A (ja) * 2003-04-25 2004-11-18 Kyocera Corp 薄膜コンデンサ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211191A (ja) 1990-02-09 1992-08-03 Hitachi Ltd 実装構造体
US5455064A (en) 1993-11-12 1995-10-03 Fujitsu Limited Process for fabricating a substrate with thin film capacitor and insulating plug
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JP4012652B2 (ja) 1999-07-22 2007-11-21 京セラ株式会社 半導体装置
JP4012655B2 (ja) 1999-08-30 2007-11-21 京セラ株式会社 半導体装置
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
JP4166013B2 (ja) * 2001-12-26 2008-10-15 富士通株式会社 薄膜キャパシタ製造方法
JP3966208B2 (ja) 2002-11-14 2007-08-29 富士通株式会社 薄膜キャパシタおよびその製造方法
JP2004273825A (ja) 2003-03-10 2004-09-30 Fujitsu Ltd 薄膜キャパシタ素子、その製造方法及び電子装置
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
JP3898648B2 (ja) 2003-02-03 2007-03-28 京セラ株式会社 容量可変薄膜コンデンサ及び高周波部品

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01179428A (ja) * 1988-01-07 1989-07-17 Nec Corp 集積回路の測定方法
JPH09148529A (ja) * 1995-11-24 1997-06-06 Yamaha Corp 抵抗形成法
JPH118168A (ja) * 1997-06-16 1999-01-12 Nippon Chemicon Corp 電解コンデンサのエージング装置
JP2000286111A (ja) * 1999-03-30 2000-10-13 Kyocera Corp 薄膜ｒｃ素子
JP2001185449A (ja) * 1999-12-27 2001-07-06 Tokin Corp 積層セラミックコンデンサ
JP2004523924A (ja) * 2001-03-21 2004-08-05 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子デバイス
JP2003060115A (ja) * 2001-08-20 2003-02-28 Fujitsu Ltd キャパシタ内蔵回路基板及びその製造方法
JP2003109844A (ja) * 2001-09-27 2003-04-11 Kyocera Corp 薄膜電子部品
JP2004146445A (ja) * 2002-10-22 2004-05-20 Fujitsu Ltd コネクタ基板の製造方法
JP2004273622A (ja) * 2003-03-06 2004-09-30 Fujitsu Ltd コネクタ基板の製造方法
JP2004327866A (ja) * 2003-04-25 2004-11-18 Kyocera Corp 薄膜コンデンサ

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009088069A1 (ja) * 2008-01-09 2009-07-16 Nec Corporation コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法
JP5423399B2 (ja) * 2008-01-09 2014-02-19 日本電気株式会社 コンデンサ内蔵装置の製造方法及びコンデンサ内蔵パッケージの製造方法
JP5974421B1 (ja) * 2015-11-13 2016-08-23 株式会社野田スクリーン 半導体装置
KR101703261B1 (ko) * 2015-11-13 2017-02-06 가부시키가이샤 노다스크린 반도체 장치
WO2017081823A1 (ja) * 2015-11-13 2017-05-18 株式会社野田スクリーン 半導体装置
US9761544B1 (en) 2015-11-13 2017-09-12 Noda Screen Co., Ltd. Semiconductor device
WO2018034067A1 (ja) * 2016-08-19 2018-02-22 株式会社村田製作所 キャパシタ付半導体装置
WO2019107130A1 (ja) * 2017-11-30 2019-06-06 株式会社村田製作所 キャパシタ
JPWO2019107130A1 (ja) * 2017-11-30 2020-04-09 株式会社村田製作所 キャパシタ
US11605503B2 (en) 2017-11-30 2023-03-14 Murata Manufacturing Co., Ltd. Front and back electrode trench capacitor
JP2022546472A (ja) * 2019-12-20 2022-11-04 グラフコアー リミテッド コンピュータデバイス及びその製造方法
JP7379666B2 (ja) 2019-12-20 2023-11-14 グラフコアー リミテッド コンピュータデバイス及びその製造方法
US11889615B2 (en) 2019-12-20 2024-01-30 Graphcore Limited Method of manufacturing a computer device
WO2024004395A1 (ja) * 2022-06-27 2024-01-04 Tdk株式会社 薄膜キャパシタ及びこれを備える電子回路

Also Published As

Publication number Publication date
US8203198B2 (en) 2012-06-19
US20070205486A1 (en) 2007-09-06

Similar Documents

Publication Publication Date Title
JP2007234843A (ja) 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法
US6624501B2 (en) Capacitor and semiconductor device
JP4671829B2 (ja) インターポーザ及び電子装置の製造方法
JP4695192B2 (ja) インターポーザ
US8810007B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US7778009B2 (en) Thin-film capacitor and method of manufacturing the same
US7439199B2 (en) Capacitive element, method of manufacture of the same, and semiconductor device
JP2004079801A (ja) コンデンサ装置及びその製造方法
US8669643B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP2010157690A (ja) 電子部品実装用基板及び電子部品実装用基板の製造方法
JP4827299B2 (ja) キャパシタ及び半導体装置
JP2006179564A (ja) 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法
JPWO2009028596A1 (ja) 受動素子内蔵基板、製造方法、及び半導体装置
JP4447881B2 (ja) インターポーザの製造方法
JP2012138595A (ja) 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP4738228B2 (ja) 半導体装置及び半導体装置の製造方法
JP4864313B2 (ja) 薄膜キャパシタ基板、その製造方法、及び、半導体装置
JP4196351B2 (ja) フィルム状コンデンサの製造方法
JP2003347157A (ja) 薄膜電子部品
JP2006019443A (ja) 薄膜キャパシタ、これを用いた半導体装置、および薄膜キャパシタの製造方法
JPH0888318A (ja) 薄膜コンデンサー及び薄膜コンデンサー内蔵基板
JP2004273825A (ja) 薄膜キャパシタ素子、その製造方法及び電子装置
JP5119058B2 (ja) 薄膜キャパシタ
JP2003045746A (ja) 薄膜コンデンサ
JP2003347156A (ja) 薄膜電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329