JP3960560B2 - 回路素子と伝送線路とを有する装置 - Google Patents
回路素子と伝送線路とを有する装置 Download PDFInfo
- Publication number
- JP3960560B2 JP3960560B2 JP51544498A JP51544498A JP3960560B2 JP 3960560 B2 JP3960560 B2 JP 3960560B2 JP 51544498 A JP51544498 A JP 51544498A JP 51544498 A JP51544498 A JP 51544498A JP 3960560 B2 JP3960560 B2 JP 3960560B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- insulating substrate
- main body
- conductor track
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Waveguides (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
トランジスタ又はダイオードのような、能動スイッチング素子は、装置中で受動素子、すなわちストリップ型伝送線路と組み合わされている。この装置は特にマイクロ波領域における周波数、すなわち300MHzと300GHzとの間の周波数に合せて設計されている。ストリップ型伝送線路とは、ここでは平行に延在し且つ絶縁誘電体により相互に分離された2個の導体トラックを具えているものと理解されたい。伝送線路内の導体トラックは、装置で用いられる最高電磁波の波長の少なくとも数パーセントの長さである。その導体トラックは非対称(マイクロストリップ)としてもよいし対称(ストリップ線路)としてもよい。伝送線路についてのより詳細な説明は、P.A.Rizzi氏による論文“Microwave Engineering:Passive Circuits”(Prentice Hall International Inc.社1988)のCh.5.3のstrip-type transmission linesの190頁、及びL.N.Dworsky氏による論文“Modern Transmission Line Theory and Applications”(John Wiley & Sons社1979)Ch.1.1のThe Transmission Line:A Definitionの1頁から理解することができる。
冒頭に記載された種類の装置は、欧州特許出願第592002号明細書から既知である。この既知の装置は導体トラックとトランジスタ又はダイオードのような能動回路素子とを設けた半導体本体を具えている。この半導体本体上の導体トラックは、導電性接点体すなわち「バンプ」によって、半導体本体と対向する絶縁性の板状基板の第1表面上の導体トラックへ接続されている。この第1表面上の導体トラックは、半導体本体から離れた側の絶縁基板の第2表面上の導体トラックまで、第1表面から第2表面まで延在しているリードスルー、いわゆるバイアによって接続されている。この第2表面上の導体トラックが伝送線路のような受動素子を形成する。従って能動回路素子は絶縁基板の第2表面上の伝送線路へ接続されることになる。
上述の既知の装置は、縁基板を通るリードスルー(バイア)が、半導体本体内の回路素子へ伝送線路を接続するために必要であると言う不利がある。
本発明は、特に上述した欠点を解消することを目的としている。
この目的のために、本発明によれば、この装置が、伝送線路が本体と絶縁基板との相互に対向する表面上に存在する導体トラックにより形成されていることを特徴としている。従って、伝送線路を形成している2個の導体トラックのうちの一方が本体上に存在し、且つ他方の導体トラックが絶縁基板上に存在する。本発明による装置においては、伝送線路を設けるために本体から離れた側の絶縁基板の第2面を使用する必要はない。その結果として装置は極めて小型のものとなる。
伝送線路を形成している2個の導体トラックの間の間隙は、本体と絶縁基板との間の接点体の高さにより定義される。本体上の導体トラックは、例えば回路素子の電極へ直接接続してもよい。絶縁基板上の導体トラックは、例えば、回路素子のもう一つの電極へ、あるいは他の回路素子へ、あるいは受動素子へ接点体を介して接続することができる。本発明による装置においては、絶縁基板の第2面へのバイアを製造する必要はない。本発明は、接点体によって得られる本体と絶縁基板との間の距離、並びに本体及び絶縁基板の寸法により、本体と絶縁基板との間の伝送線路を良好なものにすることができると言う認識に基づいている。
好適には、本発明による装置は、伝送線路を形成している導体トラックが、本体と基板との間にそれらの全体が存在していることを特徴としている。それにより、特に絶縁基板上の導体トラックが、本体上の導体トラックへ結合されることなく更に延在しないようになる。単一の連続する導体トラックがあると、動作中に、電磁波を放射し信号損失又は妨害を生じるアンテナとして作用するおそれがある。
伝送線路は、本体上又は基板上の接点間の電気的接続を形成するように設計することができる。伝送線路が発振器又は変成器を形成する場合に付加的な利点が得られる。伝送線路を発振器として用いる場合には、導体トラックを、例えば回路素子における導電接点体によって伝送線路の一方の側へ接続する。この場合には、短絡回路、開放端部、又は固定インピーダンスが接続部から幾らかの距離において存在することになる。その場合、伝送線路は、動作中にある周波数へ同調される共振器又は共振キャビティとして作用し、伝送線路の長さにより同調周波数が規定される。変圧器として使用される場合には、例えば、本体上の導体トラックが変成器の一次巻線として用いられ、絶縁基板上の導体トラックが変成器の二次巻線として用いられる。逆もまた可能なこと明らかであり、この場合には本体上の半導体トラックが二次巻線を形成し、絶縁基板上の導体トラックが一次巻線を形成する。
好適には、導電接点体の厚さを40μmより大きくする。動作中に伝送線路内に生じる損失は、伝送線路の導体トラック間の距離と反比例する。バンプ(接点体)の厚さを40μmより大きくすると、導体トラックが、いわゆる低出力用途に極めて適した間隙を有するようになる。その理由は、この場合マイクロ波領域における伝送線路の損失が比較的小さくなるためである。
好適には、0.005以下の誘電損率tgΔを有する接着剤によって本体を基板へ取り付ける。かくして本体は簡単な方法で絶縁基板へ接続されながらも、装置の電気的特性は比較的良好な状態に保たれる。
絶縁基板は、例えばアルミナから製造された例えばセラミック基板、あるいはプリント回路基板とすることができる。好適には、本発明による装置は絶縁基板としてガラス基板を具えている。このようなガラス基板には、ガラス基板へ本体を取り付ける処理の間に、ガラス基板を通して視認することができると言う利点がある。これによりガラス基板上の導体トラックと本体上の導体トラックとの整列が簡単になる。
図面を参照して実施例によって以下に本発明をより詳細に説明する。
図面は線図的なものであり実際のものに正比例して描いていない。
図1はマイクロ波領域内の電磁波を処理するための、ストリップ型伝送線路2に接続された回路素子1を有する装置を示している。その伝送線路2は誘電体により相互に分離されている2個の平行導体トラック6、7を具えている。この装置には、回路素子1を具えた本体3が設けられている。この例における本体3はシリコンから製造されている。例えば、バイポーラ又はMOSトランジスタのようないわゆる能動回路素子が、通常の方法で本体3に回路素子1として設けられている(回路素子1は図示せず、単にその周囲を破線により示す)。この回路素子は接点11、14、例えばバイポーラトランジスタのベース及びエミッタを有している。それらの接点11、14には各々導電性材料の層、この例においては200μmの幅と3μmの厚さとを有するアルミニウムの層7が設けられている。金の接点体4、いわゆるバンプが接点11の導電性材料の層上に設けられている。この回路素子1は接点11によって絶縁基板5上の導体トラック6へ接続されている。前記の導体トラック6は金から製造されており、5μmの厚さと200μmの幅とを有している。
本発明によると、伝送線路2は、それぞれ本体3及び絶縁基板5の相互に対向する表面8、9上に存在する導体トラック6、7により形成されている。言い換えれば、伝送線路を形成している2個の導体トラック6、7のうちの一方、すなわちトラック7は本体3上に存在し、且つ他方の導体トラック、すなわちトラック6は絶縁基板5上に存在している。回路素子1の接点14は、導電層7と導電接点体4とを介して絶縁基板5上の導体トラック6へ接続されている。伝送線路2を形成している2個の導体トラック6、7の間の間隙10は、本体3と絶縁基板5との間に存在する接点体4の高さにより規定される。伝送線路2を製造するために本体3から離れた側の絶縁基板5の第2面15を使用することは、本発明による装置においては必要でない。このことにより装置が比較的小型になる。
この実施例においては、伝送線路2を形成している導体トラック6、7は本体3と基板5との間にその全体が存在する。従って、絶縁基板5上の導体トラック6は本体3の外側に延在していない。本体3上の導体トラック7を伴わない1個の連続する導体トラック6は、動作中に電磁波を放射し信号損失又は干渉を生じるアンテナとして動作するおそれがある。
伝送線路2は、本体3又は絶縁基板5上の接点間で通常の電気接続部を形成するように構成することができるができる。従って、例えば、回路素子の接点11を導電接点体4を介して絶縁基板5上の第1導体トラック6に接続し、この導体トラック6を導電接点体4を介して本体3の第2回路素子に接続することができる。その場合、導体トラック7を介して接点14を第2回路素子に接続する。この場合には本発明による伝送線路により、第1及び第2回路素子間の電気接続が形成されることになる。
図1は伝送線路2が共振器を形成する一実施例を示している。この例においては絶縁基板5上の導体トラック6が接点体4を介して回路素子1の接点11へ接続されている。回路素子1の接点14は半導体基板3上の導体トラック7へ接続されている。この例における導体トラック6、7は接点体4によって一方の側12において短絡されている。伝送線路の、側12における短絡部は、接点11、14から幾らか離れた位置に存在する。この場合、伝送線路2は、動作中にある周波数へ同調する共振器又は共振性キャビティとして作用し、接点11、14と短絡部12との間の長さによりこの同調周波数が規定される。約6GHzの周波数に対して実用的ないわゆる四分の一波長(1/4λ)共振器が、この例においては、約4mmの長さの導体トラックを本体3及び絶縁基板5上に設けることにより得られる。接点体4の高さ、従って本体3上の導体トラック7と絶縁基板5上の導体トラック6との間の距離は50μmである。0.005の誘電損率と約3の誘電定数とを有するアンダーフィルとも呼ばれるエポキシ接着剤が本体3と基板5との間に存在する。その場合に伝送線路2は共振器として用いるのに極めて適したものとなる。そのような共振器の品質係数は約50である。この共振器はいわゆる低出力用途に非常に適している。
図2は、伝送線路2が変成器として用いられる第2実施例を示している。この例においては接点14′と14″との間の本体3上の導体トラック7が変成器の一次巻線として用いられ、且つ接点11′と11″との間の絶縁基板5上の導体トラック6が変成器の二次巻線として用いられている。本体3上の導体トラック6は、アルミニウムから製造されており、3μmの厚さ、50μmの幅、及び3mmの長さを有する。導体トラック7は、金から形成されており、5μmの厚さ、200μmの幅、及び4mmの長さを有する。接点体4は金から形成さ姐つ50μmの厚さを有している。この例において接点11、14は電子回路の一部を形成する回路素子1′及び1″に接続されている。図2の例における伝送線路により1:1.3の変換が得られる。接点14′と14″との間の変成器のインピーダンスは75Ωであり、接点11′と11″との間の変成器のインピーダンスは97.5Ωである。
本発明による装置は通常の技術により製造することができる。半導体装置の製造に対する通常の技術についてのより詳細な説明は、S.M.Sze氏による論文“VLSI Technology”(Mc-Graw-HillBook Company社)及びS.Wolf氏による論文“Silicon Processing for the VLSI Era”,vol.1,2(Lattice Press社)のようなハンドブックから理解できる。本体3は、例えばシリコン又はGaAsのような既知の材料から作られる。1個又は幾つかの回路素子1は、本体3に既知の方法で形成される。例えば、バイポーラ又はMOS電界効果トランジスタ、ダイオード、サイリスタ、又はトライアックである。これらの回路素子は、例えば増幅器又は電圧制御発振器のような電子回路の一部を形成してもよい。この本体3は代わりに、例えば薄膜回路において用いられるような、半導体本体と絶縁物との組み合わせを具えてもよい。本体3の回路素子1には、通常、強くドープした接触領域を具えた接点11、14が設けられており、これらの上にはそれぞれ導体トラック6、7が既知の方法で設けられている。本体及び絶縁基板上の導体トラック7、6、及び接点11、14上の導電層は、例えばアルミニウム、銅、鉛−錫又は金の層から、フォトリングラフ技術及びエッチング処理により既知の方法で形成される。バンプとも呼ばれる導電接点体4は、例えば鉛−錫又は金の比較的厚い導電層を、例えば電気化学的に設け、この層をパターン化することにより既知の方法で形成される。この層ははんだジェット又は機械的方法による、代わりの方法により設けられてもよい。後者の場合には、例えば、グロビュール(小球)をスパーキング処理で40μmの直径の金ワイヤに形成する。このグロビュールを、11のような接点において導体トラックへ接続するか、あるいは導体トラック6、7に接続し、金ワイヤをグロビュールから引き離す。ワイヤ厚さを変えることにより、このようにして異なる寸法の接点体4を製造することが可能である。幾つかの接点体4について一方を他方の上に重ねることも可能である。本体3又は絶縁基板5上に接点体4を設けることが可能である。この例においては、本体3へ取り付けた機械的に製造された金の接点体4を用いる。絶縁基板5は、例えばプリント回路基板又は、例えばアルミナから作られたセラミック基板であってもよい。充分に厚い絶縁層を設けた半導体基板を使用することも可能である。この実施例においては、ガラス基板を絶縁基板5として用いる。次に接点体4を有する本体3を絶縁基板5に取り付ける。これは種々の方法で可能である。従って、例えば、導体トラック6、7に例えば約2μm厚さのはんだ付け可能な層を設けてもよいし、あるいは導体トラック自身をはんだ付け可能な材料から構成してもよい。導体トラック7に一方の面で取り付けた導電接点体4を、その後はんだ付けにより導体トラック6へ固着する。本例においては、エポキシ接着剤(アンダーフィル)を本体と絶縁基板との間に設ける。この場合、この接着剤が硬化する間に本体3を基板5上へ押しつける。接点体4と導体トラックとの間の良好な電気的接触が、接着剤の収縮による硬化の後に得られる。これにより、圧縮接触が接点体と導体トラックとの間に形成される。この場合にはんだ層を使用することは必要無い。接着剤層は導体トラック6と7との間に存在する。好適には、0.005以下の誘電損率tgΔを有する接着剤により、本体を基板に接続する。この場合、装置の電気的特性を比較的良好に維持したまま、本体は簡単な方法で絶縁基板へ接続される。鉛−錫(はんだ)から形成されたバンプを用いる場合には、はんだバンプの流出をパターン化されたレジストによって制限することができ、導体トラック6及び7間の間隙10をこのようにして規定することができる。
ガラス基板5を使用すると、ガラス基板5への本体3の取り付け中にガラス基板5を通して視認することが可能であると言う利点がある。この場合、ガラス基板5上の導体トラック6と、本体3上の導体トラック7との整列が簡単になる。
【図面の簡単な説明】
図1は共振器として作用する伝送線路へ回路素子が接続されている第1実施例を示す線図である。
図2は変成器として作用する伝送線路へ回路素子が接続されている第2実施例を示す線図である。
Claims (8)
- マイクロ波領域の周波数にあわせて設計された装置であって、少なくとも1つの回路素子(1)を設けた本体(3)を具え、この本体が接点体(4)を介して絶縁基板(5)へ機械的に連結されており、前記接点体において前記少なくとも1つの回路素子(1)が、前記本体(3)及び前記絶縁基板(5)の相互に対向する表面(8,9)の少なくとも一方に存在するストリップ型伝送線路(2)に電気的に接続されている装置において、
前記伝送線路(2)が、前記本体(3)及び前記絶縁基板(5)の相互に対向する表面(8,9)において互いに間隙(10)をもって配置されている導体トラック(6,7)であり、
前記伝送線路(2)を形成している導体トラック(6,7)は、前記本体と前記絶縁基板との間にその全体が存在していることを特徴とする装置。 - 請求項1に記載の装置において、前記本体(3)が、0.005以下の誘電損率tg△を有する接着剤によって前記基板(5)へ取り付けられていることを特徴とする装置。
- 請求項1又は2記載の装置において、前記伝送線路(2)が共振器を形成していることを特徴とする装置。
- 請求項1又は2記載の装置において、前記伝送線路(2)が変成器を形成していることを特徴とする装置。
- 請求項4に記載の装置において、接点体(4)が、第1接点(11′,111″)により前記本体と接続されているとともに、前記絶縁基板(5)とも接続されており、
前記本体(3)には、第1及び第2回路素子(1′,1″)が設けられており、前記変成器には、一次巻線と二次巻線とが設けられており、この一次巻線は、第2接点(14′,14″)間の本体(3)上に配置され且つ前記第1及び第2回路素子(1′,1″)を接続している導体トラック(7)により形成されており、前記二次巻線は、前記第1接点(11′,11″)間の前記絶縁基板(5)上にある導体トラック(6)により形成されていることを特徴とする装置。 - 請求項1〜5のいずれか1項記載の装置において、前記導体トラック(6,7)間の間隙(10)が40μmよりも大きいことを特徴とする装置。
- 請求項1〜6のいずれか1項記載の装置において、前記絶縁基板(5)がガラス基板を具えていることを特徴とする装置。
- 請求項6に記載の装置の低電力用途への使用方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP96202711.6 | 1996-09-27 | ||
EP96202711 | 1996-09-27 | ||
PCT/IB1997/000873 WO1998013893A1 (en) | 1996-09-27 | 1997-07-15 | Device with circuit element and transmission line |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000501589A JP2000501589A (ja) | 2000-02-08 |
JP2000501589A5 JP2000501589A5 (ja) | 2005-04-07 |
JP3960560B2 true JP3960560B2 (ja) | 2007-08-15 |
Family
ID=8224441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51544498A Expired - Lifetime JP3960560B2 (ja) | 1996-09-27 | 1997-07-15 | 回路素子と伝送線路とを有する装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6060968A (ja) |
EP (1) | EP0864184B1 (ja) |
JP (1) | JP3960560B2 (ja) |
KR (1) | KR100641431B1 (ja) |
DE (1) | DE69721217T2 (ja) |
WO (1) | WO1998013893A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3496752B2 (ja) * | 1998-02-19 | 2004-02-16 | シャープ株式会社 | マイクロ波・ミリ波装置 |
JP2005522861A (ja) * | 2002-04-11 | 2005-07-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイスの製造方法 |
US6858943B1 (en) * | 2003-03-25 | 2005-02-22 | Sandia Corporation | Release resistant electrical interconnections for MEMS devices |
US20090151992A1 (en) * | 2007-12-18 | 2009-06-18 | Broadcom Corporation | Formation and integration of passive structures using silicon and package substrate |
JP7287185B2 (ja) * | 2019-04-05 | 2023-06-06 | 株式会社村田製作所 | 電子部品、電子部品実装基板及び電子部品の製造方法 |
CN113224032B (zh) * | 2021-04-22 | 2022-09-20 | 中国电子科技集团公司第二十九研究所 | 一种芯片倒装结构及制作方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5931042A (ja) * | 1982-08-12 | 1984-02-18 | Mitsubishi Electric Corp | 高周波高出力半導体装置 |
US4916417A (en) * | 1985-09-24 | 1990-04-10 | Murata Mfg. Co., Ltd. | Microstripline filter |
US5115245A (en) * | 1990-09-04 | 1992-05-19 | Hughes Aircraft Company | Single substrate microwave radar transceiver including flip-chip integrated circuits |
US5138436A (en) * | 1990-11-16 | 1992-08-11 | Ball Corporation | Interconnect package having means for waveguide transmission of rf signals |
US5087896A (en) * | 1991-01-16 | 1992-02-11 | Hughes Aircraft Company | Flip-chip MMIC oscillator assembly with off-chip coplanar waveguide resonant inductor |
JPH06125208A (ja) * | 1992-10-09 | 1994-05-06 | Mitsubishi Electric Corp | マイクロ波集積回路およびその製造方法 |
US5510758A (en) * | 1993-04-07 | 1996-04-23 | Matsushita Electric Industrial Co., Ltd. | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps |
JPH0837190A (ja) * | 1994-07-22 | 1996-02-06 | Nec Corp | 半導体装置 |
US5621366A (en) * | 1994-08-15 | 1997-04-15 | Motorola, Inc. | High-Q multi-layer ceramic RF transmission line resonator |
US5552752A (en) * | 1995-06-02 | 1996-09-03 | Hughes Aircraft Company | Microwave vertical interconnect through circuit with compressible conductor |
-
1997
- 1997-07-15 KR KR1019980703929A patent/KR100641431B1/ko active IP Right Grant
- 1997-07-15 JP JP51544498A patent/JP3960560B2/ja not_active Expired - Lifetime
- 1997-07-15 WO PCT/IB1997/000873 patent/WO1998013893A1/en not_active Application Discontinuation
- 1997-07-15 DE DE69721217T patent/DE69721217T2/de not_active Expired - Lifetime
- 1997-07-15 EP EP97928405A patent/EP0864184B1/en not_active Expired - Lifetime
- 1997-09-25 US US08/937,963 patent/US6060968A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0864184A1 (en) | 1998-09-16 |
DE69721217T2 (de) | 2003-12-11 |
DE69721217D1 (de) | 2003-05-28 |
US6060968A (en) | 2000-05-09 |
JP2000501589A (ja) | 2000-02-08 |
EP0864184B1 (en) | 2003-04-23 |
KR19990071653A (ko) | 1999-09-27 |
WO1998013893A1 (en) | 1998-04-02 |
KR100641431B1 (ko) | 2007-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6903402B2 (en) | Interdigital capacitor having a cutting target portion | |
JP4915747B2 (ja) | 高周波信号伝送装置 | |
JP2790033B2 (ja) | 半導体装置 | |
JPH11195732A (ja) | 半導体装置 | |
US6204739B1 (en) | Dielectric resonant apparatus | |
US6944009B2 (en) | Ultra broadband capacitor assembly | |
JP2010087469A (ja) | 高周波パッケージ装置およびその製造方法 | |
JP3960560B2 (ja) | 回路素子と伝送線路とを有する装置 | |
US20100200968A1 (en) | Microwave circuit assembly | |
US20020093392A1 (en) | Microwave-millimeter wave circuit apparatus and fabrication method thereof having a circulator or isolator | |
JP2002124592A (ja) | 高周波装置 | |
JP2002124829A (ja) | 発振器およびそれを用いた電子装置 | |
JPH05206591A (ja) | プリント配線板およびその製造方法 | |
JP2002190545A (ja) | 高周波集積回路装置 | |
JP3435028B2 (ja) | 高周波用半導体装置 | |
JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
JP2567210B2 (ja) | マイクロ波接地構造 | |
JP3395290B2 (ja) | 高周波用回路基板 | |
JPH0697708A (ja) | マイクロ波伝送線路 | |
JPH10289966A (ja) | フリップチップ型半導体装置 | |
JP2023170889A (ja) | 高周波モジュール | |
JPH11243306A (ja) | 高周波モジュールおよびそれを用いた通信装置 | |
JP2000164766A (ja) | 高周波用配線基板 | |
JPH0490601A (ja) | マイクロ波集積回路 | |
JP2005197926A (ja) | 高周波モジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040714 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040714 |
|
A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20040714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061108 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070514 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |