KR100641431B1 - 전자기파처리장치 - Google Patents

전자기파처리장치 Download PDF

Info

Publication number
KR100641431B1
KR100641431B1 KR1019980703929A KR19980703929A KR100641431B1 KR 100641431 B1 KR100641431 B1 KR 100641431B1 KR 1019980703929 A KR1019980703929 A KR 1019980703929A KR 19980703929 A KR19980703929 A KR 19980703929A KR 100641431 B1 KR100641431 B1 KR 100641431B1
Authority
KR
South Korea
Prior art keywords
transmission line
insulating substrate
substrate
conductor track
circuit element
Prior art date
Application number
KR1019980703929A
Other languages
English (en)
Other versions
KR19990071653A (ko
Inventor
페트루스 게라더스 마리아 발투스
로날드 데커
루카스 레이지텐
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR19990071653A publication Critical patent/KR19990071653A/ko
Application granted granted Critical
Publication of KR100641431B1 publication Critical patent/KR100641431B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 마이크로파 범위의 전자기파를 처리하기 위한 장치로서, 도전체 트랙(6,7)을 포함하는 스트립-타입(strip-type) 전송 라인(2)에 전기적으로 접속되는 회로 소자(1)가 제공된 바디(3)를 구비하되 상기 바디(3)가 컨택트 바디(4)에 의하여 절연 기판(5)에 기계적으로 접속된 장치에 관한 것이다. 본 발명에 의하면, 전송 라인은 각각 바디(3)와 절연 기판(5)의 상호 마주하는 표면들(8,9) 상에 있는 도전체 트랙들(6,7)에 의해 형성된다. 본 발명에 의한 장치의 전송 라인(2)은 바디(3)와 절연 기판(5) 사이에 있으며, 컨택트 바디(4)는 도전체 트랙들(6,7)을 분리시킨다. 따라서, 전송 라인(2)의 제조를 위해 바디(3)로부터 먼 쪽에 있는 절연기판(5)의 제 2 면(15)을 사용할 필요가 없다. 그결과, 본 발명에 의한 장치는 비교적 소형이다.

Description

전자기파 처리 장치{DEVICE WITH CIRCUIT ELEMENT AND TRANSMISSION LINE}
본 발명은 도면을 참조하여 더욱 상세히 설명될 것이다.
도 1은 회로 소자가 공진기로서 동작하는 전송 라인에 연결된 제 1 실시 예를 나타낸 도면이다.
도 2는 회로 소자가 변압기로서 동작하는 전송 라인에 연결된 제 2 실시 예를 나타낸 도면이다.
도면은 개략적인 것으로 정확한 비율로 도시한 것은 아니다. 도면에 있어서 대응하는 부분들에는 대략 유사한 참조 부호를 병기했다.
도 1은 마이크로파 범위에 있어서 전자기파를 처리하기 위한 장치로서 회로 소자(1)가 스트립-타입 전송라인(2)에 연결되어 있는 장치를 나타낸다. 전송 라인(2)은 유전체에 의해 상호 분리된 두 개의 병렬 도전체 트랙(6,7)을 포함한다. 이 장치의 바디(3)는 회로 소자(1)를 포함한다. 이 예에 있어서, 바디(3)는 실리콘으로부터 제조된다. 예를 들어, 바이폴라 트랜지스터(bipolar transistor) 또는 MOS 트랜지스터와 같은 소위 능동 회로 소자는 표준 방법으로 바디(3) 내에 회로 소자(1)로서 제공된다(회로 소자(1)는 도시하지 않고, 회로 소자(1)의 윤곽을 다만 파선으로 표시했다). 그 회로 소자는 접속점(11,14) 예를 들어 바이폴라 트랜지스터의 베이스와 이미터를 갖는다. 각각의 접속점(11,14)에는, 도전성 재료, 본 예의 경우, 알루미늄으로 된 200㎛의 폭과 3㎛의 두께를 가진 층(7)이 제공된다. 금 컨택트 바디(4), 소위 범프는 접속점(11)의 도전성 재료 층 상에 제공된다. 회로 소자(1)는 접속점(11)에 의하여 절연기판(5) 상의 도전체 트랙(6)에 접속된다. 상기 도전체 트랙(6)은 금으로부터 제조되고 5㎛의 두께와 200㎛의 폭을 갖는다.
본 발명에 따르면, 전송 라인(2)은 바디(3)와 절연 기판(5)의 상호 마주하는 표면(8,9) 상에 제각기 놓인 도전체 트랙(6,7)에 의하여 형성된다. 다시 말하면, 전송 라인을 형성하는 두 도전체 트랙(6,7) 중의 하나 즉 트랙(7)은 바디(3) 상에 놓이며, 다른 하나 즉 트랙(6)은 절연 기판(5) 상에 놓인다. 회로 소자(1)의 접속점(14)은 도전성 층(7)과 도전성 컨택트 바디(4)를 통해 절연 기판(5) 상의 도전체 트랙(6)에 연결된다. 전송 라인(2)을 형성하는 두 도전체 트랙(6,7) 사이의 간격(10)은 바디(3)와 절연 기판(5) 사이에 있는 컨택트 바디(4)의 높이에 의해 규정된다. 본 발명에 따른 장치에 있어서는 전송 라인(2)의 제작을 위해 바디(3)로부터 반대쪽을 향하는 절연기판(5)의 제 2 면(15)을 사용할 필요가 없다. 따라서, 장치가 현저히 소형화된다.
실시예에 있어서, 전송 라인(2)을 형성하는 도전체 트랙(6,7)은 바디(3)와 기판(5) 사이에 모두 있다. 절연 기판(5) 상의 도전체 트랙(6)은 바디(3) 바깥쪽으로 확장되지 않는다. 바디(3) 상의 도전체 트랙(7) 없이 단일의 연속적인 도전체 트랙(6)은 동작 중 안테나로서 작용하여 전자기파를 발산하므로 신호 손실 또는 간섭이 야기될 것이다.
전송 라인(2)은 바디(3) 또는 절연 기판(5) 상에 있는 접속점들 사이의 표준적인 전기 접속을 이루도록 구성될 수도 있다. 따라서, 예를 들어, 회로 소자의 접속점(11)이 절연 기판(5) 상의 제 1 도전체 트랙(6)에 도전성 컨택트 바디(4)를 통하여 접속되고, 상기 도전체 트랙(6)이 도전성 컨택트 바디(4)를 통하여 바디(3)의 제 2 회로 소자에 접속될 수 있다. 이 경우 접속점(14)은 도전체 트랙(7)을 통하여 제 2 회로 소자에 접속된다. 또한, 그 경우 제 1 회로 소자와 제 2 회로 소자 사이의 전기 접속은 본 발명에 따른 전송라인에 의해 형성된다.
도 1은 전송 라인(2)이 공진기를 형성하는 실시예를 나타낸다. 이 예에서, 절연 기판(5) 상의 도전체 트랙(6)은 컨택트 바디(4)를 통하여 회로 소자(1)의 접속점(11)에 연결된다. 회로 소자(1)의 접속점(14)은 반도체 기판(3) 상의 도전체 트랙(7)에 연결된다. 이 예에 있어서 도전체 트랙(6,7)은 일측 단부(12)에서 컨택트 바디(4)에 의하여 단락된다. 전송 라인의 일측 단부(12)에서의 단락은 접속점(11,14)으로부터 어느 정도의 거리를 두고 떨어져 있다. 전송 라인(2)은 동작 중 어떤 주파수에 동조된 공진기 또는 공진 공동으로서 작용하는데, 이 동조 주파수는 접속점(11,14)과 단락(12) 사이의 길이에 의해 규정된다. 이 예에서는, 약 4mm 길이의 도전체 트랙이 바디(3)와 절연 기판(5) 상에서 제공된다는 점에서 약 6GHz의 주파수에 대해 실제 사용되는 소위 λ/4 공진기가 얻어진다. 컨택트 바디(4)의 높이 즉 바디(3) 상의 도전체 트랙(7)과 절연 기판(5) 상의 도전체 트랙(6) 사이의 거리는 50㎛이다. 유전 손실율이 0.005이고 유전 상수가 약 3인 언더필(underfill)이라고 하는 에폭시 접착제(epoxy glue)는 바디(3)와 기판(5) 사이에 존재한다. 이 경우 전송 라인(2)은 공진기로 사용하는데 매우 적합하다. 그러한 공진기의 품질 계수는 약 50이다. 이 공진기는 소위 저전력 용도에 매우 적합하다.
도 2는 전송라인(2)이 변압기로서 사용되는 제 2 실시예를 나타낸다. 접속점(14')과 접속점(14") 사이에 있는 바디(3) 상의 도전체 트랙(7)은 변압기의 1차 권선으로서 사용되고, 접속점(11')과 접속점(11") 사이에 있는 절연 기판(5) 상의 도전체 트랙(6)은 변압기의 2차 권선으로서 사용된다. 바디(3) 상의 도전체 트랙(6)은 두께가 3㎛이고 폭이 50㎛이며 길이가 3㎛인 알루미늄으로부터 제조된다. 도전체 트랙(7)은 두께가 5㎛이고 폭이 200㎛이며 길이가 4㎛인 금으로부터 만들어진다. 컨택트 바디(4)는 금으로부터 만들어지고 50㎛의 두께를 갖는다. 접속점(11',14';11",14")은 전자 회로의 일부를 형성하는 회로 소자(1,1')에 접속된다. 도 2의 예에서 전송 라인은 1:1.3의 변압을 제공한다. 접속점(14')과 접속점(14") 사이의 변압기 임피던스는 75Ω이고 접속점(11')과 접속점(11") 사이의 임피던스는 97.5Ω이다.
본 발명에 따른 장치는 표준기법에 의해 제조될 수 있다. 반도체 장치의 제조를 위한 표준기법에 대한 보다 세부적인 사항은 "VLSI Technology"(저자: S.M. Sze, 출판사: Mc-Grow-Hill Book Company)라는 제목을 가진 핸드북과 "Silicon Processing for the VLSI Era"(제1,2권, 저자: S. Wolf, 출판사: Lattice Press)라는 제목을 가진 핸드북에서 찾아볼 수 있다. 바디(3)는 알려진 재료 예를 들어 실리콘 또는 GaAs로부터 만들어진다. 바디(3) 내에는 하나 또는 수개의 회로 소자(1) 예를 들어 바이폴라 또는 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor), 다이오드(diode), 사이리스터(thyristor), 또는 트라이액(triac)이 알려진 방식으로 형성된다. 이 회로 소자들은 예를 들어 증폭기 또는 전압 제어 발진기(Voltage-Controlled Oscillator; VCO)와 같은 전자회로의 일부를 형성할 수 있다. 바디(3)는 예를 들어 박막회로에서 사용되는 반도체 바디와 절연체의 조합을 선택적으로 포함할 수도 있다. 바디(3) 내의 회로 소자(1)에는 알려진 방식으로 제각기의 도전체 트랙(6,7)이 위에 제공되는 고농도로 도핑(doping)된 컨택트 영역을 포함하는 접속점(11,14)이 항상 제공된다. 바디와 절연 기판 상의 도전체 트랙(7,6)과, 접속점(11,14) 상의 도전성 층은 예를 들어 알루미늄, 동, 납-주석(lead-tin), 또는 금층으로부터 사진 석판 기법과 에칭(etching)에 의해 알려진 방식으로 형성된다. 도전성 컨택트 바디(4), 소위 범프는 예를 들어 납-주석 또는 금의 비교적 두꺼운 도전성 층을 예를 들어 전기기계적으로 제공하고 이 층을 패터닝(patterning)하는 알려진 방식으로 형성된다. 그 층은 땜납 사출(solder jet) 또는 기계적인 방법에 의한 다른 방법에 의해 제공될 수도 있다. 이 경우에는, 예를 들어, 소구체(globule)를 스파킹 방법(sparking process)으로 직경 40㎛를 갖는 금 와이어 상에 형성하고, 그 소구체를 도전체 트랙(6,7)에 연결하거나 도전체 트랙의 접속점(11)에 연결한 후, 금와이어를 소구체로부터 뜯어낸다. 와이어의 두께를 달리해서 여러 다른 치수의 컨택트 바디(4)를 제조할 수 있고, 또한, 수개의 컨택트 바디(4)를 적층시킬 수도 있다. 컨택트 바디(4)를 바디(3) 상에 또는 절연기판(5) 상에 제공할 수 있다. 본 예에 있어서는, 기계적으로 제조한 금 컨택트 바디(4)를 바디(3)에 부착시킨다. 절연 기판(5)은 예를 들어 인쇄 회로 기판 또는 알루미나로부터 만들어진 세라믹 기판일 수도 있다. 또한, 충분히 두꺼운 절연층을 제공한 반도체 기판도 사용할 수 있다. 본 실시예들에 있어서는, 유리기판을 절연 기판(5)으로서 사용하고, 이 절연 기판(5)에 컨택트 바디(4)를 구비하는 바디(3)를 제공한다. 이것은 여러 가지 방법으로 가능하다. 따라서, 예를 들어, 도전체 트랙(6,7)이 예를 들어 약 2㎛ 두께의 납땜 가능한 층을 갖게 할 수도 있고, 또는 도전체 트랙 자체를 납땜 가능한 재료로 구성할 수도 있다. 그다음, 도전체 트랙(7)의 일면에 부착된 도전성 컨택트 바디(4)를 납땜에 의하여 도전체 트랙(6)에 고정한다. 이들 예에 있어서는, 에폭시 접착제(언더필)를 바디와 절연기판 사이에 제공하고, 접착제의 경화 동안 바디(3)를 기판(5) 상에 압착한다. 경화 동안의 접착제 수축으로 경화후에는 컨택트 바디(4)와 도전체 트랙이 양호하게 전기적으로 접촉된다. 이와 같이, 컨택트 바디와 도전체 트랙 사이에서 압력 접촉이 이루어진다. 이 경우에는 땜납층을 사용할 필요가 없다. 접착제 층은 도전체 트랙(6)과 도전체 트랙(7) 사이에 있다. 바디는 0.005 이하의 작은 유전 손실율 tg△를 갖는 접착제에 의하여 기판에 접속하는 것이 바람직하다. 그다음, 바디를 장치의 전기특성이 비교적 양호한 상태로 유지되게 하면서 간단한 방법으로 절연 기판에 접속한다. 납-주석(땜납)으로 만들어진 범프를 사용하면, 땜납 범프가 녹아 흘러내리는 것이 패턴 레지스트 층(patterned resist layer)에 의해 제한되어, 도전체(6)와 도전체(7) 사이의 간격이 규정될 수 있다.
유리 기판(5)을 사용하면 유리 기판(5)에 바디(3)를 실장하는 동안 그 과정을 유리기판(5)을 통해 볼 수 있다는 이점이 있다. 따라서, 유리 기판(5) 상의 도전체 트랙(6)과 바디(3) 상의 도전체 트랙(7)의 정렬이 간단하게 된다.
본 발명은 마이크로파 범위의 전자기파를 처리하기 위한 장치로서, 도전체 트랙들을 포함하는 스트립-타입(strip-type) 전송 라인에 전기적으로 접속되는 회로 소자가 제공된 바디를 구비하되 상기 바디가 컨택트 바디(contact bodies)에 의하여 절연 기판에 기계적으로 접속된 장치에 관한 것이다.
이 장치에서, 트랜지스터 또는 다이오드와 같은 능동 스위칭 소자는 수동 요소 즉 스트립-타입 전송 라인과 조합된다. 이 장치는 특히 마이크로파 범위의 주파수 즉 300MHz 내지 300GHz 주파수에 대해 설계된다. 스트립-타입 전송 라인은 이하에서 절연체에 의해 상호 분리된 병렬 배열의 두 도전체 트랙을 포함하는 것으로 이해된다. 전송 라인의 도전체 트랙은 장치에 사용될 최대 전자기파의 파장의 최소한 몇 퍼센트에 상당하는 길이를 갖는다. 도전체 트랙은 비대칭적(마이크로스트립(microstrip)) 및 대칭적(스트립라인(stripline))일 수도 있다. 전송 라인에 대한 보다 세부적인 사항은 "Microwave Engineering: Passive Circuits"(저자: P.A. Rizzi, 출판사: Prentice Hall International Inc., 1988년판)란 제목을 가진 문헌의 190쪽에 실린 "Ch. 5.3 strip-type transmission lines"라는 부분과 "Modern Transmission Line Theory and Applications"(저자: L.N. Dworsky, 출판사: John Wiley & Sons, 1979년판)란 제목을 가진 문헌의 1쪽에 실린 "Ch 1.1: The Transmission Line: A Definition" 부분에서 볼 수 있다.
상기한 장치는 유럽 특허 출원 제 592002 호로부터 알려져 있다. 이 알려진 장치는 도전체 트랙과 트랜지스터 또는 다이오드와 같은 능동 회로 소자가 제공되는 반도체 바디를 포함한다. 반도체 바디 상의 도전체 트랙은 도전성 컨택트 바디 또는 범프(bump)에 의하여 반도체 바디와 마주하는 판 형상의 절연 기판의 제 1 표면 상에 있는 도전체 트랙에 연결된다. 제 1 표면 상의 도전체 트랙은 반도체 바디로부터 먼 쪽에 있는 절연 기판의 제 2 표면 상의 도전체 트랙에 제 1 표면으로부터 제 2 표면으로 연장하는 관통 리드(lead-through), 소위 "비아(vias)"에 의하여 연결된다. 제 2 표면 상의 도전체 트랙은 전송 라인과 같은 수동 소자를 형성한다. 이에 따라 능동 회로 소자는 절연된 기판의 제 2 표면 상의 전송라인에 연결된다.
이같이 설명한 알려진 장치에서는, 반도체 바디 내의 회로 소자에 전송라인을 연결하기 위해 필수적으로 절연 기판을 통과하는 관통 리드(비아)가 요구된다는 단점이 있다.
본 발명의 목적은 이러한 단점을 제거하는 데에 있다.
본 발명에 의한 장치는 전송 라인이 바디와 절연 기판의 상호 마주하는 표면들 상에 있는 도전체 트랙들에 의해 형성된다는 점에서 특징이 있다. 전송 라인을 형성하는 두 도전체 트랙 중의 하나는 바디 상에 존재하고 다른 하나는 절연기판 상에 존재한다. 본 발명에 따른 장치에서는 전송 라인을 제공하기 위해 바디로부터 먼쪽에 있는 절연 기판의 제 2 면을 사용할 필요가 없다. 따라서, 장치는 더욱 소형화된다.
전송 라인을 형성하는 두 도전체 트랙 사이의 간격은 바디와 절연 기판 사이에 있는 컨택트 바디의 높이에 의해 규정된다. 바디 상의 도전체 트랙은 예를 들어 회로 소자의 전극에 직접 연결될 수도 있다. 절연 기판 상의 도전체 트랙은 예를 들어 회로 소자의 다른 전극에 또는 다른 회로 소자 또는 수동 요소에 컨택트 바디를 통해 연결될 수도 있다. 본 발명에 따른 장치에서는 절연 기판의 제 2 면으로 연장하는 비아를 제작하는 것이 필요하지 않다. 본 발명은 컨택트 바디에 의해서 얻은 바디와 절연 기판 사이의 거리와 바디 및 절연 기판의 치수에 의해 바디와 절연 기판 사이의 전송 라인이 고품질화될 수 있게 된다는 것에 따른 인식에 기초한다.
바람직하게는, 본 발명에 따른 장치에서 전송 라인을 형성하는 도전체 트랙들이 전체적으로 바디와 기판 사이에 있게 된다. 따라서, 특히 절연 기판 상의 도전체 트랙은 더 이상 연장하지 않고 그 도전체 트랙은 바디 상의 도전체 트랙에 결합되지 않는다. 단일의 연속적인 도전체 트랙은 동작 중에 안테나로서 작용하여 전자기파를 발생해서 신호 손실 또는 간섭을 야기한다.
전송 라인은 바디 상에 있는 또는 기판 상에 있는 점들 사이의 전기적인 접속을 형성하도록 설계될 수도 있다. 부가적인 이점은 전송 라인이 공진기 또는 변압기를 형성할 때 얻는다. 전송 라인이 공진기로서 사용될 때, 도전체 트랙들은 전송 라인의 일측 단부에서 예를 들어 도전성 컨택트 바디에 의하여 접속된다. 이 경우, 단락 회로, 개방 단, 또는 일정 임피던스는 접속으로부터 어느 정도의 거리에 있을 것이다. 이때, 전송 라인은 동작 중에 어떤 주파수에 동조된 공진기 또는 공진 공동(cavity)으로서 작용하며, 전송 라인의 길이는 동조 주파수를 규정한다. 예를 들어, 변압기(transformer)로서 사용될 때, 바디 상의 도전체 트랙은 변압기의 1차 권선으로서 사용되고 절연된 기판 상의 도전체 트랙은 변압기의 2차 권선으로서 사용된다. 분명, 그 역도 가능하다. 즉, 바디 상의 반도체 트랙이 2차 권선을 형성하고 절연 기판 상의 도전체 트랙이 1차 권선을 형성할 수도 있다.
바람직하게는, 도전성 컨택트 바디는 40㎛보다 더 큰 두께를 가진다. 동작 중에 전송 라인에 발생하는 손실은 전송 라인의 도전체 트랙들 사이의 거리에 역비례한다. 범프의 두께를 40㎛보다 크게 하면 전송 라인에서의 손실이 마이크로파 범위에서 비교적 작기 때문에 전송 라인이 소위 저전력 용도에 매우 적당하게 하는 간격을 도전체 트랙들이 갖게 된다.
바람직하게는, 바디는 0.005 이하의 유전 손실율 tg△를 갖는 접착제에 의해 기판에 부착된다. 따라서, 그 바디는 간단한 방식으로 절연 기판에 연결되며, 장치의 전기적인 특성은 비교적 양호하게 유지된다.
절연기판은 예를 들어 알루미나로부터 제조된 세라믹 기판 또는 인쇄 회로 기판(Printed Circuit Board; PCB)일 수 있다. 바람직하게는, 본 발명에 따른 장치는 절연기판으로 유리기판을 포함한다. 이러한 기판은 유리기판에 바디를 실장하는 동안 그 과정을 유리기판을 통하여 볼 수 있다는 이점을 제공한다. 따라서, 유리기판 상의 도전체 트랙과 바디 상의 도전체 트랙 간의 정렬이 간단해 진다.

Claims (7)

  1. 마이크로파 범위의 전자기파를 처리하기 위한 장치에 있어서,
    그의 바디(3)에는 회로 소자(1)가 제공되고,
    상기 바디(3)는 컨택트 바디(4)를 통해 절연 기판(5)에 기계적으로 접속되며,
    상기 회로 소자(1)는 상기 바디(3) 및 상기 절연 기판(5)의 상호 마주하는 표면들(8,9)의 적어도 하나 상에 놓인 스트립 타입 전송 라인(2)에 전기적으로 접속되고,
    상기 전송 라인(2)은 상기 바디(3)와 상기 절연 기판(5)의 상호 마주하는 표면들(8,9) 상에 놓인 도전체 트랙들(6,7)에 의해 형성되며,
    상기 전송 라인(2)을 형성하는 상기 도전체 트랙들(6,7)은 그 전체가 상기 바디(3)와 상기 기판(5) 사이에 위치하고,
    상기 바디(3)는 0.005 이하의 유전 손실율 tg△를 갖는 접착제(glue)에 의해서 상기 기판(5)에 부착되는
    전자기파 처리 장치.
  2. 제 1 항에 있어서,
    상기 전송 라인(2)은 변압기(transformer)를 형성하는 전자기파 처리 장치.
  3. 제 2 항에 있어서,
    상기 컨택트 바디(4)는 제 1 접속점들(11',11")을 갖는 상기 바디(3) 및 상기 절연 기판(5)에 접속되고,
    상기 바디(3)에는 제 1 및 제 2 회로 소자(1',1")가 제공되며,
    상기 변압기에는 1차 권선 및 2차 권선이 제공되고,
    상기 1차 권선은, 제 2 접속점들(14',14") 간에 위치하고 상기 제 1 및 제 2 회로 소자(1',1")를 접속하는 바디(3) 상의 도전체 트랙(7)에 의해 형성되며,
    상기 2차 권선은 상기 제 1 접속점들(11',11") 간의 상기 절연 기판(5) 상의 도전체 트랙(6)에 의해 형성되는
    전자기파 처리 장치.
  4. 제 1 항에 있어서,
    상기 전송 라인(2)은 공진기를 형성하는 전자기파 처리 장치.
  5. 제 4 항에 있어서,
    상기 도전성 컨택트 바디(4)는 40㎛를 초과하는 높이(10)를 갖는 전자기파 처리 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 절연 기판(5)은 유리 기판을 포함하는 전자기파 처리 장치.
  7. 제 5 항에 따른 전자기파 처리 장치를 포함하는 저전력 애플리케이션.
KR1019980703929A 1996-09-27 1997-07-15 전자기파처리장치 KR100641431B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96202711.6 1996-09-27
EP96202711 1996-09-27

Publications (2)

Publication Number Publication Date
KR19990071653A KR19990071653A (ko) 1999-09-27
KR100641431B1 true KR100641431B1 (ko) 2007-06-04

Family

ID=8224441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980703929A KR100641431B1 (ko) 1996-09-27 1997-07-15 전자기파처리장치

Country Status (6)

Country Link
US (1) US6060968A (ko)
EP (1) EP0864184B1 (ko)
JP (1) JP3960560B2 (ko)
KR (1) KR100641431B1 (ko)
DE (1) DE69721217T2 (ko)
WO (1) WO1998013893A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3496752B2 (ja) * 1998-02-19 2004-02-16 シャープ株式会社 マイクロ波・ミリ波装置
JP2005522861A (ja) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子デバイスの製造方法
US6858943B1 (en) * 2003-03-25 2005-02-22 Sandia Corporation Release resistant electrical interconnections for MEMS devices
US20090151992A1 (en) * 2007-12-18 2009-06-18 Broadcom Corporation Formation and integration of passive structures using silicon and package substrate
JP7287185B2 (ja) * 2019-04-05 2023-06-06 株式会社村田製作所 電子部品、電子部品実装基板及び電子部品の製造方法
CN113224032B (zh) * 2021-04-22 2022-09-20 中国电子科技集团公司第二十九研究所 一种芯片倒装结构及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0474393A2 (en) * 1990-09-04 1992-03-11 Hughes Aircraft Company Single substrate microwave radar transceiver including flip-chip integrated circuits

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931042A (ja) * 1982-08-12 1984-02-18 Mitsubishi Electric Corp 高周波高出力半導体装置
US4916417A (en) * 1985-09-24 1990-04-10 Murata Mfg. Co., Ltd. Microstripline filter
US5138436A (en) * 1990-11-16 1992-08-11 Ball Corporation Interconnect package having means for waveguide transmission of rf signals
US5087896A (en) * 1991-01-16 1992-02-11 Hughes Aircraft Company Flip-chip MMIC oscillator assembly with off-chip coplanar waveguide resonant inductor
JPH06125208A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp マイクロ波集積回路およびその製造方法
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
US5621366A (en) * 1994-08-15 1997-04-15 Motorola, Inc. High-Q multi-layer ceramic RF transmission line resonator
US5552752A (en) * 1995-06-02 1996-09-03 Hughes Aircraft Company Microwave vertical interconnect through circuit with compressible conductor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0474393A2 (en) * 1990-09-04 1992-03-11 Hughes Aircraft Company Single substrate microwave radar transceiver including flip-chip integrated circuits

Also Published As

Publication number Publication date
EP0864184A1 (en) 1998-09-16
DE69721217T2 (de) 2003-12-11
JP3960560B2 (ja) 2007-08-15
DE69721217D1 (de) 2003-05-28
US6060968A (en) 2000-05-09
JP2000501589A (ja) 2000-02-08
EP0864184B1 (en) 2003-04-23
KR19990071653A (ko) 1999-09-27
WO1998013893A1 (en) 1998-04-02

Similar Documents

Publication Publication Date Title
US4376287A (en) Microwave power circuit with an active device mounted on a heat dissipating substrate
EP0782766B1 (en) Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
US6329702B1 (en) High frequency carrier
US5616517A (en) Flip chip high power monolithic integrated circuit thermal bumps and fabrication method
KR20010071766A (ko) 반도체 소자용 캡슐
JPH0774285A (ja) 半導体装置
JP2010087469A (ja) 高周波パッケージ装置およびその製造方法
US3801938A (en) Package for microwave semiconductor device
KR100641431B1 (ko) 전자기파처리장치
US20020093392A1 (en) Microwave-millimeter wave circuit apparatus and fabrication method thereof having a circulator or isolator
US6534725B2 (en) High-frequency circuit board and semiconductor device using the high-frequency circuit board
GB2189084A (en) Integrated circuit packaging
JP2002009193A (ja) 半導体装置
US4246556A (en) Low parasitic shunt diode package
US5751201A (en) Resonator with metal layers devoid of DC connection and semiconductor device in substrate
US6521972B1 (en) RF power transistor having low parasitic impedance input feed structure
JPS5930309A (ja) 電圧同調マイクロ波半導体発振器
JPH0464467B2 (ko)
GB1571806A (en) Amplifier stage with input reference translation and output matching
JP2001257234A (ja) 半導体装置及びその製造方法
JP2002110737A (ja) フリップチップ実装構造を持つ半導体装置
JPH04284002A (ja) 高周波阻止回路
JPH05102762A (ja) 電子装置及び半導体装置
JPH08181254A (ja) マイクロ波接地構造
JPS5994855A (ja) 半導体装置用パツケ−ジ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050428

Effective date: 20060630

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 8