JP3958371B2 - 通信機器の待機電流を削減する方法と装置 - Google Patents

通信機器の待機電流を削減する方法と装置 Download PDF

Info

Publication number
JP3958371B2
JP3958371B2 JP52127998A JP52127998A JP3958371B2 JP 3958371 B2 JP3958371 B2 JP 3958371B2 JP 52127998 A JP52127998 A JP 52127998A JP 52127998 A JP52127998 A JP 52127998A JP 3958371 B2 JP3958371 B2 JP 3958371B2
Authority
JP
Japan
Prior art keywords
system clock
circuit
counter
predetermined period
modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP52127998A
Other languages
English (en)
Other versions
JP2001503940A (ja
Inventor
ウェンデルルプ，ジャン，ヘイノ
リンドクイスト，ブヨルン，マーチン，グンナール
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン（パブル） filed Critical テレフオンアクチーボラゲツト エル エム エリクソン（パブル）
Publication of JP2001503940A publication Critical patent/JP2001503940A/ja
Application granted granted Critical
Publication of JP3958371B2 publication Critical patent/JP3958371B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/029—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment reducing the clock frequency of the controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/08—Modifications of the phase-locked loop for ensuring constant frequency when the power supply fails or is interrupted, e.g. for saving power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/0293—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment having a sub-controller with a low clock frequency switching on and off a main controller with a high clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transceivers (AREA)

Description

発明の技分野
本発明は一般に通信装置に関係する。特に、本発明は待機動作モード時の移動通信機器の電流削減に関係する。
発明の背景
移動通信機器の電力消費を削減するため、待機又はアイドル動作モードを設けることがしばしば望ましい。待機モード時には、ページを聴き取る短期間の間のみ機器はアクティブとなって、残りの期間はパワーダウンされる。正確に正しい期間の間機器をアクティブにすることを保証するため正確な装置タイミングを保持する事が重要である。また、待機又はアイドルモードでは可能な限り機器の電力消費を削減させることが非常に望ましい。
標準的なGSM通信装置で装置タイミングを保持するためには、待機時を含む全ての時間でアクティブである相対的に高精度（例えば、1ppm）を有するクロックを提供する。このようなクロックは相対的に大電力を消費する。移動電話で使用される例示クロックは、例えば13MHzで動作する電圧制御水晶発振器（VCXO）である。加えて、移動電話は又通信装置表示部に時間を表示するための簡単な低電力実時間クロック（RTC）も有する。このクロックは低周波数（32.768kHz）で動作し、通常非常に正確ではない（例えば、クロック水晶の品質に応じて、10-20ppm）。
それ故、高周波数、高電流のクロックをオフに切替え、かつ正確な装置タイミングを保持する事により待機モードで動作する通信機器の電流消費を削減することが望ましい。
ヒエタラ他の米国特許第5,493,700号（ヒエタラ'700）は無線電話の自動周波数制御（AFC）装置を開示している。無線電話は、送信器、受信器、ユーザーインターフェース、制御論理、及び送信器と受信器に適切な周波数で信号を提供し、かつユーザーインターフェースと制御論理へクロック信号を提供するシンセサイザを含む。制御論理はシンセサイザの周波数を制御する。シンセサイザは2個のN分数シンセサイザと位相ロックループを含む。ヒエタラ'700特許は正確な装置タイミングを保持しつつ待機モードの電流を削減する方法を開示していない。
ヒエタラ他の米国特許第5,055,802号（ヒエタラ'802）は電圧制御発振器出力信号の周波数を制御する複数アキュムレータ・シグマ-デルタN分数シンセサイザを開示している。相対的に小さな周波数オフセット増分がシンセサイザに導入可能である。ヒエタラ'802特許は正確な装置タイミングを保持しつつ待機モードの電流を削減する方法を開示していない。
ヒエタラ他の米国特許第5,070,310号（ヒエタラ'310）は、複数アキュムレータからのデータ「リプル」を避け、スプリアス信号を削減する複数ラッチのアキュムレータN分数シンセサイザを開示している。ヒエタラ'310は正確な装置タイミングを保持しつつ待機モードの電流を削減する方法を開示していない。
シェファード他の米国特許第5,331,293号（シェファード）は、基準発振器を調節する補償信号を発生するためシンセサイザ出力を復調し、反転し増幅することによりスプリアス信号を補償するディジタル周波数シンセサイザを開示している。シェファードは正確な装置タイミングを保持しつつ待機モードを与えることにより電力消費の削減に取り組んでいない。
パシフィック・ディジタル・セルラ移動電話では、高周波数水晶発振器をパワーダウンし、アイドルモード時に低周波数で動作して電力を消費しない第２発振器を使用していることが知られている。しかしながら、PDC装置では、記号レートは21ks/sであり、これはGSMシステムの270.833ks/sより著しく低い。結果として、PDC装置タイミング要求はGSMや他のシステムのタイミング要求より相当正確度が低く、PDC装置では正確な低周波数発振器の必要性がない。従って、PDC装置の電力削減方法は、相対的に厳しいタイミング要求を有するGSM又はその他の相対的に高いビットレート装置には適していない。
発明の要約
本発明の例示実施例によると、通信機器で電力消費を削減する回路は、低電力低周波数実時間クロック（RTC）発振器と、RTC発振器を相対的に高電力高周波数マスター・クロックに同期する同期装置とを含む。待機又はアイドルモード時には、高周波数マスター・クロックはパワーダウンされて、装置タイミングは低周波数クロックにより保持される。各種の実施例によると、同期装置は、開ループ実時間訂正回路、ディジタル閉ループ実時間訂正回路、位相ロック・ループ（PLL）訂正回路、N分数PLL回路又はその他の等価装置により実装可能である。
本発明の方法と装置により、通信装置は正確な装置タイミングを保持しつつ低電力の動作待機モードで動作可能となる。本発明は相対的に正確なタイミング要求を有するGSM装置又はその他の移動通信装置で特に有用である。
【図面の簡単な説明】
本発明のより完全な理解は、同様な指標が同様な要素を指示している、添付の図面と関連して以下の望ましい実施例の詳細な説明を読むことにより得られる。
図１は本発明の１実施例による開ループ及び閉ループディジタル・タイミング訂正回路を使用した電力削減回路のブロック線図である。
図２は本発明の他の実施例による位相ロックループ・タイミング訂正回路を使用した電力削減回路のブロック線図である。
図３は本発明の別の実施例によるシグマ-デルタ変調器を使用した電力削減回路のブロック線図である。
図４は本発明のさらに他の実施例によるN分数位相ロックループ・タイミング訂正回路を使用した電力削減回路のブロック線図である。
望ましい実施例の詳細な説明
本発明によると、相対的に高データレートを有する、又は相対的に厳しいタイミング要求を有する（例えば、GSM基準による移動電気通信システム）システムで動作する通信装置は、装置を２つのモード：通常動作モードと待機動作モードで動作させることを可能とする回路を含む。待機動作モードでは、装置の要素の少なくとも一部がある特定の期間の間のみパワーアップされる。基準クロックとは別の待機クロックが設けられて正確なタイミングを保持し、適切な要素が正確な間隔でパワーアップされることを保証する。待機クロックは基準クロックより低周波数で動作し、基準クロックより消費電流が少ない。本発明は、相対的に低い精度（例えば、10-20ppm）を有するクロックから相対的に高いクロック精度（例えば、1ppm）が達成されるよう、待機クロックを基準クロックに同期させる同期装置を含む。
ここでを図1を参照すると、待機（RTC）クロック１０を基準クロック１２に同期させるための開ループタイミング訂正回路を使用した本発明の第1実施例が図示されている。この実施例によると、RTC発振器１０の周波数が正確に測定され、装置タイミングがこれに従って訂正される又は調節される。RTCクロック１０の正確な周波数を知ることにより、アイドル待機時にRTC信号をシステムクロックとして使用可能とし、従って正確なVCXO１２がオフされている間もシステムの同期を保持できる。図1に図示するように、第1及び第２カウンタ１４，１６が各々RTC１０とVCXO１２の出力を受取るよう接続される。論理回路１８はカウンタ出力を受取り、カウンタ出力を基に所定の間隔に対して正確なRTC信号を発生する。所定の間隔はVCXO１２の周波数を基に選択され、所要のレベルの精度を達成するするのに十分な長さであることが望ましい。
または、RTC周波数を調節してRTCを基準クロック１２に同期できる。この調節は、図1の破線で示すように、より正確なVCXO１２へのRTC１０のディジタル閉ループ周波数ロックにより実行可能である。
閉ループ回路は、RTC１０、VCXO１２、カウンタ１４、１６、論理回路１８、及び論理回路１８の出力とRTCクロック１０への入力との間の帰還ループに接続されたD/A変換器２０により実装可能な、RTC１０の周波数を制御する装置を含む。
閉ループ方法は所要レベルの精度を達成するため比較的長い訂正時間を必要とする。通信装置を最初にオンした時には、起動時の装置の自己加熱のため補償値はしばしば更新することが望ましい。短期間の連続動作の後、補償値更新はより少なく実行可能である。
閉ループ方法は非常に正確なRTCクロック（理想的にはVCXOと同じ精度）を有利に達成できる。比較的低コストの水晶（例えば、32.768kHzで20ppmの精度を有する）を発振に使用可能である。RTC水晶の動作温度特性はRTC周波数制御の同調域内であることのみを必要とする。
RTC周波数訂正時間を減少する別の実施例は、位相ロックループ（PLL）の使用を含む。相対的に高い周波数（1GHz）を正確な低周波数（13MHz）VCXOにロックするためPLLを使用することは移動電話では公知であるが、本発明はPLLを使用して相対的に低い周波数発振器１０を正確な高周波数VCXO１２にロックする。以下で説明するように、PLLのロックイン時間はループ・フィルタ・カットオフ周波数の関数であることが認められる（比較周波数が十分高いと仮定する）高いカットオフ周波数はより多くの雑音をもたらすが、増大した雑音はこの実装のRTC１０には著しく影響しない。
VCXOがパワーアップした時、PLLはRTC１０を正確なVCXO１２にロックし、VCXO１２がパワーダウンされた時RTC１０のこの値を保持する。
この実施例の例示実装は図２に図示される。図２の回路は、チャージポンプ２４へディジタル出力を与える位相検出器２２を含む。チャージポンプ２４はループフィルタ２６へアップ又はダウンの高インピーダンス出力のチャージ・パルスを与える。雑音又はロックイン時間に厳しい要求がないため、チャージパルスの精度はこの実装例ででは重要ではない。チャージポンプ24の出力は低域フィルタ２６でフィルタされ、RTC１０に帰還されて低電力クロックの周波数を制御する。
上述したように、PLLロックイン時間を制限する１つの制限がある、これは比較周波数が十分大きくなければならないことである。比較周波数
ｆcomparisonは以下で定義される：
Figure 0003958371
ここでNとMは整数である。
RTC周波数は通常32.768kHzで、GSMではVCXO周波数は標準的には13MHzである。これは64Hzの最大比較周波数を生じる。標準的にはPLLのループ帯域幅は10倍以上低くなければならず、これは6Hzのループ帯域幅を意味し、ロックイン時間はおおよそ1秒の半分である。これは、GSMのように、ロックイン時間<20msを有することと、電力消費を削減するためVCXOを２秒間に渡ってパワーダウンすることが望ましい場合には十分ではない。
高比較周波数（kHzのオーダー）を達成するには、GSMシステムのように特にVCXO周波数が予め決定されている場合、RTC周波数を変更することが望ましい。例えば、40625HzのRTC周波数はPLLを容易に実装可能とする。このような実装の欠点は、この周波数の水晶が「標準の」水晶ではなく、従って標準の32768Hz水晶より高価な点である。
さらに他の実施例によると、N分数PLLを使用することにより高比較周波数が達成可能である。N分数PLLは、NとN+1との間の周波数の内の一つのカウンタ値を変更し、他の基本周波数の分数である新たな周波数を作成することにより作動する。
例えば、RTCが32768HzでVCXOが13MHzであるものと仮定する。比較周波数は2kHz以上であることが望ましい。2048Hzを比較用に選択する、何故ならこれは32768/16で容易に達成できるからである。VCXOの分割比は
Figure 0003958371
このことは、PLLにロックするため、１１周期の間分割比N（6347）を使用し、21周期の間分割比N+1（6348）を使用することを意味する。従って、N分数PLLに完全にロックするにはさらに長い期間が必要である。この期間は2048Hz/32=64Hzで、これは前と同じ周期である。RTCの64HZ変調は別の実施例では避け得ることが認められる。
最も簡単な解決法は、相対的に低いループ帯域幅（例えば、6Hz）を与えて、RTCが64Hz変調に追随しないようにすることである。しかしながら、これはN分数PLLの高比較周波数に対する速度利点を取り除く。
その他の解決法は、位相検出器からの誤差を補償する補償電流をループに供給することである。このような解決法は、移動検出器チャージポンプに整合した別のアナログ・チャージポンプ回路を設ける事により実装可能である。
その他の解決法は図３に示され、21/32比率を発生するためカウンタの分割比をディジタル的に制御するディジタル・シグマ・デルタ変調器２８を含む。これは別のアナログ回路を必要とせず、変調雑音周波数を増加する。
別の解決法が図４に示され、これはモジューロ-e変調器30を含み、これは正確なRTC周波数に等しくはないが、近い周波数を発生する。一例として：
Figure 0003958371
従って、RTC周波数は正確に32768Hzではなく、わずかに低い（1.6ppm低い）。この小さな差は実時間クロック１０には顕著なものではなく、非常に小さいため装置同期は問題なく保持可能である。N分数周期が2048/3=683Hzであり、ループ帯域幅の外側にあるため、この実装法は重要な利点を与える。図４の実施例は高速ロックイン時間（<20ms）の非常に簡単なPLLを与える。全てのN分数周期変調はループの外側で実行可能であり、通常のN分数補償はループの内側で必要である。
本発明は、相対的に正確であるが電力を消費するVCXOを不要な時にパワーダウンし、低電力クロックの精度を増大する同期装置により低電力低周波数クロックを使用して装置同期をなお保持することを可能とする。
以上の説明は多くの詳細と仕様を含んでいるが、これらは単に例示用であり、本発明の制限として認められるものではないことを理解すべきである。以下の請求の範囲とその法的な等価物により定められる本発明の要旨と範囲から逸脱しない、開示例に対する多数の変更が当業者には容易に明らかとなる。

Claims (12)

  1. 電気通信機器で電力消費を削減する方法において、
    所定期間の間電気通信装置に含まれる第１システムクロックをパワーダウンする段階と、
    所定期間の間電気通信装置に含まれる第２システムクロックをパワーアップする段階であって、第２システムクロックは第１システムクロックより少ない電流を消費し、第２システムクロックは所定期間の間第２システムクロックを第１システムクロックに実質的に同期させる同期手段を含む、前記パワーアップする段階と、を含み、
    同期手段は、各々第１及び第２システムクロックをカウントする第１及び第２カウンタと、第２システムクロックを第１システムクロックに実質的に同期させる論理回路と、第２システムクロックの周波数を調節するため論理回路の出力と第２システムクロックの入力との間に接続された帰還ループと、を含む、
    電気通信機器で電力消費を削減する方法。
  2. 請求の範囲第１項記載の方法において、帰還ループはディジタル・アナログ変換器を含む方法。
  3. 電気通信機器で電力消費を削減する方法において、
    所定期間の間電気通信装置に含まれる第１システムクロックをパワーダウンする段階と、
    所定期間の間電気通信装置に含まれる第２システムクロックをパワーアップする段階であって、第２システムクロックは第１システムクロックより少ない電流を消費し、第２システムクロックは所定期間の間第２システムクロックを第１システムクロックに実質的に同期させる同期手段を含む、前記パワーアップする段階と、を含み、
    同期手段は、各々第１及び第２システムクロックをカウントする第１及び第２カウンタと、第１及び第２カウンタの出力の間の位相差を検出する位相検出器と、位相差をチャージ・パルスに変換しチャージ・パルスを第２システムクロックに供給するチャージポンプと、第１カウンタの出力と第１カウンタの入力との間に接続され、第１カウンタの分割比をディジタル的に制御する変調器とを含む、
    電気通信機器で電力消費を削減する方法。
  4. 請求項第３項記載の方法において、同期手段は、第２システムクロックへ供給される前にチャージ・パルスをフィルタする低域フィルタをさらに含む方法。
  5. 請求の範囲第３項記載の方法において、変調器は、外部源から制御情報を受取るシグマ・デルタ変調器である方法。
  6. 請求の範囲第３項記載の方法において、変調器は外部制御情報を受取らない方法。
  7. 電気通信装置の同期回路において、
    第１電力レベルで動作する第１システムクロックと、
    第１電力レベルより低い第２電力レベルで動作する第２システムクロックであって、第１システムクロックがパワーダウンしている所定期間の間第２システムクロックを第１システムクロックに実質的に同期させる同期手段を含む前記第２システムクロックと、を含み、
    同期手段は、各々第１及び第２システムクロックをカウントする第１及び第２カウンタと、第２システムクロックを第１システムクロックに実質的に同期させる論理回路と、第２システムクロックの周波数を調節するため論理回路の出力と第２システムクロックの入力との間に接続された帰還ループと、を含む、
    電気通信装置の同期回路。
  8. 請求の範囲第７項記載の回路において、帰還ループはディジタル・アナログ変換器を含む回路。
  9. 電気通信装置の同期回路において、
    第１電力レベルで動作する第１システムクロックと、
    第１電力レベルより低い第２電力レベルで動作する第２システムクロックであって、第１システムクロックがパワーダウンしている所定期間の間第２システムクロックを第１システムクロックに実質的に同期させる同期手段を含む前記第２システムクロックと、を含み、
    各々第１及び第２システムクロックをカウントする第１及び第２カウンタと、第１及び第２カウンタの出力の間の位相差を検出する位相検出器と、位相差をチャージ・パルスに変換しチャージ・パルスを第2システムクロックに供給するチャージポンプと、第１カウンタの出力と第１カウンタの入力との間に接続され、第１カウンタの分割比をディジタル的に制御する変調器とを含む、
    電気通信装置の同期回路。
  10. 請求の範囲第９項記載の回路において、同期手段は、第２システムクロックへ供給される前にチャージ・パルスをフィルタする低域フィルタをさらに含む回路。
  11. 請求の範囲第９項記載の回路において、変調器は、外部源から制御情報を受取るシグマ・デルタ変調器である回路。
  12. 請求の範囲第９項記載の回路において、変調器は外部制御情報を受取らない回路。
JP52127998A 1996-11-07 1997-10-23 通信機器の待機電流を削減する方法と装置 Expired - Lifetime JP3958371B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/747,010 US5943613A (en) 1996-11-07 1996-11-07 Method and apparatus for reducing standby current in communications equipment
US08/747,010 1996-11-07
PCT/SE1997/001773 WO1998020620A1 (en) 1996-11-07 1997-10-23 Method and apparatus for reducing standby current in communications equipment

Publications (2)

Publication Number Publication Date
JP2001503940A JP2001503940A (ja) 2001-03-21
JP3958371B2 true JP3958371B2 (ja) 2007-08-15

Family

ID=25003302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52127998A Expired - Lifetime JP3958371B2 (ja) 1996-11-07 1997-10-23 通信機器の待機電流を削減する方法と装置

Country Status (12)

Country Link
US (1) US5943613A (ja)
EP (1) EP0937338B1 (ja)
JP (1) JP3958371B2 (ja)
KR (1) KR100465956B1 (ja)
CN (1) CN1104098C (ja)
AU (1) AU729665B2 (ja)
BR (1) BR9712756A (ja)
DE (1) DE69737454T2 (ja)
EE (1) EE9900183A (ja)
ES (1) ES2281096T3 (ja)
MY (1) MY122368A (ja)
WO (1) WO1998020620A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2984614B2 (ja) * 1997-01-24 1999-11-29 日本電気アイシーマイコンシステム株式会社 移動体通信装置の間欠受信方式
US6016312A (en) * 1997-02-28 2000-01-18 Motorola, Inc. Radiotelephone and method for clock calibration for slotted paging mode in a CDMA radiotelephone system
US6047169A (en) * 1997-06-06 2000-04-04 Ericsson Inc. Radio communications device with reference-compensated power down control and methods of operating thereof
US5831485A (en) * 1997-09-04 1998-11-03 Tektronix, Inc. Method and apparatus for producing a temperature stable frequency using two oscillators
US6788924B1 (en) * 1997-12-12 2004-09-07 Thomson Licensing S.A. Power saving protocol for TDMA multi-line wireless telephone handsets
EP0932112A1 (fr) * 1998-01-20 1999-07-28 Koninklijke Philips Electronics N.V. Lecteur de carte à puce muni d'un commutateur d'horloge
JP3555435B2 (ja) * 1998-03-31 2004-08-18 株式会社日立製作所 移動通信端末
US6473607B1 (en) * 1998-06-01 2002-10-29 Broadcom Corporation Communication device with a self-calibrating sleep timer
EP1104556B1 (de) * 1998-08-14 2002-11-13 Siemens Aktiengesellschaft Verfahren und anordnung zur taktversorgung prozessorgesteuerter geräte
US7236810B1 (en) * 1998-09-30 2007-06-26 Skyworks Solutions, Inc. Using a low frequency timer to restore timing to a high frequency timer
US6124764A (en) * 1999-01-22 2000-09-26 Telefonaktiebolaget Lm Ericsson Stable low-power oscillator
JP3560489B2 (ja) * 1999-02-04 2004-09-02 埼玉日本電気株式会社 効率的に電源供給を制御する通信装置、制御方法、及び記録媒体
JP2000244351A (ja) * 1999-02-19 2000-09-08 Fujitsu Ltd 受信制御装置及びその方法
WO2001011780A1 (en) * 1999-08-11 2001-02-15 Newport Communications, Inc. Cmos lock detect with double protection
US6760394B1 (en) * 1999-08-11 2004-07-06 Broadcom Corporation CMOS lock detect with double protection
JP3604982B2 (ja) * 1999-12-21 2004-12-22 Ｎｅｃマイクロシステム株式会社 リモートコントロール制御方法および装置
US6629256B1 (en) 2000-04-04 2003-09-30 Texas Instruments Incorporated Apparatus for and method of generating a clock from an available clock of arbitrary frequency
DE10029421C2 (de) * 2000-06-15 2002-07-11 Infineon Technologies Ag Kalibriervorrichtung und -verfahren für die Taktgenerierung auf einem integrierten Schaltkreis
EP1168634B1 (fr) * 2000-06-28 2007-06-13 STMicroelectronics N.V. Procédé de réduction de la consommation électrique d'un téléphone mobile cellulaire
EP1168635B1 (en) * 2000-06-30 2009-12-02 Texas Instruments France Method of maintaining mobile terminal synchronization during idle communication periods
JP2002164841A (ja) * 2000-11-29 2002-06-07 Nec Corp 携帯電話の制御装置及び制御方法
ATE249108T1 (de) * 2000-12-07 2003-09-15 Motorola Inc Multimode funkkommunikationsgerät mit gemeinsamen referenzoszillator
KR100360665B1 (ko) * 2000-12-08 2002-11-13 엘지이노텍 주식회사 헬멧 마운티드 사이트의 전력제어장치
WO2002073840A1 (en) * 2001-03-12 2002-09-19 Conexant Systems, Inc. Method and apparatus for spread spectrum radio signal recovery in wideband spread spectrum communication systems
US6448831B1 (en) 2001-06-12 2002-09-10 Rf Micro Devices, Inc. True single-phase flip-flop
US7003049B2 (en) * 2001-06-12 2006-02-21 Rf Micro Devices, Inc. Fractional-N digital modulation with analog IQ interface
US6779010B2 (en) 2001-06-12 2004-08-17 Rf Micro Devices, Inc. Accumulator with programmable full-scale range
US6693468B2 (en) 2001-06-12 2004-02-17 Rf Micro Devices, Inc. Fractional-N synthesizer with improved noise performance
US6385276B1 (en) 2001-06-12 2002-05-07 Rf Micro Devices, Inc. Dual-modulus prescaler
US7292832B2 (en) * 2001-09-17 2007-11-06 Analog Device, Inc. Timing and frequency control method and circuit for digital wireless telephone system terminals
KR100396785B1 (ko) * 2001-10-19 2003-09-02 엘지전자 주식회사 Ｇｓｍ단말기의 시간오차 보상장치 및 방법
EP1313220A1 (en) * 2001-11-19 2003-05-21 Motorola, Inc. Apparatus for generating multiple clock signals of different frequency characteristics
US7197341B2 (en) * 2003-12-22 2007-03-27 Interdigital Technology Corporation Precise sleep timer using a low-cost and low-accuracy clock
US7200379B2 (en) * 2004-03-26 2007-04-03 Broadcom Corporation Low-power mode clock management for wireless communication devices
US7190962B2 (en) * 2004-04-01 2007-03-13 Qualcomm Incorporated Networked wireless communications device programmed to identify and eliminate probable multipath errors to enhance accuracy in correcting sleep clock for thermally induced errors
US20050221870A1 (en) * 2004-04-06 2005-10-06 Integration Associates Inc. Method and circuit for determining a slow clock calibration factor
FR2870405B1 (fr) * 2004-05-11 2006-07-28 Sagem Procede de commutation de mode d'un oscillateur et dispositif oscillateur correspondant.
KR100705571B1 (ko) * 2005-01-03 2007-04-10 삼성전자주식회사 휴면 상태를 지원하는 프로세서의 소프트웨어 시간 보상 장치 및 그 방법
US7890787B2 (en) * 2005-06-17 2011-02-15 Analog Devices, Inc. Microprocessor programmable clock calibration system and method
US7680071B2 (en) * 2005-09-16 2010-03-16 Interdigital Technology Corporation Method and apparatus for managing power during a discontinuous reception mode
US7899488B2 (en) * 2006-07-31 2011-03-01 Motorola Mobility, Inc. Method and apparatus for extending network discovery range
WO2008093662A1 (ja) * 2007-01-30 2008-08-07 Kyocera Corporation 受信制御装置および受信制御方法
US8341443B2 (en) * 2007-05-11 2012-12-25 Freescale Semiconductor, Inc. System and method for secure real time clocks
CN103631745A (zh) * 2007-05-15 2014-03-12 克罗诺洛吉克有限公司 基于usb的同步和定时***
EP2333954B1 (en) * 2009-11-25 2015-07-22 ST-Ericsson SA Clock recovery in a battery powered device
US8604888B2 (en) * 2009-12-23 2013-12-10 Sand 9, Inc. Oscillators having arbitrary frequencies and related systems and methods
US8781428B2 (en) * 2010-03-02 2014-07-15 Silicon Laboratories Inc. Frequency synthesizer
US8693679B1 (en) * 2010-07-22 2014-04-08 Adtran, Inc. Communications system and associated method for reducing power consumption of a telecommunications device
US8552804B1 (en) * 2011-09-30 2013-10-08 Integrated Device Technology Inc. Frequency synthesizers with dynamic calibration intervals
US9966986B1 (en) * 2016-12-23 2018-05-08 Mediatek Inc. Methods for controlling a frequency synthesizer circuit and a frequency-generating circuit utilizing the same
US10528076B2 (en) 2017-11-28 2020-01-07 Western Digital Technologies, Inc. Clock retiming circuit
FR3116679A1 (fr) * 2020-11-20 2022-05-27 STMicroelectronics (Grand Ouest) SAS Gestion d'un mode basse consommation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187471A (en) * 1988-06-24 1993-02-16 Kabushiki Kaisha Toshiba Radio telecommunication apparatus
CA2003428C (en) * 1989-11-21 1999-12-14 Thomas Atkin Denning Riley Frequency synthesizer
US5055802A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Multiaccumulator sigma-delta fractional-n synthesis
US5070310A (en) * 1990-08-31 1991-12-03 Motorola, Inc. Multiple latched accumulator fractional N synthesis
JPH04331513A (ja) * 1991-05-07 1992-11-19 Matsushita Electric Ind Co Ltd 選択呼出受信装置
JPH0613898A (ja) * 1992-06-29 1994-01-21 Nec Corp 周波数シンセサイザ
US5331293A (en) * 1992-09-02 1994-07-19 Motorola, Inc. Compensated digital frequency synthesizer
FI95980C (fi) * 1992-09-04 1996-04-10 Nokia Mobile Phones Ltd Menetelmä ja kytkentäjärjestely ajan mittaamiseksi tarkasti epätarkalla kellolla
JPH084235B2 (ja) * 1993-03-31 1996-01-17 日本電気株式会社 周波数制御装置
US5428820A (en) * 1993-10-01 1995-06-27 Motorola Adaptive radio receiver controller method and apparatus
US5493700A (en) * 1993-10-29 1996-02-20 Motorola Automatic frequency control apparatus
US5511235A (en) * 1994-05-02 1996-04-23 Motorola, Inc. Apparatus for detecting a signaling channel during scanning including a controlled frequency converter circuit and a controlled filter bandwidth, and a method therefor
US5548250A (en) * 1995-01-05 1996-08-20 Cirrus Logic, Inc. Low power phase lock loop clocking circuit for battery powered systems
GB2297854B (en) * 1995-02-07 1999-04-07 Nokia Mobile Phones Ltd Real time clock

Also Published As

Publication number Publication date
ES2281096T3 (es) 2007-09-16
WO1998020620A1 (en) 1998-05-14
DE69737454D1 (de) 2007-04-19
KR100465956B1 (ko) 2005-01-13
CN1104098C (zh) 2003-03-26
AU729665B2 (en) 2001-02-08
AU4972197A (en) 1998-05-29
BR9712756A (pt) 1999-10-19
EP0937338B1 (en) 2007-03-07
EP0937338A1 (en) 1999-08-25
EE9900183A (et) 1999-12-15
MY122368A (en) 2006-04-29
KR20000053126A (ko) 2000-08-25
JP2001503940A (ja) 2001-03-21
CN1242888A (zh) 2000-01-26
DE69737454T2 (de) 2007-07-05
US5943613A (en) 1999-08-24

Similar Documents

Publication Publication Date Title
JP3958371B2 (ja) 通信機器の待機電流を削減する方法と装置
JP5289449B2 (ja) 無線装置の単一のマルチモードクロック供給源
CA2152180C (en) Phase locked loop synchronization circuit and method
US6088602A (en) High resolution frequency calibrator for sleep mode clock in wireless communications mobile station
EP0051774B1 (en) Battery saving frequency synthesizer arrangement
US7046977B2 (en) Apparatus for generating multiple clock signals of different frequency characteristics
JP5105688B2 (ja) 共通基準発振器を用いたマルチモード無線通信装置
KR960700578A (ko) 자동 주파수 제어 장치(Automatic Frequency Control Apparatus)
KR101018201B1 (ko) 휴대용 트랜시버를 네트워크에 동기시키는 시스템
US7292832B2 (en) Timing and frequency control method and circuit for digital wireless telephone system terminals
JP3436498B2 (ja) 周波数補正機能を備えたクロック発生回路
JP2773481B2 (ja) ダイレクトディジタルシンセサイザを用いた局部発振回路
JP2003304164A (ja) 携帯電話装置
JPH02193416A (ja) 受信機の局部発振回路制御方式
JPH0555949A (ja) ダイレクトデイジタルシンセサイザを用いた局部発振回路
JP2001127599A (ja) 基準クロック生成回路および携帯機
JPH08316866A (ja) Ｐｌｌ回路
JPS60120618A (ja) 位相同期発振器
JPH05152946A (ja) Ｐｌｌ回路
KR20050061258A (ko) 범용 망 동기 시스템 클럭 공급 장치
JPS613538A (ja) 待受信時の消費電力低減方式
JPH0650819B2 (ja) 周波数シンセサイザ
JPH0250528A (ja) データ受信機の局部発振方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040819

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070510

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term