JP3946184B2

JP3946184B2 - Optical disc recording / reproducing apparatus

Info

Publication number: JP3946184B2
Application number: JP2003377239A
Authority: JP
Inventors: 成利井上
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-11-06
Filing date: 2003-11-06
Publication date: 2007-07-18
Anticipated expiration: 2023-11-06
Also published as: JP2005141836A

Description

本発明は、光ディスクに情報を記録したり、光ディスクに記録された情報を再生したりする光ディスク記録再生装置に関する。 The present invention relates to an optical disc recording / reproducing apparatus for recording information on an optical disc and reproducing information recorded on an optical disc.

ＤＶＤ（Digital Versatile Disc）やＣＤ（Compact Disc）などの光ディスクを記録媒体とした光ディスク記録再生装置において、光ディスクから情報を読み取るためのレーザビームを照射して、光ディスクに合焦させる光ピックアップを光ディスク上の所望の位置へ追随させるサーボ制御には、ＤＳＰ（デジタル・シグナル・プロセッサ；Digital Signal Processor）を使用してソフトウエア処理を行う、いわゆるソフトウエアサーボが取り入れられている。 In an optical disc recording / reproducing apparatus using an optical disc such as a DVD (Digital Versatile Disc) or a CD (Compact Disc) as a recording medium, an optical pickup for irradiating a laser beam for reading information from the optical disc to focus the optical disc on the optical disc In the servo control for following the desired position, a so-called software servo that performs software processing using a DSP (Digital Signal Processor) is adopted.

図３は従来の光ディスク記録再生装置の構成を示すブロック図である。この光ディスク記録再生装置は、光ディスク１を回転させるスピンドルモータ３と、このスピンドルモータ３を駆動させるスピンドルモータドライバ１４と、光ディスク１の情報を光学的に読み取って電流信号に変換して出力する光ピックアップ２とを備えている。この光ピックアップ２は、レーザビームを間欠的に出射するレーザ発光素子２ｂと、このレーザ発光素子２ｂから出射されたレーザビームを光ディスク１の記録面に導くための光学系に含まれる対物レンズ２ａとを有している。 FIG. 3 is a block diagram showing a configuration of a conventional optical disc recording / reproducing apparatus. This optical disk recording / reproducing apparatus includes a spindle motor 3 that rotates an optical disk 1, a spindle motor driver 14 that drives the spindle motor 3, and an optical pickup that optically reads information from the optical disk 1, converts it into a current signal, and outputs it. 2 are provided. The optical pickup 2 includes a laser light emitting element 2b that intermittently emits a laser beam, and an objective lens 2a included in an optical system for guiding the laser beam emitted from the laser light emitting element 2b to the recording surface of the optical disc 1. have.

また、この光ディスク記録再生装置は、光ピックアップ２を光ディスク１の半径方向にステップ駆動させるスレッドモータ４と、このスレッドモータ４および光ピックアップ２を駆動させるＰＷＭ（Pulse Width Modulation）ドライバ１３と、光ピックアップ２のレーザ発光素子２ｂを駆動させるレーザドライバ１５と、光ディスク１の情報を再生する処理において光ピックアップ２から出力された電流信号を電圧信号に変換し、この電圧信号を論理情報（画像信号や音声信号等）とサーボ制御に必要な信号とに分離するＲＦ処理回路５と、ＲＦ処理回路５から出力されたサーボ制御に必要な信号をアナログ信号からデジタル信号に変換するＡ／Ｄコンバータ６とを備えている。 The optical disk recording / reproducing apparatus also includes a thread motor 4 that drives the optical pickup 2 stepwise in the radial direction of the optical disk 1, a PWM (Pulse Width Modulation) driver 13 that drives the thread motor 4 and the optical pickup 2, and an optical pickup. The laser driver 15 that drives the laser light emitting element 2b of 2 and the current signal output from the optical pickup 2 in the process of reproducing the information on the optical disc 1 are converted into voltage signals, and the voltage signals are converted into logical information (image signals and audio signals). An RF processing circuit 5 that separates signals required for servo control, and an A / D converter 6 that converts signals necessary for servo control output from the RF processing circuit 5 from analog signals to digital signals. I have.

また、この光ディスク記録再生装置は、ＲＦ処理回路５からの論理情報（画像信号や音声信号等）を入力して復調・誤り訂正などの信号処理を行ったり、光ディスク１に記録すべき画像信号や音声信号を変調してレーザドライバ１５に出力したりする信号処理回路７と、各制御系を動作させるための信号を生成するデジタルサーボ処理回路８と、このデジタルサーボ処理回路８からの信号に基づいてＰＷＭ信号を生成してＰＷＭドライバ１３およびスピンドルモータドライバ１４に出力するＰＷＭ信号生成回路９と、信号処理回路７とデジタルサーボ処理回路８と光ピックアップ２とを制御する制御用マイクロコンピュータ（マイコン）１０とを有する制御回路１１を備えている。この制御回路１１には、信号処理回路７からの画像信号や音声信号等を外部機器に送出したり、記録すべき画像信号や音声信号等を外部機器から入力したりするためのインタフェース１２が接続されている。ここでは、デジタルサーボ処理回路８はＤＳＰで構成されている。 The optical disc recording / reproducing apparatus inputs logic information (image signal, audio signal, etc.) from the RF processing circuit 5 to perform signal processing such as demodulation and error correction, or to record image signals to be recorded on the optical disc 1 Based on a signal processing circuit 7 that modulates an audio signal and outputs it to the laser driver 15, a digital servo processing circuit 8 that generates a signal for operating each control system, and a signal from the digital servo processing circuit 8 PWM signal generation circuit 9 that generates a PWM signal and outputs the PWM signal to PWM driver 13 and spindle motor driver 14, signal processing circuit 7, digital servo processing circuit 8, and control microcomputer for controlling optical pickup 2. And a control circuit 11 having 10. Connected to the control circuit 11 is an interface 12 for sending an image signal, an audio signal, or the like from the signal processing circuit 7 to an external device, or inputting an image signal, an audio signal, or the like to be recorded from an external device. Has been. Here, the digital servo processing circuit 8 is constituted by a DSP.

このような構成を有する光ディスク記録再生装置において、光ピックアップ２に含まれるレーザ発光素子２ｂから出力されたレーザビームは、光ディスク１の記録面で反射し、この反射光は光ピックアップ２の対物レンズ２ａを通して読み出されて電流信号に変換される。そして、その電流信号はＲＦ処理回路５に供給されて電圧信号に変換され、更に、その電圧信号は、論理情報（画像信号や音声信号等）とサーボ制御に必要な信号とに分離され、出力される。論理情報（画像信号や音声信号等）は信号処理回路７に供給され、サーボ制御に必要な信号はＡ／Ｄコンバータ６でアナログ信号からデジタル信号に変換されてデジタルサーボ制御回路８に供給される。 In the optical disc recording / reproducing apparatus having such a configuration, the laser beam output from the laser light emitting element 2b included in the optical pickup 2 is reflected by the recording surface of the optical disc 1, and the reflected light is the objective lens 2a of the optical pickup 2. And is converted into a current signal. Then, the current signal is supplied to the RF processing circuit 5 and converted into a voltage signal. Further, the voltage signal is separated into logical information (image signal, audio signal, etc.) and a signal necessary for servo control and output. Is done. Logic information (image signal, audio signal, etc.) is supplied to the signal processing circuit 7, and signals necessary for servo control are converted from analog signals to digital signals by the A / D converter 6 and supplied to the digital servo control circuit 8. .

デジタルサーボ処理回路８では、予め定めた時間間隔（サンプリング周期）でデータを取り込み、複数の工程を経て各制御系を動作させるための信号を生成し、ＰＷＭ信号生成回路９へ出力する。このＰＷＭ信号生成回路９では、各制御系を動作させるための信号に基づいてＰＷＭ信号を生成し、ＰＷＭドライバ１３に供給する。そして、そのＰＷＭ信号に基づいてＰＷＭドライバ１３は、光ピックアップ２およびスレッドモータ４の各駆動信号を生成して、光ピックアップ２およびスレッドモータ４に供給する。したがって、光ピックアップ２およびスレッドモータ４は、光ディスク１から情報が継続して再生できるように駆動され、これにより、光ディスク１の情報を継続して得ることができる。 The digital servo processing circuit 8 captures data at a predetermined time interval (sampling cycle), generates a signal for operating each control system through a plurality of steps, and outputs the signal to the PWM signal generation circuit 9. The PWM signal generation circuit 9 generates a PWM signal based on a signal for operating each control system and supplies the PWM signal to the PWM driver 13. Based on the PWM signal, the PWM driver 13 generates drive signals for the optical pickup 2 and the sled motor 4 and supplies them to the optical pickup 2 and the sled motor 4. Therefore, the optical pickup 2 and the sled motor 4 are driven so that information can be continuously reproduced from the optical disc 1, and thus information on the optical disc 1 can be obtained continuously.

デジタルサーボ処理回路８において入力データを取り込むサンプリング周期は一定とする必要がある。即ち、常に一定間隔で処理が開始され、次の所定時刻になるまでにサーボ制御に必要な処理を終了する。これによって、ＤＳＰで処理する信号の伝達特性を一定にすることが可能となり、フォーカス制御を始めとするディスクサーボ制御を安定に行うことができる。処理時間がオーバーするとサンプリング周期が変化し、ＤＳＰで処理する信号の伝達特性が変わる。これはフィルタなどの周波数特性の変化となり、ディスクサーボ制御に影響を与える。 The sampling period for capturing input data in the digital servo processing circuit 8 needs to be constant. In other words, the processing is always started at regular intervals, and the processing necessary for servo control is completed until the next predetermined time. As a result, the transmission characteristics of signals processed by the DSP can be made constant, and disk servo control including focus control can be performed stably. When the processing time is exceeded, the sampling period changes, and the transfer characteristic of the signal processed by the DSP changes. This changes the frequency characteristics of the filter and the like, and affects the disk servo control.

サンプリング周期が固定されると言うことは、ＤＳＰで実行するプログラムコード数にも制限があることを示す。したがって、よりコンパクトなプログラムの記述が求められることになる。サンプリング周期内で行う処理のプログラムサイズを小さくすれば、より高いサンプリング周波数でのサーボ制御が可能になる。これは高精度のサーボ制御が行えることを示す。 The fact that the sampling period is fixed indicates that the number of program codes executed by the DSP is also limited. Therefore, a more compact program description is required. If the program size of processing performed within the sampling period is reduced, servo control at a higher sampling frequency can be performed. This indicates that high-precision servo control can be performed.

図４は図３中のＤＳＰであるデジタルサーボ処理回路８を構成するＤＳＰの内部構成を示すブロック図である。図５は図４に示すデジタルサーボ処理回路８を構成するＤＳＰにおいてパイプラインと呼ばれる時系列処理を示す命令イメージ図である。 FIG. 4 is a block diagram showing an internal configuration of the DSP constituting the digital servo processing circuit 8 which is the DSP in FIG. FIG. 5 is an instruction image diagram showing time series processing called a pipeline in the DSP constituting the digital servo processing circuit 8 shown in FIG.

図４および図５において、先ず、プログラムが格納されている命令メモリ８１から命令を取り出す（フェッチ３ａ）。次に、その取り出した命令をデコード回路８２で解読する（デコード３ｂ）。この後、その解読した命令内容に従って演算回路８３が演算を行い（実行３ｃ）、最後に、命令実行結果をレジスタ８４に保存する（保存３ｄ）。 4 and 5, first, an instruction is fetched from the instruction memory 81 in which the program is stored (fetch 3a). Next, the fetched instruction is decoded by the decode circuit 82 (decode 3b). Thereafter, the arithmetic circuit 83 performs an operation according to the decoded instruction content (execution 3c), and finally stores the instruction execution result in the register 84 (save 3d).

データ用ＲＡＭ（Random Access Memory）８６は、演算回路８３で使用する値や演算結果の値を保存しておくための一時記憶手段である。また、デジタルサーボ処理回路８と外部の制御用マイコン１０と接続する手段としてのマイコンインターフェース８５が備えられている。 A data RAM (Random Access Memory) 86 is temporary storage means for storing values used in the arithmetic circuit 83 and values of calculation results. Further, a microcomputer interface 85 is provided as means for connecting the digital servo processing circuit 8 and the external control microcomputer 10.

このような構成のデジタルサーボ処理回路８で光ディスク１のサーボ制御を行う場合、ＲＦ処理回路５から出力されたサーボ制御に必要な信号（フォーカス制御であればフォーカスエラー信号、トラッキング制御であればトラッキングエラー信号）をサンプリング周期間隔で取り込み、オフセット除去、ノイズ除去、イコライジング、各種制御信号の生成などを行って、ＰＷＭ信号生成回路９へ出力する。これらの処理においては、フィルタ演算など多くの数値演算を伴う。
特開平４−１２７３６５号公報 When servo control of the optical disc 1 is performed by the digital servo processing circuit 8 having such a configuration, a signal necessary for servo control output from the RF processing circuit 5 (focus error signal for focus control, tracking for tracking control) Error signal) is taken at sampling cycle intervals, offset removal, noise removal, equalization, generation of various control signals, etc. are performed and output to the PWM signal generation circuit 9. These processes involve many numerical operations such as filter operations.
JP-A-4-127365

ところで、ＤＳＰで構成されるデジタルサーボ処理回路８における数値演算は、演算回路８３に含まれるレジスタ８４の値を使用する。つまり、レジスタ８４の値を使用して演算を実施し、演算結果をレジスタ８４に格納する。一般に、レジスタ８４の個数は数個〜十数個とあまり多くない場合が多い。これは、レジスタの個数が増えることでレジスタを切り替える時間が長くなり、動作速度の低下を招くことに起因している。レジスタが不足する場合は、必要なときに必要なデータをデータ用ＲＡＭ８６からレジスタ８４へ取り出して演算処理を行い、処理内容の変更と共に更新データをデータ用ＲＡＭ８６へ戻すことで対応している。 By the way, the numerical calculation in the digital servo processing circuit 8 constituted by the DSP uses the value of the register 84 included in the calculation circuit 83. That is, an operation is performed using the value of the register 84 and the operation result is stored in the register 84. In general, the number of registers 84 is often not so large as several to a dozen. This is because an increase in the number of registers increases the time for switching registers, resulting in a decrease in operation speed. If the register is insufficient, corresponds by returning the data when needed from the data RAM86 performs arithmetic processing is taken out to the register 84, along with changing the processing contents of the update data to the data RAM 8 6.

ところが、より高いサンプリング周波数でのサーボ制御を行う場合、レジスタ８４とデータ用ＲＡＭ８６間のデータ移動処理の増加の影響が出てくる。つまり、処理量の増加が高いサンプリングでの処理を妨げる要因となる。これを解決する手段として、積和演算回路の追加がある。これは、データ用ＲＡＭ８６のデータを取り出しながら並行して積算と加算を行うものであり、特にシグマ演算に効果をもたらす。 However, when servo control is performed at a higher sampling frequency, there is an influence of an increase in data movement processing between the register 84 and the data RAM 86. That is, the increase in the processing amount becomes a factor that hinders the processing with high sampling. As means for solving this, there is an addition of a product-sum operation circuit. This is to perform integration and addition in parallel while taking out the data of the data RAM 86, and is particularly effective for sigma calculation.

しかしながら、ディスクサーボ制御においては、シグマ演算を必要とする処理は無く、サンプリング周期で取り組んだ１つのデータを順次処理して出力するため、シグマ演算の効果を受けることができない。 However, in the disk servo control, there is no processing that requires sigma calculation, and since one piece of data worked in the sampling period is sequentially processed and output, the effect of sigma calculation cannot be received.

一方、単純にレジスタをＲＡＭに置き換えることで、動作速度の低下を防ぐという課題を解決する方法も考えられるが、ディスクサーボ制御に必要な演算は２つの入力データであるため、演算を行うために２回のＲＡＭアクセスが必要になる。また、パイプライン処理を行うＤＳＰで構成されたデジタルサーボ処理回路では、例えば、ＲＡＭからのデータ取り出しと、演算結果のＲＡＭ書き込みとが、同一アドレスに対して同じタイミングで発生すると、どちらかのタイミングをずらさなければ正常なデータ供給が行なうことができなくなり、即ちサンプリング周波数が低下することになり、これにより、演算処理効率が低下するという課題が生じる。 On the other hand, a method of solving the problem of preventing a decrease in operating speed by simply replacing the register with RAM is also conceivable. However, since the calculation necessary for disk servo control is two input data, Two RAM accesses are required. Also, in a digital servo processing circuit configured by a DSP that performs pipeline processing, for example, when data extraction from RAM and RAM writing of operation results occur at the same timing for the same address, either timing If the shift is not performed, normal data supply cannot be performed, that is, the sampling frequency is lowered, thereby causing a problem that the processing efficiency is lowered.

なお、特許文献１の従来技術では、ＤＳＰ回路において、データを格納する記憶部、この記憶部からのデータや演算部での演算結果を一時的に記憶するラッチ部、および入出力ポート部の機能をＲＡＭに持たせ、前記記憶部、前記ラッチ部、および前記入出力ポート部へのアクセスを、制御部で生成される前記ＲＡＭへの制御信号により行うようにしているが、この従来技術の場合も同様に、ＲＡＭからのデータ取り出しと、演算結果のＲＡＭ書き込みとが、同一アドレスに対して同じタイミングで発生すると、どちらかのタイミングをずらさなければ正常なデータ供給が行なうことができなくなり、即ちサンプリング周波数が低下することになり、これにより、演算処理効率が低下するという課題が生じる。 In the prior art of Patent Document 1, in the DSP circuit, functions of a storage unit that stores data, a latch unit that temporarily stores data from the storage unit and a calculation result in the calculation unit, and an input / output port unit In the case of this prior art, the RAM, and the storage unit, the latch unit, and the input / output port unit are accessed by a control signal to the RAM generated by the control unit. Similarly, if the data extraction from the RAM and the RAM writing of the operation result occur at the same timing with respect to the same address, normal data supply cannot be performed unless one of the timings is shifted, that is, As a result, the sampling frequency is lowered, which causes a problem that the arithmetic processing efficiency is lowered.

本発明は、上記のような課題を解決するためになされたもので、サンプリング周波数を高めて演算処理効率を向上させ、これによりディスクサーボ制御の精度の向上を図れる光ディスク記録再生装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and provides an optical disc recording / reproducing apparatus capable of improving calculation processing efficiency by increasing a sampling frequency and thereby improving accuracy of disc servo control. With the goal.

上記課題を解決するために、本発明は、光ディスクに対して光学的に情報を書き込んだり、光ディスクに記録された情報を光学的に読み出したりする光ピックアップと、この光ピックアップに対してトラッキングサーボおよびフォーカスサーボを行うサーボ処理回路とを備えた光ディスク記録再生装置において、前記サーボ処理回路は、１つの命令を複数の処理に分割して実行するパイプライン方式を採用し、デジタル信号で処理するデジタル・シグナル・プロセッサで構成され、数値演算を行う演算回路と、この演算回路が演算する際に必要なデータを格納する演算用ＲＡＭとを備えるとともに、前記演算回路の入力端子は２系統あり、前記演算回路に接続される前記演算用ＲＡＭは前記演算回路の２系統の入力端子にそれぞれ対応して互いに独立した２個のＲＡＭで構成し、前記演算用ＲＡＭの同一アドレスに対して、同じタイミングでデータ読み出しおよび書き込みが発生した場合に、書き込み用に保持しているデータを前記演算回路へも供給を行うバイパス回路を有することを特徴とする光ディスク記録再生装置を提供する。 In order to solve the above problems, the present invention provides an optical pickup that optically writes information to an optical disc and optically reads information recorded on the optical disc, and a tracking servo and an optical pickup for the optical pickup. In an optical disk recording / reproducing apparatus including a servo processing circuit that performs focus servo, the servo processing circuit employs a pipeline system that divides and executes a single instruction into a plurality of processes, and performs digital signal processing. consists of a signal processor, an arithmetic circuit for performing a numerical calculation, Rutotomoni a calculation RAM for storing data necessary for the arithmetic circuit for calculating, there are two systems input terminal of the operational circuit, said The arithmetic RAMs connected to the arithmetic circuit correspond to the two input terminals of the arithmetic circuit, respectively. In the case where data is read and written at the same timing with respect to the same address of the arithmetic RAM, the data held for writing is also sent to the arithmetic circuit. An optical disc recording / reproducing apparatus having a bypass circuit for supplying is provided.

この構成においては、前記演算回路へ入力されるデータおよび前記演算回路から出力されるデータの生成は、全て前記演算用ＲＡＭに対するアクセスにより行うので、サンプリング周波数が高くなって演算処理効率が向上し、この結果、ディスクサーボ制御の精度が向上する。また、２個の演算用ＲＡＭを用いて演算処理ができ、これにより、サンプリング周波数を高めることができ、演算処理効率の向上に貢献できる。また、ＲＡＭからのデータ取り出しと、演算結果のＲＡＭ書き込みとが、同一アドレスに対して同じタイミングで発生しても、より高いサンプリング周波数で処理を行うことができ、したがって演算処理効率の向上に貢献することができる。 In this configuration, the data input to the arithmetic circuit and the data output from the arithmetic circuit are all generated by accessing the arithmetic RAM, so that the sampling frequency is increased and the arithmetic processing efficiency is improved. As a result, the accuracy of disk servo control is improved. In addition, arithmetic processing can be performed using two arithmetic RAMs, thereby increasing the sampling frequency and contributing to improvement in arithmetic processing efficiency. In addition, even if data extraction from RAM and RAM writing of calculation results occur at the same timing for the same address, processing can be performed at a higher sampling frequency, thus contributing to improvement in calculation processing efficiency. can do.

また、本発明は、光源からのレーザビームを光ディスクに合焦し、この合焦点が光ディスクに設けられたトラックを追従する対物レンズを有し、光ディスクに対して光学的に情報を書き込んだり、光ディスクに記録された情報を光学的に読み出したりする光ピックアップと、前記対物レンズを通して入力されるレーザビームによる光ディスクからの反射光に対応する電流信号を電圧信号に変換して所定の信号処理を行う信号処理回路と、この信号処理回路によって処理された信号を使用して前記光ピックアップに対してトラッキングサーボおよびフォーカスサーボを行うサーボ処理回路とを備えた光ディスク記録再生装置において、前記サーボ処理回路は、１つの命令を複数の処理に分割して実行するパイプライン方式を採用し、デジタル信号で処理するデジタル・シグナル・プロセッサで構成され、数値演算を行う演算回路と、この演算回路に接続された演算用ＲＡＭとを備え、前記演算回路へ入力されるデータおよび前記演算回路から出力されるデータの生成は、全て前記演算用ＲＡＭに対するアクセスにより行い、前記演算回路の入力端子は２系統あり、前記演算回路に接続される前記演算用ＲＡＭは前記演算回路の２系統の入力端子にそれぞれ対応して互いに独立した２個のＲＡＭで構成し、前記演算用ＲＡＭの同一アドレスに対して、同じタイミングでデータ読み出しおよび書き込みが発生した場合に、書き込み用に保持しているデータを前記演算回路へも供給を行うバイパス回路を有することを特徴とする光ディスク記録再生装置を提供する。 Further, the present invention has an objective lens that focuses a laser beam from a light source on an optical disc, and this focal point follows a track provided on the optical disc, and optically writes information on the optical disc, An optical pickup that optically reads information recorded on the signal, and a signal that performs predetermined signal processing by converting a current signal corresponding to light reflected from the optical disk by a laser beam input through the objective lens into a voltage signal a processing circuit, in the optical disk recording and reproducing apparatus and a servo processing circuit for performing a tracking servo and a focus servo to the optical pickup by using the processed signal by the signal processing circuit, the servo processing circuit 1 It adopts a pipeline system that divides and executes one instruction into multiple processes, A digital signal processor for processing with a signal, and comprising an arithmetic circuit for performing a numerical operation and an arithmetic RAM connected to the arithmetic circuit, the data input to the arithmetic circuit and the output from the arithmetic circuit that generation of the data, all have line by access to the arithmetic RAM, an input terminal of the operational circuit has two systems, the arithmetic RAM connected to the computing circuit to the input terminal of the two systems of the operational circuit Consists of two RAMs corresponding to each other, and when data reading and writing occur at the same timing for the same address in the arithmetic RAM, the data held for writing is calculated as described above. Provided is an optical disc recording / reproducing apparatus having a bypass circuit that also supplies a circuit .

また、本発明においては、前記演算用ＲＡＭはデュアルポートを備えたので、サンプリング周波数を高めることができ、演算処理効率の向上に貢献できる。 In the present invention, since the arithmetic RAM has a dual port, it is possible to increase the sampling frequency and contribute to the improvement of the arithmetic processing efficiency.

また、本発明においては、前記演算回路の出力端子は１系統であり、前記演算回路の出力端子は互いに独立した２個の演算用ＲＡＭの入力端子にそれぞれ接続されているので、前記演算回路の出力データを前記２個の演算用ＲＡＭに入力でき、これにより、サンプリング周波数を高めることができ、演算処理効率の向上に貢献できる。 Further, in the present invention, the output terminal of the arithmetic circuit is one system, and the output terminal of the arithmetic circuit is connected to the input terminals of two arithmetic RAMs independent of each other. The output data can be input to the two arithmetic RAMs, thereby increasing the sampling frequency and contributing to the improvement of the arithmetic processing efficiency.

また、本発明においては、前記光ピックアップに対してフォーカス制御を行う場合、互いに独立した一方の前記演算用ＲＡＭには、前記信号処理回路によって処理された入力信号と前記演算回路からの演算結果を格納し、他方の前記演算用ＲＡＭには、フォーカス制御信号の生成までの複数の演算用係数を格納するようにしたので、演算処理を効率良く行うことが可能になる。 In the present invention, when focus control is performed on the optical pickup, one of the independent arithmetic RAMs stores the input signal processed by the signal processing circuit and the arithmetic result from the arithmetic circuit. Since the plurality of calculation coefficients until the generation of the focus control signal are stored in the other calculation RAM, calculation processing can be performed efficiently.

また、本発明においては、前記演算回路に接続される演算用ＲＡＭとは別に、前記サーボ処理回路の外部からのアクセスを可能にしたデータ用ＲＡＭを設けたので、前記サーボ処理回路の外部からのアクセスが可能になる。 In the present invention, a data RAM that enables access from the outside of the servo processing circuit is provided separately from the arithmetic RAM connected to the arithmetic circuit. Access is possible.

また、本発明においては、フォーカス制御信号の生成やその他の制御信号の生成の演算に必要とするデータ量が前記演算回路に接続される前記演算用ＲＡＭの容量を越える場合は、前記データ用メモリにその一部を格納し、必要に応じて前記演算用ＲＡＭへデータを移動して利用するようにしたので、演算量が多く、前記演算用ＲＡＭに容量不足が発生した場合に、前記データ用ＲＡＭを用いることができて、演算処理を効率良く行うことを可能にする。 In the present invention, when the amount of data required for calculation of generating a focus control signal and other control signals exceeds the capacity of the arithmetic RAM connected to the arithmetic circuit, the data memory A part of the data is stored in the memory, and the data is moved to the arithmetic RAM for use as necessary. Therefore, when the amount of arithmetic is large and the capacity of the arithmetic RAM is insufficient, the data A RAM can be used, and arithmetic processing can be performed efficiently.

以上のように本発明によれば、サーボ処理回路は、デジタル信号で処理するデジタル・シグナル・プロセッサで構成され、数値演算を行う演算回路と、この演算回路に接続された演算用ＲＡＭとを備え、前記演算回路へ入力されるデータおよび前記演算回路から出力されるデータの生成は、全て前記演算用ＲＡＭに対するアクセスにより行うので、サンプリング周波数が高くなって演算処理効率が向上し、この結果、ディスクサーボ制御の精度が向上する。 As described above, according to the present invention, the servo processing circuit includes a digital signal processor that processes with a digital signal, and includes a calculation circuit that performs numerical calculation and a calculation RAM connected to the calculation circuit. Since all of the data input to the arithmetic circuit and the data output from the arithmetic circuit are generated by accessing the arithmetic RAM, the sampling frequency is increased and the arithmetic processing efficiency is improved. Servo control accuracy is improved.

以下、本発明の実施形態について図面を参照して説明する。図１は本発明の一実施形態に係る光ディスク記録再生装置の構成を示すブロック図である。図１において、図３に示す構成要素に対応するものには同一の符号を付し、その説明を省略する。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an optical disc recording / reproducing apparatus according to an embodiment of the present invention. In FIG. 1, components corresponding to those shown in FIG.

この光ディスク記録再生装置は、光ディスク１のトラッキングを行う光ピックアップ２を有し、この光ピックアップ２は光ディスク１の半径方向に移動し、この光ピックアップ２によって光ディスク１に対する情報の記録・再生が行われる。光ピックアップ２には、対物レンズ２ａおよびレーザ発光素子２ｂが含まれており、レーザ発光素子２ｂから出射されたレーザ光は、対物レンズ２ａで集光され、光ディスク１の記録面上へ光ビームとして照射される。光ディスク１からの反射光は、同じ対物レンズ２ａを通して入力され、光ピックアップ２に含まれる図示しない光検出器において電流信号に変換されてＲＦ処理回路５に入力される。 This optical disk recording / reproducing apparatus has an optical pickup 2 for tracking the optical disk 1, and this optical pickup 2 moves in the radial direction of the optical disk 1, and information recording / reproduction with respect to the optical disk 1 is performed by this optical pickup 2. . The optical pickup 2 includes an objective lens 2a and a laser light emitting element 2b. The laser light emitted from the laser light emitting element 2b is condensed by the objective lens 2a and is applied as a light beam onto the recording surface of the optical disc 1. Irradiated. Reflected light from the optical disk 1 is input through the same objective lens 2 a, converted into a current signal by a photodetector (not shown) included in the optical pickup 2, and input to the RF processing circuit 5.

また、光ピックアップ２は、スレッドモータ４の回転駆動を直線駆動に変換する図示しない中間伝達手段によって、光ディスク１の半径方向へ移動が行われる。そして、スレッドモータ４は、ＰＷＭドライバ１３からのスレッドモータ駆動信号によって駆動する。また、このスレッドモータ４内には、Ｎ極とＳ極とが交互に磁化されたリング状のマグネットと、図示しないホール素子とが設けられており、そのホール素子の出力信号がＤＳＰで構成されたデジタルサーボ処理回路１６に入力される。 The optical pickup 2 is moved in the radial direction of the optical disc 1 by an intermediate transmission means (not shown) that converts the rotational drive of the sled motor 4 to linear drive. The thread motor 4 is driven by a thread motor drive signal from the PWM driver 13. The thread motor 4 is provided with a ring-shaped magnet in which N poles and S poles are alternately magnetized, and a hall element (not shown), and an output signal of the hall element is constituted by a DSP. Is input to the digital servo processing circuit 16.

デジタルサーボ処理回路１６では、前記ホール素子の出力信号（検出結果）と、後述するＲＦ処理回路５からの信号より処理された信号とに基づいて、各制御系を動作させるための信号が生成される。そして、この生成された信号に基づいてＰＷＭ信号がＰＷＭドライバ１３に入力され、ＰＷＭドライバ１３においてスレッドモータ駆動信号が生成され、このスレッドモータ駆動信号によりスレッドモータ４が駆動される。 The digital servo processing circuit 16 generates a signal for operating each control system based on the output signal (detection result) of the Hall element and a signal processed from a signal from the RF processing circuit 5 described later. The A PWM signal is input to the PWM driver 13 based on the generated signal, a thread motor drive signal is generated in the PWM driver 13, and the thread motor 4 is driven by the thread motor drive signal.

光ピックアップ２で光検出されて電流信号として出力された信号が、ＲＦ処理回路５によって電圧信号に変換される。このＲＦ処理回路５に入力される信号のうち、データを有するＲＦ信号に対応する光検出信号は、位相が正反対の２つの信号からなる。よって、この光検出信号は、ＲＦ処理回路５に入力され、２つの信号が差動増幅された後、ＡＧＣ（Automatic Gain Control）処理が施されて、信号処理回路７に入力される。 The signal detected by the optical pickup 2 and output as a current signal is converted into a voltage signal by the RF processing circuit 5. Among the signals input to the RF processing circuit 5, the photodetection signal corresponding to the RF signal having data is composed of two signals having opposite phases. Therefore, the photodetection signal is input to the RF processing circuit 5, and after the two signals are differentially amplified, AGC (Automatic Gain Control) processing is performed and input to the signal processing circuit 7.

そして、信号処理回路７において、ＮＲＺＩ（Non-Return-to-Zero Invert）変換、ビタビ復号、デインターリーブ、エラー訂正などによって復号化され、インタフェース１２に送出されて、外部へと出力される。このようにして、光ディスク１に記録されているデータの再生が行われる。 Then, in the signal processing circuit 7, the signal is decoded by NRZI (Non-Return-to-Zero Invert) conversion, Viterbi decoding, deinterleaving, error correction, etc., sent to the interface 12, and output to the outside. In this way, data recorded on the optical disc 1 is reproduced.

デジタルサーボ処理回路１６では、ＲＦ信号から得た同期信号が、基本周波数信号となるマスタークロックに基づいてＰＬＬ（Phase Locked Loop）処理される。このようにＰＬＬ処理された信号が、ＰＷＭ信号生成回路９でＰＷＭ処理され、スピンドルモータドライバ１４を介してスピンドルモータ３を回転制御する。このスピンドルモータ３は、光ディスク１をその周方向に動作（回転）させるためのモータであり、光ディスク１を記録・再生するための所謂トラッキング動作を行う際に、上記のようなＰＬＬ制御が施される。 In the digital servo processing circuit 16, the synchronization signal obtained from the RF signal is subjected to PLL (Phase Locked Loop) processing based on a master clock serving as a fundamental frequency signal. The PLL-processed signal is PWM-processed by the PWM signal generation circuit 9 to control the rotation of the spindle motor 3 via the spindle motor driver 14. The spindle motor 3 is a motor for operating (rotating) the optical disc 1 in the circumferential direction, and the PLL control as described above is performed when performing a so-called tracking operation for recording / reproducing the optical disc 1. The

なお、光ディスク１の回転起動時やトラックのロングサーチを行うときは、スピンドルモータ３自体の回転に関する信号と、本来あるべき回転速度とを比較することで、出力されるエラー信号に基づいて制御を行う、ＦＧ（Frequency Generator）サーボによって制御される。このように与えられたＦＧ信号より、スピンドルモータ３の回転速度を検出し、光ピックアップ２の位置するゾーンのあるべき回転速度に対応するレーザビーム照射が光ディスク１の記録面に対して行われる。 When the rotation of the optical disk 1 is started or when a long search of the track is performed, the control on the basis of the output error signal is performed by comparing the signal related to the rotation of the spindle motor 3 itself with the rotation speed that should be originally. It is controlled by an FG (Frequency Generator) servo. The rotational speed of the spindle motor 3 is detected from the FG signal thus given, and laser beam irradiation corresponding to the desired rotational speed of the zone where the optical pickup 2 is located is performed on the recording surface of the optical disc 1.

一方、光ピックアップ２で光検出されたトラッキングエラー信号やフォーカスエラー信号といったエラー信号は、ＲＦ処理回路５で処理された後、Ａ／Ｄコンバータ６でデジタル信号に変換され、このデジタル信号は、デジタルサーボ処理回路１６に入力され、処理される。そして、このデジタルサーボ処理回路１６で処理された信号がＰＷＭ信号生成回路９でＰＷＭ処理された後、ＰＷＭドライバ１３を介して、スレッドモータ４や光ピックアップ２内の図示しないアクチュエータを駆動して、フォーカス制御やトラッキング制御が行われる。 On the other hand, an error signal such as a tracking error signal or a focus error signal detected by the optical pickup 2 is processed by the RF processing circuit 5 and then converted into a digital signal by the A / D converter 6. The signal is input to the servo processing circuit 16 and processed. Then, after the signal processed by the digital servo processing circuit 16 is subjected to PWM processing by the PWM signal generation circuit 9, an actuator (not shown) in the thread motor 4 and the optical pickup 2 is driven via the PWM driver 13. Focus control and tracking control are performed.

トラッキング制御を行うためのトラッキングサーボは、光ピックアップ２→ＲＦ処理回路５→Ａ／Ｄコンバータ６→デジタルサーボ処理回路１６→ＰＷＭ信号生成回路９→ＰＷＭドライバ１３→光ピックアップ２またはスレッドモータ４というメインループと、ホール素子（図示しない）→デジタルサーボ処理回路１６→ＰＷＭドライバ１３→光ピックアップ２またはスレッドモータ４というサブループとから構成される。 The tracking servo for performing the tracking control is as follows: optical pickup 2 → RF processing circuit 5 → A / D converter 6 → digital servo processing circuit 16 → PWM signal generation circuit 9 → PWM driver 13 → optical pickup 2 or thread motor 4 A loop and a sub-loop of Hall element (not shown) → digital servo processing circuit 16 → PWM driver 13 → optical pickup 2 or thread motor 4 are configured.

このような構成の光ディスク記録再生装置において、制御用マイコン１０、信号処理回路７、デジタルサーボ処理回路１６、およびＰＷＭ信号生成回路９によって、制御回路１１が構成される。 In the optical disc recording / reproducing apparatus having such a configuration, a control circuit 11 is configured by the control microcomputer 10, the signal processing circuit 7, the digital servo processing circuit 16, and the PWM signal generation circuit 9.

図２は、図１中のデジタルサーボ処理回路１６の内部構成を示すブロック図である。このデジタルサーボ処理回路１６はＤＳＰで構成されている。このデジタルサーボ処理回路１６において、演算回路１６３は、切り替え回路１６５ａ，１６５ｂおよびバイパス回路１６６を介して演算用ＲＡＭ１６４ａ，１６４ｂに接続されている。また、演算回路１６３はデコード回路１６２に接続されている。また、デコード回路１６２は、命令メモリ１６１、切り替え回路１６５ａ，１６５ｂ、およびマイコンインタフェース１６８に接続されている。データ用ＲＡＭ１６７は、マイコンインタフェース１６８およびバイパス回路１６６に接続されている。このような構成の光ディスク記録再生装置の電源がオン状態になると、図１中の制御用マイコン１０からの要求によりデジタルサーボ処理回路１６が動作を始める。 FIG. 2 is a block diagram showing an internal configuration of the digital servo processing circuit 16 in FIG. The digital servo processing circuit 16 is constituted by a DSP. In the digital servo processing circuit 16, the arithmetic circuit 163 is connected to the arithmetic RAMs 164a and 164b via the switching circuits 165a and 165b and the bypass circuit 166. The arithmetic circuit 163 is connected to the decode circuit 162. The decode circuit 162 is connected to the instruction memory 161, the switching circuits 165a and 165b, and the microcomputer interface 168. The data RAM 167 is connected to the microcomputer interface 168 and the bypass circuit 166. When the power supply of the optical disc recording / reproducing apparatus having such a configuration is turned on, the digital servo processing circuit 16 starts operating in response to a request from the control microcomputer 10 in FIG.

先ず、デコード回路１６２から命令メモリ１６１に保存されている命令コードを取り出す。デコード回路１６２は、その取り出した命令コードを識別し、内容に応じて演算回路１６３へ指示を出す。この指示を受けた演算回路１６３は、演算用ＲＡＭ１６４ａおよび演算用ＲＡＭ１６４ｂから演算用のデータを取り出して演算を行った後、この演算結果をバイパス回路１６６を経て再び演算用ＲＡＭ１６４ａまたは演算用ＲＡＭ１６４ｂに格納する。 First, the instruction code stored in the instruction memory 161 is extracted from the decode circuit 162. The decode circuit 162 identifies the extracted instruction code and issues an instruction to the arithmetic circuit 163 according to the content. Receiving this instruction, the arithmetic circuit 163 takes out the arithmetic data from the arithmetic RAM 164a and the arithmetic RAM 164b, performs arithmetic, and then stores the arithmetic result in the arithmetic RAM 164a or the arithmetic RAM 164b again via the bypass circuit 166. To do.

これらの２つの演算用ＲＡＭ１６４ａ，１６４ｂはデュアルポート、即ち、アドレスポート、データポート、およびコントロールポートをそれぞれ２つ備えたＲＡＭであり、演算回路１６３が専用に使用する。また、演算回路１６３による演算は、演算用ＲＡＭ１６４ａのデータと演算用ＲＡＭ１６４ｂのデータとの間で行われる。 These two arithmetic RAMs 164a and 164b are dual ports, that is, RAMs each having two address ports, data ports, and control ports, and are used exclusively by the arithmetic circuit 163. The calculation by the calculation circuit 163 is performed between the data in the calculation RAM 164a and the data in the calculation RAM 164b.

切り替え回路１６５ａおよび切り替え回路１６５ｂは、演算回路１６３に入力されるデータをバイパス回路１６６と演算用ＲＡＭ１６４ａ，１６４ｂとで切り替える手段であり、デコード回路１６２の指示に従って動作する。データ用ＲＡＭ１６７は、デジタルサーボ処理回路１６の外部とのデータ移動を可能とするメモリであり、マイコンインタフェース１６８を通して行う。 The switching circuit 165a and the switching circuit 165b are means for switching data input to the arithmetic circuit 163 between the bypass circuit 166 and the arithmetic RAMs 164a and 164b, and operate according to instructions of the decode circuit 162. The data RAM 167 is a memory that enables data movement to the outside of the digital servo processing circuit 16, and is performed through the microcomputer interface 168.

バイパス回路１６６は、演算回路１６３の演算結果を転送する先を制御する回路であり、デジタルサーボ処理回路１６のパイプライン処理において、演算用ＲＡＭ１６４ａまたは演算用ＲＡＭ１６４ｂへの演算結果格納と、演算回路１６３へのデータ入力とが同一アドレスで発生した場合に、演算用ＲＡＭ１６４ａまたは演算用ＲＡＭ１６４ｂに代わってデータを供給する動作も行う。 The bypass circuit 166 is a circuit that controls a destination to which the calculation result of the calculation circuit 163 is transferred. In the pipeline processing of the digital servo processing circuit 16, the calculation result is stored in the calculation RAM 164a or the calculation RAM 164b, and the calculation circuit 163. When data input to the same occurs at the same address, an operation of supplying data in place of the arithmetic RAM 164a or the arithmetic RAM 164b is also performed.

マイコンインタフェース１６８は、制御用マイコン１０とデジタルサーボ処理回路１６との間の情報伝達手段であると共に、制御用マイコン１０からデータ用ＲＡＭ１６７へのアクセス手段を提供する。光ディスクもしくは光ディスク記録再生装置に依存した調整値のデータや調整テーブルのデータが予めＤＳＰのプログラムで保存されたものと異なる場合には、制御用マイコン１０がデータ用ＲＡＭ１６７に、それらのデータを書き込んだ後、ＤＳＰへ通知することで更新処理を行う。 The microcomputer interface 168 is an information transmission means between the control microcomputer 10 and the digital servo processing circuit 16 and provides an access means from the control microcomputer 10 to the data RAM 167. When the adjustment value data and adjustment table data depending on the optical disk or the optical disk recording / reproducing apparatus are different from those stored in advance by the DSP program, the control microcomputer 10 writes the data in the data RAM 167. Thereafter, update processing is performed by notifying the DSP.

ＤＳＰで動作するプログラムは、電源オンの直後、ＤＳＰ自体の設定を行う命令から処理が開始される。その中には、サンプリング周波数の設定を行う命令や、割り込み信号に対応した開始アドレス設定、また、演算に必要な係数群を演算用ＲＡＭ１６４ｂに設定する等の命令が含まれる。サンプリング周波数の設定は、デコード回路１６２に含まれる動作制御回路（図示しない）に対して一定値を設定することで行う。この動作制御回路は、ＤＳＰのクロック毎にカウント動作を行い、設定値に一致した時点で割り込み信号を発生する。 A program running on the DSP starts processing from an instruction for setting the DSP itself immediately after the power is turned on. These include instructions for setting the sampling frequency, setting a start address corresponding to the interrupt signal, and setting a coefficient group necessary for calculation in the calculation RAM 164b. The sampling frequency is set by setting a constant value for an operation control circuit (not shown) included in the decoding circuit 162. This operation control circuit performs a count operation for every clock of the DSP and generates an interrupt signal when it matches the set value.

デコード回路１６２は、その割り込み信号に同期して予めＤＳＰソフトウエアによって設定されているアドレス値を持って命令メモリ１６１にアクセスする。これにより、特定のインストラクション処理を開始することが可能となる。このように所定時間経過を知らせる信号（割り込み信号）を生成し、割り込みという形で知らせることで、一定時間間隔での処理を行っている。 The decode circuit 162 accesses the instruction memory 161 with an address value set in advance by the DSP software in synchronization with the interrupt signal. This makes it possible to start a specific instruction process. In this way, a signal (interrupt signal) for notifying the elapse of a predetermined time is generated and notified in the form of an interrupt, whereby processing is performed at regular time intervals.

ディスクサーボ動作中は、先ず、前記割り込み信号が発生すると同時に、ＲＦ処理回路５より出力されるフォーカスエラー信号およびトラッキングエラー信号と、信号処理回路７で生成されるディスク回転エラー信号とを、バイパス回路１６６経由でデータ用ＲＡＭ１６７に取り込む。これらのエラー信号は、光ディスク１や光ピックアップ２などの状態により時々刻々と変化する信号である。ＤＳＰのソフトウエアでは、これらのエラー信号を小さくするように各工程を順次処理する。 During the disk servo operation, first, at the same time that the interrupt signal is generated, the focus error signal and tracking error signal output from the RF processing circuit 5 and the disk rotation error signal generated by the signal processing circuit 7 are bypassed. The data is loaded into the data RAM 167 via 166. These error signals are signals that change from moment to moment depending on the state of the optical disc 1 or the optical pickup 2. The DSP software sequentially processes each process so as to reduce these error signals.

この処理は、取り込んだエラー信号に対してオフセット除去、ゲイン調整等の工程を経て正規化し、その後、フィルタリング、イコライジング、サーボゲイン調整等の工程を経て制御信号を生成し、ＰＷＭ信号生成回路９へ送る工程で完了する。これらの動作をサンプリング周期毎に行うことで、光ディスク１に対して安定した再生動作や記録動作などを実現している。 In this process, the error signal taken in is normalized through steps such as offset removal and gain adjustment, and then a control signal is generated through steps such as filtering, equalizing, servo gain adjustment, and the like to the PWM signal generation circuit 9. Complete in the sending process. By performing these operations for each sampling period, a stable reproduction operation and recording operation for the optical disc 1 are realized.

次に、ＤＳＰにおける演算処理について説明する。ＤＳＰの処理では、オフセット値、ゲイン値、フィルタ係数、イコライザ係数などを使用した各種演算処理が行われる。これらの値は、ＤＳＰのプログラムによる初期設定により、全て演算用ＲＡＭ１６４ｂに保存されている。演算を行う際には、先ず、入力データ（各種エラー信号）をデータ用ＲＡＭ１６７から演算用ＲＡＭ１６４ａに移動させる。その後、演算命令によって、これら演算用ＲＡＭ１６４ａと演算用ＲＡＭ１６４ｂとの数値をそれぞれ１つずつ同時に取り出して演算し、その演算結果を演算用ＲＡＭ１６４ａに保存する。 Next, arithmetic processing in the DSP will be described. In the DSP process, various arithmetic processes using an offset value, a gain value, a filter coefficient, an equalizer coefficient, and the like are performed. These values are all stored in the operation RAM 164b by the initial setting by the DSP program. When performing an operation, first, input data (various error signals) is moved from the data RAM 167 to the operation RAM 164a. Thereafter, according to a calculation instruction, the numerical values of the calculation RAM 164a and the calculation RAM 164b are respectively extracted and calculated one by one, and the calculation result is stored in the calculation RAM 164a.

その後は、デコード回路１６２の指示に従って２つの演算用ＲＡＭ１６４ａ，１６４ｂと演算回路１６３間での演算処理を繰り返して出力制御信号を生成する。デジタルフィルタ処理など、１サンプリング以上前に処理されたデータを使用する場合は、そのデータを演算用ＲＡＭ１６４ａまたは演算用ＲＡＭ１６４ｂの空き領域に保存することで対応する。前記生成された出力制御信号は、バイパス回路１６６を経由して、図示しない外部出力制御回路からＰＷＭ信号生成回路９へと出力される。 Thereafter, according to the instruction of the decoding circuit 162, the arithmetic processing between the two arithmetic RAMs 164a and 164b and the arithmetic circuit 163 is repeated to generate an output control signal. When using data processed one sampling or more before, such as digital filter processing, the data is stored in an empty area of the arithmetic RAM 164a or the arithmetic RAM 164b. The generated output control signal is output from the external output control circuit (not shown) to the PWM signal generation circuit 9 via the bypass circuit 166.

例えば、演算用ＲＡＭ１６４ａへの読み出しおよび書き込みアクセスが、同じアドレスに対して同時に発生すると、演算用ＲＡＭ１６４ａから読み出されるデータは保証されないため、バイパス回路１６６が書き込み用に保持しているデータを、演算回路１６３へも供給することで、命令２が影響を受けることなく実行される。前記アクセスが同じアドレスに対して同時に発生するタイミングとは、例えば、図５における命令１の保存ステージ３ｄと、命令２の実行ステージ３ｅとに該当するタイミングのことを言う。 For example, if read and write accesses to the arithmetic RAM 164a occur simultaneously with respect to the same address, the data read from the arithmetic RAM 164a is not guaranteed, so the data held by the bypass circuit 166 for writing is changed to the arithmetic circuit. By supplying also to 163, the instruction 2 is executed without being affected. The timing at which the access occurs simultaneously with respect to the same address means, for example, the timing corresponding to the storage stage 3d of the instruction 1 and the execution stage 3e of the instruction 2 in FIG.

データ切り替え指示は、デコード回路１６２が切り替え回路１６５ａに対して行う。これによって、読み出しデータが保証されることとなり、演算処理効率を高めることができる。演算量が多く、演算用ＲＡＭ１６４ａおよび演算用ＲＡＭ１６４ｂで容量不足が発生する場合には、データ移動の命令を組み込むことによってデータ用ＲＡＭ１６７を一時退避の目的で使用することもできる。この場合、演算処理効率が低下するが、このような処理を行ってもサンプリング周期内に出力制御信号の生成が可能であれば、何ら問題ない。 The data switching instruction is given to the switching circuit 165a by the decoding circuit 162. As a result, read data is guaranteed, and the processing efficiency can be improved. When there is a large amount of calculation and capacity shortage occurs in the operation RAM 164a and the operation RAM 164b, the data RAM 167 can be used for the purpose of temporary saving by incorporating a data movement instruction. In this case, the arithmetic processing efficiency is lowered, but there is no problem as long as the output control signal can be generated within the sampling period even if such processing is performed.

以上のように本実施形態によれば、デジタルサーボ処理回路１６は、デジタル信号で処理するＤＳＰで構成され、数値演算を行う演算回路１６３と、この演算回路１６３に接続された演算用ＲＡＭ１６４ａ，１６４ｂとを備え、演算回路１６３へ入力されるデータおよび演算回路１６３から出力されるデータの生成は、全て演算用ＲＡＭ１６４ａ，１６４ｂに対するアクセスにより行うので、サンプリング周波数が高くなって演算処理効率が向上し、この結果、ディスクサーボ制御の精度が向上する。 As described above, according to the present embodiment, the digital servo processing circuit 16 is configured by a DSP that performs processing using digital signals, and the arithmetic circuit 163 that performs numerical operations, and the arithmetic RAMs 164a and 164b connected to the arithmetic circuit 163. The generation of the data input to the arithmetic circuit 163 and the data output from the arithmetic circuit 163 is all performed by accessing the arithmetic RAMs 164a and 164b, so that the sampling frequency is increased and the arithmetic processing efficiency is improved. As a result, the accuracy of disk servo control is improved.

本発明の一実施形態に係る光ディスク記録再生装置の構成を示すブロック図である。It is a block diagram which shows the structure of the optical disk recording / reproducing apparatus which concerns on one Embodiment of this invention. 図１中のデジタルサーボ処理回路を構成するＤＳＰの内部構成を示すブロック図である。It is a block diagram which shows the internal structure of DSP which comprises the digital servo processing circuit in FIG. 従来の光ディスク記録再生装置の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional optical disk recording / reproducing apparatus. 図３中のデジタルサーボ処理回路を構成するＤＳＰの内部構成を示すブロック図である。FIG. 4 is a block diagram showing an internal configuration of a DSP constituting the digital servo processing circuit in FIG. 3. 図４に示すデジタルサーボ処理回路を構成するＤＳＰにおいてパイプラインと呼ばれる時系列処理を示す命令イメージ図である。FIG. 5 is an instruction image diagram showing time-series processing called a pipeline in the DSP constituting the digital servo processing circuit shown in FIG. 4.

符号の説明Explanation of symbols

１光ディスク
２光ピックアップ
２ａ対物レンズ
７信号処理回路
１６デジタルサーボ処理回路
１６３演算回路
１６４ａ，１６４ｂ演算用ＲＡＭ
１６６バイパス回路
１６７データ用ＲＡＭ DESCRIPTION OF SYMBOLS 1 Optical disk 2 Optical pick-up 2a Objective lens 7 Signal processing circuit 16 Digital servo processing circuit 163 Arithmetic circuit 164a, 164b Arithmetic RAM
166 Bypass circuit 167 Data RAM

Claims

光ディスクに対して光学的に情報を書き込んだり、光ディスクに記録された情報を光学的に読み出したりする光ピックアップと、この光ピックアップに対してトラッキングサーボおよびフォーカスサーボを行うサーボ処理回路とを備えた光ディスク記録再生装置において、
前記サーボ処理回路は、１つの命令を複数の処理に分割して実行するパイプライン方式を採用し、デジタル信号で処理するデジタル・シグナル・プロセッサで構成され、数値演算を行う演算回路と、この演算回路が演算する際に必要なデータを格納する演算用ＲＡＭとを備えるとともに、
前記演算回路の入力端子は２系統あり、前記演算回路に接続される前記演算用ＲＡＭは前記演算回路の２系統の入力端子にそれぞれ対応して互いに独立した２個のＲＡＭで構成し、
前記演算用ＲＡＭの同一アドレスに対して、同じタイミングでデータ読み出しおよび書き込みが発生した場合に、書き込み用に保持しているデータを前記演算回路へも供給を行うバイパス回路を有する
ことを特徴とする光ディスク記録再生装置。 Optical disc provided with an optical pickup for optically writing information to the optical disc and optically reading information recorded on the optical disc, and a servo processing circuit for performing tracking servo and focus servo on the optical pickup In the recording / reproducing apparatus,
The servo processing circuit employs a pipeline system that divides and executes one instruction into a plurality of processes, and is composed of a digital signal processor that processes with a digital signal. Rutotomoni a calculation RAM for storing data required when the circuit is operational,
The arithmetic circuit has two input terminals, and the arithmetic RAM connected to the arithmetic circuit is composed of two independent RAMs corresponding to the two input terminals of the arithmetic circuit, respectively.
A bypass circuit for supplying data held for writing to the arithmetic circuit when data reading and writing occur at the same timing with respect to the same address of the arithmetic RAM; An optical disc recording / reproducing apparatus characterized by the above.

光源からのレーザビームを光ディスクに合焦し、この合焦点が光ディスクに設けられたトラックを追従する対物レンズを有し、光ディスクに対して光学的に情報を書き込んだり、光ディスクに記録された情報を光学的に読み出したりする光ピックアップと、前記対物レンズを通して入力されるレーザビームによる光ディスクからの反射光に対応する電流信号を電圧信号に変換して所定の信号処理を行う信号処理回路と、この信号処理回路によって処理された信号を使用して前記光ピックアップに対してトラッキングサーボおよびフォーカスサーボを行うサーボ処理回路とを備えた光ディスク記録再生装置において、
前記サーボ処理回路は、１つの命令を複数の処理に分割して実行するパイプライン方式を採用し、デジタル信号で処理するデジタル・シグナル・プロセッサで構成され、数値演算を行う演算回路と、この演算回路に接続された演算用ＲＡＭとを備え、
前記演算回路へ入力されるデータおよび前記演算回路から出力されるデータの生成は、全て前記演算用ＲＡＭに対するアクセスにより行い、
前記演算回路の入力端子は２系統あり、前記演算回路に接続される前記演算用ＲＡＭは前記演算回路の２系統の入力端子にそれぞれ対応して互いに独立した２個のＲＡＭで構成し、
前記演算用ＲＡＭの同一アドレスに対して、同じタイミングでデータ読み出しおよび書き込みが発生した場合に、書き込み用に保持しているデータを前記演算回路へも供給を行うバイパス回路を有する
ことを特徴とする光ディスク記録再生装置。 The laser beam from the light source is focused on the optical disc, and this focal point has an objective lens that follows the track provided on the optical disc, and information is optically written to the optical disc, or information recorded on the optical disc is recorded. An optical pickup that reads optically, a signal processing circuit that converts a current signal corresponding to reflected light from the optical disk by a laser beam input through the objective lens into a voltage signal, and performs predetermined signal processing, and this signal In an optical disc recording / reproducing apparatus including a servo processing circuit that performs tracking servo and focus servo on the optical pickup using a signal processed by a processing circuit,
The servo processing circuit employs a pipeline system that divides and executes a single instruction into a plurality of processes, and is composed of a digital signal processor that processes digital signals. An arithmetic RAM connected to the circuit,
Generation of the data output from the data and the arithmetic circuit are input to the arithmetic circuit, have rows by the access to all the arithmetic RAM,
The arithmetic circuit has two input terminals, and the arithmetic RAM connected to the arithmetic circuit is composed of two independent RAMs corresponding to the two input terminals of the arithmetic circuit, respectively.
A bypass circuit for supplying data held for writing to the arithmetic circuit when data is read and written to the same address in the arithmetic RAM at the same timing; An optical disc recording / reproducing apparatus characterized by the above.

前記演算用ＲＡＭはデュアルポートを備えたことを特徴とする請求項１または請求項２に記載の光ディスク記録再生装置。 The optical disk recording / reproducing apparatus according to claim 1, wherein the arithmetic RAM has a dual port.

前記演算回路の出力端子は１系統であり、前記演算回路の出力端子は互いに独立した２個の演算用ＲＡＭの入力端子にそれぞれ接続されていることを特徴とする請求項１から請求項３の何れかに記載の光ディスク記録再生装置。 4. The output terminal of the arithmetic circuit is one system, and the output terminal of the arithmetic circuit is connected to the input terminals of two arithmetic RAMs independent of each other . The optical disc recording / reproducing apparatus according to any one of the above.

前記光ピックアップに対してフォーカス制御を行う場合、互いに独立した一方の前記演算用ＲＡＭには、前記信号処理回路によって処理された入力信号と前記演算回路からの演算結果を格納し、他方の前記演算用ＲＡＭには、フォーカス制御信号の生成までの複数の演算用係数を格納することを特徴とする請求項１から請求項４の何れかに記載の光ディスク記録再生装置。 When focus control is performed on the optical pickup, one of the independent operation RAMs stores the input signal processed by the signal processing circuit and the operation result from the operation circuit, and the other operation RAM. 5. The optical disk recording / reproducing apparatus according to claim 1, wherein a plurality of calculation coefficients up to generation of a focus control signal are stored in the RAM for use .

前記演算回路に接続される演算用ＲＡＭとは別に、前記サーボ処理回路の外部からのアクセスを可能にしたデータ用ＲＡＭを設けたことを特徴とする請求項１から請求項５の何れかに記載の光ディスク記録再生装置。 Apart from the arithmetic RAM connected to said arithmetic circuit, according to any one of claims 1 to 5, characterized in that a data RAM that enables access from the outside of the servo processing circuit Optical disc recording / reproducing apparatus.

フォーカス制御信号の生成やその他の制御信号の生成の演算に必要とするデータ量が前記演算回路に接続される前記演算用ＲＡＭの容量を越える場合は、前記データ用メモリにその一部を格納し、必要に応じて前記演算用ＲＡＭへデータを移動して利用することを特徴とする請求項６に記載の光ディスク記録再生装置。 If the amount of data required for calculation of focus control signal generation and other control signal generation exceeds the capacity of the arithmetic RAM connected to the arithmetic circuit, a part of the data is stored in the data memory. 7. The optical disc recording / reproducing apparatus according to claim 6 , wherein the data is moved to the arithmetic RAM for use as necessary .