JP3943326B2 - 不要輻射解析方法および不要輻射解析装置 - Google Patents
不要輻射解析方法および不要輻射解析装置 Download PDFInfo
- Publication number
- JP3943326B2 JP3943326B2 JP2000359630A JP2000359630A JP3943326B2 JP 3943326 B2 JP3943326 B2 JP 3943326B2 JP 2000359630 A JP2000359630 A JP 2000359630A JP 2000359630 A JP2000359630 A JP 2000359630A JP 3943326 B2 JP3943326 B2 JP 3943326B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- power supply
- current
- analysis
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、不要輻射(EMI:Electromagnetic Interference)解析方法および不要輻射解析装置に係り、特に、大規模でかつ高速駆動のLSI(大規模半導体集積回路)に対して高速かつ高精度のEMI解析を行い、電磁輻射を解析する方法に関する。
【0002】
【従来の技術】
LSIは、コンピュータはもちろんのこと、携帯電話等の通信機器、一般家庭製品や玩具、自動車まで利用範囲が拡大している。しかし、その一方で、これらの製品から生じる不要輻射がテレビ・ラジオ等の受信装置の電波障害や他システムの誤動作の原因として問題になっている。これらの問題に対して、フィルタリングやシールディングといった製品全体としての対策も施されているが、部品点数増大・コスト増大・製品上対策の難しさ等の観点より、LSIパッケージとしてのノイズ抑制が強く要請されている。
【0003】
このような状況下、各製品においてLSIはキーデバイスとして位置付けられおり、製品の競争力確保のために、LSIの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求に答えるためにはLSI設計の自動化が必須であり、現状の設計自動化技術導入の条件として同期設計を採用する必要が高まっている。基準クロックに同期して全回路が動作し、大規模かつ高速駆動のLSIの場合には、その瞬時電流は非常に大きくなってしまうことになり、不要輻射の増大を引起すことになる。
【0004】
本発明は、LSIの大規模化・高速化を維持しつつも不要輻射を低減するために不可欠であるEMI評価が可能なEMI解析手法に関するものである。
LSIが他へ被害を与えるノイズを大別すると、放射ノイズと伝導ノイズがある。LSIからの直接的な放射ノイズとしてLSIの内部配線から放射されるノイズもあるが、内部配線はアンテナとしては大きくない。もちろん、LSIの動作周波数向上に伴い、LSIから直接的に放射されるノイズが将来的に問題となるとは思われるが、現時点においてはLSI内部の放射ノイズは問題になるレベルではない。
【0005】
これに対して、伝導のノイズは、LSI内のワイヤ、リードフレーム、パッケージやプリント基板上配線など直接的な接続を通じてプリント基板上の他のデバイスへ影響を与えるとともに、これらの接続経路を発信源すなわちアンテナとしてノイズを放射する。この接続経路よりなるアンテナはLSI内部の配線と比べると非常に大きく、不要輻射を考える上で支配的な要素である。
【0006】
LSIからの伝導ノイズの経路として、電源と信号があるが、近傍の電磁界を考える場合、電源の電流の変化が電源線をアンテナとして輻射されるノイズが支配的であると考えられる。
また、信号においては信号の変化時に生じるリンギング・オーバーシュートが問題となる場合もあるが、LSI内部電源レベルの変動が信号波形として伝導することが問題となる場合が多い。電源・信号どちらの経路を伝導し放射されるノイズも、電源電流の変化と強く相関があると考えられる。
そしてこの電源に加え、パッケージも問題となることが多い。
また、近年LSIにおけるEMIノイズが重要な問題となってきたため、IEC(国際電機標準委員会)においてLSIのEMIノイズについて実測方法の標準化がなされようとしており、マグネティックプローブ法やVDE法といった解析方法が提案されている。
【0007】
これにより、LSIベンダは同一の土俵に乗り、顧客に自社のLSIのEMIノイズ性能をアピールすることができ、また顧客もEMIノイズの観点での絶対的なLSIの比較が出来るようになる。また、この標準実測方法が普及すれば、おのずとLSIのEMIノイズ基準が確定していくものと思われる。
【0008】
しかしながら、従来は測定系(測定装置および測定するためのプリント基板)の考慮がなされていなかったため、LSIの開発段階において、前記の基準を満たしているかどうかを判断することが出来なかった。
【0009】
簡単なインバータ回路を用いてCMOS回路の電源電流を説明する。インバータ回路への入力電圧が変化する場合に、CMOS回路の主な電源電流である負荷容量充放電電流が流れる。そして、これに加え貫通電流が加算して流れることになる。このようなCMOS回路を設計するにあたり、自動設計ツールを用いる上での制約により同期化しているが、同期化したことによりLSI全体の回路が同時に動作するため、基準クロックに同期して電源のピーク電流が発生する。しかも、高速化、すなわち周期を短縮するためには、短時間に充放電できるようにトランジスタを大きくするが、その結果としてピーク電流が増大する。当然、LSIが大規模化することによってもLSI全体の電源電流は増大する。このようにして、電源のピーク電流が増大し、電源電流が急峻な変化をするようになってきているが、この急峻な変化が高調波成分を増大させてしまい、不要輻射の増大を招いている。
【0010】
不要輻射の主要因とも言える電源電流の変化について高精度のシミュレーションを行うことが、LSIにおける不要輻射の評価として有効であると考えられる。
ところで従来は、以下に示すようにトランジスタレベルで電流解析を行う電流シミュレーション手法が用いられていた。
【0011】
図46は、トランジスタレベルの電流解析手法を用いた従来のEMI解析方法の処理フローを示した図である。この方法では、解析対象となるLSIのレイアウト情報から、レイアウトパラメータ抽出(以下、LPEとする)処理を行い、スイッチレベルネットリストについて回路シミュレーション、電流源モデリング処理、電源配線LPE処理、過渡解析シミュレーション、FFT処理の各ステップを行うように構成されている。
【0012】
以下、各ステップについて図46を参照しながら説明する。
ステップ4603ではEMI解析対象となる半導体集積回路のレイアウトデータ4601と、トランジスタ素子や各種配線寄生素子(抵抗、容量等)、各素子のパラメータ値、及びそれら抽出結果の出力形式を定義したLPEルール4602が入力され、そのLPEルール4602に基づきレイアウトデータ4601における各素子のパラメータを算出し、ネットリスト4604が生成される。尚、本ステップでは電源(及びグランド)配線の寄生素子については、抽出対象にしない。
【0013】
ステップ4606では前記ステップ4603より生成されたネットリスト4604と解析対象回路において所望の論理的動作を再現させるためのテストパターン4605が入力され、内部回路の動作状態に応じた負荷容量充放電電流や貫通電流等を算出し、各トランジスタ毎の電流波形情報4607が生成される。尚、本ステップの最初の処理では電源(及びグランド)電位を変動の無い理想電位と仮定して処理を行う。
【0014】
ステップ4608では前記ステップ4606より生成されたトランジスタ毎の電流波形情報4607が入力され、それぞれを以降のステップ4612で適用できる形式にモデリングし、電流源素子モデル情報4609が生成される。尚、以降のステップ4612の処理負荷軽減のためにも、複数個のトランジスタで構成される機能回路ブロック毎に電流源素子としてモデリングする手法が一般的である。
【0015】
ステップ4610は前記ステップ4603に対して、抽出対象がEMI解析対象となるトランジスタ素子や各種配線寄生素子から、電源及びグランド配線の寄生素子(抵抗、デカップリング容量等)に代わる点が異なるのみであるため説明を省略する。尚、本ステップにより電源(及びグランド)配線ネットリスト4611が生成される。
【0016】
ステップ4612では前記ステップ4608より生成された電流源素子モデル情報4609と前記ステップ4610より生成された電源(及びグランド)配線ネットリスト4611とワイヤやリードフレームのインピーダンス(抵抗、容量、インダクタンス)4616が入力され、SPICEに代表される過渡解析シミュレータを使用した解析により、解析対象回路の電源電圧変動を算出した電源電圧降下結果4617が生成される。
【0017】
この後、前記ステップ4606の再処理を行う。その際に、前記ステップ4606の最初の処理では電源(及びグランド)電位を変動の無い理想電位と仮定したのに対して、ここでは前記ステップ4612より生成された電源電圧降下結果4617が入力され、電源電圧変動を考慮に入れた各トランジスタ毎の電流波形情報4607が再度生成される。同様に前記ステップ4608、4612の再処理が行われる。
【0018】
この前記ステップ4606、4608、4612のループ処理を複数回繰り返すことで、電源電圧変動をより高精度に再現させた電流波形結果4613が生成される。
ステップ4614では前記ステップ4612より生成された電流波形結果4613が入力され、高速フーリエ変換(以下、FFTとする)を施すことにより、周波数スペクトラム解析を行なうことが可能となり、EMI解析結果4615を得ることが出来る。
【0019】
この従来例では、LPE処理4603、電源配線LPE処理4610及び電流源モデリング処理4608の合わせ込みによって検証精度は大きく左右するものの、一定レベルの解析精度が期待できる。しかし、このようなトランジスタレベルの電流解析にはSPICEに代表される過渡解析シミュレータを使用するため、EMI解析対象回路規模に制限があり処理時間も長大となる。半導体集積回路の大規模化が進んでいる近年、トランジスタレベルよりも抽象度が高く、高速解析が可能なEMI解析方法の確立が望まれている。
【0020】
そこで、高速化の可能なEMI電流解析方法として、ゲートレベルのEMI電流解析方法が提案されている。たとえばその1つとして、アイ・エス・ピー・デー&99第16ページ乃至第21ページ(EMI−NOISE ANALYSIS UNDER ASIC DESIGNS ENVIRONMENT’ISPD&99)に掲載されたエイシック(ASIC)デザイン環境におけるEMI−ノイズ解析がある。この技術では、テストベクタを用いたゲートレベルシミュレーション結果からイベントを取得、電流波形推定を行いFFTを行って周波数解析を行うようにしている。すなわち、図47に示すようにベリログネットリスト(Verilog Netlist)4701と、テストベクタ4702とから論理シミュレーション4703を行い、これによって算出されたイベントデータ4704と、トグル時の波形情報4706とから、波形推定ステップ4705を実行し、この波形推定ステップから得られた推定電流波形4707を、FFT処理し周波数特性を得るようにしている。この方法では従来のトランジスタレベルのEMI解析に比べて、高速化をはかることができる。
【0021】
しかしながら一般的には論理シミュレータにおいては電源・グランドを変動の無い理想電位として扱うため、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を電源電流計算に反映することができない。もし、デカップリングの影響を考慮するならば、抵抗、容量、インダクタンスといった寄生素子を含む電源及びグランドのネットワークと論理シミュレーションにより求めた各素子の電流値を過渡解析する必要があり、処理に要する時間が激増する。
【0022】
しかも、チップの大規模化と素子数の増加により電源線のネットワークが大規模化しており、処理時間増大は不要輻射解析上大きな障害となりつつある。処理時間短縮のため、これら電源線の抵抗・容量に対するリダクション手段も提案もされているが、電源線が格子構造となるようなゲートアレイに限定される。
【0023】
また、電源電流値をFFTすることでEMI解析したとしても、FFT特性を設計者が判断するものとなっている。この手段では原因個所の特定に非常に時間がかかってしまうか、または不可能であり、また解析情報として、それを直接修正に反映させるものとしては、不充分であるという問題もある。
【0024】
また、パッケージや測定系についても、インダクタンスを含むため、処理時間増大を招き、不要輻射解析上無視し得ない問題となっている。
【0025】
このように、従来のLSIの不要輻射解析方法は、電源及びグランドひいては測定系の抵抗、容量、インダクタンスの考慮と高速処理の両立という観点、不要輻射解析結果の設計への迅速な反映という観点において十分とは言えないものであった。
【0026】
【発明が解決しようとする課題】
このように、トランジスタレベルの電流解析手法を用いた従来例では、一定レベルの解析精度が期待できるものの、トランジスタレベルの電流解析にはSPICEに代表される過渡解析シミュレータを使用するため、解析対象回路規模に制限があり処理時間も長大となる。半導体集積回路の大規模化が進んでいる近年、トランジスタレベルよりも抽象度が高く、高速解析が可能であるゲートレベルの電流解析手法を利用したEMI解析方法の確立が望まれる。
【0027】
一方、ゲートレベル電流解析手法も提案されているが、電源及びグランド、さらには測定系を変動の無い理想電位で扱えばデカップリング効果を考慮できず、またデカップリングを考慮するために寄生素子を含む電源及びグランドネットワークを過渡解析すれば解析時間が増大するという問題があった。
特にこの測定装置および測定するためのプリント基板を含めた測定系の問題は、従来は考慮がなされていなかったため、LSIの開発段階において、前記の基準を満たしているかどうかを判断することが出来ないという問題があった。
【0028】
また、EMI解析したとしても、その主たる原因がどの回路にあるのかが不明であり、EMI改善のためにどの回路を修正することが有効であるのかが分からないという問題もある。
【0029】
そこで、高速解析しつつも、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を電源電流計算に反映することで、シミュレーション上においてLSIの不要輻射を現実的な時間で評価することのできる不要輻射解析方法および装置を提供すべく、本発明者らは、周波数帯毎に、FFT解析離散幅を割り当て、モデル化する工程と、前記モデル化する工程によって算出された電流変化情報を高速フーリエ変換処理する工程とを含む不要輻射解析方法を提案している(特許願2000−63783)。
また、ディジタルシミュレーションにおける論理変化ごとの推定電流波形を、底辺をトランジション時間の関数で表現した三角波とし、高速処理を図る方法も提案されている(特願平11−196190)。
この方法では、デカップリング容量のFFT結果への影響を表現することができず、表現するとすれば、三角形の底辺を広げるしかないため、それでは正確に表現することができず、その効果を出すことができないという問題があった。
【0030】
また、ディジタルシミュレーションに同期してアナログ部の解析を行うミックスシミュレーション方式も提案されている(特願平4−54215)。
この方法ではアナログ部への反映を考慮しているが、電源ネットリストの影響を考慮していないためEMIノイズ解析という観点からは正確さにかけるという問題があった。
また、同期計算であるため、ディジタル部の論理変化に伴う電流変化は本来論理変化以前から発生しているにもかかわらず、論理変化以降に電流を計算する必要があり、正確に電源電流を反映することができないという問題があった。
また、前述したように、LSIチップの回路情報のみならず、パッケージに起因するEMIも無視することができない程度に大きく、さらには測定系によるEMIを考慮しないと実測値と異なるという問題があった。
本発明は前記実情に鑑みてなされたもので、高速解析しつつも、電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を電源電流計算に反映することで、シミュレーション上においてLSIの不要輻射を現実的な時間で評価することのできる不要輻射解析方法および装置を提供することを目的とする。
【0031】
【課題を解決するための手段】
本発明の第1では、LSIの不要輻射量を解析する方法において、当該LSIチップの回路情報から電源電流に流れる等価電源電流情報を算出する工程と、前記LSIチップに電流を供給する電源の電源情報および前記LSIチップの特性を測定する測定系のもつ測定系情報を解析制御情報として考慮し、前記回路情報に前記解析制御情報を反省させた総合情報を等価回路として見積もる見積もり工程と、前記見積もり工程で見積もられた総合情報に従い、解析を実行する総合情報解析工程とを含むことを特徴とする。
【0032】
上記構成によれば、電源、パッケージに起因する不要輻射を、高速かつ少メモリで高精度に解析し、また測定系をモデル化することで、標準化されようとしている測定装置を用いたLSIの測定結果と、相関を取ることが可能となる。
【0033】
本発明は、上記不要輻射解析方法において、前記見積もり工程は、前記回路情報に前記解析制御情報を付加して総インピーダンスを算出し、これを総合情報として総合情報解析工程に出力する工程であることを特徴とする。
【0035】
本発明は、上記不要輻射解析方法において、前記解析制御情報は、前記LSIチップに電流を供給する電源の電源情報と、前記LSIチップのパッケージのもつパッケージ情報と、前記LSIチップの特性を測定する測定系のもつ測定系情報とを含むことを特徴とする。
【0036】
本発明は、上記不要輻射解析方法において、前記総合情報解析工程は、前記総合情報に前記等価電源電流情報を付加してシミュレーションするシミュレーション工程であることを特徴とする。
【0037】
本発明は、上記不要輻射解析方法において、前記総合情報解析工程は、前記総合情報を反映して前記等価電源電流情報を補正した補正等価電源電流情報を求める工程とその周波数スペクトルを計算する周波数スペクトル計算工程を含むことを特徴とする。
【0038】
本発明は、上記不要輻射解析方法において、前記等価電源電流情報算出工程は、周波数スペクトルを計算する周波数スペクトル計算工程を含むことを特徴とする。
【0039】
本発明は、上記不要輻射解析方法において、前記総合情報解析工程は、前記総合情報から前記等価電源電流情報を補正すべき補正関数を求め、前記等価電源電流情報をこの補正関数で演算する工程であることを特徴とする。
【0040】
本発明は、上記不要輻射解析方法において、前記等価電源電流情報算出工程は、信号変化の発生時に生成され、発生対象である前記LSIチップの各セルのインスタンス名、その信号名、発生時刻、遷移情報を含む各イベント情報と、前記見積もり工程で見積もられた前記総合情報を考慮して瞬間的な電流量を算出する工程と、前記瞬間的な電流量をあらかじめ決定された規則に従ってモデル化するモデル化工程とを含むことを特徴とする。
【0041】
本発明は、上記不要輻射解析方法において、前記モデル化工程は、将棋型の電流波形を累積する工程であることを特徴とする。
【0042】
本発明は、上記不要輻射解析方法において、前記シミュレーション工程は、等価電源電流情報算出工程と同期する工程を含むことを特徴とする。
【0043】
本発明は、上記不要輻射解析方法において、前記シミュレーション工程は、等価電源電流情報への情報追加タイミングに同期して繰り返し実行する工程を含むことを特徴とする。
【0044】
本発明は、上記不要輻射解析方法において、前記シミュレーション工程は、等価電源電流情報をあらかじめ定めた間隔で読み込む工程を含むことを特徴とする。
【0045】
本発明は、上記不要輻射解析方法において、前記周波数スペクトル計算工程は、補正等価電源電流情報をあらかじめ定めた間隔で畳み込む畳込み工程を含むことを特徴とする。
【0046】
本発明は、上記不要輻射解析方法において、前記畳込み工程は、あらかじめ定めた間隔ごとの補正等価電源電流情報を時系列で平均化もしくは最大化することを特徴とする。
【0047】
本発明は、上記不要輻射解析方法において、前記等価電源電流情報算出工程は、あらかじめ算出された前記回路情報の各部分の等価電源電流情報であるライブラリ情報の累積を計算するライブラリ累積工程であることを特徴とする。
【0048】
本発明は、上記不要輻射解析方法において、前記ライブラリ情報は、前記回路情報の各部分の入力信号情報もしくは出力信号情報もしくは出力容量のいずれかの関数もしくはテーブルであることを特徴とする。
【0049】
本発明は、上記不要輻射解析方法において、前記ライブラリ情報は前記回路情報をクロックに同期するクロック同期部とクロックに同期しないクロック非同期部に1つ以上分割した部分の情報であることを特徴とする。
【0050】
本発明は、上記不要輻射解析方法において、前記クロック同期部はフリップフロップもしくはクロックバッファもしくは同期メモリであることを特徴とする。
【0051】
本発明は、上記不要輻射解析方法において、前記ライブラリ累積工程は前記回路情報より回路情報のどの部分がライブラリに対応しているかを類推する工程を含むことを特徴とする。
【0052】
本発明は、上記不要輻射解析方法において、前記等価電源電流情報算出工程は、前記回路情報の部分回路情報に基づき、高速な等価電源電流情報算出方法と高精度な等価電源電流情報算出方法を選択する算出方法決定工程を含むことを特徴とする。
【0053】
本発明は、上記不要輻射解析方法において、前記等価電源電流情報算出工程は、既に解析された等価電源電流情報との前記回路情報の差分に基づき前記差分のみの電源電流情報を算出する差分電源電流算出工程を含むことを特徴とする。
【0054】
本発明は、上記不要輻射解析方法において、更に前記総合情報解析工程で得られた結果を解析情報として表示する解析情報表示工程とを具備したことを特徴とする。
【0055】
本発明は、上記不要輻射解析方法において、更に前記総合情報解析工程で得られた結果に基づいて、不要輻射を低減するように回路情報を最適化する最適化工程とを含むことを特徴とする。
【0056】
本発明は、上記不要輻射解析方法において、更に前記最適化工程で得られた回路情報を最適化情報として表示する最適化情報表示工程とを含むことを特徴とする。
【0057】
本発明は、LSIの不要輻射量を解析する不要輻射解析装置であって、当該LSIチップの回路情報から電源電流に流れる等価電源電流情報を算出する等価電源電流情報算出手段と、前記LSIチップに電流を供給する電源の電源情報および前記LSIチップの特性を測定する測定系のもつ測定系情報を解析制御情報として考慮し、前記回路情報に前記解析制御情報を反映させた総合情報を等価回路として見積もる見積もり手段と、前記見積もり手段で見積もられた総合情報に従い、解析を実行する総合情報解析手段とを含むことを特徴とする。
本発明は、上記LSIの不要輻射量を解析する不要輻射解析装置において、前記見積もり手段は、当該LSIチップの回路情報から電源電流に流れる等価電源電流情報を算出する等価電源電流情報算出手段と、前記LSIチップに電流を供給する電源の電源情報、前記LSIチップのパッケージのもつパッケージ情報および前記LSIチップの特性を測定する測定系のもつ測定系情報を解析制御情報として考慮し、前記回路情報に前記解析制御情報を反映させた総合情報を等価回路として見積もる見積もり手段であることを特徴とする。
【0058】
本発明は、上記不要輻射解析装置において、前記見積もり手段が、前記回路情報に前記解析制御情報を付加して総インピーダンスを算出し、これを総合情報として総合情報解析手段に出力するように構成されていることを特徴とする。
【0059】
本発明は、上記不要輻射解析装置において、前記総合情報解析手段は、前記総合情報に前記等価電源電流情報を付加してシミュレーションするシミュレーション手段であることを特徴とする。
【0060】
【発明の実施の形態】
以下、本発明に係る不要輻射解析方法の実施形態について説明する。
実施形態1
図1は、本発明に係る不要輻射解析方法を実施するための不要輻射解析装置の全体構成を示す概念図である。
この不要輻射解析装置は、当該LSIチップの回路情報101に、前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路としておおまかに見積もり、これを考慮したシミュレーションを行うようにしたことを特徴とするものである。
【0061】
ここでは、さらにディジタルシミュレーションにおける論理変化ごとの推定電流波形を、底辺をトランジション時間の関数、側面をデカップリング容量の関数で表現し、シミュレーションを行うようにしたもので、高精度で信頼性の高い不要輻射解析を高速で実行することが可能となる。
【0062】
この不要輻射解析装置は、当該LSIチップの回路情報101に、前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路として見積もる、解析制御入力部102と、前記解析制御入力部で見積もられた総合情報に従い、シミュレーションを実行する不要輻射シミュレーション部103と、前記不要輻射シミュレーション部103で得られた解析情報を表示する解析情報表示部104と、前記不要輻射シミュレーション部103で得られた解析情報と、最適化制御入力部105からの最適化基準に基づいて不要輻射を最適化する不要輻射最適化部106と、不要輻射最適化部106の情報に基づいて、最適化情報を表示する最適化情報表示部107とを具備したことを特徴とする。
【0063】
またこの解析制御入力部102は、図2に示すように、前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた総合情報を等価回路として見積もる等価回路見積もり手段1021と、前記等価回路見積もり手段1021で、電源/パッケージ/測定系に起因する総合情報の等価回路情報として電源/パッケージ/測定系RLC情報1022を得、この電源/パッケージ/測定系RLC情報1022と、回路情報を備えたネットリスト1023と、電流推定モデル1024とから、電源/パッケージ/測定系を考慮した電源電流の計算を行うとともにそのFFT処理を行い、電源電流を起因とするEMIノイズの周波数スペクトルの推定結果を算出する電源/パッケージ/測定系考慮電流FFT結果推定手段1025とを具備し、電源、パッケージおよび測定系を考慮したFFT結果としての周波数スペクトルである電源/パッケージ/測定系考慮FFT結果1026を出力するように構成されている。
【0064】
このネットリストの一例を図3に示す。これはインバータ回路を示すもので、このネットリスト情報は、1つ以上の回路素子と配線と外部端子の接続情報と各回路素子が駆動した時の電流の情報から構成されている。この例では、立ち上がり時4mA、立下り時6mA流れるバッファBUF1、BUF2、BUF3、BUF4、BUF5と、外部入力端子A、外部出力端子Y1、Y2、Y3とそれぞれを接続する配線から構成されている。図3は図4に示すような電源/パッケージ/測定系非考慮電流を計算するために用いる電源を理想電源としたときのLSIチップの回路情報であり、図4は電源/パッケージ/測定系非考慮電流を等価電源電流に、前記回路情報と電源/パッケージ/測定系RLC情報を等価インピーダンスにモデル化した結果を示す。
【0065】
また、ここでシミュレーションを行おうとしているLSI装置のパッケージおよび測定系を含めた等価回路は図4に示すように、パッケージ部Pと、電源回路部Sと測定系Mとから構成されている。なおこの等価回路ではパッケージ部、電源回路部、測定系は独立して形成されているが、必ずしもパッケージ部、電源回路部、測定系が独立している必要は無い。
【0066】
このように測定系をモデル化することで、標準化されようとしているLSIの測定系(測定装置)の測定結果と相関をとることができる。
【0067】
本発明により最終的に得られるFFT結果である周波数スペクトルを図5に示す。縦軸はノイズ(dBmA)横軸は周波数(Hz)である。
【0068】
そして図7はディジタルシミュレーションにおける論理変化ごとの推定電流波形を図7(a)〜(d)に示すように台付き三角形状の将棋型波として、表現したもので、デカップリング容量が小さいときの推定電源電流は図7(c)に示すように鋭角となり、デカップリング容量が大きいときの推定電源電流は図7(d)に示すように鈍角となる。
【0069】
これに対し、図6(a)〜(d)に示すように三角形波として、表現する方法がある。この場合電流量を三角形の底辺をトランジション時間の関数で表現しているため、デカップリング容量を考慮するためには底辺を調整するしかないが、底辺を広げると、本来デカップリング容量で低減される周波数の高い領域のノイズだけでなく、周波数の低域のノイズまで低減される結果となってしまい、実測と合わないということになる。
【0070】
これに対して、図7は、電源/パッケージ/測定装置非考慮電流推定手段を論理シミュレータを用いて実現する際に最適なモデリングであり、これを用いることにより、等価電源電流回路を実際に近い形で実現することができる。
【0071】
この方法では、底辺をトランジション時間の関数、側面をデカップリング容量の関数として表現することができ、デカップリング容量の周波数スペクトル(FFT結果)への影響を正確に表現することが可能となる。
【0072】
このようなモデルを使用して、電源/パッケージ/測定装置非考慮電流推定手段により算出された電源/パッケージ/測定装置非考慮の電流情報を図8に示す。この電流情報は各時刻と電源電流値の情報からなり、図10で示すような電源電流をデータで持たせた場合の情報である。
この電源電流情報を等価電源電流に変換する方法の一例を図9に示す。LSIチップの端子にD/Aコンバータ901を接続し、前記電源/パッケージ/測定装置非考慮電流推定手段をディジタル電流算出回路901としてD/Aコンバータ901に接続することで等価電源電流を得ることができる。図8で示すような情報がディジタル電流値算出回路(すなわち論理シミュレータで構成された電源/パッケージ/測定装置非考慮電流推定手段)で計算された後、それを等価電源電流に変換する際に、図9に示したようなD/Aコンバータを使うことにより、図9に示す回路をトランジスタレベルシミュレータでスムーズにシミュレーションを行うことができる。
【0073】
また、等価電源電流回路とインピーダンス回路を組み合わせてトランジスタレベルシミュレーションを行えば、電源/パッケージ/測定装置非考慮電流推定手段で計算された電源電流を補正して、電源/パッケージ/測定装置考慮の電流を推定することができ、それをFFTすることで、図5に示すような周波数スペクトルを得ることができる。
【0074】
次に、図11に示した等価回路と図12に示したブロック図とを用いて、解析制御入力部102を実施する場合について説明する。
ここでは、電源/パッケージ/測定系非考慮電流推定手段としてゲートレベルで電流計算を行う工程と、その結果を反映して電源/パッケージ/測定系考慮FFT推定手段としてトランジスタレベルの計算を行う工程を同期させて実行する。すなわち、セル、ブロックあるいはLSIに関する推定電流をゲートレベルで計算しつつ、その計算と同期しながらこの計算値を電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【0075】
図1に示した解析制御入力部102は、図11に等価回路、図12にブロック図を示すように、同期読み出しにより、電源/パッケージ/測定系非考慮電流推定手段1011から得られた電源/パッケージ/測定系非考慮電流結果1012と、前述の前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として付加し、前記回路情報に前記解析制御情報を加えた電源/パッケージ/測定系RLC情報1022を等価回路として見積もる等価回路見積もり手段1021と、前記等価回路見積もり手段1021で得られた等価回路に基づいて、電源/パッケージ/測定系に起因する電源/パッケージ/測定系RLC情報1022としての総合インピーダンスとネットリスト1023とから、FFT処理などの方法で周波数解析を行い推定結果を算出する電源/パッケージ/測定系考慮FFT推定手段1025とを具備し、電源、パッケージおよび測定系を考慮したFFT結果1026を出力するように構成されている。
【0076】
次にこの電源/パッケージ/測定系非考慮電流推定手段および電源/パッケージ/測定系考慮電流推定手段の動作を示すフローチャートを図13および図14に示す。
【0077】
まず、電源/パッケージ/測定系非考慮電流推定手段1011における電流推定は、図13に示すように、ネットリスト1023および回路入力情報1010を入力するステップ1301と、この入力された情報 を読み込むステップ1302と、読み込まれた回路入力情報を1行づつ取り出すステップ1303と、電源/パッケージ/測定系考慮電流推定手段からフラグが送られてきたかどうかを判断するためにフラグをみるステップ1304と、フラグがあるかどうかを判断するステップ1305で、フラグが送られてきている場合もしくは取り出された回路入力情報が最初の行である場合は、ネットリストに取り出された回路入力情報を与えた際の電源電流を計算し、ファイル書き込みを行うステップ1306とからなり、全ての回路入力情報について処理終了しているか否かを判断し(ステップ1307)、終了している場合は終了とする。
【0078】
ここで、回路入力情報とは、ネットリストの外部入力端子に印加する入力値を時系列に示したもので、シミュレーション時刻とその際の各外部入力端子に印加する論理信号値を1行に収め、それをシミュレーション終了時刻まで記載したものである。
【0079】
判断ステップ1307で回路入力情報の全ての行を処理終了していない場合は再び回路入力情報取り出しステップ1303に戻り、同様のステップを繰り返す。
【0080】
更にまた電源/パッケージ/測定系考慮電流推定手段からフラグが送られてきていない場合は、再びフラグが送られてきたかどうかをみる。
【0081】
また、電源/パッケージ/測定系考慮電流推定手段における電流推定は、図14に示すように、電源/パッケージ/測定系非考慮電流推定手段における推定結果の情報追加を監視するステップ1401と、監視ステップで情報追加があったか否かを判断し(ステップ1402)、追加があったと判断された場合は、追加電流情報を読み込む(ステップ1403)。
【0082】
そして、電源/パッケージ/測定系のRLCから定まる回路の追加電流情報のシミュレーション時刻までの電流シミュレーションを行い、追加電流情報の電流を印加する(ステップ1404)とともに、電源/パッケージ/測定系考慮電流推定手段1011にフラグを送る(ステップ1405)。
【0083】
そしてフラグの送付が終了したかどうかを判断し(ステップ1406)、終了した場合は、電流情報をFFT処理し(ステップ1407)、出力情報を書き出す(ステップ1408)。
【0084】
そしてフラグの送付が終了していない場合は、電源/パッケージ/測定系非考慮電流推定手段における推定結果の情報追加を監視する監視ステップ1401に戻り、再度後続ステップを繰り返す。
【0085】
実施形態2
次に本発明の第2の実施形態について説明する。
ここでは、電源/パッケージ/測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を後処理でトランジスタレベルの計算に反映させる方式をとる。すなわち、セル、ブロックあるいはLSIに関する推定電流をゲートレベルで計算した後で、この計算値を電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【0086】
図15にゲートレベルの電流計算結果を後処理でトランジスタレベルの計算に反映させる動作方式について説明する。ここでは図12で説明した同期読み出し動作における同期のために必要であった、電源/パッケージ/測定系考慮電流推定手段から電源/パッケージ/測定系非考慮電流推定手段へのフラグ伝播というステップをなくしただけで、他については図12のステップと同様である。
【0087】
ここで電源/パッケージ/測定系非考慮電流推定手段1011の推定動作を図16に示す。ここでは回路入力情報1010を入力情報として読み込み(ステップ1601)、該当する回路入力情報を1行づつ取り出し(ステップ1602)、この取り出した回路入力情報をネットリスト1023に付加し、この時の電源電流を計算しファイル書き込みを行う(ステップ1603)。そして全ての回路入力情報について処理終了したか否かを判断し(判断ステップ1604)、終了していると判断されると推定動作を終了する。
【0088】
一方判断ステップ1604で終了していないと判断されると、再び回路入力情報を1行づつ取り出すステップ1602に戻り、再び上記動作を繰り返す。
次に電源/パッケージ/測定系考慮電流推定手段1025の推定動作を図17に示す。まずシミュレーション時刻を初期化し(ステップ1701)、回路入力情報1010を入力情報として読み込み(ステップ1702)、該当する回路入力情報を、電源/パッケージ/測定系のRLC情報に加えて電流情報を計算し(ステップ1703)、前記電流情報をFFT処理する(ステップ1704)。そしてこのようにして得られたFFT結果を出力情報として書き出し(ステップ1705)、表示装置に出力する。
【0089】
かかる構成によれば、電源ネットのFFT結果への影響を時系列的にも正確に表現することができる。またこのような非同期読み出しの場合は同期読み出しに比べ、フラグを送らないため、フラグを送るという処理をカットすることができ、これにより高速処理が可能となる。
【0090】
実施形態3
次に本発明の第3の実施形態について説明する。
ここでは、電源/パッケージ/測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を非同期でトランジスタレベルの計算に反映させる方式をとる。すなわち、セル、ブロックあるいはLSIに関する信号変化を記憶し、この信号変化を固定間隔で読み込み、推定電流をD/A変換などにより電流源として表すと共に、電源ネットと組み合わせてシミュレーションすることで電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【0091】
図15にゲートレベルの電流計算結果を非同期で読み出す非同期読み出し動作を示すが、これは前記実施形態2において説明した後処理でトランジスタレベルの計算に反映させる動作方式と全く同様である。
また、ここで電源/パッケージ/測定系非考慮電流推定手段1011の推定動作についても実施形態2で説明した図16に示す動作とまったく同様である。
【0092】
次に電源/パッケージ/測定系考慮電流推定手段1025の推定動作を図18に示す。まずシミュレーション時刻を0に初期化し(ステップ1801)、当該シミュレーション時刻における回路入力情報1011を入力情報として読み込み(ステップ1802:なおここでは回路情報がシミュレーション時刻と一致していなければ読み飛ばす)、該当する回路入力情報を、電源/パッケージ/測定系のRLC情報に加える(ステップ1803)。
【0093】
そしてシミュレーション単位時間の電流シミュレーションを行い、電流値を得た後、シミュレーション時刻を1進める(ステップ1804)。
シミュレーション対象期間が終了したか否かを判断し(ステップ1805)、終了した場合は、電流情報をFFT処理し(ステップ1806)。そしてこのようにして得られたFFT結果を出力情報として書き出し(ステップ1807)、表示装置に出力する。
【0094】
判断ステップ1805で終了していない場合は、再度シミュレーション時刻の電流情報読み込みステップ1802に戻り、再度以下のフローの実行を繰り返す。
【0095】
かかる構成によれば、電源ネットのFFT結果への影響を正確に表現することができる。またこのように工程間隔で読み込むことで電源/パッケージ/測定系考慮FFT推定手段としてのアナログ部の処理速度に律速されることなく、電源/パッケージ/測定系非考慮電流推定手段としてのディジタル部を計算することが可能となる。
【0096】
実施形態4
次に本発明の第4の実施形態について説明する。
ここでは、ゲートレベルの平均あるいは最大電流計算結果をトランジスタレベルの計算に反映させる方式をとる。すなわち、電源/パッケージ/測定系非考慮電流推定手段として、セル、ブロックあるいはLSIに関する推定電流をゲートレベルで計算し、この計算値を各サイクルごとに平均化あるいは最大値計算したものを電流源として電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【0097】
図19に電源/パッケージ/測定系非考慮電流推定手段としてのゲートレベルの電流計算結果を後処理で電源/パッケージ/測定系考慮FFT推定手段としてのトランジスタレベルの計算に反映させる動作方式について説明する。ここでは実施形態1において図12で説明したものと同様であるが、図19にブロック図を示すように、電源/パッケージ/測定系非考慮電流推定手段(図示せず)から得られた測定系非考慮電源電流結果1902の各サイクルごとの電流値を1サイクルに畳込むように平均化あるいは最大値計算したものを等価電流源とし、前記回路情報に前述の前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として付加したRLC情報1901を前記等価電流源に付加してシミュレーションするとともに、FFT処理を行い推定結果を算出する情報推定手段とを具備し、電源、パッケージおよび測定系を考慮したFFT結果1904を出力するように構成されている。
【0098】
ここで電源/パッケージ/測定系考慮電流推定手段1903の推定動作を図20に示す。ここでは電源/パッケージ/測定系非考慮電流結果と電源/パッケージ/測定系RLC情報を入力情報として読み込み(ステップ2001)、この入力電流情報を図21に一例を示すように、あらかじめ定められた時間間隔で分割し(ステップ2002)、分割した時間を基準にした相対時間で全分割電流情報の平均値又は最大値を計算する(ステップ2003)。図22は図21に示す電流情報を平均化した平均化電流を示す。図21および図22は縦軸を電流値、横軸を時間とした。そしてこのようにして計算のなされた電流情報に前記電源/パッケージ/測定系RLC情報を反映させた補正電流情報をFFT処理し(ステップ2004)、計算されたFFT結果を出力情報として書き出しを行う(ステップ2005)。
【0099】
かかる構成によれば、電源ネットのFFT結果への影響を正確に表現することができる。また一定間隔ごとの平均化又は最大値処理を行うことにより、高速にノイズの影響を見積もることができる。
【0100】
実施形態5
次に本発明の第5の実施形態について説明する。
ここでは、ゲートレベルの電流計算結果から対象周波数帯以外の変化を除去し、トランジスタレベルの計算に反映させる方式をとる。すなわち、電源/パッケージ/測定系非考慮電流推定手段として、セル、ブロックあるいはLSIに関する推定電流をゲートレベルで計算し、この計算値をFFTし、その結果から対象外の周波数帯を除外した後逆FFTしたものを電流源として電源ネットと組み合わせてシミュレーションすることにより、電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【0101】
本発明は実施形態4のブロック図19と同じ構成を用いる。
電源/パッケージ/測定系非考慮電流推定手段(図示せず)から得られた測定系非考慮電源電流結果1902をFFTし、その結果から対象外の周波数帯を除外した後逆FFTしたものを等価電流源とし、前記回路情報に前述の前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として付加したRLC情報1901を前記等価電流源に付加してシミュレーションするとともに、FFT処理を行い推定結果を算出する情報推定手段とを具備し、電源、パッケージおよび測定系を考慮したFFT結果1904を出力するように構成されている。
【0102】
ここで電源/パッケージ/測定系考慮FFT電流推定手段1903の推定動作を図24に示す。ここでは電源/パッケージ/測定系非考慮電流推定手段(図示せず)から得られた推定電流を入力するとともにFFT処理し(ステップ2401)、この入力情報から、対象外の周波数帯を除外し(ステップ2402)、あらかじめ定められた時間範囲の周波数帯域成分以外を除外する処理を行い、これを逆FFT処理し、電流波形を算出する(ステップ2403)。
【0103】
この後、電源/パッケージ/測定系のRLC回路にこの電流波形をもつ電流を与えた際の測定装置における周波数応答を計算し(ステップ2404)、電源、パッケージおよび測定系を考慮した電流値を出力情報として出力する(ステップ2405)。
【0104】
かかる構成によれば、電源ネットのFFT結果への影響を正確に表現することができる。またFFTおよび逆FFTを行うことにより、電流源の情報を削減しトランジスタレベルシミュレーションを短時間で終わらせることが出来る。またイベントドリブンタイプであって効果的である。さらにブロックあるいは複数のFFT結果からの解析も可能である。
【0105】
なお、ステップ2402は省略してもよく、省略した場合にも逆FFTにより推定電流の情報を圧縮できるという効果は残る。
【0106】
実施形態6
次に本発明の第6の実施形態について説明する。前記第1乃至第5の実施形態では、回路情報から等価電源電流情報を求め、解析制御情報および回路情報の総インピーダンスと組み合わせてシミュレーションを行なうようにしたが、この方法では、電源、パッケージおよび測定系の等価回路から総インピーダンスを算出し、この総インピーダンスによって前記等価電源電流情報を補正すべき関数を求め、前記等価電源電流情報の周波数スペクトルをこの関数で演算し補正することにより、電源、パッケージおよび測定系を考慮した電源電流情報の周波数スペクトルを求めるようにしたことを特徴とする。
【0107】
ここでは、電源/パッケージ/測定系非考慮電流推定手段としてのゲートレベルのFFT計算結果を、電源/パッケージ/測定系RLC情報から得られた関数で演算させる方式をとる。すなわち、セル、ブロックあるいはLSIに関する推定電流をゲートレベルで計算し、この計算値をFFTし、電源/パッケージ/測定系の測定装置における周波数応答を計算し、応答結果を電源/パッケージ/測定系非考慮電流結果に乗算処理することで電源ネットの影響を考慮した電流計算結果を得るようにしたものである。
【0108】
図23に電源/パッケージ/測定系非考慮電流推定手段としてのゲートレベルのFFT計算結果を、電源/パッケージ/測定系RLC情報から得られた関数で演算させる動作方式について説明する。ここでは実施形態1において図12で説明したものと同様であるが、図23にブロック図を示すように、電源/パッケージ/測定系非考慮電流FFT結果2302として、電源/パッケージ/測定系非考慮電流推定手段(図示せず)から得られた推定電流をFFT処理したものを用意する。そしてこれと前述の前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報からなる電源/パッケージ/測定系RLC情報2301とから、電源、パッケージおよび測定系を考慮したFFT結果2304を出力するように構成されている。
【0109】
この電源/パッケージ/測定系考慮FFT電流推定手段2303の推定動作を図26に示す。ここでは電源/パッケージ/測定系非考慮電流推定手段(図示せず)から得られた推定電流をFFT処理したものと、電源/パッケージ/測定系RLC情報を入力情報として(ステップ2601)、この電源/パッケージ/測定系RLC情報から、電源/パッケージ/測定系部分における周波数応答を計算し(ステップ2602)、前記電源/パッケージ/測定系非考慮電流のFFT結果に上記周波数応答結果を乗算し(ステップ2603)、この電流値を出力情報として出力する(ステップ2604)。
【0110】
この時の周波数応答結果を図27に示す。
かかる構成によれば、電源/パッケージ/測定系の影響を周波数スペクトルに反映させることができ、高速かつ高精度の計算が可能となる。このように、FFT電源ネットのFFT結果への影響を正確に表現することができる。また周波数ごとの応答結果を乗算処理しているため、より高速処理が可能であり、またメモリ容量が少なくてもよいという特徴を持つ。
【0111】
実施形態7
この例では実施形態6における電源/パッケージ/測定系考慮FFT電流推定手段2303の推定動作の変形例を示す。
前記実施形態6では電源/パッケージ/測定系の測定装置における周波数応答を計算し、応答結果を電源/パッケージ/測定系非考慮電流結果に乗算処理したが、この例では、電源/パッケージ/測定系非考慮電流結果のFFT結果について各周波数ごとの電源/パッケージ/測定系の測定装置における周波数応答を計算し、応答結果を累積処理することを特徴とするものである。
【0112】
この電源/パッケージ/測定系考慮FFT電流推定手段2303の推定動作を図25に示す。ここでは電源/パッケージ/測定系非考慮電流推定手段(図示せず)から得られた推定電流をFFT処理したFFT結果と、電源/パッケージ/測定系RLC情報を入力情報として(ステップ2501)、このFFT結果から、各周波数ごとの電流値(ノイズレベル)を選択し(ステップ2502)、電源/パッケージ/測定系のRLC回路に前記周波数をもつ電流値の振幅をもつ電流を与えた際の測定装置における周波数応答を計算し(ステップ2503)、応答結果を累積処理する処理(ステップ2504)を行い、全ての周波数について処理終了であるか否かを判断し(ステップ2505)、終了である場合は、周波数応答の累積結果である電源、パッケージおよび測定系を考慮した周波数スペクトラムを出力情報として出力する(ステップ2506)。
【0113】
かかる構成によれば、電源ネットのFFT結果への影響を正確に表現することができる。また周波数ごとの応答結果を累積処理しているため、より高精度に表現することが可能となる。
【0114】
実施形態8
この例は、解析処理方法に特徴を有するものである。
すなわち電源波形結果をライブラリとしてもち、回路全体のFFT特性を算出するものである。
【0115】
この装置は、あらかじめ、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行いこの結果を格納したFFTライブラリを具備したことを特徴とするものである。
【0116】
図28に本発明の一実施形態に関わる不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行いこの結果を格納した電流波形ライブラリ2801と、ネットリスト2802と、回路入力情報2803と、電流FFT推定手段2804とからなり、FFT結果2805を出力するようにしたものである。
【0117】
電流FFT推定手段2804は、図29に示すようなフローチャートで解析を実行する。
まず、ステップ2901でネットリスト3002に記憶されたネットリスト情報と、回路入力情報3003とを読みこむ。
【0118】
ついで、ステップ2902で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報を推定する。
そしてさらにステップ2903で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報に対応した各電流波形を呼び出し、これらを足しあわせて、電源電流結果を計算する。
【0119】
こののち、ステップ2904で、FFTを行い、ステップ2905で出力情報の書き出しを行う。
【0120】
すなわち、この例では、LSI全体のFFT解析結果を計算する際には、全ての素子のFFT解析結果を計算するのではなく、FFTライブラリから各電流波形を足しあわせることで、演算量を大幅に削減しながら、FFT結果を得ることが出来る。
【0121】
以上の方法により、ライブラリから対応する電源電流波形を取り出しFFT推定を行うことにより、電流計算やFFTを省略することができ、高速化をはかることができる。
この方法は第1乃至第7の実施の形態と組み合わせることで、さらに高速かつ少メモリでFFT結果を得、高速でLSI全体のノイズを影響を見積もることが可能となる。
【0122】
実施形態9
この例は、FFT結果をライブラリに持ち、回路全体のFFT特性を算出するものである。
【0123】
すなわち、あらかじめ、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行いこの結果を格納したFFTライブラリを具備したことを特徴とするものである。
【0124】
図30に本発明の一実施形態に関わる不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリューなどをパラメータとしたセルもしくはブロックの電流解析を行いこの結果を格納したFFTライブラリ3001と、ネットリスト3002と、回路入力情報3003と、電流FFT推定手段3004とからなり、FFT結果3005を出力するようにしたものである。
【0125】
電流FFT推定手段3004は、図31に示すようなフローチャートで解析を実行する。
まず、ステップ3101でネットリスト3102に記憶されたネットリスト情報と、回路入力情報3103とを読みこむ。
【0126】
ついで、ステップ3102で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報を推定する。
そしてさらにステップ3103で各セルに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報更に対応したFFT結果を計算し、積算する。
こののち、ステップ3104で、出力情報の書き出しを行う。
【0127】
すなわち、この例では、LSI全体のFFT解析結果を計算する際には、全ての素子のFFT解析結果を計算するのではなく、FFTライブラリから各周波数の電流成分を足しあわせることで、演算量を大幅に削減しながら、FFT結果を得ることが出来る。
【0128】
以上の方法により、ライブラリから取り出しFFT推定を行うことにより、電流計算やFFTを省略することができ、高速化をはかることができる。
この方法は第1乃至第7の実施の形態と組み合わせることで、さらに高速かつ少メモリでFFT結果を得、高速でLSI全体のノイズを影響を見積もることが可能となる。
【0129】
なお、この方法においては、あらかじめ入出力条件、周波数、配線容量、スリューなどをパラメータとするセルもしくはブロックのFFT解析結果をライブラリとしてもつようにしたが、静的解析あるいは動的解析でFFTデータを作成するようにしてもよい。(特願平11−196190、特願平11−200847)
【0130】
またさらに推定しようとする範囲のFFT結果に絞ることでデータ量を削減することも可能である。
【0131】
実施形態10
この例は、機能レベルの解析方法に関するものである。
すなわち、あらかじめ、入出力条件、周波数、配線容量、スリュー、構成などをパラメータとしたクロックバッファ、メモリ、FF,IOのFFT解析結果をライブラリとしてもち、機能記述から主要構成部分のみ仮に論理合成し、FFT結果を推定するようにしたことを特徴とするものである。
【0132】
図32にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成などをパラメータとしたクロックバッファ、メモリ、FF,IOのFFT解析結果を格納した機能記述用ライブラリ3201と、機能記述3202を具備した機能記述部と、回路入力情報3203と、機能記述FFT推定手段3204とからなり、機能記述FFT結果3205を出力するようにしたものである。
【0133】
機能記述FFT推定手段3204は、図33に示すようなフローチャートで解析を実行する。
まず、ステップ3301で機能記述部に記憶された機能記述3202と、回路入力情報3203とを読みこむ。
【0134】
ついで、ステップ3302で機能記述から図34に示すようなクロックツリーメモリ、フリップフロップ、入出力バッファなどの機能的グループ分けを行う。そしてステップ3303で各グループに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報を推定する。
そしてさらにステップ3304で各グループに対応するライブラリより、回路規模、負荷容量、波形なまり、回路入力情報更に対応したFFT結果を計算し、積算する。
こののち、ステップ3305で、出力情報の書き出しを行う。
【0135】
すなわち、この例では、LSI全体のFFT解析結果を計算する際には、全ての素子のFFT解析結果を計算するのではなく、機能レベルでグループ分けし、推定することにより、高速でLSI全体のノイズの影響を見積もることが出来る。
【0136】
実施形態11
この例は、ダイナミック解析とスタティック解析とのよい点を利用したハイブリッド解析方法に関するものである。
すなわち、あらかじめ推定手法を選択し、最適なFFT結果推定を行うようにしたものである。
図35にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト3501から推定手法を選択する推定手法選択手段3502と、選択された推定方法を組み合わせて、FFT結果を推定する電源電流FFT結果推定手段3503とからなり、FFT結果3504を出力するようにしたものである。
【0137】
推定手法選択手段3502は、図36に示すようなフローチャートで解析を実行する。
まず、ステップ3601で入力情報を読みこむ。
【0138】
ついで、ステップ3602で各インスタンスの消費電力を推定する。
そしてステップ3603で消費電力の高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【0139】
このようにして、高速処理を行うことが可能となる。
【0140】
実施形態12
最初のステップで概略解析した後、ピークの大きい部分をダイナミック解析を用いて詳細に解析するようにすることにより、高速でLSI全体のノイズの影響を見積もることが出来る。(図37)
【0141】
推定手法選択手段3502は、図37に示すようなフローチャートで解析を実行する。
まず、ステップ3701で入力情報を読みこむ。
【0142】
ついで、ステップ3702で各インスタンスのピーク電流を推定する。
そしてステップ3703でピークの高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【0143】
このようにして、高速処理を行うことが可能となる。
【0144】
実施形態13
なお、最初のステップで消費電力量、FF/CLK集中から各ブロック毎に解析方法を選択するという方法をとるようにしてもよい。(図38)
【0145】
推定手法選択手段3502は、図38に示すようなフローチャートで解析を実行する。
まず、ステップ3801で入力情報を読みこむ。
【0146】
ついで、ステップ3802で各インスタンスの消費電力を推定する。
そしてステップ3803で各ブロックグループ毎に消費電力の総和を計算し、ステップ3804にピークの高いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【0147】
このようにして、高速処理を行うことが可能となる。
実施形態14
また、グループ毎のピーク電流の総和を計算し、ピークの高いグループに高精度推定手法を、それ以外に高速推定手法を適用する手法をとるようにしてもよい。(図39)
【0148】
推定手法選択手段3502は、図39に示すようなフローチャートで解析を実行する。
まず、ステップ3901で入力情報を読みこむ。
【0149】
ついで、ステップ3902で各インスタンスのピーク電流を推定する。
そしてステップ3903で各グループ毎にピーク電流の総和を計算し、ステップ3904にピークの高いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【0150】
このようにして、高速処理を行うことが可能となる。
【0151】
実施形態15
グループ毎のフリップフロック・クロックバッファの個数を計算し、個数の多いグループに高精度推定手法を、それ以外に高速推定手法を適用する手法をとるようにしてもよい。
【0152】
推定手法選択手段3502は、図40に示すようなフローチャートで解析を実行する。
まず、ステップ4001で入力情報を読みこむ。
【0153】
ついで、ステップ4002で、グループ毎のフリップフロック・クロックバッファの個数を計算し、各インスタンスの消費電力を推定する。
そしてステップ4003で個数の多いグループに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【0154】
このようにして、高速処理を行うことが可能となる。
【0155】
実施形態16
この例も、ダイナミック解析とスタティック解析とのよい点を利用したハイブリッド解析方法に関するものである。
すなわち、解析精度に応じて判断することにより、あらかじめ推定手法を選択し、最適なFFT結果推定を行うようにしたものである。
図41にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト4101と回路入力情報4102とから推定手法を選択する推定手法選択手段4103と、選択された推定方法を組み合わせて、FFT結果を推定する電源電流FFT結果推定手段4104とからなり、FFT結果4105を出力するようにしたものである。
【0156】
推定手法選択手段4102は、図42に示すようなフローチャートで解析を実行する。
まず、ステップ4201で入力情報を読みこむ。
【0157】
ついで、ステップ4202で各インスタンスの消費電力またはピーク電流を推定する。
そしてステップ4203で各インスタンスの変化回数を推定する。
そしてステップ4204で消費電力またはピーク電流と変化回数とを積算し、この積算値の高いインスタンスに高精度推定手法を用い、それ以外を高速推定手法を適用するようにして、推定手法を選択する。
【0158】
このようにして、高速処理を行うことが可能となる。
【0159】
実施形態17
また、高速推定手法で周波数スペクトルを計算し、ピークの高い個所に高精度推定手法を再適用するようにしてもよい。
すなわち図43にそのフローチャートを示すように、推定手法選択手段4102は、解析を実行する。
まず、ステップ4301で入力情報を読みこむ。
【0160】
ついで、ステップ4302で高速推定手法を用いて周波数スペクトル(FFT結果)を計算する。そしてステップ4304でピークの高い個所に高精度推定手法を再適用し、推定手法を選択する。
【0161】
このようにして、高速かつ高精度処理を行うことが可能となる。
【0162】
実施形態18
次にインクリメント計算を用いた不要輻射解析方法について説明する。
修正時には再計算が必要であり、非常に時間がかかるという問題があり、本実施形態では、これを解決するためになされたもので差分のみを演算することにより、高速化を図るようにしたことを特徴とする。
図44にこの不要輻射解析方法に用いられる装置構成を示す。同図に示す不要輻射解析装置は、電源/パッケージ/測定系のRLC情報4401と電源パッケージ非考慮のFFTにより得られた周波数スペクトル4405と、入出力条件、周波数、配線容量、スリュー、構成、必要とする精度などに応じてネットリスト4402および変更点を示す変更点情報4403とを、電源パッケージ考慮FFT再推定手段4404で、FFT結果を推定し、FFT結果4406を出力するようにしたものである。
【0163】
再推定手法選択手段4404は、図45に示すようなフローチャートで解析を実行する。
まず、ステップ4501で入力情報を読みこむ。
【0164】
ついで、ステップ4502で変更箇所が電源であるかどうかを判断し、電源である場合は、電源考慮FFT解析を実行する(ステップ4504)。
電源でない場合は、変更箇所のみ電源非考慮FFT解析により置き換え(ステップ4503)、ついで電源考慮FFT解析を実行する(ステップ4504)。
【0165】
このようにして、高速処理を行うことが可能となる。
【0166】
【発明の効果】
本発明は、不要輻射の主要因とも言える電源電流の解析において、
当該LSIチップの回路情報から理想電源において電源電流に流れる等価電源電流情報を算出する工程と、前記等価電源電流情報に、前記LSIチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも1つの情報を解析制御情報として考慮し、前記回路情報に前記解析制御情報を反映させたた総合情報を等価回路として見積もる見積もり工程と、前記見積もり工程で見積もられた総合情報に従い、シミュレーションを実行するシミュレーション工程とを含むことを特徴とする。
【0167】
上記構成によれば、電源/パッケージ/測定系に起因する不要輻射を、高速かつ少メモリで高精度に解析することが出来る。
【0168】
そして電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を、ハイブリッド解析を、電源電流計算に反映することにより高速性と高精度化を両立させ、シミュレーション上においてLSIの不要輻射を現実的な時間で評価することを可能にする。さらには、EMI発生個所の特定を支援することによる効率的なEMI対策をも可能にするものである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図2】本発明の第1の実施の形態における不要輻射解析方法を実現するためのフローチャート図
【図3】第1の実施の形態における不要輻射解析方法で用いられるネットリストの一例を示す図
【図4】第1の実施の形態における不要輻射解析方法で用いられる電源/パッケージ/測定系RLC情報を示す等価回路図
【図5】第1の実施の形態における不要輻射解析方法で得られた周波数スペクトルの一例
【図6】推定電源電流モデルの波形モデルを示す図
【図7】本発明の第1の実施形態の電源/パッケージ/測定装置非考慮電流推定手段を論理シミュレータを用いて実現する際に用いられる最適なモデリングです波形モデルを示す図
【図8】本発明の第1の実施形態でもちいられるデータの一例を示す図
【図9】本発明の第1の実施形態で等価電源電流の算出方法を示す説明図
【図10】本発明の第 1 の実施形態でもちいられる図 8 のデータに対応した電源/パッケージ/測定系非考慮電流の一例を示す図
【図11】第1の実施の形態における不要輻射解析方法で用いられる電源/パッケージ/測定系RLC情報を示す等価回路図
【図12】本発明の第1の実施の形態における詳細周波数記憶手段のデータ例を示す図
【図13】本発明の第1の実施の形態における電源/パッケージ/測定系非考慮推定手段の推定方法を示すフローチャート図
【図14】本発明の第1の実施の形態における電源/パッケージ/測定系考慮推定手段の推定方法を示すフローチャート図
【図15】本発明の第2の実施の形態における同期読み出し方法を示すフローチャート図
【図16】本発明の第2の実施の形態における電源/パッケージ/測定系非考慮推定手段の推定方法を示すフローチャート図
【図17】本発明の第2の実施の形態における電源/パッケージ/測定系考慮推定手段の推定方法を示すフローチャート図
【図18】本発明の第3の実施の形態における電源/パッケージ/測定系考慮推定手段の推定方法を示すフローチャート図
【図19】本発明の第4の実施の形態におけるFFT解析のフローチャート図
【図20】本発明の第4の実施の形態における電源/パッケージ/測定系考慮推定手段の推定方法を示すフローチャート図
【図21】本発明の第4の実施の形態における電流情報を示す図
【図22】本発明の第4の実施の形態における平均化電流情報を示す図
【図23】本発明の第5の実施の形態におけるFFT解析のフローチャート図
【図24】本発明の第5の実施の形態における電源/パッケージ/測定系考慮推定手段の推定方法を示すフローチャート図
【図25】本発明の第7の実施の形態における周波数応答結果を示す図
【図26】本発明の第6の実施の形態における電源/パッケージ/測定系考慮推定手段の推定方法を示すフローチャート図
【図27】本発明の第6の実施の形態における周波数応答結果を示す図
【図28】本発明の第8の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図29】本発明の第8の実施の形態におけるFFT推定手段の推定方法を示すフローチャート図
【図30】本発明の第9の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図31】本発明の第9の実施の形態におけるFFT推定手段の推定方法を示すフローチャート図
【図32】本発明の第10の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図33】本発明の第10の実施の形態におけるFFT推定手段の推定方法を示すフローチャート図
【図34】本発明の第10の実施の形態における機能記述の一例を示す図
【図35】本発明の第11の実施の形態におけるハイブリッド解析を用いた推定方法を示すブロック図
【図36】本発明の第11の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図37】本発明の第12の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図38】本発明の第13の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図39】本発明の第14の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図40】本発明の第15の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図41】本発明の第16の実施の形態におけるハイブリッド解析を用いた推定方法を実行するための装置ブロック図
【図42】本発明の第16の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図43】本発明の第17の実施の形態におけるハイブリッド解析を用いた推定方法を示すフローチャート図
【図44】本発明の第18の実施の形態におけるインクリメンタル解析を用いた推定方法を実行するための装置を示すブロック図
【図45】本発明の第18の実施の形態におけるインクリメンタル解析を用いた推定方法を示すフローチャート図
【図46】従来例の不要輻射解析方法を実現するための概念構成を示すブロック図
【図47】従来例のトランジスタレベルの不要輻射解析方法を実現するための概念構成を示すブロック図
Claims (28)
- LSIの不要輻射量を解析する方法であって、当該LSIチップの回路情報から電源電流に流れる等価電源電流情報を算出する等価電源電流情報算出工程と、前記LSIチップに電流を供給する電源の電源情報および前記LSIチップの特性を測定する測定系のもつ測定系情報を解析制御情報として考慮し、前記回路情報に前記解析制御情報を反映させた総合情報を等価回路として見積もる見積もり工程と、前記見積もり工程で見積もられた総合情報に従い、解析を実行する総合情報解析工程とを含むことを特徴とする不要輻射解析方法。
- 前記見積もり工程は、前記回路情報に前記解析制御情報を付加して総インピーダンスを算出し、これを総合情報として総合情報解析工程に出力する工程であることを特徴とする請求項1に記載の不要輻射解析方法。
- 前記解析制御情報は、前記LSIチップに電流を供給する電源の電源情報と、前記LSIチップのパッケージのもつパッケージ情報と、前記LSIチップの特性を測定する測定系のもつ測定系情報とを含むことを特徴とする請求項1または2に記載の不要輻射解析方法。
- 前記総合情報解析工程は、前記総合情報に前記等価電源電流情報を付加してシミュレーションするシミュレーション工程であることを特徴とする請求項1乃至3のいずれかに記載の不要輻射解析方法。
- 前記総合情報解析工程は、前記総合情報を反映して前記等価電源電流情報を補正した補正等価電源電流情報を求める工程とその周波数スペクトルを計算する周波数スペクトル計算工程を含むことを特徴とする請求項1乃至4のいずれかに記載の不要輻射解析方法。
- 前記等価電源電流情報算出工程は、周波数スペクトルを計算する周波数スペクトル計算工程を含むことを特徴とする請求項1乃至5のいずれかに記載の不要輻射解析方法。
- 前記総合情報解析工程は、前記総合情報から前記等価電源電流情報を補正すべき補正関数を求め、前記等価電源電流情報をこの補正関数で演算する工程であることを特徴とする請求項1乃至3および6のいずれかに記載の不要輻射解析方法。
- 前記等価電源電流情報算出工程は、信号変化の発生時に生成され、発生対象である前記LSIチップの各セルのインスタンス名、その信号名、発生時刻、遷移情報を含む各イベント情報と、前記見積もり工程で見積もられた前記総合情報を考慮して瞬間的な電流量を算出する工程と、前記瞬間的な電流量をあらかじめ決定された規則に従ってモデル化するモデル化工程とを含むことを特徴とする請求項1乃至7のいずれかに記載の不要輻射解析方法。
- 前記モデル化工程は、将棋型の電流波形を累積する工程であることを特徴とする請求項8に記載の不要輻射解析方法。
- 前記シミュレーション工程は、等価電源電流情報算出工程と同期する工程を含むことを特徴とする請求項4に記載の不要輻射解析方法。
- 前記シミュレーション工程は、等価電源電流情報への情報追加タイミングに同期して繰り返し実行する工程を含むことを特徴とする請求項4に記載の不要輻射解析方法。
- 前記シミュレーション工程は、等価電源電流情報をあらかじめ定めた間隔で読み込む工程を含むことを特徴とする請求項4に記載の不要輻射解析方法。
- 前記周波数スペクトル計算工程は、補正等価電源電流情報をあらかじめ定めた間隔で畳み込む畳込み工程を含むことを特徴とする請求項5に記載の不要輻射解析方法。
- 前記畳込み工程は、あらかじめ定めた間隔ごとの補正等価電源電流情報を時系列で平均化もしくは最大化することを特徴とする請求項12に記載の不要輻射解析方法。
- 前記等価電源電流情報算出工程は、あらかじめ算出された前記回路情報の各部分の等価電源電流情報であるライブラリ情報の累積を計算するライブラリ累積工程であることを特徴とする請求項1乃至14のいずれかに記載の不要輻射解析方法。
- 前記ライブラリ情報は、前記回路情報の各部分の入力信号情報もしくは出力信号情報もしくは出力容量のいずれかの関数もしくはテーブルであることを特徴とする請求項15に記載の不要輻射解析方法。
- 前記ライブラリ情報は前記回路情報をクロックに同期するクロック同期部とクロックに同期しないクロック非同期部に1つ以上分割した部分の情報であることを特徴とする請求項15に記載の不要輻射解析方法。
- 前記クロック同期部はフリップフロップもしくはクロックバッファもしくは同期メモリであることを特徴とする請求項17に記載の不要輻射解析方法。
- 前記ライブラリ累積工程は前記回路情報より回路情報のどの部分がライブラリに対応しているかを類推する工程を含むことを特徴とする請求項15に記載の不要輻射解析方法。
- 前記等価電源電流情報算出工程は、前記回路情報の部分回路情報に基づき、高速な等価電源電流情報算出方法と高精度な等価電源電流情報算出方法を選択する算出方法決定工程を含むことを特徴とする請求項1乃至15に記載の不要輻射解析方法。
- 前記等価電源電流情報算出工程は、既に解析された等価電源電流情報との前記回路情報の差分に基づき前記差分のみの電源電流情報を算出する差分電源電流算出工程を含むことを特徴とする請求項1乃至15、20のいずれかに記載の不要輻射解析方法
- 更に前記総合情報解析工程で得られた結果を解析情報として表示する解析情報表示工程とを具備したことを特徴とする請求項1乃至15、20または21のいずれかに記載の不要輻射解析方法。
- 更に前記総合情報解析工程で得られた結果に基づいて、不要輻射を低減するように回路情報を最適化する最適化工程とを含むことを特徴とする請求項1乃至15、20乃至22のいずれかに記載の不要輻射解析方法。
- 更に前記最適化工程で得られた回路情報を最適化情報として表示する最適化情報表示工程とを含むことを特徴とする請求項23に記載の不要輻射解析方法。
- LSIの不要輻射量を解析する不要輻射解析装置であって、当該LSIチップの回路情報から電源電流に流れる等価電源電流情報を算出する等価電源電流情報算出手段と、前記LSIチップに電流を供給する電源の電源情報および前記LSIチップの特性を測定する測定系のもつ測定系情報を解析制御情報として考慮し、前記回路情報に前記解析制御情報を反映させた総合情報を等価回路として見積もる見積もり手段と、前記見積もり手段で見積もられた総合情報に従い、解析を実行する総合情報解析手段とを含むことを特徴とする不要輻射解析装置。
- 前記見積もり手段は、当該LSIチップの回路情報から電源電流に流れる等価電源電流情報を算出する等価電源電流情報算出手段と、前記LSIチップに電流を供給する電源の電源情報、前記LSIチップのパッケージのもつパッケージ情報および前記LSIチップの特性を測定する測定系のもつ測定系情報を解析制御情報として考慮し、前記回路情報に前記解析制御情報を反映させた総合情報を等価回路として見積もる見積もり手段であることを特徴とする請求項25に記載の不要輻射解析装置。
- 前記見積もり手段は、前記回路情報に前記解析制御情報を付加して総インピーダンスを算出し、これを総合情報として総合情報解析手段に出力するように構成されていることを特徴とする請求項25または26に記載の不要輻射解析装置。
- 前記総合情報解析手段は、前記総合情報に前記等価電源電流情報を付加してシミュレーションするシミュレーション手段であることを特徴とする請求項25乃至27のいずれかに記載の不要輻射解析装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000359630A JP3943326B2 (ja) | 2000-11-27 | 2000-11-27 | 不要輻射解析方法および不要輻射解析装置 |
US09/993,595 US6876210B2 (en) | 2000-11-27 | 2001-11-27 | Method and apparatus for analyzing electromagnetic interference |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000359630A JP3943326B2 (ja) | 2000-11-27 | 2000-11-27 | 不要輻射解析方法および不要輻射解析装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002164434A JP2002164434A (ja) | 2002-06-07 |
JP3943326B2 true JP3943326B2 (ja) | 2007-07-11 |
Family
ID=18831372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000359630A Expired - Fee Related JP3943326B2 (ja) | 2000-11-27 | 2000-11-27 | 不要輻射解析方法および不要輻射解析装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6876210B2 (ja) |
JP (1) | JP3943326B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3821612B2 (ja) * | 1999-07-09 | 2006-09-13 | 松下電器産業株式会社 | 不要輻射解析方法 |
US6700388B1 (en) * | 2002-02-19 | 2004-03-02 | Itt Manufacturing Enterprises, Inc. | Methods and apparatus for detecting electromagnetic interference |
US20050117510A1 (en) * | 2002-05-03 | 2005-06-02 | Andy Huang | Cell Current ReConstruction Based on Cell Delay and Node Slew Rate |
US7139989B2 (en) * | 2002-06-27 | 2006-11-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit designing apparatus, semiconductor integrated circuit designing method, semiconductor integrated circuit manufacturing method, and readable recording media |
JP2004054755A (ja) * | 2002-07-23 | 2004-02-19 | Nec Electronics Corp | システムレベル設計方法及びシステムレベル設計装置 |
US7043709B2 (en) * | 2003-08-11 | 2006-05-09 | Synopsys, Inc. | Method and apparatus for determining gate-level delays in an integrated circuit |
US7278120B2 (en) * | 2004-07-23 | 2007-10-02 | Synplicity, Inc. | Methods and apparatuses for transient analyses of circuits |
US7882464B1 (en) | 2005-02-14 | 2011-02-01 | Cadence Design Systems, Inc. | Method and system for power distribution analysis |
US7246335B2 (en) * | 2005-02-15 | 2007-07-17 | Fujitsu Limited | Analyzing substrate noise |
US20070044046A1 (en) * | 2005-08-22 | 2007-02-22 | Faour Fouad A | Method for providing a current sink model for an asic |
JP2007156572A (ja) * | 2005-11-30 | 2007-06-21 | Toshiba Corp | 設計支援システム、および設計支援方法 |
JP5640259B2 (ja) * | 2010-06-09 | 2014-12-17 | ルネサスエレクトロニクス株式会社 | 回路シミュレーション方法および回路シミュレーション装置 |
JP5998926B2 (ja) * | 2012-12-28 | 2016-09-28 | 株式会社ソシオネクスト | 電流モデル作成方法及びcad装置 |
DE102018209001A1 (de) * | 2018-06-07 | 2019-12-12 | Robert Bosch Gmbh | Steuergerätvorrichtung für ein Kraftfahrzeug, Kraftfahrzeug |
JP7125208B2 (ja) * | 2018-08-07 | 2022-08-24 | 株式会社デンソーテン | ノイズ解析装置及びノイズ解析方法 |
US11341682B2 (en) * | 2020-08-13 | 2022-05-24 | Argo AI, LLC | Testing and validation of a camera under electromagnetic interference |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3082987B2 (ja) | 1991-10-09 | 2000-09-04 | 株式会社日立製作所 | ミックスモードシミュレーション方法 |
JPH06152303A (ja) | 1992-11-09 | 1994-05-31 | Elmec Corp | 超小型電磁遅延線 |
DE69427417T2 (de) | 1993-03-08 | 2002-05-29 | Koninklijke Philips Electronics N.V., Eindhoven | PCB-Simulation auf der Basis von reduzierten Ersatzschaltungen |
US5294826A (en) | 1993-04-16 | 1994-03-15 | Northern Telecom Limited | Integrated circuit package and assembly thereof for thermal and EMI management |
US5550750A (en) | 1993-05-28 | 1996-08-27 | Mentor Graphics Corporation | Method and system for integrating component analysis with multiple component placement |
JP3091815B2 (ja) | 1994-02-25 | 2000-09-25 | 富士通株式会社 | 電磁界強度算出装置 |
JP3549581B2 (ja) | 1994-08-25 | 2004-08-04 | 富士通株式会社 | 電波盗視テスター |
US5570034A (en) * | 1994-12-29 | 1996-10-29 | Intel Corporation | Using hall effect to monitor current during IDDQ testing of CMOS integrated circuits |
US5528756A (en) | 1995-01-30 | 1996-06-18 | Elsag International N.V. | Method and apparatus for performing supervisory functions in digital systems and obtaining diagnostics thereof |
US5659455A (en) | 1995-03-28 | 1997-08-19 | Herbert; Edward | Packaging for electronic circuits using a capacitor as a structural member |
US5966684A (en) | 1995-11-09 | 1999-10-12 | Richardson; Thomas L. | Method and apparatus for cancelling periodic electrical interference |
US6044294A (en) | 1995-12-15 | 2000-03-28 | Pacesetter, Inc. | Methods and apparatus for measuring impedance in the body |
US5781074A (en) | 1996-08-09 | 1998-07-14 | Nguyen; Chuong Dinh | Low electromagnetic interference clock oscillator module |
DE19702600A1 (de) | 1997-01-24 | 1998-07-30 | Sgs Thomson Microelectronics | Elektrische Analyse integrierter Schaltungen |
US5969390A (en) | 1997-07-22 | 1999-10-19 | Zilog, Inc. | Layout solution for electromagnetic interference reduction |
US6201403B1 (en) | 1997-09-22 | 2001-03-13 | Nortel Networks Limited | Integrated circuit package shielding characterization method and apparatus |
JP3633765B2 (ja) | 1997-11-19 | 2005-03-30 | 富士通株式会社 | シミュレーション装置及びシミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JPH11196190A (ja) | 1997-12-26 | 1999-07-21 | Matsushita Electric Works Ltd | 自動通報装置 |
JPH11200847A (ja) | 1998-01-08 | 1999-07-27 | Nissan Motor Co Ltd | 内燃機関の排気浄化装置 |
US6106567A (en) | 1998-04-28 | 2000-08-22 | Motorola Inc. | Circuit design verification tool and method therefor using maxwell's equations |
US6023641A (en) | 1998-04-29 | 2000-02-08 | Medtronic, Inc. | Power consumption reduction in medical devices employing multiple digital signal processors |
US6185454B1 (en) | 1998-04-29 | 2001-02-06 | Medtronic, Inc. | Power consumption reduction in medical devices employing just-in-time voltage control |
JP4111598B2 (ja) | 1998-08-25 | 2008-07-02 | 日澱化學株式会社 | 粉末状感熱性接着剤 |
JP2000171504A (ja) * | 1998-12-04 | 2000-06-23 | Nec Corp | 半導体評価装置 |
-
2000
- 2000-11-27 JP JP2000359630A patent/JP3943326B2/ja not_active Expired - Fee Related
-
2001
- 2001-11-27 US US09/993,595 patent/US6876210B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6876210B2 (en) | 2005-04-05 |
JP2002164434A (ja) | 2002-06-07 |
US20020075018A1 (en) | 2002-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6782347B2 (en) | Method for optimizing electromagnetic interference and method for analyzing the electromagnetic interference | |
JP3943326B2 (ja) | 不要輻射解析方法および不要輻射解析装置 | |
JP4001449B2 (ja) | 不要輻射解析方法 | |
JP4021900B2 (ja) | Lsiの設計支援方法 | |
JP3821612B2 (ja) | 不要輻射解析方法 | |
US8214785B2 (en) | Method and device for estimating simultaneous switching noise in semiconductor device, and storage medium | |
JP3894535B2 (ja) | 不要輻射解析方法および不要輻射解析装置 | |
US20100211922A1 (en) | Method of Performing Statistical Timing Abstraction for Hierarchical Timing Analysis of VLSI circuits | |
US20030212538A1 (en) | Method for full-chip vectorless dynamic IR and timing impact analysis in IC designs | |
JP5029096B2 (ja) | 電源ノイズモデル生成方法及び電源ノイズモデル生成装置 | |
US8250510B2 (en) | Jitter amount estimating method, method for calculating correlation between amount of simultaneously operating signal noise and jitter amount, and recording medium | |
US8122411B2 (en) | Method of performing static timing analysis considering abstracted cell's interconnect parasitics | |
US6959250B1 (en) | Method of analyzing electromagnetic interference | |
Ko et al. | Simplified chip power modeling methodology without netlist information in early stage of soc design process | |
JP2005190495A (ja) | Lsiの設計支援方法 | |
US20030088395A1 (en) | Method and system for quantifying dynamic on-chip power disribution | |
JP2004054522A (ja) | 半導体装置の同時スイッチングノイズ評価方法 | |
US20120198410A1 (en) | Prediction of dynamic current waveform and spectrum in a semiconductor device | |
JP2001222573A (ja) | Emiシミュレーション用半導体集積回路の電源モデル及びその設計方法 | |
JP2007243211A (ja) | 半導体装置 | |
US20160217239A1 (en) | Method and system for selecting stimulation signals for power estimation | |
US20090150138A1 (en) | Apparatus and method for analyzing circuit | |
JP3243434B2 (ja) | Lsiのタイミング劣化シミュレーション装置およびシミュレーション方法 | |
JP5332972B2 (ja) | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム | |
JP3519591B2 (ja) | Lsiのタイミング劣化シミュレーション装置およびシミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070405 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |