JP3894535B2 - 不要輻射解析方法および不要輻射解析装置 - Google Patents
不要輻射解析方法および不要輻射解析装置 Download PDFInfo
- Publication number
- JP3894535B2 JP3894535B2 JP2001213970A JP2001213970A JP3894535B2 JP 3894535 B2 JP3894535 B2 JP 3894535B2 JP 2001213970 A JP2001213970 A JP 2001213970A JP 2001213970 A JP2001213970 A JP 2001213970A JP 3894535 B2 JP3894535 B2 JP 3894535B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- unnecessary radiation
- equivalent impedance
- radiation analysis
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、不要輻射（ＥＭＩ：Electromagnetic Interference）解析方法および不要輻射解析装置に係り、特に、電流情報がない場合でも、大規模でかつ高速駆動のＬＳＩ(大規模半導体集積回路)に対して高速かつ高精度のＥＭＩ解析を行い、電磁輻射を解析することのできる方法に関する。
【０００２】
【従来の技術】
ＬＳＩは、コンピュータはもちろんのこと、携帯電話等の通信機器、一般家庭製品や玩具、自動車まで利用範囲が拡大している。しかし、その一方で、これらの製品から生じる不要輻射がテレビ・ラジオ等の受信装置の電波障害や他システムの誤動作の原因として問題になっている。これらの問題に対して、フィルタリングやシールディングといった製品全体としての対策も施されているが、部品点数増大・コスト増大・製品上対策の難しさ等の観点より、ＬＳＩパッケージとしてのノイズ抑制が強く要請されている。
【０００３】
このような状況下、各製品においてＬＳＩはキーデバイスとして位置付けられており、製品の競争力確保のために、ＬＳＩの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求に答えるためにはＬＳＩ設計の自動化が必須であり、現状の設計自動化技術導入の条件として同期設計を採用する必要が高まっている。
【０００４】
従来、図３０に示すように、セルの内部容量・入力容量などをあらかじめキャラクタライズしたＥＭＩ専用ライブラリ３１０１とレイアウト情報３１０２とを用いて、寄生の抵抗、容量成分を含んだネットリスト（回路接続情報ファイル）をつくるＬＰＥ（レイアウト素子抽出）処理を行い（ステップ３１０３）、ブロックの総容量を計算する（ステップ３１０５）方法が提案されている。
【０００５】
そして同様にしてブロックネットリスト３１０６もＬＰＥし、電源抵抗・電源容量のない条件でのブロックの電源電流を計算し（ステップ３１０７）、電源電流を得る。
またブロック総容量・電源電流の電流モデルを同様にＬＰＥした電源ネットリスト３１０４に接続する。
【０００６】
これらの接続情報をトランジスタレベルシミュレーションすることによりＥＭＩノイズを推定する（ステップ３１０９）。
そしてＥＭＩスペクトル３１１０を得る。
【０００７】
しかしながらこの方法では、容量推定に専用のライブラリが必要であるという問題がある。
【０００８】
また、電源電流計算にトランジスタレベルシミュレータを用いるため、演算に非常に時間がかかるという問題がある。
さらにまた、電源を含めてＬＰＥを行うため演算に非常に時間がかかる。
【０００９】
加えて、電源ネットリスト・容量情報・電源電流情報をまとめてトランジスタレベルシミュレーションするため、こちらも非常に時間がかかるという問題がある。
【００１０】
そこで、演算処理の高速化をはかるために、ＲＬＣをインピーダンスアナライザで抽出する方法を提案している。
【００１１】
この方法は図３１に示すように、ＬＳＩ情報３２０１からインピーダンスアナライザ３２０２を用いてＲ３２０３、Ｌ３２０４，Ｃ３２０５を算出する。そして、これらの値と、負荷容量３２０６、ゲートレベルネットリスト３２０７、テストベクタ３２０８からゲートレベルでの電源電流推定３２０９を行い電源電流スペクトル３２１０を得、この電源電流スペクトル３２１０と前記ＲＬＣとでＥＭＩ推定を行い（ステップ３２１１）、ＥＭＩスペクトル３２１２を得るようにしたものである。
【００１２】
この方法では、ゲートレベルで電源電流を推定することができるため演算処理が高速となる。
また、実際のチップから高速に求めることができるＲＬＣ情報を使用するため、処理の高速化を図ることが可能となる。
【００１３】
またＥＭＩ推定において、トランジスタレベルシミュレーションを用いることなくＲＬＣ情報から定まる電源測定系ネットリストの周波数応答と電源電流スペクトルを掛け合わせることで求めるため演算処理の高速化を図ることが可能となる。
【００１４】
加えて、標準のゲートレベル検証フローで用いる情報で解析を行うため、特別な処理や特別な情報が不要である。
【００１５】
【発明が解決しようとする課題】
しかしながら、この方法では、実測結果をベースにするものであるため、従来は設計段階でＲＬＣを正確に予測する方法がないと言う問題があった、
【００１６】
またトランジスタレベルシミュレーションよりは高速であるものの、やはりゲートレベルシミュレーションが必要であるため、演算に時間がかかるという問題があった。
【００１７】
また、ネットリストが定まらないフロアプラン段階での予測が困難であるという問題があった。
【００１８】
以上のような状況の中で、ＬＳＩ設計においては、できるだけ早い時期にＥＭＩの見積もりをし、不適切な場合には、入れ替えたり、早期の設計変更を行うことが、容易に信頼性の高いＬＳＩ設計を行うという方針への近道であることがよく分かる。にもかかわらず、現状ではＬＳＩ設計に先立ちフロアプラン段階でＥＭＩ解析を行う方法はない。
【００１９】
本発明は前記実情に鑑みてなされたもので、設計の早期段階でＥＭＩ解析を行うことができ、高速解析しつつも、回路およびパッケージの情報を計算に反映することで、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することのできる不要輻射解析方法および装置を提供することを目的とする。
【００２０】
特に本発明では、電源電流情報を算出することなく、フロアプラン段階でＥＭＩ解析を行うことのできる方法を提供することを目的とする。
【００２１】
本発明は、回路シミュレーションの実行によってＬＳＩの不要輻射量を解析する方法であって、回路シミュレーションの実行により電源電流情報を算出することなく、当該ＬＳＩチップの回路情報と、当該ＬＳＩチップのパッケージ情報とに基づいて抵抗ＲとインダクタンスＬと容量Ｃを推定することにより、ＬＳＩチップ内部の等価インピーダンス情報を算出推定する等価インピーダンス情報算出手段により実現される等価インピーダンス情報算出工程と、回路シミュレーションの実行により電源電流情報を算出することなく、前記等価インピーダンス情報に基づいて、回路シミュレーションの実行によって電源および接地の不要輻射ノイズを算出する不要輻射ノイズ算出工程とを含むことを特徴とする。
【００２２】
かかる構成によれば、ＬＳＩチップの回路情報から、電源電流情報を算出することなしに、回路情報とパッケージ情報とから等価インピーダンス情報を算出するようにし、容量対策補正を行っているため、高速かつ容易に不要輻射解析を行うことが可能となる。また、このように回路情報のみから早期に解析することができるため、チップ面積や電源あるいはパッケージの変更が容易であり、不要輻射対策を立てるのに自由度が高く、容易に不要輻射の低減を図ることが可能となる。
【００２３】
また望ましくは、前記等価インピーダンス情報算出工程は、前記回路情報から、前記回路情報に基づいたチップ面積と、電源パッドの位置と、電源情報とを抽出する第１の抽出工程と、前記パッケージ情報からパッケージの種類を抽出する第２の抽出工程とを含み、前記第１および第２の抽出工程で得られた情報に基づいて等価インピーダンス情報を算出推定するように構成されていることを特徴とする。
【００２４】
かかる構成によれば、回路情報からチップ面積と電源パッドの位置と電源情報とを抽出するようにしているため、最低限これが決まれば、等価インピーダンスは容易に算出でき、所望の情報を容易に得ることが可能となる。
【００２５】
望ましくは、前記回路情報は、フロアプラン情報を含むことを特徴とする。
【００２６】
かかる構成によれば、フロアプラン情報に基いて等価インピーダンスが算出されているため、回路設計の初期段階において不要輻射解析を行うことができ、設計のやりなおしも容易であり、制約なしに最適化設計を行うことが可能となる。
【００２７】
望ましくは、前記回路情報は、レイアウト情報を含むことを特徴とする。
【００２８】
かかる構成によれば、レイアウトデータは具体度が高いため、高精度の等価インピーダンス情報を算出できる。この値に基づいて不要輻射解析がなされるため、レイアウト設計段階で不要輻射解析を行うようにすれば、さらに高精度で信頼性の高い不要輻射解析を行うことが可能となる。このように、レイアウトレベルの回路情報から等価インピーダンス情報を算出し、この値に基いて不要輻射解析がなされるため、レイアウトが一応フィックスされた段階で不要輻射解析を行うようにすれば、さらに高精度で信頼性の高い不要輻射解析を行うことが可能となる。
【００２９】
望ましくは、前記回路情報は、ネットリスト情報を含むことを特徴とする。
【００３０】
かかる構成によれば、より高精度の不要輻射解析を行うことが可能となる。また、フロアプラン情報なしに、ネットリストだけでも、トランジスタ数がわかり、このトランジスタ数に基いて面積（抵抗）が推定できる。またネットリストの接続情報から容量の推定も可能である。
【００３１】
また望ましくは、前記ネットリスト情報は、機能レベルの回路情報を含むことを特徴とする。
【００３２】
かかる構成によれば、ゲートレベルでの回路情報に比べて演算時間の短縮化を図ることが可能となる。さらに、ＬＳＩ設計フェーズに適合した等価インピーダンス算出が可能となる。
【００３３】
望ましくは、前記ネットリスト情報はゲートレベルの回路情報を含む含むことを特徴とする。
【００３４】
かかる構成によれば、トランジスタレベルでの回路情報に比べて演算時間の短縮化を図ることが可能となる。さらに、ＬＳＩ設計フェーズに適合した等価インピーダンス算出が可能となる。
【００３５】
望ましくは、前記ネットリスト情報は、トランジスタレベルの回路情報を含むことを特徴とする。
【００３６】
かかる構成によれば、トランジスタレベルの回路情報から、デバイス成分を考慮して、容易に等価インピーダンスを算出できる。すなわち、レイアウトデータからトランジスタレベルのネットリストを抽出し、ゲート容量、配線容量、電源間容量、ＭＯＳ容量（電源線と接地線との間の容量）などを算出することにより、容易に等価インピーダンス情報を算出することが可能となる。
【００３７】
望ましくは、前記等価インピーダンス情報算出工程は、回路情報から、メモリブロックを静電容量として推定し実行されることを特徴とする。
【００３８】
かかる構成によれば、メモリブロックを容量として用いたデータを用いるため、寄生成分も考慮した等価インピーダンスが算出できる。回路設計の初期段階において不要輻射解析を行うことができ、設計のやりなおしも容易であり、制約なしに最適化設計を行うことが可能となる。
【００３９】
望ましくは、前記等価インピーダンス情報算出工程は、セルの活性化率を考慮して容量推定を行う工程を含むことを特徴とする。
【００４０】
かかる構成によれば、デバイス素子および寄生素子を、ゲート容量、配線容量、電源間容量、ＭＯＳ容量（電源線と接地線との間のゲート容量）として抽出する。容量は、その箇所が動作状態（活性）であるときは、容量として動作しないため、活性化率βを容量値に乗じることにより、より高精度の等価容量を得ることが可能となる。なお、セルの活性化率はセルの動作・非動作をダイナミック解析に基づいて得ることができる。
【００４１】
また望ましくは、前記等価インピーダンス情報算出工程は、前記回路情報から抵抗値を推定する工程を含むことを特徴とする。
【００４２】
かかる構成によれば、容易に高精度のＥＭＩ解析を行うことが可能となる。
【００４３】
また望ましくは、前記等価インピーダンス情報算出工程は、前記回路情報から回路接続情報を抽出し、さらに、能動素子をあらかじめ定めた抵抗に置換した回路接続情報を作成し、等価抵抗を算出する工程を含むことを特徴とする。
【００４４】
かかる構成によれば、電源の抵抗を極めて容易に見積もることが出来、容易により高精度のＥＭＩ解析を行うことが可能となる。
【００４５】
かかる構成によれば、たとえば電源ＬＰＥを行い、トランジスタ接続端子を抵抗（オン抵抗およびカットオフ抵抗）で接続し、たとえば、電源に対する電流量で等価抵抗を推定することにより、電源電流情報なしに容易に等価インピーダンス情報を得ることができ、不要輻射解析を行うことができる。
【００４６】
また望ましくは、等価インピーダンス情報算出工程は、前記回路情報からチップ面積に基づいて、抵抗値を推定する工程を含むことを特徴とする。
【００４７】
チップ面積が決まれば、回路パターンのシート抵抗と、あらかじめ測定しておいた統計情報とから得られた係数を乗じることにより、フロアプラン段階で容易に等価抵抗を得ることができる。
【００４８】
望ましくは、前記等価インピーダンス情報算出工程は、ワイヤ長に対するインダクタンス情報をデータベース化する工程と、前記回路情報および前記パッケージ情報から、ワイヤ長を算出する工程と、前記ワイヤ長から前記データベース化されたインダクタンス情報を抽出し、インダクタンスを推定する工程とを含むことを特徴とする。
【００４９】
インダクタンスはワイヤによるインダクタンスが支配的であるため、ワイヤ長に対するインダクタンスをあらかじめデータベース化しておくことにより、パッケージのピンと電源パッドの位置とからワイヤ長を得、データベースからインダクタンスを推定するようにすれば、極めて容易かつ高精度にインダクタンスの推定を行うことが可能となる。
【００５０】
望ましくは、前記等価インピーダンス情報算出工程で得られた等価インピーダンスに基づいてＥＭＩノイズを推定するノイズ推定工程とを含むことを特徴とする。
【００５１】
かかる構成によれば、電源電流情報を得ることなしに、ＥＭＩノイズを推定することができる。
【００５２】
また望ましくは、前記ノイズ推定工程は、前記等価インピーダンスと、前記回路情報とから前記ＬＳＩの周波数応答性を算出する工程と、前記周波数応答性に基づいて、特定周波数帯域における前記ＬＳＩのＥＭＩノイズを推定する工程とを含むことを特徴とする。
【００５３】
かかる構成によれば、電源電流情報を得ることなしに、等価インピーダンスと、回路情報とからＬＳＩの周波数応答性を算出し、ＥＭＩノイズを推定するようにしているため、設計の初期段階で容易に高精度のＥＭＩ解析を行うことができるため、設計変更が容易であり、また無駄を防ぐことができる。
【００５４】
望ましくは、前記ノイズ推定工程は、クロック周波数と推定消費電力とに基づいて周波数応答特性に反映するためのオフセット値を算出する工程と、前記オフセット値を前記周波数応答性に掛け合わせる工程とを含むことを特徴とする。
現実に近い電流変化を得ることができる。
【００５５】
かかる構成によれば、容易にノイズ推定を行うことが可能となる。
【００５６】
望ましくは、さらに、得られた前記等価インピーダンスに基づいてＥＭＩノイズを最適化すべく補正を行う補正工程を含むことを特徴とする。
【００５７】
かかる構成によれば、得られた等価インピーダンス情報に応じてＥＭＩノイズを最適化するための補正を行うようにしているため、試行錯誤無しに、EMIノイズを抑えることができる。最適化が容易となる。
【００５８】
また望ましくは、前記補正工程は、前記推定工程で推定されたインダクタンスを補正すべく、電源端子位置、パッケージ種類およびワイヤ長を補正する工程を含むことを特徴とする。
【００５９】
かかる構成によれば、推定工程で推定されたインダクタンスを、電源端子位置、パッケージ種類およびワイヤ長を補正することにより、最適化すればよいため、面積の増加無しにＥＭＩノイズを抑えることができ、容易に効率よく最適化を行うことができる。
【００６０】
望ましくは、前記補正工程は、前記推定工程で推定された容量からタイミングに問題がない程度に信号配線容量を補正する工程を含むことを特徴とする。
【００６１】
かかる構成によれば、タイミングの遅れがないように信号配線容量を補正すればよく、容易に効率よく最適化を行うことができる。
【００６２】
さらに望ましくは、前記信号配線容量を補正する工程は、信号配線幅、信号配線長、信号配線経路を補正する工程を含むことを特徴とする。
【００６３】
信号容量は、配線幅、配線長、配線経路によって調整可能であるため、これらの値を補正することにより、極めて容易に補正を行うことが可能となる。
【００６４】
また望ましくは、前記補正工程は、電圧降下が問題のない程度に電源配線レイアウトを補正する電源配線レイアウト補正工程を含むことを特徴とする。
【００６５】
容量値を大きく変化させると、電圧降下が問題となることがあるが、電源配線レイアウトを調整することによって補正は可能となる。
【００６６】
望ましくは、前記電源配線レイアウト補正工程は、電源経路、電源配線幅、電源配線長を補正する工程を含むことを特徴とする。
【００６７】
かかる構成によれば、信号配線容量の補正を、電源経路や、電源配線幅、電源配線長の補正によって容易に最適化を行うことが可能となる。
【００６８】
望ましくは、前記補正工程は、デカップリング容量を補正する工程を含むことを特徴とする。
【００６９】
かかる構成によれば、得られた等価インピーダンス情報に応じてＥＭＩノイズを最適化するためのデカップリング容量の補正を行うようにしているため、試行錯誤なしに、ＥＭＩノイズを抑えることができる。そして容易に最適化を行うことが可能となる。
【００７０】
望ましくは、前記補正工程は、電源および容量の接続関係を補正する工程を含むことを特徴とする。
【００７１】
かかる構成によれば、インピーダンスを構成するためのチップの面積を変更せずインピーダンスの配置の変更のみで等価インピーダンスの大きさを最適化することにより、面積の増加無しにＥＭＩノイズを抑えることが出来、容易に効率よく最適化を行うことが可能となる。
【００７２】
なお上記方法は、主として、電源電流情報を算出することなく、回路情報から直接等価インピーダンスを算出することで容易にＥＭＩ解析を行うことが可能であるが、電源電流情報を算出し、この電源電流情報に基づいてＥＭＩ解析を行う場合にも有効であることはいうまでもない。
【００７３】
すなわち、ＬＳＩの不要輻射量を解析する方法において、当該ＬＳＩチップの回路情報から電源電流に流れる等価電源電流情報を算出し、また前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として考慮し、前記回路情報に前記解析制御情報を反映させた総合情報を等価回路として見積もり、この見積もられた総合情報に従い、解析を実行するようにしてもよい。
【００７４】
上記構成によれば、ＬＳＩチップの回路に起因する不要輻射のみならず、電源、パッケージに起因する不要輻射を、高速かつ少メモリで高精度に解析することができる。
【００７５】
また、ＬＳＩチップに電流を供給する電源を仮に決定しこの電源情報と、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つとを含むようにして、等価インピーダンスを求めるようにしてもよい。
【００７６】
そして上述した不要輻射解析方法で得られた結果に基づいて、不要輻射を低減するように回路情報を最適化することにより、不要輻射の少ない回路設計を実現することが可能となる。
【００７７】
本発明の不要輻射解析方法において、更に前記最適化工程で得られた回路情報を最適化情報として表示するようにしてもよい。
【００７８】
また、本発明の不要輻射解析装置では、当該ＬＳＩチップの回路情報と、当該ＬＳＩチップのパッケージ情報とに基づいて抵抗ＲとインダクタンスＬと容量Ｃを推定することにより、等価インピーダンス情報を算出推定する等価インピーダンス情報算出手段と、回路シミュレーションの実行により電源電流情報を算出することなく前記等価インピーダンス情報に基づいて、不要輻射ノイズを算出する不要輻射ノイズ算出手段とを含むことを特徴とする。
【００７９】
望ましくは、前記等価インピーダンス情報算出手段は、前記回路情報から、チップ面積と、電源パッドの位置と、電源情報とを抽出するとともに、前記パッケージ情報からパッケージの種類を抽出するように構成されており、前記不要輻射ノイズ算出手段は、前記抽出された情報に基づいて等価インピーダンス情報を算出推定する推定手段を含む事を特徴とする。
【００８０】
また、望ましくは、前記回路情報は、フロアプラン情報を含むことを特徴とする。
【００８１】
望ましくは、前記回路情報は、レイアウト情報を含むことを特徴とする。
【００８２】
望ましくは、前記回路情報は、ネットリスト情報を含むことを特徴とする。
【００８３】
望ましくは、前記ネットリスト情報は、機能レベルの回路情報を含むことを特徴とする。
【００８４】
望ましくは、前記ネットリスト情報は、ゲートレベルの回路情報を含むことを特徴とする。
【００８５】
望ましくは、前記ネットリスト情報は、トランジスタレベルの回路情報を含むことを特徴とする。
【００８６】
望ましくは、前記等価インピーダンス情報算出手段は、回路情報からメモリブロックを容量として推定し実行されるように構成されていることを特徴とする。
【００８７】
望ましくは、前記等価インピーダンス情報算手段は、活性化率を考慮して容量推定を行う推定手段を含むことを特徴とする。
【００８８】
望ましくは、前記等価インピーダンス情報算出手段は、前記回路情報から抵抗値を推定する手段を含むことを特徴とする。
【００８９】
望ましくは、前記等価インピーダンス情報算出手段は、前記回路情報から回路接続情報を抽出し、さらに、能動素子をあらかじめ定めた抵抗
に置換した回路接続情報を作成し、等価抵抗を算出する等価抵抗算出手段を含むことを特徴とする。
【００９０】
望ましくは、前記等価インピーダンス情報算出手段は、前記回路情報からチップ面積に基いて、抵抗値を推定する抵抗値推定手段を含むことを特徴とする。
【００９１】
望ましくは、前記等価インピーダンス情報算出手段は、ワイヤ長に対するインダクタンス情報をデータベース化する手段と、前記回路情報および前記パッケージ情報から、ワイヤ長を算出するワイヤ長算出手段と、前記ワイヤ長から前記データベース化されたインダクタンス情報を抽出し、インダクタンスを推定する抽出手段とを含むことを特徴とする。
【００９２】
望ましくは、前記等価インピーダンス情報算出手段で得られた等価インピーダンスに基いてＥＭＩノイズを推定するノイズ推定手段を含むことを特徴とする。
【００９３】
望ましくは、前記ノイズ推定手段は、前記等価インピーダンスと、前記回路情報とから前記ＬＳＩの周波数応答性を算出する手段と、前記周波数応答性に基いて、前記ＬＳＩのＥＭＩノイズを推定する推定手段とを含むことを特徴とする。
【００９４】
望ましくは、前記ノイズ推定手段は、クロック周波数と推定消費電力とに基いてオフセット値を算出する手段と、前記オフセット値を前記等価インピーダンスに掛け合わせる手段とを含むことを特徴とする。
【００９５】
望ましくは、さらに、得られた前記等価インピーダンスに基いてＥＭＩノイズを最適化すべく補正を行う補正手段を含むことを特徴とする。
【００９６】
望ましくは、前記補正手段は、前記推定手段で推定されたインダクタンスを補正すべく、電源端子位置、パッケージ種類およびワイヤ長を補正する補正手段を含むことを特徴とする。
【００９７】
望ましくは、前記補正手段は、前記推定手段で推定された容量からタイミングに問題がない程度に信号配線容量を補正する容量補正手段を含むことを特徴とする。
【００９８】
望ましくは、前記信号配線容量を補正する補正手段は、信号配線幅、信号配線長、信号配線経路を補正する補正手段を含むことを特徴とする。
【００９９】
望ましくは、前記補正手段は、電圧降下が問題のない程度に電源配線レイアウトを補正する電源配線レイアウト補正手段を含むことを特徴とする。
【０１００】
望ましくは、前記電源配線レイアウト補正手段は、電源経路、電源配線幅、電源配線長を補正する補正手段を含むことを特徴とする。
【０１０１】
望ましくは、前記補正手段は、デカップリング容量を補正する容量補正手段を含むことを特徴とする。
【０１０２】
望ましくは、前記補正手段は、電源および容量の接続関係を補正する接続関係補正手段を含むことを特徴とする。
【０１０３】
かかる不要輻射解析装置によっても、上述の方法と同様、主として、電源電流情報を算出することなく、回路情報から直接等価インピーダンスを算出することで容易にＥＭＩ解析を行うことが可能である。しかしながら、電源電流情報を算出し、この電源電流情報に基づいてＥＭＩ解析を行う場合にも有効であることはいうまでもない。
【０１０４】
【発明の実施の形態】
以下、本発明に係る不要輻射解析方法の実施形態について説明する。
実施形態１
図１は、本発明に係る不要輻射解析方法を実施するための不要輻射解析装置の全体構成を示す概念図である。
【０１０５】
この不要輻射解析装置は、当該ＬＳＩチップの回路情報１１と、当該ＬＳＩチップのパッケージ情報１２とに基づいて等価インピーダンス情報を算出推定する等価インピーダンス情報推定手段１３と、前記等価インピーダンス情報１４に基づいて、不要輻射ノイズを算出し、解析する不要輻射（ＥＭＩ）ノイズ解析手段１５とを含み、解析結果１６を出力するものである。そしてさらに、等価インピーダンス情報推定手段１３によって得られた等価インピーダンス情報１４に基づいて、不要輻射ノイズを最適化する最適化手段１７と、この最適化手段１７で最適化を行い、得られた最適化結果１８に基づいてレイアウト設計を行うものである。
【０１０６】
ここで、等価インピーダンス情報推定手段１３は、前記回路情報１１からチップ面積と、電源パッドの位置と、電源情報から電源配線の幅・長さ・材質と、パッケージ情報からパッケージの種類とを抽出するように構成されており、これらの情報から図２に示すようなＲ、Ｌ、Ｃ情報を求めることができる。
【０１０７】
この不要輻射解析装置は、フロアプラン段階における回路情報に基づいて実行することができる。
【０１０８】
次にこの不要輻射解析装置を用いて不要輻射解析を実行するための方法について説明する。
【０１０９】
まず、フロアプラン段階で、機能設計を行い、論理設計を行った段階で、図１に示すような、チップ面積を決定すると共に、電源情報から電源配線の幅・長さ・材質を得、さらにパッケージ情報１２から得られるパッケージの種類から、電源パッドの位置を得、図３に示すように、これらの値（フロアプラン情報３１）から等価インピーダンス推定手段１３において、電源配線の抵抗Ｒ，容量Ｃ，接続部分のインダクタンスＬを推定し（ステップ３２）、等価インピーダンス３３を得る。
【０１１０】
ここで、抵抗Ｒはチップ面積が決まると決まる。パッケージと電源パッド位置が決まるとリードの長さが決まるのでインダクタンスが決まる。なお、このような抵抗あるいはインダクタンスの推定方法としては種々の方法が提案されているが、チップ面積に単に係数をかけるのみでも、大まかな抵抗値は算出可能である。
【０１１１】
そしてチップ面積から電源のおおよその面積が決まるので電源間容量が推定される。またチップ面積が決まるとトランジスタ数が推定され、ゲート容量も推定される。そしてチップ面積とトランジスタ数とからトランジスタの占有面積が推定されると、配線容量が推定される。
【０１１２】
このようにして、回路情報から電源電流情報を算出することなく、等価インピーダンス容量を推定するようにしているため、演算量を少なくすることができ、高精度で信頼性の高い不要輻射解析を高速で実行することが可能となる。
【０１１３】
なお、このようにして得られた解析結果１６に基づいて、ＥＭＩノイズ最適化手段１７でＥＭＩノイズの最適化を行い、最適のＲＴＬ情報を得る。
【０１１４】
実施形態２
また、第２の実施形態として図４に示すように、ＲＴＬ（レジスタトランスファロジック）レベルでの回路情報４４に基づき、動作確率４５を考慮し、確率伝搬手段４６の伝搬確率に応じてセル動作確率４７を算出し、このセル動作確率４７を考慮して前述のフロアプラン情報３１から、インピーダンスを推定する。
【０１１５】
この例では、まず、フロアプラン段階で、機能設計を行い、論理設計を行った段階で、図５に示すような、Ａブロックと、Ｆブロックと、Ｂブロックとからなる、ＲＴＬ（レジスタトランスファロジック）レベルでの回路情報に基づき、チップ面積を決定すると共に、電源情報から電源配線の幅・長さ・材質を得、さらにパッケージ情報１２から得られるパッケージの種類から、電源パッドの位置を得、これらの値（フロアプラン情報３１）から等価インピーダンス推定手段１３において、電源配線の抵抗Ｒ，容量Ｃ，接続部分のインダクタンスＬを推定し（ステップ３２）、等価インピーダンス３３を得る。
【０１１６】
本実施形態では、動作確率４５を用いてセルの動作確率からセルの活性化率を算出し、容量Cを最適化する処理（実施形態１６参照）を含んだフローとしているが、これはなくてもよい。この方法によれば、より高精度の不要輻射解析を行なうことが可能となる。
【０１１７】
実施形態３
本発明の第３の実施形態として、抵抗値の推定方法について説明する。
この方法は図６に示すように、使用する標準的な材料からそのシート抵抗６１を求め、チップ面積６２と、電源配線設計のタイプなどからあらかじめ用意しておくチップ面積と電源面積の相関をあらわす係数６３にもとづいて、推定手段６４で抵抗値６５を推定する。
【０１１８】
このようにして容易に抵抗値の推定が可能となる。
【０１１９】
実施形態４
本発明の第４の実施形態として、インダクタンスの推定方法について説明する。
この方法は図７に示すように、回路情報から電源パッドの数と位置からなる電源パッド情報７１を得るとともに、パッケージ情報７２からパッケージの位置と種類を求める。一方ワイヤ長に対するインダクタンスの値をデータベース化しておき、データベース７３から、該当するものを抽出し、推定手段７４でインダクタンスＬを推定し、インダクタンス７５を得るようにしたものである。
【０１２０】
このようにして容易にインダクタンスの推定を行うことが可能となる。
【０１２１】
実施形態５
本発明の第５の実施形態として、ＥＭＩノイズ解析手段によるノイズ推定方法について説明する。
図１に示した等価インピーダンス推定手段１３で得られた等価インピーダンスに基づき、ＥＭＩノイズ解析手段１５を用いて、ＥＭＩノイズの推定を行う。ここでは推定された等価インピーダンスと、回路情報とから周波数応答性を算出し、同等のチップとの比較により、ＥＭＩノイズを推定するものである。
【０１２２】
図８は周波数応答性の一例を示すデータである。ここで縦軸は電流スペクトル、横軸は周波数である。
この図８で使用する周波数帯域での周波数応答性を調べ、図１に示したＥＭＩノイズ解析手段１５で周波数ノイズが所定の値よりも大きいと判断されたときは、ＥＭＩノイズ大とした解析結果１６が出力される。
【０１２３】
かかる構成によれば、電源電流情報を得ることなしに、等価インピーダンスと、回路情報とからＬＳＩの周波数応答性を算出し、ＥＭＩノイズを推定するようにしているため、設計の初期段階で容易に高精度のＥＭＩ解析を行うことができるため、設計変更が容易であり、また無駄を防ぐことができる。
【０１２４】
実施形態６
本発明の第６の実施形態として、ＥＭＩノイズ解析手段によるノイズ推定方法の変形例について説明する。
この例では図９に示すように、前記第５の実施形態で得られた周波数応答特性曲線９１に、推定消費電力から決定されたオフセット値９２を算出し、このオフセット値を前記周波数応答曲線９１に掛け合わせるようにし、周波数を考慮した統計情報から得られた電流スペクトル９３を得る。
【０１２５】
このようにしてより高精度のノイズ推定を行うことが可能となる。
【０１２６】
実施形態７
本発明の第７の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて補正を行う方法について説明する。
図１０に示すように、この例ではまずＥＭＩノイズの目標値を入力する（ステップ１０１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、フロアプラン段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ１０２）、等価インピーダンスの推定を行う（ステップ１０３）。
【０１２７】
この後、この等価インピーダンスからＥＭＩノイズの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ１０４）。
そしてこの推定ＥＭＩノイズと既にステップ１０１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要なインダクタンスを算出する（ステップ１０５）。
【０１２８】
そして必要なインダクタンスを得るための電源端子位置、パッケージ種類、ワイヤ長を算出しフロアプラン段階での補正を行う（ステップ１０６）
【０１２９】
このようにして容易に補正を行うことが可能となる。フロアプラン段階では種々の情報を変えるための自由度が高く、レイアウト段階での補正に比べて容易である上、作業性が良好である。
【０１３０】
実施形態８
前記第７の実施形態では、インダクタンス補正を行う方法について説明したが、本発明の第８の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて容量補正を行う方法について説明する。
【０１３１】
図１１に示すように、ＥＭＩノイズの目標値入力ステップ１１１からＥＭＩノイズの推定ステップ１１４までは前記第７の実施形態とまったく同様に形成されているが、この例ではＥＭＩノイズの目標値を得るために、信号配線容量追加を行うようにしたものである。
【０１３２】
まずＥＭＩノイズの目標値を入力する（ステップ１１１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、フロアプラン段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ１１２）、これらの情報に基づいて等価ＲＬＣ計算を行い、等価インピーダンスの推定を行う（ステップ１１３）。
【０１３３】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ１１４）。
そしてこの推定ＥＭＩノイズと既にステップ１１１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要な容量値を算出する（ステップ１１５）。
そして必要な容量値を得るための容量追加を行った場合タイミングの遅延量を算出し遅延が許容範囲内であるかを判断する（ステップ１１６）。
【０１３４】
そしてタイミングの許容範囲に相当する追加限界容量値を算出する（ステップ１１７）。
そして追加すべき容量値を算出し、信号配線の幅、長さ、経路の補正を行い信号配線容量の補正を行う（ステップ１１８）。
【０１３５】
このようにして容易に補正を行うことが可能となる。フロアプラン段階では種々の情報を変えるための自由度が高く、レイアウト段階での補正に比べて容易である上、作業性が良好である。
【０１３６】
実施形態９
前記第７、８の実施形態では、インダクタンスおよび容量補正を行う方法について説明したが、本発明の第９の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて抵抗補正を行う方法について説明する。
【０１３７】
図１２に示すように、ＥＭＩノイズの目標値入力ステップ１２１からＥＭＩノイズの推定ステップ１２４までは前記第７および第８の実施形態とまったく同様に形成されているが、この例ではＥＭＩノイズの目標値を得るために、抵抗を追加するようにしたものである。
まずＥＭＩノイズの目標値を入力する（ステップ１２１）。
【０１３８】
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、フロアプラン段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ１２２）、これらの情報に基づいて計算し、等価インピーダンスの推定を行う（ステップ１２３）。
【０１３９】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ１２４）。
そしてこの推定ＥＭＩノイズと既にステップ１２１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要な抵抗値を算出する（ステップ１２５）。
【０１４０】
そして必要な抵抗値を得るための抵抗追加を行った場合の電圧降下を算出し電圧降下が許容範囲内であるかを判断する（ステップ１２６）。
そして電圧降下が許容範囲にあるような追加限界抵抗値を算出する（ステップ１２７）。
【０１４１】
そして追加すべき抵抗値を算出し、電源配線の幅、長さ、経路の補正を行い電源配線による抵抗値の補正を行う（ステップ１２８）。
このようにして容易に補正を行うことが可能となる。フロアプラン段階では種々の情報を変えるための自由度が高く、レイアウト段階での補正に比べて容易である上、作業性が良好である。
【０１４２】
実施形態１０
前記第７、８、９の実施形態では、インダクタンス、容量および抵抗値補正を行う方法について説明したが、本発明の第１０の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて空き地を用いたデカップリング容量追加による補正を行う方法について説明する。
【０１４３】
図１３に示すように、ＥＭＩノイズの目標値入力ステップ１３１からＥＭＩノイズの推定ステップ１３４までは前記第７乃至第９の実施形態とまったく同様に形成されているが、この例ではＥＭＩノイズの目標値を得るために、抵抗を追加するようにしたものである。
【０１４４】
まずＥＭＩノイズの目標値を入力する（ステップ１３１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、フロアプラン段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ１３２）、これらの情報に基づいて計算し、等価インピーダンスの推定を行う（ステップ１３３）。
【０１４５】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ１３４）。
そしてこの推定ＥＭＩノイズと既にステップ１３１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要な容量値を算出する（ステップ１３５）。
【０１４６】
そして必要な容量を形成するための空き地があるか否かを判断し（ステップ１３６）、空き地があった場合はデカップリング容量を追加する（ステップ１３８）。
一方空き地がない場合はデカップリング容量を追加するための空き地を確保し（ステップ１３７）、そこにデカップリング容量を追加する（ステップ１３９）。
【０１４７】
このようにして容易に補正を行うことが可能となる。フロアプラン段階では種々の情報を変えるための自由度が高く、レイアウト段階での補正に比べて容易である上、作業性が良好である。
【０１４８】
実施形態１１
これまでの工程では、等価インピーダンス情報算出工程は、フロアプラン段階での回路情報に基づいて実行されたが、レイアウト段階の回路情報に基づいて行い、ＥＭＩノイズを算出することも可能であることはいうまでもない。以下、レイアウト段階の回路情報（レイアウトデータ）に基づいて等価インピーダンス情報を算出するようにした例について説明する。
【０１４９】
図１４はフローチャートであり、図１５はこれに用いられるＥＭＩ解析装置である。この装置はレイアウトデータ１５１から、レイアウト素子抽出ＬＰＥを行うＬＰＥ手段１５２と、この抽出データに基づき、ゲート容量（ＣnchＣpch）と、配線容量（Ｃload）と、電源間容量（Ｃpower）と、ＭＯＳ容量（電源と接地をMOSのゲートを介して直結した形状のもの：デカップリング容量Ｃpatgen）とからなる等価容量を推定する等価容量推定手段１５４とを具備し、等価容量Ｃを推定するものである（ステップ１５５）。
【０１５０】
次にこのＥＭＩ解析装置を用いた解析方法について説明する。図１４に示すように、レイアウトデータ１４１からレイアウト素子抽出ＬＰＥを行い（ステップ１４２）、この抽出データに基づき、トランジスタレベルネットリスト１４３を得る。
【０１５１】
そして等価容量推定手段１４４を用いて等価容量１４５を推定する。
ここで容量はゲート容量（ＣnchＣpch）と、配線容量（Ｃload）と、電源間容量（Ｃpower）と、ＭＯＳ容量（デカップリング容量Ｃpatgen）とに区分される。
【０１５２】
そしてゲート容量（ＣnchＣpch）は、誘電率およびゲート酸化膜厚をプロセス情報から入手し、デカップリング容量以外のゲート長およびゲート幅を得、ゲート長Ｌ×ゲート幅Ｗ×誘電率÷ゲート酸化膜厚の演算式により算出される。
【０１５３】
またＬＰＥで生成されたトランジスタレベルのネットリストから電源―接地間以外の容量を積算しこれを配線容量（Ｃload）とする。
更に、ＬＰＥで生成されたトランジスタレベルのネットリストから電源―接地間の容量を積算しこれを電源間容量（Ｃpower）とする。
ＬＰＥで生成されたトランジスタレベルのネットリストからデカップリング容量素子の長さ×幅の総計を算出し膜厚から容量を計算する。長さＬ×幅Ｗ×誘電率÷ゲート酸化膜厚の演算式により算出される。
このようにして、レイアウトデータに基づいて高精度の等価インピーダンスの推定を行うことが可能となる。
【０１５４】
なおここで容量推定にはシリアル係数αおよび活性化率βを考慮して次式に従って容量算出を行う。
【０１５５】
なお、本実施形態では、トランジスタレベルのネットリストをLPE抽出させるとしているが、ゲートレベルのネットリストでも可能である。その際は、セルの容量Libで、ゲート容量およびMOS容量を与えればよい。
【０１５６】
実施形態１２
前記実施形態では、レイアウトデータに基づいて高精度の等価インピーダンスの推定を行うようにしたが、トランジスタレベルのスケマティックネットリストから等価インピーダンスの推定を行うようにしてもよい。ここでスケマティックとは、回路図段階で接続関係のみが決まっているレイアウト前段階のものをさすものとする。
【０１５７】
この装置は図１６に示すようにトランジスタレベルスケマティックネットリスト１６１とこのトランジスタレベルスケマティックネットリスト１６１から等価インピーダンス容量の推定を行う容量推定手段１６２とを具備し、等価容量Ｃを推定する（１６３）ものである。
【０１５８】
次に容量推定手段１６２による各容量の推定方法について説明する。
まず、容量はゲート容量（ＣnchＣpch）と、配線容量（Ｃload）と、電源間容量（Ｃpower）と、ＭＯＳ容量（デカップリング容量Ｃpatgen）とに区分される。
【０１５９】
そしてゲート容量（ＣnchＣpch）は、トランジスタレベルのスケマティックネットリストからゲートを通して電源・グランドに直結しているデカップリング容量トランジスタ以外のゲートの長さ×幅の総計を計算し、ゲート長Ｌ×ゲート幅Ｗ×誘電率÷ゲート酸化膜厚の演算式により算出される。
【０１６０】
またワイヤロードモデルなどからネット毎の容量（電源―接地間以外の容量）を推定して積算し、これを配線容量（Ｃload）とする。
更に、チップサイズ、プロセス種類、電源配線仕様をパラメータとし、統計的データに基づき、電源―接地間の容量を積算しこれを電源間容量（Ｃpower）とする。
【０１６１】
ゲートを通じて電源・グランドに直結しているデカップリングＭＯＳ容量トランジスタのゲート長×幅Ｗの総計および膜厚、またはデカップリングＭＯＳ容量の挿入する個数、またはデカップリングＭＯＳ容量の挿入可能な面積から容量を計算し、ＭＯＳ容量Ｃdecoupとする。
【０１６２】
このようにして、トランジスタレベルのスケマティックネットリストから容易に等価インピーダンスの推定を行うことが可能となる。
【０１６３】
この方法では、ＬＰＥ処理を必要としないため、容易に等価インピーダンスを推定できる効果がある。またレイアウトの完成を待たずに等価インピーダンスを推定することができる効果がある。さらに、回路設計から決まる等価インピーダンスが定量化できることから、回路設計によってのＥＭＩ最適化をおこなうことが可能となる。
【０１６４】
実施形態１３
なお、前記実施形態では、トランジスタレベルのスケマティックネットリストに基づいて等価インピーダンスの推定を行うようにしたが、ゲートレベルのスケマティックネットリストから等価インピーダンスの推定を行うようにしてもよい。
【０１６５】
この装置は図１７に示すようにゲートレベルスケマティックネットリスト１７１とこのゲートレベルスケマティックネットリスト１７１から等価インピーダンス容量の推定を行う容量推定手段１７２とを具備し、等価容量Ｃを推定する（１７３）ものである。
【０１６６】
この方法でも、ＬＰＥ処理を必要としないため、容易に等価インピーダンスを推定できる効果がある。またレイアウトの完成を待たずに等価インピーダンスを推定することができる効果がある。また回路設計から決まる等価インピーダンスが定量化できることから、回路設計によってのEMI最適化をおこなうことが可能となる。
【０１６７】
さらに、ゲートレベルでの推定のため、ＬＳＩ設計フェーズに適合した等価インピーダンス算出が可能となる。
【０１６８】
実施形態１４
なお、前記実施形態では、容量推定にはトランジスタのゲート容量をすべて容量として算出したが、ゲートとソース・ドレイン間容量はそれらの電位差により容量として働く場合と働かない場合がある。すなわち、同電位では容量として働かないため、実際はその補正を行う必要がある。
【０１６９】
つまり、図１８に示すように、入力信号ＩＮ１にＨが入力されている場合、トランジスタＢのソース・ドレイン電位はＨになることがないため、トランジスタＢのゲート電位にかかわらず容量としてリニアに働かない。そこで直列接続状態における電源・グランドから遠い側に配置されたトランジスタがゲート容量としてリニアに機能しなくなる確率が高くなることを考慮した係数としてシリアル係数αを導入し、容量値の補正を行う。セル単位・ライブラリ単位等、シリアル係数を算出する単位については、その工数と精度のトレードオフを考慮した上で、適切な単位で扱うと良い。
【０１７０】
さらに、ゲート電位が電源・グランド等に固定されているようなゲート容量値が明白なトランジスタについて別途容量値を算出した上で、ゲート電位が確定していないトランジスタに対する係数としてデカップリング率γを導入し、容量推定を行うことで、より高精度な推定を実現することができる。
【０１７１】
また動作中のトランジスタについてはゲート容量から除外する必要があるため、動作しているか否かを示す係数として活性化率βを導入し、容量値の補正を行う。
【０１７２】
そこで、容量推定にシリアル係数α、デカップリング率γ、および活性化率βを考慮した一例として、次式を示す。
この式で仮に0.1として与えているのは、シリアル接続のゲート容量が容量として有効に効く量を与えたものである。この場合、ゲート面積から見積もる容量の10％が容量として有効に働くとなる。この数値はプロセス情報として得ることが可能である。
【０１７３】
これにより、より高精度の等価インピーダンス推定を行うことが可能となる。
【０１７４】
実施形態１５
なお、前記実施形態では、トランジスタレベルのスケマティックネットリストとに基づいて等価インピーダンスの推定を行うようにしたが、ＲＡＭメモリなどのメモリ素子をブロックとして扱いデカップリング容量として推定することにより、等価容量の推定を行うようにしてもよい。
【０１７５】
この装置は図１９に示すようにＲＡＭメモリ情報１８１とこのＲＡＭメモリ情報１８１からデカップリング容量の推定を行うデカップリング容量推定手段１８２とを具備し、等価容量Ｃを推定する（１８３）ものである。
【０１７６】
これにより、容易により高精度の等価容量推定を行うことが可能となる。
【０１７７】
実施形態１６
次にダイナミック解析からセルの動作非動作を考慮する方法について説明する。
インピーダンス算出式の活性化率をダイナミックに変動させることで可変容量とし、精度を向上することができる。
【０１７８】
この装置は、図２０に示すようにゲートレベルネットリスト１９４とテストベクタ１９５とから、活性化率を算出する活性化率計算手段１９６とを備えここでセルの動作確率を得（ステップ１９７）、この動作確率と回路情報１９１とからインピーダンス推定手段１９２でインピーダンスの推定を行うようにしたものである。
【０１７９】
この方法によればインピーダンス算出式の活性化率をダイナミックに変動させることで可変容量とし、精度の向上を図ることが可能となる。
【０１８０】
実施形態１７
前記実施形態では、次にダイナミック解析からセルの動作非動作を活性化率で考慮する方法について説明したが、ここでは確率伝搬で計算する装置について説明する。
【０１８１】
この装置は、図２１に示すようにゲートレベルネットリスト２０４と確率情報２０５とから、確率の伝搬率を算出する確率伝搬手段２０６とを備えここでセルの動作確率を得（ステップ２０７）、この動作確率と回路情報２０１とからインピーダンス推定手段２０２でインピーダンスの推定（ステップ２０３）を行うようにしたものである。
【０１８２】
この方法によればインピーダンス算出式の活性化率を確率伝搬まで考慮して推定しているため、より精度の向上を図ることが可能となる。
【０１８３】
実施形態１８
レイアウト段階の回路情報に基づいて抵抗を推定する方法について説明する。図２２はこれに用いられるＥＭＩ解析装置である。この装置はレイアウトデータ２１１から、レイアウト素子抽出ＬＰＥを行うＬＰＥ手段２１２と、この抽出データに基づき、抵抗ネットリスト２１３を生成し、トランジスタ接続端子を抵抗（ＯＮ抵抗またはカットＯＦＦ抵抗）で接続したものとして等価処理し（ステップ２１４）、リダクションあるいは電源に対する電流量を算出することにより等価抵抗２１６を算出する（ステップ２１５）。
【０１８４】
かかる装置によっても、高精度の等価抵抗を推定することが可能となる。
【０１８５】
実施形態１９
次に電源レイアウトのみができたときの電源抵抗の推定について説明する。
ここでは電源抵抗は幹線の約半分程度であると推定するものとする。
図２３はこれに用いられるＥＭＩ解析装置である。この装置は電源のレイアウトデータからシート抵抗２２１と、幹線電源の長さおよび幅を得る（２２６）。そして電源抵抗２２３を計算する（ステップ２２２）。
そして係数（ここでは１／２）を乗じ、等価抵抗Ｒ２２５を推定する（ステップ２２４）。
【０１８６】
このようにして効率よく高精度の抵抗推定を行なうことが可能となる。
【０１８７】
実施形態２０
本発明の第２０の実施形態として、レイアウト情報にもとづいて推定をおこなったＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて補正を行う方法について説明する。前記第７乃至１１の実施形態で説明したフロアプラン段階の補正と同様であるが、レイアウト情報を読み込みこの情報をもとに等価インピーダンスを推定している点で異なり、高精度の推定が可能となるという特徴を有する。
【０１８８】
図２４に示すように、この例ではまずＥＭＩノイズの目標値を入力する（ステップ２３１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、レイアウト段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ２３２）、この値に基いて等価インピーダンスを算出しの等価インピーダンス推定を行う（ステップ２３３）。
【０１８９】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ２３４）。
そしてこの推定ＥＭＩノイズと既にステップ２３１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要なインダクタンスを算出する（ステップ２３５）。
【０１９０】
そして必要なインダクタンスを得るための電源端子位置、パッケージ種類、ワイヤ長を算出しレイアウトレベルでの補正を行う（ステップ２３６）。
【０１９１】
このようにして容易に補正を行うことが可能となる。フロアプラン段階出の補正にくらべ自由度は低いが、高精度の補正が可能となる。
【０１９２】
実施形態２１
前記第２０の実施形態では、インダクタンス補正を行う方法について説明したが、本発明の第２１の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて信号配線容量補正を行う方法について説明する。
【０１９３】
図２５に示すように、ＥＭＩノイズの目標値入力ステップ２４１からＥＭＩノイズの推定ステップ２４４までは前記第２０の実施形態とまったく同様に形成されているが、この例ではＥＭＩノイズの目標値を得るために、信号配線容量追加を行うようにしたものである。
【０１９４】
まずＥＭＩノイズの目標値を入力する（ステップ２４１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、レイアウト段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ２４２）、この情報に基づいて計算し、等価インピーダンスの推定を行う（ステップ２４３）。
【０１９５】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ２４４）。
そしてこの推定ＥＭＩノイズと既にステップ２４１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要な容量値を算出する（ステップ２４５）。
【０１９６】
そして必要な容量値を得るための容量追加を行った場合タイミングの遅延量を算出し遅延が許容範囲内であるかを判断する（ステップ２４６）。
【０１９７】
そしてタイミングの許容範囲に相当する追加限界容量値を算出する（ステップ２４７）。
そして追加すべき容量値を算出し、信号配線の幅、長さ、経路の補正を行い信号配線容量の補正を行う（ステップ２４８）。
【０１９８】
かかる構成によれば、タイミングの遅れがないように信号配線容量を補正すればよく、容易に効率よく最適化を行うことができる。
このようにして容易に補正を行うことが可能となる。フロアプラン段階出の補正にくらべ自由度は低いが、高精度の補正が可能となる。
【０１９９】
実施形態２２
前記第２０、２１の実施形態では、インダクタンスおよび容量補正を行う方法について説明したが、本発明の第９の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて抵抗補正を行う方法について説明する。
【０２００】
図２６に示すように、ＥＭＩノイズの目標値入力ステップ２５１からＥＭＩノイズの推定ステップ２５４までは前記第２０および第２１の実施形態とまったく同様に形成されているが、この例ではＥＭＩノイズの目標値を得るために、抵抗を追加するようにしたものである。
【０２０１】
まずＥＭＩノイズの目標値を入力する（ステップ２５１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、フロアプラン段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ２５２）、この情報に基づいて等価ＲＬＣを計算し、等価インピーダンスの推定を行う（ステップ２５３）。
【０２０２】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ２５４）。
そしてこの推定ＥＭＩノイズと既にステップ２５１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要な抵抗値を算出する（ステップ２５５）。
【０２０３】
そして必要な抵抗値を得るための抵抗追加を行った場合の電圧降下を算出し電圧降下が許容範囲内であるかを判断する（ステップ２５６）。
そして電圧降下が許容範囲にあるような追加限界抵抗値を算出する（ステップ２５７）。
【０２０４】
そして追加すべき抵抗値を算出し、電源配線の幅、長さ、経路の補正を行い電源配線による抵抗値の補正を行う（ステップ２５８）。
このようにして容易に補正を行うことが可能となる。フロアプラン段階での補正にくらべ自由度は低いが、高精度の補正が可能となる。
【０２０５】
実施形態２３
前記第２０、２１、２２の実施形態では、インダクタンス、配線容量および抵抗値補正を行う方法について説明したが、本発明の第２３の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて空き地を用いたデカップリング容量追加による補正を行う方法について説明する。
【０２０６】
図２７に示すように、ＥＭＩノイズの目標値入力ステップ２６１からＥＭＩノイズの推定ステップ２６４までは前記第２１乃至第２３の実施形態とまったく同様に形成されているが、この例ではＥＭＩノイズの目標値を得るために、デカップリング容量を追加するようにしたものである。
【０２０７】
まずＥＭＩノイズの目標値を入力する（ステップ２６１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、レイアウト段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ２６２）、この情報に基づいて等価ＲＬＣを計算し、等価インピーダンスの推定を行う（ステップ２６３）。
【０２０８】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ２６４）。
そしてこの推定ＥＭＩノイズと既にステップ２６１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要な容量値を算出する（ステップ２６５）。
【０２０９】
そして必要な容量を形成するための空き地があるか否かを判断し（ステップ２６６）、空き地があった場合はデカップリング容量を追加する（ステップ２６８）。
一方空き地がない場合はデカップリング容量を追加するための空き地を確保し（ステップ２６７）、そこにデカップリング容量を追加する（ステップ２６９）。
【０２１０】
このようにして容易に補正を行うことが可能となる。フロアプラン段階で補正にくらべ自由度は低いが、高精度の補正が可能となる。
【０２１１】
実施形態２４
次に推定ＲＣに基づいてＥＭＩノイズが小さくなるように等価ＲＣの最適化を行う方法について説明する。
図２８に示すように、トランジスタ回路を合計の容量および抵抗が同じでも分散し他方が外から見た容量および抵抗に起因するノイズが小さくなる場合がある。
【０２１２】
つまり図２８（ａ）のトランジスタ回路を図２８（ｂ）では分散したものであるが、この場合は分散した方がＥＭＩノイズが小さかった。
この逆の場合もあるが、配列および組み合せを調整することにより調整することが可能である。
次に推定ＲＣに基づいてＥＭＩノイズを低減するように再配置を行うことにより最適化を行う方法について説明する。
図２９に示すように、まず図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、レイアウト段階での回路情報１１を読み込み（ステップ２８１）、この情報に基づいて等価ＲＣを計算し、等価容量および等価抵抗の推定を行う（ステップ２８２）。
【０２１３】
この後、再配置配線が可能か否かの判断を行い（ステップ２８３）、可能であれば回路ブロック位置、容量位置、電源配線経路などの変更を行い再配置配線を行う（ステップ２８４）。
そして再度等価容量および等価抵抗（等価ＲＣ）を計算し、推定を行う（ステップ２８５）。
【０２１４】
この後、ＥＭＩノイズが低減されたか否かの判断を行い（ステップ２８６）、低減されていれば、これを最適の等価ＲＣとして記憶する（ステップ２８７）。
そして低減されていなければ再度ステップ２８３に戻る。
また再配置配線可能か否かを判断する判断ステップ２８３で不可能と判断された場合は終了である。
このようにして最適化を行うことも可能である。
【０２１５】
かかる構成によれば、レイアウトレベルの回路情報から等価インピーダンス情報を算出し、この値に基づいて不要輻射解析がなされるため、レイアウトが一応フィックスされた段階で不要輻射解析を行うようにすれば、さらに高精度で信頼性の高い不要輻射解析を行うことが可能となる。
【０２１６】
【発明の効果】
本発明によれば、ＬＳＩチップの回路情報から、電源電流情報を算出することなしに、回路情報とパッケージ情報とから等価インピーダンス情報を算出するようにし、容量対策補正を行っているため、高速かつ容易に不要輻射解析を行うことが可能となる。また、このように回路情報のみから早期に解析することができるため、チップ面積や電源あるいはパッケージの変更が容易であり、不要輻射対策を立てるのに自由度が高く、容易に不要輻射の低減を図ることが可能となる。
【０２１７】
そして電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を、電源電流情報なしに回路情報から推定することにより高速性と高精度化を両立させ、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することを可能にする。さらには、ＥＭＩ発生個所の特定を支援することによる効率的なＥＭＩ対策をも可能にするものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図２】本発明の第１の実施の形態における不要輻射解析方法の説明図
【図３】本発明の第１の実施の形態における不要輻射解析方法を示す図
【図４】本発明の第２の実施の形態における不要輻射解析方法を示す図
【図５】本発明の第２の実施の形態における不要輻射解析方法を示す図
【図６】本発明の第３の実施の形態における不要輻射解析方法を示す図
【図７】本発明の第４の実施の形態における不要輻射解析方法を示す図
【図８】本発明の第５の実施形態における周波数応答性を示す図
【図９】本発明の第６の実施形態を示す図
【図１０】本発明の第７の実施の形態における不要輻射解析方法を示すフローチャート図
【図１１】本発明の第８の実施の形態における不要輻射解析方法を示すフローチャート図
【図１２】本発明の第９の実施の形態における不要輻射解析方法を示すフローチャート図
【図１３】本発明の第１０の実施の形態における不要輻射解析方法を示すフローチャート図
【図１４】本発明の第１１の実施の形態における不要輻射解析方法を示すフローチャート図
【図１５】本発明の第１１の実施の形態における不要輻射解析装置を示す図
【図１６】本発明の第１２の実施の形態における不要輻射解析装置を示す図
【図１７】本発明の第１３の実施の形態における不要輻射解析装置を示す図
【図１８】本発明の第１の実施の形態における不要輻射解析方法を示す説明図
【図１９】本発明の第１５の実施の形態における不要輻射解析装置を示す図
【図２０】本発明の第１６の実施の形態における不要輻射解析装置を示す図
【図２１】本発明の第１７の実施の形態における不要輻射解析装置を示す図
【図２２】本発明の第１８の実施の形態における不要輻射解析装置を示す図
【図２３】本発明の第１９の実施の形態における不要輻射解析方法を示す図
【図２４】本発明の第２０の実施の形態における不要輻射解析方法を示す図
【図２５】本発明の第２１の実施の形態における不要輻射解析方法を示す図
【図２６】本発明の第２２の実施の形態における不要輻射解析方法を示す図
【図２７】本発明の第２３の実施の形態における不要輻射解析方法を示す図
【図２８】本発明の第２４の実施の形態における不要輻射解析方法の概念を示す図
【図２９】本発明の第２４の実施の形態における不要輻射解析方法を示す図
【図３０】従来例の不要輻射解析方法を示す図
【図３１】従来例の不要輻射解析方法を示す図
【符号の説明】
１１ 回路情報
１２ パッケージ情報解析制御入力部
１３ 等価インピーダンス推定手段
１４ 等価インピーダンス
１５ ＥＭＩノイズ解析手段
１６ 解析結果
１７ ＥＭＩノイズ最適化手段
１８ 最適化結果
【発明の属する技術分野】
本発明は、不要輻射（ＥＭＩ：Electromagnetic Interference）解析方法および不要輻射解析装置に係り、特に、電流情報がない場合でも、大規模でかつ高速駆動のＬＳＩ(大規模半導体集積回路)に対して高速かつ高精度のＥＭＩ解析を行い、電磁輻射を解析することのできる方法に関する。
【０００２】
【従来の技術】
ＬＳＩは、コンピュータはもちろんのこと、携帯電話等の通信機器、一般家庭製品や玩具、自動車まで利用範囲が拡大している。しかし、その一方で、これらの製品から生じる不要輻射がテレビ・ラジオ等の受信装置の電波障害や他システムの誤動作の原因として問題になっている。これらの問題に対して、フィルタリングやシールディングといった製品全体としての対策も施されているが、部品点数増大・コスト増大・製品上対策の難しさ等の観点より、ＬＳＩパッケージとしてのノイズ抑制が強く要請されている。
【０００３】
このような状況下、各製品においてＬＳＩはキーデバイスとして位置付けられており、製品の競争力確保のために、ＬＳＩの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求に答えるためにはＬＳＩ設計の自動化が必須であり、現状の設計自動化技術導入の条件として同期設計を採用する必要が高まっている。
【０００４】
従来、図３０に示すように、セルの内部容量・入力容量などをあらかじめキャラクタライズしたＥＭＩ専用ライブラリ３１０１とレイアウト情報３１０２とを用いて、寄生の抵抗、容量成分を含んだネットリスト（回路接続情報ファイル）をつくるＬＰＥ（レイアウト素子抽出）処理を行い（ステップ３１０３）、ブロックの総容量を計算する（ステップ３１０５）方法が提案されている。
【０００５】
そして同様にしてブロックネットリスト３１０６もＬＰＥし、電源抵抗・電源容量のない条件でのブロックの電源電流を計算し（ステップ３１０７）、電源電流を得る。
またブロック総容量・電源電流の電流モデルを同様にＬＰＥした電源ネットリスト３１０４に接続する。
【０００６】
これらの接続情報をトランジスタレベルシミュレーションすることによりＥＭＩノイズを推定する（ステップ３１０９）。
そしてＥＭＩスペクトル３１１０を得る。
【０００７】
しかしながらこの方法では、容量推定に専用のライブラリが必要であるという問題がある。
【０００８】
また、電源電流計算にトランジスタレベルシミュレータを用いるため、演算に非常に時間がかかるという問題がある。
さらにまた、電源を含めてＬＰＥを行うため演算に非常に時間がかかる。
【０００９】
加えて、電源ネットリスト・容量情報・電源電流情報をまとめてトランジスタレベルシミュレーションするため、こちらも非常に時間がかかるという問題がある。
【００１０】
そこで、演算処理の高速化をはかるために、ＲＬＣをインピーダンスアナライザで抽出する方法を提案している。
【００１１】
この方法は図３１に示すように、ＬＳＩ情報３２０１からインピーダンスアナライザ３２０２を用いてＲ３２０３、Ｌ３２０４，Ｃ３２０５を算出する。そして、これらの値と、負荷容量３２０６、ゲートレベルネットリスト３２０７、テストベクタ３２０８からゲートレベルでの電源電流推定３２０９を行い電源電流スペクトル３２１０を得、この電源電流スペクトル３２１０と前記ＲＬＣとでＥＭＩ推定を行い（ステップ３２１１）、ＥＭＩスペクトル３２１２を得るようにしたものである。
【００１２】
この方法では、ゲートレベルで電源電流を推定することができるため演算処理が高速となる。
また、実際のチップから高速に求めることができるＲＬＣ情報を使用するため、処理の高速化を図ることが可能となる。
【００１３】
またＥＭＩ推定において、トランジスタレベルシミュレーションを用いることなくＲＬＣ情報から定まる電源測定系ネットリストの周波数応答と電源電流スペクトルを掛け合わせることで求めるため演算処理の高速化を図ることが可能となる。
【００１４】
加えて、標準のゲートレベル検証フローで用いる情報で解析を行うため、特別な処理や特別な情報が不要である。
【００１５】
【発明が解決しようとする課題】
しかしながら、この方法では、実測結果をベースにするものであるため、従来は設計段階でＲＬＣを正確に予測する方法がないと言う問題があった、
【００１６】
またトランジスタレベルシミュレーションよりは高速であるものの、やはりゲートレベルシミュレーションが必要であるため、演算に時間がかかるという問題があった。
【００１７】
また、ネットリストが定まらないフロアプラン段階での予測が困難であるという問題があった。
【００１８】
以上のような状況の中で、ＬＳＩ設計においては、できるだけ早い時期にＥＭＩの見積もりをし、不適切な場合には、入れ替えたり、早期の設計変更を行うことが、容易に信頼性の高いＬＳＩ設計を行うという方針への近道であることがよく分かる。にもかかわらず、現状ではＬＳＩ設計に先立ちフロアプラン段階でＥＭＩ解析を行う方法はない。
【００１９】
本発明は前記実情に鑑みてなされたもので、設計の早期段階でＥＭＩ解析を行うことができ、高速解析しつつも、回路およびパッケージの情報を計算に反映することで、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することのできる不要輻射解析方法および装置を提供することを目的とする。
【００２０】
特に本発明では、電源電流情報を算出することなく、フロアプラン段階でＥＭＩ解析を行うことのできる方法を提供することを目的とする。
【００２１】
本発明は、回路シミュレーションの実行によってＬＳＩの不要輻射量を解析する方法であって、回路シミュレーションの実行により電源電流情報を算出することなく、当該ＬＳＩチップの回路情報と、当該ＬＳＩチップのパッケージ情報とに基づいて抵抗ＲとインダクタンスＬと容量Ｃを推定することにより、ＬＳＩチップ内部の等価インピーダンス情報を算出推定する等価インピーダンス情報算出手段により実現される等価インピーダンス情報算出工程と、回路シミュレーションの実行により電源電流情報を算出することなく、前記等価インピーダンス情報に基づいて、回路シミュレーションの実行によって電源および接地の不要輻射ノイズを算出する不要輻射ノイズ算出工程とを含むことを特徴とする。
【００２２】
かかる構成によれば、ＬＳＩチップの回路情報から、電源電流情報を算出することなしに、回路情報とパッケージ情報とから等価インピーダンス情報を算出するようにし、容量対策補正を行っているため、高速かつ容易に不要輻射解析を行うことが可能となる。また、このように回路情報のみから早期に解析することができるため、チップ面積や電源あるいはパッケージの変更が容易であり、不要輻射対策を立てるのに自由度が高く、容易に不要輻射の低減を図ることが可能となる。
【００２３】
また望ましくは、前記等価インピーダンス情報算出工程は、前記回路情報から、前記回路情報に基づいたチップ面積と、電源パッドの位置と、電源情報とを抽出する第１の抽出工程と、前記パッケージ情報からパッケージの種類を抽出する第２の抽出工程とを含み、前記第１および第２の抽出工程で得られた情報に基づいて等価インピーダンス情報を算出推定するように構成されていることを特徴とする。
【００２４】
かかる構成によれば、回路情報からチップ面積と電源パッドの位置と電源情報とを抽出するようにしているため、最低限これが決まれば、等価インピーダンスは容易に算出でき、所望の情報を容易に得ることが可能となる。
【００２５】
望ましくは、前記回路情報は、フロアプラン情報を含むことを特徴とする。
【００２６】
かかる構成によれば、フロアプラン情報に基いて等価インピーダンスが算出されているため、回路設計の初期段階において不要輻射解析を行うことができ、設計のやりなおしも容易であり、制約なしに最適化設計を行うことが可能となる。
【００２７】
望ましくは、前記回路情報は、レイアウト情報を含むことを特徴とする。
【００２８】
かかる構成によれば、レイアウトデータは具体度が高いため、高精度の等価インピーダンス情報を算出できる。この値に基づいて不要輻射解析がなされるため、レイアウト設計段階で不要輻射解析を行うようにすれば、さらに高精度で信頼性の高い不要輻射解析を行うことが可能となる。このように、レイアウトレベルの回路情報から等価インピーダンス情報を算出し、この値に基いて不要輻射解析がなされるため、レイアウトが一応フィックスされた段階で不要輻射解析を行うようにすれば、さらに高精度で信頼性の高い不要輻射解析を行うことが可能となる。
【００２９】
望ましくは、前記回路情報は、ネットリスト情報を含むことを特徴とする。
【００３０】
かかる構成によれば、より高精度の不要輻射解析を行うことが可能となる。また、フロアプラン情報なしに、ネットリストだけでも、トランジスタ数がわかり、このトランジスタ数に基いて面積（抵抗）が推定できる。またネットリストの接続情報から容量の推定も可能である。
【００３１】
また望ましくは、前記ネットリスト情報は、機能レベルの回路情報を含むことを特徴とする。
【００３２】
かかる構成によれば、ゲートレベルでの回路情報に比べて演算時間の短縮化を図ることが可能となる。さらに、ＬＳＩ設計フェーズに適合した等価インピーダンス算出が可能となる。
【００３３】
望ましくは、前記ネットリスト情報はゲートレベルの回路情報を含む含むことを特徴とする。
【００３４】
かかる構成によれば、トランジスタレベルでの回路情報に比べて演算時間の短縮化を図ることが可能となる。さらに、ＬＳＩ設計フェーズに適合した等価インピーダンス算出が可能となる。
【００３５】
望ましくは、前記ネットリスト情報は、トランジスタレベルの回路情報を含むことを特徴とする。
【００３６】
かかる構成によれば、トランジスタレベルの回路情報から、デバイス成分を考慮して、容易に等価インピーダンスを算出できる。すなわち、レイアウトデータからトランジスタレベルのネットリストを抽出し、ゲート容量、配線容量、電源間容量、ＭＯＳ容量（電源線と接地線との間の容量）などを算出することにより、容易に等価インピーダンス情報を算出することが可能となる。
【００３７】
望ましくは、前記等価インピーダンス情報算出工程は、回路情報から、メモリブロックを静電容量として推定し実行されることを特徴とする。
【００３８】
かかる構成によれば、メモリブロックを容量として用いたデータを用いるため、寄生成分も考慮した等価インピーダンスが算出できる。回路設計の初期段階において不要輻射解析を行うことができ、設計のやりなおしも容易であり、制約なしに最適化設計を行うことが可能となる。
【００３９】
望ましくは、前記等価インピーダンス情報算出工程は、セルの活性化率を考慮して容量推定を行う工程を含むことを特徴とする。
【００４０】
かかる構成によれば、デバイス素子および寄生素子を、ゲート容量、配線容量、電源間容量、ＭＯＳ容量（電源線と接地線との間のゲート容量）として抽出する。容量は、その箇所が動作状態（活性）であるときは、容量として動作しないため、活性化率βを容量値に乗じることにより、より高精度の等価容量を得ることが可能となる。なお、セルの活性化率はセルの動作・非動作をダイナミック解析に基づいて得ることができる。
【００４１】
また望ましくは、前記等価インピーダンス情報算出工程は、前記回路情報から抵抗値を推定する工程を含むことを特徴とする。
【００４２】
かかる構成によれば、容易に高精度のＥＭＩ解析を行うことが可能となる。
【００４３】
また望ましくは、前記等価インピーダンス情報算出工程は、前記回路情報から回路接続情報を抽出し、さらに、能動素子をあらかじめ定めた抵抗に置換した回路接続情報を作成し、等価抵抗を算出する工程を含むことを特徴とする。
【００４４】
かかる構成によれば、電源の抵抗を極めて容易に見積もることが出来、容易により高精度のＥＭＩ解析を行うことが可能となる。
【００４５】
かかる構成によれば、たとえば電源ＬＰＥを行い、トランジスタ接続端子を抵抗（オン抵抗およびカットオフ抵抗）で接続し、たとえば、電源に対する電流量で等価抵抗を推定することにより、電源電流情報なしに容易に等価インピーダンス情報を得ることができ、不要輻射解析を行うことができる。
【００４６】
また望ましくは、等価インピーダンス情報算出工程は、前記回路情報からチップ面積に基づいて、抵抗値を推定する工程を含むことを特徴とする。
【００４７】
チップ面積が決まれば、回路パターンのシート抵抗と、あらかじめ測定しておいた統計情報とから得られた係数を乗じることにより、フロアプラン段階で容易に等価抵抗を得ることができる。
【００４８】
望ましくは、前記等価インピーダンス情報算出工程は、ワイヤ長に対するインダクタンス情報をデータベース化する工程と、前記回路情報および前記パッケージ情報から、ワイヤ長を算出する工程と、前記ワイヤ長から前記データベース化されたインダクタンス情報を抽出し、インダクタンスを推定する工程とを含むことを特徴とする。
【００４９】
インダクタンスはワイヤによるインダクタンスが支配的であるため、ワイヤ長に対するインダクタンスをあらかじめデータベース化しておくことにより、パッケージのピンと電源パッドの位置とからワイヤ長を得、データベースからインダクタンスを推定するようにすれば、極めて容易かつ高精度にインダクタンスの推定を行うことが可能となる。
【００５０】
望ましくは、前記等価インピーダンス情報算出工程で得られた等価インピーダンスに基づいてＥＭＩノイズを推定するノイズ推定工程とを含むことを特徴とする。
【００５１】
かかる構成によれば、電源電流情報を得ることなしに、ＥＭＩノイズを推定することができる。
【００５２】
また望ましくは、前記ノイズ推定工程は、前記等価インピーダンスと、前記回路情報とから前記ＬＳＩの周波数応答性を算出する工程と、前記周波数応答性に基づいて、特定周波数帯域における前記ＬＳＩのＥＭＩノイズを推定する工程とを含むことを特徴とする。
【００５３】
かかる構成によれば、電源電流情報を得ることなしに、等価インピーダンスと、回路情報とからＬＳＩの周波数応答性を算出し、ＥＭＩノイズを推定するようにしているため、設計の初期段階で容易に高精度のＥＭＩ解析を行うことができるため、設計変更が容易であり、また無駄を防ぐことができる。
【００５４】
望ましくは、前記ノイズ推定工程は、クロック周波数と推定消費電力とに基づいて周波数応答特性に反映するためのオフセット値を算出する工程と、前記オフセット値を前記周波数応答性に掛け合わせる工程とを含むことを特徴とする。
現実に近い電流変化を得ることができる。
【００５５】
かかる構成によれば、容易にノイズ推定を行うことが可能となる。
【００５６】
望ましくは、さらに、得られた前記等価インピーダンスに基づいてＥＭＩノイズを最適化すべく補正を行う補正工程を含むことを特徴とする。
【００５７】
かかる構成によれば、得られた等価インピーダンス情報に応じてＥＭＩノイズを最適化するための補正を行うようにしているため、試行錯誤無しに、EMIノイズを抑えることができる。最適化が容易となる。
【００５８】
また望ましくは、前記補正工程は、前記推定工程で推定されたインダクタンスを補正すべく、電源端子位置、パッケージ種類およびワイヤ長を補正する工程を含むことを特徴とする。
【００５９】
かかる構成によれば、推定工程で推定されたインダクタンスを、電源端子位置、パッケージ種類およびワイヤ長を補正することにより、最適化すればよいため、面積の増加無しにＥＭＩノイズを抑えることができ、容易に効率よく最適化を行うことができる。
【００６０】
望ましくは、前記補正工程は、前記推定工程で推定された容量からタイミングに問題がない程度に信号配線容量を補正する工程を含むことを特徴とする。
【００６１】
かかる構成によれば、タイミングの遅れがないように信号配線容量を補正すればよく、容易に効率よく最適化を行うことができる。
【００６２】
さらに望ましくは、前記信号配線容量を補正する工程は、信号配線幅、信号配線長、信号配線経路を補正する工程を含むことを特徴とする。
【００６３】
信号容量は、配線幅、配線長、配線経路によって調整可能であるため、これらの値を補正することにより、極めて容易に補正を行うことが可能となる。
【００６４】
また望ましくは、前記補正工程は、電圧降下が問題のない程度に電源配線レイアウトを補正する電源配線レイアウト補正工程を含むことを特徴とする。
【００６５】
容量値を大きく変化させると、電圧降下が問題となることがあるが、電源配線レイアウトを調整することによって補正は可能となる。
【００６６】
望ましくは、前記電源配線レイアウト補正工程は、電源経路、電源配線幅、電源配線長を補正する工程を含むことを特徴とする。
【００６７】
かかる構成によれば、信号配線容量の補正を、電源経路や、電源配線幅、電源配線長の補正によって容易に最適化を行うことが可能となる。
【００６８】
望ましくは、前記補正工程は、デカップリング容量を補正する工程を含むことを特徴とする。
【００６９】
かかる構成によれば、得られた等価インピーダンス情報に応じてＥＭＩノイズを最適化するためのデカップリング容量の補正を行うようにしているため、試行錯誤なしに、ＥＭＩノイズを抑えることができる。そして容易に最適化を行うことが可能となる。
【００７０】
望ましくは、前記補正工程は、電源および容量の接続関係を補正する工程を含むことを特徴とする。
【００７１】
かかる構成によれば、インピーダンスを構成するためのチップの面積を変更せずインピーダンスの配置の変更のみで等価インピーダンスの大きさを最適化することにより、面積の増加無しにＥＭＩノイズを抑えることが出来、容易に効率よく最適化を行うことが可能となる。
【００７２】
なお上記方法は、主として、電源電流情報を算出することなく、回路情報から直接等価インピーダンスを算出することで容易にＥＭＩ解析を行うことが可能であるが、電源電流情報を算出し、この電源電流情報に基づいてＥＭＩ解析を行う場合にも有効であることはいうまでもない。
【００７３】
すなわち、ＬＳＩの不要輻射量を解析する方法において、当該ＬＳＩチップの回路情報から電源電流に流れる等価電源電流情報を算出し、また前記ＬＳＩチップに電流を供給する電源の電源情報、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つの情報を解析制御情報として考慮し、前記回路情報に前記解析制御情報を反映させた総合情報を等価回路として見積もり、この見積もられた総合情報に従い、解析を実行するようにしてもよい。
【００７４】
上記構成によれば、ＬＳＩチップの回路に起因する不要輻射のみならず、電源、パッケージに起因する不要輻射を、高速かつ少メモリで高精度に解析することができる。
【００７５】
また、ＬＳＩチップに電流を供給する電源を仮に決定しこの電源情報と、前記半導体チップのパッケージのもつパッケージ情報および前記半導体チップの特性を測定する測定系のもつ測定系情報のうちの少なくとも１つとを含むようにして、等価インピーダンスを求めるようにしてもよい。
【００７６】
そして上述した不要輻射解析方法で得られた結果に基づいて、不要輻射を低減するように回路情報を最適化することにより、不要輻射の少ない回路設計を実現することが可能となる。
【００７７】
本発明の不要輻射解析方法において、更に前記最適化工程で得られた回路情報を最適化情報として表示するようにしてもよい。
【００７８】
また、本発明の不要輻射解析装置では、当該ＬＳＩチップの回路情報と、当該ＬＳＩチップのパッケージ情報とに基づいて抵抗ＲとインダクタンスＬと容量Ｃを推定することにより、等価インピーダンス情報を算出推定する等価インピーダンス情報算出手段と、回路シミュレーションの実行により電源電流情報を算出することなく前記等価インピーダンス情報に基づいて、不要輻射ノイズを算出する不要輻射ノイズ算出手段とを含むことを特徴とする。
【００７９】
望ましくは、前記等価インピーダンス情報算出手段は、前記回路情報から、チップ面積と、電源パッドの位置と、電源情報とを抽出するとともに、前記パッケージ情報からパッケージの種類を抽出するように構成されており、前記不要輻射ノイズ算出手段は、前記抽出された情報に基づいて等価インピーダンス情報を算出推定する推定手段を含む事を特徴とする。
【００８０】
また、望ましくは、前記回路情報は、フロアプラン情報を含むことを特徴とする。
【００８１】
望ましくは、前記回路情報は、レイアウト情報を含むことを特徴とする。
【００８２】
望ましくは、前記回路情報は、ネットリスト情報を含むことを特徴とする。
【００８３】
望ましくは、前記ネットリスト情報は、機能レベルの回路情報を含むことを特徴とする。
【００８４】
望ましくは、前記ネットリスト情報は、ゲートレベルの回路情報を含むことを特徴とする。
【００８５】
望ましくは、前記ネットリスト情報は、トランジスタレベルの回路情報を含むことを特徴とする。
【００８６】
望ましくは、前記等価インピーダンス情報算出手段は、回路情報からメモリブロックを容量として推定し実行されるように構成されていることを特徴とする。
【００８７】
望ましくは、前記等価インピーダンス情報算手段は、活性化率を考慮して容量推定を行う推定手段を含むことを特徴とする。
【００８８】
望ましくは、前記等価インピーダンス情報算出手段は、前記回路情報から抵抗値を推定する手段を含むことを特徴とする。
【００８９】
望ましくは、前記等価インピーダンス情報算出手段は、前記回路情報から回路接続情報を抽出し、さらに、能動素子をあらかじめ定めた抵抗
に置換した回路接続情報を作成し、等価抵抗を算出する等価抵抗算出手段を含むことを特徴とする。
【００９０】
望ましくは、前記等価インピーダンス情報算出手段は、前記回路情報からチップ面積に基いて、抵抗値を推定する抵抗値推定手段を含むことを特徴とする。
【００９１】
望ましくは、前記等価インピーダンス情報算出手段は、ワイヤ長に対するインダクタンス情報をデータベース化する手段と、前記回路情報および前記パッケージ情報から、ワイヤ長を算出するワイヤ長算出手段と、前記ワイヤ長から前記データベース化されたインダクタンス情報を抽出し、インダクタンスを推定する抽出手段とを含むことを特徴とする。
【００９２】
望ましくは、前記等価インピーダンス情報算出手段で得られた等価インピーダンスに基いてＥＭＩノイズを推定するノイズ推定手段を含むことを特徴とする。
【００９３】
望ましくは、前記ノイズ推定手段は、前記等価インピーダンスと、前記回路情報とから前記ＬＳＩの周波数応答性を算出する手段と、前記周波数応答性に基いて、前記ＬＳＩのＥＭＩノイズを推定する推定手段とを含むことを特徴とする。
【００９４】
望ましくは、前記ノイズ推定手段は、クロック周波数と推定消費電力とに基いてオフセット値を算出する手段と、前記オフセット値を前記等価インピーダンスに掛け合わせる手段とを含むことを特徴とする。
【００９５】
望ましくは、さらに、得られた前記等価インピーダンスに基いてＥＭＩノイズを最適化すべく補正を行う補正手段を含むことを特徴とする。
【００９６】
望ましくは、前記補正手段は、前記推定手段で推定されたインダクタンスを補正すべく、電源端子位置、パッケージ種類およびワイヤ長を補正する補正手段を含むことを特徴とする。
【００９７】
望ましくは、前記補正手段は、前記推定手段で推定された容量からタイミングに問題がない程度に信号配線容量を補正する容量補正手段を含むことを特徴とする。
【００９８】
望ましくは、前記信号配線容量を補正する補正手段は、信号配線幅、信号配線長、信号配線経路を補正する補正手段を含むことを特徴とする。
【００９９】
望ましくは、前記補正手段は、電圧降下が問題のない程度に電源配線レイアウトを補正する電源配線レイアウト補正手段を含むことを特徴とする。
【０１００】
望ましくは、前記電源配線レイアウト補正手段は、電源経路、電源配線幅、電源配線長を補正する補正手段を含むことを特徴とする。
【０１０１】
望ましくは、前記補正手段は、デカップリング容量を補正する容量補正手段を含むことを特徴とする。
【０１０２】
望ましくは、前記補正手段は、電源および容量の接続関係を補正する接続関係補正手段を含むことを特徴とする。
【０１０３】
かかる不要輻射解析装置によっても、上述の方法と同様、主として、電源電流情報を算出することなく、回路情報から直接等価インピーダンスを算出することで容易にＥＭＩ解析を行うことが可能である。しかしながら、電源電流情報を算出し、この電源電流情報に基づいてＥＭＩ解析を行う場合にも有効であることはいうまでもない。
【０１０４】
【発明の実施の形態】
以下、本発明に係る不要輻射解析方法の実施形態について説明する。
実施形態１
図１は、本発明に係る不要輻射解析方法を実施するための不要輻射解析装置の全体構成を示す概念図である。
【０１０５】
この不要輻射解析装置は、当該ＬＳＩチップの回路情報１１と、当該ＬＳＩチップのパッケージ情報１２とに基づいて等価インピーダンス情報を算出推定する等価インピーダンス情報推定手段１３と、前記等価インピーダンス情報１４に基づいて、不要輻射ノイズを算出し、解析する不要輻射（ＥＭＩ）ノイズ解析手段１５とを含み、解析結果１６を出力するものである。そしてさらに、等価インピーダンス情報推定手段１３によって得られた等価インピーダンス情報１４に基づいて、不要輻射ノイズを最適化する最適化手段１７と、この最適化手段１７で最適化を行い、得られた最適化結果１８に基づいてレイアウト設計を行うものである。
【０１０６】
ここで、等価インピーダンス情報推定手段１３は、前記回路情報１１からチップ面積と、電源パッドの位置と、電源情報から電源配線の幅・長さ・材質と、パッケージ情報からパッケージの種類とを抽出するように構成されており、これらの情報から図２に示すようなＲ、Ｌ、Ｃ情報を求めることができる。
【０１０７】
この不要輻射解析装置は、フロアプラン段階における回路情報に基づいて実行することができる。
【０１０８】
次にこの不要輻射解析装置を用いて不要輻射解析を実行するための方法について説明する。
【０１０９】
まず、フロアプラン段階で、機能設計を行い、論理設計を行った段階で、図１に示すような、チップ面積を決定すると共に、電源情報から電源配線の幅・長さ・材質を得、さらにパッケージ情報１２から得られるパッケージの種類から、電源パッドの位置を得、図３に示すように、これらの値（フロアプラン情報３１）から等価インピーダンス推定手段１３において、電源配線の抵抗Ｒ，容量Ｃ，接続部分のインダクタンスＬを推定し（ステップ３２）、等価インピーダンス３３を得る。
【０１１０】
ここで、抵抗Ｒはチップ面積が決まると決まる。パッケージと電源パッド位置が決まるとリードの長さが決まるのでインダクタンスが決まる。なお、このような抵抗あるいはインダクタンスの推定方法としては種々の方法が提案されているが、チップ面積に単に係数をかけるのみでも、大まかな抵抗値は算出可能である。
【０１１１】
そしてチップ面積から電源のおおよその面積が決まるので電源間容量が推定される。またチップ面積が決まるとトランジスタ数が推定され、ゲート容量も推定される。そしてチップ面積とトランジスタ数とからトランジスタの占有面積が推定されると、配線容量が推定される。
【０１１２】
このようにして、回路情報から電源電流情報を算出することなく、等価インピーダンス容量を推定するようにしているため、演算量を少なくすることができ、高精度で信頼性の高い不要輻射解析を高速で実行することが可能となる。
【０１１３】
なお、このようにして得られた解析結果１６に基づいて、ＥＭＩノイズ最適化手段１７でＥＭＩノイズの最適化を行い、最適のＲＴＬ情報を得る。
【０１１４】
実施形態２
また、第２の実施形態として図４に示すように、ＲＴＬ（レジスタトランスファロジック）レベルでの回路情報４４に基づき、動作確率４５を考慮し、確率伝搬手段４６の伝搬確率に応じてセル動作確率４７を算出し、このセル動作確率４７を考慮して前述のフロアプラン情報３１から、インピーダンスを推定する。
【０１１５】
この例では、まず、フロアプラン段階で、機能設計を行い、論理設計を行った段階で、図５に示すような、Ａブロックと、Ｆブロックと、Ｂブロックとからなる、ＲＴＬ（レジスタトランスファロジック）レベルでの回路情報に基づき、チップ面積を決定すると共に、電源情報から電源配線の幅・長さ・材質を得、さらにパッケージ情報１２から得られるパッケージの種類から、電源パッドの位置を得、これらの値（フロアプラン情報３１）から等価インピーダンス推定手段１３において、電源配線の抵抗Ｒ，容量Ｃ，接続部分のインダクタンスＬを推定し（ステップ３２）、等価インピーダンス３３を得る。
【０１１６】
本実施形態では、動作確率４５を用いてセルの動作確率からセルの活性化率を算出し、容量Cを最適化する処理（実施形態１６参照）を含んだフローとしているが、これはなくてもよい。この方法によれば、より高精度の不要輻射解析を行なうことが可能となる。
【０１１７】
実施形態３
本発明の第３の実施形態として、抵抗値の推定方法について説明する。
この方法は図６に示すように、使用する標準的な材料からそのシート抵抗６１を求め、チップ面積６２と、電源配線設計のタイプなどからあらかじめ用意しておくチップ面積と電源面積の相関をあらわす係数６３にもとづいて、推定手段６４で抵抗値６５を推定する。
【０１１８】
このようにして容易に抵抗値の推定が可能となる。
【０１１９】
実施形態４
本発明の第４の実施形態として、インダクタンスの推定方法について説明する。
この方法は図７に示すように、回路情報から電源パッドの数と位置からなる電源パッド情報７１を得るとともに、パッケージ情報７２からパッケージの位置と種類を求める。一方ワイヤ長に対するインダクタンスの値をデータベース化しておき、データベース７３から、該当するものを抽出し、推定手段７４でインダクタンスＬを推定し、インダクタンス７５を得るようにしたものである。
【０１２０】
このようにして容易にインダクタンスの推定を行うことが可能となる。
【０１２１】
実施形態５
本発明の第５の実施形態として、ＥＭＩノイズ解析手段によるノイズ推定方法について説明する。
図１に示した等価インピーダンス推定手段１３で得られた等価インピーダンスに基づき、ＥＭＩノイズ解析手段１５を用いて、ＥＭＩノイズの推定を行う。ここでは推定された等価インピーダンスと、回路情報とから周波数応答性を算出し、同等のチップとの比較により、ＥＭＩノイズを推定するものである。
【０１２２】
図８は周波数応答性の一例を示すデータである。ここで縦軸は電流スペクトル、横軸は周波数である。
この図８で使用する周波数帯域での周波数応答性を調べ、図１に示したＥＭＩノイズ解析手段１５で周波数ノイズが所定の値よりも大きいと判断されたときは、ＥＭＩノイズ大とした解析結果１６が出力される。
【０１２３】
かかる構成によれば、電源電流情報を得ることなしに、等価インピーダンスと、回路情報とからＬＳＩの周波数応答性を算出し、ＥＭＩノイズを推定するようにしているため、設計の初期段階で容易に高精度のＥＭＩ解析を行うことができるため、設計変更が容易であり、また無駄を防ぐことができる。
【０１２４】
実施形態６
本発明の第６の実施形態として、ＥＭＩノイズ解析手段によるノイズ推定方法の変形例について説明する。
この例では図９に示すように、前記第５の実施形態で得られた周波数応答特性曲線９１に、推定消費電力から決定されたオフセット値９２を算出し、このオフセット値を前記周波数応答曲線９１に掛け合わせるようにし、周波数を考慮した統計情報から得られた電流スペクトル９３を得る。
【０１２５】
このようにしてより高精度のノイズ推定を行うことが可能となる。
【０１２６】
実施形態７
本発明の第７の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて補正を行う方法について説明する。
図１０に示すように、この例ではまずＥＭＩノイズの目標値を入力する（ステップ１０１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、フロアプラン段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ１０２）、等価インピーダンスの推定を行う（ステップ１０３）。
【０１２７】
この後、この等価インピーダンスからＥＭＩノイズの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ１０４）。
そしてこの推定ＥＭＩノイズと既にステップ１０１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要なインダクタンスを算出する（ステップ１０５）。
【０１２８】
そして必要なインダクタンスを得るための電源端子位置、パッケージ種類、ワイヤ長を算出しフロアプラン段階での補正を行う（ステップ１０６）
【０１２９】
このようにして容易に補正を行うことが可能となる。フロアプラン段階では種々の情報を変えるための自由度が高く、レイアウト段階での補正に比べて容易である上、作業性が良好である。
【０１３０】
実施形態８
前記第７の実施形態では、インダクタンス補正を行う方法について説明したが、本発明の第８の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて容量補正を行う方法について説明する。
【０１３１】
図１１に示すように、ＥＭＩノイズの目標値入力ステップ１１１からＥＭＩノイズの推定ステップ１１４までは前記第７の実施形態とまったく同様に形成されているが、この例ではＥＭＩノイズの目標値を得るために、信号配線容量追加を行うようにしたものである。
【０１３２】
まずＥＭＩノイズの目標値を入力する（ステップ１１１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、フロアプラン段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ１１２）、これらの情報に基づいて等価ＲＬＣ計算を行い、等価インピーダンスの推定を行う（ステップ１１３）。
【０１３３】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ１１４）。
そしてこの推定ＥＭＩノイズと既にステップ１１１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要な容量値を算出する（ステップ１１５）。
そして必要な容量値を得るための容量追加を行った場合タイミングの遅延量を算出し遅延が許容範囲内であるかを判断する（ステップ１１６）。
【０１３４】
そしてタイミングの許容範囲に相当する追加限界容量値を算出する（ステップ１１７）。
そして追加すべき容量値を算出し、信号配線の幅、長さ、経路の補正を行い信号配線容量の補正を行う（ステップ１１８）。
【０１３５】
このようにして容易に補正を行うことが可能となる。フロアプラン段階では種々の情報を変えるための自由度が高く、レイアウト段階での補正に比べて容易である上、作業性が良好である。
【０１３６】
実施形態９
前記第７、８の実施形態では、インダクタンスおよび容量補正を行う方法について説明したが、本発明の第９の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて抵抗補正を行う方法について説明する。
【０１３７】
図１２に示すように、ＥＭＩノイズの目標値入力ステップ１２１からＥＭＩノイズの推定ステップ１２４までは前記第７および第８の実施形態とまったく同様に形成されているが、この例ではＥＭＩノイズの目標値を得るために、抵抗を追加するようにしたものである。
まずＥＭＩノイズの目標値を入力する（ステップ１２１）。
【０１３８】
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、フロアプラン段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ１２２）、これらの情報に基づいて計算し、等価インピーダンスの推定を行う（ステップ１２３）。
【０１３９】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ１２４）。
そしてこの推定ＥＭＩノイズと既にステップ１２１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要な抵抗値を算出する（ステップ１２５）。
【０１４０】
そして必要な抵抗値を得るための抵抗追加を行った場合の電圧降下を算出し電圧降下が許容範囲内であるかを判断する（ステップ１２６）。
そして電圧降下が許容範囲にあるような追加限界抵抗値を算出する（ステップ１２７）。
【０１４１】
そして追加すべき抵抗値を算出し、電源配線の幅、長さ、経路の補正を行い電源配線による抵抗値の補正を行う（ステップ１２８）。
このようにして容易に補正を行うことが可能となる。フロアプラン段階では種々の情報を変えるための自由度が高く、レイアウト段階での補正に比べて容易である上、作業性が良好である。
【０１４２】
実施形態１０
前記第７、８、９の実施形態では、インダクタンス、容量および抵抗値補正を行う方法について説明したが、本発明の第１０の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて空き地を用いたデカップリング容量追加による補正を行う方法について説明する。
【０１４３】
図１３に示すように、ＥＭＩノイズの目標値入力ステップ１３１からＥＭＩノイズの推定ステップ１３４までは前記第７乃至第９の実施形態とまったく同様に形成されているが、この例ではＥＭＩノイズの目標値を得るために、抵抗を追加するようにしたものである。
【０１４４】
まずＥＭＩノイズの目標値を入力する（ステップ１３１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、フロアプラン段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ１３２）、これらの情報に基づいて計算し、等価インピーダンスの推定を行う（ステップ１３３）。
【０１４５】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ１３４）。
そしてこの推定ＥＭＩノイズと既にステップ１３１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要な容量値を算出する（ステップ１３５）。
【０１４６】
そして必要な容量を形成するための空き地があるか否かを判断し（ステップ１３６）、空き地があった場合はデカップリング容量を追加する（ステップ１３８）。
一方空き地がない場合はデカップリング容量を追加するための空き地を確保し（ステップ１３７）、そこにデカップリング容量を追加する（ステップ１３９）。
【０１４７】
このようにして容易に補正を行うことが可能となる。フロアプラン段階では種々の情報を変えるための自由度が高く、レイアウト段階での補正に比べて容易である上、作業性が良好である。
【０１４８】
実施形態１１
これまでの工程では、等価インピーダンス情報算出工程は、フロアプラン段階での回路情報に基づいて実行されたが、レイアウト段階の回路情報に基づいて行い、ＥＭＩノイズを算出することも可能であることはいうまでもない。以下、レイアウト段階の回路情報（レイアウトデータ）に基づいて等価インピーダンス情報を算出するようにした例について説明する。
【０１４９】
図１４はフローチャートであり、図１５はこれに用いられるＥＭＩ解析装置である。この装置はレイアウトデータ１５１から、レイアウト素子抽出ＬＰＥを行うＬＰＥ手段１５２と、この抽出データに基づき、ゲート容量（ＣnchＣpch）と、配線容量（Ｃload）と、電源間容量（Ｃpower）と、ＭＯＳ容量（電源と接地をMOSのゲートを介して直結した形状のもの：デカップリング容量Ｃpatgen）とからなる等価容量を推定する等価容量推定手段１５４とを具備し、等価容量Ｃを推定するものである（ステップ１５５）。
【０１５０】
次にこのＥＭＩ解析装置を用いた解析方法について説明する。図１４に示すように、レイアウトデータ１４１からレイアウト素子抽出ＬＰＥを行い（ステップ１４２）、この抽出データに基づき、トランジスタレベルネットリスト１４３を得る。
【０１５１】
そして等価容量推定手段１４４を用いて等価容量１４５を推定する。
ここで容量はゲート容量（ＣnchＣpch）と、配線容量（Ｃload）と、電源間容量（Ｃpower）と、ＭＯＳ容量（デカップリング容量Ｃpatgen）とに区分される。
【０１５２】
そしてゲート容量（ＣnchＣpch）は、誘電率およびゲート酸化膜厚をプロセス情報から入手し、デカップリング容量以外のゲート長およびゲート幅を得、ゲート長Ｌ×ゲート幅Ｗ×誘電率÷ゲート酸化膜厚の演算式により算出される。
【０１５３】
またＬＰＥで生成されたトランジスタレベルのネットリストから電源―接地間以外の容量を積算しこれを配線容量（Ｃload）とする。
更に、ＬＰＥで生成されたトランジスタレベルのネットリストから電源―接地間の容量を積算しこれを電源間容量（Ｃpower）とする。
ＬＰＥで生成されたトランジスタレベルのネットリストからデカップリング容量素子の長さ×幅の総計を算出し膜厚から容量を計算する。長さＬ×幅Ｗ×誘電率÷ゲート酸化膜厚の演算式により算出される。
このようにして、レイアウトデータに基づいて高精度の等価インピーダンスの推定を行うことが可能となる。
【０１５４】
なおここで容量推定にはシリアル係数αおよび活性化率βを考慮して次式に従って容量算出を行う。
なお、本実施形態では、トランジスタレベルのネットリストをLPE抽出させるとしているが、ゲートレベルのネットリストでも可能である。その際は、セルの容量Libで、ゲート容量およびMOS容量を与えればよい。
【０１５６】
実施形態１２
前記実施形態では、レイアウトデータに基づいて高精度の等価インピーダンスの推定を行うようにしたが、トランジスタレベルのスケマティックネットリストから等価インピーダンスの推定を行うようにしてもよい。ここでスケマティックとは、回路図段階で接続関係のみが決まっているレイアウト前段階のものをさすものとする。
【０１５７】
この装置は図１６に示すようにトランジスタレベルスケマティックネットリスト１６１とこのトランジスタレベルスケマティックネットリスト１６１から等価インピーダンス容量の推定を行う容量推定手段１６２とを具備し、等価容量Ｃを推定する（１６３）ものである。
【０１５８】
次に容量推定手段１６２による各容量の推定方法について説明する。
まず、容量はゲート容量（ＣnchＣpch）と、配線容量（Ｃload）と、電源間容量（Ｃpower）と、ＭＯＳ容量（デカップリング容量Ｃpatgen）とに区分される。
【０１５９】
そしてゲート容量（ＣnchＣpch）は、トランジスタレベルのスケマティックネットリストからゲートを通して電源・グランドに直結しているデカップリング容量トランジスタ以外のゲートの長さ×幅の総計を計算し、ゲート長Ｌ×ゲート幅Ｗ×誘電率÷ゲート酸化膜厚の演算式により算出される。
【０１６０】
またワイヤロードモデルなどからネット毎の容量（電源―接地間以外の容量）を推定して積算し、これを配線容量（Ｃload）とする。
更に、チップサイズ、プロセス種類、電源配線仕様をパラメータとし、統計的データに基づき、電源―接地間の容量を積算しこれを電源間容量（Ｃpower）とする。
【０１６１】
ゲートを通じて電源・グランドに直結しているデカップリングＭＯＳ容量トランジスタのゲート長×幅Ｗの総計および膜厚、またはデカップリングＭＯＳ容量の挿入する個数、またはデカップリングＭＯＳ容量の挿入可能な面積から容量を計算し、ＭＯＳ容量Ｃdecoupとする。
【０１６２】
このようにして、トランジスタレベルのスケマティックネットリストから容易に等価インピーダンスの推定を行うことが可能となる。
【０１６３】
この方法では、ＬＰＥ処理を必要としないため、容易に等価インピーダンスを推定できる効果がある。またレイアウトの完成を待たずに等価インピーダンスを推定することができる効果がある。さらに、回路設計から決まる等価インピーダンスが定量化できることから、回路設計によってのＥＭＩ最適化をおこなうことが可能となる。
【０１６４】
実施形態１３
なお、前記実施形態では、トランジスタレベルのスケマティックネットリストに基づいて等価インピーダンスの推定を行うようにしたが、ゲートレベルのスケマティックネットリストから等価インピーダンスの推定を行うようにしてもよい。
【０１６５】
この装置は図１７に示すようにゲートレベルスケマティックネットリスト１７１とこのゲートレベルスケマティックネットリスト１７１から等価インピーダンス容量の推定を行う容量推定手段１７２とを具備し、等価容量Ｃを推定する（１７３）ものである。
【０１６６】
この方法でも、ＬＰＥ処理を必要としないため、容易に等価インピーダンスを推定できる効果がある。またレイアウトの完成を待たずに等価インピーダンスを推定することができる効果がある。また回路設計から決まる等価インピーダンスが定量化できることから、回路設計によってのEMI最適化をおこなうことが可能となる。
【０１６７】
さらに、ゲートレベルでの推定のため、ＬＳＩ設計フェーズに適合した等価インピーダンス算出が可能となる。
【０１６８】
実施形態１４
なお、前記実施形態では、容量推定にはトランジスタのゲート容量をすべて容量として算出したが、ゲートとソース・ドレイン間容量はそれらの電位差により容量として働く場合と働かない場合がある。すなわち、同電位では容量として働かないため、実際はその補正を行う必要がある。
【０１６９】
つまり、図１８に示すように、入力信号ＩＮ１にＨが入力されている場合、トランジスタＢのソース・ドレイン電位はＨになることがないため、トランジスタＢのゲート電位にかかわらず容量としてリニアに働かない。そこで直列接続状態における電源・グランドから遠い側に配置されたトランジスタがゲート容量としてリニアに機能しなくなる確率が高くなることを考慮した係数としてシリアル係数αを導入し、容量値の補正を行う。セル単位・ライブラリ単位等、シリアル係数を算出する単位については、その工数と精度のトレードオフを考慮した上で、適切な単位で扱うと良い。
【０１７０】
さらに、ゲート電位が電源・グランド等に固定されているようなゲート容量値が明白なトランジスタについて別途容量値を算出した上で、ゲート電位が確定していないトランジスタに対する係数としてデカップリング率γを導入し、容量推定を行うことで、より高精度な推定を実現することができる。
【０１７１】
また動作中のトランジスタについてはゲート容量から除外する必要があるため、動作しているか否かを示す係数として活性化率βを導入し、容量値の補正を行う。
【０１７２】
そこで、容量推定にシリアル係数α、デカップリング率γ、および活性化率βを考慮した一例として、次式を示す。
【０１７３】
これにより、より高精度の等価インピーダンス推定を行うことが可能となる。
【０１７４】
実施形態１５
なお、前記実施形態では、トランジスタレベルのスケマティックネットリストとに基づいて等価インピーダンスの推定を行うようにしたが、ＲＡＭメモリなどのメモリ素子をブロックとして扱いデカップリング容量として推定することにより、等価容量の推定を行うようにしてもよい。
【０１７５】
この装置は図１９に示すようにＲＡＭメモリ情報１８１とこのＲＡＭメモリ情報１８１からデカップリング容量の推定を行うデカップリング容量推定手段１８２とを具備し、等価容量Ｃを推定する（１８３）ものである。
【０１７６】
これにより、容易により高精度の等価容量推定を行うことが可能となる。
【０１７７】
実施形態１６
次にダイナミック解析からセルの動作非動作を考慮する方法について説明する。
インピーダンス算出式の活性化率をダイナミックに変動させることで可変容量とし、精度を向上することができる。
【０１７８】
この装置は、図２０に示すようにゲートレベルネットリスト１９４とテストベクタ１９５とから、活性化率を算出する活性化率計算手段１９６とを備えここでセルの動作確率を得（ステップ１９７）、この動作確率と回路情報１９１とからインピーダンス推定手段１９２でインピーダンスの推定を行うようにしたものである。
【０１７９】
この方法によればインピーダンス算出式の活性化率をダイナミックに変動させることで可変容量とし、精度の向上を図ることが可能となる。
【０１８０】
実施形態１７
前記実施形態では、次にダイナミック解析からセルの動作非動作を活性化率で考慮する方法について説明したが、ここでは確率伝搬で計算する装置について説明する。
【０１８１】
この装置は、図２１に示すようにゲートレベルネットリスト２０４と確率情報２０５とから、確率の伝搬率を算出する確率伝搬手段２０６とを備えここでセルの動作確率を得（ステップ２０７）、この動作確率と回路情報２０１とからインピーダンス推定手段２０２でインピーダンスの推定（ステップ２０３）を行うようにしたものである。
【０１８２】
この方法によればインピーダンス算出式の活性化率を確率伝搬まで考慮して推定しているため、より精度の向上を図ることが可能となる。
【０１８３】
実施形態１８
レイアウト段階の回路情報に基づいて抵抗を推定する方法について説明する。図２２はこれに用いられるＥＭＩ解析装置である。この装置はレイアウトデータ２１１から、レイアウト素子抽出ＬＰＥを行うＬＰＥ手段２１２と、この抽出データに基づき、抵抗ネットリスト２１３を生成し、トランジスタ接続端子を抵抗（ＯＮ抵抗またはカットＯＦＦ抵抗）で接続したものとして等価処理し（ステップ２１４）、リダクションあるいは電源に対する電流量を算出することにより等価抵抗２１６を算出する（ステップ２１５）。
【０１８４】
かかる装置によっても、高精度の等価抵抗を推定することが可能となる。
【０１８５】
実施形態１９
次に電源レイアウトのみができたときの電源抵抗の推定について説明する。
ここでは電源抵抗は幹線の約半分程度であると推定するものとする。
図２３はこれに用いられるＥＭＩ解析装置である。この装置は電源のレイアウトデータからシート抵抗２２１と、幹線電源の長さおよび幅を得る（２２６）。そして電源抵抗２２３を計算する（ステップ２２２）。
そして係数（ここでは１／２）を乗じ、等価抵抗Ｒ２２５を推定する（ステップ２２４）。
【０１８６】
このようにして効率よく高精度の抵抗推定を行なうことが可能となる。
【０１８７】
実施形態２０
本発明の第２０の実施形態として、レイアウト情報にもとづいて推定をおこなったＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて補正を行う方法について説明する。前記第７乃至１１の実施形態で説明したフロアプラン段階の補正と同様であるが、レイアウト情報を読み込みこの情報をもとに等価インピーダンスを推定している点で異なり、高精度の推定が可能となるという特徴を有する。
【０１８８】
図２４に示すように、この例ではまずＥＭＩノイズの目標値を入力する（ステップ２３１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、レイアウト段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ２３２）、この値に基いて等価インピーダンスを算出しの等価インピーダンス推定を行う（ステップ２３３）。
【０１８９】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ２３４）。
そしてこの推定ＥＭＩノイズと既にステップ２３１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要なインダクタンスを算出する（ステップ２３５）。
【０１９０】
そして必要なインダクタンスを得るための電源端子位置、パッケージ種類、ワイヤ長を算出しレイアウトレベルでの補正を行う（ステップ２３６）。
【０１９１】
このようにして容易に補正を行うことが可能となる。フロアプラン段階出の補正にくらべ自由度は低いが、高精度の補正が可能となる。
【０１９２】
実施形態２１
前記第２０の実施形態では、インダクタンス補正を行う方法について説明したが、本発明の第２１の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて信号配線容量補正を行う方法について説明する。
【０１９３】
図２５に示すように、ＥＭＩノイズの目標値入力ステップ２４１からＥＭＩノイズの推定ステップ２４４までは前記第２０の実施形態とまったく同様に形成されているが、この例ではＥＭＩノイズの目標値を得るために、信号配線容量追加を行うようにしたものである。
【０１９４】
まずＥＭＩノイズの目標値を入力する（ステップ２４１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、レイアウト段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ２４２）、この情報に基づいて計算し、等価インピーダンスの推定を行う（ステップ２４３）。
【０１９５】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ２４４）。
そしてこの推定ＥＭＩノイズと既にステップ２４１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要な容量値を算出する（ステップ２４５）。
【０１９６】
そして必要な容量値を得るための容量追加を行った場合タイミングの遅延量を算出し遅延が許容範囲内であるかを判断する（ステップ２４６）。
【０１９７】
そしてタイミングの許容範囲に相当する追加限界容量値を算出する（ステップ２４７）。
そして追加すべき容量値を算出し、信号配線の幅、長さ、経路の補正を行い信号配線容量の補正を行う（ステップ２４８）。
【０１９８】
かかる構成によれば、タイミングの遅れがないように信号配線容量を補正すればよく、容易に効率よく最適化を行うことができる。
このようにして容易に補正を行うことが可能となる。フロアプラン段階出の補正にくらべ自由度は低いが、高精度の補正が可能となる。
【０１９９】
実施形態２２
前記第２０、２１の実施形態では、インダクタンスおよび容量補正を行う方法について説明したが、本発明の第９の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて抵抗補正を行う方法について説明する。
【０２００】
図２６に示すように、ＥＭＩノイズの目標値入力ステップ２５１からＥＭＩノイズの推定ステップ２５４までは前記第２０および第２１の実施形態とまったく同様に形成されているが、この例ではＥＭＩノイズの目標値を得るために、抵抗を追加するようにしたものである。
【０２０１】
まずＥＭＩノイズの目標値を入力する（ステップ２５１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、フロアプラン段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ２５２）、この情報に基づいて等価ＲＬＣを計算し、等価インピーダンスの推定を行う（ステップ２５３）。
【０２０２】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ２５４）。
そしてこの推定ＥＭＩノイズと既にステップ２５１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要な抵抗値を算出する（ステップ２５５）。
【０２０３】
そして必要な抵抗値を得るための抵抗追加を行った場合の電圧降下を算出し電圧降下が許容範囲内であるかを判断する（ステップ２５６）。
そして電圧降下が許容範囲にあるような追加限界抵抗値を算出する（ステップ２５７）。
【０２０４】
そして追加すべき抵抗値を算出し、電源配線の幅、長さ、経路の補正を行い電源配線による抵抗値の補正を行う（ステップ２５８）。
このようにして容易に補正を行うことが可能となる。フロアプラン段階での補正にくらべ自由度は低いが、高精度の補正が可能となる。
【０２０５】
実施形態２３
前記第２０、２１、２２の実施形態では、インダクタンス、配線容量および抵抗値補正を行う方法について説明したが、本発明の第２３の実施形態として、ＥＭＩノイズ解析手段によって得られた等価インピーダンス情報に基づき、ＥＭＩ推定を行い、これに基づいて空き地を用いたデカップリング容量追加による補正を行う方法について説明する。
【０２０６】
図２７に示すように、ＥＭＩノイズの目標値入力ステップ２６１からＥＭＩノイズの推定ステップ２６４までは前記第２１乃至第２３の実施形態とまったく同様に形成されているが、この例ではＥＭＩノイズの目標値を得るために、デカップリング容量を追加するようにしたものである。
【０２０７】
まずＥＭＩノイズの目標値を入力する（ステップ２６１）。
そして図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、レイアウト段階での回路情報１１とパッケージ情報１２とを読み込み（ステップ２６２）、この情報に基づいて等価ＲＬＣを計算し、等価インピーダンスの推定を行う（ステップ２６３）。
【０２０８】
この後、この等価インピーダンスからＥＭＩの推定を行い、所望の周波数帯域での推定ＥＭＩノイズを得る（ステップ２６４）。
そしてこの推定ＥＭＩノイズと既にステップ２６１で入力されているＥＭＩノイズ目標値とを比較し、追加の必要な容量値を算出する（ステップ２６５）。
【０２０９】
そして必要な容量を形成するための空き地があるか否かを判断し（ステップ２６６）、空き地があった場合はデカップリング容量を追加する（ステップ２６８）。
一方空き地がない場合はデカップリング容量を追加するための空き地を確保し（ステップ２６７）、そこにデカップリング容量を追加する（ステップ２６９）。
【０２１０】
このようにして容易に補正を行うことが可能となる。フロアプラン段階で補正にくらべ自由度は低いが、高精度の補正が可能となる。
【０２１１】
実施形態２４
次に推定ＲＣに基づいてＥＭＩノイズが小さくなるように等価ＲＣの最適化を行う方法について説明する。
図２８に示すように、トランジスタ回路を合計の容量および抵抗が同じでも分散し他方が外から見た容量および抵抗に起因するノイズが小さくなる場合がある。
【０２１２】
つまり図２８（ａ）のトランジスタ回路を図２８（ｂ）では分散したものであるが、この場合は分散した方がＥＭＩノイズが小さかった。
この逆の場合もあるが、配列および組み合せを調整することにより調整することが可能である。
次に推定ＲＣに基づいてＥＭＩノイズを低減するように再配置を行うことにより最適化を行う方法について説明する。
図２９に示すように、まず図１に示した等価インピーダンス推定手段１３を用いて（あるいは前述の各実施形態の方法を用いて）、レイアウト段階での回路情報１１を読み込み（ステップ２８１）、この情報に基づいて等価ＲＣを計算し、等価容量および等価抵抗の推定を行う（ステップ２８２）。
【０２１３】
この後、再配置配線が可能か否かの判断を行い（ステップ２８３）、可能であれば回路ブロック位置、容量位置、電源配線経路などの変更を行い再配置配線を行う（ステップ２８４）。
そして再度等価容量および等価抵抗（等価ＲＣ）を計算し、推定を行う（ステップ２８５）。
【０２１４】
この後、ＥＭＩノイズが低減されたか否かの判断を行い（ステップ２８６）、低減されていれば、これを最適の等価ＲＣとして記憶する（ステップ２８７）。
そして低減されていなければ再度ステップ２８３に戻る。
また再配置配線可能か否かを判断する判断ステップ２８３で不可能と判断された場合は終了である。
このようにして最適化を行うことも可能である。
【０２１５】
かかる構成によれば、レイアウトレベルの回路情報から等価インピーダンス情報を算出し、この値に基づいて不要輻射解析がなされるため、レイアウトが一応フィックスされた段階で不要輻射解析を行うようにすれば、さらに高精度で信頼性の高い不要輻射解析を行うことが可能となる。
【０２１６】
【発明の効果】
本発明によれば、ＬＳＩチップの回路情報から、電源電流情報を算出することなしに、回路情報とパッケージ情報とから等価インピーダンス情報を算出するようにし、容量対策補正を行っているため、高速かつ容易に不要輻射解析を行うことが可能となる。また、このように回路情報のみから早期に解析することができるため、チップ面積や電源あるいはパッケージの変更が容易であり、不要輻射対策を立てるのに自由度が高く、容易に不要輻射の低減を図ることが可能となる。
【０２１７】
そして電源及びグランドの抵抗、容量、インダクタンスによるデカップリングの影響を、電源電流情報なしに回路情報から推定することにより高速性と高精度化を両立させ、シミュレーション上においてＬＳＩの不要輻射を現実的な時間で評価することを可能にする。さらには、ＥＭＩ発生個所の特定を支援することによる効率的なＥＭＩ対策をも可能にするものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における不要輻射解析方法を実現するための構成を示すブロック図
【図２】本発明の第１の実施の形態における不要輻射解析方法の説明図
【図３】本発明の第１の実施の形態における不要輻射解析方法を示す図
【図４】本発明の第２の実施の形態における不要輻射解析方法を示す図
【図５】本発明の第２の実施の形態における不要輻射解析方法を示す図
【図６】本発明の第３の実施の形態における不要輻射解析方法を示す図
【図７】本発明の第４の実施の形態における不要輻射解析方法を示す図
【図８】本発明の第５の実施形態における周波数応答性を示す図
【図９】本発明の第６の実施形態を示す図
【図１０】本発明の第７の実施の形態における不要輻射解析方法を示すフローチャート図
【図１１】本発明の第８の実施の形態における不要輻射解析方法を示すフローチャート図
【図１２】本発明の第９の実施の形態における不要輻射解析方法を示すフローチャート図
【図１３】本発明の第１０の実施の形態における不要輻射解析方法を示すフローチャート図
【図１４】本発明の第１１の実施の形態における不要輻射解析方法を示すフローチャート図
【図１５】本発明の第１１の実施の形態における不要輻射解析装置を示す図
【図１６】本発明の第１２の実施の形態における不要輻射解析装置を示す図
【図１７】本発明の第１３の実施の形態における不要輻射解析装置を示す図
【図１８】本発明の第１の実施の形態における不要輻射解析方法を示す説明図
【図１９】本発明の第１５の実施の形態における不要輻射解析装置を示す図
【図２０】本発明の第１６の実施の形態における不要輻射解析装置を示す図
【図２１】本発明の第１７の実施の形態における不要輻射解析装置を示す図
【図２２】本発明の第１８の実施の形態における不要輻射解析装置を示す図
【図２３】本発明の第１９の実施の形態における不要輻射解析方法を示す図
【図２４】本発明の第２０の実施の形態における不要輻射解析方法を示す図
【図２５】本発明の第２１の実施の形態における不要輻射解析方法を示す図
【図２６】本発明の第２２の実施の形態における不要輻射解析方法を示す図
【図２７】本発明の第２３の実施の形態における不要輻射解析方法を示す図
【図２８】本発明の第２４の実施の形態における不要輻射解析方法の概念を示す図
【図２９】本発明の第２４の実施の形態における不要輻射解析方法を示す図
【図３０】従来例の不要輻射解析方法を示す図
【図３１】従来例の不要輻射解析方法を示す図
【符号の説明】
１１ 回路情報
１２ パッケージ情報解析制御入力部
１３ 等価インピーダンス推定手段
１４ 等価インピーダンス
１５ ＥＭＩノイズ解析手段
１６ 解析結果
１７ ＥＭＩノイズ最適化手段
１８ 最適化結果
Claims (48)
- 回路シミュレーションの実行によってＬＳＩの不要輻射量を解析する方法であって、
回路シミュレーションの実行により電源電流情報を算出することなく、当該ＬＳＩチップの回路情報と、当該ＬＳＩチップのパッケージ情報とに基づいて抵抗ＲとインダクタンスＬと容量Ｃを推定することにより、ＬＳＩチップ内部の等価インピーダンス情報を算出推定する等価インピーダンス情報算出手段により実現される等価インピーダンス情報算出工程と、
回路シミュレーションの実行により電源電流情報を算出することなく、前記等価インピーダンス情報に基づいて、回路シミュレーションの実行によって電源および接地の不要輻射ノイズを算出する不要輻射ノイズ算出手段によって実現される不要輻射ノイズ算出工程とを含むことを特徴とする不要輻射解析方法。 - 前記等価インピーダンス情報算出工程は、前記回路情報から、前記回路情報に基づいたチップ面積と、電源パッドの位置と、電源情報とを抽出する第１の抽出工程と、前記パッケージ情報からパッケージの種類を抽出する第２の抽出工程とを含み、
前記第１および第２の抽出工程で得られた情報に基づいて等価インピーダンス情報を算出推定するように構成されていることを特徴とする請求項１に記載の不要輻射解析方法。 - 前記回路情報は、フロアプラン情報であることを特徴とする請求項１または２のいずれかに記載の不要輻射解析方法。
- 前記回路情報は、レイアウト情報であることを特徴とする請求項１または２のいずれかに記載の不要輻射解析方法。
- 前記回路情報は、ネットリスト情報であることを特徴とする請求項１乃至４のいずれかに記載の不要輻射解析方法。
- 前記ネットリスト情報は、機能レベルの回路情報であることを特徴とする請求項５に記載の不要輻射解析方法。
- 前記ネットリスト情報は、ゲートレベルの回路情報であることを特徴とする請求項５に記載の不要輻射解析方法。
- 前記ネットリスト情報は、トランジスタレベルの回路情報であることを特徴とする請求項５に記載の不要輻射解析方法。
- 前記等価インピーダンス情報算出工程は、回路情報から、メモリブロックを静電容量として推定し実行されることを特徴とする請求項１に記載の不要輻射解析方法。
- 前記等価インピーダンス情報算出工程は、セルまたはトランジスタの活性化率を考慮して容量推定を行う工程を含むことを特徴とする請求項１に記載の不要輻射解析方法。
- 前記等価インピーダンス情報算出工程は、前記回路情報から抵抗値を推定する工程を含むことを特徴とする請求項１に記載の不要輻射解析方法。
- 前記等価インピーダンス情報算出工程は、前記回路情報から回路接続情報を抽出し、さらに、能動素子をあらかじめ定めた抵抗に置換した回路接続情報を作成し、等価抵抗を算出する工程を含むことを特徴とする請求項１に記載の不要輻射解析方法。
- 前記等価インピーダンス情報算出工程は、前記回路情報からチップ面積に基づいて、抵抗値を推定する工程を含むことを特徴とする請求項１に記載の不要輻射解析方法。
- 前記等価インピーダンス情報算出工程は、ワイヤ長に対するインダクタンス情報をデータベース化する工程と、前記回路情報および前記パッケージ情報から、ワイヤ長を算出する工程と、前記ワイヤ長から前記データベース化されたインダクタンス情報を抽出し、インダクタンスを推定する工程とを含むことを特徴とする請求項1に記載の不要輻射解析方法。
- 前記不要輻射ノイズ算出工程は、前記等価インピーダンスと、前記回路情報とから前記ＬＳＩの周波数応答性を算出する工程と、前記周波数応答性に基づいて、前記ＬＳＩの不要輻射ノイズを推定する工程とを含むことを特徴とする請求項1乃至１４のいずれかに記載の不要輻射解析方法。
- 前記不要輻射ノイズ算出工程は、クロック周波数と推定消費電力とに基づいて周波数応答特性に反映するためのオフセット値を算出する工程と、前記オフセット値を前記周波数応答性に掛け合わせる工程とを含むことを特徴とする請求項１５に記載の不要輻射解析方法。
- さらに、得られた前記等価インピーダンスに基づいて不要輻射ノイズを最適化すべく補正を行う補正工程を含むことを特徴とする請求項１乃至１６のいずれかに記載の不要輻射解析方法。
- 前記補正工程は、前記推定工程で推定されたインダクタンスを補正すべく、電源端子位置、パッケージ種類およびワイヤ長を補正する工程を含むことを特徴とする請求項１７に記載の不要輻射解析方法。
- 前記補正工程は、前記推定工程で推定された容量からタイミングに問題がない程度に信号配線容量を補正する工程を含むことを特徴とする請求項１７に記載の不要輻射解析方法。
- 前記信号配線容量を補正する工程は、信号配線幅、信号配線長、信号配線経路を補正する工程を含むことを特徴とする請求項１９に記載の不要輻射解析方法。
- 前記補正工程は、電圧降下が問題のない程度に電源配線レイアウトを補正する電源配線レイアウト補正工程を含むことを特徴とする請求項１７に記載の不要輻射解析方法。
- 前記電源配線レイアウト補正工程は、電源経路、電源配線幅、電源配線長を補正する工程を含むことを特徴とする請求項２１に記載の不要輻射解析方法。
- 前記補正工程は、デカップリング容量を補正する工程を含むことを特徴とする請求項１７に記載の不要輻射解析方法。
- 前記補正工程は、電源および容量の接続関係を補正する工程を含むことを特徴とする請求項１７に記載の不要輻射解析方法。
- ＬＳＩの不要輻射量を解析する装置であって、
当該ＬＳＩチップの回路情報と、当該ＬＳＩチップのパッケージ情報とに基づいて抵抗ＲとインダクタンスＬと容量Ｃを推定することにより、ＬＳＩチップ内部の等価インピーダンス情報を算出推定する等価インピーダンス情報算出手段と、
回路シミュレーションの実行により電源電流情報を算出することなく、前記等価インピーダンス情報に基づいて、不要輻射ノイズを算出する不要輻射ノイズ算出手段とを含むことを特徴とする不要輻射解析装置。 - 前記等価インピーダンス情報算出手段は、前記回路情報から、前記回路情報に基づいたチップ面積と、電源パッドの位置と、電源情報とを抽出するとともに、前記パッケージ情報からパッケージの種類を抽出するように構成されており、
前記不要輻射ノイズ算出手段は、前記抽出された情報に基づいて等価インピーダンス情報を算出推定する推定手段を含む事を特徴とする請求項２５に記載の不要輻射解析装置。 - 前記回路情報は、フロアプラン情報であることを特徴とする請求項２５または２６のいずれかに記載の不要輻射解析装置。
- 前記回路情報は、レイアウト情報であることを特徴とする請求項２５または２６のいずれかに記載の不要輻射解析装置。
- 前記回路情報は、ネットリスト情報であることを特徴とする請求項２５乃至２８のいずれかに記載の不要輻射解析装置。
- 前記ネットリスト情報は、機能レベルの回路情報であることを特徴とする請求項２９に記載の不要輻射解析装置。
- 前記ネットリスト情報は、ゲートレベルの回路情報であることを特徴とする請求項２９に記載の不要輻射解析装置。
- 前記ネットリスト情報は、トランジスタレベルの回路情報であることを特徴とする請求項２９に記載の不要輻射解析装置。
- 前記等価インピーダンス情報算出手段は、回路情報からメモリブロックを静電容量として推定し実行されるように構成されていることを特徴とする請求項２５に記載の不要輻射解析装置。
- 前記等価インピーダンス情報算手段は、セルまたはトランジスタの活性化率を考慮して容量推定を行う推定手段を含むことを特徴とする請求項２５に記載の不要輻射解析装置。
- 前記等価インピーダンス情報算出手段は、前記回路情報から抵抗値を推定する手段を含むことを特徴とする請求項２５に記載の不要輻射解析装置。
- 前記等価インピーダンス情報算出手段は、前記回路情報から回路接続情報を抽出し、さらに、能動素子をあらかじめ定めた抵抗に置換した回路接続情報を作成し、等価抵抗を算出する等価抵抗算出手段を含むことを特徴とする請求項２５に記載の不要輻射解析装置。
- 前記等価インピーダンス情報算出手段は、前記回路情報からチップ面積に基づいて、抵抗値を推定する抵抗値推定手段を含むことを特徴とする請求項２５に記載の不要輻射解析装置。
- 前記等価インピーダンス情報算出手段は、ワイヤ長に対するインダクタンス情報をデータベース化する手段と、前記回路情報および前記パッケージ情報から、ワイヤ長を算出するワイヤ長算出手段と、前記ワイヤ長から前記データベース化されたインダクタンス情報を抽出し、インダクタンスを推定する抽出手段とを含むことを特徴とする請求項２５に記載の不要輻射解析装置。
- 前記ノイズ算出手段は、前記等価インピーダンスと、前記回路情報とから前記ＬＳＩの周波数応答性を算出する手段と、前記周波数応答性に基づいて、前記ＬＳＩの不要輻射ノイズを推定する推定手段とを含むことを特徴とする請求項２５乃至３８のいずれかに記載の不要輻射解析装置。
- 前記ノイズ算出手段は、クロック周波数と推定消費電力とに基づいて周波数特性に反映するためのオフセット値を算出する手段と、前記オフセット値を前記等価インピーダンスに掛け合わせる手段とを含むことを特徴とする請求項３９に記載の不要輻射解析装置。
- さらに、得られた前記等価インピーダンスに基づいて不要輻射ノイズを最適化すべく補正を行う補正手段を含むことを特徴とする請求項２５乃至４０のいずれかに記載の不要輻射解析装置。
- 前記補正手段は、前記推定手段で推定されたインダクタンスを補正すべく、電源端子位置、パッケージ種類およびワイヤ長を補正する補正手段を含むことを特徴とする請求項４１に記載の不要輻射解析装置。
- 前記補正手段は、前記推定手段で推定された容量からタイミングに問題がない程度に信号配線容量を補正する容量補正手段を含むことを特徴とする請求項４１に記載の不要輻射解析装置。
- 前記信号配線容量を補正する容量補正手段は、信号配線幅、信号配線長、信号配線経路を補正する補正手段を含むことを特徴とする請求項４３に記載の不要輻射解析装置。
- 前記補正手段は、電圧降下が問題のない程度に電源配線レイアウトを補正する電源配線レイアウト補正手段を含むことを特徴とする請求項４１に記載の不要輻射解析装置。
- 前記電源配線レイアウト補正手段は、電源経路、電源配線幅、電源配線長を補正する補正手段を含むことを特徴とする請求項４５に記載の不要輻射解析装置。
- 前記補正手段は、デカップリング容量を補正する容量補正手段を含むことを特徴とする請求項４１に記載の不要輻射解析方法。
- 前記補正手段は、電源および容量の接続関係を補正する接続関係補正手段を含むことを特徴とする請求項４１に記載の不要輻射解析方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001213970A JP3894535B2 (ja) | 2001-07-13 | 2001-07-13 | 不要輻射解析方法および不要輻射解析装置 |
| US10/193,734 US6754598B2 (en) | 2001-07-13 | 2002-07-12 | Electromagnetic interference analysis method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001213970A JP3894535B2 (ja) | 2001-07-13 | 2001-07-13 | 不要輻射解析方法および不要輻射解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003030273A JP2003030273A (ja) | 2003-01-31 |
| JP3894535B2 true JP3894535B2 (ja) | 2007-03-22 |
Family
ID=19048866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001213970A Expired - Fee Related JP3894535B2 (ja) | 2001-07-13 | 2001-07-13 | 不要輻射解析方法および不要輻射解析装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6754598B2 (ja) |
| JP (1) | JP3894535B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3821612B2 (ja) * | 1999-07-09 | 2006-09-13 | 松下電器産業株式会社 | 不要輻射解析方法 |
| US7222033B1 (en) | 2003-08-18 | 2007-05-22 | Steven Lynn Newson | Electromagnetic emissions and susceptibility calculating method and apparatus |
| JP4065229B2 (ja) * | 2003-11-26 | 2008-03-19 | 松下電器産業株式会社 | 半導体集積回路の電源ノイズ解析方法 |
| US7134103B2 (en) * | 2003-12-17 | 2006-11-07 | International Business Machines Corporation | Method, system, and product for verifying voltage drop across an entire integrated circuit package |
| JP4065242B2 (ja) | 2004-01-06 | 2008-03-19 | 松下電器産業株式会社 | 電源ノイズを抑えた半導体集積回路の設計方法 |
| JP4016005B2 (ja) | 2004-02-09 | 2007-12-05 | 松下電器産業株式会社 | 抵抗値計算方法 |
| US20050249479A1 (en) * | 2004-05-04 | 2005-11-10 | Frank Mark D | System and method for determining signal coupling coefficients for vias |
| US7137088B2 (en) * | 2004-05-04 | 2006-11-14 | Hewlett-Packard Development Company, L.P. | System and method for determining signal coupling coefficients for lines |
| US20050251769A1 (en) * | 2004-05-04 | 2005-11-10 | Frank Mark D | System and method for determining signal coupling in a circuit design |
| JP2006100718A (ja) * | 2004-09-30 | 2006-04-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法 |
| JP4205662B2 (ja) | 2004-12-28 | 2009-01-07 | パナソニック株式会社 | 半導体集積回路の設計方法 |
| JP4530222B2 (ja) * | 2005-06-13 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 高周波ノイズ解析装置、高周波ノイズ解析方法及び高周波ノイズ解析プログラム |
| US7403749B2 (en) * | 2005-07-11 | 2008-07-22 | National Semiconductor Corporation | Method and system for integrated circuit RF immunity enhancement |
| CN101394453B (zh) * | 2007-09-19 | 2011-06-22 | 华为技术有限公司 | 电源噪声模型建立方法及其装置 |
| JP4998213B2 (ja) * | 2007-11-01 | 2012-08-15 | 富士通セミコンダクター株式会社 | 電気特性見積プログラム、電気特性見積装置および電気特性見積方法 |
| US7969164B2 (en) * | 2008-03-31 | 2011-06-28 | Freescale Semiconductor, Inc. | Method and apparatus for mini module EMI shielding evaluation |
| WO2010050188A1 (ja) * | 2008-10-27 | 2010-05-06 | 日本電気株式会社 | 半導体集積回路の動作解析方法、動作解析装置、動作解析プログラム及び動作解析システム |
| JP2010157901A (ja) * | 2008-12-26 | 2010-07-15 | Sony Corp | 信号処理装置、信号処理方法およびプログラム |
| US8226841B2 (en) * | 2009-02-03 | 2012-07-24 | Cabot Microelectronics Corporation | Polishing composition for nickel-phosphorous memory disks |
| JP5143052B2 (ja) * | 2009-02-24 | 2013-02-13 | 株式会社日立製作所 | ノイズ解析設計方法およびノイズ解析設計装置 |
| WO2015133052A1 (ja) * | 2014-03-03 | 2015-09-11 | 日本電気株式会社 | 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体 |
| US10768211B2 (en) * | 2017-08-25 | 2020-09-08 | Oracle International Corporation | System and method for current sense resistor compensation |
| DE102019202978A1 (de) * | 2019-01-18 | 2020-07-23 | Volkswagen Aktiengesellschaft | Verfahren und Anordnung zur Ermittlung der elektromagnetischen Verträglichkeit (EMV) eines technischen Systems |
| CN112180179B (zh) * | 2020-10-10 | 2022-10-28 | 中车青岛四方机车车辆股份有限公司 | 一种电磁兼容分析方法及装置 |
| CN113219286B (zh) * | 2021-05-19 | 2024-01-30 | 国网电力科学研究院有限公司 | 电力智能设备的多级电磁骚扰测量***、方法、设备及存储介质 |
| CN115510784B (zh) * | 2022-11-04 | 2023-02-28 | 摩尔线程智能科技(北京)有限责任公司 | 芯片的电磁干扰分析方法及其装置、电子设备 |
| CN117674768B (zh) * | 2023-12-08 | 2024-05-31 | 中国航空工业集团公司沈阳飞机设计研究所 | 一种基于黑箱模型的***级传导干扰滤波电路设计方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5337261A (en) * | 1992-04-02 | 1994-08-09 | Electronic Development, Inc. | Designing and evaluating filters for suppressing undesired signals |
| US5639989A (en) * | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
| US6150895A (en) * | 1999-01-25 | 2000-11-21 | Dell Usa, L.P. | Circuit board voltage plane impedance matching |
| US6125044A (en) * | 1999-03-23 | 2000-09-26 | Hewlett-Packard Company | Suppressing EMI with PCB mounted ferrite attenuator |
-
2001
- 2001-07-13 JP JP2001213970A patent/JP3894535B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-12 US US10/193,734 patent/US6754598B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6754598B2 (en) | 2004-06-22 |
| US20030057966A1 (en) | 2003-03-27 |
| JP2003030273A (ja) | 2003-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3894535B2 (ja) | 不要輻射解析方法および不要輻射解析装置 | |
| US6378109B1 (en) | Method of simulation for gate oxide integrity check on an entire IC | |
| US6499131B1 (en) | Method for verification of crosstalk noise in a CMOS design | |
| US8225248B2 (en) | Timing, noise, and power analysis of integrated circuits | |
| JP4001449B2 (ja) | 不要輻射解析方法 | |
| US6941258B2 (en) | Method, apparatus and computer program product for determination of noise in mixed signal systems | |
| KR100510035B1 (ko) | 핫캐리어열화추정방법 | |
| US6363516B1 (en) | Method for hierarchical parasitic extraction of a CMOS design | |
| US5751593A (en) | Accurate delay prediction based on multi-model analysis | |
| US7793239B2 (en) | Method and system of modeling leakage | |
| US7120551B2 (en) | Method for estimating EMI in a semiconductor device | |
| US5790415A (en) | Complementary network reduction for load modeling | |
| US7480879B2 (en) | Substrate noise tool | |
| US20140059508A1 (en) | Determining A Design Attribute By Estimation And By Calibration Of Estimated Value | |
| US5787008A (en) | Simulation corrected sensitivity | |
| US7900172B2 (en) | Method and apparatus for analyzing power consumption | |
| US20020193959A1 (en) | System and method of determining the noise sensitivity characterization for an unknown circuit | |
| US6751744B1 (en) | Method of integrated circuit design checking using progressive individual network analysis | |
| US20020075018A1 (en) | Method and apparatus for analyzing electromagnetic interference | |
| US6567960B2 (en) | System for improving circuit simulations by utilizing a simplified circuit model based on effective capacitance and inductance values | |
| US8448110B2 (en) | Method to reduce delay variation by sensitivity cancellation | |
| US5903471A (en) | Method for optimizing element sizes in a semiconductor device | |
| US6704680B2 (en) | Method for decoupling capacitor optimization for a temperature sensor design | |
| US8452581B2 (en) | Technique using power macromodeling for register transfer level power estimation | |
| US6959250B1 (en) | Method of analyzing electromagnetic interference |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20051213 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061211 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |