JP5332972B2 - デカップリング容量決定方法、デカップリング容量決定装置およびプログラム - Google Patents

Description

本発明は、半導体集積回路装置に配置するデカップリング容量を決定するデカップリング容量決定方法および装置、およびコンピュータに決定処理を行わせるプログラムに関する。

近年、半導体集積回路装置の微細化および高集積化が進んでおり、これに伴って動作電圧の低電圧化および動作周波数の高速化などが進んでいる。例えば、半導体集積回路装置を製造するプロセスルールは０．１μｍ以下になり、これに伴って動作電圧は１．２Ｖ以下に、動作周波数は数百ＭＨｚ以上になっている。高速化により半導体集積回路装置では電源雑音（ノイズ）が増加し、低電圧化によりノイズに対する耐性が悪化するため、ノイズによる回路の誤動作が発生しやすくなる。誤動作は、論理値のエラーによる論理誤動作と、タイミングエラーによるタイミング誤動作などを含む。

ノイズによる回路の誤動作を防止するには、素子の動作タイミングをずらすようにタイミング設計して、同時動作する素子の個数を低減することが考えられるが、現状では技術的に未成熟である。そこで、回路の電源間にデカップリング容量を設け、ノイズによる回路の誤動作を防止することが行われている。従来、ＣＡＤを利用した設計段階におけるデカップリング容量の配置設計は、まず各種の機能セルを適宜の規則に従ってダイ（半導体集積回路装置のチップ）内に配置し、その後に機能セルが配置されていない空き領域にデカップリング容量セルを配置していた。

このデカップリング容量素子の配置処理は、配置するデカップリング容量の容量値を決定するデカップリング容量決定装置を利用して行われる。デカップリング容量決定装置は、ＣＡＤ装置の一部として実現される。デカップリング容量決定には、電源ノイズ（ＤｖＤ）解析が可能なＥＤＡ(Electronic Design Automation)ツールを用いて、各種条件での動的な電源電圧の変動を求め、その解析結果に基づいてデカップリング容量を決定する。しかし、このような解析処理には長時間を要する。そこで、所定の演算式に従ってデカップリング容量を決定するデカップリング容量決定装置が提案されている。

配置するデカップリング容量の容量値は、半導体集積回路装置の電源網の抵抗成分と消費電流により、キルヒホフ電圧則（ＫＶＬ）にしたがって発生する電源ノイズ成分を考慮して決定される。

図１は、一般的なデカップリング容量決定装置におけるデカップリング容量決定処理を示すフローチャートである。

ステップ１０１では、配置するデカップリング容量を決定するのに必要な、動作周波数ｆ、消費電力Ｐ、電源電圧Ｖｄｄ、許容電源電圧変動量ΔＶ、半導体集積回路の固有容量Ｃｐなどを含む設計データを装置に導入する。これらの設計データは、半導体集積回路装置の設計時に、設計対象の半導体集積回路装置に応じてＣＡＤ装置に入力、または内部で生成されるデータである。

ステップ１０２では、ダイ容量Ｃｖを、次の式（１）に従って演算する。

Ｃｖ1＝Ｐ／（ｆ・Ｖｄｄ・ΔＶ） （１）
ダイ容量Ｃｖ1は、電源電圧の変動、すなわち電源ノイズを許容電源電圧変動量ΔＶ以下に抑制するのに必要な、高電位側電源と低電位側電源の間の容量である。

ステップ１０３では、デカップリング容量Ｃｄを、Ｃｄ＝Ｃｖ1−Ｃｐの式に従って演算する。

半導体集積回路装置は、高電位側電源と低電位側電源の間に固有容量Ｃｐを有しているので、Ｃｖ1−Ｃｐが不足している容量であり、デカップリング容量Ｃｄを設けてこの不足分Ｃｖ1−Ｃｐを補う。なお、ＣｐがＣｖ1より大きい場合には、Ｃｄはゼロであり、デカップリング容量を設ける必要はない。

図１の処理は、簡易的には半導体集積回路装置全体に対して行う場合もあるが、高集積で大規模な半導体集積回路装置では、ノイズの発生源の近傍にデカップリング容量を設けてノイズを低減する必要がある。そこで、半導体集積回路装置の機能領域ごとに図１の処理を行って機能領域ごとのデカップリング容量を決定し、各機能領域に付随して決定したデカップリング容量を設けることが提案されている。例えば、レイアウト単位を機能領域とし、レイアウト単位ごとに必要なデカップリング容量を決定し、レイアウト単位ごとに決定したデカップリング容量を配置する。この場合、デカップリング容量の容量値は、各レイアウト単位内のクロックバッファ、フリップフロップなどの同期セルの個数に応じて決定されることになる。デカップリング容量は、デカップリングセルの形で実現され、デカップリングセルが同期セルの近傍に配置される。

デカップリング容量は、大きいほど電源ノイズを低減できるが、デカップリング容量を大きくするとその分半導体集積回路装置が大きくなり、コスト増加という問題を発生する。そのため、デカップリング容量は、必要な量を確保するが、必要以上に大きくならないように決定することが要求される。

また、図１のデカップリング容量決定処理で、機能領域ごとに決定したデカップリング容量が不足していることが判明した場合、半導体集積回路装置の全部または一部を再設計することになる。このような事態が生じると、設計時間が大幅に延長され、半導体集積回路装置のリードタイムに影響する。そのため、デカップリング容量の決定は、高い精度で行うことが要求される。

図１のデカップリング容量決定処理では、キルヒホフ電圧則（ＫＶＬ）にしたがって発生する電源ノイズ成分を考慮してデカップリング容量を決定した。しかし、電源ノイズには、配線のインダクタンスと消費電流の変化により発生するノイズ成分も影響する。そのため、図１のデカップリング容量決定処理では十分な精度でデカップリング容量を決定することができない。そこで、配線のインダクタンスと消費電流の変化により発生するノイズ成分も考慮してデカップリング容量を決定することが提案されている。

提案されている処理は、半導体集積回路装置内の配線およびパッケージのインダクタンスを考慮してシミュレーションを行っており、デカップリング容量の精度は向上するが、処理時間が非常に長くなるという問題があった。

特開２００６−４０９６２号公報 特開２００５−１９６４０６号公報 特開２００２−２２２２３０号公報 特開２００５−１５７８０１号公報

実施形態は、簡易に行える、配線のインダクタンスを考慮した高精度のデカップリング容量決定処理を記載する。

実施形態の第１の態様は、半導体集積回路装置に配置するデカップリング容量を決定するデカップリング容量決定方法であって、動作周波数、消費電力、電源電圧、許容電源電圧変動量、パッケージインダクタンス量、および集積回路の固有容量を少なくとも含む集積回路の設計データを導入し、動作周波数、消費電力、電源電圧および許容電源電圧変動量から所定の演算式に従って基準ダイ容量を演算し、固有容量と基準ダイ容量を比較し、固有容量が基準ダイ容量より小さい時には、基準ダイ容量と固有容量の差をデカップリング容量とし、固有容量が基準ダイ容量より大きい時には、デカップリング容量をゼロとし、固有容量とデカップリング容量の和である実ダイ容量とパッケージインダクタンス量から共振周波数を演算し、共振周波数と動作周波数に所定の定数を乗じた値との比が１より大きいか判定し、比が１以下の時にはデカップリング容量を維持し、比が１より大きい時には、さらに実ダイ容量と基準ダイ容量に前記比を乗じた閾値容量とを比較し、実ダイ容量が閾値容量より大きい時にはデカップリング容量を維持し、実ダイ容量が閾値容量より小さい時には実ダイ容量が前記閾値容量以上になるようにデカップリング容量を決定する。

また、実施形態の第２の態様は、半導体集積回路装置に配置するデカップリング容量を決定するデカップリング容量決定装置であって、動作周波数、消費電力、電源電圧、許容電源電圧変動量、パッケージインダクタンス量、および集積回路の固有容量を少なくとも含む集積回路の設計データを導入して記憶する設計データ導入部と、動作周波数、消費電力、電源電圧および許容電源電圧変動量から所定の演算式に従って基準ダイ容量を演算するダイ容量演算部と、固有容量とデカップリング容量の和である実ダイ容量とパッケージインダクタンス量から共振周波数を演算する共振周波数演算部と、共振周波数と動作周波数に所定の定数を乗じた値との比が１より大きいかを判定する適用条件判定部と、固有容量が基準ダイ容量より小さい時には、基準ダイ容量と固有容量の差をデカップリング容量とし、固有容量が基準ダイ容量より大きい時には、デカップリング容量をゼロとし、さらに比が１以下の時および比が１より大きく且つ実ダイ容量が基準ダイ容量に前記比を乗じた閾値容量より大きい時には、デカップリング容量を維持し、前記比が１より大きく且つ実ダイ容量が閾値容量より小さい時には、実ダイ容量が閾値容量以上になるように、デカップリング容量を決定するデカップリング容量演算部と、を備える。

実施形態によれば、短い処理時間で行える簡易な処理で、実用上十分な精度でデカップリング容量を決定できる。

図１は、一般的な半導体集積回路装置のデカップリング容量決定処理を示すフローチャートである。 図２は、実施形態の半導体集積回路装置のデカップリング容量決定装置が実現されるハードウエア構成を示す図である。 図３は、実施形態のデカップリング容量決定装置の機能ブロック構成を示す図である。 図４は、実施形態のデカップリング容量決定装置におけるデカップリング容量決定処理を示すフローチャートである。 図５は、実施形態のデカップリング容量決定処理における演算式を求めたシミュレーションモデルを説明する図である。 図６は、実施形態のデカップリング容量決定処理における演算式を求めたシミュレーションにおける消費電流モデルを説明する図である。 図７は、実施形態のデカップリング容量決定処理における演算式を求めたシミュレーション結果を示す図である。 図８は、実施形態のデカップリング容量決定処理における演算式を求めたシミュレーション結果を示す図である。

図２は、実施形態の半導体集積回路装置のデカップリング容量決定装置が実現されるコンピュータのハードウエア１０の概略構成を示す図である。

デカップリング容量決定装置は、独立したコンピュータにより実現されることも、一般的なＣＡＤ(Computer aided Design)装置の一部として、共通のハードウエアを利用して実現することも可能である。

広く知られているように、コンピュータのハードウエア１０は、中央処理装置（以下、ＣＰＵ）１１と、メモリ１２と、記憶装置１３と、表示装置１４と、入力装置１５と、外部装置１７が接続されるドライブ装置１６と、を備え、これらはバス１８を介して相互に接続されている。コンピュータのハードウエア１０の構成については広く知られているので、詳しい説明は省略する。また、デカップリング容量決定装置が実現されるコンピュータは、図２に示した構成に限定されず、通信回線などを利用してホストコンピュータなどに接続される端末装置など必要な機能が実現できるものであればよい。

図３は、実施形態のデカップリング容量決定装置２０の機能構成を示すブロック図である。図３に示すように、実施形態のデカップリング容量決定装置２０は、設計データ導入部２１と、基準ダイ容量Ｃｖ１を演算するダイ容量（Ｃｖ１）演算部２２と、共振周波数Ｔｒを演算する共振周波数（Ｔｒ）演算部２３と、適用条件判定部２４と、デカップリング容量Ｃｄを演算するデカップリング容量（Ｃｄ）演算部２５と、対象領域選択部２６と、を備える。

設計データ導入部２１は、デカップリング容量の決定に必要な設計データを導入して保持する。これらの設計データは、メモリ１２または記憶装置１３に記憶される。上記のように、デカップリング容量決定装置が、ＣＡＤ装置の一部として実現される場合には、ＣＡＤ装置が使用および生成した設計データは、メモリ１２または記憶装置１３に記憶されており、そのまま利用可能である。デカップリング容量決定装置が、ＣＡＤ装置とは異なるコンピュータで実現される場合には、デカップリング容量決定に必要な設計データは、ＣＡＤ装置から入力装置１５を介して記憶装置１３に供給され、メモリ１２または記憶装置１３に転送されて記憶される。

デカップリング容量の決定に必要な設計データは、回路構成を示す回路データ、動作周波数ｆ、消費電力Ｐ、電源電圧Ｖｄｄ、許容電源電圧変動量ΔＶ、回路がもともと備える固有容量Ｃｐ、パッケージインダクタンスＬ、および後述する定数ｋと、を少なくとも備える。

回路データは、半導体集積回路装置に設けられる複数の機能セルの位置および範囲を示す。複数の機能セルで１つの機能領域、例えばレイアウト単位が形成される。

動作周波数ｆは、半導体集積回路装置が動作する周波数であり、クロックに同期して動作する半導体集積回路装置の場合にはクロック周波数に対応する。動作周波数ｆの逆数が動作周期Ｔである。なお、半導体集積回路装置が複数の機能領域で構成され、一部の機能領域は、クロックを分周した分周クロックで動作する場合がある。このような場合には、動作周波数ｆは、機能領域により異なる。

消費電力Ｐは、供給される電力であり、動作状態に応じて変動する。ここでは、消費電力Ｐは、最大時の電力を示す。なお、上記のように、半導体集積回路装置が複数の機能領域を備え、機能領域ごとにデカップリング容量を決定する場合には、消費電力Ｐは、機能領域に供給される電力を示す。

電源電圧Ｖｄｄは、高電位側電源と低電位側電源に供給される電圧である。一般的には、半導体集積回路装置が複数の機能領域を備える場合でも、電源電圧Ｖｄｄは同じである。

許容電源電圧変動量ΔＶは、正常な動作が保証できる電源電圧Ｖｄｄの変動範囲を示す。半導体集積回路装置が複数の機能領域を備え、機能領域ごとにデカップリング容量を決定する場合には、機能領域により許容できる電源電圧の変動範囲が異なるので、許容電源電圧変動量ΔＶは、機能領域ごとに異なる。

固有容量Ｃｐは、半導体集積回路装置がもともと備えている容量である。半導体集積回路装置が複数の機能領域を備える場合には、機能領域ごとに固有容量Ｃｐが存在する。したがって、機能領域ごとにデカップリング容量を決定する場合には、各機能領域の固有容量Ｃｐを利用する。

パッケージインダクタンスＬは、パッケージの端子とダイのパッドを接続するボンディングワイヤのインダクタンスを含む。前述のように、電源ノイズを正確に解析するためには、パッケージインダクタンスＬに加えて半導体集積回路装置の電源網の配線のインダクタンスも考慮することが望ましい。しかし、シミュレーションの結果、半導体集積回路装置の電源網の配線のインダクタンスと消費電流の変化による影響は小さく、パッケージインダクタンスＬと消費電流の変化による影響のみを考慮すれば、実用上問題のない精度で電源ノイズを解析できることが判明した。従って、ここではパッケージインダクタンスＬと消費電流の変化による影響のみを考慮する。半導体集積回路装置が複数の機能領域を備える場合、パッケージの端子に直接接続される機能領域についてのみ、パッケージインダクタンスＬを考慮すればよい。

定数ｋは、所定の値であり、後述するようにここではｋ＝４である。

ダイ容量（Ｃｖ１）演算部２２は、設計データ導入部２１から動作周波数ｆ、消費電力Ｐ、電源電圧Ｖｄｄおよび許容電源電圧変動量ΔＶを読み出して、前述と同様に、式（１）に従ってダイ容量Ｃｖ１を演算する。

Ｃｖ＝Ｐ／（ｆ・Ｖｄｄ・ΔＶ） （１）
実施形態では、公知の式（１）に従って演算されるダイ容量Ｃｖ１を基準ダイ容量と称し、パッケージインダクタンスＬを考慮した条件を満たす場合に、基準ダイ容量Ｃｖ１を変更する。

また、固有容量Ｃｐとデカップリング容量Ｃｄの和を実ダイ容量Ｃｖと称する。

共振周波数（Ｔｒ）演算部２３は、設計データ導入部２１から読み出したパッケージインダクタンスＬおよび実ダイ容量Ｃｖを使用して、式（２）に従って共振周波数Ｔｒを演算する。

Ｔｒ＝２π（ＬＣｖ）^１／２ （２）
適用条件判定部２４は、共振周波数Ｔｒと動作周波数Ｔに所定の定数ｋを乗じた値との比Ｔｒ／（ｋＴ）が１より大きいか（Ｔｒ＞ｋＴ）を判定する。この判定内容については後述する。

デカップリング容量演算部２５は、固有容量Ｃｐが基準ダイ容量Ｃｖ１より小さい時には、基準ダイ容量Ｃｖ１と固有容量Ｃｐの差をデカップリング容量Ｃｄとし、固有容量Ｃｐが基準ダイ容量Ｃｖ１より大きい時には、デカップリング容量Ｃｄをゼロとし、さらに比Ｔｒ／（ｋＴ）が１以下の時およびこの比が１より大きく且つ実ダイ容量Ｃｖが基準ダイ容量Ｃｖ１に比Ｔｒ／（ｋＴ）を乗じた閾値容量Ｃｖ１・Ｔｒ／（ｋＴ）より大きい時には、デカップリング容量Ｃｄを維持し、この比Ｔｒ／（ｋＴ）が１より大きく且つ実ダイ容量Ｃｖが閾値容量Ｃｖ１・Ｔｒ／（ｋＴ）より小さい時には、実ダイ容量Ｃｖが閾値容量Ｃｖ１・Ｔｒ／（ｋＴ）以上になるように、デカップリング容量Ｃｄを決定する。この演算内容については後述する。

対象領域選択部２６は、半導体集積回路装置が複数の機能領域を備え、機能領域ごとにデカップリング容量を決定する場合に、演算対象の機能領域を選択する。対象領域選択部２６は、回路データに基づいて、半導体集積回路装置を複数の機能領域に分け、すべての機能領域のデカップリング容量を決定するように、演算対象の機能領域を順次選択する。

図４は、実施形態のデカップリング容量決定装置２０を使用して、半導体集積回路装置の複数の機能領域のデカップリング容量Ｃｄを決定する処理を示すフローチャートである。

ステップ２０１では、設計データ導入部２１が、デカップリング容量の決定に必要な設計データである回路データ、動作周波数ｆ、消費電力Ｐ、電源電圧Ｖｄｄ、許容電源電圧変動量ΔＶ、固有容量Ｃｐ、パッケージインダクタンスＬ、および定数ｋを導入する。

ステップ２０２では、対象領域選択部２６が対象とする機能領域を選択する。

ステップ２０３では、基準ダイ容量Ｃｖ１＝Ｐ／（ｆ・Ｖｄｄ・ΔＶ）を演算する。

ステップ２０４では、固有容量Ｃｐが基準ダイ容量Ｃｖ１以上であるか判定し、Ｃｐ＜Ｃｖ１であればステップ２０５に進み、Ｃｐ≧Ｃｖ１であればステップ２０６に進む。

ステップ２０５では、基準ダイ容量Ｃｖ１と固有容量Ｃｐの差Ｃｖ１−Ｃｐを、デカップリング容量Ｃｄとする。

ステップ２０６では、デカップリング容量Ｃｄをゼロとする。

ステップ２０７では、実ダイ容量Ｃｖを固有容量Ｃｐとデカップリング容量Ｃｄの和である（Ｃｖ＝Ｃｐ＋Ｃｄ）と定義する。

ステップ２０８では、Ｔｒ＝２π（Ｌ・Ｃｖ）^１／２を演算する。

ステップ２０９では、Ｔｒ／ｋｔ＞１であるか判定し、Ｔｒ／ｋＴ≦１であればステップ２１２に進み、Ｔｒ／ｋｔ＞１であればステップ２１０に進む。

ステップ２１０では、Ｃｖ≧Ｃｖ１・Ｔｒ／（ｋＴ）であるか判定し、Ｃｖ≧Ｃｖ１・Ｔｒ／（ｋＴ）であればステップ２１２に進み、Ｃｖ＜Ｃｖ１・Ｔｒ／（ｋＴ）であればステップ２１１に進む。

ステップ２１１では、Ｃｖ、すなわちＣｄを増加させ、ステップ２０７に戻る。ステップ２０７から２１１を繰り返すことにより、ステップ２１０の条件を満たすＣｖになり、ステップ２１２に進む。Ｃｄの増加は、単位量ずつ増加させ、ステップ２１０の条件を満たすまで、ステップ２０７から２１１を繰り返してもよいが、Ｃｖ１・Ｔｒ／（ｋＴ）からステップ２０７の時点のＣｖを減じた量より若干大きい量だけＣｄを増加させるようにしてもよい。これであれば、繰り返し回数を減らすことができる。

ステップ２１２では、Ｃｄをデカップリング容量として決定する。

ステップ２１３では、デカップリング容量Ｃｄが決定していない機能領域が残っているか判定し、残っていればステップ２０２に戻り、残っていなければ終了する。

次に、実施形態のデカップリング容量決定処理により、実用上十分な精度でデカップリング容量が決定できることを、シミュレーション結果に基づいて説明する。

図５は、シミュレーションモデルを説明する図である。電源ノイズ量を定量化するために、ここでは図５に示すモデルを使用してＳｐｉｃｅシミュレーションを実施した。

図５に示すように、ダイ領域を矩形領域に等分割する。高電位側電源３０および低電位側電源４０は、この矩形領域に対応させて等分割し、それぞれ抵抗３１および４１を備える抵抗網で表す。電源供給端子３２および４２は、ダイ領域の各辺に均等に配置する。電源供給端子３２および４２は、パッケージインダクタンス（ボンディングワイヤ）３３を介して対応する抵抗網の接続点に接続される。パッケージインダクタンス３３のインダクタンスがＬである。高電位側電源３０の抵抗網と低電位側電源４０の抵抗網の対応する接続点の間に、電流源５１と固有容量５２を備える機能要素がそれぞれ接続される。機能要素は、領域内の機能セルの機能を合わせて表現し、電流源５１は領域内の機能セルが動作した時に生じる電流ｉを流す。固有容量５２は、領域内の機能セルの容量を合わせたものである。抵抗３１および４１の抵抗値は、電源供給端子の個数、平均消費電力Ｐ、および設計制約となる静的電圧降下量に基づいて設定した。

図６は、消費電流ｉのモデル化を説明する図である。図６に示すように、動作周波数ｆのクロックＣＫの周期Ｔは１／ｆである。サイクルごとの消費電流ｉは、二等辺三角形の形で変化するものとする。二等辺三角形の底辺は、クロック分配系の初段から最終段までの伝播時間（クロックスキューＴｓｋｅｗ）に設定した。この消費電流波形を複数サイクル印加し、降下量が最大となるサイクルでの値を電圧降下量とする。

以上のようなシミュレーションモデルを使用して、動作周波数ｆ、消費電力Ｐ、パッケージインダクタンスＬ、固有容量Ｃの各種の値の組合せで、最大電圧降下量を演算した。

図７は、シミュレーション結果を示す図であり、動作周波数が５００ＭＨｚ（周期２ｎｓ）で、消費電力が１０００ｍＷで時の結果を示す。横軸は共振周波数Ｔｒ＝２π（ＬＣｖ）^１／２である。縦軸は、前述の式（１）に従って算出した基準ダイ容量Ｃｖ１を付加した時に得られる電圧変動量に対する最大電圧降下量ΔＶＡの倍率を表す。従って、縦軸の値が「１」の時は、前述の式（１）に従って算出した基準ダイ容量Ｃｖ１が適切であることを示す。なお、接地側（低電位側）電源の降下量を考慮するために、高電位電源側の最大電圧降下量を２倍としている。

図７の結果から、Ｔｒが動作周波数Ｔの４倍未満では、倍率は１であることが分かる。すなわち、Ｔｒが動作周波数Ｔの４倍未満の範囲では、ダイ容量Ｃｖを、前述の式（１）に従って算出した基準ダイ容量Ｃｖ１とすればよいことが分かる。Ｔｒが動作周波数Ｔの４倍以上の範囲では、倍率が直線的に増加する傾向があることが分かる。この結果、ｋ＝４として、Ｔｒ＞ｋＴの範囲では、最大電圧降下量ΔＶＡは以下の式で近似できる。

ΔＶＡ＝ΔＶ０＋ΔＶ０・β・（Ｔｒ−ｋＴ）／（ｋＴ） （３）
ただし、ΔＶ０は、前述の式（１）に従って算出した基準ダイ容量Ｃｖ１を付加した時に得られる電圧変動量である。

この範囲の変化についてより詳しく検討する。

図８は、図７におけるＴｒが動作周波数Ｔの４倍以上の範囲のデータを抽出して、最大電圧降下量ΔＶＡを、式（３）に基づいて変形したものである。

ΔＶ０＋ΔＶ０・β・（Ｔｒ−ｋＴ）／（ｋＴ）＝
ΔＶ０（１−β）＋ΔＶ０・β・Ｔｒ／（ｋＴ）
ΔＶ０・β・Ｔｒ／（ｋＴ）＝
（２π・β／ｋ）・（Ｐ／（ｆ・Ｃｖ／Ｖ））・（ＬＣ）^１／２／Ｔ＝
（２π・β／ｋ）・（Ｐ／Ｖ）・（Ｌ／Ｃｖ）^１／２∝（２π／ｋ）・（Ｐ／Ｖ）・（Ｌ／Ｃｖ）^１／２ （４）
図８から、β＝１で最大電圧降下量ΔＶＡの上限が与えられるので、以下のようになる。

ΔＶＡ≒ΔＶ０＋ΔＶ０・β・（Ｔｒ−ｋＴ）／（ｋＴ）＝ΔＶ０・Ｔｒ／（ｋＴ）
Ｔｒ＞ｋＴの範囲では、最大電圧降下量ΔＶＡは、前述の式（１）に従って算出した基準ダイ容量Ｃｖ１を付加した時に得られる電圧変動量に比べて、上記のように増加するので、それを考慮してダイ容量、すなわちデカップリング容量Ｃｄを決定する。図４に示した実施形態の動作によれば、この条件を満たすようにデカップリング容量Ｃｄが決定される。

以上説明したように、実施形態によれば、パッケージインダクタンスが影響する高周波数で動作する半導体集積回路装置のデカップリング容量を、実用上十分な精度で決定する処理を、短時間で行えるようになる。

以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。

１０ コンピュータ
１１ ＣＰＵ
１２ メモリ
１３ 記憶装置
２０ デカップリング容量決定装置２０
２１ 設計データ導入部
２２ ダイ容量（Ｃｖ１）演算部
２３ 共振周波数（Ｔｒ）演算部
２４ 適用条件判定部
２５ デカップリング容量（Ｃｄ）演算部
２６ 対象領域選択部

Claims (5)

1. コンピュータにより、半導体集積回路装置に配置するデカップリング容量を決定するデカップリング容量決定方法であって、
   設計データ導入部により、動作周波数、消費電力、電源電圧、許容電源電圧変動量、パッケージインダクタンス量、および集積回路の固有容量を少なくとも含む集積回路の設計データを導入し、
   ダイ容量演算部により、前記動作周波数、前記消費電力、前記電源電圧および前記許容電源電圧変動量から所定の演算式に従って基準ダイ容量を演算し、
   デカップリング容量演算部により、前記固有容量と前記基準ダイ容量を比較し、
   前記デカップリング容量演算部により、前記固有容量が前記基準ダイ容量より小さい時には、前記基準ダイ容量と前記固有容量の差を前記デカップリング容量とし、前記固有容量が前記基準ダイ容量より大きい時には、前記デカップリング容量をゼロとし、
   共振周期演算部により、前記固有容量と前記デカップリング容量の和である実ダイ容量と前記パッケージインダクタンス量から共振周波数を演算し、
   適用条件判定部により、前記共振周波数と、前記動作周波数に所定の定数を乗じた値との比が１より大きいか判定し、
   前記デカップリング容量演算部により、前記比が１以下の時には、前記デカップリング容量を維持し、
   前記デカップリング容量演算部により、前記比が１より大きい時には、さらに実ダイ容量と、前記基準ダイ容量に前記比を乗じた閾値容量とを比較し、
   前記デカップリング容量演算部により、前記実ダイ容量が前記閾値容量より大きい時には、前記デカップリング容量を維持し、
   前記デカップリング容量演算部により、前記実ダイ容量が前記閾値容量より小さい時には、前記実ダイ容量が前記閾値容量以上になるように、前記デカップリング容量を決定することを特徴とするデカップリング容量決定方法。
2. 前記半導体集積回路装置は、複数の機能領域を備え、
   当該デカップリング容量決定方法は、対象領域選択部により選択した前記機能領域ごとに実行される請求項１に記載のデカップリング容量決定方法。
3. 前記所定の定数は４である請求項１または２に記載のデカップリング容量決定方法。
4. 半導体集積回路装置に配置するデカップリング容量を決定するデカップリング容量決定装置であって、
   動作周波数、消費電力、電源電圧、許容電源電圧変動量、パッケージインダクタンス量、および集積回路の固有容量を少なくとも含む集積回路の設計データを導入して記憶する設計データ導入部と、
   前記動作周波数、前記消費電力、前記電源電圧および前記許容電源電圧変動量から所定の演算式に従って基準ダイ容量を演算するダイ容量演算部と、
   前記固有容量と前記デカップリング容量の和である実ダイ容量と前記パッケージインダクタンス量から共振周波数を演算する共振周波数演算部と、
   前記共振周波数と前記動作周波数に所定の定数を乗じた値との比が１より大きいかを判定する適用条件判定部と、
   前記固有容量が前記基準ダイ容量より小さい時には、前記基準ダイ容量と前記固有容量の差を前記デカップリング容量とし、前記固有容量が前記基準ダイ容量より大きい時には、前記デカップリング容量をゼロとし、さらに前記比が１以下の時および前記比が１より大きく且つ前記実ダイ容量が前記基準ダイ容量に前記比を乗じた閾値容量より大きい時には、前記デカップリング容量を維持し、前記比が１より大きく且つ前記実ダイ容量が前記閾値容量より小さい時には、前記実ダイ容量が前記閾値容量以上になるように、前記デカップリング容量を決定するデカップリング容量演算部と、を備えることを特徴とするデカップリング容量決定装置。
5. 半導体集積回路装置に配置するデカップリング容量を決定する処理をコンピュータに実行させるコンピュータプログラムであって、
   動作周波数、消費電力、電源電圧、許容電源電圧変動量、パッケージインダクタンス量、および集積回路の固有容量を少なくとも含む集積回路の設計データを導入し、
   前記動作周波数、前記消費電力、前記電源電圧および前記許容電源電圧変動量から所定の演算式に従って基準ダイ容量を演算し、
   前記固有容量と前記基準ダイ容量を比較し、
   前記固有容量が前記基準ダイ容量より小さい時には、前記基準ダイ容量と前記固有容量の差を前記デカップリング容量とし、前記固有容量が前記基準ダイ容量より大きい時には、前記デカップリング容量をゼロとし、
   前記固有容量と前記デカップリング容量の和である実ダイ容量と前記パッケージインダクタンス量から共振周波数を演算し、
   前記共振周波数と、前記動作周波数に所定の定数を乗じた値との比が１より大きいか判定し、
   前記比が１以下の時には、前記デカップリング容量を維持し、
   前記比が１より大きい時には、さらに実ダイ容量と、前記基準ダイ容量に前記比を乗じた閾値容量とを比較し、
   前記実ダイ容量が前記閾値容量より大きい時には、前記デカップリング容量を維持し、
   前記実ダイ容量が前記閾値容量より小さい時には、前記実ダイ容量が前記閾値容量以上になるように、前記デカップリング容量を決定する、ように動作させることを特徴とするコンピュータプログラム。

Images