JP5332972B2 - デカップリング容量決定方法、デカップリング容量決定装置およびプログラム - Google Patents
デカップリング容量決定方法、デカップリング容量決定装置およびプログラム Download PDFInfo
- Publication number
- JP5332972B2 JP5332972B2 JP2009158972A JP2009158972A JP5332972B2 JP 5332972 B2 JP5332972 B2 JP 5332972B2 JP 2009158972 A JP2009158972 A JP 2009158972A JP 2009158972 A JP2009158972 A JP 2009158972A JP 5332972 B2 JP5332972 B2 JP 5332972B2
- Authority
- JP
- Japan
- Prior art keywords
- capacity
- decoupling
- capacitance
- die
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
ダイ容量Cv1は、電源電圧の変動、すなわち電源ノイズを許容電源電圧変動量ΔV以下に抑制するのに必要な、高電位側電源と低電位側電源の間の容量である。
実施形態では、公知の式(1)に従って演算されるダイ容量Cv1を基準ダイ容量と称し、パッケージインダクタンスLを考慮した条件を満たす場合に、基準ダイ容量Cv1を変更する。
適用条件判定部24は、共振周波数Trと動作周波数Tに所定の定数kを乗じた値との比Tr/(kT)が1より大きいか(Tr>kT)を判定する。この判定内容については後述する。
ただし、ΔV0は、前述の式(1)に従って算出した基準ダイ容量Cv1を付加した時に得られる電圧変動量である。
ΔV0(1−β)+ΔV0・β・Tr/(kT)
ΔV0・β・Tr/(kT)=
(2π・β/k)・(P/(f・Cv/V))・(LC)1/2/T=
(2π・β/k)・(P/V)・(L/Cv)1/2∝(2π/k)・(P/V)・(L/Cv)1/2 (4)
図8から、β=1で最大電圧降下量ΔVAの上限が与えられるので、以下のようになる。
Tr>kTの範囲では、最大電圧降下量ΔVAは、前述の式(1)に従って算出した基準ダイ容量Cv1を付加した時に得られる電圧変動量に比べて、上記のように増加するので、それを考慮してダイ容量、すなわちデカップリング容量Cdを決定する。図4に示した実施形態の動作によれば、この条件を満たすようにデカップリング容量Cdが決定される。
11 CPU
12 メモリ
13 記憶装置
20 デカップリング容量決定装置20
21 設計データ導入部
22 ダイ容量(Cv1)演算部
23 共振周波数(Tr)演算部
24 適用条件判定部
25 デカップリング容量(Cd)演算部
26 対象領域選択部
Claims (5)
- コンピュータにより、半導体集積回路装置に配置するデカップリング容量を決定するデカップリング容量決定方法であって、
設計データ導入部により、動作周波数、消費電力、電源電圧、許容電源電圧変動量、パッケージインダクタンス量、および集積回路の固有容量を少なくとも含む集積回路の設計データを導入し、
ダイ容量演算部により、前記動作周波数、前記消費電力、前記電源電圧および前記許容電源電圧変動量から所定の演算式に従って基準ダイ容量を演算し、
デカップリング容量演算部により、前記固有容量と前記基準ダイ容量を比較し、
前記デカップリング容量演算部により、前記固有容量が前記基準ダイ容量より小さい時には、前記基準ダイ容量と前記固有容量の差を前記デカップリング容量とし、前記固有容量が前記基準ダイ容量より大きい時には、前記デカップリング容量をゼロとし、
共振周期演算部により、前記固有容量と前記デカップリング容量の和である実ダイ容量と前記パッケージインダクタンス量から共振周波数を演算し、
適用条件判定部により、前記共振周波数と、前記動作周波数に所定の定数を乗じた値との比が1より大きいか判定し、
前記デカップリング容量演算部により、前記比が1以下の時には、前記デカップリング容量を維持し、
前記デカップリング容量演算部により、前記比が1より大きい時には、さらに実ダイ容量と、前記基準ダイ容量に前記比を乗じた閾値容量とを比較し、
前記デカップリング容量演算部により、前記実ダイ容量が前記閾値容量より大きい時には、前記デカップリング容量を維持し、
前記デカップリング容量演算部により、前記実ダイ容量が前記閾値容量より小さい時には、前記実ダイ容量が前記閾値容量以上になるように、前記デカップリング容量を決定することを特徴とするデカップリング容量決定方法。 - 前記半導体集積回路装置は、複数の機能領域を備え、
当該デカップリング容量決定方法は、対象領域選択部により選択した前記機能領域ごとに実行される請求項1に記載のデカップリング容量決定方法。 - 前記所定の定数は4である請求項1または2に記載のデカップリング容量決定方法。
- 半導体集積回路装置に配置するデカップリング容量を決定するデカップリング容量決定装置であって、
動作周波数、消費電力、電源電圧、許容電源電圧変動量、パッケージインダクタンス量、および集積回路の固有容量を少なくとも含む集積回路の設計データを導入して記憶する設計データ導入部と、
前記動作周波数、前記消費電力、前記電源電圧および前記許容電源電圧変動量から所定の演算式に従って基準ダイ容量を演算するダイ容量演算部と、
前記固有容量と前記デカップリング容量の和である実ダイ容量と前記パッケージインダクタンス量から共振周波数を演算する共振周波数演算部と、
前記共振周波数と前記動作周波数に所定の定数を乗じた値との比が1より大きいかを判定する適用条件判定部と、
前記固有容量が前記基準ダイ容量より小さい時には、前記基準ダイ容量と前記固有容量の差を前記デカップリング容量とし、前記固有容量が前記基準ダイ容量より大きい時には、前記デカップリング容量をゼロとし、さらに前記比が1以下の時および前記比が1より大きく且つ前記実ダイ容量が前記基準ダイ容量に前記比を乗じた閾値容量より大きい時には、前記デカップリング容量を維持し、前記比が1より大きく且つ前記実ダイ容量が前記閾値容量より小さい時には、前記実ダイ容量が前記閾値容量以上になるように、前記デカップリング容量を決定するデカップリング容量演算部と、を備えることを特徴とするデカップリング容量決定装置。 - 半導体集積回路装置に配置するデカップリング容量を決定する処理をコンピュータに実行させるコンピュータプログラムであって、
動作周波数、消費電力、電源電圧、許容電源電圧変動量、パッケージインダクタンス量、および集積回路の固有容量を少なくとも含む集積回路の設計データを導入し、
前記動作周波数、前記消費電力、前記電源電圧および前記許容電源電圧変動量から所定の演算式に従って基準ダイ容量を演算し、
前記固有容量と前記基準ダイ容量を比較し、
前記固有容量が前記基準ダイ容量より小さい時には、前記基準ダイ容量と前記固有容量の差を前記デカップリング容量とし、前記固有容量が前記基準ダイ容量より大きい時には、前記デカップリング容量をゼロとし、
前記固有容量と前記デカップリング容量の和である実ダイ容量と前記パッケージインダクタンス量から共振周波数を演算し、
前記共振周波数と、前記動作周波数に所定の定数を乗じた値との比が1より大きいか判定し、
前記比が1以下の時には、前記デカップリング容量を維持し、
前記比が1より大きい時には、さらに実ダイ容量と、前記基準ダイ容量に前記比を乗じた閾値容量とを比較し、
前記実ダイ容量が前記閾値容量より大きい時には、前記デカップリング容量を維持し、
前記実ダイ容量が前記閾値容量より小さい時には、前記実ダイ容量が前記閾値容量以上になるように、前記デカップリング容量を決定する、ように動作させることを特徴とするコンピュータプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009158972A JP5332972B2 (ja) | 2009-07-03 | 2009-07-03 | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009158972A JP5332972B2 (ja) | 2009-07-03 | 2009-07-03 | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011014028A JP2011014028A (ja) | 2011-01-20 |
JP5332972B2 true JP5332972B2 (ja) | 2013-11-06 |
Family
ID=43592823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009158972A Expired - Fee Related JP5332972B2 (ja) | 2009-07-03 | 2009-07-03 | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5332972B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012127784A1 (ja) * | 2011-03-24 | 2012-09-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路の電源配線レイアウト方法及び電源配線レイアウト装置 |
WO2012133496A1 (ja) * | 2011-03-29 | 2012-10-04 | 日本電気株式会社 | デカップリング方法と給電線路設計装置並びに回路基板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3183340B2 (ja) * | 1998-09-29 | 2001-07-09 | 日本電気株式会社 | パスコンの有効性チェック方法および装置 |
JP2002009244A (ja) * | 2000-06-21 | 2002-01-11 | Hitachi Ltd | 半導体集積回路および半導体集積回路の設計方法 |
US6523159B2 (en) * | 2001-01-16 | 2003-02-18 | International Business Machines Corporation | Method for adding decoupling capacitance during integrated circuit design |
JP4065229B2 (ja) * | 2003-11-26 | 2008-03-19 | 松下電器産業株式会社 | 半導体集積回路の電源ノイズ解析方法 |
JP4237133B2 (ja) * | 2004-12-02 | 2009-03-11 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の設計方法および半導体装置の設計プログラム |
-
2009
- 2009-07-03 JP JP2009158972A patent/JP5332972B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011014028A (ja) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4001449B2 (ja) | 不要輻射解析方法 | |
US9772676B2 (en) | Adaptive voltage scaling based on stage transitions or ring oscillator revolutions | |
JP2005004268A (ja) | 半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法 | |
US7921395B2 (en) | Method for laying out decoupling cells and apparatus for laying out decoupling cells | |
US7295938B2 (en) | Clock jitter calculation device, clock jitter calculation method, and clock jitter calculation program | |
US20080034263A1 (en) | Semiconductor integrated circuit device and internal power control system including the same | |
JP2002222230A (ja) | 不要輻射最適化方法および不要輻射解析方法 | |
CN113392608B (zh) | 电路生成方法、装置、电子设备及存储介质 | |
JP2017523383A (ja) | 電源モニタを用いた電源の較正 | |
JP4908281B2 (ja) | 消費電力解析プログラム、消費電力解析方法及び消費電力解析装置 | |
US7409650B2 (en) | Low power consumption designing method of semiconductor integrated circuit | |
JP5332972B2 (ja) | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム | |
US8250510B2 (en) | Jitter amount estimating method, method for calculating correlation between amount of simultaneously operating signal noise and jitter amount, and recording medium | |
JP2002163324A (ja) | 遅延時間計算方法及びそれを用いた半導体集積回路の設計方法 | |
JP4539376B2 (ja) | 伝送信号波形解析方法及びプログラム | |
JP2008287666A (ja) | 回路動作検証装置、半導体集積回路の製造方法、回路動作検証方法、制御プログラムおよび可読記録媒体 | |
US8302055B2 (en) | Semiconductor device design support apparatus and semiconductor device design support method | |
JP6070002B2 (ja) | 設計支援装置、設計支援方法及びプログラム | |
JP5056650B2 (ja) | 電圧変動量見積方法、装置、半導体装置動作検証装置、半導体装置設計方法、プリント板設計方法、及びプログラム | |
US20100064267A1 (en) | Semiconductor device design support apparatus and substrate netlist generation method | |
WO2011074044A1 (ja) | 集積回路の消費電力算出方法、消費電力算出プログラム及び消費電力算出装置 | |
US8428907B2 (en) | Jitter calculating device, jitter calculating method and jitter calculating program | |
WO2012046344A1 (ja) | プログラム、ライブラリ作成装置、及び消費電力計算装置 | |
JP2009187325A (ja) | 半導体集積回路の設計方法および設計支援装置 | |
JP2016081155A (ja) | 半導体設計支援プログラムおよび半導体設計支援装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |