JP3938202B1

JP3938202B1 - Manufacturing method of sensor package

Info

Publication number: JP3938202B1
Application number: JP2006089586A
Authority: JP
Inventors: 徹馬場; 万士片岡; 隆司西條; 崇史奥戸; 浩嗣後藤; 久和宮島
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2006-03-28
Filing date: 2006-03-28
Publication date: 2007-06-27
Anticipated expiration: 2026-03-28
Also published as: JP2007266319A

Abstract

【課題】センシング部と回路部とを形成したセンサ基板に関する電気的特性の検査を容易かつ詳細に行うことを可能としたセンサパッケージの製造方法を提供する。
【解決手段】センサウェハ１０に、センシング部および回路部を有するセンサ基板１を形成する。また、パッケージウェハ２０に、センサ基板１に設けた端子と電気的に接続される貫通孔配線を有した電極形成基板２を形成する。センサウェハ１０とパッケージウェハ２０とを接合した後、センサウェハ１０に形成されているセンサ基板１におけるセンシング部と回路部との電気的特性を総合的に検査する。検査を行った後にセンサ基板１および電極形成基板２の積層体を個別に切断分離する。
【選択図】図１A method for manufacturing a sensor package is provided that enables easy and detailed inspection of electrical characteristics of a sensor substrate on which a sensing unit and a circuit unit are formed.
A sensor substrate having a sensing part and a circuit part is formed on a sensor wafer. Further, the electrode forming substrate 2 having through-hole wirings electrically connected to terminals provided on the sensor substrate 1 is formed on the package wafer 20. After the sensor wafer 10 and the package wafer 20 are bonded, the electrical characteristics of the sensing unit and the circuit unit on the sensor substrate 1 formed on the sensor wafer 10 are comprehensively inspected. After the inspection, the laminated body of the sensor substrate 1 and the electrode forming substrate 2 is individually cut and separated.
[Selection] Figure 1

Description

本発明は、センシング部を備えるセンサ基板とセンサ基板に電気的に接続される貫通孔配線を備える電極形成基板とを接合したセンサパッケージの製造方法に関するものである。 The present invention relates to a sensor package manufacturing method in which a sensor substrate having a sensing portion and an electrode forming substrate having a through-hole wiring electrically connected to the sensor substrate are joined.

従来から、ＳＡＷ装置のような電子装置を複数形成した基板ウェハと、電子装置に電気的に接続される貫通孔配線（導電性経路）を形成したカバーウェハとをウェハレベルで接合した後に、切断分離することにより、個々のパッケージを形成する技術が半導体装置の製造技術として知られている（たとえば、特許文献１参照）。また、特許文献１には、基板ウェハとカバーウェハとの接合後に、プローブを用いてウェハレベルで電子装置を電気的にテストすることが記載されている。
特開平６−３１８６２５号公報 Conventionally, a substrate wafer formed with a plurality of electronic devices such as SAW devices and a cover wafer formed with through-hole wiring (conductive paths) electrically connected to the electronic devices are bonded at the wafer level, and then cut. A technique of forming individual packages by separating them is known as a semiconductor device manufacturing technique (see, for example, Patent Document 1). Japanese Patent Application Laid-Open No. H10-228561 describes that after bonding a substrate wafer and a cover wafer, an electronic device is electrically tested at a wafer level using a probe.
JP-A-6-318625

特許文献１に記載された技術では、ＳＡＷ装置のような単体の電子装置についてウェハレベルで電気的にテストしているものであり、この種の電子装置は、他の回路部と組み合わせて初めて回路として動作するものであるから、電子装置を単体で電気的にテストしても回路部を構成したときの電気的特性については、あらためて検査しなおさなければならなず、検査過程が二度手間になっている。 In the technique described in Patent Document 1, a single electronic device such as a SAW device is electrically tested at the wafer level, and this type of electronic device is not a circuit until it is combined with other circuit units. Therefore, even if the electronic device is electrically tested alone, the electrical characteristics when the circuit part is configured must be re-inspected, and the inspection process is troublesome twice. It has become.

本発明は上記事由に鑑みて為されたものであり、その目的は、センサパッケージの製造工程においてセンシング部と回路部とを同時に検査することを可能として検査工程の省力化を図ったセンサパッケージの製造方法を提供することにある。 The present invention has been made in view of the above-described reasons, and the object of the present invention is to provide a sensor package that can simultaneously inspect the sensing portion and the circuit portion in the manufacturing process of the sensor package so as to save labor in the inspection step. It is to provide a manufacturing method.

請求項１の発明は、センシング部および集積回路からなりセンシング部と協働する回路部を有するセンサ基板をセンサウェハに形成する工程と、センサ基板に設けた端子と電気的に接続される貫通孔配線を有した電極形成基板をパッケージウェハに形成する工程と、センサウェハとパッケージウェハとを接合するとともにセンサ基板に設けた端子と貫通孔配線とを電気的に接続する工程と、接合後にパッケージウェハの貫通孔配線およびセンサ基板の端子を通してセンシング部と回路部との電気的特性を検査する工程と、当該検査後にセンサ基板および電極形成基板の積層体を個別に切断分離する工程とを含み、センサウェハにパッケージウェハを接合する前にセンシング部と回路部との電気的特性をそれぞれ検査する工程が付加されていることを特徴とする。 According to the first aspect of the present invention, there is provided a step of forming a sensor substrate having a circuit portion that includes a sensing portion and an integrated circuit and cooperates with the sensing portion on the sensor wafer, and a through-hole wiring electrically connected to a terminal provided on the sensor substrate. Forming an electrode-formed substrate having a pattern on a package wafer, bonding the sensor wafer and the package wafer and electrically connecting terminals provided on the sensor substrate and through-hole wiring, and bonding the package wafer after bonding wherein the step of examining the electrical characteristics of the cell Nshingu portion and the circuit portion through the terminal through-hole wiring, and the sensor substrate, a step of individually cut and separated stack of the sensor substrate and the electrode forming substrate after the inspection, the sensor wafer A process for inspecting the electrical characteristics of the sensing unit and the circuit unit before bonding the package wafer to the package is added. And wherein the door.

この方法によれば、センサ基板に形成したセンシング部と回路部との電気的特性をウェハレベルで検査するから、個別に分離した後に電気的特性を検査する場合に比較して、位置合わせなどの手間が少なく、検査に要する作業時間を短縮することができる。しかも、センサ基板にはセンシング部と回路部とを形成しているから、センサパッケージの製造過程において、センシング部と回路部とを同時に検査することができ、検査工程を省力化することが可能になる。 According to this method, since the electrical characteristics of the sensing unit and the circuit unit formed on the sensor substrate are inspected at the wafer level, compared with the case where the electrical characteristics are inspected after being individually separated, alignment and the like are performed. There is little time and work time required for inspection can be shortened. In addition, since the sensing part and the circuit part are formed on the sensor board, the sensing part and the circuit part can be inspected at the same time in the manufacturing process of the sensor package, thereby making it possible to save labor in the inspection process. Become.

また、この方法によれば、センサウェハにパッケージウェハを接合する前にセンシング部と回路部との電気的特性をそれぞれ検査するから、センシング部と回路部とが露出している状態でそれぞれの電気的特性を検査することができる。すなわち、パッケージウェハには検査用の電極を別途に設ける必要がないから、電極形成基板に検査用の貫通孔配線を余分に形成する必要がなく、コストの低減ができる。また、センサ基板に設ける端子は、貫通孔配線との電気的接続が可能であればよく、小面積に形成されるから、センシング部と回路部とに多数個の検査用の電極を設けることが可能であり多様な検査が可能になる。しかも検査工程を接合前に実施するから、センシング部と回路部との検査を一括して行うことができ、不良箇所があれば不良箇所の特定が容易になる。さらに、センサウェハとパッケージウェハとの接合後にパッケージウェハの貫通孔配線およびセンサ基板の端子を通してセンシング部と回路部との電気的特性を検査するので、センサウェハとパッケージウェハとを接合する工程において貫通孔配線と端子との電気的接続に不良が生じた場合に不良発生箇所を特定しやすくなり、工程において不良を発生させる箇所へのフィードバックが容易になる。 Further, according to this method, since each testing the electrical characteristics of the sensing portion and the circuit portion before bonding the package wafer sensor wafer, respective electrical in a state in which the sensing portion and the circuit portion are exposed Properties can be inspected . That is, since it is not necessary to separately provide an inspection electrode on the package wafer, it is not necessary to form an extra through-hole wiring for inspection on the electrode forming substrate, and the cost can be reduced. Further, the terminals provided on the sensor substrate are only required to be electrically connected to the through-hole wiring, and are formed in a small area. Therefore, a large number of inspection electrodes may be provided on the sensing unit and the circuit unit. Possible and various inspections are possible. Moreover since that performs real before joining the inspection process can be performed in a batch test of the sensing portion and the circuit portion, the particular defective portion is facilitated if there is defective portion. Furthermore, since the electrical characteristics of the sensing unit and the circuit unit are inspected through the through-hole wiring of the package wafer and the terminals of the sensor substrate after the sensor wafer and the package wafer are joined, the through-hole wiring is used in the process of joining the sensor wafer and the package wafer. When a defect occurs in the electrical connection between the terminal and the terminal, it becomes easy to specify the position where the defect occurs , and feedback to the position where the defect occurs in the process becomes easy.

以下に説明する実施形態では、支持部が質量体を囲繞するとともに、質量体から四方に延出させた可撓性を有する撓み部を介して支持部と質量体とを繋ぎ、各撓み部にピエゾ抵抗体からなる歪みゲージを設けることにより、質量体の変位に伴って撓み部に生じる応力を歪みゲージにより検出し、歪みゲージの抵抗変化を用いて加速度を検出する構成を例示する。つまり、センシング部が加速度センサを構成している例を示す。また、各質量体から四方に延出している撓み部にそれぞれ歪みゲージが配置されることにより、４本の撓み部を含む平面内で互いに直交する方向の２軸と、これらの２軸に直交する方向の１軸との合計３軸における加速度を個別に検出することが可能になっている。ただし、質量体を備えるセンサ装置であれば、加速度センサではなくジャイロセンサにおいても本発明の技術思想を適用することができ、質量体の変位の検出はピエゾ抵抗に限らず、従来技術として示した技術のように静電容量の変化として検出する構成を採用してもよい。また、撓み部は質量体から四方に延出する構成に限定されない。 In the embodiment described below, the support portion surrounds the mass body, and the support portion and the mass body are connected via a flexible flexure portion that is extended from the mass body in all directions. An example of a configuration in which a strain gauge made of a piezoresistor is provided to detect a stress generated in a flexure portion as the mass body is displaced by the strain gauge, and an acceleration is detected using a resistance change of the strain gauge. That is, an example in which the sensing unit constitutes an acceleration sensor is shown. In addition, by arranging strain gauges in the flexures that extend in four directions from each mass body, two axes in directions orthogonal to each other in a plane including the four flexures, and perpendicular to these two axes Thus, it is possible to individually detect the acceleration in a total of three axes including one axis in the direction to be performed. However, if the sensor device includes a mass body, the technical idea of the present invention can be applied to a gyro sensor instead of an acceleration sensor, and the detection of the displacement of the mass body is not limited to the piezoresistor, but is shown as the prior art. You may employ | adopt the structure detected as a change of an electrostatic capacitance like a technique. Moreover, a bending part is not limited to the structure extended in all directions from a mass body.

本実施形態のセンサ装置は、図４に示すように、センシング部Ｄｓおよび回路部Ｄｃを形成した半導体基板からなるセンサ基板１と、外部回路を接続するパッド電極２５を厚み方向の一表面（図４の上面）に備えセンサ基板１の厚み方向の一表面（図４の上面）に封着される半導体基板からなる電極形成基板２と、センサ基板１の厚み方向の他表面（図４の下面）に封着される半導体基板からなるカバー基板３とを備える。すなわち、センサ装置は３枚の半導体基板の積層体からなる。センサ基板１と電極形成基板２とカバー基板３との外周形状は矩形状（図示例では正方形）であり、電極形成基板２とカバー基板３とはセンサ基板１と外形寸法が一致する。 As shown in FIG. 4, the sensor device of this embodiment includes a sensor substrate 1 formed of a semiconductor substrate on which a sensing portion Ds and a circuit portion Dc are formed, and a pad electrode 25 for connecting an external circuit on one surface in the thickness direction (see FIG. 4). 4 is formed on the surface of the sensor substrate 1 in the thickness direction (upper surface of FIG. 4) and the other surface of the sensor substrate 1 in the thickness direction (lower surface of FIG. 4). And a cover substrate 3 made of a semiconductor substrate sealed. That is, the sensor device is composed of a laminate of three semiconductor substrates. The sensor substrate 1, the electrode forming substrate 2, and the cover substrate 3 have a rectangular shape (square in the illustrated example), and the electrode forming substrate 2 and the cover substrate 3 have the same outer dimensions as the sensor substrate 1.

センサ基板１はＳＯＩウェハからなるセンサウェハを加工することにより形成される。ここで用いるＳＯＩウェハは、シリコン基板からなる支持基板１０ａを有し、支持基板１０ａの厚み方向の一表面にシリコン酸化膜からなる埋込酸化膜としての絶縁層１０ｂを介してｎ形のシリコン層からなる活性層１０ｃが形成されている。さらに、センサ基板１において、活性層１０ｃの表面にはシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜１６が形成される。したがって、活性層１０ｃは絶縁膜１６により表面が覆われる。また、電極形成基板２とカバー基板３とは、それぞれ異なるシリコンウェハを加工することにより形成してある。すなわち、センサ基板１の半導体基板としてＳＯＩウェハを用い、電極形成基板２とカバー基板３との半導体基板としてはシリコンウェハを用いている。 The sensor substrate 1 is formed by processing a sensor wafer made of an SOI wafer. The SOI wafer used here has a support substrate 10a made of a silicon substrate, and an n-type silicon layer is formed on one surface in the thickness direction of the support substrate 10a via an insulating layer 10b as a buried oxide film made of a silicon oxide film. An active layer 10c made of is formed. Further, in the sensor substrate 1, an insulating film 16 made of a laminated film of a silicon oxide film and a silicon nitride film is formed on the surface of the active layer 10c. Therefore, the surface of the active layer 10 c is covered with the insulating film 16. The electrode forming substrate 2 and the cover substrate 3 are formed by processing different silicon wafers. That is, an SOI wafer is used as the semiconductor substrate of the sensor substrate 1, and a silicon wafer is used as the semiconductor substrate of the electrode forming substrate 2 and the cover substrate 3.

本実施形態における寸法例を例示すると、ＳＯＩウェハにおける支持基板１０ａの厚み寸法は３００〜５００μｍ、絶縁層１０ｂの厚み寸法は０．３〜１．５μｍ、シリコン層１０ｃの厚み寸法は４〜１０μｍとする。また、電極形成基板２を形成するパッケージウェハとしてのシリコンウェハの厚み寸法は２００〜３００μｍ、カバー基板３を形成するシリコンウェハの厚み寸法は１００〜３００μｍとする。もっとも、これらの数値は限定する趣旨ではなく目安を示す値である。また、ＳＯＩウェハの一表面であるシリコン層１０ｃの表面は（１００）面としてある。 When the dimension example in this embodiment is illustrated, the thickness dimension of the support substrate 10a in an SOI wafer is 300-500 micrometers, the thickness dimension of the insulating layer 10b is 0.3-1.5 micrometers, and the thickness dimension of the silicon layer 10c is 4-10 micrometers. To do. The thickness dimension of the silicon wafer as the package wafer for forming the electrode forming substrate 2 is 200 to 300 μm, and the thickness dimension of the silicon wafer for forming the cover substrate 3 is 100 to 300 μm. However, these numerical values are not intended to limit, but are values indicating a guide. The surface of the silicon layer 10c, which is one surface of the SOI wafer, is a (100) plane.

センサ基板１は、図３、図５、図６、図７に示すように、平面視において（厚み方向に直交する方向から見たときに）枠状（本実施形態では矩形枠状）の支持部１１の中央部に質量体１２を備える形状に形成されている。つまり、質量体１２は支持部１１に囲繞されている。また、本実施形態では平面視において支持部１１の中心と質量体１２の中心とはほぼ一致している。支持部１１と質量体１２とは質量体１２から四方に延出する４本の撓み部１３により繋がれている。 As shown in FIGS. 3, 5, 6, and 7, the sensor substrate 1 is supported in a frame shape (when viewed from a direction orthogonal to the thickness direction) in a plan view (in this embodiment, a rectangular frame shape). It is formed in a shape including a mass body 12 at the center of the portion 11. That is, the mass body 12 is surrounded by the support portion 11. In the present embodiment, the center of the support portion 11 and the center of the mass body 12 substantially coincide with each other in plan view. The support portion 11 and the mass body 12 are connected by four flexure portions 13 extending from the mass body 12 in all directions.

各撓み部１３は、短冊状に形成された可撓性を有している。各撓み部１３は平面視において質量体１２の中心を通り互いに直交する２本の直線の上に配置される。つまり、各２本の撓み部１３がそれぞれ互いに直交する各直線上に配置される。この構成により、質量体１２は支持部１１に対して変位可能になる。支持部１１および質量体１２は、ＳＯＩウェハの支持基板１０ａと絶縁層１０ｂと活性層１０ｃとの全体を用い、撓み部１３はＳＯＩウェハにおける支持基板１０ａと絶縁層１０ｂとを除去し活性層１０ｃのみを用いる。したがって、撓み部１３は支持部１１および質量体１２に比較して十分に薄肉に形成される。 Each bending part 13 has the flexibility formed in strip shape. Each bending portion 13 is arranged on two straight lines that pass through the center of the mass body 12 and are orthogonal to each other in plan view. In other words, each of the two bent portions 13 is arranged on each straight line orthogonal to each other. With this configuration, the mass body 12 can be displaced with respect to the support portion 11. The support portion 11 and the mass body 12 use the entire support substrate 10a, insulating layer 10b, and active layer 10c of the SOI wafer, and the bending portion 13 removes the support substrate 10a and insulating layer 10b from the SOI wafer, thereby activating the active layer 10c. Use only. Therefore, the bending portion 13 is formed to be sufficiently thin as compared with the support portion 11 and the mass body 12.

質量体１２は、４本の撓み部１３を介して支持部１１に結合されているコア部１２ａと、コア部１２ａに連続一体に連結された４個のリーフ部１２ｂとを備える。平面視においては、質量体１２は、５個の正方形のうちの１個の正方形を中心として他の正方形を周囲に４回回転対称となるように配列し、中心の正方形の各角部に他の各正方形の１つの角部をそれぞれ重複させた形状に形成される。本実施形態では、中心に配置した正方形に対応する部分がコア部１２ａに相当し、他の正方形のうちコア部１２ａと重複する部位を除いた部分がリーフ部１２ｂに相当する。言い換えると、コア部１２ａは平面視において正方形状であり、リーフ部１２ｂは正方形の一つの角部が切欠された形状になる。撓み部１３は、コア部１２ａの各辺の中央部に一体に連続し、各撓み部１３の幅方向（平面視において撓み部１３の延長方向とは直交する方向）の両側にリーフ部１２ｂが配置される。 The mass body 12 includes a core portion 12a that is coupled to the support portion 11 via four flexure portions 13, and four leaf portions 12b that are continuously and integrally connected to the core portion 12a. In the plan view, the mass body 12 is arranged so that one of the five squares is centered on the other square so as to be rotationally symmetric about four times, and the other is located at each corner of the central square. Are formed in a shape in which one corner of each square is overlapped. In the present embodiment, the portion corresponding to the square arranged at the center corresponds to the core portion 12a, and the portion of the other squares excluding the portion overlapping with the core portion 12a corresponds to the leaf portion 12b. In other words, the core portion 12a has a square shape in plan view, and the leaf portion 12b has a shape in which one corner portion of the square is cut out. The bending portion 13 is integrally continuous with the central portion of each side of the core portion 12a, and leaf portions 12b are provided on both sides in the width direction of each bending portion 13 (a direction orthogonal to the extending direction of the bending portion 13 in plan view). Be placed.

各リーフ部１２ｂは、平面視において互いに直交する２本の撓み部１３と支持部１１とに囲まれる空間に配置されており、各リーフ部１２ｂと支持部１１との間にはそれぞれセンサ基板１の厚み方向に貫通するスリット１４が形成される。また、撓み部１３と各リーフ部１２ｂとは離間しており、撓み部１３を挟んで配置された各一対のリーフ部１２ｂの間隔は、各撓み部１３の幅寸法よりも大きくなっている。 Each leaf portion 12b is disposed in a space surrounded by the two bending portions 13 and the support portion 11 that are orthogonal to each other in plan view, and the sensor substrate 1 is interposed between each leaf portion 12b and the support portion 11, respectively. A slit 14 penetrating in the thickness direction is formed. Moreover, the bending part 13 and each leaf part 12b are spaced apart, and the space | interval of each pair of leaf part 12b arrange | positioned on both sides of the bending part 13 is larger than the width dimension of each bending part 13. FIG.

なお、センサ基板１における支持部１１と質量体１２と撓み部１３とは、半導体装置の製造技術として知られているリソグラフィ技術およびエッチング技術を利用して形成することができる。 In addition, the support part 11, the mass body 12, and the bending part 13 in the sensor board | substrate 1 can be formed using the lithography technique and etching technique known as a manufacturing technique of a semiconductor device.

ところで、図示例は３軸の加速度センサであるから、加速度を検出する方向を定義しておく。センサ基板１の厚み方向に直交する方向をｚ軸方向とし、支持基板１０ａから活性層１０ｃに向かう向きを正の向きとする。また、活性層１０ｃの表面をｘｙ平面とし、ｘｙ平面において質量体１２の中心位置を原点とする。ｘ軸方向およびｙ軸方向は、それぞれコア部１２ａから撓み部１３が延出されている方向とし、右手系で正の向きを定義する。たとえば図５の右向きをｘ軸方向の正の向き、上向きをｙ軸方向の正の向きとする。したがって、質量体１２は、コア部１２ａを挟んで配置されたｘ軸方向の２本の撓み部１３と、コア部１２ａを挟んで配置されたｙ軸方向の２本の撓み部１３とにより支持部１１に繋がれていることになる。 By the way, since the illustrated example is a triaxial acceleration sensor, a direction in which acceleration is detected is defined. A direction orthogonal to the thickness direction of the sensor substrate 1 is defined as a z-axis direction, and a direction from the support substrate 10a toward the active layer 10c is defined as a positive direction. The surface of the active layer 10c is the xy plane, and the center position of the mass body 12 is the origin in the xy plane. The x-axis direction and the y-axis direction are directions in which the bending portion 13 extends from the core portion 12a, respectively, and define a positive direction in the right-handed system. For example, the right direction in FIG. 5 is the positive direction in the x-axis direction, and the upward direction is the positive direction in the y-axis direction. Therefore, the mass body 12 is supported by the two bent portions 13 in the x-axis direction disposed with the core portion 12a interposed therebetween and the two bent portions 13 in the y-axis direction disposed with the core portion 12a interposed therebetween. It is connected to the part 11.

質量体１２のコア部１２ａからｘ軸方向の正向き（図５においてコア部１２ａから右向き）に延出する撓み部１３には、コア部１２ａ側の一端部に２個１組のピエゾ抵抗Ｒｘ２，Ｒｘ４が形成され、支持部１１側の一端部に１個のピエゾ抵抗Ｒｚ２が形成される。同様にして、コア部１２ａからｘ軸方向の負向き（図５においてコア部１２ａから左向き）に延出する撓み部１３には、コア部１２ａ側の一端部に２個１組のピエゾ抵抗Ｒｘ１，Ｒｘ３が形成され、支持部１１側の一端部に１個のピエゾ抵抗Ｒｚ３が形成される。 A pair of piezoresistors Rx2 is provided at one end on the core 12a side in the bending portion 13 that extends in the positive direction in the x-axis direction from the core 12a of the mass body 12 (rightward from the core 12a in FIG. 5). , Rx4, and one piezoresistor Rz2 is formed at one end on the support 11 side. Similarly, in the bending portion 13 extending in the negative direction in the x-axis direction from the core portion 12a (leftward from the core portion 12a in FIG. 5), a set of two piezoresistors Rx1 at one end portion on the core portion 12a side. , Rx3, and one piezoresistor Rz3 is formed at one end on the support 11 side.

質量体１２のコア部１２ａからｙ軸方向の正向き（図５においてコア部１２ａから上向き）に延長された撓み部１３には、コア部１２ａ側の一端部に２個１組のピエゾ抵抗Ｒｙ１，Ｒｙ３が形成され、支持部１１側の一端部に１個のピエゾ抵抗Ｒｚ１が形成される。同様にして、コア部１２ａからｙ軸方向の負向き（図５においてコア部１２ａから下向き）に延長された撓み部１３には、コア部１２ａ側の一端部に２個１組のピエゾ抵抗Ｒｙ２，Ｒｙ４が形成され、支持部１１側の一端部に１個のピエゾ抵抗Ｒｚ４が形成される。 A pair of piezoresistors Ry1 at one end on the core 12a side is provided on the bending portion 13 that is extended from the core 12a of the mass body 12 in the positive direction in the y-axis direction (upward from the core 12a in FIG. 5). , Ry3, and one piezoresistor Rz1 is formed at one end on the support 11 side. Similarly, the bending portion 13 extended from the core portion 12a in the negative direction in the y-axis direction (downward from the core portion 12a in FIG. 5) has a pair of piezoresistors Ry2 at one end on the core portion 12a side. , Ry4 are formed, and one piezoresistor Rz4 is formed at one end on the support portion 11 side.

ｘ軸方向に延長された２本の撓み部１３において、コア部１２ａ側の一端部に形成された４個のピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４は、ｘ軸方向の加速度を検出するために形成され、ｘ軸方向の加速度が質量体１２に作用したときに撓み部１３に生じる応力が集中する領域に形成されている。ピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４は、平面視においてｘ軸方向が長手方向となる長方形状に形成されている。これらのピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４は、図９における左端のブリッジ回路Ｂｘを構成するように接続される。 In the two flexures 13 extended in the x-axis direction, the four piezoresistors Rx1, Rx2, Rx3, and Rx4 formed at one end on the core 12a side are for detecting acceleration in the x-axis direction. It is formed in a region where stress generated in the bending portion 13 is concentrated when acceleration in the x-axis direction acts on the mass body 12. The piezoresistors Rx1, Rx2, Rx3, and Rx4 are formed in a rectangular shape whose longitudinal direction is the x-axis direction in plan view. These piezo resistors Rx1, Rx2, Rx3, and Rx4 are connected so as to constitute the leftmost bridge circuit Bx in FIG.

また、ｙ軸方向に延長された２本の撓み部１３において、コア部１２ａ側の一端部に形成された４個のピエゾ抵抗Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４は、ｙ軸方向の加速度を検出するために形成され、ｙ軸方向の加速度が質量体１２に作用したときに撓み部１３に生じる応力が集中する領域に形成されている。ピエゾ抵抗Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４は、平面視においてｙ軸方向が長手方向となる長方形状に形成されている。これらのピエゾ抵抗Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４は、図９における中央のブリッジ回路Ｂｙを構成するように接続される。 In the two flexures 13 extended in the y-axis direction, four piezoresistors Ry1, Ry2, Ry3, and Ry4 formed at one end on the core 12a side detect acceleration in the y-axis direction. For this reason, it is formed in a region where stress generated in the bending portion 13 is concentrated when acceleration in the y-axis direction acts on the mass body 12. The piezoresistors Ry1, Ry2, Ry3, Ry4 are formed in a rectangular shape whose longitudinal direction is the y-axis direction in plan view. These piezoresistors Ry1, Ry2, Ry3, and Ry4 are connected so as to form a central bridge circuit By in FIG.

４本の撓み部１３において、それぞれ支持部１１側の一端部に形成された４個のピエゾ抵抗Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、ｚ軸方向の加速度を検出するために形成されている。ピエゾ抵抗Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、いずれもｙ軸方向が長手方向となる長方形状に形成されている。すなわち、ｙ軸方向に延長された２本の撓み部１３に形成されたピエゾ抵抗Ｒｚ１，Ｒｚ４の長手方向は撓み部１３の延長方向に一致し、ｘ軸方向に延長された２本の撓み部１３に形成されたピエゾ抵抗Ｒｚ２，Ｒｚ３の長手方向は撓み部１３の延長方向に直交する。これらのピエゾ抵抗Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、図９における右端のブリッジ回路Ｂｚを構成するように接続されている。 In the four flexures 13, four piezoresistors Rz1, Rz2, Rz3, and Rz4 formed at one end on the support 11 side are formed to detect acceleration in the z-axis direction. The piezoresistors Rz1, Rz2, Rz3, and Rz4 are all formed in a rectangular shape whose longitudinal direction is the y-axis direction. That is, the longitudinal directions of the piezoresistors Rz1 and Rz4 formed in the two flexures 13 extended in the y-axis direction coincide with the extension direction of the flexure 13 and the two flexures extended in the x-axis direction. The longitudinal direction of the piezoresistors Rz2 and Rz3 formed on 13 is orthogonal to the extending direction of the flexure 13. These piezoresistors Rz1, Rz2, Rz3, and Rz4 are connected so as to constitute the rightmost bridge circuit Bz in FIG.

上述した各ピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４、Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４、Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４の接続には、センサ基板１に形成されている拡散層配線や金属配線を用いる。 For the connection of each of the piezoresistors Rx1, Rx2, Rx3, Rx4, Ry1, Ry2, Ry3, Ry4, Rz1, Rz2, Rz3, Rz4, a diffusion layer wiring or a metal wiring formed on the sensor substrate 1 is used.

図９に示した回路構成では、３個のブリッジ回路Ｂｘ，Ｂｙ，Ｂｚに電圧を印加する入力端子Ｔ１，Ｔ２を共通に接続し、各ブリッジ回路Ｂｘ，Ｂｙ，Ｂｚには個別の出力端子Ｘ１，Ｘ２、Ｙ１，Ｙ２、Ｚ１，Ｚ２を設けている。本実施形態では、入力端子Ｔ１，Ｔ２に印加する電圧は直流電圧であって、入力端子Ｔ１に電圧ＶＤＤを印加し、入力端子Ｔ２を回路グランドＧＮＤに接続する。したがって、質量体１２の変位に伴って撓み部１３に生じる応力が、ピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４、Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４、Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４により電気量（抵抗値）に変換され、さらに、ブリッジＢｘ，Ｂｙ，Ｂｚにより電気量（電圧）に変換されて出力されるのである。 In the circuit configuration shown in FIG. 9, input terminals T1 and T2 for applying a voltage to the three bridge circuits Bx, By and Bz are connected in common, and each bridge circuit Bx, By and Bz has an individual output terminal X1. , X2, Y1, Y2, Z1, Z2 are provided. In the present embodiment, the voltage applied to the input terminals T1 and T2 is a DC voltage, the voltage VDD is applied to the input terminal T1, and the input terminal T2 is connected to the circuit ground GND. Therefore, the stress generated in the bending portion 13 due to the displacement of the mass body 12 is caused by the piezoresistors Rx1, Rx2, Rx3, Rx4, Ry1, Ry2, Ry3, Ry4, Rz1, Rz2, Rz3, and Rz4. In addition, it is converted into an electric quantity (voltage) by the bridges Bx, By, Bz and output.

以下にセンサ基板１の動作例を説明する。いま、センサ基板１に加速度が作用していない状態からセンサ基板１に対してｘ軸方向の正向きに加速度が作用したとすると、ｘ軸方向の負向きに作用する質量体１２の慣性力によって支持部１１に対して質量体１２が変位し、コア部１２ａからｘ軸方向に延長された２本の撓み部１３が撓んで当該撓み部１３に形成されているピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４の抵抗値が変化する。このとき、ピエゾ抵抗Ｒｘ１，Ｒｘ３は引張応力を受け、ピエゾ抵抗Ｒｘ２，Ｒｘ４は圧縮応力を受ける。一般に、ピエゾ抵抗は引張応力を受けると抵抗値（抵抗率）が増加し、圧縮応力を受けると抵抗値（抵抗率）が減少する。したがって、ｘ軸方向の正向きに加速度が作用したときには、ピエゾ抵抗Ｒｘ１，Ｒｘ３の抵抗値が増加し、ピエゾ抵抗Ｒｘ２，Ｒｘ４の抵抗値が減少する。この動作によって、図９の左端のブリッジ回路Ｂｘの出力端子Ｘ１，Ｘ２間の電位差がｘ軸方向の加速度の大きさに応じて変化する。 Hereinafter, an operation example of the sensor substrate 1 will be described. Assuming that acceleration is applied in the positive direction in the x-axis direction to the sensor substrate 1 from a state in which no acceleration is applied to the sensor substrate 1, the inertial force of the mass body 12 acting in the negative direction in the x-axis direction is used. The mass body 12 is displaced with respect to the support portion 11, and the two bending portions 13 extended in the x-axis direction from the core portion 12a are bent to form the piezoresistors Rx1, Rx2, Rx3 formed in the bending portion 13. The resistance value of Rx4 changes. At this time, the piezoresistors Rx1 and Rx3 are subjected to tensile stress, and the piezoresistors Rx2 and Rx4 are subjected to compressive stress. In general, when a piezoresistor is subjected to a tensile stress, its resistance value (resistivity) increases, and when it receives a compressive stress, its resistance value (resistivity) decreases. Therefore, when acceleration acts in the positive direction in the x-axis direction, the resistance values of the piezo resistors Rx1 and Rx3 increase, and the resistance values of the piezo resistors Rx2 and Rx4 decrease. By this operation, the potential difference between the output terminals X1 and X2 of the leftmost bridge circuit Bx in FIG. 9 changes according to the magnitude of acceleration in the x-axis direction.

同様にして、ｙ軸方向の加速度が作用すれば図９の中央のブリッジ回路Ｂｙの出力端子Ｙ１，Ｙ２間の電位差がｙ軸方向の加速度の大きさに応じて変化し、ｚ軸方向の加速度が作用すれば図９の右端のブリッジ回路Ｂｚの出力端子Ｚ１，Ｚ２間の電位差がｚ軸方向の加速度の大きさに応じて変化する。 Similarly, if the acceleration in the y-axis direction acts, the potential difference between the output terminals Y1 and Y2 of the center bridge circuit By in FIG. 9 changes according to the magnitude of the acceleration in the y-axis direction, and the acceleration in the z-axis direction. As a result, the potential difference between the output terminals Z1 and Z2 of the bridge circuit Bz at the right end of FIG.

したがって、各ブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの出力電圧の変化をそれぞれ検出することにより、センサ基板１に作用したｘ軸方向、ｙ軸方向、ｚ軸方向それぞれの加速度を検出することができる。本実施形態では、質量体１２と４本の撓み部１３とピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４、Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４、Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４とによりセンシング部Ｄｓが構成される。 Therefore, by detecting the change in the output voltage of each bridge circuit Bx, By, Bz, the acceleration in the x-axis direction, the y-axis direction, and the z-axis direction acting on the sensor substrate 1 can be detected. In the present embodiment, the sensing body Ds is configured by the mass body 12, the four bending portions 13, and the piezoresistors Rx1, Rx2, Rx3, Rx4, Ry1, Ry2, Ry3, Ry4, Rz1, Rz2, Rz3, Rz4. .

本実施形態は３軸の加速度センサであるから、センシング部Ｄｓと協働する回路部Ｄｃとしては、ブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの入力端子Ｔ１，Ｔ２に電圧を印加する電源回路、ブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの出力端子Ｘ１，Ｘ２、Ｙ２，Ｙ２、Ｚ１，Ｚ２に接続されブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの出力電圧を増幅する増幅回路などが必要であり、回路部Ｄｃは集積回路として形成される。回路部Ｄｃはセンサ基板１において、支持基板１０ａを有している部位の活性層１０ｃに形成される。すなわち、本実施形態では、支持部１１および質量体１２については、支持基板１０ａと絶縁層１０ｂと活性層１０ｃとからなるＳＯＩウェハの全体を用いて形成しているから、支持部１１と質量体１２とにおける活性層１０ｃを用いて回路部Ｄｃを形成している。 Since this embodiment is a triaxial acceleration sensor, the circuit unit Dc that cooperates with the sensing unit Ds includes a power supply circuit that applies a voltage to the input terminals T1 and T2 of the bridge circuits Bx, By, and Bz, and the bridge circuit Bx. , By, Bz output terminals X 1, X 2, Y 2, Y 2, Z 1, Z 2 are required to amplify the output voltage of the bridge circuits Bx, By, Bz, etc., and the circuit portion Dc is formed as an integrated circuit. Is done. The circuit portion Dc is formed on the active layer 10c of the sensor substrate 1 where the support substrate 10a is provided. That is, in the present embodiment, the support portion 11 and the mass body 12 are formed using the entire SOI wafer including the support substrate 10a, the insulating layer 10b, and the active layer 10c. The circuit part Dc is formed using the active layer 10c in the No. 12.

ただし、センサ基板１のうち撓み部１３には支持基板１０ａが存在せず、また撓み部１３は変形するから、撓み部１３には回路部Ｄｃは形成しない。図３において斜線部が回路部Ｄｃを形成可能な領域を示している。本実施形態では、質量体１２に回路部Ｄｃを形成することが必須であり、質量体１２の面積内に形成できない回路部Ｄｃについては支持部１１に形成する。支持部１１と質量体１２とに形成した回路部Ｄｃの間は、撓み部１３に拡散層配線または金属配線を形成することによって接続する。つまり、撓み部１３には回路部Ｄｃの内部配線が設けられる。 However, since the support substrate 10 a does not exist in the bending portion 13 of the sensor substrate 1 and the bending portion 13 is deformed, the circuit portion Dc is not formed in the bending portion 13. In FIG. 3, the shaded area indicates a region where the circuit portion Dc can be formed. In this embodiment, it is essential to form the circuit portion Dc on the mass body 12, and the circuit portion Dc that cannot be formed within the area of the mass body 12 is formed on the support portion 11. The circuit part Dc formed in the support part 11 and the mass body 12 is connected by forming a diffusion layer wiring or a metal wiring in the bending part 13. That is, the flexible part 13 is provided with the internal wiring of the circuit part Dc.

このように、回路部Ｄｃの一部を質量体１２に設けてることにより、回路部Ｄｃの全体を支持部１１に形成する場合に比較すると、センサ基板１の面積を縮小することができ、結果的にセンサ装置の小型化を図ることができる。 Thus, by providing a part of the circuit part Dc on the mass body 12, the area of the sensor substrate 1 can be reduced as compared with the case where the entire circuit part Dc is formed on the support part 11, and as a result. Thus, the sensor device can be reduced in size.

センサ基板１の一表面（図４の上面）には、封止用金属層１８と接続用金属層１９とが形成される。接続用金属層１９は金属配線の一部であり、センシング部Ｄｓおよび回路部Ｄｃを外部回路と接続するための端子１７として機能する。端子１７は、接続用金属層１９として形成されるだけではなく、図３に示すように、センシング部Ｄｓの周囲や外部回路とは接続されない部位にも形成される。センシング部Ｄｓの周囲の端子１７は、センシング部Ｄｓのブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの入力端子Ｔ１，Ｔ２および出力端子Ｘ１，Ｘ２、Ｙ２，Ｙ２、Ｚ１，Ｚ２であって、外部回路に接続しない他の端子１７は、回路部Ｄｃの電気特性の検査に用いる。これらの端子１７は、矩形状のパッド電極として形成される。 A sealing metal layer 18 and a connection metal layer 19 are formed on one surface of the sensor substrate 1 (upper surface in FIG. 4). The connecting metal layer 19 is a part of metal wiring, and functions as a terminal 17 for connecting the sensing part Ds and the circuit part Dc to an external circuit. The terminal 17 is not only formed as the connecting metal layer 19 but also formed at a portion not connected to the periphery of the sensing portion Ds or an external circuit as shown in FIG. Terminals 17 around the sensing unit Ds are input terminals T1, T2 and output terminals X1, X2, Y2, Y2, Z1, Z2 of the bridge circuits Bx, By, Bz of the sensing unit Ds, and are not connected to an external circuit. The other terminal 17 is used for the inspection of the electrical characteristics of the circuit portion Dc. These terminals 17 are formed as rectangular pad electrodes.

図８に接続用金属層１９の近傍部位を示す。なお、拡散層配線の図示は省略してある。封止用金属層１８は、センサ基板１の外周縁の全周に沿う形で形成されており、センシング部Ｄｓおよび回路部Ｄｃを囲繞している。また、接続用金属層１９も支持部１１において封止用金属層１８の内側に配置される。接続用金属層１９を含む金属配線および封止用金属層１８は活性層１０ｃの表面を覆う絶縁膜１６の上に形成される。また、封止用金属層１８と接続用金属層１９とは同一の金属材料により形成されており、封止用金属層１８と接続用金属層１９とを同時かつ略同じ厚み寸法に形成することができる。 FIG. 8 shows the vicinity of the connection metal layer 19. Note that the illustration of the diffusion layer wiring is omitted. The sealing metal layer 18 is formed along the entire outer peripheral edge of the sensor substrate 1 and surrounds the sensing part Ds and the circuit part Dc. The connecting metal layer 19 is also disposed inside the sealing metal layer 18 in the support portion 11. The metal wiring including the connecting metal layer 19 and the sealing metal layer 18 are formed on the insulating film 16 covering the surface of the active layer 10c. Further, the sealing metal layer 18 and the connecting metal layer 19 are formed of the same metal material, and the sealing metal layer 18 and the connecting metal layer 19 are formed simultaneously and substantially in the same thickness. Can do.

センサ基板１において、ピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４、Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４、Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４および拡散層配線は、活性層１０ｃにおけるそれぞれの形成部位に適宜濃度のｐ形不純物をドーピングすることにより形成される。また、接続用金属層１９を除いた金属配線は、絶縁膜１６上にスパッタ法や蒸着法などにより成膜した金属膜（たとえば、Ａｌ膜、Ａｌ−Ｓｉ膜など）をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されており、金属配線は絶縁膜１６に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。 In the sensor substrate 1, the piezoresistors Rx1, Rx2, Rx3, Rx4, Ry1, Ry2, Ry3, Ry4, Rz1, Rz2, Rz3, Rz4 and the diffusion layer wiring are p-types with appropriate concentrations at respective formation sites in the active layer 10c. It is formed by doping impurities. Further, the metal wiring excluding the connection metal layer 19 is obtained by applying a lithography technique and an etching technique to a metal film (for example, an Al film, an Al—Si film, etc.) formed on the insulating film 16 by a sputtering method or a vapor deposition method. The metal wiring is electrically connected to the diffusion layer wiring through a contact hole provided in the insulating film 16.

封止用金属層１８および接続用金属層１９は、接合用のＡｕ膜を表面に備え、Ａｕ膜と絶縁膜１６との間には密着性改善用のＴｉ膜を介在させてある。つまり、封止用金属層１８および接続用金属層１９は、絶縁膜１６上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により形成されている。 The sealing metal layer 18 and the connection metal layer 19 have a bonding Au film on the surface, and a Ti film for improving adhesion is interposed between the Au film and the insulating film 16. That is, the sealing metal layer 18 and the connection metal layer 19 are formed of a laminated film of a Ti film formed on the insulating film 16 and an Au film formed on the Ti film.

なお、封止用金属層１８および接続用金属層１９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあり、接続用金属層１９を除く金属配線の膜厚は１μｍに設定してある。ただし、これらの数値は一例であって限定する趣旨ではない。 The sealing metal layer 18 and the connection metal layer 19 have a Ti film thickness of 15 to 50 nm and an Au film thickness of 500 nm. The metal wiring film excluding the connection metal layer 19 The thickness is set to 1 μm. However, these numerical values are merely examples and are not intended to be limiting.

電極形成基板２は、図４に示すように、センサ基板１との対向面（図４における下面）の中央部に、センサ基板１の厚み方向における質量体１２および撓み部１３の変位空間を確保する（質量体１２の変位量を規制する）ための変位用凹所２１が形成される。また、電極形成基板２におけるセンサ基板１との対向面の周部には電極形成基板２の外周縁の全周に沿うように封止用金属層２８が形成される。電極形成基板２の封止用金属層２８は、センサ基板１に電極形成基板２を重ね合わせたときに、センサ基板１の封止用金属層１８に重なる部位に形成してあり、封止用金属層１８，２８が互いに接合されることによって、センサ基板１と電極形成基板２との間が封止されるようにしてある。 As shown in FIG. 4, the electrode forming substrate 2 secures a displacement space for the mass body 12 and the bending portion 13 in the thickness direction of the sensor substrate 1 at the center of the surface facing the sensor substrate 1 (the lower surface in FIG. 4). Displacement recesses 21 are formed to perform (to regulate the displacement amount of the mass body 12). In addition, a sealing metal layer 28 is formed along the entire circumference of the outer peripheral edge of the electrode forming substrate 2 on the peripheral portion of the electrode forming substrate 2 facing the sensor substrate 1. The sealing metal layer 28 of the electrode forming substrate 2 is formed in a portion that overlaps the sealing metal layer 18 of the sensor substrate 1 when the electrode forming substrate 2 is superimposed on the sensor substrate 1. The metal layers 18 and 28 are bonded to each other so that the space between the sensor substrate 1 and the electrode forming substrate 2 is sealed.

電極形成基板２におけるセンサ基板１との対向面であって封止用金属層２８と変位用凹所２１との間の領域には、電極形成基板２の厚み方向に貫通する複数の貫通孔２２が形成される。電極形成基板２の厚み方向の両面および貫通孔２２の内周面には熱酸化により形成したシリコン酸化膜である絶縁膜２３が連続して形成される。また、貫通孔２２には電極形成基板２の厚み方向の表裏に貫通する貫通孔配線２４が形成される。したがって、貫通孔配線２４と貫通孔２２の内周面との間に絶縁膜２３の一部が介在する。電極形成基板２に設けられる複数の貫通孔配線２４は互いに離間して配置される。貫通孔配線２４の材料としてはＣｕを採用するのが望ましいが、Ｃｕに限らず、たとえば、Ｎｉなどを採用してもよい。 A plurality of through holes 22 penetrating in the thickness direction of the electrode forming substrate 2 are formed in a region of the electrode forming substrate 2 facing the sensor substrate 1 and between the sealing metal layer 28 and the displacement recess 21. Is formed. An insulating film 23 which is a silicon oxide film formed by thermal oxidation is continuously formed on both surfaces in the thickness direction of the electrode forming substrate 2 and the inner peripheral surface of the through hole 22. Further, a through-hole wiring 24 penetrating the front and back in the thickness direction of the electrode forming substrate 2 is formed in the through-hole 22. Therefore, a part of the insulating film 23 is interposed between the through-hole wiring 24 and the inner peripheral surface of the through-hole 22. The plurality of through-hole wirings 24 provided on the electrode forming substrate 2 are arranged apart from each other. Although it is desirable to employ Cu as the material of the through-hole wiring 24, it is not limited to Cu, and for example, Ni may be employed.

電極形成基板２におけるセンサ基板１との対向面のうち変位用凹所２１を囲む部位には、各貫通孔配線２４とそれぞれ電気的に接続された複数の接続用金属層２９が形成される。接続用金属層２９は、封止用金属層２８の内側に配置されている。接続用金属層２９は、一部が貫通孔配線２４の一端部に電気的に接合されており、他部位がセンサ基板１の接続用金属層１９と接合されるように配置してある。つまり、センサ基板１に電極形成基板２を重ね合わせたときに、貫通孔配線２４と当該貫通孔配線２４に対応する接続用金属層１９との位置がずれるように配置してある。接続用金属層２９と封止用金属層２８とは同一の金属材料により形成されており、接続用金属層２９と封止用金属層２８とを同時かつ略同じ厚み寸法に形成することができる。 A plurality of connection metal layers 29 electrically connected to the respective through-hole wirings 24 are formed in a portion surrounding the displacement recess 21 on the surface of the electrode forming substrate 2 facing the sensor substrate 1. The connecting metal layer 29 is disposed inside the sealing metal layer 28. A part of the connection metal layer 29 is electrically bonded to one end of the through-hole wiring 24, and the other part is arranged to be bonded to the connection metal layer 19 of the sensor substrate 1. That is, when the electrode forming substrate 2 is superimposed on the sensor substrate 1, the positions of the through-hole wiring 24 and the connection metal layer 19 corresponding to the through-hole wiring 24 are shifted. The connecting metal layer 29 and the sealing metal layer 28 are formed of the same metal material, and the connecting metal layer 29 and the sealing metal layer 28 can be formed simultaneously and substantially in the same thickness. .

また、センサ基板１において接続用金属層１９は、他の金属配線に対して積層してあり、積層部位の厚み寸法が接続用金属層１９のみの部位よりも大きくなっている。そこで、センサ基板１において接続用金属層１９と他の金属配線との積層部位は、電極形成基板２と重ね合わせたときに電極形成基板２に設けた変位用凹所２１に位置するように位置が決められている。 Further, in the sensor substrate 1, the connecting metal layer 19 is laminated with respect to other metal wirings, and the thickness dimension of the laminated part is larger than the part of the connecting metal layer 19 alone. Therefore, in the sensor substrate 1, the laminated portion of the connection metal layer 19 and the other metal wiring is positioned so as to be positioned in the displacement recess 21 provided in the electrode formation substrate 2 when it is superimposed on the electrode formation substrate 2. Is decided.

封止用金属層２８および接続用金属層２９は、接合用のＡｕ膜を表面に備え、Ａｕ膜と絶縁膜２３との間には密着性改善用のＴｉ膜を介在させてある。つまり、封止用金属層２８および接続用金属層２９は、絶縁膜２３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により形成されている。 The sealing metal layer 28 and the connection metal layer 29 are provided with a bonding Au film on the surface, and a Ti film for improving adhesion is interposed between the Au film and the insulating film 23. That is, the sealing metal layer 28 and the connection metal layer 29 are formed of a laminated film of a Ti film formed on the insulating film 23 and an Au film formed on the Ti film.

なお、封止用金属層２８および接続用金属層２９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してある。ただし、これらの数値は一例であって限定する趣旨ではない。 The sealing metal layer 28 and the connecting metal layer 29 have a Ti film thickness of 15 to 50 nm and an Au film thickness of 500 nm. However, these numerical values are merely examples and are not intended to be limiting.

電極形成基板２の厚み方向の各面のうちセンサ基板１の対向面とは反対側の表面には、外部回路との接続用電極となる半田リフロー用のパッド電極２５が形成されている。各パッド電極２５は、各貫通孔配線２４の他端部にそれぞれ電気的に接続される。各パッド電極２５は、外周形状が矩形状（たとえば、正方形状）であり、電極形成基板２の表面に略等間隔で離間して配置されている。各パッド電極２５の大きさ、および隣り合うパッド電極２５の間の距離は、それぞれ半田リフローに適した大きさを下回らないように設計してある。 A solder reflow pad electrode 25 serving as an electrode for connection to an external circuit is formed on the surface of the electrode forming substrate 2 in the thickness direction opposite to the surface facing the sensor substrate 1. Each pad electrode 25 is electrically connected to the other end of each through-hole wiring 24. Each pad electrode 25 has a rectangular outer shape (for example, a square shape), and is arranged on the surface of the electrode forming substrate 2 at substantially equal intervals. The size of each pad electrode 25 and the distance between adjacent pad electrodes 25 are designed so as not to fall below a size suitable for solder reflow.

パッド電極２５の個数やレイアウトは様々であるから、センサ基板１に設けた接続用金属層１９の位置と、当該接続用金属層１９に電気的に接続するパッド電極２５の位置との位置が異なる場合には、接続用金属層２９の一部に再配線部（図示せず）を設けて電路を引き回すことにより各パッド電極２５と接続用金属層１９との電気的接続を可能にすることができる。つまり、電極形成基板２におけるパッド電極２５のレイアウトに応じて、接続用金属層１９と接続用金属層２９との接合部位と、接続用金属層２９と貫通孔配線２４との接続部位との相対的な位置関係を調整する再配線部を形成する。 Since the number and layout of the pad electrodes 25 are various, the position of the connection metal layer 19 provided on the sensor substrate 1 is different from the position of the pad electrode 25 electrically connected to the connection metal layer 19. In some cases, a rewiring portion (not shown) may be provided in a part of the connection metal layer 29 and an electric circuit may be routed to enable electrical connection between each pad electrode 25 and the connection metal layer 19. it can. That is, according to the layout of the pad electrode 25 on the electrode forming substrate 2, the relative positions of the joint portion between the connection metal layer 19 and the connection metal layer 29 and the connection portion between the connection metal layer 29 and the through-hole wiring 24. A rewiring portion for adjusting a general positional relationship is formed.

各パッド電極２５は、厚み方向に積層されたＴｉ膜とＣｕ膜とＮｉ膜とＡｕ膜との積層膜により構成されており、最上層がＡｕ膜となっている。各パッド電極２５は、厚み方向に積層された少なくとも二層の金属膜により構成され、かつ最上層の金属膜がＡｕにより形成されるとともに最上層直下の金属膜がＮｉにより形成されていれば、最上層の金属膜がＡｕで形成されていることにより酸化を防止することができ、また、最上層直下の金属膜がＮｉで形成されていることにより、Ｃｕにより形成されている場合に比べて半田に溶食されにくくなり、膜厚を薄くすることが可能になる。また、各パッド電極２５の厚み方向の最下層の金属膜がＴｉにより形成されていることにより、各パッド電極２５と絶縁膜２３との密着性を高めることができる。 Each pad electrode 25 is composed of a laminated film of a Ti film, a Cu film, a Ni film, and an Au film laminated in the thickness direction, and the uppermost layer is an Au film. Each pad electrode 25 is composed of at least two layers of metal films laminated in the thickness direction, and if the uppermost metal film is formed of Au and the metal film immediately below the uppermost layer is formed of Ni, Since the uppermost metal film is made of Au, oxidation can be prevented, and the metal film immediately below the uppermost layer is made of Ni, so that it can be compared with the case of being made of Cu. It becomes difficult to be eroded by the solder, and the film thickness can be reduced. Further, since the lowermost metal film in the thickness direction of each pad electrode 25 is formed of Ti, the adhesion between each pad electrode 25 and the insulating film 23 can be enhanced.

カバー基板３は、センサ基板１の厚み方向において電極形成基板２とは反対側の面に封着される。カバー基板３におけるセンサ基板１との対向面の中央部には、質量体１２の変位を許容する（質量体１２の変位量を規制する）空間を形成する変位用凹所３１が形成される。変位用凹所３１の深さは、たとえば、５〜１０μｍに設定される。変位用凹所３１は、リソグラフィ技術およびエッチング技術を利用して形成する。 The cover substrate 3 is sealed to the surface opposite to the electrode forming substrate 2 in the thickness direction of the sensor substrate 1. A displacement recess 31 that forms a space that allows displacement of the mass body 12 (regulates the amount of displacement of the mass body 12) is formed at the center of the surface of the cover substrate 3 that faces the sensor substrate 1. The depth of the displacement recess 31 is set to 5 to 10 μm, for example. The displacement recess 31 is formed using a lithography technique and an etching technique.

なお、カバー基板３に変位用凹所３１を形成する構成に代えて、質量体１２の厚み寸法を調節することによって、質量体１２の変位量を規制してもよい。すなわち、質量体１２のコア部１２ａおよび各リーフ部１２ｂのうちＳＯＩウェハの支持基板１０ａを利用して形成されている部位の厚み寸法を、支持部１１において支持基板１０ａを利用して形成されている部位の厚み寸法よりも小さくすればよい。この構成では、質量体１２における支持基板１０ａの厚み寸法と支持部１１における支持基板１０ａの厚み寸法との差が、センサ基板１の厚み方向において許容する質量体１２の変位量になる。 Note that the displacement amount of the mass body 12 may be regulated by adjusting the thickness dimension of the mass body 12 instead of forming the displacement recess 31 in the cover substrate 3. That is, the thickness dimension of the part formed using the support substrate 10a of the SOI wafer in the core portion 12a and each leaf portion 12b of the mass body 12 is formed in the support portion 11 using the support substrate 10a. What is necessary is just to make it smaller than the thickness dimension of the site | part which exists. In this configuration, the difference between the thickness dimension of the support substrate 10 a in the mass body 12 and the thickness dimension of the support substrate 10 a in the support portion 11 is the displacement amount of the mass body 12 that is allowed in the thickness direction of the sensor substrate 1.

上述した加速度センサを製造するにあたっては、図１に示すように、多数個のセンサ基板１を形成したセンサウェハ１０（図１（ａ））と、多数個の電極形成基板２を形成したパッケージウェハ２０（図１（ｂ））と、多数個のカバー基板３を形成したキャップウェハ３０（図１（ｃ））とをウェハレベルで互いに接合（図１（ｄ））した後に、ダイシング工程（図１（ｆ））により個別に切断分離する。ウェハレベルでの接合時には、センサ基板１に形成された封止用金属層１８および接続用金属層１９と、電極形成基板２に形成された封止用金属層２８および接続用金属層２９とが互いに接合されることによりセンサ基板１に電極形成基板２が接合される。また、センサ基板１とカバー基板３とは互いの対向面の周部同士が接合される。このような製造工程を採用することにより、電極形成基板２とカバー基板３とがセンサ基板１と同じ外形寸法になり、小型のチップサイズパッケージを容易に製造することができる。 In manufacturing the acceleration sensor described above, as shown in FIG. 1, a sensor wafer 10 (FIG. 1A) on which a large number of sensor substrates 1 are formed and a package wafer 20 on which a large number of electrode forming substrates 2 are formed. (FIG. 1 (b)) and a cap wafer 30 (FIG. 1 (c)) on which a large number of cover substrates 3 are formed are bonded to each other at the wafer level (FIG. 1 (d)), and then a dicing process (FIG. 1). (F)) is cut and separated individually. At the time of bonding at the wafer level, the sealing metal layer 18 and the connection metal layer 19 formed on the sensor substrate 1, and the sealing metal layer 28 and the connection metal layer 29 formed on the electrode forming substrate 2 are formed. The electrode forming substrate 2 is bonded to the sensor substrate 1 by being bonded to each other. Further, the sensor substrate 1 and the cover substrate 3 are joined to each other at the peripheral portions of the opposing surfaces. By adopting such a manufacturing process, the electrode forming substrate 2 and the cover substrate 3 have the same outer dimensions as the sensor substrate 1, and a small chip size package can be easily manufactured.

さらに、センサウェハ１０にパッケージウェハ２０を接合した後には、センシング部Ｄｓと回路部Ｄｃとの電気的特性に関する検査を行う。この検査によりセンシング部Ｄｓだけではなく、回路部Ｄｃを合わせた総合的な検査が可能になる。ここで、パッケージウェハ２０には、外部回路に接続するための貫通孔配線２４のほかに、一部の端子１７に電気的に接続した貫通孔配線２４を検査用として形成しておけば、センサウェハ１０とパッケージウェハ２０との接合後においてもセンシング部Ｄｓと回路部Ｄｃとの電気的特性を個別に検査することが可能になる。 Furthermore, after the package wafer 20 is bonded to the sensor wafer 10, an inspection relating to the electrical characteristics of the sensing portion Ds and the circuit portion Dc is performed. By this inspection, not only the sensing portion Ds but also the comprehensive inspection including the circuit portion Dc becomes possible. Here, in addition to the through-hole wiring 24 for connecting to an external circuit, the package wafer 20 is formed with a through-hole wiring 24 electrically connected to a part of the terminals 17 for inspection. Even after bonding 10 and the package wafer 20, it is possible to individually inspect the electrical characteristics of the sensing portion Ds and the circuit portion Dc.

この検査の工程では、配線抵抗、配線の短絡の有無、抵抗値のばらつきなどの電気的特性を検査する。この検査にあたっては、図２（ａ）に示すように、検査対象となる端子１７に検査用プローブ４を接触させる。検査用プローブ４はロボットにより制御され、所望位置の端子１７に接触するように位置決めされる。 In this inspection process, electrical characteristics such as wiring resistance, presence / absence of wiring short-circuiting, and variation in resistance value are inspected. In this inspection, as shown in FIG. 2A, the inspection probe 4 is brought into contact with the terminal 17 to be inspected. The inspection probe 4 is controlled by a robot and positioned so as to contact the terminal 17 at a desired position.

また、図２（ｂ）に示すように、複数本の検査用プローブ４を保持具５で一括して保持するようにしてもよい。この場合、たとえば、複数本の検査用プローブ４をセンシング部Ｄｓに対応する端子１７に合わせて配列したグループと、複数本の検査用プローブ４を回路部Ｄｃに対応する端子１７に合わせて配列したグループとを構成しておけば、センシング部Ｄｓと回路部Ｄｃとをそれぞれ一括して検査することが可能になる。さらには、グループ分けをせずに、１個のセンサウェハ１０において検査対象となる全端子に対応した検査用プローブ４を保持具５で保持してもよい。あるいはまた、センサウェハ１０の上で複数のセンサ基板１に跨るように検査用プローブ４を配置しておけば、複数個のセンサ基板１について一括して検査することが可能になる。 Further, as shown in FIG. 2B, a plurality of inspection probes 4 may be held together by a holder 5. In this case, for example, a group in which a plurality of inspection probes 4 are arranged in accordance with the terminals 17 corresponding to the sensing part Ds and a plurality of inspection probes 4 are arranged in accordance with the terminals 17 corresponding to the circuit part Dc. If a group is configured, the sensing unit Ds and the circuit unit Dc can be collectively inspected. Furthermore, the inspection probes 4 corresponding to all terminals to be inspected in one sensor wafer 10 may be held by the holder 5 without being grouped. Alternatively, if the inspection probes 4 are arranged so as to straddle the plurality of sensor substrates 1 on the sensor wafer 10, it is possible to inspect the plurality of sensor substrates 1 at a time.

ところで、センサ基板１と電極形成基板２およびカバー基板３との接合方法としては、接合後におけるセンサ基板１の残留応力を少なくすることが望ましい。したがって、低温での接合が可能な接合方法を採用することが望ましい。そこで、本実施形態では、常温接合法を採用している。 By the way, as a joining method of the sensor substrate 1, the electrode formation substrate 2, and the cover substrate 3, it is desirable to reduce the residual stress of the sensor substrate 1 after joining. Therefore, it is desirable to employ a bonding method that enables bonding at a low temperature. Therefore, in this embodiment, a room temperature bonding method is adopted.

常温接合法では、接合前に互いの接合面へアルゴンのプラズマもしくはイオンビームもしくは原子ビームを真空中で照射することにより、各接合面の清浄化および活性化を行い、次に接合面同士を接触させ、常温下で適宜の荷重を印加する。このとき、封止用金属層１８と封止用金属層２８とが接合されると同時に、接続用金属層１９と接続用金属層２９とが接合され、また常温下でセンサ基板１の支持部１１とカバー基板３の周部とが接合される。 In the room temperature bonding method, each bonding surface is cleaned and activated by irradiating the bonding surfaces with argon plasma, ion beam or atomic beam in vacuum before bonding, and then the bonding surfaces are brought into contact with each other. And apply an appropriate load at room temperature. At this time, the sealing metal layer 18 and the sealing metal layer 28 are bonded together, and at the same time, the connection metal layer 19 and the connection metal layer 29 are bonded, and the support portion of the sensor substrate 1 at room temperature. 11 and the peripheral portion of the cover substrate 3 are joined.

本実施形態のセンサ装置では、センサ基板１と電極形成基板２との間の接合がＡｕ−Ａｕ接合になり、センサ基板１とカバー基板３との接合がＳｉ−Ｓｉ接合になる。また、本実施形態では、センサ基板１と電極形成基板２とカバー基板３とが同じ半導体材料であるＳｉにより形成されているので、センサ基板１と電極形成基板２とカバー基板３との線膨張率差に起因した応力（センサ基板１における残留応力）がブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの出力に与える影響を低減できる。つまり、電極形成基板２とカバー基板３とがセンサ基板１とは異なる材料により形成されている場合に比較すると、製品毎のセンサ特性のばらつきを低減することができる。 In the sensor device of this embodiment, the bonding between the sensor substrate 1 and the electrode forming substrate 2 is an Au—Au bonding, and the bonding between the sensor substrate 1 and the cover substrate 3 is an Si—Si bonding. In the present embodiment, since the sensor substrate 1, the electrode formation substrate 2, and the cover substrate 3 are formed of Si, which is the same semiconductor material, the linear expansion of the sensor substrate 1, the electrode formation substrate 2, and the cover substrate 3 is performed. It is possible to reduce the influence of stress (residual stress in the sensor substrate 1) resulting from the rate difference on the outputs of the bridge circuits Bx, By, Bz. That is, as compared with the case where the electrode forming substrate 2 and the cover substrate 3 are formed of a material different from that of the sensor substrate 1, variations in sensor characteristics for each product can be reduced.

ここに、互いに接合される接続用金属層１９，２９と封止用金属層１８，２８とにそれぞれ同じ金属材料を用いているので、接続用金属層１９と接続用金属層２９との接合と封止用金属層１８と封止用金属層２８との接合とを同時に行うことが可能であり、接合箇所ごとに半田を供給する工程およびリフロー工程を伴う製造方法に比較すると、製造プロセスの大幅な簡素化が図れるとともに、センサ基板１の厚み方向における電極形成基板２の位置精度を高めることができる。なお、上述した構成例では、センサ基板１を形成するセンサウェハとしてＳＯＩウェハを用いているが、この構成は必須ではなく、ＳＯＩウェハに代えて、たとえばシリコンウェハを採用してもよい。 Here, since the same metal material is used for each of the connecting metal layers 19 and 29 and the sealing metal layers 18 and 28 to be joined to each other, the joining of the connecting metal layer 19 and the connecting metal layer 29 is performed. The sealing metal layer 18 and the sealing metal layer 28 can be bonded at the same time. Compared to a manufacturing method that involves supplying solder at each bonding location and a reflow process, the manufacturing process can be greatly increased. In addition, the positional accuracy of the electrode forming substrate 2 in the thickness direction of the sensor substrate 1 can be increased. In the configuration example described above, an SOI wafer is used as the sensor wafer on which the sensor substrate 1 is formed. However, this configuration is not essential, and for example, a silicon wafer may be employed instead of the SOI wafer.

上述した加速度センサでは、電極形成基板２においてセンサ基板１との対向面とは反対側の表面にパッド電極２５が形成されているので、インターポーザを用いることなく半田リフローにより実装基板に実装することが可能である。また、接続用金属層１９と接続用金属層２９との接合部位と接続用金属層２９と貫通孔配線２４との接続部位との相対的な位置関係を調整する再配線部を必要に応じて設けているので、電極形成基板２におけるパッド電極２５の大きさや位置などのレイアウトの自由度が高くなり、加速度センサにおける平面寸法（パッド電極２５を配列した面の面積）の小型化が図れる。再配線部は電極形成基板２の接続用金属層２９に設けるほか、センサ基板１の接続用金属層１９に形成することも可能である。 In the acceleration sensor described above, since the pad electrode 25 is formed on the surface of the electrode forming substrate 2 opposite to the surface facing the sensor substrate 1, it can be mounted on the mounting substrate by solder reflow without using an interposer. Is possible. Further, if necessary, a rewiring portion that adjusts the relative positional relationship between the connecting portion of the connecting metal layer 19 and the connecting metal layer 29 and the connecting portion of the connecting metal layer 29 and the through-hole wiring 24 is used. Since it is provided, the degree of freedom in layout such as the size and position of the pad electrode 25 in the electrode forming substrate 2 is increased, and the planar dimension (area of the surface on which the pad electrode 25 is arranged) in the acceleration sensor can be reduced. The rewiring portion can be provided on the connection metal layer 29 of the electrode substrate 2 as well as the connection metal layer 19 of the sensor substrate 1.

上述した実施形態では、センサウェハ１０とパッケージウェハ２０とキャップウェハ３０とを接合した後に、センシング部Ｄｓと回路部Ｄｃとの総合的な検査をウェハレベルで行っているが、上述した検査とともに、センサウェハ１０にパッケージウェハ２０およびキャップウェハ３０を接合する前に、センサウェハ１０に形成したセンシング部Ｄｓおよび回路部Ｄｃの電気的特性を検査する工程（図１０（ｄ））を付加してもよい。なお、図１０では接合とダイシングとの間に上述した検査工程を含むが図示は省略している。 In the above-described embodiment, after the sensor wafer 10, the package wafer 20, and the cap wafer 30 are bonded, a comprehensive inspection of the sensing unit Ds and the circuit unit Dc is performed at the wafer level. Before bonding the package wafer 20 and the cap wafer 30 to 10, a step (FIG. 10D) for inspecting the electrical characteristics of the sensing part Ds and the circuit part Dc formed on the sensor wafer 10 may be added. In addition, in FIG. 10, although the inspection process mentioned above is included between joining and dicing, illustration is abbreviate | omitted.

図１０（ｄ）に示す検査工程を含めることによって、センサウェハ１０にパッケージウェハ２０を接合する前にセンシング部Ｄｓと回路部Ｄｃとを検査するから、センシング部Ｄｓと回路部Ｄｃとが露出している状態で検査することができ、パッケージウェハ２０には検査用の電極を別途に設ける必要がなくなるから、コストの低減につながる。しかも、センサウェハ１０に設ける端子は、パッケージウェハ２０に形成する電極よりも小面積に形成されるから、多数個の検査用の電極を設けることが可能であり多様な検査が可能になる。 By including the inspection process shown in FIG. 10 (d), the sensing unit Ds and the circuit unit Dc are inspected before the package wafer 20 is bonded to the sensor wafer 10, so that the sensing unit Ds and the circuit unit Dc are exposed. The package wafer 20 is not required to be provided with a separate electrode for inspection, which leads to cost reduction. In addition, since the terminals provided on the sensor wafer 10 are formed in a smaller area than the electrodes formed on the package wafer 20, a large number of inspection electrodes can be provided, and various inspections are possible.

実施形態の工程を示す図である。It is a figure which shows the process of embodiment. 同上における検査工程における検査用プローブの構成例を示す図である。It is a figure which shows the structural example of the probe for a test | inspection in the test | inspection process same as the above. 同上の検査対象であるセンサ基板の平面図である。It is a top view of the sensor board | substrate which is a test object same as the above. 図３におけるＡ−Ａ′線断面に相当する階段断面図である。FIG. 4 is a step sectional view corresponding to a section taken along line AA ′ in FIG. 3. 同上に用いるセンサ基板のセンシング部を示す要部平面図である。It is a principal part top view which shows the sensing part of the sensor board | substrate used for the same as the above. 図５のＢ−Ａ′線断面における縦断面図である。It is a longitudinal cross-sectional view in the BA 'line cross section of FIG. 図５のＡ−Ａ′線断面における縦断面図である。It is a longitudinal cross-sectional view in the AA 'line cross section of FIG. 図３のＢ−Ｂ′線断面に相当する縦断面図である。It is a longitudinal cross-sectional view equivalent to the BB 'line cross section of FIG. 同上の回路図である。It is a circuit diagram same as the above. 同上の他の工程を示す図である。It is a figure which shows the other process same as the above.

符号の説明Explanation of symbols

１センサ基板
２電極形成基板
１０センサウェハ
１７端子
２０パッケージウェハ
２４貫通孔配線
Ｄｃ回路部
Ｄｓセンシング部 DESCRIPTION OF SYMBOLS 1 Sensor substrate 2 Electrode formation board 10 Sensor wafer 17 Terminal 20 Package wafer 24 Through-hole wiring Dc Circuit part Ds Sensing part

Claims

センシング部および集積回路からなりセンシング部と協働する回路部を有するセンサ基板をセンサウェハに形成する工程と、センサ基板に設けた端子と電気的に接続される貫通孔配線を有した電極形成基板をパッケージウェハに形成する工程と、センサウェハとパッケージウェハとを接合するとともにセンサ基板に設けた端子と貫通孔配線とを電気的に接続する工程と、接合後にパッケージウェハの貫通孔配線およびセンサ基板の端子を通してセンシング部と回路部との電気的特性を検査する工程と、当該検査後にセンサ基板および電極形成基板の積層体を個別に切断分離する工程とを含み、センサウェハにパッケージウェハを接合する前にセンシング部と回路部との電気的特性をそれぞれ検査する工程が付加されていることを特徴とするセンサパッケージの製造方法。 A step of forming a sensor substrate having a circuit portion that includes a sensing portion and an integrated circuit and cooperates with the sensing portion on a sensor wafer, and an electrode forming substrate having a through-hole wiring electrically connected to a terminal provided on the sensor substrate Forming the package wafer, bonding the sensor wafer and the package wafer and electrically connecting the terminals provided on the sensor substrate and the through-hole wiring, and connecting the through-hole wiring and the sensor substrate of the package wafer after the bonding . a step of inspecting the electrical characteristics of the cell Nshingu portion and the circuit portion through the terminal, and a step of individually cut and separated stack of the sensor substrate and the electrode forming substrate after the inspection, prior to joining the package wafer sensor wafer characterized in that each inspection to step the electrical characteristics of the sensing portion and the circuit portion is added to the cell Method of manufacturing a support package.