JP3936840B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3936840B2
JP3936840B2 JP2000525266A JP2000525266A JP3936840B2 JP 3936840 B2 JP3936840 B2 JP 3936840B2 JP 2000525266 A JP2000525266 A JP 2000525266A JP 2000525266 A JP2000525266 A JP 2000525266A JP 3936840 B2 JP3936840 B2 JP 3936840B2
Authority
JP
Japan
Prior art keywords
chip
card
reinforcing plate
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000525266A
Other languages
English (en)
Inventor
光雄 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of JP3936840B2 publication Critical patent/JP3936840B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)

Description

【０００１】
【技術分野】
本発明は薄型の半導体装置、特に可撓性を有する信頼性の高いＩＣカードに関する。
【０００２】
【背景技術】
従来の薄型半導体装置、例えばＩＣカードについては、社団法人電子情報通信学会編集オーム社発行（１９９０年４月３０日第１版第２刷発行）の電子情報通信ハンドブックの６０３ページから６０５ページや特公平７−９９２６７号公報に開示されている。従来の接触型ＩＣカードチップモジュ−ルの断面構造を第３１図に示す。モジュール基板３１３６上に設けられたボンディングパッド３１３１はボンディングワイヤ３１３２で半導体チップ３１３４の外部端子に接続されている。これらは、モールド樹脂３１３３でモールドされている。ボンディングパッド３１３１は、堅いモジュール基板３１３６に設けられたバイヤホール３１３７を介して外部との信号の出し入れや電源をＩＣカードに供給するための接触電極３１３５に接続されている。
【０００３】
第３１図に示したＩＣカードチップモジュールを含むＩＣカードの製造工程を第３４図に示す。まず、モジュール基板３１３６の上面にボンディングパッド３１３１等をパターニングするための上面ホトレジスト膜形成工程、接触電極３１３５等をパターニングするための下面ホトレジスト膜形成工程、ホトレジスト膜をマスクとした導電膜のエッチング工程、モジュール基板（ガラスエポキシ基板）３１３６にバイヤホール３１３７となる孔開け工程、バイヤホール３１３７内部をメッキする工程、これらとは別に半導体ウエハ上に複数個形成した半導体チップ（ペレット）３１３４をカッテイングする工程、切り出した半導体チップ３１３４をモジュール基板３１３６にボンデイングする工程、半導体チップ上の電極とボンデイングパッド３１３１とをワイヤ３１３２でボンデイングする工程、半導体チップやボンデイングパッドを樹脂でモールドし、モールドチップとする工程（ＩＣチップモジュールの完成）、モールドチップを搭載するためのカード基板をミリングし、凹部を形成する工程、ミリングされた凹部に接着剤を塗布する工程、凹部にモールドチップを接着する工程を経て製造される。
【０００４】
また、従来の非接触型ＩＣカ−ドの断面図を第６図に示す。半導体チップ６２やセラミックコンデンサ６１、６４が堅い基板６６の上にマウントされている。これらはボンディングワイヤにより接続されており、エポキシ樹脂６３によってモールドされている。セラミックコンデンサ６４は、信号の出し入れやエネルギ−を受け取るための巻線コイル６７接続されている。これらは、基板６６よりも柔らかい２枚のオ−バコート基板６５の間に実装されている。
【０００５】
また、第４１図は薄型コンデンサチップ４１５１および薄型ＩＣチップ４１５３が中立面に実装されたＩＣカードの断面図である。薄型コンデンサチップ４１５１および薄型ＩＣチップ４１５３の外部端子は、可撓性の基板４１５６上にスクリ−ン印刷された電極４１５５、４１５７、４１５８に導電性接着剤を用いて接続されている。また、薄型コンデンサチップや薄型ＩＣチップの無い領域にはスペ−サ４１５４、４１５９を配置し、これらを覆うように前記基板４１５６と対向させて上部カバ−４１５２が設けられている。
【０００６】
第６図や第３１図の構造のＩＣカードを製造するには、例えば第３４図を用いて説明したように、製造工程が長くなり、製造コストが高くなるという問題がある。さらに、ＩＣチップの厚さが数百ミクロンと厚く、曲げ応力がかかると割れてしまうという問題がある。曲げ応力に対する割れ防止のために補強材を設ける構造も知られているが、曲げ防止のためであり、補強材も厚くなり、ＩＣカード自体の厚さも０．７６ｍｍ程度以下には薄くできないという問題があった。
【０００７】
また、第４１図に示す構造のＩＣカ−ドの場合には、製造コストが安価である。また、薄いＩＣチップがカード基板の中立面に配置されており、曲げ応力に対しては強いのであるが、ボールペンや鉛筆による局所的な押しつけ圧力（点圧）によって、薄型コンデンサチップや薄型ＩＣチップが簡単に破壊されてしまい、用途が制限されることが本願発明者によって初めて見出された。
【０００８】
本発明の目的は、種々の厚さを有する半導体装置の製造コストを安くできる構造を有する半導体チップ搭載カードを提供することにある。
【０００９】
本発明の他の目的は、上記半導体チップ搭載カードを用いた半導体装置を提供することにある。
【００１０】
本発明の他の目的は、ＩＣチップを備えた半導体装置において、ＩＣチップへの局部的な圧力（点圧）、特に１ｍｍ２以下の領域への局部的な応力に対してもＩＣチップが壊れにくい、信頼性の高いカード状の半導体装置を提供することにある。
【００１１】
本発明の他の目的は、信頼性の高い非接触型ＩＣカードを提供することにある。
【００１２】
本発明の他の目的は、信頼性が高く、かつ多機能で使いやすいＩＣカードを提供することにある。
【００１３】
【発明の開示】
上記目的は、厚さ０．１から１１０ミクロンの薄型のフレキシブルなＩＣチップを備えたカード状の半導体装置において、ＩＣチップの少なくとも片面に、局部的な応力に対しカード基板より堅い補強板を設けることにより達成される。すなわち、ＩＣチップへ加わるべき局部的な応力が補強板により分散されるので、ＩＣチップが壊れにくくなる。
【００１４】
補強板としては金属板又は樹脂板を用いることができる。金属板を用いた方が、樹脂板を用いるよりも薄膜化できる。厚さとしては１〜１１０ミクロンが適している。この程度の厚さの場合、補強板は曲げ応力に追従して曲がることができる。なお、補強板はＩＣチップの両面に設けることもできる。
【００１５】
また、ＩＣチップへの光（電磁波）を遮る遮光膜を設けることにより、より信頼性の高い半導体装置とすることができる。
【００１６】
遮光膜としては導電性ペーストを用いることができる。また、遮光膜はカード基板上への導電性ペーストを用いた印刷による電極形成時や印刷によるコイル形成時に併せて形成することができる。材料を選ぶことにより上記補強板を遮光膜とすることもできる。
【００１７】
また、印刷コイルはカード基板の片面、両面に形成することができる。ＩＣカードリーダと近接して用いる場合には片面のみにコイルを形成してもよい。両面にコイルを形成することにより、より微弱な電波を検出することが可能となる。
【００１８】
また、表面にプラスチック樹脂がコーティングされたＩＣチップを用いることにより、より信頼性を向上することができる。これにより、異方導電性接着剤や異方導電性フィルムでＩＣチップの外部端子を基板の電極と接続するとき、導電性粒子によるＩＣチップ表面への応力を緩和することができる。
【００１９】
また、接続端子部分に突起状のバンプが形成されたＩＣチップを用いることにより、より信頼性を向上できる。
【００２０】
また、ＩＣチップを第１と第２の基板の間に配置する場合に、ＩＣチップの領域に開口部を有するスペーサを前記第１と第２の基板の間に設けることにより、より信頼性を向上することができる。スペーサを設けることにより、ＩＣカードの厚み方向に応力が加わった場合でもＩＣチップへの応力を低減できる。なお、ＩＣチップが薄い場合（５０ミクロン以下）には、スペーサはなくてもよい。
【００２１】
また、ＩＣチップの外部端子と基板に形成された印刷電極とを異方導電性フィルムによって接続することにより、より安価で信頼性の高い半導体装置を提供できる。
【００２２】
また、半導体装置がＩＣカードである場合、カードに外部端子を設けることにより、厚さの薄い（３００ミクロン以下）接触式ＩＣカードを提供できる。コイルも併せて備えることにより、接触・非接触共用の多目的なＩＣカードとすることができる。
【００２３】
また、ＩＣチップの方がカード状の半導体装置を構成する基板よりも曲がり易い構成とすることにより、より信頼性を向上できる。
【００２４】
また、複数の穴明け部分をＩＣチップの周囲にコンタクト部を設けることにより、接触式ＩＣカードを提供することができる。
【００２５】
また、ＩＣチップ内に設けられたメモリを一度書き込み型のメモリとすることにより、経済的で安全な半導体装置を提供できる。これは、一度書き込み型のメモリだとＥ ２ ＰＲＯＭよりメモリセル面積が約半分にできること、及び再書き込みができないことによる。
【００２６】
また、第１の基板の表面に設けられた印刷電極パターンがＩＣチップの外部端子と対向して（フェースダウン）接続され、第２の基板が第１の基板の印刷電極パターンおよびＩＣチップの上面をカバーするように設けられている半導体装置において、第２の基板の一部に孔が設けられており、当該孔の内部に、電極を表面と裏面にもつ別の基板を埋め込むことにより、経済性と信頼性に優れた半導体装置を提供できる。
【００２７】
なお、荷札など人が携帯することを前提としない用途、またＩＣチップに局部的な応力がかからない用途のカード状半導体装置では、補強板はなくてもよい。
【００２８】
本発明に係る補強板を用いることにより、１００ミクロン程度から２５０ミクロンの厚さの薄型ＩＣカードであっても点圧に強く、信頼性の高いカード状の半導体装置を提供できる。また、基板の両面にコイルパターンを印刷することによりコイルの専有面積をコンパクトにすることができる。導電性を有する遮光膜を備えることにより、薄型ＩＣカードでの光、紫外線、静電気による誤動作を防止できる。また、近接型のＩＣカードでは片面のコイルパターンの形成でよく、低コストのＩＣカードを提供できる。また、印刷コイルや異方導電性接着材を用い、薄型ＩＣチップが中立面に設けることにより、安価な接触式ＩＣカードを提供できる。
【００２９】
本発明に係るカード状半導体装置は、会員カードや社員証をはじめ、貨物へ付けるタグ、電子マネー、免許証、テレホンカード、乗車券、商品券、図書カード、入園券等に応用できる。
【００３０】
【発明を実施するための最良の形態】
以下、本発明の実施例を詳細に説明する。第１図は本発明に係るＩＣカードの要部断面図である。１１は上面カバー、１２はスペーサ、１３は薄型基板、１４は裏面カバー、１５は表面側コイル、１６は裏面側コイル、１７はスルーホール、１８は薄型基板電極、１９は導電性接着材、１９ＡはＩＣチップを示す。ＩＣチップ１９Ａの厚さは約５０μｍであり、フレキシブルである。コイル１５、１６は、導電性ペーストを用いて薄型基板１３（厚さ約５０μｍ）の両面に印刷で形成されており、スルーホール１７を介して互いに接続されている。ＩＣチップ１９Ａは、コイル１５や電極１８に導電性接着剤１９で接続されている。ＩＣチップ１９Ａは上面カバ−１１と裏面カバー１４でラミネートされていて、表面の平坦性を確保するために、スペ−サ１２がＩＣチップの周辺に置かれる。
【００３１】
表面側コイルと裏面側コイルとにより、非接触ＩＣカードのアンテナが形成される。ＩＣチップ１９Ａを中立面に配置するために、上面カバ−１１は裏面カバ−１４よりも厚い。ここでは、薄型基板１３と裏面カバー１４及びコイル１５、１６の合計の厚さがほぼ上面カバーの厚さとなるように設定されている。チップの厚さは０．１から１１０ミクロンのものを用いることができる。ＩＣカードの厚さは、この上面カバーと裏面カバーとの厚さを選定することにより調節することができる。ＩＣチップ１９ＡはＩＣカードの中立面に配置することが望ましいが、実用上は理想的な中立面からＩＣカードの厚さに対して３０パ−セントの誤差が許容される。
このような構造とすることにより、第４９図に示すようにＩＣカードを量産することが可能となる。ここで、４９０１はＩＣチップが搭載された薄型基板シートが巻かれたロール、４９０７はＩＣチップが搭載された薄型基板シート、４９０２は上側カバーシートが巻かれたロール、４９０８は上側カバーシート、４９０３は下側カバーシートが巻かれたロール、４９０９は下側カバーシート、４９１０はＩＣが搭載された基板シートに上側及び下側カバーシートが接着されたＩＣカードシート、４９０４はＩＣカードシートが巻かれたロール、４９０５はガイドローラ、４９０６は基板シートを上側及び下側シートでラミネートする為の加圧ローラである。ＩＣチップが搭載された基板シート４９０７の表面及び裏面に接着剤を塗布した後、この基板シート４９０７を上側カバーシート４９０８及び下側カバーシート４９０９で挟み込みラミネートされる。ラミネートされたＩＣカードシートを所定の大きさに切断することにより、ＩＣカードを得ることができる。接着剤は上側及び下側のカバーシートに塗布することもできる。
本方法により、大量のＩＣカードを低価格で製造することができる。
【００３２】
なお、ＩＣチップ１９Ａの上部又は下部に少なくとも一方に点圧に対する補強板（図示せず）を設けることにより信頼性を向上できる。
【００３３】
第２図は本発明に係るＩＣカ−ドの平面図である。カ−ド基板２１の上には、印刷コイル２３とＩＣチップ２２が搭載されている。なお、ＩＣチップとして、メモリ部やメモリ制御部及びセキュリテイ機能を備えたＭＰＵ、無線による制御のための高周波回路（ＴＲ）、エネルギ−を蓄えるためのコンデンサ（ＦＣ）を備えてえている。エンボス領域とは、例えばＩＣカードを保持している人のＩＤ番号などを表示する領域である。補強板はＭＰＵの在る領域に設けることが有効であり、さらにＴＲやＦＣの在る領域に設けることによりＩＣカードの信頼性を向上できる。
【００３４】
第３図は補強板を備えたカード状半導体装置の要部断面図を示す。第１図と同じ符号は同じものを示す。ＩＣチップ１９Ａの上面にはカ−ド基材よりもヤング率が大きな材料からなる補強板３１で裏打ちされている。補強板３１の大きさはＩＣチップよりも大きいことが望ましいが、実用上は同じ大きさか又は多少（数％）小さくともよい。補強板３１の厚さはＩＣチップ１９Ａの厚さの１０パ−セントから１，０００パ−セントの範囲とすることができる。望ましくは数十ミクロンである。
【００３５】
第４図はカバー基板への補強板の取り付け方を示す断面図である。まず、ヤング率がカバー基板よりも大きな材料からなる補強板４２（例えばステンレス板）をカバー基板（例えばＰＥＴ基板）４１に接着材で固定する。次に、補強板とほぼ同じ厚さのスペ−サ４３をその周辺に貼付る。これにより、第３図に示した構造の補強板を有する上面カバーを得ることができる。シート状のカバー基板（シート基板）に複数の補強板を取り付けることにより、このシート基板を本発明のＩＣカ−ドのカバ−シ−トとして使用することができる。
【００３６】
第５図は補強板を有するカバー基板の平面図を示している。第４図（ｃ）は第５図のＡ−Ａ’の部分の断面図を示している。補強板の設けられている平面領域内にＩＣチップが配置される。
【００３７】
第７図は本発明に係るカード状半導体装置におけるＩＣチップの外部端子と薄型基板の電極との接続部分の要部断面図を示す。ＩＣチップ７４の主面に存在する電極７３の周辺には絶縁膜７１とポリイミド膜７５が形成されている。電極７３の表面には金膜７２（ＩＣチップの外部端子）がメッキされている。この金膜７２は、薄型基板７８上に設けられた電極７７と異方導電性接着材７９で接続されている。なお、金膜７２と電極７７とは異方導電性接着材中に含まれる１から２０ミクロンの微小の導電粒子７６により電気的に接続されている。金膜７２のポリイミド膜７５から突き出た高さは導電粒子７６の直径よりも大きいことが望ましい。高さを高くすることにより、ＩＣチップエッジで導電粒子によるショートを低減することができる。
【００３８】
ポリイミド膜７５のヤング率は絶縁膜７１よりも小さいことが望ましい。これにより、導電粒子７６によるＩＣチップ７４への局部応力の印加（アタック）を防止できる。
【００３９】
また、第８図に示すようにカ−ド基板８２の上には裏面が０．１ミクロンから３ミクロンの凹凸をもつ半導体チップ８１を搭載することもできる。なお、このような凹凸は、半導体チップが複数形成されたウエハの裏面をスピンエッチングで薄膜化する際に形成される。スピンエッチングにより薄膜化されたＩＣチップは、曲げや荷重に対して強い性質がある。
【００４０】
従来のＩＣカードに搭載されたＩＣチップは第９図に示したように、半導体基板を薄くしたときの機械的研削のダメ−ジ層９１が残っている。このダメージ層はＩＣカ−ドが曲げられたときクラックの原因となって機械的強度が弱いＩＣカードとなってしまう欠点を有する。このダメ−ジ層は化学的除去によって取り除かれる。化学薬品としてはフッ硝酸、水酸化カリウム、アンモニア水、ヒドラジンを用いることができる。
【００４１】
第１０図は第１図に示した裏面コイル（裏面パターン）の平面配置領域をＩＣチップの平面配置領域まで拡張した場合の要部断面図を示す。薄型ＩＣチップ１０１３の外部端子は、導電性接着剤１０１２で表面電極パタ−ン１０１１に接続される。表面電極パタ−ン１０１１は、フレキシブルな基板１０１４にスクリ−ン印刷などで形成されて、スルーホール１０１５により裏面パタ−ン１０１６に接続される。裏面パタ−ン１０１６は、チップ１０１３のサイズと同じかまたはそれ以上であることが望ましい。遮光性の材料を用いることにより裏面パターンを遮光膜として使用できる。表面パタ−ン１０１１と裏面パタ−ン１０１６とは組み合わされて、印刷コイルを形成することができる。また、堅い材料を選ぶことにより裏面パターンを点圧応力に対する補強板として用いることもできる。薄型ＩＣチップ１０１３は、さらに上面または下面にシ−トが接着またはラミネ−トされてＩＣカ−ドの中立面に配置される。ここでいう中立面は、理想的な中立面の位置からカード基板の厚さの３０％の変異量を製造工程の精度から許容する。
【００４２】
第１１図は、本発明に係るＩＣカ−ドの平面構造を示す。本ＩＣカ−ドでは３個の薄膜チップを搭載した構成を示しているが、これに限定されない。チップ数は１個でもよく複数でもよい。またＩＣチップを積層して設けてもよい。ここでは、薄型マイクロプロセッサチップ１１２１、薄型トランシ−バチップ１１２７、薄型コンデンサチップ１１２６がＩＣカ−ド基板１１２２に搭載されている。なお、これらを１チップで構成してもよい。表面パタ−ン１１２４はスル−ホール１１２３によって、裏面パタ−ン１１２５に接続されている。このことにより、小面積で効率的がコイルパタ−ンが形成されている。コイルの形状はシステムの設計条件により、各種のパタ−ンが形成されるが、表面と裏面のパタ−ンを形成することは共通であり、裏面のパタ−ンの一部は必要に応じてＩＣチップの裏面直下におかれて、紫外線、静電気、電磁波、化学的薬品、日光などからＩＣチップの電気的、機械的、化学的保護を行う。
【００４３】
第１２図は本発明に係るカード状半導体装置の要部平面図を示す。裏面の保護パタ−ン１２３１はＩＣチップ１２３２の下面にあって、ＩＣチップの主面と対向して設けられている。コイルの上面パタ−ン１２３３は裏面パタ−ン１２３５とスル−ホール１２３６で接続されていて、さらにスル−ホール１２３４で再び上面にパタ−ンとして出される。裏面の保護パタ−ン１２３１と裏面パターン１２３５とを一つの工程で形成することができる。
【００４４】
第１３図は、第１２図で示した半導体装置の裏面保護パターンが形成された部分の要部断面図である。裏面の保護パタ−ン１３４３が基板１３４２の下部に設けられ、ＩＣチップ１３４１より大きい。裏面の保護パターン１３４３は遮光膜や点圧に対する保護板として用いることができる。
【００４５】
第１４図は本発明に係るカード状半導体装置の製造工程を示す。まず、第１４図（ａ）に示すようにフレキシブルな基板１４５１（厚さ５０μｍのＰＥＴ基板）の裏面に導電ペ−ストを用いてスクリ−ン印刷し、厚さ約２０μｍの導電パターン１４５２を形成する。なお、この導電パターン１４５２を裏面コイル部と裏面保護層部とに分けて形成することができる。次に、第１４図（ｂ）に示したように、裏面コイル部と表面コイルとを接続するためのスル−ホールの穴１４５３をパンチを用いて開孔する。位置合わせを行った後、基板１４５１の表面に銀ペ−ストを用いて表面コイルを含む導電パタ−ン１４５４を印刷する。銀ペースト材はチクソ性によってスルーホール１４５３のなかに埋め込まれ、接続プラグ１４５５となる（第１４図（ｃ））。その後、上下パターンが形成された基板の上に薄型ＩＣチップ１４５６を異方導電性接着剤１４５７によって接着する（第１４図（ｄ））。これにより、第１０図に示した半導体装置の構造を得ることができる。
【００４６】
さらに、スペーサ１５６１とともに上面カバー１５６３と下面カバー１５６８とで間にはさみ込むことにより、カード状の半導体装置を得ることができる（第１５図）。スペーサ１５６１は薄型ＩＣチップ１５６４、導電性接着剤１５６５、導電性ペースト１５６２の段差を低減するものである。薄型基板１５６６の下にも導電性ペーストによる導電パタ−ン１５６７（裏面コイル部と裏面保護層部を含む）が存在する。なお、１５６９はスルーホールを示す。
【００４７】
多数層のコイルを備えた厚膜型半導体装置を得ることもできる。第１６図に当該装置の要部断面図を示す。第１の基板１６７１の表裏には表パタ−ン１６７２と裏パターン１６７４がスルーホール１６７３を介して接続されている。また第２の基板１６７６、第３の基板１６７７、第４の基板１６７８も同様に表裏にパタ−ンが形成されている。これらの基板はたとえば、導電性接着剤１６７５で第１と第２の基板が接続されるように、相互に積層状に接続されている。また、第３の基板の上には、薄型ＩＣチップ１６７９が搭載されている。これらは、ＩＣカードのインレットとして高密度コイル、低抵抗コイルをもつ高性能非接触ＩＣカードを得ることができる。
【００４８】
近接型のＩＣカードでは大きなインダクタンスを備えたコイルは必要としない。このような場合には、第１７図に示したように、ＩＣカードの基板１７１２の表面片面にのみ一本の線からなるコイル１７１１を設ければよい。このコイルは、薄型ＩＣチップ１７１３の電極１７１４に接続されている。
【００４９】
第１８図は第１７図のＡ−Ａ’の断面図を示している。ここで、１８２２が０．１から１１０ミクロンの薄型でフレキシブルなＩＣチップ、１８２７が薄型基板、１８２４が異方導電性接着剤、１８２６が基板側の電極、１８２５がＩＣチップ側の電極（外部端子）、１８２３がスペーサ、１８２１がカバ−であり、ＩＣチップ１８２２は中立面に配置されている。本図では下部カバーが設けられていないが、ＩＣカードの厚さを所定の厚さとするために下部カバーを設けてもよい。
【００５０】
第１８図に示したＩＣカードにおいて、補強板１９３１をＩＣチップの裏面に密着させて設けた例を第１９図に示す。ここで、１９２２が０．１から１１０ミクロンの薄型でフレキシブルなＩＣチップ、１９２７が薄型基板、１９２４が異方導電性接着剤、１９２６が基板側の電極、１９２５がＩＣチップ側の電極（外部端子）、１９２３がスペーサ、１９２１がカバ−であり、ＩＣチップ１９２２は中立面に配置されている。カバー１９２１のなかにはカバーよりもヤング率の大きな材料からなる補強層１９３１が埋め込まれている。この補強層を設けることにより、点圧や集中荷重による薄型チップの割れが低減され、信頼性を向上することができる。なお、本図では下部カバーが設けられていないが、ＩＣカードの厚さを所定の厚さとするために下部カバーを設けてもよい。
【００５１】
補強層２０３１、２０４１でＩＣチップを挟み込んだ構造を第２０図に示す。ここで、２０２２が０．１から１１０ミクロンの薄型でフレキシブルなＩＣチップ、２０２７が薄型基板、２０２４が異方導電性接着剤、２０２６が基板側の電極、２０２５がＩＣチップ側の電極（外部端子）、２０２３がスペーサ、２０２１がカバ−であり、ＩＣチップ２０２２は中立面に配置されている。これにより、機械的強度をさらに強化することができる。カバー２０２１のなかにはカバーよりもヤング率の大きな材料からなる補強層２０３１が埋め込まれている。この構造によって、薄型チップが点圧や集中荷重などのよって割れに強くかつ低コストの非接触ＩＣカードの構造を提供することができる。さらに、カバー２０２７よりヤング率がおおきな材料からなる補強層２０４１が埋め込まれた構造となっているので、機械的に十分な強度となる。
【００５２】
なお、コイルパターンが薄型基板の両面に形成された構造においてもＩＣチップの上下両面に補強層を設けることができる。
【００５３】
ヤング率が大きな材料であるタングステンを薄型ＩＣチップの近くに置いたときの点圧強度のデータを第２１図に示す。この図から点圧に対する機械的強度が改善されていることが分かる。
【００５４】
第２２図は、補強板をＩＣチップとほぼ同じ大きさとした例である。薄型のＩＣチップ２２１５の裏面に接して、ほぼ同じサイズ（数％以内）でカバーシート２２１１よりもヤング率の高い材料からなる補強板２２１２で裏打ちしてある。これらが導電性接着剤２２１７でＩＣチップ２２１５の外部端子が薄型基板２２１６の電極に接続されいる。なお、外部端子や電極は図示されていない。ＩＣチップ２２１５と補強板２２１２とは、その周辺に設けられたスペーサ２２１３とともに、下側シート２２１４とカバーシート２２１１でラミネートされている。これにより、押し圧に強いＩＣカードを得ることができる。
【００５５】
第２３図は、補強板２３２３とＩＣチップ２３２７とに対してそれぞれ別々のスペーサ２３２１、２３２４を設けた例である。これにより、ＩＣカードを容易に平坦化することができる。ここで、２３２２は上側カバーシート、２３２５は異方導電性接着材、２３２６は下側カバー、２３２８は薄型基板を示す。上側カバーシート２３２２は薄型のＩＣチップ２３２７よりも大きなサイズでＩＣチップを覆うように配置されている。ＩＣチップは基板２３２８や下側カバー２３２６やスペーサ２３２４らによってラミネートされて表面が平坦で、厚さが１００から７６０ミクロンの、点圧に強い薄いＩＣカードを得ることができる。
【００５６】
第２４図は２枚の補強板２４２３、２４３２でＩＣチップ２４２７を挟み込み、それぞれの補強板とＩＣチップとに対してスペーサ２４２１、２４３１、２４２４を設けた例である。ここで、２４２２は一方のカバーシート、２４３３は他方のカバーシート、２４２５は異方導電性接着材、２４２８は薄型基板である。補強板２４２３、２４３２は、カバーシート２４３３、２４２２よりもヤング率の高い材料からなり、機械的応力に対する悪環境に耐えることができる。薄型ＩＣチップそのものは、薄型の基板２４２８に導電性接着剤２４２５で安定して接着されている。スペーサ２４２１、２４２４、２４３１によりＩＣカードの表面が平坦化される。また、ＩＣカードに曲げ応力が加わった場合でも、ＩＣチップへ加わるストレスを低減することができる。なお、それぞれの補強板やＩＣチップに対してスペーサを設けることにより、各層単位で形成したものを張り合わせて形成できるので量産に適している。
【００５７】
ＩＣチップや補強板が薄い（５０ミクロン以下）の場合には接着材の厚さを調整して製造することにより、スペーサを省略することができる。
【００５８】
第２５図は、第２２図で示した構造において、さらに補強板２５４２及びスペーサ２５４１を設けた例である。ここで、２５１１は一方のカバーシート、２５４３は他方のカバーシート、２５１２はＩＣチップ、２５２３はＩＣチップの裏面に裏打ちされた補強板、２５１３はスペーサ、２５１６は薄型基板，２５１７は異方導電性接着材である。
補強板２５４２は、上側シート２５１１や下側シート２５４３よりもヤング率の大きな材料からなる。スペーサ２５４１や２５１３により、ＩＣカードの表面は平坦化される。薄型ＩＣチップ２５１２はヤング率の高い材料からなる補強板２５２３で裏打ちされており、薄型ＩＣチップ２５１２よりも薄いフレキシブルな基板２５１６に搭載される。
これにより、点圧に強く、信頼性の高いＩＣカードを安定して製造することができる。
【００５９】
第２６図は第２２図から第２５図に示したＣカードの平面構造例である。それぞれ５０μｍ程度にまで薄くされたマイクロプロセッサチップ２６５１とトランシーバチップ２６５４とコンデンサチップ２６５５とがＩＣカード基板２６５２に搭載されている。これらは互いに電気的に接続されている。トランシーバチップ２６５４は、薄型基板の表面側にクリーン印刷により形成された導電パターン２６５７（コイル部を含む）と接続されている。また、導電パターン２６５７は、薄型基板の裏面側に形成された導電パターン２６５６とスルーホール２６５３を介して接続されている。ここでは、裏面側導電パターンを直線のラインで示したが、コイル状にすることもできる。これにより、より微弱な信号を取り扱うことができる。また、遠隔操作距離を延ばすことができる。
【００６０】
次に、本発明に係るカード状半導体装置の製造方法について説明する。これにより、安価にカード状半導体装置を製造することができる。
【００６１】
第２７図（ａ）〜（ｃ）は、補強板をカバーシートに取り付ける（メタル裏打ち）製造工程を示す断面図であり、第２７図（ｄ）は補強板を取り付け後のシートの平面図を示す。ここで、２７６１はカバーシート（ＰＥＴを用いることができる）、２７６２は補強板（タングステンやステンレスを用いることができる）、２７６３はシート状スペーサを表す。
【００６２】
まず、薄型シート２７６１を用意する（第２７図（ａ））。次に、補強板（数ｍｍ角）を薄型シートに取り付ける（図２７（ｂ））。補強板の厚さは１から１１０ミクロンで、薄型ＩＣチップと同じ程度とすることが望ましい。その後、第２７図（ｃ）に示したように、補強板の位置に対応して設けられた開孔部を有するスペーサシート２７６３を薄型シート２７６１に貼付ける。第２７図（ｄ）は第２７図（ｃ）に示したシートの平面図である。これにより、補強板付のカバーシートを容易に製造することができる。
【００６３】
第２８図（ａ）〜（ｅ）は、第２２図で示した補強板２２１２を備えたＩＣチップの製造方法を示す。
【００６４】
まず、ＩＣが多数形成されたウエハ２８７１を準備する（第２８図（ａ））。次に、支持シート２８７２をウエハの主面側に貼付てスピンエッチ装置でウエハ裏面を除去し、１から１１０ミクロンの厚さにまでウエハ２８７３を薄膜化する（第２８図（ｂ））。次に、薄膜化したウエハの裏面にウエハとほぼ同じサイズのメタル板２８７４を貼付る（第２８図（ｃ））。次に、枠２８７５がついているダイシングテープにメタルつきウエハを貼り付け、支持シートを取り除く（第２８図（ｄ））。その後、第２８図（ｅ）に示したように、ダイシング溝２８７６を形成することにより、薄型裏打ちメタル２８７８をもつ薄型チップ２８７７が完成する。これにより、効率的に大量生産で薄型メタル裏打ちチップを作成することができる。
【００６５】
なお、ＩＣチップや補強板が薄い（合計の厚さが約５０μｍ以下）場合にはスペーサを省略することができる。スペーサを設けない場合のＩＣカードの製造方法の一例を第５０図（ａ）〜第５０図（ｄ）を用いて説明する。ここで、５００１は導電パターン、５００２はカード基板、５００３は薄型チップ、５００４は補強板、５００５はカバーシート、５００６は接着剤を表す。
【００６６】
まず、カード基板５００２に導電パターン５００１を形成する（第５０図（ａ））。次に、薄型チップの一面に設けられた外部端子と導電パターンとを異方導電性接着剤（図示せず）を用いて接続する（第５０図（ｂ））。次に、薄型チップの他面側に補強板５００４を搭載する（第５０図（ｃ））。 なお、薄型チップと補強板とは発泡性フィルムを用いて固定する。その後、カバーシート５００５を接着剤５００６によりカード基板５００２に接着する（第５０図（ｄ））。これにより、構造が簡単になり製造コストを低減できる。
【００６７】
ここではカバーシートをカード基板の一面にのみ設けたが、必要に応じて（例えば、薄型チップをカード状半導体装置の中立面に配置するため、或いはカード基板の両面に導電パターンが設けられている場合において、その一方の導電パターンを保護するため）、他面にもカバーシートを設けることができる。
【００６８】
ここに示されている構造の半導体装置は、薄型チップと補強板とが搭載された基板シートとカバーシート、又は薄型チップが搭載された基板シートと補強板が搭載されたカバーシートを用いて第４９図に示した方法により量産することができる。
【００６９】
第２９図は、薄型基板２９１５に形成された導電パターン２９１４が露出した半導体装置を示す。ここで、２９１２は上側カバーシート、２９１１は上側カバーシートに設けられた開孔部、２９１３は接着材、２９１６は半導体チップを表す。下側の薄型基板２９１５の上には、導電性パターン２９１４が形成されており、半導体チップの外部端子（図示せず）が異方導電性接着剤（図示せず）で導電性パターン２９１４に接続されている。上側のカバーシート２９１２は導電性パターンが露出する開孔部２９１１を有し、下側の薄型基板２９１５と接着剤２９１３で接着されている。これにより、簡単な構造で信頼性の高い接触型ＩＣカードを低コストで製造することができる。
【００７０】
第３０図は、第２９図で示した導電パターンが露出された構造を有する半導体装置の平面図の一例である。ここで、３０２１はカバーシートに設けられた開孔部、３０２５は開孔部で露出された導電パターンの領域、３０２４は半導体チップ、３０２２は導電パターン領域３０２５と半導体チップ３０２４とを接続する配線を構成する導電パターン、３０２３はＩＣカードを表す。
【００７１】
カバーシートには開孔部３０２１が設けられており、露出された導電性パターン領域３０２５が外部からコンタクトできるようになっている。配線パターン３０２２は半導体チップ３０２４と電極で接続されている。これにより、接触型のＩＣカードを得ることができる。
【００７２】
半導体チップの外部端子と薄型基板上の導電パターンの電極部との接続部の構造の例を第３２図に示す。
【００７３】
半導体チップ３２４１はその表面にパッド（外部端子）３２４２を有する。薄型基板３２４６の表面には基板パターン３２４５が形成されている。それらは、導電粒子３２４３を含む接着剤３２４４（異方導電性接着剤）で接続されている。半導体チップ３２４１はカバーシート３２４７で覆われている。導電粒子は金で形成され、５〜１０ミクロンの大きさを有する。異方導電性接着材を用いることにより、ワイヤボンディングが不要となり、薄型でかつ製造工程が低減できる。
【００７４】
第３３図は第２９図で示した半導体装置を折り曲げた状態を示す要部断面図である。３３５１は半導体チップ、３３５２はカバーシート、３３５３は接着剤、３３５４導電パターン、３３５５は薄型基板、３３５６は開孔部を表す。
【００７５】
半導体チップ３３５１は導電パターン３３５４に接続され、開孔部３３５６が設けられた開いたカバーシート３３５２でカバーされている。半導体装置の厚さを３００ミクロン以下とすることにより、曲げることが可能な接触式ＩＣカードを提供することができる。
【００７６】
また、カード基板に磁気テープを備えることにより、従来の磁気カードを兼ねたＩＣカードを提供することができる。また、当該の半導体チップは一度書き込み型のメモリとすることにより、Ｅ２ＰＲＯＭに比べて約半分と小さくなり、またセキュリテイの確保も容易にできる。
【００７７】
第３５図は本願発明にかかるＩＣカードの製造方法を示すフロー図である。第３４図に示したフローにおける上面及び下面ホトレジストパターン形成を電極パターンスクリーン印刷で形成できる。また、従来ペレットボンデイングとワイヤボンデイングの２工程を異方導電性フィルムを用いたチップ接着の１工程で形成できる。さらに、従来のトランスファモールド、カード基板ミリング、接着剤塗布及びモールドチップ接着の工程をＩＣチップを挟み込むようなカバーシートの接着の工程で行うことができるので、工程が簡略化され低コストでＩＣカードを製造できる。
【００７８】
第３６図は第２９図で示した半導体装置の開後部の構造を改良した例を示す。すなわち、開孔部３６１１にコンタクト電極３６８１と電極３６８３を貫通導体３６８２で接続した基板を埋めて、異方導電性接着剤などで、導電性パターン３６１４と接続したものである。これにより、コンタクト部の平坦性やコンタクト信頼性を向上することができる。なお、３６１２はカバーシート、３６１３は接着材、３６１５は薄型基板、３６１６は半導体チップを表す。
【００７９】
第３７図は、同一の情報を記憶するための第１の薄型チップ３７１１と第２薄型チップ３７１４とを備えた半導体装置の平面図を示す。ここで、３７１２はＩＣカード、３７１３はコイルを含む導電パターンを表す。同じ情報が複数の箇所に記憶されているので、ＩＣカードが破壊されてもデータを回復する可能性を高めることができる。
【００８０】
一方、従来のＩＣカードを第３８図に示す。ここで、３８２１はメモリーを含むＩＣチップ、３８２２はＩＣカード、３８２３はコイルを表す。この場合、チップがひとつなので、クラックなどで壊れてしまったとき回復は極めて困難であり、高額の金銭や秘密キーなど重要かつ大量のデータが失われてしまい、社会的信用喪失を招く恐れが高い。
【００８１】
第３９図には、同一の内容を記憶できるメモリ−を備えた第１の薄型チップ３９３１、第２薄型チップ３９３４及び第３の薄型チップ３９３５を備えた半導体装置を示す。ここで、３９３２はカード状半導体装置、３９３３は導電パターンを表す。同時に３つのチップが破壊することは極めてまれであるので、第３７図で示した半導体装置よりも高い信頼性を確保できる。
【００８２】
第４０図は、第３７図で示した半導体装置の変形例を示す。ここで、４０４２は第１の薄型チップ、４０４１と４０４４は第１の薄型チップの外部電極、４０４５はＩＣカード、４０４６は導電パターン、４０４８は第２の薄型チップ、４０４７と４０４９は第２の薄型チップの外部電極を表す。
【００８３】
ＩＣカード４０４５には、薄型基板（図示せず）の片面のみに印刷したコイルを含む導電パターン４０４６が設けられ、一端が第１の薄型チップ４０４２の第１の電極４０４１に接続されて、他の一端が第２の電極４０４４に接続されるループと、一端が第２の薄型チップ４０４８の第１の電極４０４７に接続されて第２の電極４０４９に接続されるループが設けられている。いずれのループも片面印刷でよいので、経済性を図ることが可能となる。
【００８４】
第４２図は、第３７図に示した半導体装置の薄型チップ及びアンテナ（コイル）のアーキテクチャを示す図面である。２つの薄型チップ４２６２と４２６３がアンテナ４２６１に接続されている。薄型チップにはそれぞれＲＦ（高周波回路）とメモリが設けられている。メモリには同じ内容が書かれるので、一方が破壊したときはアンテナのインピーダンス変動が起こる。このインピーダンス変動を利用してアラームが検出されるようにすることができる。これにより、半導体チップが壊れたことを知ることができ、情報を他の記憶手段（他のＩＣカード）に再記憶させることができる。
【００８５】
第４３図は、第４２図に示したアーキテクチャの変形例である。アンテナ４３７１に接続されたＲＦ（ラジオフリクエンシ：高周波）回路チップ４３７２が設けられ、これがマスタとなって、二つのスレーブメモリ４３７３と４３７４をもつ構成とする。いずれのチップがひとつ破壊されても、メモリの内容を読むことが出来る。また、破壊時のステータスが異なることを利用して、アラ−ム信号をアンテナからだすことができる。第４２図の構成と異なり、ＲＦを独立分離したことにより、各種のメモリを選択して構成することができ、アプリケーションに応じたＩＣカードを制作することができる。
【００８６】
第４４図は、薄型チップ４４１３の外部端子部を示す断面図である。ここで、４４１１は金メッキパンプ、４４１２はポリイミド樹脂を表す。薄型チップ４４１３の表面には金メッキバンプ４４１１が設けられており、その間にはポリイミド樹脂４４１２が形成されている。薄型チップの表面にポリイミド樹脂を形成することにより、異方導電性フィルムでカード基板に接着するときの粒子による薄型チップ表面での傷の発生を低減でき、歩留まりを向上することができる。
【００８７】
この構造を得るための従来の外部端子の製造工程を第４５図（ａ）〜（ｄ）に示す。ポリイミド膜を例にとって説明する。まず、表面にデバイスが形成された半導体ウエハ４５２１を準備する（第４５図（ａ））。次に、ポリイミド膜４５２２を表面にコーティングする（第４５図（ｂ））。次に、表面のポリイミド膜をホトレジスト工程によって、電極部分の開口部４５２３を形成する（第４５図（ｃ））。その後、第４５図（ｄ）に示すように開口部に金メッキ部４５２４を形成する。従来例ではホトレジ工程が必要で経済的に不利であった。
【００８８】
本発明に係る金メッキバンプの製造方法を第４６図（ａ）〜（ｄ）を用いて説明する。
【００８９】
まず、半導体デバイスが既に形成されたウエハ４６３１を準備する（第４６図（ａ））。次に、表面処理したウエハ４６３３に金メッキバンプ４６３２を形成する（第４６図（ｂ））。さらに、ウエハ４６３３全面にポリイミド樹脂膜４６３４をコーティングする（第４６図（ｃ））。その後、表面をアッシャ処理によって金メッキバンプの表面を露出し、金バンプの無い領域のポリイミド樹脂膜４６３５は残す（第４６図（ｄ））。これにより、ポリイミド膜に対するホトレジ工程が不要となり、低コストで製造できるようになる。
【００９０】
従来は、プラスチック封止を行わない場合にはポリイミド樹脂は不要であった。すなわち、プラスチック封止では
ＩＣチップ表面の配線へのストレスを低減してマイグレーションを防ぐためにポリイミド膜が使われていた。そのため、必ずしも必要ではなかった。
【００９１】
しかしながら、本願発明においては、従来のポリイミド膜とは異なる特有の効果を得ることができる。
【００９２】
ポリイミド樹脂膜の有用性を第４７図を用いて説明する。
【００９３】
第４７図は、薄型基板４７４６に設けられた導電パターンと４７４５と薄型チップ４７４３の外部端子４７４２との接続部を示す断面図である。ここで、４７４４はポリイミド樹脂膜、４７４１は異方導電性接着材、４７４７は異方導電性接着材中に含まれる導電性粒子を表す。
【００９４】
薄型基板４７４６に形成された導電パターン電極４７４５の領域では、導電微粒子は接続の安定を図るためには埋め込まれるほどに強く押しつけられる。一方、薄型ＩＣチップ４７４３は金メッキバンプ（外部端子）４７４２の間にポリイミド樹脂膜４７４４を設けることにより、異方導電性接着剤４７４１に含まれる固い導電性粒子４７４７にアッタクされても薄型チップ４７４３の表面を傷つけることなく安定して接続することができる。
【００９５】
なお、ウエハ４８５１上の金メッキバンプ４８５２の配列例を第４８図の平面図で示す。一般に、バンプは半導体チップの周辺領域に設けられている。
【００９６】
ここに示したカード状半導体装置は、カードリーダとの信号の受け渡しを行うことにより、電子マネー、会員カード、クレジット、電子キー、住民票、健康保険証、免許証、定期券、電子チケット、電子伝票などに応用することができる。
一例として、従業員証に応用した例を示す。
入社した人に対して、メモリに会社名や所属部署、氏名、従業員番号が記憶された従業員証が配布される。この従業員証を例えば、各事業部の受付に備え付けられたカードリーダを用いて読み取り、別途（管理用コンピュータに）記憶されている情報と照合することにより本人かどうかを確認することができる。
【００９７】
また、電子チケットの場合には、料金と引き替えに入手したチケットを入場ゲートに備え付けのカードリーダで読み取り、その情報に基づいてチケットの正当性を確認後、ゲートが開き、入場できるようにできる。
【００９８】
このように、カード状半導体装置を用いることにより、カードリーダを含む各種システムを構築することができる。
特に、補強板を備えたカード状半導体装置は、曲げ応力の他、局部応力にも強いので、機械的に過酷な環境下においても使用することができる。
【００９９】
【産業上の利用可能性】
本発明は、電子マネー、会員カード、クレジット、電子キー、住民票、健康保険証、免許証、定期券、電子チケット、電子伝票などに適用できる。
【図面の簡単な説明】
第１図は、本発明に係るカード状半導体装置の要部断面図である。第２図は、本発明に係るカード状半導体装置の平面図である。第３図は、本発明に係るカード状半導体装置の要部断面図である。第４図（ａ）〜（ｃ）は、本発明に係る補強板の設置工程を示すためのカード状半導体装置の要部断面図である。第５図は、本発明に係る補強板を備えたカバー基板の平面図である。第６図は、従来のＩＣカードの要部断面図である。第７図は、 本発明に係るカード状半導体装置におけるＩＣチップの外部端子とカード基板上電極との接続部部分を示す要部断面図である。第８図は、本発明に係るカード状半導体装置の要部断面図である。第９図は、従来のＩＣカードの要部断面図である。第１０図は、本発明に係るカード状半導体装置の要部断面図である。第１１図は、本発明に係るカード状半導体装置の平面図である。第１２図は、本発明に係るカード状半導体装置の要部平面図である。第１３図は、本発明に係るカード状半導体装置の要部断面図である。第１４図（ａ）〜（ｄ）は、本発明に係るカード状半導体装置の製造工程を示す要部断面図である。第１５図は、本発明に係るカード状半導体装置の要部断面図である。第１６図は、本発明に係るカード状半導体装置の要部断面図である。第１７図は、本発明に係るカード状半導体装置の平面図である。第１８図は、第１７図のＡ−Ａ’の断面図である。第１９図は、本発明に係るカード状半導体装置の要部，断面図である。第２０図は、本発明に係るカード状半導体装置の要部断面図である。第２１図は、補強板の効果を示すための図である。第２２図は、本発明に係るカード状半導体装置の要部断面図である。第２３図は、本発明に係るカード状半導体装置の要部断面図である。第２４図は、本発明に係るカード状半導体装置の要部断面図である。第２５図は、本発明に係るカード状半導体装置の要部断面図である。第２６図は本発明に係るカード状半導体装置の平面図である。第２７図（ａ）〜（ｄ）は、本発明に係る補強板を形成する工程を示す図面である。第２８図（ａ）〜（ｅ）は、半導体ウエハからＩＣチップを切り出す工程を示す断面図である。第２９図は、本発明に係るカード状半導体装置の要部断面図である。第３０図は、本発明に係るカード状半導体装置の平面図である。第３１図は、従来のＩＣカードの要部断面図である。第３２図は、本発明に係るカード状半導体装置の要部断面図である。第３３図は、本発明に係るカード状半導体装置を折り曲げたときの要部断面図である。第３４図は、従来のＩＣカードの主要な製造工程のフローチャートを示す図面である。第３５図は、本発明のカード状半導体装置の主要な製造工程のフローチャートを示す図面である。第３６図は、本発明に係るカード状半導体装置の要部断面図である。第３７図は、本発明に係るカード状半導体装置の平面図である。第３８図は、従来のＩＣカードの平面図である。第３９図は、本発明に係るカード状半導体装置の平面図である。第４０図は、本発明に係るカード状半導体装置の平面図である。第４１図は、従来の薄型ＩＣカードの要部断面図である。第４２図は、本発明に係るＩＣチップとアンテナとの接続関係を示す図である。第４３図は、本発明に係るＩＣチップとアンテナとの接続関係を示す図である。第４４図は、本発明に係るＩＣチップの要部断面図である。第４５図（ａ）〜（ｄ）は、従来のＩＣチップの外部端子形成工程を示す断面図である。第４６図（ａ）〜（ｄ）は、本発明に係るＩＣチップの外部端子形成工程を示す断面図である。第４７図は、本発明に係るカード状半導体装置の要部断面図である。第４８図は、本発明に係るウエハ上での金メッキバンプの配列例を示す平面図である。第４９図は、ＩＣカードを量産するための一方法を示す。第５０図はＩＣカードの製造工程を示す断面図である。

Claims (13)

  1. 第1の基板と、
    前記第1の基板に対向して設けられ、厚さ０．１μm〜１１０μmの半導体チップと、
    前記第1の基板の前記半導体チップとの対向面に設けられ、前記半導体チップに設けられた電極に接続された電極と、
    前記半導体チップを覆い、前記第1の基板と反対側に設けられた補強板と、
    前記補強板を覆うように、前記半導体チップに積層されたカバーシートとを有することを特徴とするカード状半導体装置。
  2. 前記半導体チップと前記補強板とはほぼ同じ大きさであることを特徴とする請求項１に記載のカード状半導体装置。
  3. 前記第 1 の基板中にも補強板が埋め込まれていることを特徴とする請求項１又は２に記載のカード状半導体装置。
  4. 複数のＩＣが形成された半導体ウエハを準備する工程と、
    前記半導体ウエハの裏面を除去し、０．１μm〜１１０μmの厚さに薄膜化する工程と、
    薄膜化された前記半導体ウエハの裏面に、前記ＩＣへの局部的な応力を低減するための補強板とするための金属板を貼り付ける工程と、
    前記金属板が貼り付けられた前記半導体ウエハを切断し、前記金属板と前記切断により形成されたＩＣチップとの積層体を形成する工程と、
    前記積層体をカード状基板に搭載する工程とを有することを特徴とするカード状半導体装置の製造方法。
  5. 複数のＩＣが形成された半導体ウエハを準備する工程と、
    前記半導体ウエハの裏面を除去し、０．１μm〜１１０μmの厚さに薄膜化する工程と、
    前記半導体ウエハをＩＣ毎に切断し、ＩＣチップにする工程と、
    導電パターンが形成された薄型基板を準備する工程と、
    前記薄型基板に前記ＩＣチップを対向させ、前記ＩＣチップの一面に設けられた外部端子を前記導電パターンに接続する工程と、
    前記ＩＣチップの他面に、前記ＩＣチップへの局部的な応力を低減するための補強板を取り付ける工程と、
    前記補強板が接着された前記ＩＣチップを挟んでカバーシートを形成する工程とを有することを特徴とするカード状半導体装置の製造方法。
  6. 前記ＩＣチップと前記補強板とは、接着されることを特徴とする請求項５に記載のカード状半導体装置の製造方法。
  7. 前記ＩＣチップと前記補強板とは、発泡性フィルムを用いて貼り付けることを特徴とする請求項５に記載のカード状半導体装置の製造方法。
  8. 表面側に複数のＩＣが形成され、０．１μ m 〜１１０μ m の厚さを有し、裏面側に局部的な応力を低減するための金属板が貼り付けられた半導体ウエハを準備する工程と、
    前記金属板が貼り付けられた前記半導体ウエハを前記ＩＣ毎に分離し、前記金属板を備えたＩＣチップにする工程とを有することを特徴とする半導体装置の製造方法。
  9. 表面側に複数のＩＣが形成され、０．１μm〜１１０μmの厚さを有し、表面及び裏面の両側に局部的な応力を低減するための補強板が貼リ付けられた半導体ウエハを準備する工程と、
    前記補強板が貼り付けられた前記半導体ウエハを前記ＩＣ毎に分離し、前記補強板を備えたＩＣチップにする工程とを有することを特徴とする半導体装置の製造方法。
  10. 前記補強板が貼り付けられた前記半導体ウエハは、レーザ光を用いて分離されることを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記補強板が貼り付けられた前記半導体ウエハは、ダイシングにより分離されることを特徴とする請求項９又は１０記載の半導体装置の製造方法。
  12. 前記補強板の厚さは、薄膜化された前記半導体ウエハとほぼ同じであることを特徴とする請求項９乃至１１の何れかに記載の半導体装置の製造方法。
  13. 前記補強板は、タングステン板又はステンレス板であることを特徴とする請求項９乃至１２の何れかに記載の半導体装置の製造方法。
JP2000525266A 1997-12-22 1997-12-22 半導体装置およびその製造方法 Expired - Fee Related JP3936840B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1997/004738 WO1999032304A1 (en) 1997-12-22 1997-12-22 Semiconductor device

Publications (1)

Publication Number Publication Date
JP3936840B2 true JP3936840B2 (ja) 2007-06-27

Family

ID=14181708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000525266A Expired - Fee Related JP3936840B2 (ja) 1997-12-22 1997-12-22 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US6440773B1 (ja)
EP (1) EP1048483B1 (ja)
JP (1) JP3936840B2 (ja)
AU (1) AU4118099A (ja)
DE (1) DE69737914T2 (ja)
WO (1) WO1999032304A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1093081A1 (en) * 1999-10-14 2001-04-18 Nippon Telegraph and Telephone Corporation Integrated circuit chip, method of manufacturing the same, IC card, and method of manufacturing the same
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
JP4513182B2 (ja) * 2000-07-19 2010-07-28 ソニー株式会社 カード状情報記録媒体
JP2002140670A (ja) * 2000-10-31 2002-05-17 Sankyo Seiki Mfg Co Ltd 非接触式ｉｃ媒体及び非接触式ｉｃチップを用いたリード・ライトシステム
DE10064411A1 (de) * 2000-12-21 2002-06-27 Giesecke & Devrient Gmbh Elektrisch leitfähige Verbindung zwischen einem Chip und einem Koppelelement sowie Sicherheitselement, Sicherheitspapier und Wertdokument mit einer solchen Verbindung
WO2002062588A1 (fr) * 2001-02-02 2002-08-15 Hitachi, Ltd Dispositif électronique et procédé de fabrication
US6770544B2 (en) * 2001-02-21 2004-08-03 Nec Machinery Corporation Substrate cutting method
US6774470B2 (en) * 2001-12-28 2004-08-10 Dai Nippon Printing Co., Ltd. Non-contact data carrier and method of fabricating the same
JP4058300B2 (ja) * 2002-06-21 2008-03-05 株式会社日立製作所 携帯情報装置
JP2006507569A (ja) * 2002-09-17 2006-03-02 アクサルト ソシエテ アノニム ハイブリッドカード
JP2004185208A (ja) * 2002-12-02 2004-07-02 Sony Corp Ｉｃカード
KR101205191B1 (ko) * 2003-12-19 2012-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
DE202004003554U1 (de) * 2004-03-04 2004-06-03 Novacard Informationssysteme Gmbh Chipkarte
JP2006171836A (ja) * 2004-12-13 2006-06-29 Brother Ind Ltd タグラベル作成装置及び無線タグラベル
WO2006064781A1 (ja) * 2004-12-13 2006-06-22 Brother Kogyo Kabushiki Kaisha タグラベル作成装置、無線タグラベル及びカートリッジ、タグテープ及びロール、質問器、無線タグ回路素子
US20060255160A1 (en) * 2005-05-13 2006-11-16 Otto Winkler Memory card, the fabrication thereof and a mobile phone apparatus having a memory card
JP4815891B2 (ja) 2005-06-22 2011-11-16 株式会社日立製作所 無線ｉｃタグ及びアンテナの製造方法
JP2007109216A (ja) * 2005-09-13 2007-04-26 Semiconductor Energy Lab Co Ltd 半導体装置
KR100714310B1 (ko) * 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
US7433555B2 (en) * 2006-05-22 2008-10-07 Visera Technologies Company Ltd Optoelectronic device chip having a composite spacer structure and method making same
CN101490839B (zh) * 2006-07-10 2011-02-23 Nxp股份有限公司 集成电路、发射机应答器、制造集成电路的方法和制造发射机应答器的方法
JP4835991B2 (ja) * 2006-09-27 2011-12-14 ブラザー工業株式会社 ラベル用テープロール、ラベル作成用カートリッジ、ラベル作成装置、無線タグラベル
WO2009026998A2 (de) * 2007-08-27 2009-03-05 Att Technology Gmbh Verbindung eines mit anschlussflächen und bumps versehenen chips mit einem mit metallischen leiterbahnen versehenen substrat
US8072084B2 (en) * 2007-09-14 2011-12-06 Qimonda Ag Integrated circuit, circuit system, and method of manufacturing
JP2009301099A (ja) * 2008-06-10 2009-12-24 Toppan Forms Co Ltd Ｒｆ−ｉｄメディア
US11423278B1 (en) * 2010-06-11 2022-08-23 Impinj, Inc. RFID integrated circuits with large contact pads
DE102010025774A1 (de) * 2010-07-01 2012-01-05 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Inlays für einen tragbaren Datenträger und Inlay
DE102011080344B4 (de) * 2011-08-03 2021-11-18 Rainer Kronberger Leiterplatte mit integriertem RFID Transponder
DE102011115315A1 (de) * 2011-09-29 2013-04-04 Infineon Technologies Ag Chipkarten-Modul für eine Chipkarte
KR101376089B1 (ko) * 2011-12-30 2014-03-20 (주)멜파스 접촉 감지 장치 및 접촉 감지 장치 제조 방법
JP5894481B2 (ja) * 2012-03-26 2016-03-30 日立マクセル株式会社 非接触ｉｃカード
US20140042230A1 (en) * 2012-08-09 2014-02-13 Infineon Technologies Ag Chip card module with separate antenna and chip card inlay using same
DE102012018928A1 (de) * 2012-09-25 2014-03-27 Infineon Technologies Ag Halbleitergehäuse für Chipkarten
DE102013105575A1 (de) * 2013-05-30 2014-12-04 Infineon Technologies Ag Chipkartenmodul, Chipkarte, und Verfahren zum Herstellen eines Chipkartenmoduls
DE102013105729A1 (de) * 2013-06-04 2014-12-04 Infineon Technologies Ag Chipkartenmodul und Verfahren zur Herstellung eines Chipkartenmoduls
DE102016106698A1 (de) * 2016-04-12 2017-10-12 Infineon Technologies Ag Chipkarte und Verfahren zum Herstellen einer Chipkarte
JP7487401B2 (ja) * 2021-02-17 2024-05-20 富士通フロンテック株式会社 Ｒｆｉｄタグ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4257156A (en) * 1979-03-09 1981-03-24 General Electric Company Method for thermo-compression diffusion bonding each side of a substrateless semiconductor device wafer to respective structured copper strain buffers
JPS61192875U (ja) * 1985-05-24 1986-12-01
JPS6241578U (ja) * 1985-08-31 1987-03-12
JPS6374696A (ja) * 1986-09-19 1988-04-05 株式会社日立製作所 Ｉｃカ−ド
JPS6394894A (ja) * 1986-10-09 1988-04-25 日立マクセル株式会社 半導体装置
JPS6430535U (ja) * 1987-08-17 1989-02-23
JPH0174180U (ja) * 1987-11-09 1989-05-19
US5250600A (en) * 1992-05-28 1993-10-05 Johnson Matthey Inc. Low temperature flexible die attach adhesive and articles using same
JPH06302572A (ja) * 1993-04-12 1994-10-28 Hitachi Ltd 半導体装置の製造方法及びテープ貼付剥離装置
JPH079784A (ja) * 1993-06-14 1995-01-13 Sony Corp Ｉｃカード
JP2698827B2 (ja) * 1993-11-05 1998-01-19 カシオ計算機株式会社 バンプ電極を備えた半導体装置の製造方法
US5480842A (en) * 1994-04-11 1996-01-02 At&T Corp. Method for fabricating thin, strong, and flexible die for smart cards
JPH0864946A (ja) * 1994-08-24 1996-03-08 Hitachi Ltd 回路基板装置の製造方法
US5733814A (en) * 1995-04-03 1998-03-31 Aptek Industries, Inc. Flexible electronic card and method
US6268237B1 (en) * 1995-04-03 2001-07-31 Aptek Industries, Inc. Stress-free silicon wafer and a die or chip made therefrom and method
JPH08306668A (ja) * 1995-05-09 1996-11-22 Sony Corp アッシング方法
JPH08310172A (ja) * 1995-05-23 1996-11-26 Hitachi Ltd 半導体装置
JPH09286188A (ja) * 1996-04-23 1997-11-04 Matsushita Electric Works Ltd 非接触型ｉｃカード
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
JP3297372B2 (ja) * 1997-06-17 2002-07-02 シャープ株式会社 反射型液晶表示装置の製造方法
US6063647A (en) * 1997-12-08 2000-05-16 3M Innovative Properties Company Method for making circuit elements for a z-axis interconnect
US6162703A (en) * 1998-02-23 2000-12-19 Micron Technology, Inc. Packaging die preparation
US6251705B1 (en) * 1999-10-22 2001-06-26 Agere Systems Inc. Low profile integrated circuit packages

Also Published As

Publication number Publication date
EP1048483A4 (en) 2002-08-07
AU4118099A (en) 1999-07-12
US6440773B1 (en) 2002-08-27
DE69737914D1 (de) 2007-08-23
WO1999032304A1 (en) 1999-07-01
EP1048483A1 (en) 2000-11-02
EP1048483B1 (en) 2007-07-11
DE69737914T2 (de) 2008-02-07

Similar Documents

Publication Publication Date Title
JP3936840B2 (ja) 半導体装置およびその製造方法
EP1148440B1 (en) Device with semiconductor chip
TWI264785B (en) Wireless IC tag
US6837438B1 (en) Non-contact information medium and communication system utilizing the same
TW523718B (en) A method of forming a dual-interface 1C card and a card formed of such a method
WO2007034764A1 (ja) 非接触型情報記憶媒体とその製造方法
JPH11149538A (ja) 複合ｉｃモジュールおよび複合ｉｃカード
JP2001034725A (ja) 非接触ｉｃモジュール及びその製造方法、並びに、非接触情報媒体
US20140224882A1 (en) Flexible Smart Card Transponder
JP2000113152A (ja) 非接触メモリ素子を内蔵した磁気ストライプテープ及びそれを利用して製造されたｉｃカード及びｉｃタグ
JP2007193598A (ja) Ｉｃカード
JPH11328341A (ja) 複合ｉｃカード
JP4770049B2 (ja) 非接触型ｉｃカードおよびその製造方法
JP4306352B2 (ja) 接触型非接触型ハイブリットｉｃモジュールとそれを使用した接触型非接触型ハイブリットｉｃカード
TW424204B (en) Semiconductor device
JP2000172814A (ja) 複合ｉｃモジュール及び複合ｉｃカード
JP2005011190A (ja) 表示機能付き情報媒体及び表示機能付き情報媒体の製造方法
JPH11259615A (ja) Ｉｃカード
JPH11134458A (ja) Ｉｃカード
JP4269450B2 (ja) 複合ｉｃカード用アンテナシートおよびそれを用いた複合ｉｃカード
JPH11139054A (ja) 非接触ｉｃカード
JP2000048151A (ja) 非接触ｉｃカード
JP2008090693A (ja) Ｉｃカード及びその製造方法
JP2002279382A (ja) Ｉｃカードおよびその製造方法
JP2001005935A (ja) 複合ｉｃカード

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110330

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120330

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130330

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140330

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees