JP3935335B2 - 画像データ処理装置およびカラー画像形成装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、入出力インターフェースにバッファメモリ装置がある画像データ処理装置およびカラー画像形成装置に関する。
【０００２】
【従来の技術】
画像データ処理には例えば、原稿スキャナが読取ったＲＧＢ画像データに読取り歪を補償又は修正する読取補正（ＣＣＤライン間補正，主走査レジスト調整，シェーディング補正，ドット補正，縦スジ補正，γ変換等），読取った画像が文字，線などの濃淡が２値的なもの（以下単に文字と称す）のエッジ（文字エッジ）又は中（線幅内：文字なか）か、写真などの網点画像（以下単に写真と称す）か、更に、有彩か、無彩か、を判定する像域分離，読取補正をしたＲＧＢ画像データのＹＭＣＫ画像データへの変換を主とする中間処理（フィルタ処理，地肌除去，色変換すなわちＹＭＣＫ画像データへの変換，下色除去，主走査変倍，主走査シフト，主走査ミラーリング，副走査間引き，マスク処理および単色文字出力の場合の２値化）、ならびに、中間処理したＹＭＣＫ画像データをプリンタの出力特性に合うように補正する出力補正（プリンタγ変換および階調処理）などがあり、また階調処理には、濃度変換，ディザ処理，誤差拡散処理等があるなど、多種多様な処理がある。
【０００３】
そしてデータの処理形態も、フィルタ処理における積和演算，像域分離におけるパターンマッチング，ＬＵＴ（Look Up Table：変換テーブル）を用いるデータ変換（例えばγ変換）或は補正演算（例えばシェーディング補正）等々、様々である。
【０００４】
先行の画像データ処理と後行の画像データ処理の処理速度が異なる場合には、これらの間でバッファメモリに画像データを一時格納する必要がある。フィルタ処理やパターンマッチングでは、数ラインに及ぶ画素マトリクスの画像データ群を同時に参照する必要があるため、数ライン分のラインバッファメモリが必要である。従って、画像データ処理では、バッフアメモリ装置が用いられる。
【０００５】
特開平８−３０５３２９号公報は、データの流れに沿って入力データセレクタ６，入力データラッチ１０，１つのメモリ部１，出力データラッチ１１および出力データセレクタ９をこの順に接続し、さらに書込アドレスセレクタ７，読出しアドレスセレクタ８および各セレクタを制御するＣＰＵ１２を備えて、ＣＰＵ１２によるセレクタの設定によりメモリ部１を、ＴＶ受信映像信号のラインメモリと非線形演算のためのルックアップテーブルに選択使用する信号処理装置を開示している。ルックアップテーブルのデータはＣＰＵ１２が発生してメモリ部１に書込む。
【０００６】
【発明が解決しようとする課題】
画像処理には、上述のように多くの形態があるのに加えて、メモリへの蓄積や編集などもある。画像読取り，蓄積記憶およびプリントアウトの何れにおいても、白黒読取り，白黒記録にかかわる白黒画像データの処理すなわちモノクロ画像モードの処理と、ＲＧＢ画像データやＹＭＣＫ画像データなどの処理即ちカラー画像モードの処理がある。カラー処理機であっても、モノクロ画像モードの使用要求も多く、モノクロ画像モードが選択可であるのが一般的である。
【０００７】
モノクロ画像モードでは単色画像データを処理する。これに対して、カラー画像モードでは、読取り処理においては、Ｒ（レッド），Ｇ（グリーン）およびＢ（ブルー）それぞれの画像データすなわち３色分の画像データを処理し、記録（プリント）モードにおいては、Ｙ（イエロー），Ｍ（マゼンタ），Ｃ（シアン）およびＫ（ブラック）それぞれの画像データ即ち４色分の画像データを処理する。したがって、モノクロ画像モードの画像データ転送システムをカラー画像モードにも使用すると、単純には、カラー画像モードでは、１ラインの画像データ転送がモノクロ画像モードの転送時間の３倍或は４倍になってしまう。１ライン分の画像データ処理時間は、３倍以上或は４倍以上になる。
【０００８】
これを短くするために、２以上の画像データを同時に並行して入出力しえて、複数の画像データに同時に並行して、補正，変換などのデータ処理ができる画像処理器をカラー処理機に採用するのが好ましい。これによれば、カラー画像モードでは、２色（２連）以上の画像データ列を同時に並行して処理できるので、処理速度を数倍に向上しうる。しかし、この場合、カラー画像モードでのデータ転送が同時に２色（２連）以上になるので、従来のモノクロ専用の、１系統のデータ転送ラインのみを有する画像処理システムには、そのままでは適用できない。また、モノクロ画像モードで従来のモノクロ専用機と同様に白黒画像データの転送およびデータ処理をすると、画像処理器が同時に２連以上の画像データの処理能力があるにもかかわらず、一連づつの処理となり、モノクロ画像モードでは画像処理器の能力を十分に活かせない。
【０００９】
前記特開平８−３０５３２９号公報の信号処理装置のデータ処理は、ラインメモリの使用態様でのＣＰＵ１２による出力データセレクタ９の切り替え制御によるラインデータへの０の挿入と、ルックアップテーブルの使用態様でのルックアップテーブルによるデータ変換であり、上述のごとき各種の複雑な画像データ処理に適用は難しい。
【００１０】
本発明は、カラー画像モードもモノクロ画像モードも共通の画像処理部の構成で、高速で処理が可能となる入出力インターフェースを有する画像データ処理装置および方法を提供することを第１の目的とし、画像処理速度が速い複合機能があるカラー画像形成装置を提供することを第２の目的とする。
【００１１】
【課題を解決するための手段】
（１）画像データの入力もしくは出力を選択的に行なう画像ポートと、
画像データに所定の画像処理を行なう画像処理器と、
前記画像ポートから画像データを受け取り前記画像処理器へ入力する処理と、前記画像処理器から出力された画像データを受け取り前記画像ポートへ出力する処理を選択的に行なうバッファメモリ装置と、を備える画像データ処理装置において、
前記画像ポートへ入力もしくは画像ポートから出力する画像データは、画像データを時系列にシリアルに並べた１連の画像データ列を２以上の所定数a 列並行して入出力するa 連の画像データ列であり、
前記画像処理器は、
データ処理を行なう2以上の所定数bのプロセッサエレメントと、
前記バッファメモリ装置との入出力インターフェイスとして機能し、前記プロセッサエレメントの各々に対応して b のデータを蓄えることができる a 以上の複数のレジスタと、
前記バッファメモリ装置からのデータを b 毎に前記レジスタへ入出力する処理と、前記各プロセッサエレメントに対応する前記レジスタの各データに対して同一の処理を同時に並行して処理させる制御を行なう処理制御手段とから構成され、
前記バッファメモリ装置は、
前記画像ポートへ入出力する前記画像データを少なくとも b 以上蓄えるバッファメモリと、
前記バッファメモリに対して前記画像データの入出力管理を行なうメモコンとから構成され、
前記メモコンは、前記画像ポートを入力として選択したとき、
前記バッファメモリに蓄積された前記画像データを1連の画像データ列で並行するa列に振り分ける分離機能と
前記分離機能により分離したa列で1連の画像データ列を前記画像処理器の所定の前記各レジスタに a 列の並行入力をする並行入力機能を行い、
前記画像ポートを出力として選択したとき、
前記画像処理器の所定の a 列の各レジスタから各1連の画像データを並行出力する並行出力機能と
前記並行出力機能により出力された a 列で 1 連の画像データ列を順次摘出して a 連の画像データ列に合成して前記バッファメモリに前記画像データとして蓄える合成機能を行なうものであって、
前記 a 連の画像データ列として、カラー画像データにおける第１色の画像データ列から第 a 色の画像データ列を並行入力もしくは並行出力することで、カラー画像データを入出力するのに必要な画像ポート数を削減することを特徴とした画像データ処理装置。
【００１２】
これによれば、メモコンの分離機能を用いて例えばモノクロ画像モードでは一連（例えば１ライン）の白黒画像データをａ連（例えば奇数番画素の画像データ列と偶数番画素の画像データ列の２連）に分離して各連の各画像データを同時に並行して画像処理器に与えて同時に並行してデータ処理でき、白黒画像データの高速処理が可能となる。更に、メモコンの合成機能を用いて、処理したａ連の画像データを１ラインに合成して出力できるので（図６のＡｆ）、モノクロ画像処理システムのデータ転送ラインでも、そのまま処理後データを転送できる。このような処理は、カラー画像モードにおいて、１色１ラインの画像データに対しても同様に行って、１ライン分の１色の処理速度を高くできる。
【００１３】
また、カラー画像モードでは、１ラインのＲＧＢ画像データ又はＹＭＣＫ画像データの、複数色（例えば２色）の画像データのそれぞれを、同時に並行して画像処理器に与えて同時に並行してデータ処理し、処理後のａ連の画像データを、メモコンの合成機能を用いて、一連に合成して出力できるので（図６のＣｆ〜Ｆｆ）、カラー画像データの処理速度が速く、しかもモノクロ画像処理システムのデータ転送ライン（１系統）と同様なデータ転送ラインでも、そのまま処理後データを転送できる。
【００１４】
【発明の実施の形態】
（２）前記画像データ処理装置において、前記a 連の画像データ列としてカラー画像データにおける第１色の画像データ列から第 a 色の画像データ列を並行入力もしくは並行出力することに代えて、前記 a 連の画像データ列として隣接するa 毎の画素を並行入力もしくは並行出力することで、前記画像ポートから前記バッファメモリ装置への入出力を高速に処理することを特徴とした上記（１）に記載の画像データ処理装置。
【００１５】
（３）前記メモリバッファ装置は複数のバッファメモリと複数のメモコンの組み合わせを１セットとする複数セットから構成され、前記画像ポートから画像データを受け取り前記画像処理器へ入力する処理と、前記画像処理器から出力された画像データを受け取り前記画像ポートへ出力する処理を各セット単位で選択的に行なうことを特徴とした上記（１）又は（２）に記載の画像データ処理装置。
【００１６】
（４）前記画像処理器は、更に読み書き可能なプログラムメモリを有し、
前記画像データ処理装置は、更に前記プログラムメモリにデータ処理プログラムを書込む手段を備え、
前記画像処理器は前記プログラムメモリに書込まれたデータ処理プログラムに従って画像処理を行なうこと特徴とした上記（３）に記載の画像データ処理装置。
【００１７】
（５）上記（４）に記載の前記画像データ処理装置と、
カラー画像読取手段と、画像形成手段を有するカラー画像形成装置において、
前記画像データ処理装置は、前記画像処理器を前記データ処理プログラムに従ってＲＧＢ画像データを読取補正する第１の画像処理器、
ＲＧＢ画像データをＹＭＣＫ画像データに変換する第２の画像処理器、
ＹＭＣＫ画像データを出力補正する第３の画像処理器として処理するように前記データ処理プログラムを書込む手段により前記プログラムメモリに書き込み、
前記カラー画像読取手段で読取ったＲＧＢ画像データを、前記第１の画像処理器で前記カラー画像読取手段の画像読取用の読取補正を行い、
該読取補正を行なったＲＧＢ画像データを前記第２の画像処理器でＹＭＣＫ画像データに変換し、
該変換したＹＭＣＫ画像データを前記第３の画像処理器で前記画像形成手段の画像形成用の出力補正を行い、
該出力補正したＹＭＣＫ画像データを、前記画像形成手段で画像形成することを特徴としたカラー画像形成装置。
【００１８】
（６）前記a 連の画像データ列は、ＲＧＢ画像データにおけるいずれか２色の画像データ列であることを特徴とした上記（１）に記載の画像データ処理装置。
【００１９】
（７）前記a 連の画像データ列は、ＣＭＹＫ画像データにおけるいずれか２色の画像データ列であることを特徴とした上記（１）に記載の画像データ処理装置。
【００２０】
（８）前記 a連の画像データ列は、１ラインの奇数番目の画素と偶数番目の画素のデータ列であること特徴とした上記（２）に記載の画像データ処理装置。
【００２１】
（９）前記 a連の画像データ列は、隣接する２ラインの画像データ列であること特徴とした上記（２）に記載の画像データ処理装置。
【００２２】
（１０）前記 a連の画像データ列は白黒読取りの白黒画像データの列である上記（８）又は（９）に記載の画像データ処理装置。
【００２３】
本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。
【００２４】
【実施例】
−第１実施例−
図１に本発明の一実施例の複合機能フルカラーデジタル複写機の外観を示す。このフルカラー複写機は、大略で、自動原稿送り装置ＡＤＦと、操作ボードＯＰＢと、カラースキャナＳＣＲと、カラープリンタＰＴＲ、の各ユニットで構成されている。機内のカラー画像データ処理装置ＡＣＰ（図３）には、パソコンＰＣが接続したＬＡＮ（Local Area Network）、および、電話回線ＰＮ（ファクシミリ通信回線）に接続された交換器ＰＢＸが接続されており、交換器ＰＢＸにファクシミリボードのファクシミリコントロールユニットＦＣＵ（図３）が接続されている。プリンタＰＴＲのプリント済の用紙は、排紙トレイ８上に排出される。
【００２５】
図２に、カラープリンタＰＴＲの機構を示す。この実施例のカラープリンタＰＴＲは、レーザプリンタである。このレーザプリンタＰＴＲは、マゼンダ（Ｍ），シアン（Ｃ），イエロー（Ｙ）および黒（ブラック：Ｋ）の各色の画像を形成するための４組のトナー像形成ユニットが、転写紙の移動方向（図中の右下から左上方向）に沿ってこの順に配置されている。即ち、４連ドラム方式のフルカラー画像形成装置である。
【００２６】
これらマゼンダ（Ｍ），シアン（Ｃ），イエロー（Ｙ）および黒（Ｋ）のトナー像形成ユニットは、それぞれ、感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋを有する感光体ユニット１０Ｍ，１０Ｃ，１０Ｙおよび１０Ｋと現像ユニット２０Ｍ，２０Ｃ，２０Ｙおよび２０Ｋとを備えている。また、各トナー像形成部の配置は、各感光体ユニット内の感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋの回転軸が水平ｘ軸に平行になるように、且つ、転写紙移動方向（ｙ，ｚ平面上でｙ軸に対して４５°をなす左上がり線）に所定ピッチの配列となるように、設定されている。各感光体ユニットの感光体ドラムとしては、表面に有機感光体（ＯＰＣ）層を有する直径が３０ｍｍの感光体ドラムを用いた。
【００２７】
また、レーザプリンタＰＴＲは、上記トナ−像形成ユニットのほか、レーザ走査による光書込ユニット２、給紙カセット３，４、レジストローラ対５、転写紙を担持して各トナ−像形成部の転写位置を通過するように搬送する転写搬送ベルト６０を有する転写ベルトユニット６、ベルト定着方式の定着ユニット７、排紙トレイ８等を備えている。また、レーザプリンタＰＴＲは、図示していない手差しトレイ、トナ−補給容器、廃トナーボトル、両面・反転ユニット、電源ユニットなども備えている。
【００２８】
光書込ユニット２は、光源、ポリゴンミラー、ｆ−θレンズ、反射ミラー等を備え、画像データに基づいて各感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋの表面にレーザ光を、ｘ方向に振り走査しながら照射する。また図２上の一点鎖線は、転写紙の搬送経路を示している。給紙カセット３，４から給送された転写紙は、図示しない搬送ガイドで案内されながら搬送ローラで搬送され、レジストローラ対５に送られる。このレジストローラ対５により所定のタイミングで転写搬送ベルト６０に送出された転写紙は転写搬送ベルト６０で担持され、各トナ−像形成部の転写位置を通過するように搬送される。
【００２９】
各トナー像形成部の感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋに形成されたトナー像が、転写搬送ベルト６０で担持され搬送される転写紙に転写され、各色トナー像の重ね合わせ即ちカラー画像が形成された転写紙は、定着ユニット７に送られる。定着ユニット７を通過する時トナー像が転写紙に定着する。トナー像が定着した転写紙は、排紙トレイ８上に排出される。すなわち転写は、転写紙上にじかにトナー像を転写する直接転写方式である。
【００３０】
イエローＹのトナ−像形成ユニットの概要を次に説明する。他のトナ−像形成ユニットも、イエローＹのものと同様な構成である。イエローＹのトナー像形成ユニットは、前述のように感光体ユニット１０Ｙ及び現像ユニット２０Ｙを備えている。感光体ユニット１０Ｙは、感光体ドラム１１Ｙのほか、感光体ドラム表面に潤滑剤を塗布するブラシローラ，感光体ドラム表面をクリーニングする揺動可能なブレード，感光体ドラム表面に光を照射する除電ランプ，感光体ドラム表面を一様帯電する非接触型の帯電ローラ、等を備えている。
【００３１】
感光体ユニット１０Ｙにおいて、交流電圧が印加された帯電ローラにより一様帯電された感光体ドラム１１Ｙの表面に、光書込ユニット２で、プリントデータに基づいて変調されポリゴンミラーで偏向されたレーザ光Ｌが走査されながら照射されると、感光体ドラム１１Ｙの表面に静電潜像が形成される。感光体ドラム１ＩＹ上の静電潜像は、現像ユニット２０Ｙで現像されてイエローＹのトナー像となる。転写搬送ベルト６０上の転写紙が通過する転写位置では、感光体ドラム１ＩＹ上のトナー像が転写紙に転写される。トナ−像が転写された後の感光体ドラム１１Ｙの表面は、ブラシローラで所定量の潤滑剤が塗布された後、ブレードでクリーニングされ、除電ランプから照射された光によって除電され、次の静電潜像の形成に備えられる。
【００３２】
現像ユニット２０Ｙは、磁性キャリア及びマイナス帯電のトナ−を含む二成分現像剤を収納している。そして、現像ケース１Ｙの感光体ドラム側の開口から一部露出するように配設された現像ローラや、搬送スクリュウ、ドクタブレード、トナ−濃度センサ，粉体ポンプ等を備えている。現像ケース内に収容された現像剤は、搬送スクリュウで損枠攪拌搬送されることにより摩擦帯電する。そして、現像剤の一部が現像ローラの表面に担持される。ドクタブレードが現像ローラの表面の現像剤の層厚を均一に規制し、現像ローラの表面の現像剤中のトナーが感光体ドラムに移り、これにより静電潜像に対応するトナー像が感光体ドラム１１Ｙ上に現われる。現像ケース内の現像剤のトナー濃度はトナ−濃度センサで検知される。濃度不足の時には、粉体ポンプが駆動されてトナーが補給される。
【００３３】
次に、転写ベルトユニット６の概要を説明する。転写ベルトユニット６の転写搬送ベルト６０は、体積抵抗率が１０^９〜１０^１１Ωｃｍである高抵抗の無端状単層ベルトであり、その材質はＰＶＤＦ（ポリふっ化ビニリデン）である。この転写搬送ベルト６０は、各トナ−像形成部の感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋに接触対向する各転写位置を通過するように、４つの接地された張架ローラに掛け回されている。これらの張架ローラのうち、２点鎖線矢印で示す転写紙移動方向上流側の入口ローラには、電源から所定電圧が印加された静電吸着ローラが対向するように配置されている。これらの２つのローラの間を通過した転写紙は、転写搬送ベルト６０上に静電吸着される。また、転写紙移動方向下流側の出口ローラは、転写搬送ベルトを摩擦駆動する駆動ローラであり、図示しない駆動源に接続されている。また、転写搬送ベルト６０の外周面には、電源から所定のクリーニング用電圧が印加されたバイアスローラが接触するように配置されている。このバイアスローラにより転写搬送ベルト６０上に付着したトナ−等の異物が除去される。
【００３４】
また、感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋに接触対向する接触対向部を形成している転写搬送ベルト６０の裏面に接触するように、転写バイアス印加部材を設けている。これらの転写バイアス印加部材は、マイラ製の固定ブラシであり、各転写バイアス電源から転写バイアスが印加される。この転写バイアス印加部材で印加された転写バイアスにより、転写搬送ベルト６０に転写電荷が付与され、各転写位置において転写搬送ベルト６０と感光体ドラム表面との間に所定強度の転写電界が形成される。
【００３５】
図３に、図１に示す複写機の電気系システムの主要部を示す。原稿を光学的に読み取るカラー原稿スキャナＳＣＲは、読み取りユニット２１にて、原稿に対するランプ照射の反射光をミラー及びレンズにより受光素子に集光する。受光素子（本実施例ではＣＣＤ）は、読み取りユニット２１のセンサー・ボード・ユニット（以下単にＳＢＵと称す）にあり、ＣＣＤに於いて電気信号に変換されたＲＧＢ画像信号は、ＳＢＵ上でディジタル信号すなわち読取った各８ビット多値のＲ，Ｇ，Ｂ画像デ−タに変換された後、ＳＢＵから、第１画像処理ユニットＩＰＵ１（以下、単にＩＰＵ１と表現する）に与えられる。
【００３６】
ＩＰＵ１は、入力ＲＧＢ画像デ−タのそれぞれ（Ｒ，Ｇ，Ｂ画像データ）に、読取補正（ＣＣＤライン間補正，主走査レジスト調整，シェーディング補正，ドット補正，縦スジ補正およびスキャナγ変換）を加えると共に、ＲＧＢ画像データが表す画像が、文字，線などの濃淡が２値的なもの（以下単に文字と称す）のエッジ（文字エッジ）又は中（線幅内：文字なか）か、写真などの網点画像（以下単に写真と称す）か、更に、有彩か、無彩か、を判定する像域分離を行う。また、ＲＧＢ画像データが、紙幣や証券などの、複製禁止物を表すものであるかの判定（以下単に紙幣認識と称す）を行う。
【００３７】
そしてＩＰＵ１は、読取補正をした各８ビット多値のＲＧＢ画像データに、像域分離結果すなわち判定結果を表す像域データＦｄを加えて、それらを圧縮／伸張及びカラーデータインターフェース制御部ＣＤＩＣ（以下単にＣＤＩＣと称す）に出力する。紙幣認識の結果が複製禁止物であるとＩＰＵ１は、システムコントローラ１０６にこれを報知する。システムコントローラ１０６はこの報知に応答して、カラー原稿スキャナＳＣＲによる原稿画像読取りに付帯する画像処理条件（たとえば複写指示の場合には、フルカラー読取りか否か）を参照して、忠実な複製となる複写条件が設定されていると複製画を大きく色違いにする、画像毀損用のスキャナγ変換をＩＰＵ１に設定する。
【００３８】
ＣＤＩＣは、ＲＧＢ画像データおよびＹＭＣＫ画像データとそれらに付帯する像域データＦｄに関し、ＩＰＵ１，パラレルバスＰｂおよび中間処理用の第２画像処理ユニットＩＰＵ２（以下、単にＩＰＵ２と表現する）の間のデータ転送、ならびに、図１に示すデジタル複写機全体制御を司るシステムコントローラ１０６と、主に読取ユニット２１の動作とカラープリンタＰＴＲの画像形成プロセス制御を司るプロセスコントローラ１０１間の、画像データ転送およびその他の制御に関する通信を行う。システムコントローラ１０６とプロセスコントローラ１０１は、パラレルバスＰｂ，ＣＤＩＣ及びシリアルバスＳｂを介して相互に通信を行う。ＣＤＩＣは、その内部に於いてパラレルバスＰｂとシリアルバスＳｂとのデータインターフェースのためのデータフォーマット変換を行う。
【００３９】
カラー原稿スキャナＳＣＲのＩＰＵ１からの、像域データＦｄ付きのＲＧＢ画像データ（以下単にＲＧＢ画像データと称すこともある）は、ＣＤＩＣを経由してＩＰＵ２又はパラレルバスＰｂに転送又は送出される。パラレルバスＰｂに送出したＲＧＢ画像データは、画像メモリアクセス制御部ＩＭＡＣ（以下単にＩＭＡＣと称す）によって画像メモリＭＥＭに書込まれる。画像メモリＭＥＭからパラレルバスＰｂに読み出したＲＧＢ画像データは、ファクシミリ送信のときにはＦＣＵに、そうでないときにはＩＰＵ２に出力される。
【００４０】
ＩＰＵ２はＲＧＢ画像データを各８ビット多値のＹＭＣＫ画像データに変換し更にその前後に数種の画像処理を加える。ＹＭＣＫ画像データは、ＣＤＩＣを経由してパラレルバスＰｂに送出されＩＭＡＣによって画像メモリＭＥＭに格納される，或は、ＩＰＵ２から直接に、Ｙ，Ｍ，ＣおよびＫの画像データごとにそれぞれ、第３画像処理ユニットＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋ（以下、単にＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋと表現する）に出力される。
【００４１】
ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋはそれぞれ、Ｙ，Ｍ，ＣおよびＫ画像データに各色プリンタγ変換を施してから、階調処理によりプリント出力用の２値のＹ，Ｍ，ＣおよびＫ画像データに変換しカラープリンタＰＴＲの作像ユニット１０５に出力する。
【００４２】
上述のようにＣＤＩＣには、ＲＧＢ画像デ−タ又はＹＭＣＫ画像データをメモリＭＥＭに蓄積して再利用するジョブと、ＲＧＢ画像デ−タをメモリＭＥＭに蓄積しないでＩＰＵ２でＹＭＣＫ画像データに変換してＩＰＵ３ｙ，３ｍ，３ｃ，３ｋに出力しプリントアウトするジョブとがある。メモリＭＥＭに蓄積する例としては、１枚の原稿を複数枚複写する場合、読取りユニット２１を１回だけ動作させ、ＩＰＵ１のＲＧＢ画像デ−タ又はそれをＩＰＵ２で変換したＹＭＣＫ画像データをメモリＭＥＭに蓄積し、蓄積データを複数回読み出す使い方がある。メモリＭＥＭを使わない例としては、１枚の原稿を１枚だけ複写する場合、ＩＰＵ１のＲＧＢ画像デ−タをそのままＩＰＵ２に出力しそのＹＭＣＫ画像データをＩＰＵ３でプリンタ出力用に処理すれば良いので、メモリＭＥＭへの書込みを行う必要はない。
【００４３】
まず、メモリＭＥＭを使わない場合、ＩＰＵ１からＣＤＩＣへ転送された画像データは、ＣＤＩＣからＩＰＵ２に送られる。ＩＰＵ２は、ＲＧＢ画像データに中間処理（フィルタ処理，地肌除去，色変換すなわちＹＭＣＫ画像データへの変換，下色除去，主走査変倍，主走査シフト，主走査ミラーリング，副走査間引き，マスク処理および単色文字出力の場合の２値化）を施す。
【００４４】
ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋはそれぞれ、Ｙ，Ｍ，ＣおよびＫ画像データに、出力補正（プリンタγ変換および階調処理）を施す。階調処理により２値化されたＹ，Ｍ，ＣおよびＫ画像データが、レ−ザプリンタＰＴＲの作像ユニット１０５に於いてＹ，Ｍ，ＣおよびＫ作像ユニットのレーザ変調器に与えられ、各色画像形成用の２値静電潜像が、感光体ドラム１１Ｙ，１１Ｍ，１１Ｃおよび１１Ｋに形成される。階調処理には、濃度変換，ディザ処理，誤差拡散処理等が有り、階調情報の面積近似を主な処理とする。
【００４５】
メモリＭＥＭに蓄積し、それからの読み出し時に付加的な処理、例えば画像方向の回転，画像の合成等を行う場合は、ＩＰＵ１からＣＤＩＣへ転送されたデータは、ＣＤＩＣでバス転送用の１次圧縮をしてからパラレルバスＰｂを経由してＩＭＡＣに送られる。ここではシステムコントローラ１０６の制御に基づき画像データと画像メモリＭＥＭのアクセス制御，外部パソコンＰＣ（以下単にＰＣと称す）のプリント用データの展開（文字コ−ド／キャラクタビット変換），メモリー有効活用のための画像データの２次圧縮を行う。
【００４６】
ＩＭＡＣで２次圧縮したデータは画像メモリＭＥＭへ蓄積し、蓄積データを必要に応じて読み出す。読み出したデータはＩＭＡＣで２次伸張（２次圧縮の伸張）をして１次圧縮データに戻しＩＭＡＣからパラレルバスＰｂ経由でＣＤＩＣへ戻される。ＣＤＩＣでは、１次伸張（１次圧縮の伸張）をして画像データに戻してＩＰＵ２に送り、ＲＧＢ画像データの場合はそこでＹＭＣＫ画像データに変換して、上述と同様に圧縮して画像メモリＭＥＭに書込む。又は、ＩＰＵ２のＹＭＣＫ画像データを直ちにＩＰＵ３ｙ〜３ｋに送り、作像ユニット１０５で画像を形成する。
【００４７】
上述の画像データの流れに於いて、ＩＭＡＣの、画像メモリＭＥＭおよびパラレルバスＰｂに対する画像データの読み書き制御、ならびに、ＣＤＩＣの、ＩＰＵ１およびＩＰＵ２とパラレルバスＰｂとの間のバス制御により、デジタル複写機の複合機能を実現する。複写機能の１つであるＦＡＸ送信機能は、カラー原稿スキャナＳＣＲの読取りユニット２１が発生するＲＧＢ画像データをＩＰＵ１にて読取補正し、必要に応じて更にＩＰＵ２でＹＭＣＫ画像データに変換して、ＣＤＩＣ及びパラレルバスＰｂを経由してＦＣＵへ転送する。ＦＣＵにて公衆回線通信網ＰＮ（以下単にＰＮと称す）へのデータ変換を行い、ＰＮへＦＡＸデータとして送信する。ＦＡＸ受信は、ＰＮからの回線データをＦＣＵにて画像データに変換し、パラレルバスＰｂ及びＣＤＩＣを経由してＩＰＵ２へ転送する。受信データがＲＧＢ画像データであるとＩＰＵ２でＹＭＣＫ画像データに変換するが、受信データがＹＭＣＫ画像データであると特別な中間処理は行わず、ＩＰＵ３ｙ〜３ｋに送り、作像ユニット１０５で画像を形成する。
【００４８】
複数ジョブ、例えばコピー機能，ＦＡＸ送受信機能およびプリンタ出力機能、が並行に動作する状況に於いて、カラー原稿スキャナＳＣＲ，カラープリンタＰＴＲ，パラレルバスＰｂおよびＩＰＵ２の使用権のジョブへの割り振りを、システムコントロ−ラ１０６およびプロセスコントロラ１０１にて制御する。
【００４９】
プロセスコントローラ１０１は画像データの流れを制御し、システムコントローラ１０６はシステム全体を制御し各リソースの起動を管理する。このデジタル複合機能カラー複写機の機能選択は、操作ボ−ドＯＰＢにて選択入力し、コピー機能，ＦＡＸ機能等の処理内容を設定する。パソコンＰＣのプリントコマンドに応答するプリンタ出力機能の処理内容は、パソコンＰＣのプリントコマンドが設定する。
【００５０】
カラー原稿スキャナＳＣＲが出力する読取補正をしたＲＧＢ画像データを、一旦メモリＭＥＭに蓄積しておけば、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋ、ならびに必要に応じてＩＰＵ２で施す処理を変える事によって種々の再生画像を確認することができる。例えばγ変換特性を変えてみたり、再生画像の濃度を振ってみたり、ディザマトリクスの線数を変更してみたりする事で、再生画像の雰囲気を変更できる。この時処理を変更する度に画像をカラー原稿スキャナＳＣＲで読み込み直す必要はなく、ＭＥＭから格納画像を読み出せば同一データに対し、何度でも異なる処理を実施できる。
【００５１】
図４の（ａ）に、カラー原稿スキャナＳＣＲの画像データ処理系の概要を示す。ＣＣＤ２２が発生したＲ，Ｇ，Ｂ画像信号はＡ／Ｄコンバータ２３で８ビット多値のＲ，Ｇ，Ｂ画像データに変換されて、インターフェース（以下ではＩ／Ｆと称す）２４を通して、ＩＰＵ１に与えられる。
【００５２】
ＩＰＵ１の主要部は、入出力Ｉ／Ｆ３１，バッファメモリ３２およびＳＩＭＤ型プロセッサ３３を結合したカラー画像処理ユニットである。
【００５３】
図５に、ＩＰＵ１のカラー画像処理ユニット（３１＋３２＋３３）の各部の構成を示す。入出力Ｉ／Ｆ３１には、画像データの入，出力をする画像ポート０〜４、および、制御データ，制御信号あるいは同期信号のやり取りをするモード設定器（モード指定デコーダ），ＳＣＩ（Computer System Interface），割込みコントローラ，ＪＴＡＧ，ホストＩ／Ｆおよびクロックジェネレータ、ならびにタイマがある。画像ポート０および１は画像データの入力専用，画像ポート２は画像データの入出力用、ならびに、画像ポート３および４は出力専用である。
【００５４】
画像ポートは、２バイトのデータを同時に並行して入力および又は出力できるもの、即ち二連の画像データを同時に入出力できるもの、であり、ＲＧＢおよびＹＭＣＫカラー画像データ（多値階調）は８ビット、モノクロ（白黒画像）読取りおよび又はモノクロ（白黒）プリントが指定（モノクロ画像モード指定）された場合の読取りデータ，プリント出力データ（多値階調）すなわち白黒画像データも８ビットである。したがってモノクロ画像モードのときには、２つの画像データ即ち２画素の画像データを同時に並行して入力／出力できる。カラー処理モードの時には、１画素のＲＧＢ各画像データの２つ（２色）を同時に並行して入力／出力できる。
【００５５】
バッファメモリ３２の一個のＲＡＭ ８Ｋ（８Ｋバイト）は、Ａ３版短辺に平行な１ラインの６００ｄｐｉの多値の画像データ（８ビット：Ｒ，Ｇ，Ｂ，Ｙ，Ｍ，Ｃ，Ｋ画像データの１種）を格納しうる容量であり、ラインバッフアとして画像データの入力および又は出力に用いられる、あるいは、ＬＵＴとして用いられる。この種のＲＡＭ ８Ｋが１６個ある。２個のＲＡＭ ２Ｋは、画像データ転送元又は転送先との間のシリアルデータ転送の速度差吸収のために、画像データを循環シフトする循環シフトレジスタとして使用するものである。
【００５６】
これらのＲＡＭはメモリスイッチＳＷ１〜ＳＷ３の何れかに接続されている。画像ポート０〜４，メモリスイッチＳＷ１〜ＳＷ３およびＳＩＭＤ型プロセッサ３３の３者の間にはメモリコントローラ「メモコン」が介挿されている。メモコンは、ＳＩＭＤ型プロセッサ３３が与える入出力モード指定に応じて、メモリスイッチＳＷ１〜ＳＷ３の内部のスイッチのオン／オフを定め、すなわち、画像ポート／メモコン／ＲＡＭ使用モードの場合はメモリスイッチ＆使用するＲＡＭ／ＳＩＭＤ型プロセッサの接続、を設定し、指定モードの、画像データのパラレル，シリアル変換および転送を行う。
【００５７】
ＳＩＭＤ型プロセッサ３３は、外部（メモコン）とのデータ入出力に関し、同時に並行して２バイトのデータを入出力できる入出力ポートを持ち、２バイト同時に入出力できるのはもとより、各バイトのそれぞれを個別に入出力できる。２バイト入出力および１バイトづつの入出力を任意に設定できる。
【００５８】
図６に、メモコンが行うことができる画像データのパラレル，シリアル変換、ならびに、ＩＰＵ１，ＩＰＵ２およびＩＰＵ３ｙ〜ＩＰＵ３ｋが実施し得るデータ入出力モードの数例Ａ〜Ｇを示す。
【００５９】
ＡのＡｆ方向（実線矢印）の画像データの流れは、例えばＩＰＵ１において、読取りユニット２１が与える１ラインの画像データ（モノクロ画像モードの白黒画像データ又はカラー画像モードでのＲＧＢ画像データのうちの１色の画像データ）をメモコンＡに与えて、メモコンＡで１ライン上の各画像データを並び順で交互に振り分けて奇数番画素の画像データ列と偶数番画素の画像データ列の２連に分離して、奇数番画素の画像データと偶数番画素の画像データとを同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で両画像データを同時に並行して入力して各画像データに同時に並行してデータ処理を施してメモコンＢに出力し、メモコンＢで奇数番画素の画像データ列と偶数番画素の画像データ列から交互に画像データを摘出して１ラインに合成して、ＣＤＩＣに送出する、「１ライン入力の分離処理モード」のものである。
【００６０】
なお、必要に応じてメモコンＡ及びメモコンＢの入力側，出力側にラインバッフアメモリ（ＲＡＭ ８ｋ）もしくはＬＵＴ（ＲＡＭ ８ｋ）を介挿することもある。また、メモコンＡ，ＢおよびＣは、同一のものを指す場合もあるし、別体の場合もある。これらは、以下に説明する他のモードにおいても同様である。
【００６１】
ＡのＡｒ方向（破線矢印）の画像データの流れは、例えばＩＰＵ２あるいはＩＰＵ３ｙ〜３ｋにおいて、ＣＤＩＣ又はＩＰＵ２が与える１ラインの画像データをメモコンＢで奇数番画素の画像データ列と偶数番画素の画像データ列の２連に分離して、ＳＩＭＤ型プロセッサ３３で奇数番画素の画像データと偶数番画素の画像データとを同時に並行して処理して、同時に並行して出力し、メモコンＡで１ラインに合成して、ＩＰＵ３ｙ〜３ｋ又は作像ユニット１０５に送出する、「１ライン入力の分離処理モード」のものである。
【００６２】
ＢのＢｆ方向（実線矢印）の画像データの流れは、例えばＩＰＵ１において、読取りユニット２１が与える１ライン上の奇数番画素の画像データ列と偶数番画素の画像データ列の２連（モノクロ画像モードの白黒画像データ又はカラー画像モードでのＲＧＢ画像データのうちの１色の画像データ）をメモコンＡを介して、同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で同時に並行して処理を施して同時に並行して出力し、メモコンＢで処理後の奇数番画素の画像データ列と偶数番画素の画像データ列を１ラインに合成して、ＣＤＩＣに送出する、「奇数偶数画素分離入力モード」のものである。
【００６３】
ＢのＢｒ方向（破線矢印）の画像データの流れは、例えばＩＰＵ２あるいはＩＰＵ３ｙ〜３ｋにおいて、ＣＤＩＣ又はＩＰＵ２が与える１ラインの画像データをメモコンＢで奇数番画素の画像データ列と偶数番画素の画像データ列の２連に分離して、ＳＩＭＤ型プロセッサ３３で奇数番画素の画像データと偶数番画素の画像データとを同時に並行して処理して、同時に並行して出力し、メモコンＡで２連のまま同時に並行して、ＩＰＵ３ｙ〜３ｋ又は作像ユニット１０５に送出する、「奇数偶数画素分離出力モード」のものである。
【００６４】
ＣのＣｆ方向（実線矢印）の画像データの流れは、ＩＰＵ２において、読取りユニット２１が与える１ラインのＲＧＢ画像データの２つＲおよびＧ画像データを、メモコンＡを介して同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で同時に並行して処理を施して同時に並行して出力し、メモコンＢで処理後のＲ画像データとＧ画像データを一連に合成してＣＤＩＣに送出する、「複数色並行処理モード」のものである。
【００６５】
ＣのＣｒ方向（破線矢印）の画像データの流れは、ＩＰＵ２において、ＣＤＩＣが与える、Ｒ画像データとＧ画像データを交互に配列した一連の画像データをメモコンＢでＲ画像データ列とＧ画像データ列の２連に分離して、ＳＩＭＤ型プロセッサ３３でＲ画像データとＧ画像データとを同時に並行して処理して、同時に並行して出力し、メモコンＡで２連のまま同時に並行して、ＣＤＩＣに送出する、「複数色分離出力モード」のものである。
【００６６】
ＤのＤｆ方向（実線矢印）およびＤｒ方向（破線矢印）の画像データの流れは、それぞれＣのＣｆ方向およびＣｒ方向の画像データの流れと同様である。ただし、カラー読取りのＲＧＢ画像データは３連（３色）であるので、Ｄにおいては、もう一連のデータＸが加えられる。このデータＸはダミーデータの場合と、後述の像域データＦｄの場合がある。
【００６７】
ＥのＥｆ方向およびＦのＦｆ方向（いずれも実線矢印）の画像データの流れは、ＩＰＵ２において、ＹＭＣＫ画像データの２連Ｙ，Ｍ／Ｃ，ＫをメモコンＡを介して、同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で同時に並行して処理を施して同時に並行して出力し、メモコンＢで処理後の２連Ｙ，Ｍ／Ｃ，Ｋの画像データを一連に合成してＣＤＩＣに送出する、「複数色並行処理モード」のものである。
【００６８】
ＥのＥｒ方向およびＦのＦｒ方向（破線矢印）の画像データの流れは、ＩＰＵ２において、ＣＤＩＣが与える、２色の画像データＹ，Ｍ／Ｃ，Ｋを交互に配列した一連の画像データを、メモコンＢで２色すなわち２連に分離して、ＳＩＭＤ型プロセッサ３３で２色を同時に並行して処理して、メモコンＡで２連のまま同時に並行して、ＩＰＵ３ｙ，ＩＰＵ３ｍ／ＩＰＵ３ｃ，ＩＰＵ３ｋに出力する「複数色分離出力モード」のものである。
【００６９】
ＧのＧｆ方向（実線矢印）の画像データの流れは、例えばＩＰＵ１において、モノクロ画像モードにおいて読取りユニット２１が与える２ラインの白黒画像データをメモコンＡを介して、同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で同時に並行して処理を施して同時に並行して出力し、メモコンＢで処理後の２ラインの画像データをラインメモリ（ＲＡＭ ８ｋ）に順次に格納して、格納を終えると、１ラインごとにＣＤＩＣに送出する、「白黒複数ライン処理モード」のものである。
【００７０】
ＧのＧｒ方向（破線矢印）の画像データの流れは、例えばＩＰＵ２あるいはＩＰＵ３ｋにおいて、ＣＤＩＣ又はＩＰＵ２がシリアルに与える２ラインの画像データをメモコンＢでラインメモリ（ＲＡＭ ８ｋ）に蓄積して、２ライン分を同時に並行してＳＩＭＤ型プロセッサ３３に与えて、そこで同時に並行して処理して同時に並行して出力し、メモコンＡで２連（２ライン）のまま同時に並行して、ＩＰＵ３ｋ又は作像ユニット１０５に送出する、「白黒複数ライン出力モード」のものである。
【００７１】
なお、メモコンおよびＳＩＭＤ型プロセッサ３３共に、一連のみの入出力および処理は当然可能である。また、各メモコンには単体で、図６のＢ〜Ｇに示すメモコンＡおよびＳＩＭＤ型プロセッサ３３を省略した形での、メモコンＢ（図６のＢ〜Ｆの場合）およびメモコンＣ（図６のＧの場合）の、２連入力／一連出力のパラレル／シリアル変換（以下では単にシリアル変換という）の機能、ならびに、一連入力／２連出力のシリアル／パラレル変換（以下では単にパラレル変換という）の機能がある。
【００７２】
この機能を用いてＲＧＢ画像データと共に像域データＦｄを転送する場合には、ＲおよびＧ画像データは、メモコンで２連入力／一連出力のシリアル変換（Ｃｆ出力）で一連にしてＣＤＩＣに送出するが、Ｂ画像データは、像域データＦｄと共に２連入力／一連出力のシリアル変換（Ｄｆ出力、ただしＸ＝Ｆｄ）で一連にしてＣＤＩＣに送出する。また、ＩＰＵ２からＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋに、ＹＭＣＫ画像データのそれぞれと像域データＦｄとを送出するときには、ＩＰＵ２の４個のメモコンのそれぞれで、Ｙ，Ｍ，ＣおよびＫ画像データのそれぞれと像域データＦｄとを、２連入力／一連出力のシリアル変換（Ｃｆ出力）で一連にして、それぞれをＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋに転送する。ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの各メモコンは、一連入力／２連出力のパラレル変換によって、Ｙ，Ｍ，ＣおよびＫ画像データのそれぞれと像域データＦｄとの２連に分離する。
【００７３】
この実施例では、バッフアメモリ装置３２の画像ポートが２バイト（１６ビット）パラレル入力および又は出力が可能なものであるので、同時に二連の画像データを並行して入，出力できる。したがって、画像ポートとＳＩＭＤ型プロセッサ３３との間でメモコンを介して同時に二連の画像データを並行して入出力できる。この場合には、図６のケースＡ〜Ｇの何れでも、画像ポートからメモコンＡに画像データを入力して、すなわちケースＡの場合には一連の画像データを、ケースＢ〜Ｇの場合には二連の画像データを入力して、メモコンＡで二連に画像データを振り分けて同時に並行してＳＩＭＤ型プロセッサ３３に与えて、ＳＩＭＤ型プロセッサは同時に並行して処理をして、処理済データを二連で同時に出力し、メモコンＡ（別個のメモコンでもよい）がそのまま二連を、画像ポートを通して出力できる。この場合は、図６上では、ＳＩＭＤ型プロセッサ３３に図６上最左端（画像ポート側）から実線矢印で示す方向（右向き）の流れで画像データを与えて、ＳＩＭＤ型プロセッサ３３で折り返すように、処理済画像データを破線矢印で示す左向き方向（左端：画像ポート）に出力する形態のデータフローを採用するのが好ましい。
【００７４】
画像ポートが１バイト（８ビット）の場合、あるいは２バイト以上であっても、データ入，出力の相手先が一連の画像データ入出力仕様の場合には、図６のＡ〜Ｇの何れでも、画像ポートからメモコンＢ（ケースＧではメモコンＣ）に一連の画像データを入力して、メモコンＢで二連に振り分けて同時に並行してＳＩＭＤ型プロセッサ３３に与えて、ＳＩＭＤ型プロセッサは同時に並行して処理をして、処理済データを二連で同時に出力し、メモコンＢ（別のメモコンでもよい）が一連に合成して画像ポートを通して出力する。この場合は、図６上では、ＳＩＭＤ型プロセッサ３３に図６上最右端（画像ポート側）から点線矢印Ａｒ〜Ｇｒで示す方向（左向き）の流れで画像データを与えて、ＳＩＭＤ型プロセッサ３３で折り返すように、処理済画像データを実線矢印Ａｆ〜Ｇｆで示す右向き方向（右端：画像ポート）に出力する形態のデータフローを採用する。
【００７５】
即ち、本実施例のバッフアメモリ装置３２は、図６上のＡ〜Ｇの、図６上最左端から最右端に流れるデータフロー，その逆に最右端から最左端に流れるデータフロー，最左端からＳＩＭＤ型プロセッサ３３で折り返して最左端に戻るデータフロー、および、最右端からＳＩＭＤ型プロセッサ３３で折り返して最右端に戻るデータフロー、の何れも任意に設定または選択できる。なお、これらのデータフローの何れでも、メモコンＡ，Ｂ，Ｃは同一のものであってもよいし、別個のものであっても良い。又、ラインバッフアメモリ（ＲＡＭ ８ｋ）は必要に応じてメモコンの入力側および又は出力側に介挿する。
【００７６】
図７の（ａ）に、図５に示すＳＩＭＤ型プロセッサ３３の内部構成の概略を示し、図７の（ｂ）には、（ａ）に示す１つのプロセッサエレメントＰＥの一部分の構成を拡大して示す。このＳＩＭＤ型プロセッサ３３は、内部にプロセッサエレメントＰＥ区分のローカルメモリＲＡＭ群を持ち、使用するメモリ領域，データパスの経路をグローバルプロセッサ３８にあるデータバスコントロールに於いて制御する。入力されたデータおよび出力のためのデータはローカルメモリＲＡＭ群をバッファーメモリとして割り当て、それぞれに格納し、外部Ｉ／Ｆ３９にて外部に出力する。ローカルメモリＲＡＭを含みそれぞれが８ビット以上の多値画像データに対して並行して同じ画像処理を行う３２０個のプロセッサエレメントＰＥ群に、グローバルプロセッサ３８が同時に同一の演算命令を与える。プロセッサエレメントＰＥの演算結果は再度ローカールメモリＲＡＭに格納する。そして外部Ｉ／Ｆ３９を通してメモコンに出力する。
【００７７】
プロセッサエレメントＰＥの処理手順，処理のためのパラメータ等はプログラムＲＡＭ３６及びデータＲＡＭ３７との間でやり取りを行う。プログラムＲＡＭ３６，データＲＡＭ３７には、システムコントローラ１０６によって、ハードディスクＨＤＤのプログラムおよびデータが、ＩＭＡＣ／パラレルバスＰｂ／ＣＤＩＣ／シリアルバスＳｂ経由で、ダウンロードされる。このデータ転送は、外部Ｉ／Ｆ３９にあるＤＭＡＣ（ダイレクトメモリアクセスコントローラ）が、システムコントローラ１０６が与えるロードコマンドに応答して実行する。このデータの流れは、該ＤＭＡＣの要求に応じてプロセスコントローラ１０１が設定する。
【００７８】
画像処理の内容を変えたり、システムで要求される処理形態（画像処理の組合せ）が変更になる場合、ＨＤＤからプログラムＲＡＭ３６及びデータＲＡＭ３７に転送するデータセットの、システムコントローラ１０６による選択を、操作ボードＯＰＢ又はパソコンＰＣからの指示により変更して対応する。また、ＨＤＤの、プログラムＲＡＭ３６及びデータＲＡＭ３７に転送するデータセットを、書換えて対応する場合もある。
【００７９】
再度図４の（ａ）を参照すると、ＩＰＵ１のカラー画像処理ユニット（３１＋３２＋３３）の画像処理機能は、ＳＩＭＤ型プロセッサ３３の内部のプログラムメモリであるＲＡＭ３６に書込まれた読取処理プログラムにより定まる。該読取処理プログラムは、入力ＲＧＢ画像データに、ＣＣＤライン間補正，主走査レジスト調整，シェーディング補正，ドット補正，縦スジ補正およびスキャナγ変換をこの順に順次に加え、しかも縦スジ補正まで施したＲＧＢ画像データに基いて像域分離して像域データＦｄを生成して画像上の同一位置対応で読取処理を終えた出力ＲＧＢ画像データに付加してＣＤＩＣに出力すると共に、外付けの紙幣認識ユニット３４に、縦スジ補正まで施したＲＧＢ画像データを与えるものである。
【００８０】
図４の（ｂ）に、ＣＤＩＣの機能構成の概要を示す。画像データ入出力制御１２１は、ＩＰＵ１が図６のＣｆ，Ｄｆに示す態様（但しＸ＝Ｆｄ）でシリアル変換したＲＧＢ画像データをうけて、ＩＰＵ２に出力する。ＩＰＵ２は、そのメモコンでパラレル／シリアル変換をして、ＲＧＢ画像データのそれぞれと像域データＦｄに分離し、ＲＧＢ画像データを中間処理を施してＹＭＣＫ各記録色の画像データに変換した８ビット構成の多値ＹＭＣＫ画像データを発生して、画像形成（プリントアウト）が指定されているときには、図６のＤｆの、Ｂ画像データをＹＭＣＫ画像データのそれぞれに置き換え、かつ、Ｘ＝Ｆｄとした形にパラレル／シリアル変換をして、ＩＰＵ３ｙ〜ＩＰＵ３ｋに出力する。パラレルバスＰｂに出力する指定の場合には、図６のＥｆ，Ｆｆに示すパラレル／シリアル変換をしてＣＤＩＣの画像データ入出力制御１２２に送りだす。
【００８１】
画像データ入出力制御１２２が受けたデータは、パラレルバスＰｂでの転送効率を高めるためにデータ圧縮部１２３に於いて、画像データの１次圧縮を行う。圧縮した画像デ−タは、データ変換部１２４でパラレルデータに変換してパラレルデータＩ／Ｆ１２５を介してパラレルバスＰｂへ送出される。パラレルデータバスＰｂからパラレルデータＩ／Ｆ１２５を介して入力される画像データは、データ変換部１２４でシリアル変換される。このデータは、バス転送のために１次圧縮されており、データ伸張部１２６で伸張される。伸張された画像データは、図６のＥｆ，ＦｆのメモコンＢ出力側に示すシリアルデータであり、画像データ出力制御１２７によってＩＰＵ２へ転送される。ＩＰＵ２では、パラレル変換によりＹ，Ｍ，Ｃ，Ｋ画像データに分ける。
【００８２】
ＣＤＩＣは、パラレルバスＰｂで転送するパラレルデータとシリアルバスＳｂで転送するシリアルデータの変換機能を併せ持つ。システムコントローラ１０６は、パラレルバスＰｂにデータを転送し、プロセスコントローラ１０１は、シリアルバスＳｂにデータを転送する。２つのコントローラ１０６，１０１の通信のために、デ−タ変換部１２４およびシリアルデ−タＩ／Ｆ１２９で、パラレル／シリアルデータ変換を行う。シリアルデータＩ／Ｆ１２８は、ＩＰＵ２用であり、ＩＰＵ２ともシリアルデ−タ転送する。
【００８３】
図８の（ａ）に、ＩＰＵ２の概要を示す。ＩＰＵ２は、入出力Ｉ／Ｆ４１，バッファメモリ４２およびＳＩＭＤ型プロセッサ４３を結合したカラー画像処理ユニットである。これは、図５に示すＩＰＵ１のカラー画像処理ユニット（３１＋３２＋３３）と同様の構成であるが、ＳＩＭＤ型プロセッサ４３のプログラムＲＡＭおよびデータＲＡＭに格納されるデータが、ＩＰＵ２では、ＲＧＢ画像データに中間処理（フィルタ処理，地肌除去，色変換すなわちＹＭＣＫ画像データへの変換，下色除去，主走査変倍，主走査シフト，主走査ミラーリング，副走査間引き，マスク処理および単色文字出力の場合の２値化）を行うものである。
【００８４】
図８の（ｂ）に、ＩＭＡＣの機能構成の概略を示す。パラレルデータＩ／Ｆ１４１に於いて、パラレルバスＰｂに対する画像データの入，出力を管理し、ＭＥＭへの画像データの格納／読み出しと、主に外部のパソコンＰＣから入力されるコードデータの画像データへの展開を制御する。ＰＣから入力されたコードデータは、ラインバッファ１４２に格納する。すなわち、ローカル領域でのデータの格納を行い、ラインバッファ１４２に格納したコードデータは、システムコントローラＩ／Ｆ１４４を介して入力されたシステムコントローラ１０６からの展開処理命令に基づき、ビデオ制御１４３に於いて画像データに展開する。
【００８５】
展開した画像データもしくはパラレルデータＩ／Ｆ１４１を介してパラレルバスＰｂから入力される画像データは、ＭＥＭに格納される。この場合、データ変換部４５に於いて格納対象となる画像データを選択し、データ圧縮部４６においてメモリ使用効率を上げるためにデータの２次圧縮を行い、メモリアクセス制御部１４７にてＭＥＭのアドレスを管理しながらＭＥＭに２次圧縮したデータを格納する。ＭＥＭに格納された画像データの読み出しは、メモリアクセス制御部１４７にて読み出し先アドレスを制御し、読み出された画像データをデータ伸張部４８にて伸張する。伸張された画像データは、パレルバスＰｂで転送用に１次圧縮されたものであり、これをパラレルバスＰｂへ転送する場合、パラレルデータＩ／Ｆ１４１を介してデータ転送を行う。
【００８６】
図３に示す、ＦＡＸ送受信を行うファクシミリコントロールユニットＦＣＵは、画像データを通信形式に変換して外部回線ＰＮに送信し、又、外部回線ＰＮからのデータを画像データに戻して外部Ｉ／Ｆ部及びパラレルバスＰｂを介して作像ユニット１０５において記録出力する。ＦＣＵは、ＦＡＸ画像処理，画像メモリ，メモリ制御部，ファクシミリ制御部，画像圧縮伸張，モデム及び網制御装置からなる。画像データの出力バッファ機能に関してはＩＭＡＣ及びＭＥＭでその機能の一部をおぎなう。
【００８７】
この様に構成されたＦＡＸ送受信部ＦＣＵでは、画像情報の伝送を開始するとき、ＦＣＵ内においてファクシミリ制御部がメモリ制御部に指令し、ＦＣＵ内の画像メモリから蓄積している画像情報を順次読み出させる。読み出された画像情報は、ＦＣＵ内のＦＡＸ画像処理によって元の信号に復元されるとともに、密度変換処理及び変倍処理がなされ、ファクシミリ制御部に加えられる。ファクシミリ制御部に加えられた画像信号は、画像圧縮伸張部によって符号圧縮され、モデムによって変調された後、網制御装置を介して宛先へと送出される。そして、送信が完了した画像情報は、画像メモリから削除される。
【００８８】
受信時には、受信画像は一旦ＦＣＵ内の画像メモリに蓄積され、その時に受信画像を記録出力可能であれば、１枚分の画像の受信を完了した時点で記録出力される。
【００８９】
図９に、ＩＰＵ３ｙ〜３ｋの概要を示す。ＩＰＵ３ｙ〜３ｋは同一の構成で、ほぼ同様な内容の出力補正（プリンタγ変換および階調処理）を行う。そこでここではＩＰＵ３ｙを説明する。ＩＰＵ３ｙは、入出力Ｉ／Ｆ５１ｙ，バッファメモリ５２ｙおよびＳＩＭＤ型プロセッサ５３ｙを結合したカラー画像処理ユニットである。これは、図５に示すＩＰＵ１のカラー画像処理ユニット（３１＋３２＋３３）と同様の構成であるが、ＳＩＭＤ型プロセッサ５３ｙのプログラムＲＡＭおよびデータＲＡＭに格納されるデータが、ＩＰＵ３ｙでは、Ｙ画像データにＹ用のプリンタγ変換を加えさらに、階調処理によってプリント出力用の２値データに変換するものである。階調処理では、濃度階調処理，ディザ処理および誤差拡散２値化があり、画像処理モード指定または像域データＦｄに応じてそれらの１つを実施するが、本実施例のＩＰＵ３ｙは、誤差拡散２値化ユニット３５（図５に２点鎖線で示す）をＳＩＭＤプロセッサ５３ｙに接続したものである。図９においてはこの誤差拡散２値化ユニット３５の図示は省略している。
【００９０】
ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの説明はそれぞれ、上記ＩＰＵ３ｙの説明のＹ（ｙ）を、Ｍ（ｍ），Ｃ（ｃ）およびＫ（ｋ）とおき変えたものとなる。なお、ＩＰＵ３ｙ〜３ｋは、像域データＦｄを含むシリアルデータ（Ｙ／Ｆｄ／Ｙ／Ｆｄ／Ｙ／Ｆｄ・・・，Ｍ／Ｆｄ／Ｍ／Ｆｄ／Ｍ／Ｆｄ・・・，Ｃ／Ｆｄ／Ｃ／Ｆｄ／Ｃ／Ｆｄ・・・，Ｍ／Ｆｄ／Ｍ／Ｆｄ／Ｍ／Ｆｄ・・・）を受けるときには、パラレル変換をして、ＹＭＣＫ画像データと像域データＦｄとを分離する。例えばＩＰＵ３ｙは、Ｙ画像データと像域データＦｄが交互に配置された一連のシリアルデータ（Ｙ／Ｆｄ／Ｙ／Ｆｄ／Ｙ／Ｆｄ・・・）を、Ｙ画像データのみの一連と、像域データＦｄのみの一連に、パラレル変換する。
【００９１】
１ライン上の奇数番画素のデータ列と偶数番画素のデータ列の２連で、同時に並行して２画素（奇数番画素と偶数番画素）の画像データを受けるときには、同時に取り込んでＩＰＵ３ｙ〜３ｋの内部で２画素の画像データを同時に並行して処理する。ＩＰＵ３ｙ〜３ｋで生成した、作像ユニット１０５に出力するための、奇数番画素のデータ列と偶数番画素のデータ列の２連は、メモコンで奇数番画素および偶数番画素のデータをシリアルに一連に並ぶ１ラインのプリント出力用の画像データ列に合成してから、作像ユニット１０５に出力する。なお、作像ユニット１０５において、奇数番画素と偶数番画素とを別個のレーザ光又は別個の走査線で露光する場合には、奇数番画素のデータ列と偶数番画素のデータ列の２連のままで作像ユニット１０５に出力する。
【００９２】
以上の例において、画像データ制御手段であるＣＤＩＣと画像メモリ制御手段であるＩＭＡＣは、パラレルバスＰｂで接続されている。各独立した、カラー原稿スキャナＳＣＲ，第２のカラー画像処理ユニットＩＰＵ２およびカラープリンタＰＴＲは直接パラレルバスＰｂに接続せずにＣＤＩＣあるいはＩＰＵ２に接続するため、事実上、パラレルバスＰｂの使用管理は、ＣＤＩＣとＩＭＡＣによってのみ行われる。よってパラレルバスＰｂの調停や転送の制御が容易であり、かつ効率的である。
【００９３】
図１０に、画像メモリＭＥＭに画像を蓄積する処理ならびにＭＥＭから画像を読出す処理のフローを示す。（ａ）はカラー原稿スキャナＳＣＲが発生するＲＧＢ画像データ又はＩＰＵ２が変換したＹＭＣＫ画像データをＭＥＭに書き込むまでの画像データの処理あるいは転送過程Ｉｐ１〜Ｉｐ１４を示し、（ｂ）はＭＥＭから画像データを読み出して、カラープリンタＰＴＲの作像ユニット１０５に出力するまで、又は、ＲＧＢ画像データを読出してＩＰＵ２でＹＭＣＫ画像データに変換して再度ＭＥＭに書込むまで、の画像データの処理あるいは転送過程Ｏｐ１〜Ｏｐ１３を示す。ＣＤＩＣの制御により、このようなバス及びユニット間のデータフローが制御される。
【００９４】
なお、カラー原稿スキャナＳＣＲが発生するＲＧＢ画像データをＭＥＭに書込むときには、ＣＤＩＣは、ステップＩｐ４からＩＰ６に進むルート（Ａ）を選択する。カラー原稿スキャナＳＣＲが発生するＲＧＢ画像データをＩＰＵ２でＹＭＣＫ画像データに変換してそのままプリントアウトするときにはルート（Ｂ）を選択する。ＩＰＵ２のＹＭＣＫ画像データを一旦ＭＥＭに書込む時には、ステップＩｐ４からＩＰ５に進むルート（Ｃ）を選択する。
【００９５】
メモリＭＥＭから読出すときには、読出しデータがＹＭＣＫ画像データであるときにはＣＤＩＣは、ステップＯｐ８からＯＰ１０に進むルート（Ｄ）を選択し、ＲＧＢ画像データを読出してＹＭＣＫデータに変換してから再度ＭＥＭに書込む時には、ステップＯｐ８からＩＰ１０に進むルート（Ｅ）を選択し、ＲＧＢ画像データを読出してＹＭＣＫデータに変換してプリントアウトするときには、ステップＯｐ８からＯＰ９に進むルート（Ｆ）を選択する。
【００９６】
上述のＩＰＵ１におけるＲＧＢ画像データの読取補正，ＩＰＵ２におけるＹＭＣＫ画像データへの変換を含む中間処理、および、ＩＰＵ３ｙ〜ＩＰＵ３ｋにおけるプリンタ出力用の出力補正、のいずれにも、１ライン上に分布する各画素宛ての各画像データに、大要では同一の処理を行う画像処理が多い。細かくは、像域データＦｄの違いに対応して処理内容を切換える処理もあるが、その場合でも像域データＦｄが同じであれば同じ内容の画像処理を行う。
【００９７】
したがって、カラー画像処理ユニットＩＰＵ１〜ＩＰＵ３にはＳＩＭＤ型プロセッサ３３，４３，５３ｙ，５３ｍ，５３ｃ，５３ｋを用いて、多数のプロセッサエレメントＰＥによって、多数の、多値階調のカラー画像データのそれぞれに同時に並行して同じ画像処理を施すことにより、前記読取補正，中間処理および出力補正の総てでカラー画像処理速度を高くしている。
【００９８】
なお、本実施例でＳＩＭＤ型プロセッサ３３，４３，５３Ｙ，５３ｍ，５３ｃ，５３ｋは、それぞれが８ビット以上の多値画像データを処理する総計３２０個のプロセッサエレメントＰＥを備え、同時に３２０個（３２０画素分）の画像データを処理できる。例えばディザ処理で用いられるマトリクスは、例えば４×４，６×６，８×８，１６×１６のサイズが考えられ、これらの何れにも適応しえて、しかも、ディザ処理速度を速くするために同時に複数個のマトリクスの処理を並行して行おうとすれば、４，８は１６の約数のため６と１６の最小公倍数である９６（＝６×１６）の整数倍の数のプロセッサエレメントＰＥが必要である。そこで本実施例では、オフセット分３２個を加えて、９６×３＋３２＝３２０個のプロセッサエレメントＰＥを設けている。これらオフセットのものは、９６×３個の画素群の画像データを処理する場合に、該画素群の両外側の近傍画素の画像データを参照するときに、該近傍画素の画像データ保持用又は供給用もしくは中間的な演算処理用に使用される。
【００９９】
注目画素を中央に２次元方向にそれぞれ複数の画素があるマトリクスの区分で、注目画素の画像データにエッジ強調又は平滑化の処理を施すフィルタ処理（ＭＴＦ補正）のとき、また、マトリクスの画像データ分布をエッジパターンマトリクスと比較して注目画素が画像エッジであるかを判定するエッジ検出など、マトリクス区分の画像データ処理をする場合には、実質上演算データを算出出力する９６×３個のプロセッサエレメントＰＥ（実効エレメント）の両側に夫々１６個プロセッサエレメントをオフセット分として割当てて、それらにも９６×３個の画素群の両外側の近傍画素の画像データを与えて、積和演算或はパターン比較をして、結果を実効エレメントに供給する必要がある。したがって、画像処理の内容によっては、９６×３個以上のプロセッサエレメントが同時並行の画像データ処理に用いられる。
【０１００】
ハードディスクＨＤＤ（図３）には、ＳＩＭＤ型プロセッサ３３，４３，５３ｙ，５３ｍ，５３ｃおよび５３ｋそれぞれのプログラムＲＡＭおよびデータＲＡＭ（３６，３７：図７の（ａ））にロードする、画像処理プログラムおよびデータがある。
【０１０１】
システムコントローラ１０６が、電源オンに応じて発生するリセット信号ならびに操作ボードＯＰＢまたはホストＰＣからのリセット指示に応答してシステムの初期設定をするとき、ハードディスクＨＤＤにある、各プロセッサ３３，４３，５３ｙ，５３ｍ，５３ｃおよび５３ｋ宛てのプログラムおよびデータを、上述のＩＭＡＣ，パラレルバスＰｂ，ＣＤＩＣ，シリアルバスＳｂおよびプロセスコントローラ１０１を用いるデータ転送を利用して、各プロセッサ３３，４３，５３ｙ，５３ｍ，５３ｃおよび５３ｋのプログラムＲＡＭおよびデータＲＡＭにロードする。
【０１０２】
図１１に、操作ボードＯＰＢまたはホストＰＣからの画像処理の指示に応答するシステムコントローラ１０６の、システム設定の概要を示す。システムコントローラ１０６は、操作ボードＯＰＢ，パソコンＰＣ，ＦＣＵ，カラー原稿スキャナＳＣＲおよびカラープリンタＰＴＲとの間で、コマンド，応答および状態情報のやり取りをして、操作ボードＯＰＢ，パソコンＰＣあるいはＦＣＵから画像処理コマンド（命令，指示）を受けると（ステップＳｃ１）、コマンドを解析する（ステップＳｃ２）。すなわち命令データをデコードする。なお、以下において、括弧内には、ステップという語を省略して、ステップＮｏ．又は符号のみを記す。
【０１０３】
そしてシステムコントローラ１０６は、コマンド解析結果にしたがって、図３に示すシステム構成各要素の動作モードを決定してそれらに動作モードを指定し（Ｓｃ３）、動作モード対応の画像処理用データを転送する（Ｓｃ４）。システム構成各要素は、受けた動作モードおよび処理用データを自身に設定して、その実行が可能であると、レディをシステムコントローラ１０６に報知する。指定動作モードの実行に関わりがある全ての要素がレディであるとシステムコントローラ１０６は、システム構成各要素に画像処理の開始を指示する（Ｓｃ５，Ｓｃ６）。
【０１０４】
図１２には、システムコントローラ１０６が初期設定を指示したときの、それに応答したＩＰＵ１のＳＩＭＤ型プロセッサ３３の、自己の初期設定の内容を示す。システムコントローラ１０６は初期設定コマンドでＨＤＤの転送元アドレスおよびダウンロード指示をＳＩＭＤ型プロセッサ３３に与える。ＳＩＭＤ型プロセッサ３３の外部Ｉ／Ｆ３９のＤＭＡＣ（ダイレクトメモリアクセスコントローラ）が、これに応答して、指定があったアドレスのプログラムデータをプログラムＲＡＭ３６に、参照データをデータＲＡＭ３７に書込む（Ｓｄ１）。
【０１０５】
このデータ転送が完了すると、ＤＭＡＣのレディ報知に応答してＳＩＭＤ型プロセッサ３３がプログラムＲＡＭ３６の初期設定プログラムにしたがって、バッフアメモリ３２の設定（Ｓｄ２），シェーディング補正ＬＵＴ生成（Ｓｄ３），ドット補正ＬＵＴの生成（Ｓｄ４）、Ｒ，Ｇ＆Ｂ各γ変換のＬＵＴの生成（Ｓｄ５），ＩＤＵγ変換のＬＵＴの生成（Ｓｄ６）および像域分離で用いる各種ＬＵＴの生成（Ｓｄ７）を行い、これらを完了するとレディを報知する。
【０１０６】
バッフアメモリ３２の設定（Ｓｄ２）では、初期設定プログラムの中でのメモリ割当てにしたがって、図５に示す１６個のＲＡＭ ８Ｋならびに２個のＲＡＭ ２Ｋの用途割り当てを行う。用途種の主なものは、入力画像データを一時保持する入力ラインバッフア，出力用の画像データを一時保持する出力ラインバッフア，処理途中の画像データを一時保持する中間ラインバッフア，ＬＵＴおよびデータ遅延又は同期用の遅延メモリ、である。このような設定は、ＳＩＭＤ型プロセッサ３３が、その内部のメモコン設定レジスタに書込んだ、図５に示す１６個のメモコンそれぞれ宛てのメモコン設定情報を、該当のメモコンに出力することにより、実現する。
【０１０７】
なお、これらのメモコン設定情報の初期情報は、ＳＩＭＤ型プロセッサ３３が初期設定プログラムにしたがって、データＲＡＭ３７から読出してメモコン設定レジスタに書込んだものであるが、その後画像処理が始まると、その進行にしたがって、メモコン設定情報は書き換えられる。例えば、入力ラインバッファに指定されたＲＡＭ ８Ｋ（のデータ読み書きを制御するメモコン）に対しては、入力画像データを受け入れるタイミングでは「書込」が指定されるが、受け入れ（書込）が完了して、それの画像データを所定個ごとに読出して画像処理を施すタイミングでは、「読出し」が指定される。
【０１０８】
図１３の（ａ）に、メモコン設定レジスタ上のメモコン設定情報の区分を示し、（ｂ）には設定情報の主要項目を示す。図５に示す１６個のＲＡＭ ８Ｋの１つＮｏ．１を、画像データ入力用のラインバッフアに指定してそれに入力画像データを書込むときには、（ｃ）に示すように、Ｎｏ．１の読み書きを制御するメモコン１に与えられる設定情報は、「ラインバッフア」かつ「書込」を指定するものとなる。開始アドレスから終了アドレスまでが、書込指定領域である。このＮｏ．１に入力画像データを書込んだ後に、読出しをするときには、設定情報が図１３の（ｄ）に示すように、読出しを指定するものとなる。図１３の（ｅ）に示す設定情報は、１６個のＲＡＭ ８Ｋの中のＮｏ．１５の１領域をラインバッフアとして画像データの入出力に使用するとともに、他の１領域をＬＵＴとして使用するものである。この設定情報を用いて図５に示すＲＡＭのそれぞれをラインバッフア又はＬＵＴとして使用できると共に、１つのＲＡＭを同時に、ラインバッフアとＬＵＴに設定できる。ただし、ラインバッフアとＬＵＴに対するアクセスは時分割となる。つまり異なったタイミングでアクセスする。
【０１０９】
図１４に、１つのＲＡＭ ８Ｋの使用態様の数種を示す。（ａ）は、１つのＲＡＭ ８Ｋ（バイト）を、Ａ３サイズの短辺長を１ラインとする画像データの１ライン分のラインバッファメモリ（入力バッファ，中間バッファ又は出力バッファ）として使用する場合の、１つのＲＡＭ ８Ｋ上のデータ読書き領域を示す。（ｂ）は、Ａ４サイズの短辺長を１ラインとする画像データの２ライン分のラインバッファメモリとして使用する態様を、（ｃ）はＡ３サイズ用１ライン分のラインバッファメモリおよび１つのＬＵＴに用いる態様を、（ｄ）は１つのＬＵＴとして使用する態様を、（ｅ）は７つのＬＵＴとして使用する態様を示す。（ｅ）の態様は、例えば単色成分用のＬＵＴを７種準備しておいて、像域分離結果に応じてリアルタイムで、或は操作ボードＯＰＢ又はパソコンＰＣからの特性指定に応じて、１つを選択使用する場合に好適である。
【０１１０】
（ｆ）は、一部のＲＡＭ ８Ｋを、ＨＤＤから読み出したＬＵＴあるいはＳＩＭＤ型プロセッサ３３で生成したＬＵＴの一時格納用のメモリとして使用する態様である。例えばＲＧＢ画像データの各γ変換用の３個のＬＵＴ１０，ＬＵＴ１１，ＬＵＴ１２をＳＩＭＤ型プロセッサ３３で生成して格納しておき、ＲＧＢ画像データのγ変換を行うときには、Ｒ画像データ用のＬＵＴ１０を、別の２つのＲＡＭ ８Ｋに書込んで、これらを用いて奇数番画素のＲ画像データの一連と偶数番画素のＲ画像データの一連の、各画像データを同時に並行してγ変換する。Ｇ画像データおよびＢ画像データについても同様である。
【０１１１】
再度図１３の（ｂ）を参照する。アクセスモードの「（１／２）奇数同期読出／（１／２）偶数同期読出」は、パラレル／シリアル変換あるいは２連を一連に合成を指定するものであり、例えばＲ画像データとＢ画像データを一連に集成するメモコンの場合、Ｒ画像データの出力を行う第１のＲＡＭ ８Ｋ（又は１つのＲＡＭの１領域）とＢ画像データの出力を行う第２のＲＡＭ ８Ｋ（又は上記１つのＲＡＭの他領域）のそれぞれに、（１／２）奇数同期読出と（１／２）偶数同期読出が指定される。該メモコンは、データ読み出し同期信号（パルス）の奇数番では第１のＲＡＭ ８Ｋから、偶数番では第２のＲＡＭ ８Ｋから、画像データを読み出す。
【０１１２】
図１２に示すドット補正ＬＵＴの生成（Ｓｄ４）、Ｒ，Ｇ＆Ｂ各γ変換のＬＵＴの生成（Ｓｄ５），ＩＤＵγ変換のＬＵＴの生成（Ｓｄ６）および像域分離で用いる各種ＬＵＴの生成（Ｓｄ７）は、図１１に示す「システム制御」ＳＣＬにおいて、操作ボードＯＰＢ又はパソコンＰＣから、ＬＵＴの変更又は調整が指示されたときにも、それに応じたシステムコントローラ１０６の指示に応じてＳＩＭＤ型プロセッサ３３が起動し、指示に含まれる特性指定データに対応するＬＵＴに、バッファメモリ装置３２のＲＡＭ ８Ｋの対応ＬＵＴを書き換える。
【０１１３】
ここで、ＩＰＵ１で行われるＲ，Ｇ＆Ｂ各γ変換のＬＵＴの生成（Ｓｄ５）、ならびに、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３で行われるＹ，Ｍ，Ｃ＆Ｋ各γ変換のＬＵＴの生成、の内容を説明する。
【０１１４】
ハードディスク装置ＨＤＤの、ＩＰＵ１宛ての読取補正プログラムには、γ変換の位置に、スキャナγ変換のプログラムの格納アドレス（例えば第１グループのＳ１Ｒ，Ｓ１Ｇ＆Ｓ１Ｂ：図１５）が挿入されており、ＨＤＤから読取補正プログラムをＩＰＵ１のプロセッサ３３のプログラムＲＡＭ３６に転送するときに、該格納アドレスのＲ，ＧおよびＢスキャナγ変換のプログラムを、該格納アドレスと置き変えて、転送する。プログラムＲＡＭ３６に転送した後でも、プログラムＲＡＭ３６のプログラムは、操作ボードＯＰＢ或はホストＰＣからの変更操作（書換え指示入力）によってシステムコントローラ１０６に書換え命令を与えて、図１５に示す他のグループのもの（例えばＳ３Ｒ，Ｓ３Ｇ，Ｓ３Ｂのもの）に書換えることができる。
【０１１５】
同様に、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの夫々宛てのＹ，Ｍ，ＣおよびＫ出力補正プログラムにも、γ変換の位置に、Ｙ，Ｍ，ＣおよびＫプリンタγ変換のプログラムの格納アドレス（例えば第１グループのＰ１Ｙ，Ｐ１Ｍ，Ｐ１ＣおよびＰ１Ｋ：図１５）が挿入されており、ＨＤＤからＹ，Ｍ，ＣおよびＫ出力補正プログラムを、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋのプロセッサ５３ｙ，５３ｍ，５３ｃおよび５３ｋの各プログラムＲＡＭに転送するときに、該格納アドレスのプリンタγ変換のプログラムを、該格納アドレスと置き変えて、転送する。各プログラムＲＡＭに転送した後でも、操作ボードＯＰＢ或はホストＰＣからの変更操作によって、図１５に示す他のグループのもの（例えばＰ３Ｙ，Ｐ３Ｍ，Ｐ３Ｃ，Ｐ３Ｋのもの）に書換えることができる。ここで、補間演算プログラムによるγ変換のためのＬＵＴの生成を説明する。
【０１１６】
図１７を参照されたい。本実施例では、読取ユニット２１が出力するＲＧＢ画像データのＩＰＵ１でのγ変換ならびにＩＰＵ２が出力するＹＭＣＫ画像データのＩＰＵ３ｙ〜ＩＰＵ３ｋでのγ変換で、入力画像データｘ（横軸値：Ｒ，Ｇ，Ｂ／Ｙ，Ｍ，Ｃ，Ｋ画像データ）を、図１７に２点鎖線で示す略Ｓ字カーブの変換特性（特性曲線は色々である）となるように、出力画像データｙ（縦軸値；イエローｙではない）に変換（階調特性の変換）をするが、８ビット構成の入力画像データｘが表し得る数値範囲０〜２５５をそれより少ない複数ｍ＝８区間に分割して、変換特性曲線の各区間を、図１７上に実線で示す直線で近似した。これらの直線を表わす数式を用いる、直線近似の補間演算により、０〜２５５を表す各階調データをγ変換する。これらの補間演算式の適用区間を次に示す。
【０１１７】
区間Ｎｏ．ｉ 境界値 演算式（パラメータａｉ，ｂｉ）
１ ｘ１ ｙ１＝ａ１・ｘ＋ｂ１
２ ｘ２ ｙ２＝ａ２・ｘ＋ｂ２
３ ｘ３ ｙ３＝ａ３・ｘ＋ｂ３
４ ｘ４ ｙ４＝ａ４・ｘ＋ｂ４
５ ｘ５ ｙ５＝ａ５・ｘ＋ｂ５
６ ｘ６ ｙ６＝ａ６・ｘ＋ｂ６
７ ｘ７ ｙ７＝ａ７・ｘ＋ｂ７
８ （ｘ８：不要） ｙ８＝ａ８・ｘ＋ｂ８
なお、隣接する区間の境界において両区間の演算式は繋がっている。例えばｙ１＝ａ１・ｘ＋ｂ１とｙ２＝ａ２・ｘ＋ｂ２に、ｘ＝ｘ１を与えたときの、ｙ１の値＝ｙ２の値、すなわち、
ｙ１＝ａ１・ｘ１＋ｂ１＝ａ２・ｘ１＋ｂ２＝ｙ２
である。
【０１１８】
境界値はｘｉ（ｘ１〜ｘ８）、補間演算パラメータは傾きａｉ（ａ１〜ａ８）およびｙ切片（オフセット）ｂｉ（ｂ１〜ｂ８）である。
【０１１９】
図１５に示すリスト上の各変換プログラムは、これらの演算式に従って、入力階調データｘに対応するγ変換した出力階調データｙを算出するものである。なお、図１５に示すリスト上の多数の変換プログラムは、直線式（を規定するパラメータ）あるいは区間（を規定する境界値）が異なるものである。すなわちγ変換特性（階調変換特性）が異なるものである。
【０１２０】
図１６に、ＩＰＵ１，ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋのＳＩＭＤ型プロセッサ３３，５３ｙ，５３ｍ，５３ｃ，５３ｋの、プログラムＲＡＭ（３６）の変換プログラムに基いたグローバルプロセッサ（３８）による、ｎ＋１個（ｎ＝２５５）の、０〜２５５の各値を表す階調データの同時並行のγ変換の内容を示す。なお、本実施例では、階調データは、８ビット構成の多値階調データである。
【０１２１】
グローバルプロセッサ（３８）はまず、全プロセッサエレメントＰＥ０〜ＰＥｎを初期化してから、ｎ＋１個の０〜２５５の各値を表す階調データＤ０〜Ｄｎのそれぞれを、３２０個ある中のｎ＋１個のプロセッサエレメントＰＥ０〜ＰＥｎの各入力レジスタにセットする（ステップγｐ１）。なお、以下においてカッコ内には、ステップという語を省略して、ステップＮｏ．記号のみを記す。
【０１２２】
次に、グローバルプロセッサ（３８）は、全プロセッサエレメントＰＥ０〜ＰＥｎに最後区間ｉ＝ｍ＝８の補間演算パラメータａｍ（ａ８），ｂｍ（ｂ８）を与え、各プロセッサエレメントはそれらを自己のパラメータ設定用レジスタに書込む（γｐ２）。
【０１２３】
次に、グローバルプロセッサ（３８）は、演算対象区間ｉを第１区間（ｉ＝１）に定めて（γｐ３）、区間ｉの境界値ｘｉをプロセッサエレメントＰＥ０〜ＰＥｎに与えて、比較を指示する。ＰＥ０〜ＰＥｎはそれぞれ、セットされている階調データＤｊ（Ｄ０〜Ｄｎのそれぞれ）が第ｉ区間である（ｘｉ＜Ｄｊ：ＮＯ，すなわちｘｉ≧Ｄｊである）かをチェックして、第ｉ区間であると自身のフラグに「１」を立てる（γｐ４）。次に、第ｉ区間の計算式を規定するパラメータＡ＝ａｉ，Ｂ＝ｂｉをプロセッサエレメントＰＥ０〜ＰＥｎに与える。ここで、自身のフラグに始めて「１」を立てた（フラグを「０」から「１」に切換えた）プロセッサエレメントは、自身のパラメータ設定用レジスタに、パラメータＡ＝ａｉ，Ｂ＝ｂｉを書込む（γｐ５）。
【０１２４】
第１区間を演算対象区間とした上記処理を同様に、演算対象区間ｉを順次に第２（ｉ＝２），第３（ｉ＝３），・・・と更新して、第ｍ−１＝７区間（ｉ＝７）まで繰返し実行する（γｐ６／γｐ７／γｐ４／γｐ５／γｐ６）。ただし、すでにフラグに「１」を立てており、「０」から「１」への切換わりのないプロセッサエレメントは、自身のパラメータ設定用レジスタに新たにパラメータＡ＝ａｉ，Ｂ＝ｂｉを更新書込みすることはしない。
【０１２５】
第ｍ−１＝７区間まで実行すると、プロセッサエレメントＰＥ０〜ＰＥｎのいずれもが、自身にセットされている階調データが属する区間に宛てられているパラメータＡ＝ａｉ，Ｂ＝ｂｉを、自身のパラメータ設定用レジスタに保持していることになる。
【０１２６】
ここでグローバルプロセッサは、Ｙ＝Ａ・ｘ＋Ｂ、ｘはセットしている階調データ、なる演算指示をプロセッサエレメントＰＥ０〜ＰＥｎにあたえる。プロセッサエレメントＰＥ０〜ＰＥｎは、パラメータ設定用レジスタに保持しているＡ＝ａｉ，Ｂ＝ｂｉを用いて、Ｙ＝Ａ・ｘ＋Ｂを算出し、算出したＹを表すデータすなわちγ変換した階調データすなわちγ変換データを、自身の出力レジスタに格納する（γｐ８）。グローバルプロセッサ（３８）は、プロセッサエレメントＰＥ０〜ＰＥｎの出力レジスタのデータ（ＡＤ０〜ＡＤｎ：算出したＹ）をプロセッサエレメントのＲＡＭの出力データ領域に書込み、メモコン設定レジスタ（図１３の（ａ））でγ変換用ＬＵＴの読み書きを指定したメモコン（図５）にそこのデータの読み出しを指示する。該メモコンは、設定情報でＬＵＴに指定されたＲＡＭ ８Ｋの指定領域に、０〜２５５の各値の階調データ宛てに、そのγ変換データ（γ変換テーブル）を書込む（γｐ９）。
【０１２７】
この第１実施例の上述の補間演算では、プロセッサエレメントＰＥ群に対する１グループの階調データ群Ｄ０〜Ｄｎのセット；プロセッサエレメント群に対するｉ区間の境界値の同時供給とそれに続く該区間ｉの補間演算パラメータの同時供給、の区間ｉ＝１〜ｍについての実行、すなわちｍ回の繰返し；および、一回の演算式の指定と算出指示；によって、階調データ群Ｄ０〜Ｄｎの変換が完了する。
【０１２８】
プロセッサエレメント群は算出演算は１回のみであり、変換速度が速い。３２０個のプロセッサエレメント（ＰＥ）の中の２５６個を用いて０〜２５５の各値を表す総計２５６個の階調データを同時にγ変換する場合の、画像処理器（３３）のデータ処理ステップ数は少ない。従来の、階調データのγ変換を２５６回繰り返して行う場合と対比して、大幅なステップ数の低減となり、γ変換用ＬＵＴの生成速度が速い。
【０１２９】
上述のγ変換は、ＩＰＵ１のＳＩＭＤ型プロセッサ３３のプログラムＲＡＭ（３６）に書込んだ読取補正プログラムの中のスキャナγ変換プログラム、又は、ＩＰＵ３ｙ〜３ｋのＳＩＭＤ型プロセッサのプログラムＲＡＭに書込んだ出力補正プログラムの中のプリンタγ変換プログラムを、ハードディスクＨＤＤにある他の、γ変換特性が異なるものに書換えることにより、変更できる。
【０１３０】
上述の、図１６のステップγｐ９でＲＡＭ ８Ｋに書込んだγ変換テーブルは、γ変換を行うときに、図１８に示すように、１つの変換テーブルγＬＵＴ−Ｒを２つのＲＡＭ ８Ｋに書込んで、一方を奇数画素の画像データのγ変換に、他方を偶数画素の画像データのγ変換に割り当てる。図１８には、Ｒ画像データのγ変換時のデータの流れを示す。Ｇ画像データおよびＢ画像データのγ変換も同様である。図１８においては、奇数番画素のＲ画像データの一連と、それと同一ライン上の偶数番画素のＲ画像データの一連との、画像上は隣り合う各画素のＲ画像データが同時に並行して１つの画像ポートを介してメモコンに与えられる。メモコンは、奇数番画素のＲ画像データに第１のγＬＵＴ−Ｒの書込始端アドレスを加えたＬＵＴアクセスアドレスを第１のγＬＵＴ−Ｒを格納している第１のＲＡＭ ８ｋに読み出しアドレスとして、また、偶数番画素のＲ画像データに第２のγＬＵＴ−Ｒの書込始端アドレスを加えたＬＵＴアクセスアドレスを第２のγＬＵＴ−Ｒを格納している第２のＲＡＭ ８ｋに読み出しアドレスとして同時に並行して与えて、それらのアドレスの第１のγ変換データ（第１のγＬＵＴ−Ｒのデータ）および第２のγ変換データ（第２のγＬＵＴ−Ｒのデータ）を読み出して、読み出しデータを同時に並行してＳＩＭＤ型プロセッサ３３に出力する。なお、画像ポートから入力画像データを直接にメモコンに与えるのに変えて、入力画像データを一旦ＲＡＭ ８ｋに格納してからメモコンに与えることもできる。また、γ変換データをＬＵＴから読出して直接にＳＩＭＤ型プロセッサ３３に出力するのに変えて、一旦ＲＡＭ ８ｋに蓄えてから出力することもできる。
【０１３１】
上述のように、γ変換テーブルの生成（図１６）において、境界値を最小値から順番に大きいものに変更して、階調データと比較したが、境界値を最大値から順番に小さいものに変更して階調データと比較する態様も有り得る。例えば、図１６のステツプγｐ２ではＡ＝ａ１，Ｂ＝ｂ１をパラメータ設定用レジスタに書込み、ステップγｐ３ではｉを８に設定し、ステップγｐ４ではｘ（ｉ−１）をエレメントＰＥ０〜ＰＥｎにあたえて第ｉ区間にある（Ｄｊ≧ｘ（ｉ−１））かをチェックする。そしてステップγｐ６ではｉが１かをチェックして、１であるとステップγｐ８に進み、１になっていないと、ステップγｐ７でｉを１デクレメントする。
【０１３２】
図１９に、ＩＰＵ１のＳＩＭＤ型プロセッサ３３の内部のプログラムＲＡＭ３６に書込まれた読取処理プログラムに基づいてグローバルプロセッサ３３が、プロセッサエレメントＰＥならびにバッファメモリ３２を用いて行う像域分離の概要を示す。ここに示す像域分離は、ＲＧＢ画像データに基づいて、それらのデータが宛てられる画像領域が文字領域（文字や線画の領域）か絵柄領域（写真や絵の領域＆文字領域でない領域）かを判定し、文字エッジ領域，文字なか領域あるいは絵柄領域を表すＣ／Ｐ信号および有彩領域／無彩領域を表すＢ／Ｃ信号を発生する。ここで「文字なか」とは、文字エッジの内側すなわち文字線幅内を意味する。この実施例では、Ｃ／Ｐ信号およびＢ／Ｃ信号を併せて３ビットの信号の組み合わせが像域データＦｄである；
Ｃ／Ｐ信号：２ビット信号であり、３を意味する２ビット「１１」が
文字エッジ領域を示し、１を意味する２ビット「０１」が
文字なか領域を示し、０を意味する２ビット「００」が
絵柄領域を示す；
Ｂ／Ｃ信号：１ビット信号であり、Ｈ（「１」）が無彩領域を示し、
Ｌ（「０」）が有彩領域を示す。
【０１３３】
像域分離は、大別すると、ＭＴＦ補正３２１，エッジ分離３２２，白背景分離３２３，網点分離３２４，色相分割３２５ａ，色判定３２５ｂおよび総合判定３２６からなる。なお、ここでは、スキャナＳＣＲの読取ユニット２１による画像読取り密度は、６００ｄｐｉ程度である。
【０１３４】
ＭＴＦ補正３２１は、主に文字のエッジの抽出ために、読取ユニット２１が発生するＧ画像データを補正する。ここで、読取ユニット２１で読み取ったデータは、レンズなどの性能でボケていることがあるので、エッジ強調フィルタをかける。この実施例では、ＭＴＦ補正３２１の画素マトリクスを、主走査方向ｘの画素数７×副走査方向ｙの画素数５として、画素マトリクス上の各画素宛てに各重み付け係数ａ１〜ａ７，ｂ１〜ｂ７，ｃ１〜ｃ７，ｄ１〜ｄ７，ｅ１〜ｅ７を宛てた係数グループ（係数マトリクス）が、データＲＡＭ３７にある。係数マトリクスの第３行ｃ１〜ｃ７の中央の画素即ち注目画素の係数がｃ４である。係数マトリクスの各係数に、それに宛てられる画素の画像データが表す値を乗算した積（総計７×５＝３５個）の総和（積和値）が、注目画素（ｃ４が宛てられた画素）の、ＭＴＦ補正３２１で処理した画像データ値として、エッジ分離３２２，白背景分離３２３および網点分離３２３に与える。ここで注目画素とは、現在処理対象の画素であり、それが順次にｘ方向にそしてｙ方向に位置が異なるものに更新される。
【０１３５】
−エッジ分離３２２−
文字領域は、高レベル濃度の画素と低レベル濃度の画素（以下、黒画素、白画素と呼ぶ）が多く、かつ、エッジ部分では、これらの黒画素及び白画素が連続している。エッジ分離３２２は、このような黒画素及び白画素それぞれの連続性に基づいて文字エッジを検出する。先ず、３値化で、２種の閾値ＴＨ１およびＴＨ２を用いて、ＭＴＦ補正した画像データを３値化する。閾値ＴＨ１およびＴＨ２は、例えば、画像データが０から２５５までの２５６階調（０＝白）を表す場合、例えばＴＨ１＝２０、ＴＨ２＝８０に設定している。３値化では、入力データ＜ＴＨ１であると、該データが宛てられる画素を白画素と、ＴＨ１≦入力データ＜ＴＨ２であると中間調画素と、ＴＨ２≦入力データであると黒画素と、表す２ビット構成の３値化データに入力データを変換する。そして、３値化データを２値化して、画像成分の有無を表す画情報ビット（「１」：画像成分あり，「０」：画像成分なし）を得て、この２値データに基づいて黒画素が連続する箇所および白画素が連続する箇所を、それぞれパターンマッチングにより検出する。
【０１３６】
ここで黒画素連続検出に用いる参照パターンの代表例が、図２１の（ａ）に示す３×３画素マトリクスＢＰａ〜ＢＰｄであり、何れも、少なくとも注目画素（中心画素）を含む縦（ｙ），横（ｘ）および斜め方向に並んだ３画素の画情報ビットが「１」であるものであり、この条件を満たす他の全てのパターン（ＢＰａ〜ＢＰｄの空白升目のいずれかも「１」）も、黒画素連続検出に用いる参照パターンである。以下においては、これらの参照パターン群を、黒画素連続検出用参照パターン群という。
【０１３７】
白画素連続検出に用いる参照パターンの代表例が、図２１の（ａ）に示す３×３画素マトリクスＷＰａ〜ＷＰｄであり、何れも、少なくとも注目画素を含む縦（ｙ），横（ｘ）および斜め方向に並んだ３画素の画情報ビットが「０」であるものであり、この条件を満たす他の全てのパターン（ＷＰａ〜ＷＰｄの空白升目のいずれかも「０」）も、白画素連続検出に用いる参照パターンである。以下においては、これらの参照パターン群を、白画素連続検出用参照パターン群という。
【０１３８】
なお、図２１の（ａ）に示す参照パターンにおいて、黒丸はそれがある画素の画情報ビットが「１」（画像成分あり）であることを意味し、白丸はそれがある画素の画情報ビットが「０」（画像成分なし）であることを意味する。３×３画素マトリクスの中心の画素が注目画素である。
【０１３９】
黒画素連続／白画素連続のためにパターンマッチング判定では、黒画素連続と白画素連続とは背反するので、まず、黒画素連続検出で、注目画素を中央とする３×３画素マトリクスの画情報ビット群（図２１の（ｂ）のａ〜ｉ）が、黒画素連続検出用参照パターン群のいずれかに合致するかを、参照パターンを切換えてチェックし、合致する参照パターンがあると、該注目画素に、「黒画素連続」の画素であることを示す情報（１１：黒連続画素）を与える。黒画素連続検出用参照パターン群のいずれの参照パターンにも合致しないと、今度は白画素連続検出用参照パターン群のいずれかに合致するかを、参照パターンを切換えてチェックし、合致する参照パターンがあると、該注目画素に、「白画素連続」の画素であることを示す情報（０１：白連続画素）を与える。白画素連続検出用参照パターン群のいずれの参照パターンにも合致しないと、黒画素連続，白画素連続のいずれでもないことを示す情報（００：不一致）を与える。
【０１４０】
これらのパターンマッチングを行うために、データＲＡＭ３７には上述の黒画素連続検出用参照パターン群および白画素連続検出用参照パターン群の参照データセット群がある。１つの参照データセットは、１つの参照パターン画情報ビット群（９ビット）をシリアルに配列して２バイトデータとしたものである。たとえば図２１の（ｃ）に示す形態の２バイトデータであって、ここでは、画情報ビット群ａ〜ｉが、参照パターン（例えばＢＰａ）のものである。
【０１４１】
なお、対象マトリクスが図２１の（ｃ）に示すように５×５サイズの場合には、その対象データセットは、図２１の（ｅ）に示すように、４バイトデータとなる。
【０１４２】
図２０に、ＳＩＭＤ型プロセッサ３３が行う、１ライン上の各画素を中央とする画素マトリクスが参照マトリクスに合致するかの判定すなわちパターンマッチングＰＭＰ、の内容を示す。
【０１４３】
なお、例えば図２１の（ａ）の３×３マトリクスパターンに対するパターンマッチングのときには、ＳＩＭＤ型プロセッサ３３はメモリ装置３２に、３ライン以上の２値化データ格納用の入力ラインバッファを設定し、かつ３ラインの中の真中のラインの各画素宛てに、それを中心とする３×３画素マトリクスの画情報ビット群が、参照パターン（参照データセット）と合致するか否を表す判定データ（「１１」：黒連続画素，「０１」：白連続画素，「００」：該当せず）を書込むための、判定結果格納用のラインバッファを設定する。
【０１４４】
そして、図２０を参照すると、ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８は、その内部のＡ個（例えば３２０個）のプロセッサエレメントの各ＲＡＭ（図７の（ｂ）に示す）に、ｂ個の参照パターン（参照マトリクス）群の参照データセット群（例えば上述の黒画素連続検出用参照パターン群および白画素連続検出用参照パターン群のもの；ｂ個の参照データセット）を書込む（ｐｍ１）。
【０１４５】
次にＳＩＭＤ型プロセッサ３３は、Ａ個の対象データセットの転送をメモリ装置３２のメモコンに指示し（ｐｍ２）、これに応答して該メモコンが、入力ラインバッファの、中央ライン（注目ライン）上の一連のＡ個の注目画素のそれぞれを中央とする各画素マトリクスの画情報ビット群を、マトリクス単位で図２１の（ｃ）に示す態様でｃバイトの対象データセットに変換して、ＳＩＭＤ型プロセッサ３３に転送する。ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８は、先頭の対象データセットから順に、Ａ個の各プロセッサエレメントの各ＲＡＭに書込む（ｐｍ３）。
【０１４６】
例えば、バッファメモリ３２のメモコンが、ラインバッフアメモリに割り当てた３個のＲＡＭ ８Ｋに、前記３値化データを２値化した画情報ビットを書込み、それらから、図２１の（ｂ）に示すように、注目画素ｅの周辺に２次元ｘ，ｙのそれぞれに１画素が分布する、画素ａ〜ｉでなる３×３画素マトリクスに宛てられた画情報ビット群を読み出して、図２１の（ｃ）に示すように、１列２バイトの対象データセットに変換してＳＩＭＤ型プロセッサ３３に与え、これを注目画素を１画素づつ同一ライン上でシフトして、Ａ回行う。ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８が各対象データセットを各プロセッサエレメントのＲＡＭに書込む（ｐｍ３）。
【０１４７】
そしてグローバルプロセッサ３８の命令に従って、各プロセッサエレメントが比較演算ＳＩＭＤｏｐを並行して同時に行う。この比較演算ＳＩＭＤｏｐにおいてプロセッサエレメントは、まずその出力レジスタに「００」（該当なし：不一致）を書込む（ｐｍ４）。次に、その内部のＲＡＭに格納している第ｉ種（第ｉ番）の参照データセットが対象データセットに合致するかを、対応バイトごとにチェックして（ｐｍ５，ｐｍ６）、合致したときは「１１」（黒画素連続検出用参照パターン群のとき）又は「０１」（白画素連続検出用参照パターン群のとき）を出力レジスタに更新書込みするが（ｐｍ７）、不一致のときには何も書込まない。このような一致／不一致の判定を、参照データセット（参照パターン）を切換えて（ｐｍ８，ｐｍ９）繰返し実行する。ＲＡＭ３７にある参照データセット群のすべてを対象データセットと上述のように照合し終わると、比較演算ＳＩＭＤｏｐを終了する。
【０１４８】
終了したときには、各プロセッサエレメントの出力レジスタのデータは、該プロセッサエレメントのＲＡＭに格納している対象データセットで表される画素マトリクス画像が、参照データセットで表される参照パターン（黒画素連続検出用または白画素連続検出用の参照パターン）に合致するか否を表すものになっている。
【０１４９】
ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８は、Ａ個のプロセッサエレメントの各出力レジスタのデータを、メモコンを介して判定結果格納用のラインバッファに転送する（ｐｍ１０）。そして１ライン上の全画素に関して上述のパターンマッチングが完了したかをチェックして（ｐｍ１１）、完了していないと、同一ライン上の次の注目画素群をパターン比較対照画素に設定して、上述のステップｐｍ３以下のパターンマッチングを同様に実行する。
【０１５０】
以上に説明したパターンマッチングでは、１画素マトリクスＣ×Ｄ＝Ｅ（上記例では３×３＝９画素）の全画情報ビット群（２バイトデータ）につき、一個のプロセッサエレメントＰＥが参照パターン群の参照データセット群のいずれかの参照データセットと同じかの判定をして判定結果を得る。この判定がバイトデータの比較によるものであるので、判定速度が速い。さらには、これをＡ個のプロセッサエレメントが並行して同時に行うので、Ａ個の画素マトリクスのパターンマッチングが同時に完了し、パターンマッチング判定が高速である。
【０１５１】
図２２には、メモコンのエッジ／非エッジ領域判定のデータ処理ＦＥＤを示す。図２３の（ａ）には、このエッジ／非エッジ領域判定のときの、メモコンの内部フィードバックループを示す。次に図２３の（ａ）を参照すると、上述の黒画素，白画素連続検出の次にＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８は、データＲＡＭのエッジ／非エッジ領域判定用ＬＵＴを読出してメモコンを介してＲＡＭ ８Ｋに転送する。このＲＡＭ ８Ｋをここで、エッジ／非エッジ判定用のＲＡＭ ８Ｋ（ＬＵＴ）と表現する。メモコンは、ＳＩＭＤ型プロセッサ３３が与えるＬＵＴアドレスＬａｄ（変換対象入力データ）を入力レジスタ７５に受けてマルチプレクサ７６および出力レジスタ７２ならびにメモリＳＷを介して、ＲＡＭ ８Ｋ（ＬＵＴ）のアドレスラインに与え、ＳＩＭＤ型プロセッサ３３が与えるＬＵＴの記憶データ（変換出力データ）を入出力レジスタ７４に受けて入出力レジスタ７３およびメモリＳＷを介して、ＲＡＭ ８Ｋ（ＬＵＴ）のデータラインに与える。すなわちＲＡＭ ８Ｋ（ＬＵＴ）に書込む。
【０１５２】
グローバルプロセッサ３８は、このＲＡＭ ８Ｋ（ＬＵＴ）およびメモコンを用いて上述の黒画素連続検出および白画素連続検出の検出結果について、注目画素の近傍に黒連続画素又は白連続画素があるか否かを調べることにより、該注目画素が、エッジ領域と非エッジ領域のいずれにあるかを判定する。
【０１５３】
より具体的に述べれば、本実施例にあっては、５×５画素マトリクスのブロックで、その内部に黒連続画素と白連続画素がそれぞれ１つ以上存在するときに、そのブロックをエッジ領域と判定してマトリクスの中心画素である注目画素に「エッジ領域」との情報を与え、そうでないときに、そのブロックを非エッジ領域と判定し該注目画素に「非エッジ領域」との情報を与える。
【０１５４】
図２２を参照する。メモコンは、ＳＩＭＤ型プロセッサ３３の指示に従い、図２３の（ａ）に示すように、バッファメモリ３２にＬＵＴ（ＲＡＭ ８Ｋ（ＬＵＴ））と５ライン分以上のラインメモリ（ＲＡＭ ８Ｋ（ＬＩＮＥ））を定めて（ｆｅ１）、５ライン分以上の、上述の黒画素連続／白画素連続検出の検出結果を蓄積して、５ラインの真中の第３ラインを注目ラインとして、そのライン上の各画素を順次に注目画素とする（ｆｅ２）。
【０１５５】
メモコンは、注目画素を中心とする５×５画素マトリクスの上述の検出結果を、読み出しアドレスＰａｄをマルチプレクサ７７，出力レジスタ７２およびメモリＳＷを介してラインメモリＲＡＭ ８Ｋ（ＬＩＮＥ）のアドレスラインに与えることにより、入出力レジスタ７１を介して５画素の列単位で順次に取込んで、５×５画素マトリクス上に黒連続画素と白連続画素がそれぞれ１つ以上存在するときに、注目画素をエッジ領域と判定してエッジ／非エッジ情報ｅｄｓを発生する（ｆｅ３〜ｆｅ６）。
【０１５６】
注目画素のこのエッジ／非エッジ情報ｅｄｓ，主走査ｘ方向で１画素分先行する画素すなわち先行画素の確定エッジ／非エッジ情報Ｅｄｐ（メモコンの入出力レジスタ７４のデータ）、及び、注目画素の画像処理データである、前記黒画素連続／白画素連続検出の検出結果Ｔｐｄ、の３者をマルチプレクサ７５，７６および出力レジスタ７２を介してＲＡＭ ８Ｋ（ＬＵＴ）にＬＵＴのアクセスアドレスとして与えて（ｆｅ７）、それら３者の組み合わせに対応する確定エッジ／非エッジ情報Ｅｄｓをエッジ判定用ＲＡＭ ８Ｋ（ＬＵＴ）から読み出して（ｆｅ８）、メモコン内部の出力レジスタ７４に書込んでＳＩＭＤ型プロセッサ３３に出力する（ｆｅ９，ｆｅ１０）。そして１ライン上の全画素に関して上述のエッジ／非エッジの判定が完了したかをチェックして（ｆｅ１１）、完了していないと、同一ライン上の次の画素に注目画素を移して、上述のステップｆｅ３以下のパターン比較を同様に実行する。
【０１５７】
先行画素の確定エッジ／非エッジ情報Ｅｄｐがフィードバック情報である。ＲＡＭ ８Ｋ（ＬＵＴ）のエッジ／非エッジ判定の大要は、注目画素のエッジ／非エッジ情報ｅｄｓがエッジ（注目画素を中心とする５×５画素マトリクス上に黒連続画素と白連続画素がそれぞれ１つ以上存在）を示すときには、確定エッジ／非エッジ情報Ｅｄｓをエッジとし、ｅｄｓが非エッジであると、先行画素の確定エッジ／非エッジ情報Ｅｄｐがエッジで、しかも注目画素の前記黒画素連続／白画素連続検出の検出結果Ｔｐｄが「黒画素連続」又は「白画素連続」であると確定エッジ／非エッジ情報Ｅｄｓをエッジとし、Ｔｐｄが何れでもないと確定エッジ／非エッジ情報Ｅｄｓを非エッジとするものである。先行画素の確定エッジ／非エッジ情報Ｅｄｓが非エッジである場合には、Ｔｐｄが「黒画素連続」のときのみ確定エッジ／非エッジ情報Ｅｄｓをエッジとし、他のときは非エッジとする。
【０１５８】
この先行画素の確定エッジ／非エッジ情報Ｅｄｐのフィードバックと、注目画素の前記黒画素連続／白画素連続検出の検出結果Ｔｐｄが「黒画素連続」又は「白画素連続」であるかの参照を、エッジ／非エッジ判定用ＬＵＴに加えたことにより、エッジ／非エッジ間の切替わりが短いピッチで頻繁に起こる振動が抑制され、エッジ／非エッジの検出の信頼性が高い。
【０１５９】
なお、メモコン内部のマルチプレクサ７５，７６を使用するフィードバックＬＵＴ処理は、図２３の（ａ）に示し上述したように、数個のＲＡＭ ８Ｋ（ＬＩＮＥ）からメモコンにデータを取り込んでそれに基づいてＬＵＴアクセスデータ（入力データ）を生成してＬＵＴにアクセスするばかりでなく、ＳＩＭＤ型プロセッサ３３から一組以上のデータをメモコンに与えてＬＵＴアクセスデータを生成することもできる。
【０１６０】
図２３の（ｂ）に、この態様を、上述のエッジ／非エッジ判定に適用した形での、メモコン内部のデータフィードバックループを示す。この態様では、図２３の（ｂ）には図示しない５個のＲＡＭ ８Ｋ（ＬＩＮＥ）から、他のメモコンがＳＩＭＤ型プロセッサ３３に、５×５画素マトリクスの黒画素連続／白画素連続検出の検出結果を与え、プロセッサ３３が５×５画素マトリクス上に黒連続画素と白連続画素がそれぞれ１つ以上存在するときに、注目画素をエッジ領域と判定して、注目画素のこのエッジ／非エッジ情報ｅｄｓ、及び、注目画素の前記黒画素連続／白画素連続検出の検出結果Ｔｐｄ、を図２３の（ｂ）に示すメモコンに与え、このメモコンがこれらをマルチプレクサ７６を介して、出力レジスタ７２に、先行画素の確定エッジ／非エッジ情報Ｅｄｐと共に書込んで、ＲＡＭ ８Ｋ（ＬＵＴ）に出力する。このフィードバックＬＵＴ処理を利用することにより、ＳＩＭＤ型プロセッサ３３の状態遷移処理能力が向上する。
【０１６１】
−孤立点除去（図１９）−
さらに、文字エッジは連続して存在するので、孤立点除去にて孤立しているエッジを非エッジ領域に補正する。そして、エッジ領域と判定した画素に対して”１”（エッジ領域）なるｅｄｇｅ情報を与え、非エッジ領域と判定した画素に対応して”０”（非エッジ領域）なるｅｄｇｅ情報を与える。
【０１６２】
−白背景分離３２３（図１９）−
白背景分離３２３では、ＲＧＢ白抽出，白判定，白パターンマッチング，黒判定，黒パターンマッチングおよび白補正等を行う。パターンマッチングでは、前述の、パターンマトリクスのデータをメモコンで１列に配列して、複数のプロセッサエレメントＰＥで同時に参照パターンのシリアルデータと比較して、一気に１マトリクスのマッチング（パターンが一致しているかの判定）を行う。
【０１６３】
ＲＧＢ白地検出では、Ｒ，Ｇ，Ｂ画像データで白地領域を検出することにより、白背景分離の動作をアクティブにする。すなわち白背景分離の処理を起動する。具体的には、３×３画素マトリックスのＲ，Ｇ，Ｂ画像データのすべてが閾値ｔｈｗｓｓより小さければ、注目画素（３×３画素マトリックスの中心画素）が白領域と判定して白パターンマッチングをアクティブにする。これは、ある程度の広がりの白画素領域があるかを検出するものである。
【０１６４】
次に、黄色地を白背景としないために、仮想白画素を定める。ここでは注目画素を中心とする５×５画素マトリックスのどこかに、閾値ｔｈｗｃ以下のＢ画像データが存在すれば、注目画素を仮想白画素とする。特に、Ｂ画像データのみで見ているのは、後述の白判定が、Ｇ画像データのみに基づいて判定を行っているので、Ｇ画像データでは検出できないＹをＢ画像データにて検出する。
【０１６５】
次に、谷白画素検出で、上記ＲＧＢ白地検出で検出できない小さな白領域の谷白画素を、図２４の（ｂ）に示すＧ画像データの５×５画素マトリクス分布ＲＤＰａおよびＲＤＰｂに基づいて検出する。具体的には、５×５画素マトリクス分布ＲＤＰａの、黒丸を付した画素群の中の最低濃度ｍｉｎｙを摘出する。そして、５×５画素マトリクス分布ＲＤＰａの、白丸を付した画素群の中の最高濃度ｍａｘｙを摘出する。次に、もう１つの５×５画素マトリクス分布ＲＤＰｂの、黒丸を付した画素群の中の最低濃度ｍｉｎｔを摘出する。そして、５×５画素マトリクス分布ＲＤＰｂの、白丸を付した画素群の中の最高濃度ｍａｘｔを摘出する。次に、（ｍｉｎｙ−ｍａｘｙ）と（ｍｉｎｔ−ｍａｘｔ）のうち、正値であって大きいほうの値を谷検出値ＯＵＴとし、このＯＵＴの値がある閾値以上であると、注目画素（ＲＤＰａまたはＲＤＰｂの中心画素）を谷白画素と検出する。このように画像の谷状態を検出して、ＲＧＢ白地検出では、検出しにくいところを補う。
【０１６６】
−白判定−
白判定にもちいる状態変数ＭＳ，ＳＳ［Ｉ］を生成し更新する。ここで、状態変数ＭＳは処理対象ライン（注目ライン）の画素宛てのもの、状態変数ＳＳ［Ｉ］は処理対象ラインの１ライン前（処理済ライン）の画素宛てのものであり、いずれも白地の白の程度を表す４ｂｉｔの白地情報である。状態変数ＭＳおよびＳＳ［Ｉ］が表す値の最高値は１５に定めており、これが最も白い程度を意味し、最低値は０である。すなわち状態変数ＭＳおよびＳＳ［Ｉ］は、白の程度を示すデータであり、それが表す値が大きいほど、強い白を意味する。処理開始時に、状態変数ＭＳおよびＳＳ［Ｉ］は共に０に初期化する。
【０１６７】
そして、１ライン前かつ注目画素の主走査位置より前の白地情報ＳＳを、注目画素の白地情報ＭＳをそれから主走査方向ｘの１画素の位置ずれにつき１の低減率で下げた値に更新し、注目画素の白地情報を１ライン前の主走査方向ｘで主走査の後方に、前記低減率で伝搬させる（白伝搬処理）。但しこれは、１ライン前の白地情報のほうが小さい値である場合である。例えば１ライン前の画素が、ＲＧＢ白地検出で白地（白領域）と検出したものであるときにはそれの白地情報は１５であって最高値であるので書換えは行わない。
上述の、１ライン前の白地情報ＳＳの白伝搬処理においては、１ライン前の白地情報ＳＳをＲＡＭ ８Ｋに保持して、図２３の（ｂ）に示すように、メモコン内にフィードバックループを形成して、該ＲＡＭ ８Ｋ（図２３の（ｂ）上のＲＡＭ ８Ｋ（ＬＵＴ）に置き変わったもの）から読み出したデータ（Ｅｄｐ）と、ＳＩＭＤ型プロセッサ３３が算出しメモコンに与える白伝搬処理値データの一方を、プロセッサ３３の選択指定に応じてマルチプレクサ７６，７７で選択して、前記ＲＡＭ ８Ｋの、読み出したデータ（Ｅｄｐ）のアドレスに再度書き込む。
【０１６８】
注目画素を更新してそれが白地でないものになると、注目画素が、仮想白画素かつ白地情報ＭＳが閾値ｔｈｗ１（１３）以上、である時に、注目画素宛ての白地情報ＭＳを＋１する。すなわち、１だけ白程度が強い値に更新する。白地情報ＭＳの最高値ｍａｘは１５に定めており、１５を超える時には１５にとどめる。この経路を進んできたときにも、前述の、白伝搬処理を行う。
【０１６９】
注目画素が仮想白画素かつ白地情報ＭＳがｔｈｗ１（１３）未満、ｔｈｗ２（１）以上、かつ、谷白画素である時に、状態変数ＭＳをそのままの値に保持する。この経路を進んできたときにも、前述の、白伝搬処理を行う。
【０１７０】
上記条件のいずれにも一致しないときは、注目画素の白地情報ＭＳをー１する。すなわち白程度が１だけ弱い白地情報に更新する。白地情報ＭＳの最低値ＭＩＮは０であり、０未満になる時には０にとどめる。この経路を進んできたときにも、前述の、白伝搬処理を行う。
【０１７１】
−網点分離３２４（図１９）−
Ｇ画像データを用いて、所定の大きさの二次元局所領域内の画素濃度情報から、網点ドットの一部を形成する画素（網点ピーク画素と呼ぶ）を検出する。局所領域に関して、次の二つの条件が同時に成立するときに、領域の中心画素を網点ピーク画素として検出する：
条件１：中心画素の濃度レベルが局所領域内で最大（山ピーク）または最小（谷ピーク）である；
条件２：中心画素に対し点対称関係にある全ての画素のペアについて、画素ペアの濃度レベルの平均と中心画素の濃度レベルとの差の絶対値が、閾値Ｔｈ以上である。
【０１７２】
山と谷の網点ピーク画素を、所定の大きさの二次元の小領域毎に計数し、山と谷の網点ピーク画素の合計を小領域の計数値Ｐとする。この計数値Ｐが閾値Ｐｔｈより大きいときに、小領域の全画素（あるいは画素単位の処理の場合、小領域の中心画素のみ）を網点領域と判定する。
【０１７３】
この小領域の網点領域か否かの判定においても、前記エッジ／非エッジ判定のときと同様に、図２３の（ａ）あるいは図２３の（ｂ）に示すメモコン内フィードバックループを用いて、先行画素の確定網点／非網点のフィードバックと、注目画素が網点山ピーク，網点谷ピークか否の検出結果を網点／非網点判定用ＬＵＴに加えて、網点／非網点間の切替わりが単ピッチで頻繁に起こる振動を抑制し、網点／非網点検出の信頼性を高くしている。
【０１７４】
−７値化３２５ａ（図１９）−
入力データＲ，Ｇ，Ｂを、ｃ，ｍ，ｙおよび色判定用ｗ（白）の信号に変換する。色相分割の例としては、それぞれの色の境界を求め、１画素内のＲ，Ｇ，Ｂそれぞれの画像データの最大値と最小値の差をＲＧＢ差と定義して、色相空間を７領域に区画し、入力データがどの領域かを判定する。出力信号は、ｃ，ｍ，ｙに各１ビットの３ビットデータと、さらに、色判定用色画素検出のｗの１ビットである。ここで色相毎に閾値をかえているのは、色相領域毎に、有彩範囲が異なる時に色相領域に応じた閾値を決定する。この色相分割は、一例であって、どんな式を使用してもよい。色相分割３２５ａの出力ｃ，ｍ，ｙ，ｗは、バッフアメモリ３２に５ライン蓄え、色画素判定に用いる。
【０１７５】
そして、色画素用ｗ画素が存在する時は、その画素のｃ＝ｍ＝ｙ＝０に補正する。この補正により、注目画素を中心とする５×５画素マトリクスの白レベルが大きくなる。次に注目画素が、色相分割で得たｃ，ｍ，ｙの全てが１（ｃ＝ｍ＝ｙ＝１）または全てが０（ｃ＝ｍ＝ｙ＝０）以外の画素（色画素）であるかを、該５×５画素マトリクスが、色画素パターン群のいずれに合致するか、パターンマッチングを行う。そして５×５画素マトリクス色細線用パターン群を用いるパターンマッチングで、注目画素が白に囲まれた色線画素かを検出する。次に、５×５画素マトリクスの白領域パターン群をパターンマッチングにより注目画素が白領域画素かを検出する。上記で抽出したパターンマッチング結果にもとづいて、白領域に囲まれた色画素を色画素候補として、それ以外で白領域が存在する時は、色画素としない。白領域がない色画素パターンマッチングで一致したものは、色画素候補とする。
【０１７６】
−色判定３２５ｂ（図１９）−
次に、５×５画素マトリクス内の各画素のｃ，ｍ，ｙの１（ｃ＝１，ｍ＝１，ｙ＝１）の数をカウント１する。ｃ，ｍ，ｙそれぞれについてのカウント値の最大値と最小値との差が、ｔｈｃｎｔ以上でかつ最小値がｔｈｍｉｎ未満ならば、色画素候補１とする。ｔｈｃｎｔ，ｔｈｍｉｎは、複写（処理）前に設定する閾値である。ｙ，ｍ，ｃにプレーン展開して、Ｎ×Ｎのマトリクスにおいてのそれぞれのプレーン毎に数を数えて、最少値をブラックと仮定している。このことにより、黒画素の読み取りが漏れても補正が可能となる。そして最大値と最小値の差で有彩画素を判定している。このことにより、黒画素が読取りから外れた画素を補正して、有彩画素を抽出する。注目画素を中心とする５×５画素マトリクス内に一定画素の有彩画素があると注目画素を有彩画素とする。注目画素が色画素候補１でかつ色画素候補２であれば、色画素１とする。
【０１７７】
次に、４×４画素のマトリックスにおいて、１画素以上の色画素１があれば、該４×４画素マトリックス全体を色画素１ブロックとブロック化をする。ブロック化以降の処理は、４×４画素を１ブロックとしてブロック単位出力する。孤立点除去にて、注目ブロックの隣り合うブロックに色画素１ブロックがなければ孤立点として、除去する。次に膨張処理にて、色画素１ブロックが存在する場合は、５×５ブロックに膨張する。膨張するのは、色画素の周辺を、黒文字処理をしないようにするためである。ここで、色画素１ブロックの時にＬ（有彩）、それ以外の時はＨ（無彩）の、Ｂ／Ｃ情報を発生する。
【０１７８】
以下、５×５画素マトリクス内の各画素の、ｃ，ｍ，ｙの１（ｃ＝１，ｍ＝１，ｙ＝１）の数をカウント，カウント値の最大値と最小値との差に従った色画素２，色画素３かの検出と、ブロック化，孤立ブロックの除去等を行う。更に、注目画素が黒画素候補１，２かをパターンマッチングにより判定し、注目画素が、黒画素候補１でかつ黒画素候補２であれば、黒画素とする。４×４画素のマトリックスにおいて、１画素以上の黒画素があれば、該４×４画素マトリックスの全体を黒画素ブロックとする。このブロック化以降の処理は、４×４画素を１ブロックとしてブロック単位で出力する。３×３ブロックのマトリックス内において、注目ブロックが黒画素ブロックで、その周辺画素が非黒画素ならば、注目ブロックを非黒画素ブロックにする。
【０１７９】
−統合色画素判定−
注目ブロックが、色画素判定で色画素２と判定されかつ無彩判定で黒画素と判定されていなければ、注目ブロックは色ブロックと判定する。また、色画素判定が色画素との判定の時も色ブロックと判定する。統合色画素判定で、色と判定したブロックに対して小さな文字を連続と見なすために、注目ブロックを中心とする９×９ブロックのマトリックス内に１ブロックでも色ブロックであれば、注目ブロックを色ブロックとする。ここで、大きく膨張させるのは、文字同士のすき間を埋めるためである。
【０１８０】
−連続カウント−
次に、色画素ブロックの連続性を見て、カラー原稿か白黒原稿かを判定する。上記膨張の出力データ（色画素ブロック）の中の色画素の連続数をカウントすることにより、カラー原稿かどうか判定する。注目画素が色画素ブロックにある時に注目画素の左上，上，右上および左の画素の色画素連続数を参照して、注目画素の色画素連続数を算出する。ここで、注目画素を、例えば図２４の（ｂ）の画素分布パターンＭＰｐのｃ３画素とすると、左上，上，右上および左の画素はそれぞれ、ｂ２，ｂ３，ｂ４およびｃ２の画素である。注目画素が色画素ブロックにないときには、該注目画素には０なる色画素連続数を与える。
【０１８１】
この処理において、図２４の（ａ）に示すＲＡＭ ８Ｋ（ＬＵＴ）に、左上，上，右上および左の画素ｂ２，ｂ３，ｂ４およびｃ２の色画素連続数に対応する注目画素（ｃ３）の色画素連続数の関係を規定したＬＵＴをＳＩＭＤ型プロセッサ３３のデータＲＡＭ３７から読み出して、書き込む。図２４の（ａ）に示すように、メモコン内にフィードバックループを形成して、ＲＡＭ ８Ｋ（ＬＵＴ）から読み出したデータｃ２（左の画素ｃ２の色画素連続数）と、先行ラインの各画素の色画素連続数を格納したラインメモリＲＡＭ ８Ｋ（ＬＩＮＥ）から読み出した左上，上および右上画素ｂ２，ｂ３およびｂ４の色画素連続数（同じくｂ２，ｂ３およびｂ４と表記）とを、マルチプレクサ７５，７６および出力レジスタ７２で併合してＬＵＴアクセスアドレスとしてメモリＳＷを介してＲＡＭ ８Ｋ（ＬＵＴ）のアドレスラインに与えて、ＬＵＴからデータｃ３を読み出し、これを注目画素ｃ３宛ての色画素連続数とする。
【０１８２】
このＬＵＴによる色画素連続数決定のロジック概要をここで説明すると、注目画素が色画素ブロックにない場合はそれに０を与えるが、色画素ブロックにある場合は、先ず注目画素の上画素の色画素連続数が０であると、参照値Ａに右上画素（ｂ４）の色画素連続数に１を加えた値を与え、上画素（ｂ３）の色画素連続数が０であると参照値Ａに右上画素（ｂ４）の色画素連続数を与える。次に、参照値Ｂに左上画素（ｂ２）の色画素連続数に１を加えた値を与え、参照値Ｃには上画素（ｂ３）の色画素連続数に１を加えた値を与え、また参照値Ｄには左画素（ｃ２）の色画素連続数に１を加えた値を与える。そして、参照値Ａ，Ｂ，ＣおよびＤのうちの最高値を、注目画素（ｃ３）の色画素連続数とする。上画素の色画素連続数が０でないとそれを注目画素に与える。
【０１８３】
注目画素（ｃ３）に色画素連続数を上述のように与えると、この色画素連続数が設定値ｔｈａｃｓ以上であるかをチエックして、ｔｈａｃｓ以上であると、カラー原稿であると決定して、そこで連続カウントの処理を終える。色画素連続数が設定値ｔｈａｃｓ未満であると、注目画素を走査方向ｘ，ｙの次の画素に更新して、上述の処理を繰返す。原稿全面について上述の処理をした結果、最後まで色画素連続数が設定値ｔｈａｃｓ未満であったときには、原稿は白黒画像であると決定する。
【０１８４】
上述の色画素連続数は、ほぼたての色付き線分と横の色付き線分の和となる。右上の色画素連続数が、他と異なるのは二重カウントを防ぐためである。同一原稿上のどれかの色画素群のなかの色画素連続数が１つでも設定値ｔｈａｃｓ以上になるとそこで、カラー原稿である、とカラーか白黒かの判定を確定する。
【０１８５】
−総合判定３２６（図１９）−
総合判定３２６は、文字判定，膨張処理および文字なか判定からなる。
【０１８６】
−文字判定−
文字判定では、エッジ分離３２２の結果がエッジありで、網点分離３２４の結果が網点なしで白背景分離３２３の結果が白領域ありのときは、文字エッジと判定する。そうでないときには非文字エッジ（絵柄又は文字なか）と判定する。
【０１８７】
−膨張処理−
膨張処理では、文字判定の結果を８×８ブロックのＯＲ処理をして、その後に３×３ブロックのＡＮＤ処理をして４ブロックの膨張処理を行う。すなわち、注目ブロックを中心とする８×８ブロックのいずれかのブロックが文字エッジであると、注目ブロックも文字エッジブロックであると仮定し、該注目ブロックを中心とする３×３ブロックのすべてが文字エッジであると注目ブロックを文字エッジと確定し、そして、注目ブロックとそれに隣接する３ブロック、計４ブロックを文字エッジと見なす。ＯＲ処理してからＡＮＤ処理するのは、特に黒文字の場合、黒文字の領域の周辺に小領域の非黒文字領域が存在すると、処理の差により違和感が感じられることがある。例えば黒が薄く見える。これを防ぐために、ＯＲ処理で非黒文字領域を大きくしている。ＡＮＤ処理は、望むべき膨張量にするために行っている。
【０１８８】
−文字なか判定−
文字なか判定は、エッジ分離３２２，白背景分離３２３，網点分離３２４，色判定３２５ｂおよび文字判定の結果を用いて、文字のなか領域（文字線幅内）か否を表す文字なか信号を生成する。文字なか信号を生成するために用いる処理と信号を、次に示す。
【０１８９】
文字なか用文字信号：文字判定の、文字エッジ／非文字エッジをあらわす出力信号を５×５ブロックのＯＲ処理をする。この出力を文字なか用文字信号と言う；
白ブロック黒文字信号Ａ：文字なか用文字信号がアクティブ（文字エッジ）で、白背景分離３２３の白ブロック補正の出力が白ブロック補正データありで、色判定３２５ｂの結果がノンアクティブ（無彩：黒画素ブロック）の時に、白ブロック黒文字信号Ａをアクティブとする。すなわち、「白ブロック黒文字」を示すものとする。この場合（白地に囲まれた黒文字）は、文字である確率が非常に高い；
高濃度黒領域信号Ｂ：白背景分離３２３の黒ブロック化の３×３ブロックのＯＲがアクティブ（黒）で、色判定３２５の結果がノンアクティブ（無彩）で、網点分離の結果がノンアクティブ（非網点）で、さらに、文字なか用文字信号がノンアクティブ（非文字エッジ）の時に、高濃度黒領域信号Ｂをアクティブにする。すなわち、「高濃度黒領域」を示すものとする。黒文字のなかは、濃度が濃いので、他の条件と組み合わせて文字なか判定をする；
黒文字信号Ｃ：文字なか用文字信号がアクティブ（文字エッジ）で、色判定３２５の結果がノンアクティブ（無彩）の時に、黒文字信号Ｃはアクティブ（黒文字）になる。このアクティブの黒文字部分は、文字のエッジである可能性が高く、その周辺に文字なかがある可能性が高い。
【０１９０】
ここで、文字なか候補の判定について説明する。白ブロック黒文字信号Ａ，高濃度黒領域信号Ｂおよび黒文字信号Ｃを用いて、文字なか候補信号Ｑを表現すると、次式のようになる：
Ｑ２４＝（Ａ２１＆Ａ２２＆Ａ２３＆Ａ２４）
＃（（Ｑ１３＃Ｑ２３＃Ｑ１４＃Ｑ１５）＆（Ｂ２４＃Ｃ２４））
記号の２桁の数字の上桁の数字の２は現在のラインｙ２を示し、１は１ライン前ｙ１を示す。下桁の数字は、ライン上の画素位置ｘを示す。上式が表す処理を簡単に説明すると、白ブロック黒文字信号Ａが連続して存在するとすなわちＡ２１〜Ａ２４が全てアクティブであると、注目画素を文字なか候補であると仮定し、次に、文字なか候補確定の処理を開始する。すなわち、高濃度黒領域信号Ｂ２４か黒文字信号Ｃ２４の周辺に文字なか候補ありと判定した画素（Ｑ１３，Ｑ２３，Ｑ１４またはＱ１５）があると、注目画素も、文字なか候補と、判定を確定する。つまり、白ブロック文字信号Ａ（アクティブ）が連続して存在するとこの条件をトリガーにして、文字なか候補の判定を開始する。
【０１９１】
白地に囲まれた黒文字（白ブロック黒文字信号Ａがアクティブ）の場合は、そこが文字である確率が非常に高く、白ブロック黒文字信号Ａ（アクティブ）が連続して存在するのは、ほとんどすべて文字であるからである。黒文字信号Ａ（アクティブ）は、文字のエッジである可能性が高く、「文字なか」がその周辺にある可能性が高いので、上述のように、文字なか候補（Ｑ２４：アクティブ）としている。この結果を文字なか候補とする。
次に、文字なか候補（信号Ｑ：アクティブ）から文字なか信号をつくる。文字なか信号は、文字エッジ信号でなく、文字なか候補であれば、文字なか信号あり（文字なか信号：アクティブ）と判定する。ここで最終的に出力するＣ／Ｐ信号は、以下の表のようになる：
Ｃ／Ｐ信号 文字エッジ信号 文字なか信号 領域判定内容
０ なし なし 絵柄領域
１ なし あり 文字なか領域
２ − − −
３ あり × 文字エッジ領域
Ｃ／Ｐ＝２を出力するケースは存在しない。
【０１９２】
この２ビットのＣ／Ｐ信号に、１ビットのＢ／Ｃ信号を加えた３ビットの信号が像域データＦｄである。
【０１９３】
像域データＦｄは、ＩＰＵ２におけるフィルタ処理および下色除去で参照され、また、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋにおけるγ変換および階調処理に参照される。
【０１９４】
ＩＰＵ２におけるフィルタ処理は、ＲＧＢデータをＭＴＦ補正するフィルタ処理であり、Ｎ×Ｎの画素マトリックスに対応する係数マトリクスを用いて、各係数に各画像データを乗じて重み付け平均値を得る。Ｃ／Ｐ信号が３を表すもの（文字エッジ領域）である時には、鮮鋭化処理用の係数マトリクスを用い、０又は１を表すもの（文字なか領域又は絵柄領域）である時には平滑化処理用の係数マトリクスを用いて、重み付け平均値を導出する。
【０１９５】
下色除去は、画像データの色再現を向上させるためのものであり、色変換によって生成したＹ，Ｍ，Ｃデータの共通部分をＵＣＲ（加色除去）処理してＢｋデータを生成し、Ｙ，Ｍ，Ｃ，Ｋデータを生成する。ここで、Ｃ／Ｐ信号が３（文字エッジ領域）以外の時（文字なか領域又は絵柄領域のとき）は、スケルトンブラック処理を行う。Ｃ／Ｐ信号が３（文字エッジ領域）の時は、フルブラック処理を行う。さらにＣ／Ｐ信号が３（文字エッジ領域）かつＢ／Ｃ信号がＨ（無彩領域）の時は、Ｃ，Ｍ，Ｙのデータをイレースする。これは、黒文字の時、黒成分のみで表現するためである。
【０１９６】
ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋのγ変換は、カラープリンタＰＴＲの作像ユニット１０５の周波数特性やＣ／Ｐ信号に応じて、γ変換特性（いわゆるγカーブ）を変更し処理する。Ｃ／Ｐ信号が０（絵柄領域）又は１（文字なか領域）の時は画像を忠実に再現するγカーブを用い、Ｃ／Ｐ信号が３（文字エッジ領域）の時はγカーブを立たせてコントラストを強調する。
【０１９７】
ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの階調処理は、カラープリンタＰＴＲの作像ユニット１０５の階調特性やＣ／Ｐ信号に応じて、ディザ処理，誤差拡散処理等の量子化を行う。ＩＰＵ３ｋによるＫ画像データの階調処理では、Ｃ／Ｐ信号が０（絵柄領域）の時は階調重視の処理を行い、それ以外の時は解像力重視の処理を行う。Ｂｋ以外の作像の時は、Ｃ／Ｐ信号が０（絵柄領域）又は１（文字なか領域）の時は階調重視の処理を行い、それ以外の時は解像力重視の処理を行う。
【０１９８】
−第２実施例−
第２実施例のハードウエアは、上述の第１実施例と同じであるが、第２実施例は、ＬＵＴ生成用γ変換の補間演算でのデータ処理の内容が少し異なる。
【０１９９】
図２５に、第２実施例のＩＰＵ１およびＩＰＵ３ｙ〜３ｋが実行する、ＬＵＴ生成用γ変換（ＩＰＵ１におけるスキャナγ変換用ＬＵＴの生成＆ＩＰＵ３ｙ〜３ｋにおけるプリンタγ変換用ＬＵＴの生成）の内容を示す。
【０２００】
第２実施例のＳＩＭＤ型プロセッサ（３３）のグローバルプロセッサ（３８）はまず、全プロセッサエレメントＰＥ０〜ＰＥｎを初期化してから、ｎ＋１個（ｎ＝２５５）の、それぞれが０〜２５５の各値を表す階調データＤ０〜Ｄｎのそれぞれを、ｎ＋１個のプロセッサエレメントＰＥ０〜ＰＥｎの各入力レジスタにセットする（ステップａγｐ１）。
【０２０１】
次に、グローバルプロセッサ（３８）は、演算対象区間ｉを第１区間（ｉ＝１）に定めて（ａγｐ２）、区間ｉの補間演算パラメータａｉ，ｂｉを全プロセッサエレメントＰＥ０〜ＰＥｎに与えて、ｙｉ＝ａｉ・ｘ＋ｂｉの算出を指示する（ａγｐ３）。全プロセッサエレメントＰＥ０〜ＰＥｎは、それぞれに与えられている階調データＤｊ（Ｄ０〜Ｄｎのそれぞれ）をｘとして、ｙｉを算出し、それぞれ算出値Ａ０〜Ａｎを得る（ａγｐ３）。
【０２０２】
次に、グローバルプロセッサ（３８）は、第ｉ区間の境界値ｘｉを全プロセッサエレメントＰＥ０〜ＰＥｎに与えて、比較を指示する。ＰＥ０〜ＰＥｎはそれぞれ、セットされている階調データＤｊが第ｉ区間である（ｘｉ＜Ｄｊ：ＮＯ，すなわちｘｉ≧Ｄｊである）かをチェックして、第ｉ区間であると自身のフラグに「１」を立てる（ａγｐ４）。
【０２０３】
次に、自身のフラグに始めて「１」を立てた（フラグを「０」から「１」に切換えた）プロセッサエレメントは、算出値Ａｊ（Ａ０〜Ａｎのいずれか）を出力レジスタＡＤｊに書込む（ａγｐ５）。自身のフラグを「０」から「１」に切換えなかったプロセッサエレメントは、この書込をしない。
【０２０４】
第１区間を演算対象区間とした上記処理を同様に、演算対象区間ｉを順次に第２（ｉ＝２），第３（ｉ＝３），・・・と更新して、第ｍ−１＝７区間（ｉ＝７）まで繰返し実行する（ａγｐ６／ａγｐ７／ａγｐ３／ａγｐ４／ａγｐ５／ａγｐ６）。ただし、すでにフラグに「１」を立てており、「０」から「１」への切換わりのないプロセッサエレメントは、出力レジスタＡｊへの算出値の書込はしない。そして最後の第ｍ＝８区間では、フラグに「１」を立てていないプロセッサエレメントのみが、算出値Ａｊを出力レジスタＡＤｊに書込む。
【０２０５】
第ｍ−１＝７区間まで実行すると、プロセッサエレメントＰＥ０〜ＰＥｎのいずれもが、自身にセットされている階調データが属する区間に宛てられているパラメータＡ＝ａｉ，Ｂ＝ｂｉに基づいた算出値を出力レジスタに保持していることになる。
【０２０６】
次にグローバルプロセッサ（３８）は、プロセッサエレメントＰＥ０〜ＰＥｎの出力レジスタのデータ（ＡＤ０〜ＡＤｎ）をプロセッサエレメントのＲＡＭの出力データ領域に書込み、メモコン設定レジスタ（図１３の（ａ））でγ変換用ＬＵＴの読み書きを指定したメモコン（図５）にそこのデータの読み出しを指示する。該メモコンは、設定情報でＬＵＴに指定されたＲＡＭ ８ＫのＬＵＴ形成用の指定領域に、０〜２５５の各値の階調データ宛てに、そのγ変換データを書込む（ａγｐ８）。
【０２０７】
この第２実施例の補間演算によれば、各プロセッサエレメントが同一時点には同一の区間の補間演算をしてγ変換データを算出する。しかしこのとき各プロセッサエレメントに与えられる各階調データは同一とは限らず、すべてが該補間演算が宛てられる区間ｉに入っているものとは限らない。区間ｉに入っていない階調データが与えられたプロセッサエレメントの演算出力はエラーであり、区間ｉに入っている階調データが与えられたプロセッサエレメントの演算出力が正しい値である。
【０２０８】
各区間ｉ、ｉ＝１〜ｍ、の補間演算を１つづつ、すべてのプロセッサエレメントで同時に同じ演算を並行して実行し、全区間の補間演算を遂行すると、その間に、どのプロセッサエレメントも１回、正しい変換値を算出する。この正しい変換値を有効とする。すなわち変換データとして出力する。
【０２０９】
１つの階調データに対して、それを与えられたプロセッサエレメントは、見かけ上はｍ回（例えば、ｍ＝８）補間演算を繰り返す。すなわち、各区間の補間演算ｙｉ、ｉ＝１〜ｍ、のそれぞれを実行する。したがって演算回数は多くなるが、１回の演算が簡単で時間が短いので、大きなｎ値の複数ｎの階調データ全体としての変換時間は短い。
【０２１０】
−第３実施例−
第３実施例のハードウエアは、上述の第１実施例と同じであるが、第３実施例は、γ変換用ＬＵＴの生成に用いる補間演算プログラムの構成が少し異なる。第３実施例のＩＰＵ１およびＩＰＵ３ｙ〜３ｋが実行する、γ変換（ＩＰＵ１におけるスキャナγ変換用ＬＵＴの生成＆ＩＰＵ３ｙ〜３ｋにおけるプリンタγ変換用ＬＵＴの生成）を説明する。
【０２１１】
ＩＰＵ１宛ての読取補正プログラムには、γ変換用ＬＵＴの生成の位置に、スキャナγ変換のプログラムの格納アドレスＳ００（図２６）が挿入されており、ＨＤＤから読取補正プログラムをＩＰＵ１のＳＩＭＤ型プロセッサ３３のプログラムＲＡＭ３６に転送するときに、該格納アドレスＳ００のスキャナγ変換のプログラムを、該格納アドレスと置き変えて転送する。これに加えて、１セットのＲ，Ｇ，Ｂ γ変換用の「境界値，パラメータ」群、例えばアドレスＳ１Ｒ，Ｓ１ＧおよびＳ１Ｂ（図２６）のデータを、ＳＩＭＤ型プロセッサ３３のデータＲＡＭ３７のγ変換用データ格納領域に転送して書込む。一組例えばアドレスＳ１Ｒの、Ｒ γ変換用の、「境界値，パラメータ」群は、図１７に示す区間の境界値ｘｉおよび補間演算式ｙｉのパラメータａｉ，ｂｉであり、ｉ＝１〜８、の８区間分である。
【０２１２】
図２７に、一組のパラメータ群の、データＲＡＭ３７上の情報区分を模式的に示す。
【０２１３】
前記１セットすなわち３組（Ｒ用，Ｇ用およびＢ用：アドレスＳ１Ｒ，Ｓ１ＧおよびＳ１Ｂ）をデータＲＡＭ３７に書込んだ後でも、操作ボードＯＰＢ或はホストＰＣからの変更操作によって、図２６に示す他のグループのもの（例えばＳ３Ｒ，Ｓ３Ｇ，Ｓ３Ｂのもの）に書換えることができる。
【０２１４】
同様に、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの夫々宛てのＹ，Ｍ，ＣおよびＫ出力補正プログラムにも、γ変換の位置に、γ変換のプログラムの格納アドレス（Ｐ００：図２６）が挿入されており、ＨＤＤからＹ，Ｍ，ＣおよびＫ出力補正プログラムを、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋのプロセッサ５３ｙ，５３ｍ，５３ｃおよび５３ｋの各プログラムＲＡＭ（３６）に転送するときに、該格納アドレスＰ００のプリンタγ変換のプログラムを、該格納アドレスと置き変えて、転送する。これに加えて、１セットのＹ，Ｍ，Ｃ，およびＫそれぞれのγ変換用の「境界値，パラメータ」群、例えばアドレスＰ１Ｙ，Ｐ１Ｍ，Ｐ１ＣおよびＰ１Ｋ（図２６）のデータ、のそれぞれを、ＳＩＭＤ型プロセッサ５３ｙ，５３ｍ，５３ｃおよび５３ｋの各データＲＡＭのγ変換用データ格納領域に転送して書込む。データＲＡＭに書込んだ後でも、操作ボードＯＰＢ或はホストＰＣからの変更操作によって、図２６に示す他のグループのもの（例えばＰ３Ｙ，Ｐ３Ｍ，Ｐ３ＣおよびＰ３Ｋのもの）に書換えることができる。
【０２１５】
第３実施例のγ変換処理フローは、図１６に示す第１実施例のものと同様である。ただし、境界値ｘｉおよびパラメータａｉ，ｂｉは、ＳＩＭＤプロセッサ（３３）内のデータＲＡＭ（３７）から読出してプロセッサエレメントＰＥに与える。
【０２１６】
−第４実施例−
第４実施例のハードウエアは、上述の第１実施例と同じであるが、第４実施例は、γ変換テーブルの補間演算による生成は行わず、原変換テーブルをＨＤＤに格納しているものである。ＩＰＵ１宛ての読取補正プログラムには、γ変換用ＬＵＴの生成の位置に、スキャナγ変換のプログラムの格納アドレスＳ００（図２８）が挿入されており、ＨＤＤから読取補正プログラムをＩＰＵ１のＳＩＭＤ型プロセッサ３３のプログラムＲＡＭ３６に転送するときに、該格納アドレスＳ００のスキャナγ変換のプログラムを、該格納アドレスと置き変えて転送する。これに加えて、１セットのＲ，Ｇ，Ｂ γ変換テーブル、例えばアドレスＳ１Ｒ，Ｓ１ＧおよびＳ１Ｂ（図２８）の変換テーブルを、ＳＩＭＤ型プロセッサ３３のデータＲＡＭ３７のγ変換テーブル格納領域に転送して書込む。
【０２１７】
ＲＧＢ画像データのγ変換のときには、ＳＩＭＤ型プロセッサ３３が、データＲＡＭ３７からγ変換テーブルを読み出して、例えば図１８に示すように、１つの変換テーブルを２つのＲＡＭ ８ｋに書込んで、１ライン上の奇数番画素の画像データと偶数番画素の画像データを同時に並行してγ変換する。
【０２１８】
前記１セットすなわち３組（Ｒ用，Ｇ用およびＢ用：アドレスＳ１Ｒ，Ｓ１ＧおよびＳ１Ｂ）のγ変換テーブルをデータＲＡＭ３７に書込んだ後でも、操作ボードＯＰＢ或はホストＰＣからの変更操作によって、図２８に示す他のグループのもの（例えばＳ３Ｒ，Ｓ３Ｇ，Ｓ３Ｂのもの）に書換えることができる。
【０２１９】
同様に、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの夫々宛てのＹ，Ｍ，ＣおよびＫ出力補正プログラムにも、γ変換の位置に、γ変換のプログラムの格納アドレス（Ｐ００：図２８）が挿入されており、ＨＤＤからＹ，Ｍ，ＣおよびＫ出力補正プログラムを、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋのプロセッサ５３ｙ，５３ｍ，５３ｃおよび５３ｋの各プログラムＲＡＭ（３６）に転送するときに、該格納アドレスＰ００のプリンタγ変換のプログラムを、該格納アドレスと置き変えて、転送する。これに加えて、１セットのＹ，Ｍ，Ｃ，およびＫそれぞれのγ変換テーブル、例えばアドレスＰ１Ｙ，Ｐ１Ｍ，Ｐ１ＣおよびＰ１Ｋ（図２８）のデータ、のそれぞれを、ＳＩＭＤ型プロセッサ５３ｙ，５３ｍ，５３ｃおよび５３ｋの各データＲＡＭのγ変換テーブル格納領域に転送して書込む。データＲＡＭに書込んだ後でも、操作ボードＯＰＢ或はホストＰＣからの変更操作によって、図２８に示す他のグループのもの（例えばＰ３Ｙ，Ｐ３Ｍ，Ｐ３ＣおよびＰ３Ｋのもの）に書換えることができる。
【０２２０】
−第５実施例−
第５実施例のハードウエアは前述の第１実施例と略同様であるが、第５実施例のＩＰＵ１のＳＩＭＤ型プロセッサ３３が、その内部のプログラムメモリ３６の読取り補正プログラムの中の像域分離プログラム、更にその中のパターン比較プログラム、に基づいて行うパターン比較すなわちパターンマッチングの内容が異なる。
【０２２１】
図２９に、この第５実施例のパターン比較ＰＭＰａの内容を示す。なお、この処理は第１実施例の図２０に示す処理に置き換わるものである。図２９に示すパターン比較ＰＭＰａの内容を次に説明する。
【０２２２】
例えば図２１の（ａ）に代表例を示す黒画素連続，白画素連続の検出用の参照パターン群を用いるパターン比較のときには、ＳＩＭＤ型プロセッサ３３はメモリ装置３２に、３ライン以上の３値化データ格納用の入力ラインバッファを設定し、かつ３ラインの中の真中のラインの各画素宛てに、それを中心とする３×３画素マトリクスの画像データ群が、参照パターン（参照データセット）と合致するか否を表す判定データ（「１１」：黒連続画素，「０１」：白連続画素，「００」：該当せず）を書込むための、判定結果格納用のラインバッファを設定する。
【０２２３】
そして、図２９を参照すると、ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８は、その内部のＡ個（例えば３２０個）のプロセッサエレメントの各ＲＡＭに、ｂ個の参照パターン（参照マトリクス）群の参照データセット群（前述の黒画素連続検出用参照パターン群および白画素連続検出用参照パターン群のもの；ｂ個の参照データセット）を書込む（ｐｍ１）。
【０２２４】
次にＳＩＭＤ型プロセッサ３３は、Ａ個の対象データセットの転送をメモリ装置３２のメモコンに指示し（ｐｍ２）、これに応答して該メモコンが、入力ラインバッファの、中央ライン（注目ライン）上の一連のＡ個の注目画素のそれぞれを中央とする各画素マトリクスの画情報ビット群を、マトリクス単位で図１７の（ｃ）に示す態様でａバイトの対象データセットに変換して、ＳＩＭＤ型プロセッサ３３にシリアル転送する。ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８は、先頭の対象データセットから順に、Ａ個の各プロセッサエレメントの各ＲＡＭに書込む（ｐｍ３）。
【０２２５】
例えば、バッファメモリ３２のメモコンが、ラインバッフアメモリに割り当てた３個のＲＡＭ ８Ｋに、画情報ビット（２値化データ）を書込み、それらから、図２１の（ｂ）に示すように、注目画素ｅの周辺に２次元ｘ，ｙのそれぞれに１画素が分布する、画素ａ〜ｉでなる３×３画素マトリクスに宛てられた画情報ビット群を読み出して、図２１の（ｃ）に示すように、１列ａ（ａ＝２）バイトの対象データセットに変換してＳＩＭＤ型プロセッサ３３に与え、これを注目画素を１画素づつ同一ライン上でシフトして、Ａ回行う。ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８が各対象データセットを各プロセッサエレメントのＲＡＭに書込む（ｐｍ３）。
【０２２６】
次に、プロセッサエレメントのＲＡＭの記憶容量の限界近くの所定上限値まで対象データセットを格納したか、もしくは、１ライン上の全画素に関して上述の対象データセットの生成とＳＩＭＤ型プロセッサ３３への送出が完了したかをグローバルプロセッサ３８がチェックして（ｐｍ１３，１１）、いずれも否であると、同一ライン上の次の注目画素群をパターン比較対照画素に設定して、上述のステップｐｍ３の対象データセットの生成とＳＩＭＤ型プロセッサ３３への送出を行う。ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８が各対象データセットを各プロセッサエレメントのＲＡＭに書込む（ｐｍ１３−ｐｍ１１−ｐｍ１２−ｐｍ３）。
【０２２７】
プロセッサエレメントのＲＡＭに所定上限値まで対象データセットを格納したとき又は１ライン上の全画素を注目画素とする対象データセットのＳＩＭＤ型プロセッサ３３への書込が終わったとき、グローバルプロセッサ３８は、パターンマッチング対象データセットに、プロセッサエレメントのＲＡＭ上の第１のものを指定して（ｐｍ１４）、各プロセッサエレメントに比較演算ＳＩＭＤｏｐを指示する。この比較演算ＳＩＭＤｏｐの内容は、図２０に示すものと同じである。
【０２２８】
この第５実施例では、この比較演算ＳＩＭＤｏｐを、プロセッサエレメントのＲＡＭに書込んでいる対象データセットの数分繰り返し実行する（ｐｍ１４−ＳＩＭＤｏｐ−ｐｍ１０−ｐｍ１５−ｐｍ１６−ＳＩＭＤｏｐ）。この複数回の比較演算ＳＩＭＤｏｐを繰返すと、１ライン分の全画素宛てのパターンマッチングが終了したかをチェックして、終了していないと、同一ライン上の次の注目画素群をパターン比較対照画素に設定して、上述のステップｐｍ３の対象データセットの生成とＳＩＭＤ型プロセッサ３３への送出を行う。
【０２２９】
この第５実施例のパターン比較では、１ライン上の多くの画素を注目画素とするパターンマッチングを一気に実行するように各プロセッサエレメントがパターン比較を多数回繰り返すので、パターンマッチング判定を更に高速にし得る。
【０２３０】
なお、上記第１〜５実施例のいずれも、ＹＭＣＫ画像データの処理を、４組のＳＩＭＤ型プロセッサ５３ｙ，５３ｍ，５３ｃ，５３ｋで、色別に同時に並行処理するようにしたが、ＹＭＣＫ画像データのプリンタγ変換あるいは出力処理の全体を、１つのＳＩＭＤ型プロセッサで色毎に順次に行うこともできる。これは、１組の感光体ユニットで順次に各色像を形成するいわゆるワンドラム方式のカラープリンタに適合する。しかし、実施例に示した４組の感光体ユニットをタンデム配列したカラープリンタでは、上述のようにＹＭＣＫ画像データのそれぞれあて、合計４組のＳＩＭＤ型プロセッサ５３Ｙ，５３ｍ，５３ｃ，５３ｋを用いるのが、ＹＭＣＫ画像データの出力処理の全体が極めて高速になり、高速プリントアウトに好ましい。
【０２３１】
【発明の効果】
バッファメモリ装置（３２）のメモコンの分離機能を用いて例えばモノクロ画像モードでは１ラインの白黒画像データを奇数番画素の画像データ列と偶数番画素の画像データ列の２連に分離して各連の各画像データを同時に並行して画像処理器に与えて同時に並行してデータ処理でき、白黒画像データの高速処理が可能となる。更に、メモコンの合成機能を用いて、処理した複数連の画像データを１ラインに合成して出力（図６のＡｆ）できるので、モノクロ画像処理システムのデータ転送ラインでも、そのまま処理後のＲＧＢ画像データ又はＹＭデータを転送できる。
【０２３２】
また、カラー画像モードでは、１ラインＣＫ画像データの、複数色（例えば２色）の画像データのそれぞれを、同時に並行して画像処理器に与えて同時に並行してデータ処理し、処理後の複数連の画像データを、メモコンの合成機能を用いて、一連に合成して出力（図６のＣｆ〜Ｆｆ）できるので、カラー画像データの処理速度が速く、しかもモノクロ画像処理システムのデータ転送ライン（たとえば１系統）と同様なデータ転送ラインでも、そのまま処理後データを転送できる。
【図面の簡単な説明】
【図１】 本発明の第１実施例の、複合機能があるデジタルフルカラー複写機の外観を示す正面図である。
【図２】 図１に示すカラープリンタＰＴＲの作像機構の概要を示す拡大縦断面図である。
【図３】 図１に示す複写機の電気系システムの概要を示すブロック図である。
【図４】 （ａ）および（ｂ）はそれぞれ、図３に示すカラー原稿スキャナＳＣＲおよびカラーデータインターフェース制御部ＣＤＩＣの画像処理系およびデータ転送系の概要を示すブロック図である。
【図５】 図４の（ａ）に示す第１画像処理ユニットＩＰＵ１の、入出力インターフェイス３１およびバッファメモリ３２の構成を示すブロック図である。
【図６】 画像データ転送の際の、パラレル，シリアルのデータ配列の変換態様の数種を示すブロック図である。
【図７】 （ａ）は図４の（ａ）および図５に示すＳＩＭＤ型プロセッサ３３の構成の概要を示すブロック図、（ｂ）は１個のプロセッサエレメントＰＥの一部分の構成を示すブロック図である。
【図８】 （ａ）および（ｂ）はそれぞれ、図３に示す第２画像処理ユニットＩＰＵ２および画像メモリアクセス制御部ＩＭＡＣの画像処理系およびデータ転送系の概要を示すブロック図である。
【図９】 図３に示す第３画像処理ユニットＩＰＵ３Ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの画像処理系の概要を示すブロック図である。
【図１０】 図３に示す画像処理システムにおける、画像データの流れの数例を示すフローチャートである。
【図１１】 図３に示すシステムコントローラ１０６の、操作ボードＯＰＢおよびパソコンＰＣからの画像処理コマンドに応答するシステム制御の概要を示すフローチャートである。
【図１２】 図３に示すシステムコントローラ１０６の初期設定指令に応答してＩＰＵ１が実施する初期設定の内容を示すフローチャートである。
【図１３】 （ａ）は、図５に示すＳＩＭＤ型プロセッサ３３の内部レジスタに書込む設定情報の区分を示す図表である。（ｂ）は設定情報の項目を示す図表である。（ｃ），（ｄ）および（ｅ）は、設定情報を例示する図表である。
【図１４】 設定情報によって、図５に示すＲＡＭ ８Ｋに設定されるデータ読み書き領域を模式的に示すブロック図である。
【図１５】 図３に示すハードディスク装置ＨＤＤに格納されている、γ変換用データの区分を示す図表である。
【図１６】 図７に示すグローバルプロセッサ３８が、プログラムＲＡＭ３６に格納された読取補正プログラムの中のγ変換プログラムに基いて実行する補間演算処理の過程を示すフローチャートである。
【図１７】 γ変換特性カーブを２点鎖線で示し、その近似直線を実線で示すグラフである。
【図１８】 補間演算処理によって生成された変換テーブルを用いるＲ画像データのγ変換のときの画像データの流れを示すブロック図である。
【図１９】 図４に示すＳＩＭＤ型プロセッサ３３が行う像域分離でのデータ処理の概要を示す機能ブロック図である。
【図２０】 図４に示すＳＩＭＤ型プロセッサ３３が行うパターン比較の内容を示すフローチャートである。
【図２１】 （ａ）は、図１９に示すエッジ分離３２２で、注目画素が白，黒連続画素かを判定するために用いる参照パターンの代表例を示すブロック図である。（ｂ）および（ｄ）は注目画素とその周辺画素のマトリクスを示すブロック図である。（ｃ）および（ｅ）はそれぞれ、（ｂ）および（ｄ）に示す画素マトリクスのデータ群を整数バイトの対象データセットにした場合のデータ分布を示すブロック図である。
【図２２】 図５に示すメモコンのデータフィードバックによる確定エッジ／非エッジ情報の生成処理の内容を示すフローチャートである。
【図２３】 （ａ）は、図５に示すメモコンのデータフィードバック機能の１態様を示すブロック図、（ｂ）は、図５に示すメモコンのデータフィードバック機能のもう１つの態様を示すブロック図である。
【図２４】 （ａ）は、図５に示すメモコンのデータフィードバック機能のもう１つの態様を示すブロック図である。（ｂ）は、注目画素とその周辺画素のマトリクスを示すブロック図である。
【図２５】 第２実施例においてＳＩＭＤ型プロセッサのグローバルプロセッサ３８が、プログラムＲＡＭ３６に格納された読取補正プログラムの中のγ変換プログラムに基いて実行する補間演算処理の過程を示すフローチャートである。
【図２６】 第３実施例の、ハードディスク装置ＨＤＤに格納されている、γ変換用データの区分を示す図表である。
【図２７】 第３実施例の、ＨＤＤから読出してデータＲＡＭ３７に書込んだ一組のパラメータ群のＲＡＭ３７上の分布を模式的に示す図表である。
【図２８】 第４実施例の、ハードディスク装置ＨＤＤに格納されている、γ変換用データの区分を示す図表である。
【図２９】 第５実施例の、ＳＩＭＤ型プロセッサ３３によるパターン比較の内容を示すフローチャートである。
【符号の説明】
ＡＤＦ：自動原稿供給装置
ＳＣＲ：カラー原稿スキャナ
ＯＰＢ：操作ボード ＰＴＲ：カラープリンタ
ＰＣ：パソコン ＰＢＸ：交換器
ＰＮ：通信回線 ２：光書込みユニット
３，４：給紙カセット ５：レジストローラ対
６：転写ベルトユニット
７：定着ユニット ８：排紙トレイ
１０Ｍ，１０Ｃ，１０Ｙ，１０Ｋ：感光体ユニット
１１Ｍ，１１Ｃ，１１Ｙ，１１Ｋ：感光体ドラム
２０Ｍ，２０Ｃ，２０Ｙ，２０Ｋ：現像器
６０：転写搬送ベルト ＩＰＵ１：第１画像処理ユニット
ＩＰＵ２：第２画像処理ユニット
ＩＰＵ３ｙ，３ｍ，３ｃ，３ｋ：第３画像処理ユニット
ＣＤＩＣ：カラーデータインターフェース制御部
ＩＭＡＣ：画像メモリアクセス制御部
ＨＤＤ：ハードディスク装置
ＭＥＭ：画像メモリ ＬＡＮ：ローカルエリアネットワーク
ＦＯＮＴ：フォントＲＯＭ
ＩＤＵ：紙幣認識ユニット
ＳＣＩ：システム制御インターフェイス
ＪＴＡＧ：ジョブエンコーダ／デコーダ
メモコン：メモリコントローラ
Ｒ：Ｒ画像データ Ｇ：Ｇ画像データ
Ｂ：Ｂ画像データ Ｆｄ：像域データ
Ｙ：Ｙ画像データ Ｍ：Ｍ画像データ
Ｃ：Ｃ画像データ Ｋ：Ｋ画像データ

Claims (10)

1. 画像データの入力もしくは出力を選択的に行なう画像ポートと、
   画像データに所定の画像処理を行なう画像処理器と、
   前記画像ポートから画像データを受け取り前記画像処理器へ入力する処理と、前記画像処理器から出力された画像データを受け取り前記画像ポートへ出力する処理を選択的に行なうバッファメモリ装置と、を備える画像データ処理装置において、
   前記画像ポートへ入力もしくは画像ポートから出力する画像データは、画像データを時系列にシリアルに並べた１連の画像データ列を２以上の所定数a 列並行して入出力するa 連の画像データ列であり、
   前記画像処理器は、
   データ処理を行なう2以上の所定数bのプロセッサエレメントと、
   前記バッファメモリ装置との入出力インターフェイスとして機能し、前記プロセッサエレメントの各々に対応して b のデータを蓄えることができる a 以上の複数のレジスタと、
   前記バッファメモリ装置からのデータを b 毎に前記レジスタへ入出力する処理と、前記各プロセッサエレメントに対応する前記レジスタの各データに対して同一の処理を同時に並行して処理させる制御を行なう処理制御手段とから構成され、
   前記バッファメモリ装置は、
   前記画像ポートへ入出力する前記画像データを少なくとも b 以上蓄えるバッファメモリと、
   前記バッファメモリに対して前記画像データの入出力管理を行なうメモコンとから構成され、
   前記メモコンは、前記画像ポートを入力として選択したとき、
   前記バッファメモリに蓄積された前記画像データを1連の画像データ列で並行するa列に振り分ける分離機能と
   前記分離機能により分離したa列で1連の画像データ列を前記画像処理器の所定の前記各レジスタに a 列の並行入力をする並行入力機能を行い、
   前記画像ポートを出力として選択したとき、
   前記画像処理器の所定の a 列の各レジスタから各1連の画像データを並行出力する並行出力機能と
   前記並行出力機能により出力された a 列で 1 連の画像データ列を順次摘出して a 連の画像データ列に合成して前記バッファメモリに前記画像データとして蓄える合成機能を行なうものであって、
   前記 a 連の画像データ列として、カラー画像データにおける第１色の画像データ列から第 a 色の画像データ列を並行入力もしくは並行出力することで、カラー画像データを入出力するのに必要な画像ポート数を削減することを特徴とした画像データ処理装置。
2. 前記画像データ処理装置において、前記a 連の画像データ列としてカラー画像データにおける第１色の画像データ列から第 a 色の画像データ列を並行入力もしくは並行出力することに代えて、前記 a 連の画像データ列として隣接するa 毎の画素を並行入力もしくは並行出力することで、前記画像ポートから前記バッファメモリ装置への入出力を高速に処理することを特徴とした請求項１に記載の画像データ処理装置。
3. 前記メモリバッファ装置は複数のバッファメモリと複数のメモコンの組み合わせを１セットとする複数セットから構成され、前記画像ポートから画像データを受け取り前記画像処理器へ入力する処理と、前記画像処理器から出力された画像データを受け取り前記画像ポートへ出力する処理を各セット単位で選択的に行なうことを特徴とした請求項１又は請求項２に記載の画像データ処理装置。
4. 前記画像処理器は、更に読み書き可能なプログラムメモリを有し、
   前記画像データ処理装置は、更に前記プログラムメモリにデータ処理プログラムを書込む手段を備え、
   前記画像処理器は前記プログラムメモリに書込まれたデータ処理プログラムに従って画像処理を行なうこと特徴とした請求項３に記載の画像データ処理装置。
5. 請求項４に記載の前記画像データ処理装置と、
   カラー画像読取手段と、画像形成手段を有するカラー画像形成装置において、
   前記画像データ処理装置は、前記画像処理器を前記データ処理プログラムに従ってＲＧＢ画像データを読取補正する第１の画像処理器、
   ＲＧＢ画像データをＹＭＣＫ画像データに変換する第２の画像処理器、
   ＹＭＣＫ画像データを出力補正する第３の画像処理器として処理するように前記データ処理プログラムを書込む手段により前記プログラムメモリに書き込み、
   前記カラー画像読取手段で読取ったＲＧＢ画像データを、前記第１の画像処理器で前記カラー画像読取手段の画像読取用の読取補正を行い、
   該読取補正を行なったＲＧＢ画像データを前記第２の画像処理器でＹＭＣＫ画像データに変換し、
   該変換したＹＭＣＫ画像データを前記第３の画像処理器で前記画像形成手段の画像形成用の出力補正を行い、
   該出力補正したＹＭＣＫ画像データを、前記画像形成手段で画像形成することを特徴としたカラー画像形成装置。
6. 前記a 連の画像データ列は、ＲＧＢ画像データにおけるいずれか２色の画像データ列であることを特徴とした請求項１に記載の画像データ処理装置。
7. 前記a 連の画像データ列は、ＣＭＹＫ画像データにおけるいずれか２色の画像データ列であることを特徴とした請求項１に記載の画像データ処理装置。
8. 前記 a連の画像データ列は、１ラインの奇数番目の画素と偶数番目の画素のデータ列であること特徴とした請求項２に記載の画像データ処理装置。
9. 前記 a連の画像データ列は、隣接する２ラインの画像データ列であること特徴とした請求項２に記載の画像データ処理装置。
10. 前記 a連の画像データ列は白黒読取りの白黒画像データの列である請求項８又は請求項９に記載の画像データ処理装置。

Images