JP3932841B2 - 半導体電力変換装置 - Google Patents
半導体電力変換装置 Download PDFInfo
- Publication number
- JP3932841B2 JP3932841B2 JP2001259121A JP2001259121A JP3932841B2 JP 3932841 B2 JP3932841 B2 JP 3932841B2 JP 2001259121 A JP2001259121 A JP 2001259121A JP 2001259121 A JP2001259121 A JP 2001259121A JP 3932841 B2 JP3932841 B2 JP 3932841B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- semiconductor
- mos
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子等を用いた半導体電力変換装置に係り、特にスイッチング動作時の過電圧の抑制を行う半導体電力変換装置に関する。
【０００２】
【従来の技術】
ＩＰＥＣ２０００ Ｓ−１７−３“Development of IEGT Series and Parallel Connection Technology for High Power Converters”に開示されているように、電力変換器の各アームをＩＧＢＴなどのＭＯＳ制御半導体の直列体により構成して、高い交流電圧や直流電圧を出力するＭＯＳ制御半導体電力変換器を実現できる。各アームを形成する直列接続されたＭＯＳ制御半導体素子をPWMやＰＡＭ制御により制御したパルス信号により、同時にオンもしくはオフさせることにより、直流電圧を交流電圧に変換したり、交流電圧を直流電圧に変換できる。
【０００３】
一方、各アームを構成する直列接続されたＭＯＳ制御半導体を過電圧から保護する技術も開示されている。平成１１年電気学会産業応用部門全国大会講演論文集、Ｖol.２(１９９９）の「平型ＩＧＢＴ直列接続時のスイッチング試験」には、ＩＧＢＴのゲートとコレクタ間に、所定の電圧を越えるとアバランシェして導通状態となるアバランシェ素子を接続し、ＩＧＢＴのコレクタ電圧の増加に伴い、アバランシェ素子の電圧も増加し、アバランシェ素子のアバランシェ電圧を越えると、アバランシェ素子を経由し、ＩＧＢＴのコレクタからゲートに電流が供給されて、ＩＧＢＴのゲート電圧が上昇し、ＩＧＢＴのインピーダンスを低下させることにより、ＩＧＢＴのコレクタ電圧を抑制し、ＩＧＢＴを過電圧印加による素子破壊から保護することが開示されている。また、産業応用部門全国大会講演論文集、Ｖol.２(１９９９)の「平型ＩＧＢＴ直列接続時のスイッチング試験」では、ゲート電圧を上昇させて、飽和電流値を大きくし、ＭＯＳ制御半導体を保護することが開示されている。
【０００４】
【発明が解決しようとする課題】
しかし、前記平成１１年電気学会産業応用部門全国大会講演論文集、Ｖol.２（１９９９）の「平型ＩＧＢＴ直列接続時のスイッチング試験」では、ＭＯＳ制御半導体変換器を構成するアームのうち、オン状態であるアームに過電流が通流しようとすると、該ＭＯＳ制御半導体直列接続体を構成するＭＯＳ制御半導体のうち、最も飽和電流の小さなＭＯＳ制御半導体が、該ＩＧＢＴの飽和電流値に該過電流を制限してしまう。従って、飽和電流の最も小さな該ＭＯＳ制御半導体は、電流を制限するためにインピーダンスが上昇し、該ＭＯＳ制御半導体の電圧分担が大きくなり、過電圧により素子破壊してしまう可能性がある。
【０００５】
一方、前記産業応用部門全国大会講演論文集、Ｖol.２(１９９９）の「平型ＩＧＢＴ直列接続時のスイッチング試験」では、保護されるべき対象のＩＧＢＴと同程度の高耐圧のアバランシェ電圧を有する高価な半導体素子が必要となるので好ましくない。
【０００６】
本発明は、上記に鑑みてなされたもので、ＭＯＳ制御半導体素子の過電圧保護の為に、該高耐圧と同等のアバランシェ電圧を有する半導体素子を用いることなく、ＭＯＳ制御半導体に過電流が通流している時に、ＭＯＳ制御半導体直列接続のうち最も飽和電流の小さな素子に過電圧が印加されることを防止できる回路を有する電力変換器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記、課題を解決するために、本発明の半導体電力変換装置では、ＭＯＳ制御半導体のゲートドライバから、ＩＧＢＴのゲートに電流を供給し、飽和電流に達した素子のゲート電圧を定常オン状態でのゲート電圧より高くし、該ＭＯＳ制御半導体素子の飽和電流値を高くする。
【０００８】
一般にＩＧＢＴなどのＭＯＳ制御半導体のコレクタ・エミッタ間電圧（以後、コレクタ電圧と呼ぶ）とコレクタ電流との間には、図２に示す関係がある。任意のゲート・エミッタ間電圧（以後、ゲート電圧と呼ぶ）で、コレクタ電圧を高くすると、それにつれてコレクタ電流も大きくなるが、ある電流値に達するとそれ以上に電流は増えない。この最大電流値を飽和電流値と呼び、飽和電流値はゲート電圧が高いほど大きい。
【０００９】
図３に示すように、飽和電流値の異なるＩＧＢＴなどのＭＯＳ制御半導体１１〜１４を直列接続し、電圧源２１に接続し、各ＩＧＢＴの飽和電流値（定常オン状態におけるゲート電圧における飽和電流値）が、ＩＧＢＴ１１＜ＩＧＢＴ１２＜ＩＧＢＴ１３＜ＩＧＢＴ１４であるとする。直列接続した全てのＩＧＢＴをオン状態にすると、配線の漏れインピーダンス２３と電圧源２１とで決まる電流上昇率において、該ＩＧＢＴの直列接続体に電流が通流する。一般的には、しきい値より高い、ある特定のゲート電圧になるように、ＩＧＢＴのゲート電圧を制御することにより、ＩＧＢＴをオフ状態からオン状態へ移行させる。ここで、「しきい値より高い、ある特定のゲート電圧」を本明細書では以後定常オンゲート電圧と呼ぶ。
【００１０】
図３に示すＩＧＢＴ直列接続体に通流する電流が、最も飽和電流値が小さいＩＧＢＴ１１の定常オンゲート電圧時の飽和電流値に達すると、最も飽和電流値が小さいＩＧＢＴ１１が電流を制限する。従って、ＩＧＢＴ１１は電流を制限するためにインピーダンスが増加する。ある素子に印加される電圧はインピーダンスと電流の積であることから、インピーダンスの増加に伴い、ＩＧＢＴ１１のコレクタ電圧が上昇する。
【００１１】
しかし、オン状態のＩＧＢＴのコレクタ電圧が前もって設定した所定の値（定常オフ時の電圧から素子耐圧の間の範囲内にて設定する。）を越えると、ゲート回路が、コレクタ電圧が高い程該ＩＧＢＴのゲート電圧を高くする機能を有していれば、ＩＧＢＴ１１のコレクタ電圧の上昇に伴い、ＩＧＢＴ１１のゲート電圧が定常オンゲート電圧より高くなり、ＩＧＢＴ１１の飽和電流値をＩＧＢＴ１２の定常オンゲート電圧での飽和電流値にまで上昇させることができる。IGBT11の飽和電流値がＩＧＢＴ１２の飽和電流値に達すれば、ＩＧＢＴ１１とＩＧＢＴ12とで電流を制限することになり、ＩＧＢＴ１１の電圧分担を半分にできる。従って、直流電圧源２１の電圧がＩＧＢＴ１１とＩＧＢＴ１２の総和より小さい場合は、ＩＧＢＴの過電圧による素子破壊を防止できる。
【００１２】
一方、直流電圧源２１の電圧がＩＧＢＴ１１とＩＧＢＴ１２の素子耐圧の合計より高い場合は、ＩＧＢＴ１１とＩＧＢＴ１２のコレクタ電圧はさらに上昇し、それに伴いＩＧＢＴ１１とＩＧＢＴ１２もゲート電圧がさらに高くなり、IGBT11とＩＧＢＴ１２の飽和電流値がＩＧＢＴ１３の定常オンゲート電圧での飽和電流値に達する。ＩＧＢＴ１１とＩＧＢＴ１２の飽和電流値がＩＧＢＴ１３の飽和電流値に達すれば、直流電源２１の電圧をＩＧＢＴ１１とＩＧＢＴ１２とIGBT13の３つのＩＧＢＴで分担できる。従って、直流電源２１の電圧がＩＧＢＴ１１，ＩＧＢＴ１２とＩＧＢＴ１３の素子耐圧より低ければ、過電圧による素子破壊を防止できる。
【００１３】
直流電圧源２１の電圧がＩＧＢＴ１１，ＩＧＢＴ１２とＩＧＢＴ１３の素子耐圧の合計より高ければ、ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ１３の電圧はさらに上昇する。それに伴い、ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ１３のゲート電圧も上昇し、ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ１３の飽和電流値がＩＧＢＴ１４の飽和電流値に達する。ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ13とＩＧＢＴ１４の飽和電流値が等しくなれば、直流電源２１の電圧をＩＧＢＴ11，ＩＧＢＴ１２とＩＧＢＴ１３とＩＧＢＴ１４の４つのＩＧＢＴで分担できる。
【００１４】
ところで、ＩＧＢＴ１１〜ＩＧＢＴ１４の直列接続体は、オフ状態において電圧源２１の電圧を阻止することから、必然的にＩＧＢＴ１１〜ＩＧＢＴ１４の直列接続体の素子耐圧の総和は、電圧源２１の電圧を上回る。従って、ＩＧＢＴ11とＩＧＢＴ１２とＩＧＢＴ１３とＩＧＢＴ１４の飽和電流値が等しくなれば、直流電源２１の電圧をＩＧＢＴ１１，ＩＧＢＴ１２とＩＧＢＴ１３とＩＧＢＴ１４の４つのＩＧＢＴで分担するので、過電圧による素子破壊を防止できる。
【００１５】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて詳細に説明する。なお、各実施例を説明する図において、同一の機能を有するものには同一の符号で示す。また、各ＩＧＢＴ１１乃至ＩＧＢＴ１４の各端子及びゲート回路内の電位は各ＩＧＢＴのエミッタを基準とする。すなわち、ＩＧＢＴ１１のコレクタ電位は、ＩＧＢＴ11のコレクタ−エミッタ間電圧に相当し、ＩＧＢＴ１２のコレクタ電位は、IGBT12のコレクタ−エミッタ間電圧に相当するものとする。なお、ＩＧＢＴを他のＭＯＳＦＥＴなどのＭＯＳ制御半導体デバイスに置き換えても、以下の実施例と同様な効果がある。
【００１６】
（実施例１）
図１と図４を用いて本実施例の電力変換装置の構成を説明する。図４は本実施例の電力変換装置の主要部を、図１は図４のアーム２０の主要部を示す。図４の電力変換装置では、２直列接続されたアーム２０が３並列され、それぞれ直流電圧源２１に接続されている。対となったアームの各中点は、負荷２２に接続される。
【００１７】
アームの構成は次の通りである。ＩＧＢＴが直列に接続されており、各IGBTに逆並列に環流ダイオード２を接続する。また、各ＩＧＢＴにはゲート回路１００を接続する。本発明はＩＧＢＴの直列数に依存しないが、図１の例では４個のＩＧＢＴ(ＩＧＢＴ１１，ＩＧＢＴ１２，ＩＧＢＴ１３，ＩＧＢＴ１４)が直列接続されている。ＩＧＢＴ１１，ＩＧＢＴ１２，ＩＧＢＴ１３，ＩＧＢＴ１４にそれぞれ、ゲート回路１００がゲートとエミッタに接続される。また、各IGBTにはダイオード２を逆並列に接続している。
【００１８】
ゲート回路１００は次のような構成となっている。ＩＧＢＴ１１に接続されたゲート回路１００を例にとり説明する。ＩＧＢＴ１１のエミッタに電圧源１３１を接続し、該電圧源１３１からパルス発生器７に、パルス発生器７の動作に必要な電力を供給する。
【００１９】
図５の様に、電圧源１３１と電圧源１３２を直列に接続し、その中点をIGBT11のエミッタに接続し、パルス発生器７の動作に必要な電力を電圧源１３１と電圧源１３２から供給してもよい。この場合、電圧源１３１の高圧側端子は電源線１３ｐに接続し、電圧源１３２の低圧側の端子は電源線１３Ｎに接続する。パルス発生器７の出力は比較器７５０の入力１に接続する。比較器７５０の他方の入力２は、ＩＧＢＴ１のコレクタ−エミッタ間電圧を抵抗体３や抵抗体４で分圧した分圧点に接続する。比較器７５０の入力２の接続点は、ＩＧＢＴ１のコレクタ電位が高くなるにつれて該接続点の電位が高くなる個所であれば、抵抗体の分圧点でなくてもよい。比較器７５０は、二つの入力の電位を比較して高い方の電位を出力する。比較器７５０の出力はＩＧＢＴ１１のゲートに接続し、IGBT11のゲート電位を比較器７５０の出力電位に制御する。
【００２０】
図６の様に、比較器７５０とＩＧＢＴ１１のゲートの間にバッファ回路６５０のような増幅回路を接続してもよい。この場合、比較器７５０の出力をバッファ回路６５０の入力に接続し、バッファ回路の出力をＩＧＢＴ１１のゲートに接続する。バッファ回路６５０を接続することにより、ＩＧＢＴ１１のゲート電位をより速く制御できる。
【００２１】
次に、動作を説明する。電圧源１３１からパルス発生器７の動作に必要な電力を供給し、ＰＷＭやＰＡＭ制御により制御したパルス信号をパルス発生器７より出力する。通常は、他の上位回路から直列接続されたＩＧＢＴ１１乃至IGBT14の各ゲート回路１００のパルス発生器７に、ＰＷＭやＰＡＭ制御により制御したパルス信号を伝達し、伝達された信号に基づいてパルス発生器７がＰＷＭやＰＡＭ制御により制御したパルス信号を発生する。発生したパルスを比較器７５０を経由してＩＧＢＴ１１のゲートに出力してＩＧＢＴ１１をオンもしくはオフさせる。ＩＧＢＴ１１がターンオンしてゲート電位が定常状態となった時の電位を、定常オンゲート電圧と本発明では定義する。ＩＧＢＴ１１，ＩＧＢＴ１２，IGBT13，ＩＧＢＴ１４を同時にスイッチングさせることにより、アーム２０をオンオフさせて、交流電圧を作り出し、負荷２２に印加する。通常は、アーム２０（Ｎ）とアーム２０（Ｐ）を交互にオンオフ制御させて、対となったアームは同時にオンさせない。すなわち、アーム２０（Ｐ）とアーム２０（Ｎ）は同時にオンさせない。直流電圧源２１の電圧を各アームのＩＧＢＴの直列数で割った電圧がオフ状態におけるＩＧＢＴの定常電圧である。この電圧を以後本明細書では定常オフ電圧と呼ぶ。
【００２２】
ここでアーム２０（Ｐ）へのドライブ信号がオン状態、アーム２０（Ｎ）がオフ状態である時に着目する。アーム２０（Ｐ）がオン状態の時は、直流電圧源２１からアーム２０（Ｐ）、インダクタス負荷２２といった経路で電流が流れる。この時、何らかの理由で誤動作してアーム２０（Ｎ）がオンもしくは短絡したとすると、直流電圧源２１→アーム２０（Ｐ）→アーム２０（Ｎ）→直流電圧源２１の経路で電流が流れる。アーム２０（Ｐ）とアーム２０（Ｎ）が同時に低インピーダンスとなるので、大電流がアーム２０に流れようとする。
【００２３】
アーム２０（Ｎ）が短絡した場合を例にとり説明する。本発明では、電流値が最も飽和電圧の小さなＩＧＢＴ１１の飽和電流値に達すると、ＩＧＢＴ１１が電流を制限し、該ＩＧＢＴ１１のコレクタ電位が上昇する。ＩＧＢＴ１１のコレクタ電位の上昇に伴い分圧点９の電位が上昇する。分圧点９の電位がパルス発生器７の電位を越えると、比較器７５０は分圧点９の電位を出力し、ＩＧＢＴ１１のゲート電位を分圧点ゲート電位に制御する。通常は、ＩＧＢＴのコレクタ電位が定常オフ電圧を越えると、分圧点９の電位がパルス発生器７の電位を越えるように分圧抵抗３と分圧抵抗４の抵抗値を設定する。
【００２４】
ＩＧＢＴ１１のコレクタ電位が定常オフ電圧を越えると、ＩＧＢＴ１１のゲート電位が高くなるので、ＩＧＢＴ１１の飽和電流値が増加する。飽和電流値の増加に伴い、アーム２０（Ｐ）を通流する電流も増加する。電流が増大し、飽和電流値が２番目に小さなＩＧＢＴ１２の飽和電流値に達すると、２番目に飽和電流値が小さかったＩＧＢＴ１２が電流を制限し、該ＩＧＢＴ１２のコレクタ電位が上昇する。ＩＧＢＴ１２も分担を分担するので、ＩＧＢＴ１１のコレクタ電位増加が一旦緩和される。
【００２５】
しかし、ＩＧＢＴ１１とＩＧＢＴ１２は共に電流を制限するため、インピーダンスが増加し、ＩＧＢＴ１１とＩＧＢＴ１２のコレクタ電位は共に増加する。
ＩＧＢＴ１１のコレクタ電位のさらなる増加に伴い、ＩＧＢＴ１１のゲート電位が増加する。ＩＧＢＴ１１とＩＧＢＴ１１に接続されたゲート回路１００と同様の動作により、ＩＧＢＴ１２のコレクタ電位の増加に伴いＩＧＢＴ１２のゲート電位も上昇し、ＩＧＢＴ１１とＩＧＢＴ１２の飽和電流値が上昇する。IGBT11とＩＧＢＴ１２の飽和電流値の増加と共にアーム２０（Ｐ）の通流電流も増加する。通流電流がＩＧＢＴ１３の飽和電流値に達すると、次にIGBT13が電流を制限し、コレクタ電位が増加する。
【００２６】
一方、ＩＧＢＴ１１とＩＧＢＴ１２の電位増加は一旦緩和される。しかし、
ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ１３は共に電流を制限するため、インピーダンスが増加し、ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ１３のコレクタ電位はさらに増加する。コレクタ電位の増加に伴い、ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ１３のゲート電位が増加し、ＩＧＢＴ１４の飽和電流値に達する。IGBT１１，ＩＧＢＴ１２，ＩＧＢＴ１３，ＩＧＢＴ１４の４つのＩＧＢＴにて直流電圧源２１の電圧を分担できるので、過電圧による素子破壊を防止できる。従って、本実施例の効果とし、過電流が通流してもＩＧＢＴ等のＭＯＳ制御半導体を過電圧から保護できる。
【００２７】
（実施例２）
本実施例は、図７に示すように、実施例１の比較器７５０をｐｎｐトランジスタ７２とｎｐｎトランジスタ７１をコンプリメンタリに接続した構成とし、パルス発生器を駆動する電源線１３ｐより高い電位の電源線１３ＰＰにｎｐｎトランジスタ７１を接続した。
【００２８】
ｐｎｐトランジスタ７２のコレクタは分圧点９に接続し、ｎｐｎトランジスタ７１のコレクタは、電源線１３ＰＰに接続する。パルス発生器７は、電圧源131と電圧源１３２により駆動される。ＩＧＢＴをオン状態にする時は、パルス発生器７が電源線１３ｐの電位を出力し、オフ状態においては電源線１３Ｎの電位を出力する。電源線１３ＰＰの電位は、電源線１３ｐの電位より電圧源１３３の電圧差分だけ高い。
【００２９】
ＩＧＢＴがオン状態において、コレクタ電位の上昇した際に、ゲート電位を上昇させて飽和電流値を高める動作を、ＩＧＢＴ１１を例にとり説明する。IGBT11のコレクタ電位が上昇すると、分圧点９の電位が上昇する。オン状態を想定しているので、パルス発生器は電源線１３Ｐの電位を出力している。分圧点９の電位がパルス発生器７の出力電位すなわち、電源線１３ｐの電位に達するまでは、比較器７５０はパルス発生器７の電位を出力する。分圧点９の電位がパルス発生器７の出力電位より高くなると、ｐｎｐトランジスタ７２のコレクタからベースに向かって電流が流れ込み、ｎｐｎトランジスタ７１のベース電位がｎｐｎトランジスタ７１のベース電位より高くなり、ｎｐｎトランジスタ７１がオン状態となる。ｎｐｎトランジスタ７１のコレクタを接続した電源線１３ＰＰの電位はパルス発生７の最高出力電位より高いので、ｎｐｎトランジスタ７１のエミッタの電位すなわち比較器７５０の出力電位を高くできる。
【００３０】
従って、本実施例においても実施例１と同様にＩＧＢＴ１１のゲート電位を定常オン状態のゲート電圧より高くし、ＩＧＢＴの飽和電流値を高めることができるので、実施例１と同様にＩＧＢＴを過電圧から保護できる。但し、ＩＧＢＴ11のゲート電位を、電圧源１３１と電圧源１３２の電圧和より高くすることは難しい。従って、ＩＧＢＴ１４の定常オンゲート電圧時の飽和電流値より、IGBT11のゲート電位が電圧源１３１と電圧源１３２の電圧和であるときの飽和電流値が高くなるように、電圧源１３２の電圧を設定する。
【００３１】
（実施例３）
本実施例は、図８に示すように、実施例３の比較器７５０とＩＧＢＴのゲートの間に、バッファ回路６５０が接続され、該バッファ回路６５０が、ｎｐｎトランジスタ６１とｐｎｐトランジスタ６２をコンプリメンタリに接続した構成となっている。バッファ回路６５０は比較器７５０の電位をＩＧＢＴ１１のゲートに伝える。
【００３２】
従って、本実施例においても実施例１と同様にＩＧＢＴ１１のゲート電位を定常オン状態のゲート電圧より高くし、ＩＧＢＴの飽和電流値を高めることができるので、実施例１と同様にＩＧＢＴを過電圧から保護する。バッファ回路はIGBT１１のゲートを充電する電流を増幅するので、すばやく分圧点９の電位にIGBTのゲート電位を制御でき、より確実にＩＧＢＴを過電圧から保護できる。
【００３３】
（実施例４）
本実施例は、図９に示すように、実施例３のｐｎｐトランジスタ７２に逆並列にダイオード７３を接続した。分圧点９の電位がパルス発生器７の出力電位を越えた時に、ダイオード７３を経由して分圧点９の出力を比較器７５０の出力にするので、すばやく比較器７５０の出力を分圧点９の電位に制御できる。
【００３４】
従って、図９の構成の本実施例においても実施例１と同様にＩＧＢＴ１１のゲート電位を定常オン状態のゲート電位より高くし、ＩＧＢＴの飽和電流値を高めることができるので、実施例１と同様にＩＧＢＴを過電圧から保護できる。本実施例では、すばやく比較器７５０の出力を分圧点９の電位に制御でき、より確実にＩＧＢＴを過電圧から保護できる。
【００３５】
（実施例５）
本実施例は、図１０に示すように、実施例４において、比較器７５０の入力１をパルス発生器７の出力に接続し、比較器７５０の入力２を分圧点９に接続したのに対し、比較器７５０の入力１を分圧点９に接続し、比較器７５０の入力２をパルス発生器７の出力に接続した。比較器７５０は入力１と入力２の電位のうち高い方の電位を出力するので、実施例４と同等の効果がある。
【００３６】
（実施例６）
本実施例は、図１１に示すように、実施例４における比較器７５０の回路構成から、ｐｎｐトランジスタ７２とｎｐｎトランジスタ７１を削除し、パルス発生器を駆動する電源線１３ｐより高い電位の電源線１３ＰＰにｎｐｎトランジスタ７１を接続した。
【００３７】
バッファ回路６５０を構成するｐｎｐトランジスタ６２のコレクタは分圧点９に接続され、ｎｐｎトランジスタ６１のコレクタは、パルス発生器７の出力電位より電位の高い電源線１３ＰＰに接続する。パルス発生器７は、電圧源１３１と電圧源１３２により駆動される。ＩＧＢＴをオン状態にする時は、パルス発生器７が電源線１３ｐの電位を出力し、オフ状態においては電源線１３Ｎの電位を出力する。電源線１３ＰＰの電位は、電源線１３ｐの電位より電圧源１３３の電圧差分だけ高い。
【００３８】
ＩＧＢＴがオン状態において、コレクタ電位が上昇した際に、ゲート電位を上昇させて飽和電流値を高める動作を、ＩＧＢＴ１１を例に説明する。ＩＧＢＴ11のコレクタ電位が上昇すると、分圧点９の電位が上昇する。オン状態を想定しているので、パルス発生器は電源線１３Ｐの電位を出力している。分圧点９の電位がパルス発生器７の出力電位すなわち、電源線１３ｐの電位に達するまでは、ダイオード７３０のアノード電位がカソード電位より低いので、ダイオード７３０が高インピーダンスであり、比較器７５０はパルス発生器７の電位を出力する。
【００３９】
分圧点９の電位がパルス発生器７の出力電位より高くなると、ダイオード７３が低インピーダンスとなり、比較器７５０の出力は分圧点９の電位を出力できる。ｎｐｎトランジスタ６１のコレクタは、パルス発生器７の出力電位より電位の高い電源線１３ＰＰに接続されているので、ｐｎｐトランジスタ６２の出力電位をパルス発生器７の最高出力電位より高くでき、ＩＧＢＴ１のゲート電位を定常オンゲート電圧より高くできる。
【００４０】
従って、図７の構成の本実施例においても実施例４と同様にＩＧＢＴ１１のゲート電位を定常オン状態のゲート電位より高くし、ＩＧＢＴの飽和電流値を高めることができ、実施例４と同様にＩＧＢＴを過電圧から保護できる。
【００４１】
（実施例７）
本実施例では、図１２に示すようにパルス発生器７の出力と分圧点９の電位を加算器８５０に入力し、加算器８５０は、分圧点９の電位とパルス発生器７の電位を加算した電位に、ＩＧＢＴのゲート電位を制御する。
【００４２】
ＩＧＢＴ１１のコレクタ電位が上昇すると、分圧点９の電位が上昇する。IGBTのゲートはパルス発生器７と分圧点９の電位を加算した電位に制御されるので、ＩＧＢＴのゲート電位も上昇して、ＩＧＢＴ１１の飽和電流値を大きくできる。従って、本実施例においても実施例１と同様にＩＧＢＴを過電圧から保護できる。
【００４３】
【発明の効果】
ＭＯＳ制御半導体素子の過電圧保護の為に、該高耐圧と同等のアバランシェ電圧を有する半導体素子を用いることなく、ＭＯＳ制御半導体に過電流が通流している時に、ＭＯＳ制御半導体直列接続のうち最も飽和電流の小さな素子に過電圧が印加されることを防止できる。
【図面の簡単な説明】
【図１】実施例１である電力変換器１アーム分の主要部である。
【図２】本発明に用いたＩＧＢＴの特性である。
【図３】本発明の、飽和電流が異なるＭＯＳ制御半導体の直列接続の説明図である。
【図４】本発明を適用する電力変換器の主要部である。
【図５】実施例１の電力変換器１アーム分の主要部である。
【図６】実施例１の電力変換器１アーム分の主要部である。
【図７】実施例２の電力変換器１アーム分の主要部である。
【図８】実施例３の電力変換器１アーム分の主要部である。
【図９】実施例４の電力変換器１アーム分の主要部である。
【図１０】実施例５の電力変換器１アーム分の主要部である。
【図１１】実施例６の電力変換器１アーム分の主要部である。
【図１２】実施例７の電力変換器１アーム分の主要部である。
【符号の説明】
２…還流ダイオード、３…高圧側分圧抵抗、４…低圧側分圧抵抗、５…コンデンサ、７…オンオフパルス発生器、８…ゲート抵抗、９…分圧点、１１，１２，１３，１４…ＩＧＢＴ、１３ｐ，１３ＰＰ，１３Ｎ…電源線、１５…インダクタンス、２０…アーム、２０（Ｐ）…アーム２０（Ｎ）の対アーム、２０（Ｎ）…アーム２０(Ｐ)の対アーム、２１…直流電圧源、２２…インダクタス負荷、２３…寄生インダクタス、６１，７１…ｎｐｎトランジスタ、６２，７２…ｐｎｐトランジスタ、７３…ダイオード、７４…入力インピーダンス、８１…オンゲート抵抗、８２…オフゲート抵抗、１００…ゲート回路、１３１，１３２，１３３…電圧源、６５０…バッファ回路、７５０…比較器。
【発明の属する技術分野】
本発明は半導体素子等を用いた半導体電力変換装置に係り、特にスイッチング動作時の過電圧の抑制を行う半導体電力変換装置に関する。
【０００２】
【従来の技術】
ＩＰＥＣ２０００ Ｓ−１７−３“Development of IEGT Series and Parallel Connection Technology for High Power Converters”に開示されているように、電力変換器の各アームをＩＧＢＴなどのＭＯＳ制御半導体の直列体により構成して、高い交流電圧や直流電圧を出力するＭＯＳ制御半導体電力変換器を実現できる。各アームを形成する直列接続されたＭＯＳ制御半導体素子をPWMやＰＡＭ制御により制御したパルス信号により、同時にオンもしくはオフさせることにより、直流電圧を交流電圧に変換したり、交流電圧を直流電圧に変換できる。
【０００３】
一方、各アームを構成する直列接続されたＭＯＳ制御半導体を過電圧から保護する技術も開示されている。平成１１年電気学会産業応用部門全国大会講演論文集、Ｖol.２(１９９９）の「平型ＩＧＢＴ直列接続時のスイッチング試験」には、ＩＧＢＴのゲートとコレクタ間に、所定の電圧を越えるとアバランシェして導通状態となるアバランシェ素子を接続し、ＩＧＢＴのコレクタ電圧の増加に伴い、アバランシェ素子の電圧も増加し、アバランシェ素子のアバランシェ電圧を越えると、アバランシェ素子を経由し、ＩＧＢＴのコレクタからゲートに電流が供給されて、ＩＧＢＴのゲート電圧が上昇し、ＩＧＢＴのインピーダンスを低下させることにより、ＩＧＢＴのコレクタ電圧を抑制し、ＩＧＢＴを過電圧印加による素子破壊から保護することが開示されている。また、産業応用部門全国大会講演論文集、Ｖol.２(１９９９)の「平型ＩＧＢＴ直列接続時のスイッチング試験」では、ゲート電圧を上昇させて、飽和電流値を大きくし、ＭＯＳ制御半導体を保護することが開示されている。
【０００４】
【発明が解決しようとする課題】
しかし、前記平成１１年電気学会産業応用部門全国大会講演論文集、Ｖol.２（１９９９）の「平型ＩＧＢＴ直列接続時のスイッチング試験」では、ＭＯＳ制御半導体変換器を構成するアームのうち、オン状態であるアームに過電流が通流しようとすると、該ＭＯＳ制御半導体直列接続体を構成するＭＯＳ制御半導体のうち、最も飽和電流の小さなＭＯＳ制御半導体が、該ＩＧＢＴの飽和電流値に該過電流を制限してしまう。従って、飽和電流の最も小さな該ＭＯＳ制御半導体は、電流を制限するためにインピーダンスが上昇し、該ＭＯＳ制御半導体の電圧分担が大きくなり、過電圧により素子破壊してしまう可能性がある。
【０００５】
一方、前記産業応用部門全国大会講演論文集、Ｖol.２(１９９９）の「平型ＩＧＢＴ直列接続時のスイッチング試験」では、保護されるべき対象のＩＧＢＴと同程度の高耐圧のアバランシェ電圧を有する高価な半導体素子が必要となるので好ましくない。
【０００６】
本発明は、上記に鑑みてなされたもので、ＭＯＳ制御半導体素子の過電圧保護の為に、該高耐圧と同等のアバランシェ電圧を有する半導体素子を用いることなく、ＭＯＳ制御半導体に過電流が通流している時に、ＭＯＳ制御半導体直列接続のうち最も飽和電流の小さな素子に過電圧が印加されることを防止できる回路を有する電力変換器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記、課題を解決するために、本発明の半導体電力変換装置では、ＭＯＳ制御半導体のゲートドライバから、ＩＧＢＴのゲートに電流を供給し、飽和電流に達した素子のゲート電圧を定常オン状態でのゲート電圧より高くし、該ＭＯＳ制御半導体素子の飽和電流値を高くする。
【０００８】
一般にＩＧＢＴなどのＭＯＳ制御半導体のコレクタ・エミッタ間電圧（以後、コレクタ電圧と呼ぶ）とコレクタ電流との間には、図２に示す関係がある。任意のゲート・エミッタ間電圧（以後、ゲート電圧と呼ぶ）で、コレクタ電圧を高くすると、それにつれてコレクタ電流も大きくなるが、ある電流値に達するとそれ以上に電流は増えない。この最大電流値を飽和電流値と呼び、飽和電流値はゲート電圧が高いほど大きい。
【０００９】
図３に示すように、飽和電流値の異なるＩＧＢＴなどのＭＯＳ制御半導体１１〜１４を直列接続し、電圧源２１に接続し、各ＩＧＢＴの飽和電流値（定常オン状態におけるゲート電圧における飽和電流値）が、ＩＧＢＴ１１＜ＩＧＢＴ１２＜ＩＧＢＴ１３＜ＩＧＢＴ１４であるとする。直列接続した全てのＩＧＢＴをオン状態にすると、配線の漏れインピーダンス２３と電圧源２１とで決まる電流上昇率において、該ＩＧＢＴの直列接続体に電流が通流する。一般的には、しきい値より高い、ある特定のゲート電圧になるように、ＩＧＢＴのゲート電圧を制御することにより、ＩＧＢＴをオフ状態からオン状態へ移行させる。ここで、「しきい値より高い、ある特定のゲート電圧」を本明細書では以後定常オンゲート電圧と呼ぶ。
【００１０】
図３に示すＩＧＢＴ直列接続体に通流する電流が、最も飽和電流値が小さいＩＧＢＴ１１の定常オンゲート電圧時の飽和電流値に達すると、最も飽和電流値が小さいＩＧＢＴ１１が電流を制限する。従って、ＩＧＢＴ１１は電流を制限するためにインピーダンスが増加する。ある素子に印加される電圧はインピーダンスと電流の積であることから、インピーダンスの増加に伴い、ＩＧＢＴ１１のコレクタ電圧が上昇する。
【００１１】
しかし、オン状態のＩＧＢＴのコレクタ電圧が前もって設定した所定の値（定常オフ時の電圧から素子耐圧の間の範囲内にて設定する。）を越えると、ゲート回路が、コレクタ電圧が高い程該ＩＧＢＴのゲート電圧を高くする機能を有していれば、ＩＧＢＴ１１のコレクタ電圧の上昇に伴い、ＩＧＢＴ１１のゲート電圧が定常オンゲート電圧より高くなり、ＩＧＢＴ１１の飽和電流値をＩＧＢＴ１２の定常オンゲート電圧での飽和電流値にまで上昇させることができる。IGBT11の飽和電流値がＩＧＢＴ１２の飽和電流値に達すれば、ＩＧＢＴ１１とＩＧＢＴ12とで電流を制限することになり、ＩＧＢＴ１１の電圧分担を半分にできる。従って、直流電圧源２１の電圧がＩＧＢＴ１１とＩＧＢＴ１２の総和より小さい場合は、ＩＧＢＴの過電圧による素子破壊を防止できる。
【００１２】
一方、直流電圧源２１の電圧がＩＧＢＴ１１とＩＧＢＴ１２の素子耐圧の合計より高い場合は、ＩＧＢＴ１１とＩＧＢＴ１２のコレクタ電圧はさらに上昇し、それに伴いＩＧＢＴ１１とＩＧＢＴ１２もゲート電圧がさらに高くなり、IGBT11とＩＧＢＴ１２の飽和電流値がＩＧＢＴ１３の定常オンゲート電圧での飽和電流値に達する。ＩＧＢＴ１１とＩＧＢＴ１２の飽和電流値がＩＧＢＴ１３の飽和電流値に達すれば、直流電源２１の電圧をＩＧＢＴ１１とＩＧＢＴ１２とIGBT13の３つのＩＧＢＴで分担できる。従って、直流電源２１の電圧がＩＧＢＴ１１，ＩＧＢＴ１２とＩＧＢＴ１３の素子耐圧より低ければ、過電圧による素子破壊を防止できる。
【００１３】
直流電圧源２１の電圧がＩＧＢＴ１１，ＩＧＢＴ１２とＩＧＢＴ１３の素子耐圧の合計より高ければ、ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ１３の電圧はさらに上昇する。それに伴い、ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ１３のゲート電圧も上昇し、ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ１３の飽和電流値がＩＧＢＴ１４の飽和電流値に達する。ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ13とＩＧＢＴ１４の飽和電流値が等しくなれば、直流電源２１の電圧をＩＧＢＴ11，ＩＧＢＴ１２とＩＧＢＴ１３とＩＧＢＴ１４の４つのＩＧＢＴで分担できる。
【００１４】
ところで、ＩＧＢＴ１１〜ＩＧＢＴ１４の直列接続体は、オフ状態において電圧源２１の電圧を阻止することから、必然的にＩＧＢＴ１１〜ＩＧＢＴ１４の直列接続体の素子耐圧の総和は、電圧源２１の電圧を上回る。従って、ＩＧＢＴ11とＩＧＢＴ１２とＩＧＢＴ１３とＩＧＢＴ１４の飽和電流値が等しくなれば、直流電源２１の電圧をＩＧＢＴ１１，ＩＧＢＴ１２とＩＧＢＴ１３とＩＧＢＴ１４の４つのＩＧＢＴで分担するので、過電圧による素子破壊を防止できる。
【００１５】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて詳細に説明する。なお、各実施例を説明する図において、同一の機能を有するものには同一の符号で示す。また、各ＩＧＢＴ１１乃至ＩＧＢＴ１４の各端子及びゲート回路内の電位は各ＩＧＢＴのエミッタを基準とする。すなわち、ＩＧＢＴ１１のコレクタ電位は、ＩＧＢＴ11のコレクタ−エミッタ間電圧に相当し、ＩＧＢＴ１２のコレクタ電位は、IGBT12のコレクタ−エミッタ間電圧に相当するものとする。なお、ＩＧＢＴを他のＭＯＳＦＥＴなどのＭＯＳ制御半導体デバイスに置き換えても、以下の実施例と同様な効果がある。
【００１６】
（実施例１）
図１と図４を用いて本実施例の電力変換装置の構成を説明する。図４は本実施例の電力変換装置の主要部を、図１は図４のアーム２０の主要部を示す。図４の電力変換装置では、２直列接続されたアーム２０が３並列され、それぞれ直流電圧源２１に接続されている。対となったアームの各中点は、負荷２２に接続される。
【００１７】
アームの構成は次の通りである。ＩＧＢＴが直列に接続されており、各IGBTに逆並列に環流ダイオード２を接続する。また、各ＩＧＢＴにはゲート回路１００を接続する。本発明はＩＧＢＴの直列数に依存しないが、図１の例では４個のＩＧＢＴ(ＩＧＢＴ１１，ＩＧＢＴ１２，ＩＧＢＴ１３，ＩＧＢＴ１４)が直列接続されている。ＩＧＢＴ１１，ＩＧＢＴ１２，ＩＧＢＴ１３，ＩＧＢＴ１４にそれぞれ、ゲート回路１００がゲートとエミッタに接続される。また、各IGBTにはダイオード２を逆並列に接続している。
【００１８】
ゲート回路１００は次のような構成となっている。ＩＧＢＴ１１に接続されたゲート回路１００を例にとり説明する。ＩＧＢＴ１１のエミッタに電圧源１３１を接続し、該電圧源１３１からパルス発生器７に、パルス発生器７の動作に必要な電力を供給する。
【００１９】
図５の様に、電圧源１３１と電圧源１３２を直列に接続し、その中点をIGBT11のエミッタに接続し、パルス発生器７の動作に必要な電力を電圧源１３１と電圧源１３２から供給してもよい。この場合、電圧源１３１の高圧側端子は電源線１３ｐに接続し、電圧源１３２の低圧側の端子は電源線１３Ｎに接続する。パルス発生器７の出力は比較器７５０の入力１に接続する。比較器７５０の他方の入力２は、ＩＧＢＴ１のコレクタ−エミッタ間電圧を抵抗体３や抵抗体４で分圧した分圧点に接続する。比較器７５０の入力２の接続点は、ＩＧＢＴ１のコレクタ電位が高くなるにつれて該接続点の電位が高くなる個所であれば、抵抗体の分圧点でなくてもよい。比較器７５０は、二つの入力の電位を比較して高い方の電位を出力する。比較器７５０の出力はＩＧＢＴ１１のゲートに接続し、IGBT11のゲート電位を比較器７５０の出力電位に制御する。
【００２０】
図６の様に、比較器７５０とＩＧＢＴ１１のゲートの間にバッファ回路６５０のような増幅回路を接続してもよい。この場合、比較器７５０の出力をバッファ回路６５０の入力に接続し、バッファ回路の出力をＩＧＢＴ１１のゲートに接続する。バッファ回路６５０を接続することにより、ＩＧＢＴ１１のゲート電位をより速く制御できる。
【００２１】
次に、動作を説明する。電圧源１３１からパルス発生器７の動作に必要な電力を供給し、ＰＷＭやＰＡＭ制御により制御したパルス信号をパルス発生器７より出力する。通常は、他の上位回路から直列接続されたＩＧＢＴ１１乃至IGBT14の各ゲート回路１００のパルス発生器７に、ＰＷＭやＰＡＭ制御により制御したパルス信号を伝達し、伝達された信号に基づいてパルス発生器７がＰＷＭやＰＡＭ制御により制御したパルス信号を発生する。発生したパルスを比較器７５０を経由してＩＧＢＴ１１のゲートに出力してＩＧＢＴ１１をオンもしくはオフさせる。ＩＧＢＴ１１がターンオンしてゲート電位が定常状態となった時の電位を、定常オンゲート電圧と本発明では定義する。ＩＧＢＴ１１，ＩＧＢＴ１２，IGBT13，ＩＧＢＴ１４を同時にスイッチングさせることにより、アーム２０をオンオフさせて、交流電圧を作り出し、負荷２２に印加する。通常は、アーム２０（Ｎ）とアーム２０（Ｐ）を交互にオンオフ制御させて、対となったアームは同時にオンさせない。すなわち、アーム２０（Ｐ）とアーム２０（Ｎ）は同時にオンさせない。直流電圧源２１の電圧を各アームのＩＧＢＴの直列数で割った電圧がオフ状態におけるＩＧＢＴの定常電圧である。この電圧を以後本明細書では定常オフ電圧と呼ぶ。
【００２２】
ここでアーム２０（Ｐ）へのドライブ信号がオン状態、アーム２０（Ｎ）がオフ状態である時に着目する。アーム２０（Ｐ）がオン状態の時は、直流電圧源２１からアーム２０（Ｐ）、インダクタス負荷２２といった経路で電流が流れる。この時、何らかの理由で誤動作してアーム２０（Ｎ）がオンもしくは短絡したとすると、直流電圧源２１→アーム２０（Ｐ）→アーム２０（Ｎ）→直流電圧源２１の経路で電流が流れる。アーム２０（Ｐ）とアーム２０（Ｎ）が同時に低インピーダンスとなるので、大電流がアーム２０に流れようとする。
【００２３】
アーム２０（Ｎ）が短絡した場合を例にとり説明する。本発明では、電流値が最も飽和電圧の小さなＩＧＢＴ１１の飽和電流値に達すると、ＩＧＢＴ１１が電流を制限し、該ＩＧＢＴ１１のコレクタ電位が上昇する。ＩＧＢＴ１１のコレクタ電位の上昇に伴い分圧点９の電位が上昇する。分圧点９の電位がパルス発生器７の電位を越えると、比較器７５０は分圧点９の電位を出力し、ＩＧＢＴ１１のゲート電位を分圧点ゲート電位に制御する。通常は、ＩＧＢＴのコレクタ電位が定常オフ電圧を越えると、分圧点９の電位がパルス発生器７の電位を越えるように分圧抵抗３と分圧抵抗４の抵抗値を設定する。
【００２４】
ＩＧＢＴ１１のコレクタ電位が定常オフ電圧を越えると、ＩＧＢＴ１１のゲート電位が高くなるので、ＩＧＢＴ１１の飽和電流値が増加する。飽和電流値の増加に伴い、アーム２０（Ｐ）を通流する電流も増加する。電流が増大し、飽和電流値が２番目に小さなＩＧＢＴ１２の飽和電流値に達すると、２番目に飽和電流値が小さかったＩＧＢＴ１２が電流を制限し、該ＩＧＢＴ１２のコレクタ電位が上昇する。ＩＧＢＴ１２も分担を分担するので、ＩＧＢＴ１１のコレクタ電位増加が一旦緩和される。
【００２５】
しかし、ＩＧＢＴ１１とＩＧＢＴ１２は共に電流を制限するため、インピーダンスが増加し、ＩＧＢＴ１１とＩＧＢＴ１２のコレクタ電位は共に増加する。
ＩＧＢＴ１１のコレクタ電位のさらなる増加に伴い、ＩＧＢＴ１１のゲート電位が増加する。ＩＧＢＴ１１とＩＧＢＴ１１に接続されたゲート回路１００と同様の動作により、ＩＧＢＴ１２のコレクタ電位の増加に伴いＩＧＢＴ１２のゲート電位も上昇し、ＩＧＢＴ１１とＩＧＢＴ１２の飽和電流値が上昇する。IGBT11とＩＧＢＴ１２の飽和電流値の増加と共にアーム２０（Ｐ）の通流電流も増加する。通流電流がＩＧＢＴ１３の飽和電流値に達すると、次にIGBT13が電流を制限し、コレクタ電位が増加する。
【００２６】
一方、ＩＧＢＴ１１とＩＧＢＴ１２の電位増加は一旦緩和される。しかし、
ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ１３は共に電流を制限するため、インピーダンスが増加し、ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ１３のコレクタ電位はさらに増加する。コレクタ電位の増加に伴い、ＩＧＢＴ１１とＩＧＢＴ１２とＩＧＢＴ１３のゲート電位が増加し、ＩＧＢＴ１４の飽和電流値に達する。IGBT１１，ＩＧＢＴ１２，ＩＧＢＴ１３，ＩＧＢＴ１４の４つのＩＧＢＴにて直流電圧源２１の電圧を分担できるので、過電圧による素子破壊を防止できる。従って、本実施例の効果とし、過電流が通流してもＩＧＢＴ等のＭＯＳ制御半導体を過電圧から保護できる。
【００２７】
（実施例２）
本実施例は、図７に示すように、実施例１の比較器７５０をｐｎｐトランジスタ７２とｎｐｎトランジスタ７１をコンプリメンタリに接続した構成とし、パルス発生器を駆動する電源線１３ｐより高い電位の電源線１３ＰＰにｎｐｎトランジスタ７１を接続した。
【００２８】
ｐｎｐトランジスタ７２のコレクタは分圧点９に接続し、ｎｐｎトランジスタ７１のコレクタは、電源線１３ＰＰに接続する。パルス発生器７は、電圧源131と電圧源１３２により駆動される。ＩＧＢＴをオン状態にする時は、パルス発生器７が電源線１３ｐの電位を出力し、オフ状態においては電源線１３Ｎの電位を出力する。電源線１３ＰＰの電位は、電源線１３ｐの電位より電圧源１３３の電圧差分だけ高い。
【００２９】
ＩＧＢＴがオン状態において、コレクタ電位の上昇した際に、ゲート電位を上昇させて飽和電流値を高める動作を、ＩＧＢＴ１１を例にとり説明する。IGBT11のコレクタ電位が上昇すると、分圧点９の電位が上昇する。オン状態を想定しているので、パルス発生器は電源線１３Ｐの電位を出力している。分圧点９の電位がパルス発生器７の出力電位すなわち、電源線１３ｐの電位に達するまでは、比較器７５０はパルス発生器７の電位を出力する。分圧点９の電位がパルス発生器７の出力電位より高くなると、ｐｎｐトランジスタ７２のコレクタからベースに向かって電流が流れ込み、ｎｐｎトランジスタ７１のベース電位がｎｐｎトランジスタ７１のベース電位より高くなり、ｎｐｎトランジスタ７１がオン状態となる。ｎｐｎトランジスタ７１のコレクタを接続した電源線１３ＰＰの電位はパルス発生７の最高出力電位より高いので、ｎｐｎトランジスタ７１のエミッタの電位すなわち比較器７５０の出力電位を高くできる。
【００３０】
従って、本実施例においても実施例１と同様にＩＧＢＴ１１のゲート電位を定常オン状態のゲート電圧より高くし、ＩＧＢＴの飽和電流値を高めることができるので、実施例１と同様にＩＧＢＴを過電圧から保護できる。但し、ＩＧＢＴ11のゲート電位を、電圧源１３１と電圧源１３２の電圧和より高くすることは難しい。従って、ＩＧＢＴ１４の定常オンゲート電圧時の飽和電流値より、IGBT11のゲート電位が電圧源１３１と電圧源１３２の電圧和であるときの飽和電流値が高くなるように、電圧源１３２の電圧を設定する。
【００３１】
（実施例３）
本実施例は、図８に示すように、実施例３の比較器７５０とＩＧＢＴのゲートの間に、バッファ回路６５０が接続され、該バッファ回路６５０が、ｎｐｎトランジスタ６１とｐｎｐトランジスタ６２をコンプリメンタリに接続した構成となっている。バッファ回路６５０は比較器７５０の電位をＩＧＢＴ１１のゲートに伝える。
【００３２】
従って、本実施例においても実施例１と同様にＩＧＢＴ１１のゲート電位を定常オン状態のゲート電圧より高くし、ＩＧＢＴの飽和電流値を高めることができるので、実施例１と同様にＩＧＢＴを過電圧から保護する。バッファ回路はIGBT１１のゲートを充電する電流を増幅するので、すばやく分圧点９の電位にIGBTのゲート電位を制御でき、より確実にＩＧＢＴを過電圧から保護できる。
【００３３】
（実施例４）
本実施例は、図９に示すように、実施例３のｐｎｐトランジスタ７２に逆並列にダイオード７３を接続した。分圧点９の電位がパルス発生器７の出力電位を越えた時に、ダイオード７３を経由して分圧点９の出力を比較器７５０の出力にするので、すばやく比較器７５０の出力を分圧点９の電位に制御できる。
【００３４】
従って、図９の構成の本実施例においても実施例１と同様にＩＧＢＴ１１のゲート電位を定常オン状態のゲート電位より高くし、ＩＧＢＴの飽和電流値を高めることができるので、実施例１と同様にＩＧＢＴを過電圧から保護できる。本実施例では、すばやく比較器７５０の出力を分圧点９の電位に制御でき、より確実にＩＧＢＴを過電圧から保護できる。
【００３５】
（実施例５）
本実施例は、図１０に示すように、実施例４において、比較器７５０の入力１をパルス発生器７の出力に接続し、比較器７５０の入力２を分圧点９に接続したのに対し、比較器７５０の入力１を分圧点９に接続し、比較器７５０の入力２をパルス発生器７の出力に接続した。比較器７５０は入力１と入力２の電位のうち高い方の電位を出力するので、実施例４と同等の効果がある。
【００３６】
（実施例６）
本実施例は、図１１に示すように、実施例４における比較器７５０の回路構成から、ｐｎｐトランジスタ７２とｎｐｎトランジスタ７１を削除し、パルス発生器を駆動する電源線１３ｐより高い電位の電源線１３ＰＰにｎｐｎトランジスタ７１を接続した。
【００３７】
バッファ回路６５０を構成するｐｎｐトランジスタ６２のコレクタは分圧点９に接続され、ｎｐｎトランジスタ６１のコレクタは、パルス発生器７の出力電位より電位の高い電源線１３ＰＰに接続する。パルス発生器７は、電圧源１３１と電圧源１３２により駆動される。ＩＧＢＴをオン状態にする時は、パルス発生器７が電源線１３ｐの電位を出力し、オフ状態においては電源線１３Ｎの電位を出力する。電源線１３ＰＰの電位は、電源線１３ｐの電位より電圧源１３３の電圧差分だけ高い。
【００３８】
ＩＧＢＴがオン状態において、コレクタ電位が上昇した際に、ゲート電位を上昇させて飽和電流値を高める動作を、ＩＧＢＴ１１を例に説明する。ＩＧＢＴ11のコレクタ電位が上昇すると、分圧点９の電位が上昇する。オン状態を想定しているので、パルス発生器は電源線１３Ｐの電位を出力している。分圧点９の電位がパルス発生器７の出力電位すなわち、電源線１３ｐの電位に達するまでは、ダイオード７３０のアノード電位がカソード電位より低いので、ダイオード７３０が高インピーダンスであり、比較器７５０はパルス発生器７の電位を出力する。
【００３９】
分圧点９の電位がパルス発生器７の出力電位より高くなると、ダイオード７３が低インピーダンスとなり、比較器７５０の出力は分圧点９の電位を出力できる。ｎｐｎトランジスタ６１のコレクタは、パルス発生器７の出力電位より電位の高い電源線１３ＰＰに接続されているので、ｐｎｐトランジスタ６２の出力電位をパルス発生器７の最高出力電位より高くでき、ＩＧＢＴ１のゲート電位を定常オンゲート電圧より高くできる。
【００４０】
従って、図７の構成の本実施例においても実施例４と同様にＩＧＢＴ１１のゲート電位を定常オン状態のゲート電位より高くし、ＩＧＢＴの飽和電流値を高めることができ、実施例４と同様にＩＧＢＴを過電圧から保護できる。
【００４１】
（実施例７）
本実施例では、図１２に示すようにパルス発生器７の出力と分圧点９の電位を加算器８５０に入力し、加算器８５０は、分圧点９の電位とパルス発生器７の電位を加算した電位に、ＩＧＢＴのゲート電位を制御する。
【００４２】
ＩＧＢＴ１１のコレクタ電位が上昇すると、分圧点９の電位が上昇する。IGBTのゲートはパルス発生器７と分圧点９の電位を加算した電位に制御されるので、ＩＧＢＴのゲート電位も上昇して、ＩＧＢＴ１１の飽和電流値を大きくできる。従って、本実施例においても実施例１と同様にＩＧＢＴを過電圧から保護できる。
【００４３】
【発明の効果】
ＭＯＳ制御半導体素子の過電圧保護の為に、該高耐圧と同等のアバランシェ電圧を有する半導体素子を用いることなく、ＭＯＳ制御半導体に過電流が通流している時に、ＭＯＳ制御半導体直列接続のうち最も飽和電流の小さな素子に過電圧が印加されることを防止できる。
【図面の簡単な説明】
【図１】実施例１である電力変換器１アーム分の主要部である。
【図２】本発明に用いたＩＧＢＴの特性である。
【図３】本発明の、飽和電流が異なるＭＯＳ制御半導体の直列接続の説明図である。
【図４】本発明を適用する電力変換器の主要部である。
【図５】実施例１の電力変換器１アーム分の主要部である。
【図６】実施例１の電力変換器１アーム分の主要部である。
【図７】実施例２の電力変換器１アーム分の主要部である。
【図８】実施例３の電力変換器１アーム分の主要部である。
【図９】実施例４の電力変換器１アーム分の主要部である。
【図１０】実施例５の電力変換器１アーム分の主要部である。
【図１１】実施例６の電力変換器１アーム分の主要部である。
【図１２】実施例７の電力変換器１アーム分の主要部である。
【符号の説明】
２…還流ダイオード、３…高圧側分圧抵抗、４…低圧側分圧抵抗、５…コンデンサ、７…オンオフパルス発生器、８…ゲート抵抗、９…分圧点、１１，１２，１３，１４…ＩＧＢＴ、１３ｐ，１３ＰＰ，１３Ｎ…電源線、１５…インダクタンス、２０…アーム、２０（Ｐ）…アーム２０（Ｎ）の対アーム、２０（Ｎ）…アーム２０(Ｐ)の対アーム、２１…直流電圧源、２２…インダクタス負荷、２３…寄生インダクタス、６１，７１…ｎｐｎトランジスタ、６２，７２…ｐｎｐトランジスタ、７３…ダイオード、７４…入力インピーダンス、８１…オンゲート抵抗、８２…オフゲート抵抗、１００…ゲート回路、１３１，１３２，１３３…電圧源、６５０…バッファ回路、７５０…比較器。
Claims (9)
- ＭＯＳ制御半導体を直列に接続した構成を有する半導体電力変換器において、
前記ＭＯＳ制御半導体のゲート電圧を制御するゲートドライバが、
前記ＭＯＳ制御半導体のエミッタに一端を接続し、他端を電源線に接続した電圧源を有し、該電源線は、前記ＭＯＳ制御半導体が定常オン状態である時のゲート電位より高い電位であって、前記電源線と前記ＭＯＳ制御半導体のエミッタとの間の電位差が一定であり、
前記ＭＯＳ半導体がオン状態で前記ＭＯＳ半導体のコレクタ電圧が所定の値を越えると、コレクタ電圧を分圧する分圧抵抗の分圧点から前記ＭＯＳ半導体のゲートに電流を供給し、前記ＭＯＳ半導体のゲート電圧を高くすることを特徴とした半導体電力変換装置。 - ＭＯＳ制御半導体を直列に接続した電力変換器において、前記ＭＯＳ制御半導体のスイッチング用のゲート電圧指令値を出力する回路と、前記ＭＯＳ制御半導体のコレクタ電圧が高くなるほど高いゲート電圧指令値を出力する回路と、前記２つのゲート電圧指令値を比較し高い方のゲート電圧指令値に前記ＭＯＳ制御半導体のゲート電圧を制御する回路とを有し、かつ前記ＭＯＳ制御半導体のコレクタ電圧が定常オフ時のコレクタ電圧より高い場合には、ＭＯＳ制御半導体の定常オン状態におけるゲート電圧よりゲート電圧を高くすることを特徴とした半導体電力変換装置。
- 請求項２において、前記２つのゲート電圧指令値を比較して高い方のゲート電圧指令値にＭＯＳ制御半導体のゲート電圧を制御する回路が、ｎｐｎトランジスタとｐｎｐトランジスタとをコンプリメンタリに接続した構成を有し、該ｐｎｐトランジスタのコレクタが前記ＭＯＳ制御半導体のスイッチング用のゲート電圧指令値を出力する回路の出力に接続され、前記ｎｐｎトランジスタと前記ｐｎｐトランジスタのゲートが、コレクタ電圧が高くなるほど高いゲート電圧指令値を出力する回路の出力に接続されたことを特徴とする半導体電力変換装置。
- 請求項３において、前記ｐｎｐトランジスタと逆並列にダイオードを接続したことを特徴とした半導体電力変換装置。
- ＭＯＳ制御半導体を直列に接続した構成を有する半導体電力変換器のＭＯＳ制御半導体のゲート電圧を制御するゲートドライバにおいて、
該ゲートドライバが、前記ＭＯＳ制御半導体のエミッタに一端を接続し、他端を電源線に接続した電圧源を有し、該電源線は、前記ＭＯＳ制御半導体が定常オン状態である時のゲート電位より高い電位であって、前記電源線と前記ＭＯＳ制御半導体のエミッタとの間の電位差が一定であり、
前記ＭＯＳ半導体がオン状態において前記ＭＯＳ半導体のコレクタ電圧が所定の値を越えると、コレクタ電圧を分圧する分圧抵抗の分圧点から前記ＭＯＳ半導体のゲートに電流を供給し、前記ＭＯＳ半導体のゲート電圧を高めることを特徴としたゲートドライバ。 - ＭＯＳ制御半導体のゲート電圧を制御するゲートドライバにおいて、該ＭＯＳ制御半導体のスイッチング用のゲート電圧指令値を出力する回路と、該ＭＯＳ制御半導体のコレクタ電圧が高くなるほど高いゲート電圧指令値を出力する回路と、前記２つのゲート電圧指令値を比較して高い方のゲート電圧指令値に該ＭＯＳ制御半導体のゲート電圧を制御する回路とを有し、かつ、コレクタ電圧が定常オフ時のコレクタ電圧より高い場合には、MOS制御半導体の定常オン状態におけるゲート電圧よりゲート電圧を高くすることを特徴としたゲートドライバ。
- 請求項６において、前記２つのゲート電圧指令値を比較して高い方のゲート電圧指令値にＭＯＳ制御半導体のゲート電圧を制御する回路が、ｎｐｎトランジスタとｐｎｐトランジスタをコンプリメンタリに接続した構成を有し、該ｐｎｐトランジスタのコレクタが前記ＭＯＳ制御半導体のスイッチング用のゲート電圧指令値を出力する回路の出力に接続され、前記ｎｐｎトランジスタと前記ｐｎｐトランジスタのゲートとがコレクタ電圧が高くなるほど高いゲート電圧指令値を出力する回路の出力に接続されたことを特徴とするゲートドライバ。
- 請求項７において、前記ｐｎｐトランジスタと逆並列にダイオードを接続したことを特徴としたゲートドライバ。
- ＭＯＳ制御半導体を有する半導体電力変換器であって、
該ＭＯＳ制御半導体のゲート電圧を制御するゲートドライバが、
前記ＭＯＳ制御半導体のエミッタに一端を接続し、他端を電源線に接続した電圧源を有し、該電源線は、前記ＭＯＳ制御半導体が定常オン状態である時のゲート電位より高い電位であって、前記電源線と前記ＭＯＳ制御半導体のエミッタとの間の電位差が一定であり、
前記ＭＯＳ半導体がオン状態では前記ＭＯＳ半導体のコレクタ電圧が所定値を越えると、コレクタ電圧を分圧する分圧抵抗の分圧点から前記ＭＯＳ半導体のゲートに電流を供給し、前記ＭＯＳ半導体のゲート電圧を高めることを特徴とした半導体電力変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259121A JP3932841B2 (ja) | 2001-08-29 | 2001-08-29 | 半導体電力変換装置 |
| US10/099,950 US20030042939A1 (en) | 2001-08-29 | 2002-03-19 | Semiconductor power converting apparatus |
| US10/436,265 US6703874B2 (en) | 2001-08-29 | 2003-05-13 | Gate driver for MOS control semiconductor devices |
| US10/638,400 US6809561B2 (en) | 2001-08-29 | 2003-08-12 | Semiconductor power converting apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259121A JP3932841B2 (ja) | 2001-08-29 | 2001-08-29 | 半導体電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003069401A JP2003069401A (ja) | 2003-03-07 |
| JP3932841B2 true JP3932841B2 (ja) | 2007-06-20 |
Family
ID=19086543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001259121A Expired - Fee Related JP3932841B2 (ja) | 2001-08-29 | 2001-08-29 | 半導体電力変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US20030042939A1 (ja) |
| JP (1) | JP3932841B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10218097B4 (de) * | 2002-04-23 | 2004-02-26 | Infineon Technologies Ag | Schaltungsanordnung zur Spannungsregelung |
| US7449801B2 (en) * | 2002-11-28 | 2008-11-11 | Infineon Technologies Ag | Semiconductor circuit arrangement for controlling a high voltage or a current of high current intensity |
| US6946885B1 (en) * | 2003-05-19 | 2005-09-20 | The United States Of America As Represented By The United States Department Of Energy | Ripple gate drive circuit for fast operation of series connected IGBTs |
| JP4342251B2 (ja) * | 2003-09-10 | 2009-10-14 | 株式会社東芝 | ゲート駆動回路 |
| DE102004034923A1 (de) | 2004-07-09 | 2006-03-02 | Alstom | Ansteuerschaltung für ein Leistungshalbleiterbauelement und Betriebsverfahren für eine Ansteuerschaltung |
| DE102006015024B3 (de) * | 2006-03-31 | 2007-09-06 | Infineon Technologies Ag | Treiberschaltung zum Bereitstellen eines Ausgangssignals |
| JP5057713B2 (ja) | 2006-07-03 | 2012-10-24 | 株式会社東芝 | スイッチング素子駆動回路 |
| US7466185B2 (en) * | 2006-10-23 | 2008-12-16 | Infineon Technologies Ag | IGBT-Driver circuit for desaturated turn-off with high desaturation level |
| JP2011130564A (ja) * | 2009-12-17 | 2011-06-30 | Hitachi Ltd | パワー半導体スイッチ素子の保護装置および保護方法 |
| US8847664B2 (en) | 2011-03-16 | 2014-09-30 | Abb Research Ltd. | Gate control circuit, power module and associated method |
| EP2789092B1 (en) * | 2011-12-07 | 2020-02-05 | TM4 Inc. | Turn-off overvoltage limiting for igbt |
| JP5851928B2 (ja) * | 2012-05-07 | 2016-02-03 | 株式会社Ｎｔｔファシリティーズ | 半導体スイッチ及び半導体スイッチの制御方法 |
| DE102012224336A1 (de) * | 2012-12-21 | 2014-06-26 | Ge Energy Power Conversion Gmbh | Verfahren zum Betreiben eines elektrischen Stromrichters sowie elektrischer Stromrichter |
| DE102013221900A1 (de) * | 2013-10-29 | 2015-04-30 | Robert Bosch Gmbh | Überspannungsschutzschaltung für einen Leistungshalbleiter und Verfahren zum Schutz eines Leistungshalbleiters vor Überspannungen |
| EP3219010B1 (en) * | 2014-11-11 | 2020-07-08 | Maschinenfabrik Reinhausen GmbH | Resistor emulation and gate boost |
| CN104967292B (zh) * | 2015-06-29 | 2018-05-01 | 国网智能电网研究院 | 一种igbt串联阀段的主动均压控制方法 |
| CN107996017B (zh) * | 2015-09-03 | 2020-07-03 | 三菱电机株式会社 | 功率转换装置 |
| CN204967246U (zh) * | 2015-09-25 | 2016-01-13 | 江森自控空调冷冻设备(无锡)有限公司 | Igbt短路检测保护电路及基于igbt的可控整流电路 |
| US10116303B2 (en) * | 2016-07-01 | 2018-10-30 | Toyota Motor Engineering & Manufacturing North America, Inc. | Parallel devices having balanced switching current and power |
| CN106208636A (zh) * | 2016-08-16 | 2016-12-07 | 上海理工大学 | 串联igbt动态均压控制*** |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2139436B (en) * | 1983-03-17 | 1986-10-08 | Janan Emmanuel Allos | Mains protection device |
| EP0190925B1 (en) | 1985-02-08 | 1993-12-29 | Kabushiki Kaisha Toshiba | A protection circuit for an insulated gate bipolar transistor |
| EP0354435B1 (en) | 1988-08-12 | 1995-12-20 | Hitachi, Ltd. | A drive circuit for an insulated gate transistor; and its use in a switching circuit, a current switching apparatus and an induction motor system |
| US4949213A (en) | 1988-11-16 | 1990-08-14 | Fuji Electric Co., Ltd. | Drive circuit for use with voltage-drive semiconductor device |
| JP2692765B2 (ja) * | 1989-12-22 | 1997-12-17 | 株式会社日立製作所 | ダイオード及びｉｇｂｔとの並列回路とそのモジュール及びそれを用いた電力変換装置 |
| US5675640A (en) * | 1995-05-19 | 1997-10-07 | Lucent Technologies Inc. | Telephone ringing signal detector |
| EP0866557A1 (en) * | 1997-03-18 | 1998-09-23 | Carlo Gavazzi AG | Solid state relay |
-
2001
- 2001-08-29 JP JP2001259121A patent/JP3932841B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-19 US US10/099,950 patent/US20030042939A1/en not_active Abandoned
-
2003
- 2003-05-13 US US10/436,265 patent/US6703874B2/en not_active Expired - Fee Related
- 2003-08-12 US US10/638,400 patent/US6809561B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003069401A (ja) | 2003-03-07 |
| US20030197533A1 (en) | 2003-10-23 |
| US20040027193A1 (en) | 2004-02-12 |
| US6809561B2 (en) | 2004-10-26 |
| US6703874B2 (en) | 2004-03-09 |
| US20030042939A1 (en) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3932841B2 (ja) | 半導体電力変換装置 | |
| US8213146B2 (en) | Semiconductor power conversion apparatus | |
| JP3812353B2 (ja) | 半導体電力変換装置 | |
| WO2018158807A1 (ja) | 半導体装置、および、電力変換システム | |
| US9059709B2 (en) | Gate drive circuit for transistor | |
| US9954521B2 (en) | Gate drive circuit for semiconductor switching devices | |
| WO2012153836A1 (ja) | スイッチング回路及び半導体モジュール | |
| JPWO2019038957A1 (ja) | 制御回路および電力変換装置 | |
| CN111835183A (zh) | 一种米勒钳位保护电路、驱动电路、芯片及智能igbt模块 | |
| JP2009253484A (ja) | 電力変換装置 | |
| EP3787164A1 (en) | Gate drive circuit and gate drive method | |
| US6727516B2 (en) | Semiconductor power conversion apparatus | |
| JP5254386B2 (ja) | ゲート駆動回路、およびパワー半導体モジュール | |
| KR20160057912A (ko) | 4레벨 전력변환장치 | |
| JP3383571B2 (ja) | 半導体素子の駆動回路およびそれを用いた電力変換装置 | |
| JP4901083B2 (ja) | ゲート駆動装置 | |
| JP4946103B2 (ja) | 電力変換装置 | |
| JP7196048B2 (ja) | サージ制御回路及び電力変換器 | |
| JP5563050B2 (ja) | ゲート駆動回路、およびパワー半導体モジュール | |
| JP3899450B2 (ja) | 半導体電力変換装置 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| Rodrigues et al. | Economical methods for SiC JFET’s short-circuit protection using commercial gate drivers | |
| KR102381873B1 (ko) | 전력 변환 장치 및 그 제어 방법 | |
| KR20190111550A (ko) | 전력변환장치 및 이의 과전류 보호방법 | |
| CN220653203U (zh) | 用于开关管的有源钳位电路及变频器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |