JP3923260B2 - 半導体装置の製造方法および発振器 - Google Patents
半導体装置の製造方法および発振器 Download PDFInfo
- Publication number
- JP3923260B2 JP3923260B2 JP2001010138A JP2001010138A JP3923260B2 JP 3923260 B2 JP3923260 B2 JP 3923260B2 JP 2001010138 A JP2001010138 A JP 2001010138A JP 2001010138 A JP2001010138 A JP 2001010138A JP 3923260 B2 JP3923260 B2 JP 3923260B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- schottky
- layer
- electrode side
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は半導体装置の製造方法に関する。より詳しくは、同一の基板上に異種の化合物半導体素子を形成する半導体装置の製造方法に関する。
【0002】
また、この発明は、そのような半導体装置の製造方法によって作製された半導体装置を備えた発振器に関する。
【0003】
【従来の技術】
従来、ミリ波帯・マイクロ波帯用の発振素子として、負性抵抗を示すIMPATT(Imact Ionization Avalanche Transit Time)ダイオードが知られている(例えば特開平1−112827号公報)。同公報によれば、IMPATTダイオードは次のようにして製造される。図18(a)に示すように、まず半絶縁性GaAs基板801上に、n+GaAs層802(濃度1×1019cm-3、厚さ1.5μm)、nGaAs層803(濃度2×1017cm-3、厚さ0.25μm)、pGaAs層804(濃度2×1017cm-3、厚さ0.25μm)、p+GaAs層805(濃度1×1019cm-3、厚さ0.2μm)、を順次エピタキシャル成長する。次に、フォトレジストを塗布し直径5μmの円形パターンを形成して、TiW806(厚さ100nm)/Au807(厚さ400nm)からなる電極を形成する。次に、その電極をエッチングマスクとして湿式エッチングを行って、p+GaAs層805、pGaAs層804、nGaAs層803、n+GaAs層802をエッチングして除去し、n+GaAs層802内でエッチングを停止する。次に、図18(b)に示すように、フォトレジストを塗布し、上述の円形パターンを含む領域に1辺75μmの四角形パターンを形成して、リフトオフ法によりTi808(100nm)/Au809(厚さ400nm)からなる電極を形成する。これにより、GaAs基板801上にIMPATTダイオード81が形成される。このとき、電極808,809は電極806,807に対してセルフアラインになる。次に、図18(c)に示すように、異方性プラズマエッチングを行って、IMPATTダイオード81の周りの領域83に存するn+GaAs層802及び基板801の一部約100nmを除去する。これにより、IMPATTダイオード81が半絶縁基板801上のメサとして隔離される。その後、リフトオフ法によりTi810(厚さ100nm)/Au811(厚さ400nm)からなるマイクロストリップ・パッチ82を基板801上に形成する。
【0004】
集積化の要望に応えるためには、基板801上にIMPATTダイオード81に加えて他の種類の能動素子を形成するのが望ましい。そこで上記公報には、
▲1▼ マイクロストリップ・パッチ82を形成する直前に、IMPATTダイオード81及びマイクロストリップ・パッチ82に対する区域から離して、半絶縁基板801内に能動素子領域をイオン注入により形成すること、
▲2▼ この代わりに、n+GaAs層802をエッチングする工程で、別の写真製版マスクを用いて、他の能動素子を製造するために、n+GaAs層802の領域を保存すること
が提案されている。
【0005】
【発明が解決しようとする課題】
しかしながら、基板801上にIMPATTダイオード81に加えて他の種類の能動素子を形成するための上述の提案▲1▼,▲2▼には、以下の問題がある。
【0006】
まず、マイクロストリップ・パッチ810,811を形成する直前にイオン注入を行った場合(上記▲1▼)、イオン注入された領域を活性化させるために、イオン注入後に高温(例えば600℃程度)の熱処理(アニール)を行う必要が生じる。このため、熱処理により先に作製されたIMPATTダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化(ヘテロ接合の劣化、濃度プロファイルの劣化)したりするという問題が生じる。
【0007】
また、n+GaAs層802の領域を他の能動素子の領域として保存した場合(上記▲2▼)、このn+GaAs層802は電極808,809のコンタクト抵抗を低減するためにn+に高濃度ドープされていることから、例えばMESFETのゲート電極や、ショットキーダイオードのショットキー電極に必要なショットキー特性が得られないという問題が生じる。
【0008】
そこで、この発明の目的は、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを首尾良く形成できる半導体装置の製造方法を提供することにある。
【0009】
また、この発明の目的は、そのような半導体装置の製造方法によって作製された半導体装置を備えることにより、高性能を実現できる発振器を提供することにある。
【0010】
【課題を解決するための手段】
上記目的を達成するために、この発明の半導体装置の製造方法は、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを形成する半導体装置の製造方法であって、基板上に、上記ショットキーダイオードの材料となるオーミック電極側高濃度半導体層およびショットキー電極側低濃度半導体層、並びに上記負性抵抗ダイオードの材料となるアノード電極側高濃度半導体層、負性抵抗特性層およびカソード電極側高濃度半導体層をこの順に積層する工程と、上記負性抵抗ダイオードを形成すべき領域の一部を覆う第1マスクを用いてエッチングを行って、上記第1マスクの周りの領域に存する上記カソード電極側高濃度半導体層および負性抵抗特性層を除去する工程と、上記負性抵抗ダイオードを形成すべき領域の全域を覆う第2マスクを用いてエッチングを行って、上記第2マスクの周りの領域に存するアノード電極側高濃度半導体層を除去する工程と、上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の一部を覆う第3マスクを用いてエッチングを行って、上記第3マスクの周りの領域に存するショットキー電極側低濃度半導体層を除去する工程と、上記負性抵抗ダイオードを形成すべき領域内のアノード電極側高濃度半導体層の表面およびカソード電極側高濃度半導体層の表面、並びに上記ショットキーダイオードを形成すべき領域内のオーミック電極側高濃度半導体層の表面にそれぞれオーミック電極を形成するとともに、上記ショットキーダイオードを形成すべき領域内のショットキー電極側低濃度半導体層の表面にショットキー電極を形成する工程を有することを特徴とする。
【0011】
この発明の半導体装置の製造方法によれば、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを首尾良く形成できる。すなわち、この発明では、負性抵抗ダイオードとショットキーダイオードとを略並行して形成するので、いずれかのダイオード形成後にイオン注入工程やイオン活性化のための高温熱処理を行う必要がない。したがって、熱処理により先に作製されたダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化(ヘテロ接合の劣化、濃度プロファイルの劣化)したりする不具合が生じない。また、この発明では、負性抵抗ダイオードのコンタクト層を利用することなく、専用のショットキー電極側低濃度半導体層を設けているので、所望のショットキー特性が得られる。また、このように負性抵抗ダイオードとショットキーダイオードを同一基板上に形成した場合、損失低減・小型化という利点がある。
【0012】
一実施形態の半導体装置の製造方法は、上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の全域を覆う第4マスクを用いてエッチングを行って、上記負性抵抗ダイオードとショットキーダイオードとの間に素子間分離溝を形成する工程を有することを特徴とする。
【0013】
この一実施形態の半導体装置の製造方法によれば、上記負性抵抗ダイオードとショットキーダイオードとを実質的に電気的に分離できる。
【0014】
また、一実施形態の半導体装置の製造方法は、上記オーミック電極またはショットキー電極を形成するとともに、そのオーミック電極またはショットキー電極につながる伝送線路を形成することを特徴とする。
【0015】
この一実施形態の半導体装置の製造方法によれば、上記オーミック電極またはショットキー電極とともに伝送線路が形成されるので、製造工程が簡素化される。また、作製された半導体装置を様々な回路に用いることが可能になる。
【0016】
また、一実施形態の半導体装置の製造方法は、上記ショットキー電極側低濃度半導体層と上記アノード電極側高濃度半導体層との間にエッチングストッパ層を形成して、上記第2マスクを用いたエッチングをこのエッチングストッパ層で停止させることを特徴とする。
【0017】
この一実施形態の半導体装置の製造方法によれば、ショットキー電極側低濃度半導体層の厚みをエピタキシャル成長時の厚みに実質的に維持することができる。したがって、ショットキー電極側低濃度半導体層の厚みをウエハ面内で略均一に制御することができ、ウエハ間でのばらつきも小さくすることができる。このことによって、ショットキーダイオードの特性の再現性が得られる。
【0018】
なお、上記第2マスクを用いて別途エッチングを行って、上記第2マスクの周りの領域に存する上記エッチングストッパ層を除去し、上記ショットキー電極側低濃度半導体層でそのエッチングを停止させるのが望ましい。
【0019】
また、この発明の半導体装置の製造方法は、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを形成する半導体装置の製造方法であって、基板上に、上記負性抵抗ダイオードの材料となるアノード電極側高濃度半導体層、負性抵抗特性層およびカソード電極側高濃度半導体層、並びに上記ショットキーダイオードの材料となるショットキー電極側低濃度半導体層をこの順に積層する工程と、上記ショットキーダイオードを形成すべき領域の一部を覆う第1マスクを用いてエッチングを行って、上記第1マスクの周りの領域に存するショットキー電極側低濃度半導体層を除去する工程と、上記ショットキーダイオードを形成すべき領域の全域および上記負性抵抗ダイオードを形成すべき領域の一部を覆う第2マスクを用いてエッチングを行って、上記第2マスクの周りの領域に存する上記カソード電極側高濃度半導体層および負性抵抗特性層を除去する工程と、上記負性抵抗ダイオードを形成すべき領域内のアノード電極側高濃度半導体層の表面およびカソード電極側高濃度半導体層の表面、並びに上記ショットキーダイオードを形成すべき領域内のカソード電極側高濃度半導体層の表面にそれぞれオーミック電極を形成するとともに、上記ショットキーダイオードを形成すべき領域内のショットキー電極側低濃度半導体層の表面にショットキー電極を形成する工程を有することを特徴とする。
【0020】
この発明の半導体装置の製造方法によれば、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを首尾良く形成できる。すなわち、この発明では、負性抵抗ダイオードとショットキーダイオードとを略並行して形成するので、いずれかのダイオード形成後にイオン注入工程やイオン活性化のための高温熱処理を行う必要がない。したがって、熱処理により先に作製されたダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化(ヘテロ接合の劣化、濃度プロファイルの劣化)したりする不具合が生じない。また、この発明では、負性抵抗ダイオードのコンタクト層を利用することなく、専用のショットキー電極側低濃度半導体層を設けているので、所望のショットキー特性が得られる。また、このように負性抵抗ダイオードとショットキーダイオードを同一基板上に形成した場合、損失低減・小型化という利点がある。
【0021】
一実施形態の半導体装置の製造方法は、上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の全域を覆う第3マスクを用いてエッチングを行って、上記負性抵抗ダイオードとショットキーダイオードとの間に素子間分離溝を形成する工程を有することを特徴とする。
【0022】
この一実施形態の半導体装置の製造方法によれば、上記負性抵抗ダイオードとショットキーダイオードとを実質的に電気的に分離できる。
【0023】
また、一実施形態の半導体装置の製造方法は、上記オーミック電極またはショットキー電極を形成するとともに、そのオーミック電極またはショットキー電極につながる伝送線路を形成することを特徴とする。
【0024】
この一実施形態の半導体装置の製造方法によれば、上記オーミック電極またはショットキー電極とともに伝送線路が形成されるので、製造工程が簡素化される。また、作製された半導体装置を様々な回路に用いることが可能になる。
【0025】
また、一実施形態の半導体装置の製造方法は、上記カソード電極側高濃度半導体層と上記ショットキー電極側低濃度半導体層との間にエッチングストッパ層を形成して、上記第1マスクを用いたエッチングをこのエッチングストッパ層で停止させることを特徴とする。
【0026】
この一実施形態の半導体装置の製造方法によれば、上記負性抵抗ダイオードの材料となる各層(特にカソード電極側高濃度半導体層)の厚みをエピタキシャル成長時の厚みに実質的に維持することができる。したがって上記負性抵抗ダイオードの材料となる各層(特にカソード電極側高濃度半導体層)の厚みをウエハ面内で略均一に制御することができ、ウエハ間でのばらつきも小さくすることができる。このことによって、負性抵抗ダイオードの特性の再現性が得られる。
【0027】
なお、上記第1マスクを用いて別途エッチングを行って、上記第1マスクの周りの領域に存する上記エッチングストッパ層を除去し、上記カソード電極側高濃度半導体層でそのエッチングを停止させるのが望ましい。
【0028】
また、この発明の発振器は、請求項3または7に記載の半導体装置の製造方法によって作製された半導体装置を備え、それぞれ上記負性抵抗ダイオードが発振素子、上記ショットキーダイオードが可変容量素子、上記伝送線路がオープンスタブ又はショートスタブを構成することを特徴とする。
【0029】
ミリ波帯(30GHz〜90GHz)では、負性抵抗ダイオードからなる発振素子とショットキーダイオードからなる可変容量素子(バラクタ)とを別チップとして発振器を構成すると、線路での損失や実装時の損失(ワイヤボンドの損失等)が大きくなり、Q値が低くなり位相雑音が悪くなる等の性能の低下につながる。
【0030】
これに対して、この発明の発振器では、上記負性抵抗ダイオードからなる発振素子と上記ショットキーダイオードからなる可変容量素子(バラクタ)とが同一基板上(同一チップ内)に形成されているので、線路での損失や実装時の損失(ワイヤボンドの損失等)を小さくでき、位相雑音を低減できる。したがって、高性能を実現できる。
【0031】
【発明の実施の形態】
以下、この発明を図面に基づいて詳細に説明する。
【0032】
(第1実施形態)
図1は、第1実施形態の半導体装置の製造方法によって作製されるべきガンダイオード・ショットキーダイオード集積回路の概略断面構造を示している。図1において、ガンダイオード領域Aに負性抵抗ダイオードとしてのガンダイオード11、ショットキーダイオード領域Bにショットキーダイオード12、素子間分離領域Cに伝送線路13がそれぞれ設けられている。領域Aのガンダイオード11は、アノード電極側高濃度半導体層105と、エッチングストッパ層106と、負性抵抗層107,108,109と、カソード電極側高濃度半導体層110と、アノード電極側高濃度半導体層105の表面に設けられたアノードオーミック電極111と、カソード電極側高濃度半導体層110の表面に設けられたカソードオーミック電極112とを含んでいる。一方、領域Bのショットキーダイオード12は、オーミック電極側高濃度半導体層102と、ショットキー電極側低濃度半導体層103と、オーミック電極側高濃度半導体層102の表面に設けられたオーミック電極113と、ショットキー電極側低濃度半導体層103の表面に設けられ、この低濃度半導体層103との間でショットキー接合を形成する電極(導電性膜)115とを含んでいる。素子間分離領域Cの伝送線路13は導電性膜115とAu膜116との積層からなっている。ガンダイオード11およびショットキーダイオード12の周囲には素子間分離溝130が形成されている。
【0033】
図2から図7は上記ガンダイオード・ショットキーダイオード集積回路の製造工程を示している。
【0034】
i)まず図2に示すように、半絶縁性GaAs基板101上に、MBE(分子線エピタキシャル成長)あるいはMOCVD法(有機金属気相成長)等によりショットキーダイオード12の材料となるオーミック電極側高濃度半導体層としてのn+GaAs層102(Siドーピング濃度5×1018cm-3、厚さ500nm)、ショットキー電極側低濃度半導体層としてのnGaAs層103(Siドーピング濃度3×1016cm-3、厚さ400nm)、エッチングストッパ層としてのnInGaP層104(Siドーピング濃度5×1018cm-3、厚さ20nm)、ガンダイオード11の材料となるアノード電極側高濃度半導体層としてのn+GaAs層105(Siドーピング濃度5×1018cm-3、厚さ500nm)、エッチングストッパ層としてのnInGaP層106(Siドーピング濃度3×1018cm-3、厚さ20nm)、活性層としてのnGaAs層107(Siドーピング濃度2×1016cm-3、厚さ2000nm)、ワイドバンドギャップを有するカソード層(nAl0.35Ga0.65As層108、Siドーピング濃度5×1017cm-3、厚さ50nm)、nAlxGa1-xAs層109(X=0.35→0、Siドーピング濃度5×1017cm-3、厚さ20nm)、カソード電極側高濃度半導体層としてのn+GaAs層110(Siドーピング濃度5×1018cm-3、厚さ500nm)を順次エピタキシャル成長させる。
【0035】
ii)次に、ガンダイオード領域Aの一部(カソード領域)を図示しない第1マスクとしてのフォトレジストパターン等で覆い、硫酸、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第1マスクの周りの領域に存するn+GaAs層110、nAlxGa1-xAs層109、nAl0.35Ga0.65As層108、nGaAs層107をエッチングして除去し、エッチングストッパ層としてのnInGaP層106でそのエッチングを停止させる。これにより、図3中に示すように、四層110,109,108,107がパターン加工された状態で残される。このとき、前記エッチング液ではnInGaP層106は殆どエッチングされない。なお、ここではウエットエッチングを行っているが、代わりに塩素系ガスを用いたドライエッチングを行っても良い。ドライエッチングの場合、Inを含む層をエッチングすることが困難なため、上述のウエットエッチングの場合と同様に、nInGaP層106でエッチングの進行が止まる。
【0036】
iii)続いて、上記第1マスクを設けた状態で塩酸を用いてエッチングを行って、その第1マスクの周りの領域に存するnInGaP層106をエッチングして除去し、n+GaAs層105でそのエッチングを停止させる。このとき、塩酸ではn+GaAs層105は殆どエッチングされない。このようにして合計膜厚2000nm以上のエッチングをウエハ面内で均一に精度良く行うことができる。
【0037】
iv)次に、ガンダイオード領域Aの全域を図示しない第2マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第2マスクの周りの領域に存するn+GaAs層105をエッチングして除去し、エッチングストッパ層としてのnInGaP層104でそのエッチングを停止させる。これにより、図3中に示すように、アノード電極側高濃度半導体層としてのn+GaAs層105がパターン加工された状態で残される。このとき、前記エッチング液ではnInGaP層104は殆どエッチングされない。
【0038】
v)続いて、上記第2マスクを設けた状態で塩酸を用いてエッチングを行って、その第2マスクの周りの領域に存するnInGaP層104をエッチングして除去し、nGaAs層103でそのエッチングを停止させる。このとき、塩酸ではnGaAs層103は殆どエッチングされない。したがって、ショットキー電極側低濃度半導体層としてのnGaAs層103の厚みをウエハ面内で略均一に制御することができ、ウエハ間でのばらつきも小さくすることができる。
【0039】
vi)次に、ガンダイオード領域Aの全域およびショットキーダイオード領域Bの一部(ショットキー電極領域)を図示しない第3マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第3マスクの周りの領域に存するnGaAs層103をエッチングして除去し、n+GaAs層102でそのエッチングを停止させる。これにより、図4中に示すように、nGaAs層103がパターン加工された状態で残される。なお、この実施形態では、nGaAs層103とn+GaAs層102との間に、nInGaP層のようなエッチングストッパ層を設けていない。この理由は、nGaAs層103の膜厚が厚くないこと、および、n+GaAs層102を少しオーバーエッチングしたとしてもショットキーダイオード12のために十分問題のないオーミック電極を形成できることからである。よって、所望のショットキーダイオード特性を得るためにnGaAs層103の膜厚を厚くする場合は、nInGaP層のようなエッチングストッパ層を設けることが望ましい。
【0040】
vii)次に、ガンダイオード領域Aの全域とショットキーダイオード領域Bの全域を図示しない第4マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、ガンダイオード領域Aとショットキーダイオード領域Bの周りの領域Cに存するn+GaAs層102をエッチングして、その領域Cに素子間分離溝130を形成する。これにより、図4中に示すように、ガンダイオード領域Aとショットキーダイオード領域Bとがそれぞれメサ状に形成され、実質的に電気的に分離される。なお、このときメサ分離の代わりにイオン注入による分離を行っても良い。そのようにした場合、段差がメサ分離に比して低くなり、その後のレジスト塗布パターニングが容易となる。
【0041】
viii)次に、図5に示すように、ガンダイオード領域A内のn+GaAs層105の表面、n+GaAs層110の表面、ショットキーダイオード領域B内のn+GaAs層102の表面に、それぞれオーミック電極111、112、113を形成する。具体的には、AuGe(厚さ100nm)/Ni(厚さ15nm)/Au(厚さ100nm)を蒸着法等により形成して、390℃の熱処理による合金化処理を行う。
【0042】
ix)その後、基板上101の全域に、素子の信頼性を向上させるために、保護膜としてのシリコン窒化膜(図示せず)を200nm堆積する。このシリコン窒化膜の屈折率は1.9以上であるのが好ましい。
【0043】
x)次に、図6に示すように、ガンダイオード11とショットキーダイオード12の段差部のうち伝送線路13(配線)が通るべき場所にレジスト114を設け、続いてレジスト114が軟化する温度で熱処理を行いリフローさせる。これは各段差部で伝送線路13が断線するのを防ぐためである。
【0044】
xi)次に、ガンダイオード領域A内のアノードオーミック電極111上、カソードオーミック電極112上、ショットキーダイオード領域B内のオーミック電極113上、およびnGaAs層103上にそれぞれコンタクトホール(図示せず)を形成する。続いて、基板上101の全域に、蒸着法等によりTi(厚さ100nm)/Au(厚さ100nm)からなる導電性膜115(図1参照)を堆積する。この導電性膜115は、この後の伝送線路13(配線)をメッキにより形成するための給電メタルの役割だけでなく、ショットキー電極としても用いる。このように給電メタルとショットキー電極とを同時に形成することにより、製造工程を簡素化できる。この場合、ショットキー電極材料としてTi、W、Moなどの高融点金属、高融点窒化物、高融点珪化物やAlなどを用いることもできるが、安定なショットキー障壁を形成できる材料を選ぶことが良い。なお、給電メタルとショットキー電極とを別工程によって形成しても良い。
【0045】
xii)次に、膜厚15μmからなるレジストを塗布し、伝送線路116を形成するためのパターニングを行った後に厚さ9μmのAuメッキを行う。その後、そのレジスト除去し、不要な導伝性膜115をエッチングして除去し、さらにリフローされたレジスト114を除去する。これにより、図1中に示すような伝送線路13を形成する。なお、この実施形態では、伝送線路13としてコプレーナ線路を用いているが、マイクロストリップ線路を用いても良い。また、伝送線路13の形成にAuメッキを用いているが、コスト低減のためにCuメッキを用いることもできる。
【0046】
このようにして、この製造方法によれば、同一の基板101上にガンダイオード11とショットキーダイオード12とを首尾良く形成できる。すなわち、この製造方法では、ガンダイオード11とショットキーダイオード12とを略並行して形成するので、いずれかのダイオード形成後にイオン注入工程やイオン活性化のための高温熱処理を行う必要がない。したがって、熱処理により先に作製されたダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化(ヘテロ接合の劣化、濃度プロファイルの劣化)したりする不具合が生じない。また、この製造方法では、ガンダイオード11のコンタクト層を利用することなく、専用のショットキー電極側低濃度半導体層103を設けているので、所望のショットキー特性が得られる。また、このようにガンダイオード11とショットキーダイオード12を同一基板101上に形成した場合、損失低減・小型化という利点がある。
【0047】
この実施形態では、ショットキーダイオード12を構成するショットキー電極側低濃度半導体層103としてn型のもの(nGaAs層)を用いているが、p型のものでも良い。n型の場合とは異なるショットキー電極材料が使用できるため、プロセス構築時の選択の幅が広がる。ショットキー電極側低濃度半導体層103のドーピング濃度は、ショットキーダイオード12の用途に応じて設定するのが好ましい。例えばショットキーダイオード12を60GHz帯で用いるミキサ用とした場合には、ダイオードのインピーダンスに対して内部抵抗が低くなるようにすることが必要であり、具体的にはドーピング濃度を2×1017cm-3以下とするのが好ましい。膜厚も100nmから200nmと薄くするのが良い。また、ショットキーダイオード12をバラクタとして用いる場合には、電圧による容量の変化、つまり空乏層の変化が必要であるから、具体的にはドーピング濃度を5×1016cm-3以下とし、膜厚も400nm以上とするのが好ましい。また、ドーピング濃度のプロファイルに傾斜をもたせることにより、更に抵抗を低く抑えたり、容量の変化の仕方を変えることができる。
【0048】
また、この実施形態では、コプレーナ線路を用いているが、NRD(ノン・ラジエイティブ・ダイエレクトリック)ガイドを用いても良い。その場合、特にミリ波帯においてコプレーナ線路やマイクロストリップ線路に比して、低損失の伝送線路となり性能低下を防ぐことができる。
【0049】
また、この実施形態では、伝送線路13が断線しないように、ガンダイオード11とショットキーダイオード12の段差部にレジスト114のリフローを行っているが、代わりに図7に示すような平坦化膜117を用いても良い。具体的には、ポリイミド、ベンゾシクロブテン、スピンオングラス等の平坦化膜117を塗布形成し、コンタクトホールマスク(図示せず)を形成し、平坦化膜117をドライエッチングにより加工して、各電極に対応する位置にコンタクトホール117a,117b,117c,117dを形成する。この後、上述の場合と同様に伝送線路13を形成する。このようにした場合、コンタクトホールマスクを平坦化膜117上に形成するので1μm以下のフォトリソグラフィが容易となり微細なコンタクトホールを形成することができる。したがって、各デバイスサイズも微細化できる。
【0050】
また、この実施形態では、ガンダイオード11とショットキーダイオード12の材料としてGaAs/AlGaAs系を用いているが、その他の負性抵抗を発生する半導体を用いても良い。例えばInP/InGaAs系を用いるとGaAs/AlGaAs系に比してガンダイオードの高周波での効率等の特性が良くなる。
【0051】
(第2実施形態)
一般的に言って、エピタキシャル成長は下層の状態に大きく作用する。第1実施形態では、ショットキーダイオード12の材料の上にガンダイオード11の材料を積層したため、ガンダイオード11の構造下に結晶格子を歪ませる原因となる、InGaP層やp型GaAsが多く存在することになる。しかも、ガンダイオード11の活性層は低濃度でかつ膜厚が厚いため、エピタキシャル成長が難しい。具体的には、活性層の格子が歪み、欠陥が増えるとキャリア濃度が低下し、安定した活性層の特性を得ることが困難となる。活性層の特性の変化は、ガンダイオード11の発振周波数、効率、雑音特性などに大きな影響を与えてしまう。
【0052】
そこで、この第2実施形態では、図8に示すように、ガンダイオード21の材料の上にショットキーダイオード22の材料を積層して、ガンダイオード21の活性層の特性を安定させるようにした例について説明する。
【0053】
図8は、第2実施形態の半導体装置の製造方法によって作製されるべきガンダイオード・ショットキーダイオード集積回路の概略断面構造を示している。図8において、ガンダイオード領域Aに負性抵抗ダイオードとしてのガンダイオード21、ショットキーダイオード領域Bにショットキーダイオード22、素子間分離領域Cに伝送線路23がそれぞれ設けられている。領域Aのガンダイオード21は、アノード電極側高濃度半導体層205と、エッチングストッパ層206と、負性抵抗層207,208,209と、カソード電極側高濃度半導体層210と、アノード電極側高濃度半導体層205の表面に設けられたアノードオーミック電極211と、カソード電極側高濃度半導体層210の表面に設けられたカソードオーミック電極212とを含んでいる。一方、領域Bのショットキーダイオード22は、カソード電極側高濃度半導体層(オーミック電極側高濃度半導体層)210と、エッチングストッパ層204と、ショットキー電極側低濃度半導体層220と、カソード電極側高濃度半導体層210の表面に設けられたオーミック電極213と、ショットキー電極側低濃度半導体層220の表面に設けられ、この低濃度半導体層220との間でショットキー接合を形成する電極(導電性膜)215とを含んでいる。素子間分離領域Cの伝送線路23は導電性膜215とAu膜216との積層からなっている。ガンダイオード21およびショットキーダイオード22の周囲には素子間分離溝230が形成されている。
【0054】
図9から図13は上記ガンダイオード・ショットキーダイオード集積回路の製造工程を示している。
【0055】
i)まず図9に示すように、半絶縁性GaAs基板201上に、MBE(分子線エピタキシャル成長)あるいはMOCVD法(有機金属気相成長)等により、ガンダイオード21の材料となるアノード電極側高濃度半導体層としてのn+GaAs層205(Siドーピング濃度5×1018cm-3、厚さ500nm)、エッチングストッパ層としてのnInGaP層206(Siドーピング濃度3×1018cm-3、厚さ20nm)、活性層としてのnGaAs層207(Siドーピング濃度2×1016cm-3、厚さ2000nm)、ワイドバンドギャップを有するカソード層(nAl0.35Ga0.65As層208、Siドーピング濃度5×1017cm-3、厚さ50nm)、nAlxGa1-xAs層209(X=0.35→0、Siドーピング濃度5×1017cm-3、厚さ20nm)、カソード電極側高濃度半導体層としてのn+GaAs層210(Siドーピング濃度5×1018cm-3、厚さ500nm)、エッチングストッパ層としてのnInGaP層204(Siドーピング濃度5×1018cm-3、厚さ20nm)、ショットキーダイオード22の材料となるショットキー電極側低濃度半導体層としてのnGaAs層220(Siドーピング濃度1×1017cm-3、厚さ150nm)を順次エピタキシャル成長させる。
【0056】
ii)次に、ショットキーダイオード領域Bの一部(ショットキー電極領域)を図示しない第1マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第1マスクの周りの領域に存するnGaAs層220をエッチングして除去し、エッチングストッパ層としてのnInGaP層204でそのエッチングを停止させる。これにより、図10中に示すように、nGaAs層220がパターン加工された状態で残される。
【0057】
iii)続いて、上記第1マスクを設けた状態で塩酸を用いてエッチングを行って、その第1マスクの周りの領域に存するnInGaP層204をエッチングして除去し、n+GaAs層210でそのエッチングを停止させる。このとき、塩酸ではn+GaAs層210は殆どエッチングされない。したがって、カソード電極側高濃度半導体層としてのn+GaAs層210の厚みをウエハ面内で略均一に制御することができ、ウエハ間でのばらつきも小さくすることができる。このとき、エッチングストッパ層としてnInGaP層204を用いているが、代わりにAlGaAs層を用いても良い。AlGaAs層の選択エッチング液としてはフッ酸を用いるのが良い。
【0058】
iv)次に、ショットキーダイオード領域Bの全域およびガンダイオード領域Aの一部(カソード領域)を図示しない第2マスクとしてのフォトレジストパターン等で覆い、硫酸、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第2マスクの周りの領域に存するn+GaAs層210、nAlxGa1-xAs層209、nAl0.35Ga0.65As層208、nGaAs層207をエッチングして除去し、エッチングストッパ層としてのnInGaP層206でそのエッチングを停止させる。これにより、図10中に示すように、四層210,209,208,207がパターン加工された状態で残される。このとき、前記エッチング液ではnInGaP層206は殆どエッチングされない。なお、ここではウエットエッチングを行っているが、代わりに塩素系ガスを用いたドライエッチングを行っても良い。ドライエッチングの場合、Inを含む層をエッチングすることが困難なため、上述のウエットエッチングの場合と同様に、nInGaP層206でエッチングの進行が止まる。
【0059】
v)続いて、上記第2マスクを設けた状態で塩酸を用いてエッチングを行って、その第2マスクの周りの領域に存するnInGaP層206をエッチングして除去し、n+GaAs層205でそのエッチングを停止させる。このとき、塩酸ではn+GaAs層205は殆どエッチングされない。このようにして合計膜厚2000nm以上のエッチングをウエハ面内で均一に精度良く行うことができる。
【0060】
vi)次に、ガンダイオード領域Aの全域とショットキーダイオード領域Bの全域を図示しない第3マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、ガンダイオード領域Aとショットキーダイオード領域Bの周りの領域Cに存するn+GaAs層205をエッチングして、その領域Cに素子間分離溝230を形成する。これにより、図11中に示すように、ガンダイオード領域Aとショットキーダイオード領域Bとがそれぞれメサ状に形成され、実質的に電気的に分離される。なお、このときメサ分離の代わりにイオン注入による分離を行っても良い。そのようにした場合、段差がメサ分離に比して低くなり、その後のレジスト塗布パターニングが容易となる。
【0061】
vii)次に、図12に示すように、ガンダイオード領域A内のn+GaAs層205の表面、n+GaAs層210の表面、ショットキーダイオード領域B内のn+GaAs層210の表面に、それぞれオーミック電極211、212、213を形成する。具体的には、AuGe(厚さ100nm)/Ni(厚さ15nm)/Au(厚さ100nm)を蒸着法等により形成して、390℃の熱処理による合金化処理を行う。
【0062】
viii)その後、基板上201の全域に、素子の信頼性を向上させるために、保護膜としてのシリコン窒化膜(図示せず)を200nm堆積する。このシリコン窒化膜の屈折率は1.9以上であるのが好ましい。
【0063】
ix)次に、図13に示すように、ガンダイオード21とショットキーダイオード22の段差部のうち伝送線路23(配線)が通るべき場所にレジスト214を設け、続いてレジスト214が軟化する温度で熱処理を行いリフローさせる。これは各段差部で伝送線路23が断線するのを防ぐためである。
【0064】
x)次に、ガンダイオード領域A内のアノードオーミック電極211上、カソードオーミック電極212上、ショットキーダイオード領域B内のオーミック電極213上、およびnGaAs層220上にそれぞれコンタクトホール(図示せず)を形成する。続いて、基板上201の全域に、蒸着法等によりTi(厚さ100nm)/Au(厚さ100nm)からなる導電性膜215(図8参照)を堆積する。この導電性膜215は、この後の伝送線路23(配線)をメッキにより形成するための給電メタルの役割だけでなく、ショットキー電極としても用いる。このように給電メタルとショットキー電極とを同時に形成することにより、製造工程を簡素化できる。この場合、ショットキー電極材料としてTi、W、Moなどの高融点金属、高融点窒化物、高融点珪化物やAlなどを用いることもできるが、安定なショットキー障壁を形成できる材料を選ぶことが良い。なお、給電メタルとショットキー電極とを別工程によって形成しても良い。
【0065】
xi)次に、膜厚15μmからなるレジストを塗布し、伝送線路216を形成するためのパターニングを行った後に厚さ9μmのAuメッキを行う。その後、そのレジスト除去し、不要な導伝性膜215をエッチングして除去し、さらにリフローされたレジスト214を除去する。これにより、図8中に示すような伝送線路23を形成する。なお、この実施形態では、伝送線路23としてコプレーナ線路を用いているが、マイクロストリップ線路を用いても良い。また、伝送線路23の形成にAuメッキを用いているが、コスト低減のためにCuメッキを用いることもできる。
【0066】
このようにして、この製造方法によれば、同一の基板201上にガンダイオード21とショットキーダイオード22とを首尾良く形成できる。すなわち、この製造方法では、ガンダイオード21とショットキーダイオード22とを略並行して形成するので、いずれかのダイオード形成後にイオン注入工程やイオン活性化のための高温熱処理を行う必要がない。したがって、熱処理により先に作製されたダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化(ヘテロ接合の劣化、濃度プロファイルの劣化)したりする不具合が生じない。また、この製造方法では、ガンダイオード21のコンタクト層を利用することなく、専用のショットキー電極側低濃度半導体層220を設けているので、所望のショットキー特性が得られる。また、このようにガンダイオード21とショットキーダイオード22を同一基板201上に形成した場合、損失低減・小型化という利点がある。
【0067】
この実施形態では、ショットキーダイオード22を構成するショットキー電極側低濃度半導体層220としてn型のもの(nGaAs層)を用いているが、p型のものでも良い。n型の場合とは異なるショットキー電極材料が使用できるため、プロセス構築時の選択の幅が広がる。ショットキー電極側低濃度半導体層220のドーピング濃度は、ショットキーダイオード22の用途に応じて設定するのが好ましい。例えばショットキーダイオード22を60GHz帯で用いるミキサ用とした場合には、ダイオードのインピーダンスに対して内部抵抗が低くなるようにすることが必要であり、具体的にはドーピング濃度を2×1017cm-3以下とするのが好ましい。膜厚も100nmから200nmと薄くするのが良い。また、ショットキーダイオード22をバラクタとして用いる場合には、電圧による容量の変化、つまり空乏層の変化が必要であるから、具体的にはドーピング濃度を5×1016cm-3以下とし、膜厚も400nm以上とするのが好ましい。また、ドーピング濃度のプロファイルに傾斜をもたせることにより、更に抵抗を低く抑えたり、容量の変化の仕方を変えることができる。
【0068】
また、この実施形態では、コプレーナ線路を用いているが、NRD(ノン・ラジエイティブ・ダイエレクトリック)ガイドを用いても良い。その場合、特にミリ波帯においてコプレーナ線路やマイクロストリップ線路に比して、低損失の伝送線路となり性能低下を防ぐことができる。
【0069】
また、この実施形態では、ガンダイオード21とショットキーダイオード22の材料としてGaAs/AlGaAs系を用いているが、その他の負性抵抗を発生する半導体を用いても良い。例えばInP/InGaAs系を用いるとGaAs/AlGaAs系に比してガンダイオードの高周波での効率等の特性が良くなる。
【0070】
また、この実施形態ではガンダイオード21とショットキーダイオード22との間の素子間分離(アイソレーション)を行っているが、これに限られるものではない。図14に示すように、ガンダイオード21のカソードとショットキーダイオードのアノードを連結した領域(n+GaAs層)210にすることもできる。この場合、ガンダイオード21とショットキーダイオード22との間の伝送線路を省略することができ、伝送線路の損失を解消できる。この変形は、この実施形態に限らず、第1実施形態でも同様に行うことができる。
【0071】
(第3実施形態)
図17は、図1または図8に示したガンダイオード・ショットキーダイオード集積回路によって構成された第3実施形態の電圧制御発振器(以下「VCO」という。)の等価回路を示している。このVCOは、発振素子601と、可変容量素子(バラクタ)602と、λ/4長オープンスタブ604と、インピーダンスZoが50Ωであるような出力線路603とを備えている。例えば図1中のガンダイオード11が発振素子601、ショットキーダイオード12がバラクタ602、伝送線路13がλ/4長オープンスタブ604および出力線路603をそれぞれ構成する。または、図8中のガンダイオード21が発振素子601、ショットキーダイオード22がバラクタ602、伝送線路23がλ/4長オープンスタブ604および出力線路603をそれぞれ構成する。なお、簡単のため、以下の説明では、図1に示したガンダイオード・ショットキーダイオード集積回路がVCOを構成するものとする。
【0072】
このVCOでは、ガンダイオード11からなる発振素子601とショットキーダイオード12からなるバラクタ602とが同一基板101上(同一チップ内)に形成されているので、線路での損失や実装時の損失(ワイヤボンドの損失等)を小さくでき、位相雑音を低減できる。したがって、高性能を実現できる。
【0073】
このときバラクタ602の容量は、バイアス印加によって可変されるが、設計段階でショットキーダイオード12の接合面積によっても可変して設定される。例えば、図1中のnGaAs層103と導電性膜115とが作るショットキー接合の容量は、接合面積が50μm2である場合はゼロバイアス状態で約30fFであるが、接合面積を大きくするとそれに比例して大きくなる。また、バラクタ602の容量は、nGaAs層103の不純物濃度と膜厚を変更することによっても可変して設定される。これにより、必要な周波数帯で用いる容量値を選択できる。
【0074】
また、VCOのQ値を上げる必要がある場合、ハイブリッド型VCO(従来)では、別体として作製された誘電体共振器を同一基板上に搭載しているため、誘電体共振器の実装精度が悪いと、電磁界の結合が悪くなり、十分な効果が得られないといった問題がある。特に、ミリ波帯では波長が短いため、高い精度が要求される。これに対して、この実施形態では、VCOがモノリシック化されているので、ウエハプロセス段階で各VCOに同時に誘電体共振器を精度良く形成することができ、チップ間の特性バラツキを抑えることができる。具体的には、ウエハプロセス段階で図1中に示す伝送線路13形成工程後に、スパッタリング法や蒸着法により誘電体を堆積するか、ゾル・ゲル状になった誘電体をスピンコートすることにより、基板101上の全域に誘電体膜を形成する。次に、フォトリソグラフィを行ってレジスト等からなるエッチングマスクを形成し、上記誘電体膜のうち不要な部分をエッチングして除去する。これにより、各VCO上に誘電体共振器を形成する。フォトリソグラフィによるエッチングマスクの作製精度は1μm以下にできるため、誘電体共振器と伝送線路13との距離も精度良く制御できる。
【0075】
また、この実施形態のVCOによれば、損失低減・小型化以外に、パッケージに実装された状態で発振周波数が安定するという利点が得られる。詳しくは図15を用いて説明する。図15(a)は、或るパッケージにこの実施形態のVCOチップ911を実装した例を示している。このパッケージは、メタルグランド910上に積層された、VCOチップ911を収容するための凹部を有するアルミナ部材912と、側壁をなすアルミナ部材913と、蓋915とからなっている。VCOチップ911はアルミナ部材912の凹部に収容され、VCOチップの伝送線路とアルミナ部材912の上面に形成された伝送線路(図示せず)とがAuワイヤ914によって接続されている。これに対して図15(b)は、同タイプのパッケージに、ガンダイオード916とショットキーダイオード917とを別チップとして実装した従来例を示している。この従来例では、ガンダイオード916はアルミナ部材912の凹部に収容されるが、ショットキーダイオード917はアルミナ部材912の上面に搭載されている。これらの図を比較すれば分かるように、図15(a)の実装形態では、アルミナ部材912の上面にチップ状の素子を搭載する必要がないので、その分だけパッケージの高さhを低くすることができる。したがって、図15(a)の実装形態によれば、パッケージ内の浮遊容量を低減でき、発振周波数を安定化できる。なお、パッケージ内の浮遊容量が大きいと、パッケージ内で不要な発振が発生したり、VCOの発振が止まったりするという不具合が生ずる。特に、ミリ波帯のVCOにおいては発振周波数が高いため、必要な発振周波数より低い発振が発生する傾向がある。よって、図15(a)の実装形態のようにパッケージの高さhを低く抑えることは非常に重要である。
【0076】
図16(a)は、図17に示したVCOからなる発振器901を用いてミリ波送信機を構成した例を示している。また、図16(b)は、同じ発振器901を用いてミリ波受信機を構成した例を示している。
【0077】
図16(a)に示すミリ波送信機は、発振器901に加えて、図1中の同一基板101上に形成された別のショットキーダイオード12からなるミキサ902と、同一基板101上に形成された別の伝送線路13からなるフィルタ903と、パワーアンプ904と、アンテナ905を備えている。図16(b)に示すミリ波受信機は、発振器901に加えて、図1中の同一基板101上に形成された別のショットキーダイオード12からなるミキサ902と、同一基板101上に形成された別の伝送線路13からなるフィルタ903と、ローノイズアンプ906と、アンテナ905を備えている。
【0078】
図16(a)中のパワーアンプ904以外の要素、図16(b)中のローノイズアンプ906以外の要素は、それぞれ第1実施形態(または第2実施形態)で説明した製造方法によって同一の基板101上に同時に形成され得る。パワーアンプ904、ローノイズアンプ906は、トランジスタの形態で別途作製され、パッケージに実装される。ただし、発振器901からのローカル信号が十分大きければ、パワーアンプ904、ローノイズアンプ906を省略することができる。このことは、ミリ波帯の送信機と受信機をモノリシック化できるということを意味している。
【0079】
既述のように、ミキサ902の性能、つまり高周波特性は、ショットキーダイオード12形成の際、エッチングをコントロールしてショットキー電極側低濃度半導体層103の厚みを薄くすることによって改善できる。
【0080】
【発明の効果】
以上より明らかなように、この発明の半導体装置の製造方法によれば、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを首尾良く形成できる。
【0081】
また、この発明の発振器は、そのような半導体装置の製造方法によって作製された半導体装置を備えることにより、高性能を実現できる。
【図面の簡単な説明】
【図1】 この発明の第1実施形態の半導体装置の製造方法によって作製されるべきガンダイオード・ショットキーダイオード集積回路の概略断面構造を示す図である。
1)のを説明する断面図
【図2】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図3】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図4】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図5】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図6】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図7】 図1のガンダイオード・ショットキーダイオード集積回路の変形例を示す図である。
【図8】 この発明の第2実施形態の半導体装置の製造方法によって作製されるべきガンダイオード・ショットキーダイオード集積回路の概略断面構造を示す図である。
【図9】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図10】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図11】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図12】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図13】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図14】 図8のガンダイオード・ショットキーダイオード集積回路の変形例を示す図である。
【図15】 図15(a)は第3実施形態の電圧制御発振器(VCO)をパッケージに実装した状態の断面を示す図、図15(b)は同タイプのパッケージにガンダイオードとショットキーダイオードとを別チップとして実装した従来例の断面を示す図である。
【図16】 図16(a)は第3実施形態のVCOを備えたミリ波送信機の構成例を示す図、図16(b)は第3実施形態のVCOを備えたミリ波受信機の構成例を示す図である。
【図17】 図1または図8のガンダイオード・ショットキーダイオード集積回路によって構成された第3実施形態の電圧制御発振器(VCO)の等価回路を示す図である。
【図18】 公知のIMPATTダイオードの製造方法を説明する工程断面図である。
【符号の説明】
11,21 ガンダイオード
12,22 ショットキーダイオード
13,23 伝送線路
101 半絶縁性GaAs基板
102 オーミック電極側高濃度半導体層
103,220 ショットキー電極側低濃度半導体層
105,205 アノード電極側高濃度半導体層
110,210 カソード電極側高濃度半導体層
111,211 アノードオーミック電極
112,212 カソードオーミック電極
113,213 オーミック電極
115,215 導電性膜
【発明の属する技術分野】
この発明は半導体装置の製造方法に関する。より詳しくは、同一の基板上に異種の化合物半導体素子を形成する半導体装置の製造方法に関する。
【0002】
また、この発明は、そのような半導体装置の製造方法によって作製された半導体装置を備えた発振器に関する。
【0003】
【従来の技術】
従来、ミリ波帯・マイクロ波帯用の発振素子として、負性抵抗を示すIMPATT(Imact Ionization Avalanche Transit Time)ダイオードが知られている(例えば特開平1−112827号公報)。同公報によれば、IMPATTダイオードは次のようにして製造される。図18(a)に示すように、まず半絶縁性GaAs基板801上に、n+GaAs層802(濃度1×1019cm-3、厚さ1.5μm)、nGaAs層803(濃度2×1017cm-3、厚さ0.25μm)、pGaAs層804(濃度2×1017cm-3、厚さ0.25μm)、p+GaAs層805(濃度1×1019cm-3、厚さ0.2μm)、を順次エピタキシャル成長する。次に、フォトレジストを塗布し直径5μmの円形パターンを形成して、TiW806(厚さ100nm)/Au807(厚さ400nm)からなる電極を形成する。次に、その電極をエッチングマスクとして湿式エッチングを行って、p+GaAs層805、pGaAs層804、nGaAs層803、n+GaAs層802をエッチングして除去し、n+GaAs層802内でエッチングを停止する。次に、図18(b)に示すように、フォトレジストを塗布し、上述の円形パターンを含む領域に1辺75μmの四角形パターンを形成して、リフトオフ法によりTi808(100nm)/Au809(厚さ400nm)からなる電極を形成する。これにより、GaAs基板801上にIMPATTダイオード81が形成される。このとき、電極808,809は電極806,807に対してセルフアラインになる。次に、図18(c)に示すように、異方性プラズマエッチングを行って、IMPATTダイオード81の周りの領域83に存するn+GaAs層802及び基板801の一部約100nmを除去する。これにより、IMPATTダイオード81が半絶縁基板801上のメサとして隔離される。その後、リフトオフ法によりTi810(厚さ100nm)/Au811(厚さ400nm)からなるマイクロストリップ・パッチ82を基板801上に形成する。
【0004】
集積化の要望に応えるためには、基板801上にIMPATTダイオード81に加えて他の種類の能動素子を形成するのが望ましい。そこで上記公報には、
▲1▼ マイクロストリップ・パッチ82を形成する直前に、IMPATTダイオード81及びマイクロストリップ・パッチ82に対する区域から離して、半絶縁基板801内に能動素子領域をイオン注入により形成すること、
▲2▼ この代わりに、n+GaAs層802をエッチングする工程で、別の写真製版マスクを用いて、他の能動素子を製造するために、n+GaAs層802の領域を保存すること
が提案されている。
【0005】
【発明が解決しようとする課題】
しかしながら、基板801上にIMPATTダイオード81に加えて他の種類の能動素子を形成するための上述の提案▲1▼,▲2▼には、以下の問題がある。
【0006】
まず、マイクロストリップ・パッチ810,811を形成する直前にイオン注入を行った場合(上記▲1▼)、イオン注入された領域を活性化させるために、イオン注入後に高温(例えば600℃程度)の熱処理(アニール)を行う必要が生じる。このため、熱処理により先に作製されたIMPATTダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化(ヘテロ接合の劣化、濃度プロファイルの劣化)したりするという問題が生じる。
【0007】
また、n+GaAs層802の領域を他の能動素子の領域として保存した場合(上記▲2▼)、このn+GaAs層802は電極808,809のコンタクト抵抗を低減するためにn+に高濃度ドープされていることから、例えばMESFETのゲート電極や、ショットキーダイオードのショットキー電極に必要なショットキー特性が得られないという問題が生じる。
【0008】
そこで、この発明の目的は、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを首尾良く形成できる半導体装置の製造方法を提供することにある。
【0009】
また、この発明の目的は、そのような半導体装置の製造方法によって作製された半導体装置を備えることにより、高性能を実現できる発振器を提供することにある。
【0010】
【課題を解決するための手段】
上記目的を達成するために、この発明の半導体装置の製造方法は、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを形成する半導体装置の製造方法であって、基板上に、上記ショットキーダイオードの材料となるオーミック電極側高濃度半導体層およびショットキー電極側低濃度半導体層、並びに上記負性抵抗ダイオードの材料となるアノード電極側高濃度半導体層、負性抵抗特性層およびカソード電極側高濃度半導体層をこの順に積層する工程と、上記負性抵抗ダイオードを形成すべき領域の一部を覆う第1マスクを用いてエッチングを行って、上記第1マスクの周りの領域に存する上記カソード電極側高濃度半導体層および負性抵抗特性層を除去する工程と、上記負性抵抗ダイオードを形成すべき領域の全域を覆う第2マスクを用いてエッチングを行って、上記第2マスクの周りの領域に存するアノード電極側高濃度半導体層を除去する工程と、上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の一部を覆う第3マスクを用いてエッチングを行って、上記第3マスクの周りの領域に存するショットキー電極側低濃度半導体層を除去する工程と、上記負性抵抗ダイオードを形成すべき領域内のアノード電極側高濃度半導体層の表面およびカソード電極側高濃度半導体層の表面、並びに上記ショットキーダイオードを形成すべき領域内のオーミック電極側高濃度半導体層の表面にそれぞれオーミック電極を形成するとともに、上記ショットキーダイオードを形成すべき領域内のショットキー電極側低濃度半導体層の表面にショットキー電極を形成する工程を有することを特徴とする。
【0011】
この発明の半導体装置の製造方法によれば、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを首尾良く形成できる。すなわち、この発明では、負性抵抗ダイオードとショットキーダイオードとを略並行して形成するので、いずれかのダイオード形成後にイオン注入工程やイオン活性化のための高温熱処理を行う必要がない。したがって、熱処理により先に作製されたダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化(ヘテロ接合の劣化、濃度プロファイルの劣化)したりする不具合が生じない。また、この発明では、負性抵抗ダイオードのコンタクト層を利用することなく、専用のショットキー電極側低濃度半導体層を設けているので、所望のショットキー特性が得られる。また、このように負性抵抗ダイオードとショットキーダイオードを同一基板上に形成した場合、損失低減・小型化という利点がある。
【0012】
一実施形態の半導体装置の製造方法は、上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の全域を覆う第4マスクを用いてエッチングを行って、上記負性抵抗ダイオードとショットキーダイオードとの間に素子間分離溝を形成する工程を有することを特徴とする。
【0013】
この一実施形態の半導体装置の製造方法によれば、上記負性抵抗ダイオードとショットキーダイオードとを実質的に電気的に分離できる。
【0014】
また、一実施形態の半導体装置の製造方法は、上記オーミック電極またはショットキー電極を形成するとともに、そのオーミック電極またはショットキー電極につながる伝送線路を形成することを特徴とする。
【0015】
この一実施形態の半導体装置の製造方法によれば、上記オーミック電極またはショットキー電極とともに伝送線路が形成されるので、製造工程が簡素化される。また、作製された半導体装置を様々な回路に用いることが可能になる。
【0016】
また、一実施形態の半導体装置の製造方法は、上記ショットキー電極側低濃度半導体層と上記アノード電極側高濃度半導体層との間にエッチングストッパ層を形成して、上記第2マスクを用いたエッチングをこのエッチングストッパ層で停止させることを特徴とする。
【0017】
この一実施形態の半導体装置の製造方法によれば、ショットキー電極側低濃度半導体層の厚みをエピタキシャル成長時の厚みに実質的に維持することができる。したがって、ショットキー電極側低濃度半導体層の厚みをウエハ面内で略均一に制御することができ、ウエハ間でのばらつきも小さくすることができる。このことによって、ショットキーダイオードの特性の再現性が得られる。
【0018】
なお、上記第2マスクを用いて別途エッチングを行って、上記第2マスクの周りの領域に存する上記エッチングストッパ層を除去し、上記ショットキー電極側低濃度半導体層でそのエッチングを停止させるのが望ましい。
【0019】
また、この発明の半導体装置の製造方法は、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを形成する半導体装置の製造方法であって、基板上に、上記負性抵抗ダイオードの材料となるアノード電極側高濃度半導体層、負性抵抗特性層およびカソード電極側高濃度半導体層、並びに上記ショットキーダイオードの材料となるショットキー電極側低濃度半導体層をこの順に積層する工程と、上記ショットキーダイオードを形成すべき領域の一部を覆う第1マスクを用いてエッチングを行って、上記第1マスクの周りの領域に存するショットキー電極側低濃度半導体層を除去する工程と、上記ショットキーダイオードを形成すべき領域の全域および上記負性抵抗ダイオードを形成すべき領域の一部を覆う第2マスクを用いてエッチングを行って、上記第2マスクの周りの領域に存する上記カソード電極側高濃度半導体層および負性抵抗特性層を除去する工程と、上記負性抵抗ダイオードを形成すべき領域内のアノード電極側高濃度半導体層の表面およびカソード電極側高濃度半導体層の表面、並びに上記ショットキーダイオードを形成すべき領域内のカソード電極側高濃度半導体層の表面にそれぞれオーミック電極を形成するとともに、上記ショットキーダイオードを形成すべき領域内のショットキー電極側低濃度半導体層の表面にショットキー電極を形成する工程を有することを特徴とする。
【0020】
この発明の半導体装置の製造方法によれば、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを首尾良く形成できる。すなわち、この発明では、負性抵抗ダイオードとショットキーダイオードとを略並行して形成するので、いずれかのダイオード形成後にイオン注入工程やイオン活性化のための高温熱処理を行う必要がない。したがって、熱処理により先に作製されたダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化(ヘテロ接合の劣化、濃度プロファイルの劣化)したりする不具合が生じない。また、この発明では、負性抵抗ダイオードのコンタクト層を利用することなく、専用のショットキー電極側低濃度半導体層を設けているので、所望のショットキー特性が得られる。また、このように負性抵抗ダイオードとショットキーダイオードを同一基板上に形成した場合、損失低減・小型化という利点がある。
【0021】
一実施形態の半導体装置の製造方法は、上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の全域を覆う第3マスクを用いてエッチングを行って、上記負性抵抗ダイオードとショットキーダイオードとの間に素子間分離溝を形成する工程を有することを特徴とする。
【0022】
この一実施形態の半導体装置の製造方法によれば、上記負性抵抗ダイオードとショットキーダイオードとを実質的に電気的に分離できる。
【0023】
また、一実施形態の半導体装置の製造方法は、上記オーミック電極またはショットキー電極を形成するとともに、そのオーミック電極またはショットキー電極につながる伝送線路を形成することを特徴とする。
【0024】
この一実施形態の半導体装置の製造方法によれば、上記オーミック電極またはショットキー電極とともに伝送線路が形成されるので、製造工程が簡素化される。また、作製された半導体装置を様々な回路に用いることが可能になる。
【0025】
また、一実施形態の半導体装置の製造方法は、上記カソード電極側高濃度半導体層と上記ショットキー電極側低濃度半導体層との間にエッチングストッパ層を形成して、上記第1マスクを用いたエッチングをこのエッチングストッパ層で停止させることを特徴とする。
【0026】
この一実施形態の半導体装置の製造方法によれば、上記負性抵抗ダイオードの材料となる各層(特にカソード電極側高濃度半導体層)の厚みをエピタキシャル成長時の厚みに実質的に維持することができる。したがって上記負性抵抗ダイオードの材料となる各層(特にカソード電極側高濃度半導体層)の厚みをウエハ面内で略均一に制御することができ、ウエハ間でのばらつきも小さくすることができる。このことによって、負性抵抗ダイオードの特性の再現性が得られる。
【0027】
なお、上記第1マスクを用いて別途エッチングを行って、上記第1マスクの周りの領域に存する上記エッチングストッパ層を除去し、上記カソード電極側高濃度半導体層でそのエッチングを停止させるのが望ましい。
【0028】
また、この発明の発振器は、請求項3または7に記載の半導体装置の製造方法によって作製された半導体装置を備え、それぞれ上記負性抵抗ダイオードが発振素子、上記ショットキーダイオードが可変容量素子、上記伝送線路がオープンスタブ又はショートスタブを構成することを特徴とする。
【0029】
ミリ波帯(30GHz〜90GHz)では、負性抵抗ダイオードからなる発振素子とショットキーダイオードからなる可変容量素子(バラクタ)とを別チップとして発振器を構成すると、線路での損失や実装時の損失(ワイヤボンドの損失等)が大きくなり、Q値が低くなり位相雑音が悪くなる等の性能の低下につながる。
【0030】
これに対して、この発明の発振器では、上記負性抵抗ダイオードからなる発振素子と上記ショットキーダイオードからなる可変容量素子(バラクタ)とが同一基板上(同一チップ内)に形成されているので、線路での損失や実装時の損失(ワイヤボンドの損失等)を小さくでき、位相雑音を低減できる。したがって、高性能を実現できる。
【0031】
【発明の実施の形態】
以下、この発明を図面に基づいて詳細に説明する。
【0032】
(第1実施形態)
図1は、第1実施形態の半導体装置の製造方法によって作製されるべきガンダイオード・ショットキーダイオード集積回路の概略断面構造を示している。図1において、ガンダイオード領域Aに負性抵抗ダイオードとしてのガンダイオード11、ショットキーダイオード領域Bにショットキーダイオード12、素子間分離領域Cに伝送線路13がそれぞれ設けられている。領域Aのガンダイオード11は、アノード電極側高濃度半導体層105と、エッチングストッパ層106と、負性抵抗層107,108,109と、カソード電極側高濃度半導体層110と、アノード電極側高濃度半導体層105の表面に設けられたアノードオーミック電極111と、カソード電極側高濃度半導体層110の表面に設けられたカソードオーミック電極112とを含んでいる。一方、領域Bのショットキーダイオード12は、オーミック電極側高濃度半導体層102と、ショットキー電極側低濃度半導体層103と、オーミック電極側高濃度半導体層102の表面に設けられたオーミック電極113と、ショットキー電極側低濃度半導体層103の表面に設けられ、この低濃度半導体層103との間でショットキー接合を形成する電極(導電性膜)115とを含んでいる。素子間分離領域Cの伝送線路13は導電性膜115とAu膜116との積層からなっている。ガンダイオード11およびショットキーダイオード12の周囲には素子間分離溝130が形成されている。
【0033】
図2から図7は上記ガンダイオード・ショットキーダイオード集積回路の製造工程を示している。
【0034】
i)まず図2に示すように、半絶縁性GaAs基板101上に、MBE(分子線エピタキシャル成長)あるいはMOCVD法(有機金属気相成長)等によりショットキーダイオード12の材料となるオーミック電極側高濃度半導体層としてのn+GaAs層102(Siドーピング濃度5×1018cm-3、厚さ500nm)、ショットキー電極側低濃度半導体層としてのnGaAs層103(Siドーピング濃度3×1016cm-3、厚さ400nm)、エッチングストッパ層としてのnInGaP層104(Siドーピング濃度5×1018cm-3、厚さ20nm)、ガンダイオード11の材料となるアノード電極側高濃度半導体層としてのn+GaAs層105(Siドーピング濃度5×1018cm-3、厚さ500nm)、エッチングストッパ層としてのnInGaP層106(Siドーピング濃度3×1018cm-3、厚さ20nm)、活性層としてのnGaAs層107(Siドーピング濃度2×1016cm-3、厚さ2000nm)、ワイドバンドギャップを有するカソード層(nAl0.35Ga0.65As層108、Siドーピング濃度5×1017cm-3、厚さ50nm)、nAlxGa1-xAs層109(X=0.35→0、Siドーピング濃度5×1017cm-3、厚さ20nm)、カソード電極側高濃度半導体層としてのn+GaAs層110(Siドーピング濃度5×1018cm-3、厚さ500nm)を順次エピタキシャル成長させる。
【0035】
ii)次に、ガンダイオード領域Aの一部(カソード領域)を図示しない第1マスクとしてのフォトレジストパターン等で覆い、硫酸、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第1マスクの周りの領域に存するn+GaAs層110、nAlxGa1-xAs層109、nAl0.35Ga0.65As層108、nGaAs層107をエッチングして除去し、エッチングストッパ層としてのnInGaP層106でそのエッチングを停止させる。これにより、図3中に示すように、四層110,109,108,107がパターン加工された状態で残される。このとき、前記エッチング液ではnInGaP層106は殆どエッチングされない。なお、ここではウエットエッチングを行っているが、代わりに塩素系ガスを用いたドライエッチングを行っても良い。ドライエッチングの場合、Inを含む層をエッチングすることが困難なため、上述のウエットエッチングの場合と同様に、nInGaP層106でエッチングの進行が止まる。
【0036】
iii)続いて、上記第1マスクを設けた状態で塩酸を用いてエッチングを行って、その第1マスクの周りの領域に存するnInGaP層106をエッチングして除去し、n+GaAs層105でそのエッチングを停止させる。このとき、塩酸ではn+GaAs層105は殆どエッチングされない。このようにして合計膜厚2000nm以上のエッチングをウエハ面内で均一に精度良く行うことができる。
【0037】
iv)次に、ガンダイオード領域Aの全域を図示しない第2マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第2マスクの周りの領域に存するn+GaAs層105をエッチングして除去し、エッチングストッパ層としてのnInGaP層104でそのエッチングを停止させる。これにより、図3中に示すように、アノード電極側高濃度半導体層としてのn+GaAs層105がパターン加工された状態で残される。このとき、前記エッチング液ではnInGaP層104は殆どエッチングされない。
【0038】
v)続いて、上記第2マスクを設けた状態で塩酸を用いてエッチングを行って、その第2マスクの周りの領域に存するnInGaP層104をエッチングして除去し、nGaAs層103でそのエッチングを停止させる。このとき、塩酸ではnGaAs層103は殆どエッチングされない。したがって、ショットキー電極側低濃度半導体層としてのnGaAs層103の厚みをウエハ面内で略均一に制御することができ、ウエハ間でのばらつきも小さくすることができる。
【0039】
vi)次に、ガンダイオード領域Aの全域およびショットキーダイオード領域Bの一部(ショットキー電極領域)を図示しない第3マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第3マスクの周りの領域に存するnGaAs層103をエッチングして除去し、n+GaAs層102でそのエッチングを停止させる。これにより、図4中に示すように、nGaAs層103がパターン加工された状態で残される。なお、この実施形態では、nGaAs層103とn+GaAs層102との間に、nInGaP層のようなエッチングストッパ層を設けていない。この理由は、nGaAs層103の膜厚が厚くないこと、および、n+GaAs層102を少しオーバーエッチングしたとしてもショットキーダイオード12のために十分問題のないオーミック電極を形成できることからである。よって、所望のショットキーダイオード特性を得るためにnGaAs層103の膜厚を厚くする場合は、nInGaP層のようなエッチングストッパ層を設けることが望ましい。
【0040】
vii)次に、ガンダイオード領域Aの全域とショットキーダイオード領域Bの全域を図示しない第4マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、ガンダイオード領域Aとショットキーダイオード領域Bの周りの領域Cに存するn+GaAs層102をエッチングして、その領域Cに素子間分離溝130を形成する。これにより、図4中に示すように、ガンダイオード領域Aとショットキーダイオード領域Bとがそれぞれメサ状に形成され、実質的に電気的に分離される。なお、このときメサ分離の代わりにイオン注入による分離を行っても良い。そのようにした場合、段差がメサ分離に比して低くなり、その後のレジスト塗布パターニングが容易となる。
【0041】
viii)次に、図5に示すように、ガンダイオード領域A内のn+GaAs層105の表面、n+GaAs層110の表面、ショットキーダイオード領域B内のn+GaAs層102の表面に、それぞれオーミック電極111、112、113を形成する。具体的には、AuGe(厚さ100nm)/Ni(厚さ15nm)/Au(厚さ100nm)を蒸着法等により形成して、390℃の熱処理による合金化処理を行う。
【0042】
ix)その後、基板上101の全域に、素子の信頼性を向上させるために、保護膜としてのシリコン窒化膜(図示せず)を200nm堆積する。このシリコン窒化膜の屈折率は1.9以上であるのが好ましい。
【0043】
x)次に、図6に示すように、ガンダイオード11とショットキーダイオード12の段差部のうち伝送線路13(配線)が通るべき場所にレジスト114を設け、続いてレジスト114が軟化する温度で熱処理を行いリフローさせる。これは各段差部で伝送線路13が断線するのを防ぐためである。
【0044】
xi)次に、ガンダイオード領域A内のアノードオーミック電極111上、カソードオーミック電極112上、ショットキーダイオード領域B内のオーミック電極113上、およびnGaAs層103上にそれぞれコンタクトホール(図示せず)を形成する。続いて、基板上101の全域に、蒸着法等によりTi(厚さ100nm)/Au(厚さ100nm)からなる導電性膜115(図1参照)を堆積する。この導電性膜115は、この後の伝送線路13(配線)をメッキにより形成するための給電メタルの役割だけでなく、ショットキー電極としても用いる。このように給電メタルとショットキー電極とを同時に形成することにより、製造工程を簡素化できる。この場合、ショットキー電極材料としてTi、W、Moなどの高融点金属、高融点窒化物、高融点珪化物やAlなどを用いることもできるが、安定なショットキー障壁を形成できる材料を選ぶことが良い。なお、給電メタルとショットキー電極とを別工程によって形成しても良い。
【0045】
xii)次に、膜厚15μmからなるレジストを塗布し、伝送線路116を形成するためのパターニングを行った後に厚さ9μmのAuメッキを行う。その後、そのレジスト除去し、不要な導伝性膜115をエッチングして除去し、さらにリフローされたレジスト114を除去する。これにより、図1中に示すような伝送線路13を形成する。なお、この実施形態では、伝送線路13としてコプレーナ線路を用いているが、マイクロストリップ線路を用いても良い。また、伝送線路13の形成にAuメッキを用いているが、コスト低減のためにCuメッキを用いることもできる。
【0046】
このようにして、この製造方法によれば、同一の基板101上にガンダイオード11とショットキーダイオード12とを首尾良く形成できる。すなわち、この製造方法では、ガンダイオード11とショットキーダイオード12とを略並行して形成するので、いずれかのダイオード形成後にイオン注入工程やイオン活性化のための高温熱処理を行う必要がない。したがって、熱処理により先に作製されたダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化(ヘテロ接合の劣化、濃度プロファイルの劣化)したりする不具合が生じない。また、この製造方法では、ガンダイオード11のコンタクト層を利用することなく、専用のショットキー電極側低濃度半導体層103を設けているので、所望のショットキー特性が得られる。また、このようにガンダイオード11とショットキーダイオード12を同一基板101上に形成した場合、損失低減・小型化という利点がある。
【0047】
この実施形態では、ショットキーダイオード12を構成するショットキー電極側低濃度半導体層103としてn型のもの(nGaAs層)を用いているが、p型のものでも良い。n型の場合とは異なるショットキー電極材料が使用できるため、プロセス構築時の選択の幅が広がる。ショットキー電極側低濃度半導体層103のドーピング濃度は、ショットキーダイオード12の用途に応じて設定するのが好ましい。例えばショットキーダイオード12を60GHz帯で用いるミキサ用とした場合には、ダイオードのインピーダンスに対して内部抵抗が低くなるようにすることが必要であり、具体的にはドーピング濃度を2×1017cm-3以下とするのが好ましい。膜厚も100nmから200nmと薄くするのが良い。また、ショットキーダイオード12をバラクタとして用いる場合には、電圧による容量の変化、つまり空乏層の変化が必要であるから、具体的にはドーピング濃度を5×1016cm-3以下とし、膜厚も400nm以上とするのが好ましい。また、ドーピング濃度のプロファイルに傾斜をもたせることにより、更に抵抗を低く抑えたり、容量の変化の仕方を変えることができる。
【0048】
また、この実施形態では、コプレーナ線路を用いているが、NRD(ノン・ラジエイティブ・ダイエレクトリック)ガイドを用いても良い。その場合、特にミリ波帯においてコプレーナ線路やマイクロストリップ線路に比して、低損失の伝送線路となり性能低下を防ぐことができる。
【0049】
また、この実施形態では、伝送線路13が断線しないように、ガンダイオード11とショットキーダイオード12の段差部にレジスト114のリフローを行っているが、代わりに図7に示すような平坦化膜117を用いても良い。具体的には、ポリイミド、ベンゾシクロブテン、スピンオングラス等の平坦化膜117を塗布形成し、コンタクトホールマスク(図示せず)を形成し、平坦化膜117をドライエッチングにより加工して、各電極に対応する位置にコンタクトホール117a,117b,117c,117dを形成する。この後、上述の場合と同様に伝送線路13を形成する。このようにした場合、コンタクトホールマスクを平坦化膜117上に形成するので1μm以下のフォトリソグラフィが容易となり微細なコンタクトホールを形成することができる。したがって、各デバイスサイズも微細化できる。
【0050】
また、この実施形態では、ガンダイオード11とショットキーダイオード12の材料としてGaAs/AlGaAs系を用いているが、その他の負性抵抗を発生する半導体を用いても良い。例えばInP/InGaAs系を用いるとGaAs/AlGaAs系に比してガンダイオードの高周波での効率等の特性が良くなる。
【0051】
(第2実施形態)
一般的に言って、エピタキシャル成長は下層の状態に大きく作用する。第1実施形態では、ショットキーダイオード12の材料の上にガンダイオード11の材料を積層したため、ガンダイオード11の構造下に結晶格子を歪ませる原因となる、InGaP層やp型GaAsが多く存在することになる。しかも、ガンダイオード11の活性層は低濃度でかつ膜厚が厚いため、エピタキシャル成長が難しい。具体的には、活性層の格子が歪み、欠陥が増えるとキャリア濃度が低下し、安定した活性層の特性を得ることが困難となる。活性層の特性の変化は、ガンダイオード11の発振周波数、効率、雑音特性などに大きな影響を与えてしまう。
【0052】
そこで、この第2実施形態では、図8に示すように、ガンダイオード21の材料の上にショットキーダイオード22の材料を積層して、ガンダイオード21の活性層の特性を安定させるようにした例について説明する。
【0053】
図8は、第2実施形態の半導体装置の製造方法によって作製されるべきガンダイオード・ショットキーダイオード集積回路の概略断面構造を示している。図8において、ガンダイオード領域Aに負性抵抗ダイオードとしてのガンダイオード21、ショットキーダイオード領域Bにショットキーダイオード22、素子間分離領域Cに伝送線路23がそれぞれ設けられている。領域Aのガンダイオード21は、アノード電極側高濃度半導体層205と、エッチングストッパ層206と、負性抵抗層207,208,209と、カソード電極側高濃度半導体層210と、アノード電極側高濃度半導体層205の表面に設けられたアノードオーミック電極211と、カソード電極側高濃度半導体層210の表面に設けられたカソードオーミック電極212とを含んでいる。一方、領域Bのショットキーダイオード22は、カソード電極側高濃度半導体層(オーミック電極側高濃度半導体層)210と、エッチングストッパ層204と、ショットキー電極側低濃度半導体層220と、カソード電極側高濃度半導体層210の表面に設けられたオーミック電極213と、ショットキー電極側低濃度半導体層220の表面に設けられ、この低濃度半導体層220との間でショットキー接合を形成する電極(導電性膜)215とを含んでいる。素子間分離領域Cの伝送線路23は導電性膜215とAu膜216との積層からなっている。ガンダイオード21およびショットキーダイオード22の周囲には素子間分離溝230が形成されている。
【0054】
図9から図13は上記ガンダイオード・ショットキーダイオード集積回路の製造工程を示している。
【0055】
i)まず図9に示すように、半絶縁性GaAs基板201上に、MBE(分子線エピタキシャル成長)あるいはMOCVD法(有機金属気相成長)等により、ガンダイオード21の材料となるアノード電極側高濃度半導体層としてのn+GaAs層205(Siドーピング濃度5×1018cm-3、厚さ500nm)、エッチングストッパ層としてのnInGaP層206(Siドーピング濃度3×1018cm-3、厚さ20nm)、活性層としてのnGaAs層207(Siドーピング濃度2×1016cm-3、厚さ2000nm)、ワイドバンドギャップを有するカソード層(nAl0.35Ga0.65As層208、Siドーピング濃度5×1017cm-3、厚さ50nm)、nAlxGa1-xAs層209(X=0.35→0、Siドーピング濃度5×1017cm-3、厚さ20nm)、カソード電極側高濃度半導体層としてのn+GaAs層210(Siドーピング濃度5×1018cm-3、厚さ500nm)、エッチングストッパ層としてのnInGaP層204(Siドーピング濃度5×1018cm-3、厚さ20nm)、ショットキーダイオード22の材料となるショットキー電極側低濃度半導体層としてのnGaAs層220(Siドーピング濃度1×1017cm-3、厚さ150nm)を順次エピタキシャル成長させる。
【0056】
ii)次に、ショットキーダイオード領域Bの一部(ショットキー電極領域)を図示しない第1マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第1マスクの周りの領域に存するnGaAs層220をエッチングして除去し、エッチングストッパ層としてのnInGaP層204でそのエッチングを停止させる。これにより、図10中に示すように、nGaAs層220がパターン加工された状態で残される。
【0057】
iii)続いて、上記第1マスクを設けた状態で塩酸を用いてエッチングを行って、その第1マスクの周りの領域に存するnInGaP層204をエッチングして除去し、n+GaAs層210でそのエッチングを停止させる。このとき、塩酸ではn+GaAs層210は殆どエッチングされない。したがって、カソード電極側高濃度半導体層としてのn+GaAs層210の厚みをウエハ面内で略均一に制御することができ、ウエハ間でのばらつきも小さくすることができる。このとき、エッチングストッパ層としてnInGaP層204を用いているが、代わりにAlGaAs層を用いても良い。AlGaAs層の選択エッチング液としてはフッ酸を用いるのが良い。
【0058】
iv)次に、ショットキーダイオード領域Bの全域およびガンダイオード領域Aの一部(カソード領域)を図示しない第2マスクとしてのフォトレジストパターン等で覆い、硫酸、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、その第2マスクの周りの領域に存するn+GaAs層210、nAlxGa1-xAs層209、nAl0.35Ga0.65As層208、nGaAs層207をエッチングして除去し、エッチングストッパ層としてのnInGaP層206でそのエッチングを停止させる。これにより、図10中に示すように、四層210,209,208,207がパターン加工された状態で残される。このとき、前記エッチング液ではnInGaP層206は殆どエッチングされない。なお、ここではウエットエッチングを行っているが、代わりに塩素系ガスを用いたドライエッチングを行っても良い。ドライエッチングの場合、Inを含む層をエッチングすることが困難なため、上述のウエットエッチングの場合と同様に、nInGaP層206でエッチングの進行が止まる。
【0059】
v)続いて、上記第2マスクを設けた状態で塩酸を用いてエッチングを行って、その第2マスクの周りの領域に存するnInGaP層206をエッチングして除去し、n+GaAs層205でそのエッチングを停止させる。このとき、塩酸ではn+GaAs層205は殆どエッチングされない。このようにして合計膜厚2000nm以上のエッチングをウエハ面内で均一に精度良く行うことができる。
【0060】
vi)次に、ガンダイオード領域Aの全域とショットキーダイオード領域Bの全域を図示しない第3マスクとしてのフォトレジストパターン等で覆い、過酸化水素水を含むエッチング液やりん酸、過酸化水素水を含むエッチング液を用いて、ガンダイオード領域Aとショットキーダイオード領域Bの周りの領域Cに存するn+GaAs層205をエッチングして、その領域Cに素子間分離溝230を形成する。これにより、図11中に示すように、ガンダイオード領域Aとショットキーダイオード領域Bとがそれぞれメサ状に形成され、実質的に電気的に分離される。なお、このときメサ分離の代わりにイオン注入による分離を行っても良い。そのようにした場合、段差がメサ分離に比して低くなり、その後のレジスト塗布パターニングが容易となる。
【0061】
vii)次に、図12に示すように、ガンダイオード領域A内のn+GaAs層205の表面、n+GaAs層210の表面、ショットキーダイオード領域B内のn+GaAs層210の表面に、それぞれオーミック電極211、212、213を形成する。具体的には、AuGe(厚さ100nm)/Ni(厚さ15nm)/Au(厚さ100nm)を蒸着法等により形成して、390℃の熱処理による合金化処理を行う。
【0062】
viii)その後、基板上201の全域に、素子の信頼性を向上させるために、保護膜としてのシリコン窒化膜(図示せず)を200nm堆積する。このシリコン窒化膜の屈折率は1.9以上であるのが好ましい。
【0063】
ix)次に、図13に示すように、ガンダイオード21とショットキーダイオード22の段差部のうち伝送線路23(配線)が通るべき場所にレジスト214を設け、続いてレジスト214が軟化する温度で熱処理を行いリフローさせる。これは各段差部で伝送線路23が断線するのを防ぐためである。
【0064】
x)次に、ガンダイオード領域A内のアノードオーミック電極211上、カソードオーミック電極212上、ショットキーダイオード領域B内のオーミック電極213上、およびnGaAs層220上にそれぞれコンタクトホール(図示せず)を形成する。続いて、基板上201の全域に、蒸着法等によりTi(厚さ100nm)/Au(厚さ100nm)からなる導電性膜215(図8参照)を堆積する。この導電性膜215は、この後の伝送線路23(配線)をメッキにより形成するための給電メタルの役割だけでなく、ショットキー電極としても用いる。このように給電メタルとショットキー電極とを同時に形成することにより、製造工程を簡素化できる。この場合、ショットキー電極材料としてTi、W、Moなどの高融点金属、高融点窒化物、高融点珪化物やAlなどを用いることもできるが、安定なショットキー障壁を形成できる材料を選ぶことが良い。なお、給電メタルとショットキー電極とを別工程によって形成しても良い。
【0065】
xi)次に、膜厚15μmからなるレジストを塗布し、伝送線路216を形成するためのパターニングを行った後に厚さ9μmのAuメッキを行う。その後、そのレジスト除去し、不要な導伝性膜215をエッチングして除去し、さらにリフローされたレジスト214を除去する。これにより、図8中に示すような伝送線路23を形成する。なお、この実施形態では、伝送線路23としてコプレーナ線路を用いているが、マイクロストリップ線路を用いても良い。また、伝送線路23の形成にAuメッキを用いているが、コスト低減のためにCuメッキを用いることもできる。
【0066】
このようにして、この製造方法によれば、同一の基板201上にガンダイオード21とショットキーダイオード22とを首尾良く形成できる。すなわち、この製造方法では、ガンダイオード21とショットキーダイオード22とを略並行して形成するので、いずれかのダイオード形成後にイオン注入工程やイオン活性化のための高温熱処理を行う必要がない。したがって、熱処理により先に作製されたダイオード部分のコンタクト抵抗が劣化したり、エピタキシャル構造が劣化(ヘテロ接合の劣化、濃度プロファイルの劣化)したりする不具合が生じない。また、この製造方法では、ガンダイオード21のコンタクト層を利用することなく、専用のショットキー電極側低濃度半導体層220を設けているので、所望のショットキー特性が得られる。また、このようにガンダイオード21とショットキーダイオード22を同一基板201上に形成した場合、損失低減・小型化という利点がある。
【0067】
この実施形態では、ショットキーダイオード22を構成するショットキー電極側低濃度半導体層220としてn型のもの(nGaAs層)を用いているが、p型のものでも良い。n型の場合とは異なるショットキー電極材料が使用できるため、プロセス構築時の選択の幅が広がる。ショットキー電極側低濃度半導体層220のドーピング濃度は、ショットキーダイオード22の用途に応じて設定するのが好ましい。例えばショットキーダイオード22を60GHz帯で用いるミキサ用とした場合には、ダイオードのインピーダンスに対して内部抵抗が低くなるようにすることが必要であり、具体的にはドーピング濃度を2×1017cm-3以下とするのが好ましい。膜厚も100nmから200nmと薄くするのが良い。また、ショットキーダイオード22をバラクタとして用いる場合には、電圧による容量の変化、つまり空乏層の変化が必要であるから、具体的にはドーピング濃度を5×1016cm-3以下とし、膜厚も400nm以上とするのが好ましい。また、ドーピング濃度のプロファイルに傾斜をもたせることにより、更に抵抗を低く抑えたり、容量の変化の仕方を変えることができる。
【0068】
また、この実施形態では、コプレーナ線路を用いているが、NRD(ノン・ラジエイティブ・ダイエレクトリック)ガイドを用いても良い。その場合、特にミリ波帯においてコプレーナ線路やマイクロストリップ線路に比して、低損失の伝送線路となり性能低下を防ぐことができる。
【0069】
また、この実施形態では、ガンダイオード21とショットキーダイオード22の材料としてGaAs/AlGaAs系を用いているが、その他の負性抵抗を発生する半導体を用いても良い。例えばInP/InGaAs系を用いるとGaAs/AlGaAs系に比してガンダイオードの高周波での効率等の特性が良くなる。
【0070】
また、この実施形態ではガンダイオード21とショットキーダイオード22との間の素子間分離(アイソレーション)を行っているが、これに限られるものではない。図14に示すように、ガンダイオード21のカソードとショットキーダイオードのアノードを連結した領域(n+GaAs層)210にすることもできる。この場合、ガンダイオード21とショットキーダイオード22との間の伝送線路を省略することができ、伝送線路の損失を解消できる。この変形は、この実施形態に限らず、第1実施形態でも同様に行うことができる。
【0071】
(第3実施形態)
図17は、図1または図8に示したガンダイオード・ショットキーダイオード集積回路によって構成された第3実施形態の電圧制御発振器(以下「VCO」という。)の等価回路を示している。このVCOは、発振素子601と、可変容量素子(バラクタ)602と、λ/4長オープンスタブ604と、インピーダンスZoが50Ωであるような出力線路603とを備えている。例えば図1中のガンダイオード11が発振素子601、ショットキーダイオード12がバラクタ602、伝送線路13がλ/4長オープンスタブ604および出力線路603をそれぞれ構成する。または、図8中のガンダイオード21が発振素子601、ショットキーダイオード22がバラクタ602、伝送線路23がλ/4長オープンスタブ604および出力線路603をそれぞれ構成する。なお、簡単のため、以下の説明では、図1に示したガンダイオード・ショットキーダイオード集積回路がVCOを構成するものとする。
【0072】
このVCOでは、ガンダイオード11からなる発振素子601とショットキーダイオード12からなるバラクタ602とが同一基板101上(同一チップ内)に形成されているので、線路での損失や実装時の損失(ワイヤボンドの損失等)を小さくでき、位相雑音を低減できる。したがって、高性能を実現できる。
【0073】
このときバラクタ602の容量は、バイアス印加によって可変されるが、設計段階でショットキーダイオード12の接合面積によっても可変して設定される。例えば、図1中のnGaAs層103と導電性膜115とが作るショットキー接合の容量は、接合面積が50μm2である場合はゼロバイアス状態で約30fFであるが、接合面積を大きくするとそれに比例して大きくなる。また、バラクタ602の容量は、nGaAs層103の不純物濃度と膜厚を変更することによっても可変して設定される。これにより、必要な周波数帯で用いる容量値を選択できる。
【0074】
また、VCOのQ値を上げる必要がある場合、ハイブリッド型VCO(従来)では、別体として作製された誘電体共振器を同一基板上に搭載しているため、誘電体共振器の実装精度が悪いと、電磁界の結合が悪くなり、十分な効果が得られないといった問題がある。特に、ミリ波帯では波長が短いため、高い精度が要求される。これに対して、この実施形態では、VCOがモノリシック化されているので、ウエハプロセス段階で各VCOに同時に誘電体共振器を精度良く形成することができ、チップ間の特性バラツキを抑えることができる。具体的には、ウエハプロセス段階で図1中に示す伝送線路13形成工程後に、スパッタリング法や蒸着法により誘電体を堆積するか、ゾル・ゲル状になった誘電体をスピンコートすることにより、基板101上の全域に誘電体膜を形成する。次に、フォトリソグラフィを行ってレジスト等からなるエッチングマスクを形成し、上記誘電体膜のうち不要な部分をエッチングして除去する。これにより、各VCO上に誘電体共振器を形成する。フォトリソグラフィによるエッチングマスクの作製精度は1μm以下にできるため、誘電体共振器と伝送線路13との距離も精度良く制御できる。
【0075】
また、この実施形態のVCOによれば、損失低減・小型化以外に、パッケージに実装された状態で発振周波数が安定するという利点が得られる。詳しくは図15を用いて説明する。図15(a)は、或るパッケージにこの実施形態のVCOチップ911を実装した例を示している。このパッケージは、メタルグランド910上に積層された、VCOチップ911を収容するための凹部を有するアルミナ部材912と、側壁をなすアルミナ部材913と、蓋915とからなっている。VCOチップ911はアルミナ部材912の凹部に収容され、VCOチップの伝送線路とアルミナ部材912の上面に形成された伝送線路(図示せず)とがAuワイヤ914によって接続されている。これに対して図15(b)は、同タイプのパッケージに、ガンダイオード916とショットキーダイオード917とを別チップとして実装した従来例を示している。この従来例では、ガンダイオード916はアルミナ部材912の凹部に収容されるが、ショットキーダイオード917はアルミナ部材912の上面に搭載されている。これらの図を比較すれば分かるように、図15(a)の実装形態では、アルミナ部材912の上面にチップ状の素子を搭載する必要がないので、その分だけパッケージの高さhを低くすることができる。したがって、図15(a)の実装形態によれば、パッケージ内の浮遊容量を低減でき、発振周波数を安定化できる。なお、パッケージ内の浮遊容量が大きいと、パッケージ内で不要な発振が発生したり、VCOの発振が止まったりするという不具合が生ずる。特に、ミリ波帯のVCOにおいては発振周波数が高いため、必要な発振周波数より低い発振が発生する傾向がある。よって、図15(a)の実装形態のようにパッケージの高さhを低く抑えることは非常に重要である。
【0076】
図16(a)は、図17に示したVCOからなる発振器901を用いてミリ波送信機を構成した例を示している。また、図16(b)は、同じ発振器901を用いてミリ波受信機を構成した例を示している。
【0077】
図16(a)に示すミリ波送信機は、発振器901に加えて、図1中の同一基板101上に形成された別のショットキーダイオード12からなるミキサ902と、同一基板101上に形成された別の伝送線路13からなるフィルタ903と、パワーアンプ904と、アンテナ905を備えている。図16(b)に示すミリ波受信機は、発振器901に加えて、図1中の同一基板101上に形成された別のショットキーダイオード12からなるミキサ902と、同一基板101上に形成された別の伝送線路13からなるフィルタ903と、ローノイズアンプ906と、アンテナ905を備えている。
【0078】
図16(a)中のパワーアンプ904以外の要素、図16(b)中のローノイズアンプ906以外の要素は、それぞれ第1実施形態(または第2実施形態)で説明した製造方法によって同一の基板101上に同時に形成され得る。パワーアンプ904、ローノイズアンプ906は、トランジスタの形態で別途作製され、パッケージに実装される。ただし、発振器901からのローカル信号が十分大きければ、パワーアンプ904、ローノイズアンプ906を省略することができる。このことは、ミリ波帯の送信機と受信機をモノリシック化できるということを意味している。
【0079】
既述のように、ミキサ902の性能、つまり高周波特性は、ショットキーダイオード12形成の際、エッチングをコントロールしてショットキー電極側低濃度半導体層103の厚みを薄くすることによって改善できる。
【0080】
【発明の効果】
以上より明らかなように、この発明の半導体装置の製造方法によれば、同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを首尾良く形成できる。
【0081】
また、この発明の発振器は、そのような半導体装置の製造方法によって作製された半導体装置を備えることにより、高性能を実現できる。
【図面の簡単な説明】
【図1】 この発明の第1実施形態の半導体装置の製造方法によって作製されるべきガンダイオード・ショットキーダイオード集積回路の概略断面構造を示す図である。
1)のを説明する断面図
【図2】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図3】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図4】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図5】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図6】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図7】 図1のガンダイオード・ショットキーダイオード集積回路の変形例を示す図である。
【図8】 この発明の第2実施形態の半導体装置の製造方法によって作製されるべきガンダイオード・ショットキーダイオード集積回路の概略断面構造を示す図である。
【図9】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図10】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図11】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図12】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図13】 上記集積回路の製造プロセスの一部を説明する工程断面図である。
【図14】 図8のガンダイオード・ショットキーダイオード集積回路の変形例を示す図である。
【図15】 図15(a)は第3実施形態の電圧制御発振器(VCO)をパッケージに実装した状態の断面を示す図、図15(b)は同タイプのパッケージにガンダイオードとショットキーダイオードとを別チップとして実装した従来例の断面を示す図である。
【図16】 図16(a)は第3実施形態のVCOを備えたミリ波送信機の構成例を示す図、図16(b)は第3実施形態のVCOを備えたミリ波受信機の構成例を示す図である。
【図17】 図1または図8のガンダイオード・ショットキーダイオード集積回路によって構成された第3実施形態の電圧制御発振器(VCO)の等価回路を示す図である。
【図18】 公知のIMPATTダイオードの製造方法を説明する工程断面図である。
【符号の説明】
11,21 ガンダイオード
12,22 ショットキーダイオード
13,23 伝送線路
101 半絶縁性GaAs基板
102 オーミック電極側高濃度半導体層
103,220 ショットキー電極側低濃度半導体層
105,205 アノード電極側高濃度半導体層
110,210 カソード電極側高濃度半導体層
111,211 アノードオーミック電極
112,212 カソードオーミック電極
113,213 オーミック電極
115,215 導電性膜
Claims (9)
- 同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを形成する半導体装置の製造方法であって、
基板上に、上記ショットキーダイオードの材料となるオーミック電極側高濃度半導体層およびショットキー電極側低濃度半導体層、並びに上記負性抵抗ダイオードの材料となるアノード電極側高濃度半導体層、負性抵抗特性層およびカソード電極側高濃度半導体層をこの順に積層する工程と、
上記負性抵抗ダイオードを形成すべき領域の一部を覆う第1マスクを用いてエッチングを行って、上記第1マスクの周りの領域に存する上記カソード電極側高濃度半導体層および負性抵抗特性層を除去する工程と、
上記負性抵抗ダイオードを形成すべき領域の全域を覆う第2マスクを用いてエッチングを行って、上記第2マスクの周りの領域に存するアノード電極側高濃度半導体層を除去する工程と、
上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の一部を覆う第3マスクを用いてエッチングを行って、上記第3マスクの周りの領域に存するショットキー電極側低濃度半導体層を除去する工程と、
上記負性抵抗ダイオードを形成すべき領域内のアノード電極側高濃度半導体層の表面およびカソード電極側高濃度半導体層の表面、並びに上記ショットキーダイオードを形成すべき領域内のオーミック電極側高濃度半導体層の表面にそれぞれオーミック電極を形成するとともに、上記ショットキーダイオードを形成すべき領域内のショットキー電極側低濃度半導体層の表面にショットキー電極を形成する工程を有することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の全域を覆う第4マスクを用いてエッチングを行って、上記負性抵抗ダイオードとショットキーダイオードとの間に素子間分離溝を形成する工程を有することを特徴とする半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、上記オーミック電極またはショットキー電極を形成するとともに、そのオーミック電極またはショットキー電極につながる伝送線路を形成することを特徴とする半導体装置の製造方法。
- 請求項1、2または3に記載の半導体装置の製造方法において、
上記ショットキー電極側低濃度半導体層と上記アノード電極側高濃度半導体層との間にエッチングストッパ層を形成して、上記第2マスクを用いたエッチングをこのエッチングストッパ層で停止させることを特徴とする半導体装置の製造方法。 - 同一の基板上に少なくとも負性抵抗ダイオードとショットキーダイオードとを形成する半導体装置の製造方法であって、
基板上に、上記負性抵抗ダイオードの材料となるアノード電極側高濃度半導体層、負性抵抗特性層およびカソード電極側高濃度半導体層、並びに上記ショットキーダイオードの材料となるショットキー電極側低濃度半導体層をこの順に積層する工程と、
上記ショットキーダイオードを形成すべき領域の一部を覆う第1マスクを用いてエッチングを行って、上記第1マスクの周りの領域に存するショットキー電極側低濃度半導体層を除去する工程と、
上記ショットキーダイオードを形成すべき領域の全域および上記負性抵抗ダイオードを形成すべき領域の一部を覆う第2マスクを用いてエッチングを行って、上記第2マスクの周りの領域に存する上記カソード電極側高濃度半導体層および負性抵抗特性層を除去する工程と、
上記負性抵抗ダイオードを形成すべき領域内のアノード電極側高濃度半導体層の表面およびカソード電極側高濃度半導体層の表面、並びに上記ショットキーダイオードを形成すべき領域内のカソード電極側高濃度半導体層の表面にそれぞれオーミック電極を形成するとともに、上記ショットキーダイオードを形成すべき領域内のショットキー電極側低濃度半導体層の表面にショットキー電極を形成する工程を有することを特徴とする半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
上記負性抵抗ダイオードを形成すべき領域の全域および上記ショットキーダイオードを形成すべき領域の全域を覆う第3マスクを用いてエッチングを行って、上記負性抵抗ダイオードとショットキーダイオードとの間に素子間分離溝を形成する工程を有することを特徴とする半導体装置の製造方法。 - 請求項5または6に記載の半導体装置の製造方法において、上記オーミック電極またはショットキー電極を形成するとともに、そのオーミック電極またはショットキー電極につながる伝送線路を形成することを特徴とする半導体装置の製造方法。
- 請求項5、6または7に記載の半導体装置の製造方法において、
上記カソード電極側高濃度半導体層と上記ショットキー電極側低濃度半導体層との間にエッチングストッパ層を形成して、上記第1マスクを用いたエッチングをこのエッチングストッパ層で停止させることを特徴とする半導体装置の製造方法。 - 請求項3または7に記載の半導体装置の製造方法によって作製された半導体装置を備え、それぞれ上記負性抵抗ダイオードが発振素子、上記ショットキーダイオードが可変容量素子、上記伝送線路がオープンスタブ又はショートスタブを構成することを特徴とする発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001010138A JP3923260B2 (ja) | 2001-01-18 | 2001-01-18 | 半導体装置の製造方法および発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001010138A JP3923260B2 (ja) | 2001-01-18 | 2001-01-18 | 半導体装置の製造方法および発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002217424A JP2002217424A (ja) | 2002-08-02 |
JP3923260B2 true JP3923260B2 (ja) | 2007-05-30 |
Family
ID=18877509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001010138A Expired - Fee Related JP3923260B2 (ja) | 2001-01-18 | 2001-01-18 | 半導体装置の製造方法および発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3923260B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8816785B2 (en) | 2010-09-22 | 2014-08-26 | Canon Kabushiki Kaisha | Oscillator |
US20220344587A1 (en) * | 2019-09-25 | 2022-10-27 | Technische Universität Darmstadt | Gunn diode and method of manufacturing the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10261238A1 (de) * | 2002-12-20 | 2004-07-15 | Forschungszentrum Jülich GmbH | Schichtenfolge |
JP4648642B2 (ja) * | 2004-03-29 | 2011-03-09 | 新日本無線株式会社 | ガンダイオード |
-
2001
- 2001-01-18 JP JP2001010138A patent/JP3923260B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8816785B2 (en) | 2010-09-22 | 2014-08-26 | Canon Kabushiki Kaisha | Oscillator |
US20220344587A1 (en) * | 2019-09-25 | 2022-10-27 | Technische Universität Darmstadt | Gunn diode and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2002217424A (ja) | 2002-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5705847A (en) | Semiconductor device | |
CN106169470B (zh) | 具有形成于空腔之上的导电特征的装置及其对应的方法 | |
US5496755A (en) | Integrated circuit and method | |
US6215136B1 (en) | Integrated circuit capable of low-noise and high-power microwave operation | |
TW201926712A (zh) | 雙極性電晶體及高頻功率放大模組 | |
US4481487A (en) | Monolithic microwave wide-band VCO | |
US4859633A (en) | Process for fabricating monolithic microwave diodes | |
US11990889B2 (en) | Bulk acoustic wave resonator and formation method thereof | |
US4463322A (en) | Self-biasing for FET-driven microwave VCOs | |
JP3923260B2 (ja) | 半導体装置の製造方法および発振器 | |
EP1291923A2 (en) | Heterojunction bipolar transistor and production process therefore | |
JP3962558B2 (ja) | 半導体装置および発振器 | |
JP2004241471A (ja) | 化合物半導体装置とその製造方法、半導体装置及び高周波モジュール | |
JP3658332B2 (ja) | 半導体装置およびその製造方法およびミリ波帯通信装置 | |
JPH1050720A (ja) | 半導体装置の製造方法 | |
JP2001156301A (ja) | 共鳴トンネル装置 | |
JP2000299386A (ja) | 半導体回路装置及びその製造方法 | |
JP3350426B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JPH05129345A (ja) | マイクロ波集積回路の製造方法 | |
JPWO2003067664A1 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP3438437B2 (ja) | 半導体装置及びその製造方法 | |
JP3393797B2 (ja) | 電界効果トランジスタ | |
KR100248415B1 (ko) | 단일칩 마이크로웨이브 집적회로의 제조방법 | |
USRE33469E (en) | Monolithic microwave wide-band VCO | |
KR100396919B1 (ko) | 반도체 집적소자 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |