JP3438437B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3438437B2
JP3438437B2 JP26534495A JP26534495A JP3438437B2 JP 3438437 B2 JP3438437 B2 JP 3438437B2 JP 26534495 A JP26534495 A JP 26534495A JP 26534495 A JP26534495 A JP 26534495A JP 3438437 B2 JP3438437 B2 JP 3438437B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
metal wiring
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26534495A
Other languages
English (en)
Other versions
JPH08306938A (ja
Inventor
豊 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP26534495A priority Critical patent/JP3438437B2/ja
Publication of JPH08306938A publication Critical patent/JPH08306938A/ja
Application granted granted Critical
Publication of JP3438437B2 publication Critical patent/JP3438437B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ショットキーバリアダ
イオードを有する半導体装置に関する。
【0002】
【従来の技術】近年、マイクロ波による無索エネルギー
供給技術の開発が進められており、この無索エネルギー
供給の技術を円形金属配管内の自律走行無索検査モジュ
ールへの電力供給に用いることが要望されている。この
検査モジュールは例えば原子力発電所の、冷却水の配管
(径10mm)の内部の異常の検査を行うものである。
ここで、配管径が10mmの場合、安定して配管内を伝
搬できるマイクロ波の周波数は21GHzと従来の閉空
間の無策エネルギー伝送に用いられていた2.44GH
zよりも高く、しかも検査モジュールのアクチュエータ
を駆動するためには高い直流電圧(100V)が必要と
なる。よって、高い周波数のマイクロ波を高い電圧の直
流に変換する、高周波動作と高耐圧を両立する整流素子
の開発が必要となる。
【0003】
【発明が解決しようとする課題】マイクロ波を直流に変
換する整流素子としては、ショットキーバリアダイオー
ドがある。しかしながら、このショットキーバリアダイ
オードにおいて、高耐圧とするためには、ショットキー
接触を形成する半導体層の膜厚を空乏層の広がりを考慮
して充分厚くする必要があり、このため平面型のショッ
トキーバリアダイオードの表面に高い段差を形成する必
要がある。そして、この段差の頂上に微小のショットキ
ー電極が形成される。
【0004】また、このようなショットキーバリアダイ
オードにおいて、動作周波数の高さの指標として、遮断
周波数を用いることができる。この遮断周波数は、抵抗
と容量の積に反比例する。従って、上記した高耐圧構成
のショットキーバリアダイオードにおいて、高周波動作
を行わせるためには、ショットキーバリアダイオードの
低抵抗化、低容量化を図る必要がある。
【0005】本発明は上記問題に鑑みたもので、高耐圧
構成のショットキーバリアダイオードを有する半導体装
置において、ショットキーバリアダイオードの高周波動
作を可能とすることを目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明においては、絶縁性半導体基
板(11)上に形成された第1の半導体層(12)と、
この第1の半導体層より低い不純物濃度を有し前記第1
の半導体層上に部分的に形成された第2の半導体層(1
3)と、この第2の半導体層の上に形成されこの第2の
半導体層とショットキーバリアダイオードを形成するシ
ョットキー電極(14)と、前記第1の半導体層の上に
形成されたオーム性電極(15)と、前記ショットキー
電極及び前記オーム性電極を除き前記第1、第2の半導
体層を覆って形成された絶縁膜(16)と、前記半導体
基板及び前記絶縁膜上に形成され、前記ショットキー電
極及び前記オーム性電極とそれぞれ接続される金属配線
(17)とを備え、前記第2の半導体層の端部は、前記
第1の半導体層に向けて広がる斜面を有しており、この
斜面上に前記絶縁膜を介して、前記ショットキー電極と
接続される金属配線が形成されていることを特徴として
いる。
【0007】請求項2に記載の発明では、請求項1に記
載の半導体装置において、前記第2の半導体層は、上底
の直径が下底の直径より小さい円錐台形状であることを
特徴としている。請求項3に記載の発明では、請求項1
又は2に記載の半導体装置において、前記第1の半導体
層の端部は、前記第2の半導体層の斜面と連続した斜面
を有しており、前記第1の半導体層と第2の半導体層の
斜面上に前記絶縁膜を介して、前記ショットキー電極と
接続される金属配線が形成されていることを特徴として
いる。
【0008】
【0009】求項に記載の発明では、請求項1乃至
のいずれか1つに記載の半導体装置において、前記金
属配線は、前記絶縁性半導体基板上に直接形成されたパ
ッド部(17a)を有することを特徴としている。
【0010】請求項に記載の発明においては、絶縁性
半導体基板(11)上に第1の半導体層(12)を形成
するとともに、この第1の半導体層より低い不純物濃度
を有する第2の半導体層(13)を前記第1の半導体層
の上に形成する工程と、前記第2の半導体層を、前記第
1の半導体層の上に部分的に位置させ、かつその端部が
前記第1の半導体層に向けて広がる斜面を有する形状に
するとともに、前記第1の半導体層の端部を、前記第2
の半導体層の斜面と連続した斜面を有する形状にする工
程と、前記第1の半導体層の上にオーム性電極(15)
を形成し、前記第2の半導体層の上にこの第2の半導体
層とショットキーバリアダイオードを形成するショット
キー電極(14)を形成し、さらに前記ショットキー電
極及び前記オーム性電極を除いた前記第1、第2の半導
体層上の領域に絶縁膜(16)が形成された状態にする
工程と、前記絶縁性半導体基板および前記絶縁膜上に、
前記ショットキー電極及び前記オーム性電極にそれぞれ
接続される金属配線(17)を形成する工程とを備え、
少なくとも前記ショットキー電極に接続される金属配線
を形成する工程は、メタルリフトオフ法により、前記第
1の半導体層と前記第2の半導体層の連続した斜面にお
ける前記絶縁膜上に前記金属配線を形成するものである
半導体装置の製造方法を特徴としている。
【0011】なお、上記各手段のカッコ内の符号は、後
述する実施例記載の具体的手段との対応関係を示すもの
である。
【0012】
【発明の作用効果】請求項1に記載の発明によれば、第
2の半導体層の端部は、第1の半導体層に向けて広がる
斜面を有しており、この斜面上に絶縁膜を介して、ショ
ットキー電極と接続される金属配線が形成される。従っ
て、第2の半導体層を流れる電流の経路が広がるため、
第2の半導体層内での抵抗が小さくなる。このことによ
り、低抵抗化を図り、ショットキーバリアダイオードの
高周波動作に寄与することができる。
【0013】請求項2に記載の発明によれば、第2の半
導体層を、上底の直径が下底の直径より小さい円錐台形
状としている。従って、この場合も請求項1と同様に低
抵抗化を図ることができる。請求項3に記載の発明によ
れば、第1の半導体層の端部を、第2の半導体層の斜面
と連続した斜面を有するものとし、第1の半導体層と第
2の半導体層の斜面上に前記絶縁膜を介して金属配線が
形成される。従って、第1の半導体層と第2の半導体層
上からショットキー電極への金属配線の距離を短くでき
るため、金属配線での低抵抗化を図ることができる。
【0014】
【0015】請求項に記載の発明によれば、パッド部
を絶縁性半導体基板上に直接形成することにより、密着
性を良好として、ボンディングを行うことができる。請
求項に記載の発明によれば、メタルリフトオフ法を用
い、第1の半導体層と第2の半導体層の連続した斜面に
おける絶縁膜上に、ショットキー電極に接続される金属
配線を形成するようにしている。
【0016】従って、第1の半導体層と第2の半導体層
の斜面上に、メタルリフトオフ法を用いて金属配線を形
成することにより、微細かつ厚い膜厚の金属配線を形成
することができ、金属配線を微細とすることにより低容
量化を図り、厚い膜厚とすることにより、低抵抗化を図
ることができる。
【0017】
【実施例】以下、本発明を図に示す実施例について説明
する。 (第1実施例)図1(a)は、本発明の実施例に係る高
周波高耐圧ショットキーバリアダイオード(以下SBD
と称する)の平面図であり、図1(b)は断面図であ
る。なお、図1(a)には、説明の便宜上、後述する絶
縁薄膜16が省略されている。
【0018】図1において、CrOがドープされた比抵
抗が1×107 [Ω・cm]以上の絶縁性GaAs基板
11(板厚410μm)上に、Siが2.5〜3.0×
10 18cm-3ドープされた高不純物濃度n型GaAs層
12が3.5μm形成され、その上にSが1.5×10
16cm-3ドープされたn型GaAs層13が3μm形成
されている。
【0019】GaAs層12は、図1に示すような台形
形状で、斜面と底面のなす角度が30度となっている。
GaAs層13は、上底が直径22μm、下底が直径3
2μm、高さ3μmの円錐台形で、斜面と下底のなす角
度が30度となっている。このGaAs層13上には、
Ti100nm上にPtが20nm、Auが200nm
積層されたショットキー電極14が形成されており、G
aAs層13とショットキー電極14でショットキー接
触が得られる。このショットキー電極14は直径8μm
の円形のものである。
【0020】GaAs層12の上面と斜面部上には、G
aAs層13と別の部分に、Au−Ge60nm上にN
iが20nm、Auが150nm積層されたオーム性電
極15が形成されている。このオーム性電極15は図1
に示すような形状である。なお、オーム性電極15の幅
はインピーダンスが50Ωになる120μmより僅かに
大きな130μmとなっている。
【0021】また、GaAs層12、13上のショット
キー電極14、オーム性電極15を除く部分、及びGa
As基板11上の金属配線17が形成されない部分には
酸化珪素膜(膜厚720nm)よりなる絶縁薄膜16が
形成されている。さらに、ショットキー電極14、オー
ム性電極15の上には、Ti100nm上にNiが10
0nm、Auが2μm積層された金属配線17が形成さ
れている。この金属配線17を通じてショットキー電極
14、オーム性電極15に電力が注入される。
【0022】図1に示すように、金属配線17は、外部
からショットキー電極14に電力を注入する側(図1中
左側)のうち、半絶縁性GaAs基板11上では、特性
インピーダンスを50Ωに保つ線路幅120μmである
が、ショットキー電極14に近づくにつれて45度で線
路幅が細くなり、GaAs層12の手前で幅が3μmに
なり、GaAs層12、GaAs層13で形成される段
差の斜面上も幅3μmで形成されている。
【0023】また、金属配線17のオーム性電極15か
ら外部に電力を出力する側(図1中右側)では、金属配
線17は、オーム性電極15より僅かに小さくかつオー
ム性電極15と相似形状でオーム性電極15を覆って形
成されている。ここで、オーム性電極15の幅は、金属
配線17のGaAs基板11上での幅と同じか、もしく
は太くなっている。このようにすることにより、金属配
線17とGaAs層12の容量を小さくし、かつオーム
性電極15での抵抗を小さくすることができる。すなわ
ち、オーム性電極15に比べ金属配線17の幅を大きく
すると、金属配線17とGaAs層12間の容量が大き
くなり、逆にオーム性電極15に比べ金属配線17の幅
を小さくしすぎると、オーム性電極15の横方向への電
流路が形成され、またオーム性電極15が非常に薄いた
め、オーム性電極15での抵抗が大きくなる。上記した
容量、抵抗が大きくなると、後述する遮断周波数が小さ
くなる。
【0024】また、オーム性電極15は、図1(a)に
示すように、ショットキー電極14の回りを180度以
上囲うようにして形成されている。このような形状とす
ることにより、ショットキー電極14からGaAs層1
3を介してオーム性電極15に電流が流れやすくなり、
その電流路における抵抗が小さくなる。従って、後述す
る遮断周波数が大きくなる。
【0025】上記構成において、GaAs層13のキャ
リア濃度は1.5×1016-3である。これは高耐圧と
するためである。先に述べたように無索検査モジュール
のアクチュエータ駆動のためには100Vの直流が必要
である。そこで4個のSBDで100Vを実現すること
を目指し、SBD1個で25Vの耐圧を得ることとし
た。図2に、文献S.M.Sze著、南日康夫、川辺光
央、長谷川文夫訳:「半導体デバイス」、(産業図書、
昭和62年)に記載された、キャリア濃度と素材の降伏
電圧の関係を示す。この図2より、余裕をとって50V
の逆バイアスに耐えられるように、GaAs層13のキ
ャリア濃度を1.5×1016cm-3とした。
【0026】また、GaAs層13を3μmの高さで形
成している。これは、逆バイアスがかかったときのGa
As層13内の空乏層広がりを考慮したためである。シ
ョットキー電極14に逆バイアスが印加されたとき、G
aAs層13内には空乏層が広がる。この逆バイアスが
50Vの時、上記文献のp78によると、
【0027】
【数1】 空乏層幅=(2・ε・(Vbi−V)/q・Nb)0.5 であるから、空乏層は2.2μmになる。従って、Ga
As層13の膜厚を2.2μm以上とする必要があり、
若干の余裕をとって3μmとした。また、GaAs層1
3を上記に示した円錐台形状とすることによって、Ga
As層13とショットキー電極14で形成されるショッ
トキー接触に順バイアスが印加されたとき、GaAs層
13内を流れる電流が受ける抵抗を小さくすることがで
きる。
【0028】なお、GaAs層12、13において、下
底と斜面のなす角度を小さくし過ぎると金属配線17が
GaAs層12、13の斜面に形成される距離が大きく
なる。また、GaAs層12の端部とGaAs層13の
端部がずれている場合も配線距離が大きくなる。このよ
うに配線距離が大きくなると、金属配線17とGaAs
層12、13で発生する寄生容量が大きくなる。逆に、
下底と斜面のなす角度が大きくなりすぎるとメタルリフ
トオフ法で形成するGaAs層12、13上の金属配線
17の膜厚を大きくすることができず、その結果SBD
の直列抵抗が大きくなる。
【0029】そこで、本実施例においては、下底と斜面
のなす角度を30度としており、このことによってSB
Dの寄生容量、直列抵抗をバランス良く小さくすること
ができ、その結果SBDの遮断周波数を大きくすること
ができた。このSBDの性能について説明する。このS
BDの性能を調べるため、斜面及びGaAs層13上に
形成された金属配線17の幅wとショットキー電極14
の直径φの値を、 w=3、6、10μm φ=2、3、5、8μm の組み合わせで計12通り製作して遮断周波数を求め
た。この遮断周波数は、SBDの直列抵抗と容量を測定
し、ダイオードの遮断周波数の定義式
【0030】
【数2】遮断周波数=1/(2π)/直列抵抗/容量 によって求めた。図3にその結果を示す。φが小さくな
れば容量は減少するが抵抗が高くなる。また、wが大き
くなれば容量は増加する。そして、φ=8μm、w=3
μmの組み合わせの時、寄生容量の値が14fF、直列
抵抗が38Ω、接合容量25fFとなり、SBDの容量
を寄生容量と接合容量の和として、遮断周波数107G
Hzを得た。この遮断周波数は動作周波数の高さの指標
であり、本実施例により、高周波動作のSBDを得るこ
とができた。
【0031】また、このものの電流−電圧特性を図4に
示す。このSBDの耐圧を、逆方向電流が100μAと
なる逆方向電圧の値より得ることとした。図4より、耐
圧は27Vとなる。従って、上記した実施例により、耐
圧27V、遮断周波数107GHzのSBDを得ること
ができた。
【0032】次に、上記SBDの製造方法を図5、図6
に示す工程図に従って説明する。まず、CrOを1×1
15cm-3ドープした半絶縁性GaAs基板11(板厚
410μm)上に、Siを2.5〜3.0×1018cm
-3ドープした高不純物濃度n型GaAs層12を3.5
μmエピタキシャル成長させ、その上にSを1.5×1
16cm-3ドープしたn型GaAs層13を3μmエピ
タキシャル成長させる(図5(a))。
【0033】これに直径32μmのレジスト膜を形成
し、H2 SO4 :H2 2 :H2 O=4:1:90(体
積比)のエッチング液に50分浸漬し、n型GaAs層
13の所望の部分以外を除去して図5(b)の形状とす
る。この形状の上にレジスト膜を形成し、図5(b)の
場合と同様に50分エッチングし、n型GaAs層12
の所望の部分以外を除去する。この場合、GaAs層1
2の斜面の角度もGaAs層13の場合と同じ方法で調
整する。
【0034】さらに、オーム性電極15をGaAs層上
にメタルリフトオフ法で形成し、図5(c)の構造とす
る。即ち、レジストにてパターン形成した後、ウエハ全
面に真空蒸着によって、Au−Ge60nm上にNi2
0nm、Au150nmを積層し、アセトンでレジスト
を溶解して不要部を剥離(リフトオフ)することにより
形成される。
【0035】なお、上記製造方法においてはn型GaA
s層12及び13を形成した後に、それらを除去するよ
うにしたが、GaAs基板11上にn型GaAs層12
を形成した後、先に所定の部分を残して除去し、その
後、n型GaAs層13を全面に形成した後に所望の部
分を残して除去するようにして、図5(c)に示す構造
を得るようにしてもよい。
【0036】次に、プラズマCVD装置で、基板温度2
50℃、RFパワー30W、SiH 4 /H2 ガス流量1
1sccm、N2 Oガス流量54sccm、ガス圧0.
5Torr、成膜時間100分で、酸化珪素膜16を膜
厚750nm形成する(図5(d))。これに段差頂上
部に直径8μmの開口部をもったレジスト層18を形成
する。これをHF:NH4 F=1:92(体積比)に5
0分浸漬してエッチングを行い酸化珪素膜16に開口部
を設ける(図5(e))。
【0037】次に、レジスト層18をそのままにしてH
2 SO4 :H2 2 :H2 O=4:1:90(体積比)
に30秒浸漬してn型GaAs層13をライトエッチン
グした後、Ti100nm、Pt20nm、Au200
nmの金属膜を真空蒸着し、図6(a)の構造を得る。
その状態でアセトンに浸漬してリフトオフすることによ
り自己整合的に図6(b)に示すようなショットキー電
極14を形成する。
【0038】次に、オーム性電極15の上と金属配線1
7を形成する部分のGaAs基板11上の酸化珪素膜1
6を除去する。除去の方法はショットキー電極14形成
時に窒化珪素膜16に開口部を設けた時と同様にする。
即ち、レジストにてパターン形成後、HF:NH4 F=
1:92(体積比)に50分浸漬してエッチングを行
う。
【0039】そして、膜厚5.4μmのレジスト層を形
成し、これをパターン形成する。なお、GaAs層1
2、13の斜面では幅3μmのレジスト開口部を設け
る。その後、O2 ガス流量4000sccm、H2 /N
2 ガス流量240sccm、ガス圧2Torr、マイク
ロ波パワー800Wで、15秒間ライトアッシングす
る。これは、レジストパターン形成の際のレジスト残り
を除去し、これから形成する金属膜の密着力を向上させ
るためである。
【0040】そのうえでTi100nm、Ni100n
m、Au2000nmの金属膜を真空蒸着しアセトンに
浸漬してリフトオフすることにより幅3μm、高さ2.
2μmの高アスペクト比の金属配線17をn型GaAs
層12、13で形成される段差の側面および頂上、およ
びオーム性電極15の上に形成し、図6(c)の構造を
得る。上記金属配線形成のために真空蒸着時には基板温
度を60℃以下に保つことによってレジスト層の変形を
防ぐことができる。
【0041】以上のようにして図1の高周波高耐圧のシ
ョットキーバリアダイオードを製作することができる。
次に、上記したショットキー電極14、金属配線17の
形成時等に用いるメタルリフトオフ法について図7を用
いて説明する。まず、基板21にレジスト22を形成
し、図7(a)の構造を得る。露光、現像(パターン形
成)して図7(b)の構造を得る。所望の金属膜23を
蒸着し図7(c)の構造を得る。それをアセトン等の溶
剤に浸漬すると、図7(c)で金属膜23の切れ目に溶
剤が進入してレジスト21を溶解し、図7(d)の構造
を得、金属膜23のパターン形成ができる。これがメタ
ルリフトオフ法である。
【0042】従って、メタルリフトオフは蒸着する金属
膜厚よりレジスト膜厚の方が大きい場合に可能となる。
蒸着する金属膜23がレジスト22より厚い場合、図8
(c)のように金属膜23に切れ目が生じず金属膜23
のパターン形成ができない。ここで、GaAs層12、
13が斜面ではなく垂直である状態にレジスト22を形
成した場合を図9に示す。この場合、レジスト22は図
9(a)に示すようにGaAs層13の端部では薄くな
ってしまうため、上記したメタルリフトオフ法を用いて
も、図9(b)に示すようにGaAs層12、13端部
のレジスト膜厚より薄い金属膜23しか形成できず、か
つその金属膜23もGaAs層12、13で途切れるこ
とになる。
【0043】上記した実施例においては、ショットキー
電極14、金属配線17を形成するにあたってGaAs
層12、13が30度の斜面を持っている。このため、
図10(a)に示すように、GaAs層12、13の端
部も含めてウエハ全面にわたって膜厚5.4μmのレジ
スト膜22を形成することができ、図10(b)に示す
ように、厚い金属膜23を形成することができる。その
結果、6.5μmの段差上に直径8μmのショットキー
電極14を形成することができ、かつ幅3μm膜厚2.
2μmの微細金属配線17を形成することができる。
【0044】このように、リフトオフ法を用いてGaA
s層12、13の傾面上に金属配線17を形成すること
ができるため、その金属配線17を微細かつ厚い膜厚で
形成することができる。従って、この金属配線17での
抵抗を小さくするとともに、容量をも小さくすることが
でき、上述した高周波動作が可能となる。 (第2実施例)上記第1実施例では、金属配線17の幅
wとショットキー電極14の直径φの値を、φ=8μ
m、w=3μmとして、遮断周波数107GHzを得る
ものを示したが、本発明者はさらに検討を進め、w=3
μmとして、直径φの値を、φ=2、3、5、8、1
0、15、20μmとして遮断周波数を求めたところ、
図11に示す結果を得た。
【0045】この図11から分かるように、ショットキ
ー電極14の直径φを15μmとした時、遮断周波数が
最高値137GHzとなった。なお、この時の寄生容量
と接合容量の和は84fFで、直列抵抗は14Ωであっ
た。従って、ショットキー電極14の直径φを15μm
とすることにより、第1実施例のものよりも高周波動作
のSBDを得ることができた。
【0046】なお、ショットキー電極14の直径φとし
ては、所望の遮断周波数に応じて、0〜50μmの範囲
とすることができる。 (第3実施例)上述したSBDにおいて、27Vの耐圧
を目的とした場合、27Vの逆バイアスが掛かった場合
の空乏層幅は、数式1より1.4μmとなる。そこで、
若干の余裕をとって、GaAs層13の厚さを1.7μ
mとした場合の実験結果を図12に示す。
【0047】この図12に示すように、GaAs層13
の厚さを3μmとした場合の平均の抵抗値は28Ωであ
り、GaAs層13の厚さを1.7μmにした場合の平
均の抵抗値は25Ωである。従って、抵抗を3Ω低減す
ることができ、この低抵抗化によってSBDの遮断周波
数は170GHzとなり、さらに高周波化を実現するこ
とができた。
【0048】なお、GaAs層13の厚さは、上述した
数値に限らず、耐圧との関係で0〜5.0μmとするこ
とができる。 (第4実施例)SBDに対するボンディングをワイヤー
ボンドとする場合には、図1に示した金属配線17によ
るパッドで十分である。しかしながら、ワイヤーボンド
はインピーダンスが高いため、これを低減する必要があ
る場合はリボンボンドの方がよい。
【0049】そこで、本実施例では、図13に示すよう
に、400μm角のパッド部17aを、GaAs基板1
1上に形成している。このように、パッドを大きくする
ことにより、幅200μmのリボンボンドが可能となっ
た。なお、パッド部17aは絶縁膜16を介さずにGa
As基板11上に直接形成されているため、その密着力
を良好なものとすることができる。
【0050】なお、上述した種々の実施例では、GaA
sを用いた半導体装置について述べたが、InAs、I
nP等の他の化合物半導体あるいはその他の半導体に本
発明を適用するようにしてもよい。
【図面の簡単な説明】
【図1】本発明の一実施例を示すショットキーバリアダ
イオードの平面図及び断面図である。
【図2】キャリア濃度と降伏電圧の関係を示す図であ
る。
【図3】ショットキー電極径φ、GaAs層12、13
の斜面に形成された金属配線幅wを変えて実験したとき
の遮断周波数の変化を示す図である。
【図4】ショットキー電極径φ=8μm、金属配線幅w
=3μmのSBDの電流−電圧特性図である。
【図5】図1に示すショットキーバリアダイオードの製
造方法を示す工程図である。
【図6】図5に続く製造工程を示す工程図である。
【図7】メタルリフトオフ法を示す図である。
【図8】メタルリフトオフ法ができない例を示す図であ
る。
【図9】GaAs層12、13の端面が垂直形状となっ
ている時のレジスト膜と金属膜の形成状態を示す図であ
る。
【図10】GaAs層12、13の端面が斜面形状とな
っている時のレジスト膜と金属膜の形成状態を示す図で
ある。
【図11】金属配線幅wを3μmとし、ショットキー電
極径φを2、3、5、8、10、15、20μmとした
場合の遮断周波数を示すグラフである。
【図12】GaAs層13の厚さを3μm、1.7μm
とした場合の抵抗値を示すグラフである。
【図13】400μm角のパッド部17aを形成した実
施例を示すショットキーバリアダイオードの平面図であ
る。
【符号の説明】
11…半絶縁性GaAs基板、12、13…n型GaA
s層、14…ショットキー電極、15…オーム性電極、
16…絶縁膜、17…金属配線。

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁性半導体基板上に形成された第1の
    半導体層と、 この第1の半導体層より低い不純物濃度を有し前記第1
    の半導体層上に部分的に形成された第2の半導体層と、 この第2の半導体層の上に形成されこの第2の半導体層
    とショットキーバリアダイオードを形成するショットキ
    ー電極と、 前記第1の半導体層の上に形成されたオーム性電極と、 前記ショットキー電極及び前記オーム性電極を除き前記
    第1、第2の半導体層を覆って形成された絶縁膜と、 前記半導体基板及び前記絶縁膜上に形成され、前記ショ
    ットキー電極及び前記オーム性電極とそれぞれ接続され
    る金属配線とを備え、 前記第2の半導体層の端部は、前記第1の半導体層に向
    けて広がる斜面を有しており、この斜面上に前記絶縁膜
    を介して、前記ショットキー電極と接続される金属配線
    が形成されていることを特徴とする半導体装置。
  2. 【請求項2】 前記第2の半導体層は、上底の直径が下
    底の直径より小さい円錐台形状であることを特徴とする
    請求項1に記載の半導体装置。
  3. 【請求項3】 前記第1の半導体層の端部は、前記第2
    の半導体層の斜面と連続した斜面を有しており、前記第
    1の半導体層と第2の半導体層の斜面上に前記絶縁膜を
    介して、前記ショットキー電極と接続される金属配線が
    形成されていることを特徴とする請求項1又は2に記載
    の半導体装置。
  4. 【請求項4】 前記金属配線は、前記絶縁性半導体基板
    上に直接形成されたパッド部を有することを特徴とする
    請求項1乃至のいずれか1つに記載の半導体装置。
  5. 【請求項5】 絶縁性半導体基板上に第1の半導体層を
    形成するとともに、この第1の半導体層より低い不純物
    濃度を有する第2の半導体層を前記第1の半導体層の上
    に形成する工程と、 前記第2の半導体層を、前記第1の半導体層の上に部分
    的に位置させ、かつその端部が前記第1の半導体層に向
    けて広がる斜面を有する形状にするとともに、前記第1
    の半導体層の端部を、前記第2の半導体層の斜面と連続
    した斜面を有する形状にする工程と、 前記第1の半導体層の上にオーム性電極を形成し、前記
    第2の半導体層の上にこの第2の半導体層とショットキ
    ーバリアダイオードを形成するショットキー電極を形成
    し、さらに前記ショットキー電極及び前記オーム性電極
    を除いた前記第1、第2の半導体層上の領域に絶縁膜が
    形成された状態にする工程と、 前記絶縁性半導体基板および前記絶縁膜上に、前記ショ
    ットキー電極及び前記オーム性電極にそれぞれ接続され
    る金属配線を形成する工程とを備え、 少なくとも前記ショットキー電極に接続される金属配線
    を形成する工程は、メタルリフトオフ法により、前記第
    1の半導体層と前記第2の半導体層の連続した斜面にお
    ける前記絶縁膜上に前記金属配線を形成するものである
    ことを特徴とする半導体装置の製造方法。
JP26534495A 1995-03-03 1995-10-13 半導体装置及びその製造方法 Expired - Fee Related JP3438437B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26534495A JP3438437B2 (ja) 1995-03-03 1995-10-13 半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-44261 1995-03-03
JP4426195 1995-03-03
JP26534495A JP3438437B2 (ja) 1995-03-03 1995-10-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08306938A JPH08306938A (ja) 1996-11-22
JP3438437B2 true JP3438437B2 (ja) 2003-08-18

Family

ID=26384113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26534495A Expired - Fee Related JP3438437B2 (ja) 1995-03-03 1995-10-13 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3438437B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109616513B (zh) * 2019-01-23 2023-06-27 山东科技大学 基于多分体阳极改善电流拥挤效应的太赫兹肖特基二极管

Also Published As

Publication number Publication date
JPH08306938A (ja) 1996-11-22

Similar Documents

Publication Publication Date Title
TWI431674B (zh) 單一或多重閘極場平板之製造
US7504673B2 (en) Semiconductor device including a lateral field-effect transistor and Schottky diode
US7173275B2 (en) Thin-film transistors based on tunneling structures and applications
US5812364A (en) Capacitor
US6717192B2 (en) Schottky gate field effect transistor
US20070187717A1 (en) Semiconductor device having reduced on-resistance and method of forming the same
US7564074B2 (en) Semiconductor device including a lateral field-effect transistor and Schottky diode
EP1088346A1 (en) Quantum wire field-effect transistor and method of making the same
TW201926712A (zh) 雙極性電晶體及高頻功率放大模組
US6090649A (en) Heterojunction field effect transistor and method of fabricating the same
JP2004087587A (ja) 窒化物半導体装置およびその製造方法
WO2007058265A1 (ja) バイポーラトランジスタ及びその製造方法
JPH10308351A (ja) 化合物半導体装置及びその製造方法
JP3438437B2 (ja) 半導体装置及びその製造方法
US5814548A (en) Process for making n-channel or p-channel permeable base transistor with a plurality layers
JP2001156301A (ja) 共鳴トンネル装置
JP3923260B2 (ja) 半導体装置の製造方法および発振器
TWI755277B (zh) 高電子遷移率電晶體及其製作方法
US11908905B2 (en) Electrode structure for vertical group III-V device
WO2024105724A1 (ja) バイポーラトランジスタおよびその製造方法
CN114975573A (zh) 高电子迁移率晶体管及其制作方法
KR100198425B1 (ko) 폴리이미드를 이용한 이종접합 바이폴라 트랜지스터의 제조방법
JPH07283422A (ja) 半導体装置およびその製造方法
JP2714865B2 (ja) 高速半導体装置
CN116259658A (zh) 氮化物晶体管及其制造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140613

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees