JP3962558B2 - 半導体装置および発振器 - Google Patents
半導体装置および発振器 Download PDFInfo
- Publication number
- JP3962558B2 JP3962558B2 JP2001180097A JP2001180097A JP3962558B2 JP 3962558 B2 JP3962558 B2 JP 3962558B2 JP 2001180097 A JP2001180097 A JP 2001180097A JP 2001180097 A JP2001180097 A JP 2001180097A JP 3962558 B2 JP3962558 B2 JP 3962558B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- semiconductor
- layer
- semiconductor layer
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 88
- 239000000758 substrate Substances 0.000 claims description 38
- 230000005540 biological transmission Effects 0.000 claims description 27
- 230000010355 oscillation Effects 0.000 claims description 26
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 48
- 238000005530 etching Methods 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 25
- 239000013256 coordination polymer Substances 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 9
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B9/00—Generation of oscillations using transit-time effects
- H03B9/12—Generation of oscillations using transit-time effects using solid state devices, e.g. Gunn-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N89/00—Integrated devices, or assemblies of multiple devices, comprising at least one bulk negative resistance effect element covered by group H10N80/00
- H10N89/02—Gunn-effect integrated devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、異なる化合物半導体素子を集積する半導体装置およびそれを用いたミリ波帯・マイクロ帯発振器に関する。
【０００２】
【従来の技術】
近年、ミリ波帯・マイクロ波帯を用いたシステムの開発が進められている
特に、ミリ波帯(３０ＧＨｚ〜９０ＧＨｚ)においては、ＨＢＴ(ヘテロ接合バイポーラトランジスタ)やＨＥＭＴ(高電子移動度トランジスタ)などのトランジスタを発振素子や増幅器として用い、ショットキーダイオードをバラクターやミキサーに用いることが行われている。さらに、それらの素子を同一基板上に作製し、集積化することが特開平３−６４９２９号公報,特開昭６３−１２９６５６号公報に開示されている。
【０００３】
しかしながら、ミリ波帯において、発振素子にＨＢＴやＨＥＭＴを用いる場合、トランジスタの高周波化に対応するためには、エミッタ幅の微細化(１μｍ以下)やゲート幅の微細化(０.２μｍ以下)等による寄生容量の低減や寄生抵抗の低減が必要となる。
【０００４】
ところが、それら微細化を行なうには、複雑なプロセスを要するので、歩留まりの低下を引き起こしている。さらに、エミッタ幅やゲート幅の微細化を行なうと、電流量が小さくなるから、発振素子として必要な出力パワーを得るのが難しくなるといった問題があった。
【０００５】
これらの問題を解決するために、発振素子として、ＨＢＴやＨＥＭＴを用いる代わりに、負性抵抗を持つダイオードを用いることが考えられる。その一例が、特開平１−１１２８２７号公報に開示されている。図５を参照して、その構造と製造方法を説明する。
【０００６】
図５(Ｃ)に示すように、その構造は、ｐ+−ＧａＡｓ層８０５上に、ＴｉＷ膜８０６/Ａｕ膜８０７からなる電極が設けられ、ｎ+−ＧａＡｓ層８０２上に、Ｔｉ８０８/Ａｕ８０９からなる電極が設けられて、負性抵抗を持つＩＭＰＡＴＴ(impact ionization avalanche transit time)ダイオードが構成されている。また、半絶縁性ＧａＡｓ基板８０１上に、Ｔｉ膜８１０/Ａｕ膜８１１からなるマイクロストリップ・パッチが構成されている。さらに、この一例では、基板８０１上に他の装置を集積できること、ｎ+−ＧａＡｓ層８０２を利用して他の装置を集積できることが開示されている。
【０００７】
この一例の製造方法は、まず、図５(Ａ)に示すように、半絶縁性ＧａＡｓ基板８０１上に、順次、ｎ+−ＧａＡｓ層８０２(濃度１×１０19ｃｍ-3，厚さ１.５μｍ)，ｎ−ＧａＡｓ層８０３(濃度２×１０17ｃｍ-3，厚さ０.２５μｍ)，ｐ−ＧａＡｓ層８０４(濃度２×１０17ｃｍ-3，厚さ０.２５μｍ)，ｐ+−ＧａＡｓ層８０５(濃度１×１０19ｃｍ-3，厚さ０.２μｍ)をエピタキシャル成長する。次に、フォトレジストを塗布し、直径５μｍの円をパターニングし、ＴｉＷ膜８０６(厚さ１００ｎｍ)/Ａｕ膜８０７(４００ｎｍ)からなる電極を形成する。
【０００８】
次に、図５(Ａ)に示すように、湿式エッチングによって、上記電極をエッチングマスクとして、ｐ+−ＧａＡｓ層８０５,ｐ−ＧａＡｓ層８０４,ｎ−ＧａＡｓ層８０３,ｎ+−ＧａＡｓ層８０２をエッチングし、ｎ+−ＧａＡｓ層８０２内で停止する。次に、フォトレジストを塗布し１辺７５μｍの四角をパターニングし、リフトオフ法によって、図５(Ｂ)に示すように、Ｔｉ膜８０８(１００ｎｍ)/Ａｕ膜８０９(４００ｎｍ)からなる電極を形成する。このとき、電極８０８,８０９は、電極８０６,８０７に対してセルフアラインになる。
【０００９】
次に、図５(Ｃ)に示すように、ｎ+−ＧａＡｓ層８０２および基板８０１の一部(約１００ｎｍ)を異方性プラズマエッチングする。これによって、ＩＭＰＡＴＴダイオードが半絶縁基板８０１上のメサとして隔離される。その後、リフトオフ法によって、Ｔｉ膜８１０(１００ｎｍ)/Ａｕ膜８１１(４００ｎｍ)からなるマイクロストリップ・パッチを基板８０１上に形成する。
【００１０】
また、この公報には、以下のような開示もある。マイクロストリップ・パッチ８１０,８１１を形成する直前に、基板８０１の上に他の装置を集積できる。特に、ＩＭＰＡＴＴダイオードおよびマイクロストリップ・パッチに相当する区域から離して、半絶縁基板８０１内にイオン注入することで能動装置領域を形成できる。また、これに代えて、ｎ+−ＧａＡｓ層８０２をエッチングする工程で、別の写真製版マスクを用いて、ＩＭＰＡＴＴダイオードおよびマイクロストリップ・パッチに相当する区域から離して、ｎ+型にドープされたＧａＡｓ８０２の領域を、装置を製造するために保存できる。
【００１１】
このように作製されたＩＭＰＡＴＴダイオードは、ＨＢＴやＨＥＭＴに比べ、微細化しなくてもミリ波帯に対応できるから、製造プロセスが容易になる。また、発振素子としての出力パワーも大きいなどのメリットがある。
【００１２】
【発明が解決しようとしている課題】
しかしながら、上記従来例には、以下の課題がある。
【００１３】
(1) 従来例では、ＩＭＰＡＴＴダイオード以外の能動装置等を半絶縁性基板上に作製する方法としてイオン注入を用いている。しかし、イオン注入された領域を活性化させるためにイオン注入後に、６００℃程度の高温な熱処理(アニール)を行なう必要が生じる。この熱処理は、先に作製されたＩＭＰＡＴＴダイオード部分のコンタクト抵抗の劣化やエピタキシャル構造の劣化(ヘテロ接合の劣化,濃度プロファイルの劣化)を引き起こすという問題が生じる。
【００１４】
(2) ＩＭＰＡＴＴダイオードのコンタクト層であるｎ+−ＧａＡｓ層８０２は、電極８０８,８０９のコンタクト抵抗を低減するために、ｎ+型に高ドープされている。この高濃度のｎ+−ＧａＡｓ層８０２では、ｎ+−ＧａＡｓ層８０２を、ＩＭＰＡＴＴダイオード以外の能動装置作製に利用する際、例えば、ＭＥＳＦＥＴのゲート電極や、ショットキーダイオードのショットキー電極に必要なショットキー特性が得られないという問題がある。
【００１５】
このように、上記従来例では、負性抵抗を有するダイオードとショットキーダイオードとを、同一基板上に形成しても特性のバラツキを少なくすることができず、さらに再現性も得られない。
【００１６】
そこで、この発明の目的は、製造プロセスが容易でコンタクト抵抗の劣化やエピタキシャル構造の劣化のない負性抵抗を有するダイオードと良好なショットキー特性を持つショットキーダイオードを同一基板上に集積することができる半導体装置およびその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、この発明の半導体装置は、同一基板上に形成されている第１および第２のダイオードを備え、
上記第１のダイオードは、
順に、第１の高濃度ドーピング半導体で作製された第１の半導体層と、低濃度ドーピング半導体で作製された第２の半導体層と、上記低濃度ドーピング半導体よりもワイドバンドギャップである半導体で作製された第３の半導体層と、第２の高濃度ドーピング半導体で作製された第４の半導体層とが積層された第１の半導体積層部と、
上記第１の半導体層と上記第４の半導体層のそれぞれに形成された電極とを有する負性抵抗ダイオードであり、
上記第２のダイオードは、
順に、上記第１の高濃度ドーピング半導体で作製された第５の半導体層と、上記低濃度ドーピング半導体で作製された第６の半導体層とが積層された第２の半導体積層部と、
上記第５の半導体層と第６の半導体層のそれぞれに形成された電極とを有することを特徴とする。
【００１８】
この発明では、負性抵抗を有するダイオード特性を持つエピタキシャル構造の活性層上にショットキー電極が具備されたから、イオン注入技術やＩＭＰＡＴＴダイオードのコンタクト層を利用することなく、高温(６００℃)な熱処理(アニール)が不必要なプロセスで製造できる。したがって、エピタキシャル構造の劣化,コンタクト抵抗の劣化といった問題も解消でき、損失低減と小型化を実現できる。
【００１９】
また、一実施形態の半導体装置は、上記負性抵抗ダイオードと上記ショットキーダイオードとが、伝送線路によって接続され、同一基板上に集積されている。
【００２０】
この実施形態では、上記負性抵抗を有するダイオードと上記ショットキーダイオードとが、伝送線路によって接続されて、同一基板上に集積されているから、発振素子となる負性抵抗ダイオード(ガンダイオード)とショットキーダイオードとを同一基板上に作製して線路寸法を短縮できる。したがって、損失低減に非常に有効である。
【００２１】
また、他の実施形態の半導体装置は、上記負性抵抗ダイオードがガンダイオードである。
【００２２】
この実施形態では、負性抵抗を有するダイオードがガンダイオードであることによって、位相雑音の小さい発振素子とショットキーダイオードを同一基板上に集積できる。
【００２３】
また、参考例の半導体装置を製造する製造方法は、負性抵抗を有するダイオード特性を持つエピタキシャル構造のアノードまたはカソードオーミック電極形成用高濃度層をエッチング除去して活性層を露出させる工程と、上記活性層上にショットキー電極を形成する工程とを備えた。
【００２４】
この参考例では、負性抵抗を有するダイオード特性を持つエピタキシャル構造のアノードまたはカソードオーミック電極形成用高濃度層をエッチング除去し活性層を露出させ、この活性層上にショットキー電極を形成する。したがって、この参考例では、低濃度の活性層(ｎ−ＧａＡｓ層)にショットキー電極を形成できるから、良好なショットキー特性を得ることができる。
【００２５】
また、他の参考例の半導体装置の製造方法は、少なくとも負性抵抗を有するダイオード特性を持つエピタキシャル構造にヘテロ構造を持ち、アノードオーミック電極とカソードオーミック電極とが具備された少なくとも負性抵抗を有する負性抵抗ダイオードと、少なくとも負性抵抗を有するダイオード特性を持つエピタキシャル構造の活性層上にショットキー電極が具備され、オーミック電極形成用高濃度層にオーミック電極が具備されたショットキーダイオードとが同一基板上に集積されている半導体装置を製造する方法において、カソードオーミック電極形成用高濃度層をエッチング除去し、ワイドバンドギャップ層を露出させる工程と、このワイドバンドギャップ層を選択エッチング除去して活性層を露出させる工程と、上記活性層上にショットキー電極を形成する工程と備えた。
【００２６】
この参考例では、カソードオーミック電極形成用高濃度層をエッチング除去して露出させたワイドバンドギャップ層を、選択エッチング除去して活性層を露出させるので、この活性層の厚みをエピタキシャル成長時の厚みで(ウエハ面内で)制御できる。また、ウエハ間での活性層の厚みばらつきも小さくできる。したがって、ショットキーダイオード特性の再現性が得られる。
【００２７】
また、参考例の半導体装置の製造方法では、上記負性抵抗ダイオードがガンダイオードである。
【００２８】
この参考例では、上記負性抵抗ダイオードがガンダイオードであるから、位相雑音の小さい発振素子となるガンダイオードをショットキーダイオードと同一基板上に集積できる。このガンダイオードは、カソード構造としてヘテロ構造を用いることが多いから、活性層の厚みをウエハ面内で制御することができ、ウエハ間での厚みばらつきも小さくすることができる。このことによって、ショットキーダイオード特性の再現性を容易に得ることができる。
【００２９】
また、他の実施形態の発振器は、少なくとも負性抵抗を有するダイオード特性を持つエピタキシャル構造にアノードオーミック電極とカソードオーミック電極が具備された少なくとも負性抵抗を有する負性抵抗ダイオードと、
上記少なくとも負性抵抗を有するダイオード特性を持つエピタキシャル構造の活性層上にショットキー電極が具備され、オーミック電極形成用高濃度層にオーミック電極が具備されたショットキーダイオードと、
伝送線路とが同一基板上に集積された半導体装置を備え、
上記負性抵抗ダイオードを発振素子とし、上記ショットキーダイオードをバラクターダイオードとし、上記伝送線路を出力線路,スタブにした。
【００３０】
この実施形態の発振器では、発振素子となる負性抵抗を有するダイオードとショットキーダイオードを同一のウエハで作製して実装したから、線路での損失や実装時の損失(ワイヤボンドの損失等)を小さくできる。したがって、位相雑音が悪くなる等の性能の低下を防ぐことができる。
【００３１】
また、一実施形態の発振器は、上記負性抵抗ダイオードがガンダイオードである。
【００３２】
この実施形態では、上記負性抵抗ダイオードがガンダイオードであるから、位相雑音の小さい発振素子を得ることができ、発振器の性能が向上する。
【００３３】
【発明の実施の形態】
以下、この発明を図面に基づいて説明する。
【００３４】
〔第１の実施の形態〕
図１を参照して、この発明の半導体装置の第１実施形態としてのガンダイオード・ショットキーダイオード集積回路の構造を説明し、その後、図２を参照して、第１実施形態の集積回路の製造方法を説明する。
【００３５】
図１に示すように、この第１実施形態の集積回路は、ガンダイオードＧＤが領域Ａに形成され、ショットキーダイオードＳＤが領域Ｂに形成され、伝送線路ＣＰが領域Ｃに形成されている。
【００３６】
すなわち、領域Ａに形成されるガンダイオードＧＤは、ＡｕＧｅ/Ｎｉ/Ａｕからなるカソードオーミック電極１０８とアノードオーミック電極１０７を有し、ｎ−ＧａＡｓからなる活性層１０３を有している。一方、領域Ｂに形成されるショットキーダイオードＳＤは、ＡｕＧｅ/Ｎｉ/Ａｕからなるオーミック電極１０９と、活性層１０３と、Ｔｉ/Ａｕからなる導電性膜１１２を有している。なお、上記ＡｕＧｅ/Ｎｉ/Ａｕは、ＡｕＧｅ膜上にＮｉ膜,Ａｕ膜を順次積層した積層膜であり、上記Ｔｉ/Ａｕは、Ｔｉ膜上にＡｕ膜を積層した積層膜である。
【００３７】
図１に示すように、ガンダイオードＧＤおよびショットキーダイオードＳＤの周囲はエッチングされ、素子間の分離領域ＳＡが形成されている。
【００３８】
また、Ｃ領域には、伝送線路ＣＰが形成されている。この伝送線路ＣＰは、導電性膜１１２とＡｕ膜１１３からなる。この伝送線路ＣＰ上には、シリコン窒化膜(図示せず)が形成されている。
【００３９】
この実施形態のガンダイオード・ショットキーダイオード集積回路は、負性抵抗を有するダイオード特性を持つエピタキシャル構造からなるガンダイオードＧＤの活性層１０３上にショットキー電極が形成されている。したがって、従来のようなイオン注入技術やＩＭＰＡＴＴダイオードのコンタクト層を利用することなく、高温(６００℃)な熱処理(アニール)が不必要なプロセスで、ガンダイオードＧＤとショットキーダイオードＳＤとを同一基板上に集積できる。したがって、エピタキシャル構造の劣化,コンタクト抵抗の劣化といった問題も解消でき、損失低減と小型化を実現できる。
【００４０】
また、この実施形態は、上記負性抵抗を有するガンダイオードＧＤと上記ショットキーダイオードＳＤとが、伝送線路ＣＰによって接続されて、同一のＧａＡｓ基板１０１上に集積されている。すなわち、発振素子となる負性抵抗ダイオード(ガンダイオードＧＤ)とショットキーダイオードＳＤとを同一基板上に作製して線路寸法を短縮できるから、損失低減に非常に有効である。また、上記負性抵抗ダイオードがガンダイオードであるので、位相雑音の小さい発振素子とショットキーダイオードを同一基板上に集積できることとなる。
【００４１】
次に、この第１実施形態のガンダイオード・ショットキーダイオード集積回路の製造工程を、図２(Ａ)〜図２(Ｄ)を順に参照して説明し、同時に、詳細な構造を説明する。
【００４２】
まず、図２(Ａ)に示すように、ＭＢＥ(分子線エピタキシャル成長)あるいはＭＯＣＶＤ法(有機金属気相成長)等によって、半絶縁性ＧａＡｓ基板１０１上に、アノードオーミック電極形成用高濃度層となるｎ+−ＧａＡｓ層１０２をＳｉドーピング濃度５×１０18ｃｍ-3で、厚さ８００ｎｍにエピタキシャル成長させる。次に、活性層となるｎ−ＧａＡｓ層１０３を、Ｓｉドーピング濃度２×１０16ｃｍ-3で、厚さ２０００ｎｍに、エピタキシャル成長させる。次に、ワイドバンドギャップ層からなるカソード層ｎ−ＡｌXＧａ1-XＡｓ(Ｘ＝０.３５)層１０４を、Ｓｉドーピング濃度５×１０17ｃｍ-3で、厚さ５０ｎｍに、エピタキシャル成長させる。さらに、ｎ−ＡｌXＧａ1-XＡｓ層(Ｘ＝０.３５→０)１０５を、Ｓｉドーピング濃度５×１０17ｃｍ-3で、厚さ２０ｎｍに、エピタキシャル成長させる。次に、カソードオーミック電極形成用高濃度層１０６となるｎ+−ＧａＡｓ層１０６を、Ｓｉドーピング濃度５×１０18ｃｍ-3で厚さ５００ｎｍに、エピタキシャル成長させる。
【００４３】
次に、ガンダイオードＧＤのカソードとなる領域をＳｉＮ膜またはＳｉＯ膜等でマスクし、図２(Ｂ)に示すように、ｎ+−ＧａＡｓ層１０６,ｎ−ＡｌXＧａ1-XＡｓ層１０５,ｎ−ＡｌXＧａ1-XＡｓ層１０４をエッチング除去して、活性層１０３を露出させる。
【００４４】
このエッチングでは、ＧａＡｓとＡｌＧａＡｓの選択性のないエッチング法を用いて、時間エッチングを行なってもよいが、その場合、活性層１０３の厚みが制御できず、更に、その厚みがウエハ面内でもばらつく。この活性層１０３の厚みのバラツキは、その後、形成されるショットキーダイオードの特性のバラツキとなる。
【００４５】
そこで、選択性のあるエッチング法を用いることで、この厚みバラツキを防止できる。具体的には、ｎ+−ＧａＡｓ層１０６をエッチング除去した後、ｎ−ＡｌXＧａ1-XＡｓ層１０５，ｎ−ＡｌXＧａ1-XＡｓ層１０４をフッ酸によってエッチング除去する。フッ酸は、ＧａＡｓに対するＡｌＧａＡｓのエッチング選択比が１００以上であるので、活性層１０３の厚みをウエハ面内でエピタキシャル成長時の厚みに制御できる。さらに、ＧａＡｓに比べて、電子親和力が小さいｎ−ＡｌXＧａ1-XＡｓ層１０５またはｎ−ＡｌXＧａ1-XＡｓ層１０４でエッチングを止めることもできる。この場合、ショットキー障壁の大きいショットキーダイオードを形成できる。
【００４６】
なお、時間エッチングによって、ｎ−ＡｌXＧａ1-XＡｓ層１０５または、ｎ−ＡｌXＧａ1-XＡｓ層１０４まで、エッチングを行うこともできるが、クエン酸,硫酸などの酸と過酸化水素水を含むエッチング液を用いることで、ＡｌＧａＡｓに対して、ＧａＡｓ１０６を高い選択比でエッチングできる。
【００４７】
次に、ガンダイオードＧＤのカソードとなる領域に形成したＳｉＮ膜またはＳｉＯ膜マスクを除去せず残したまた、ショットキーダイオードＳＤのショットキー領域をフォトレジストパターン等でマスクし、活性層１０３をエッチング除去し、図２(Ｃ)に示すように、アノードオーミック電極形成用高濃度層１０２を露出させる。
このように、ショットキー領域のエッチング時に、ガンダイオードのカソード領域マスクを新たに形成せず、ＳｉＮ膜またはＳｉＯ膜マスクを再利用することにより、ガンダイオードの活性層１０３の側壁に不規則な段差がなく滑らかなエッチング形状を得ることができる。活性層１０３の側壁に不規則な段差があると、ガンダイオードの発振に不要な周波数成分が発生し、ひいては、発振パワーの低下や発振効率の低下となる。
【００４８】
なお、このとき、この実施形態では採用していないが、活性層１０３とアノードオーミック電極形成用高濃度層１０２の間に、例えば、厚さ２０ｎｍのＩｎＧａＰ層をエッチングストッパー層として挿入すれば、活性層１０３を選択的にエッチング除去できる。
【００４９】
次に、図２(Ｃ)に示すように、ガンダイオードＧＤのアノードオーミック電極１０７を形成する領域と、カソードオーミック電極１０８を形成する領域と、ショットキーダイオードＳＤのオーミック電極１０９を形成する領域とに、ＡｕＧｅ(１００ｎｍ)/Ｎｉ(１５ｎｍ)/Ａｕ(１００ｎｍ)を、蒸着法等によって形成し、３９０℃の熱処理によるオーミック電極の合金化処理を行なう。これにより、上記アノードオーミック電極１０７,カソードオーミック電極１０８,オーミック電極１０９が形成される。なお、上記ＡｕＧｅ(１００ｎｍ)/Ｎｉ(１５ｎｍ)/Ａｕ(１００ｎｍ)は、層厚１００ｎｍのＡｕＧｅ層上に、１５ｎｍのＮｉ層,１００ｎｍのＡｕ層を順次した積層膜である。
【００５０】
次に、領域ＡのガンダイオードＧＤと領域ＢのショットキーダイオードＳＤを素子分離するようにレジストパターニングを行って、レジストマスクを形成し、ｎ+−ＧａＡｓ層１０２をエッチングし、図２(Ｄ)に示すように、メサ分離する。このとき、メサ分離の替わりに、イオン注入による分離を行なうと、段差がメサ分離に比べ低くなり、その後のレジスト塗布パターニングが容易となる。
【００５１】
その後、保護膜となるシリコン酸化膜またはシリコン窒化膜を２００ｎｍ堆積する(図示せず)。次に、各デバイスの段差部ＳＴにおいて、レジストパターニングによって、レジスト１１０を、Ａｕ膜１１３を含む伝送線路ＣＰが通る場所に残す。その後、そのレジスト１１０が軟化する温度で熱処理を行ない、リフローさせることで、図２(Ｄ)に示すレジスト１１０を形成する。このレジスト１１０は、次に作製する伝送線路１１３が段差部ＳＴで断線することを防ぐためのものである。
【００５２】
次に、保護膜(図示せず)を、ガンダイオードＧＤのアノードオーミック電極１０７,カソードオーミック電極１０８,ショットキーダイオードＳＤのオーミック電極１０９上および活性層１０３上のショットキー電極形成領域１１１から、エッチング除去する。
【００５３】
次に、コンタクトホールを形成し、蒸着法等によって全面に、Ｔｉ(１００ｎｍ)/Ａｕ(１００ｎｍ)よりなる導電性膜１１２を堆積する。
【００５４】
この導電性膜１１２は、この後、伝送線路ＣＰをなすＡｕ膜１１３をメッキによって、形成するための給電メタルの役割を果すだけでなく、ショットキーダイオードＳＤのショットキー電極の役割も果す。
【００５５】
なお、この実施形態では、ショットキー電極と伝送線路ＣＰをなすＡｕ膜１１３をメッキによって形成するための給電メタルとを、導電性膜１１２として同時に形成しているが、ショットキー電極をショットキーダイオードＳＤのオーミック電極１０９を形成した後に形成することもできる。また、ショットキー電極材料としては、Ｗ(タングステン)やＭｏ(モリブデン)などの高融点金属，高融点窒化物，高融点珪化物やＡｌ(アルミニウム)などを用いることもできるが、安定なショットキー障壁を形成できる材料を選ぶことがよい。
【００５６】
次に、膜厚１５μｍよりなるレジストを塗布し、伝送線路１１３となる領域のパターニングを行った後に、厚さ９μｍのＡｕメッキを行う。
【００５７】
その後、レジスト除去し、不要な導電性膜１１２をエッチング除去し、リフローされたレジスト１１０を除去して、図１に示すように、伝送線路ＣＰができあがる。
このように作製されたショットキーダイオードＳＤは、ガンダイオードの活性層が厚く、低濃度なため、単位面積あたりの容量が小さく作製が容易で、容量変化の大きいバラクターを得ることが容易である。
これは、図５のＩＭＰＡＴＴダイオード構造も本実施形態のガンダイオード構造もミリ波帯で発振する構造となっているが、ガンダイオードに比べ、ＩＭＰＡＴＴダイオードの活性層は、厚みが薄く、ｐ型ｎ型の層を用いる必要がある。これは、全く異なる動作原理だからである。このことは、図５のＩＭＰＡＴＴダイオードのｎ−ＧａＡｓ層８０３上にショットキー電極を形成し、ダイオードを作製した場合に、単位面積あたりの低容量のバラクターダイオードを得ることが困難であるということである。具体的には、図５では、１.５×１０−７(Ｆ/ｃｍ２)、本実施形態では、５×１０−８(Ｆ/ｃｍ２)と単位面積あたりの容量が大きい。このことは、低容量のバラクターを得るには、デバイス面積を小さくする必要があるということであるが、作製が困難になる。また、ｎ−ＧａＡｓ層８０３の膜厚は、０.２５μｍと薄いため、耐圧も低く、空乏層も伸びないため、容量変化も小さくなるからである。
【００５８】
なお、この実施形態では、伝送線路ＣＰを、コプレーナ線路としたが、マイクロストリップ線路としてもよい。また、Ａｕメッキを用いて伝送線路ＣＰを形成したが、Ｃｕメッキを用いてコスト低減を図ることもできる。
【００５９】
また、この実施形態では、伝送線路としてコプレーナ線路を採用したが、特に、ミリ波帯においては、ＮＲＤ(ノン・ラジエイティブ・ダイエレクトリック)ガイドを採用することで、コプレーナ線路やマイクロストリップ線路に比べて、低損失の伝送線路となり、性能低下を防止できる。
【００６０】
また、この第１実施形態の製造工程においては、伝送線路ＣＰが断線しないように、各デバイスの段差部ＳＴにレジスト１１０を形成してリフローしたが、レジスト１１０のリフローに代えて、図４に示すように、ポリイミド,ベンゾシクロブテン,スピンオングラス等の平坦化膜１１４を塗布,形成してもよい。
【００６１】
この場合、各電極１０７,１０８,１１１,１０９上に、コンタクトホールマスクを形成した後に、平坦化膜１１４をドライエッチングによって加工し、コンタクトホールを形成する。その後、各電極１０７,１０８,１１１,１０９から導電性膜１１２とＡｕ膜１１３からなる伝送線路ＣＰを引出し、平坦化膜１１４上に伝送線路ＣＰを形成することもできる。また、この場合、コンタクトホールマスクを平坦化膜１１４上に形成するので、１μｍ以下のフォトリソグラフィが容易となり、微細なコンタクトホールを形成できる。したがって、各デバイスサイズを微細化できる。
【００６２】
また、上記第１実施形態では、カソード構造として、ＡｌＧａＡｓを用いたヘテロ構造を用いたが、ＩｎＧａＰを用いてもよい。このＩｎＧａＰは、ＡｌＧａＡｓに比べて、選択エッチングを容易にできる。また、この選択エッチングにおいて、塩酸系のエッチャントを用いると選択比の高いエッチングを行える。
【００６３】
また、上記実施形態では、ＧａＡｓ/ＡｌＧａＡｓ系の半導体を用いたが、その他の負性抵抗を発生する半導体を用いてもよい。例えば、ＩｎＰ/ＩｎＧａＡｓ系半導体を用いると、ＧａＡｓ/ＡｌＧａＡｓ系に比ベて、高周波でのガンダイオードの効率等の特性が向上する。
【００６４】
〔第２の実施の形態〕
次に、図３を参照して、この発明の第２実施形態としてのボルテージコントロールオシレータであるミリ波帯発振器を説明する。この第２実施形態は、上記第１実施形態で説明したようにして、同一基板上に作製されたガンダイオードＧＤとショットキーダイオードＳＤとを備えている。
【００６５】
この第２実施形態は、図１の領域Ａに形成されたガンダイオードＧＤを、発振素子６０１としており、図１の領域Ｂに形成されたショットキーダイオードＳＤをバラクターダイオードとして用いて、可変容量６０２としている。また、図１の領域Ｃに形成した伝送線路ＣＰを、インピーダンスＺ0が５０Ωの出力線路６０３としている。そして、可変容量６０２とλ/４長オープンスタブ６０４を接続し、共振器を構成している。
【００６６】
ミリ波帯(３０ＧＨｚ〜９０ＧＨｚ)では、ガンダイオードＧＤとショットキーダイオードＳＤを異なるウエハで作製し、実装して、ＶＣＯ(ボルテージコントロールオシレータ)を構成すると、線路でのロスや実装時のロス(ワイヤボンドのロス等)が大きくなり、Ｑ値が低くなって位相雑音が悪くなる等の性能の低下につながる。
【００６７】
したがって、この第２実施形態の発振器では、発振素子であるガンダイオードＧＤとショットキーダイオードＳＤとを、同一基板上に作製し、線路間距離を短縮することによって、ロス低減と小型化を達成した。
【００６８】
ここで、ショットキーダイオードＳＤで構成したバラクターダイオードの容量は、上記ショットキーダイオードＳＤのデバイス面積によっても変更できる。例えば、第１実施形態で用いた活性層１０３を用いると、デバイス面積が１００μｍ2であり、バイアスがかかっていない状態で、容量が約５０(ｆＦ)である。このショットキーダイオードＳＤにバイアスをかけて、空乏層を延ばすことによって、容量をさらに小さくできる。したがって、デバイス面積を大きくすると、容量も面積に比例して大きくなることから、設計時にデバイス面積を考慮することによって、ショットキーダイオードＳＤからなる可変容量６０２の可変範囲を、柔軟に変更できる。
【００６９】
さらにまた、上記活性層１０３の濃度を変えることによっても、可変容量６０２の容量を調整することもできる。この時、活性層１０３の濃度をカソード界面からアノード界面に向けて勾配をもたせて高くした構造とすることにより、ガンダイオードの特性をそこなわず、容量変化の大きいショットキーを得ることができる。この場合は、ガンダイオードＧＤの特性を低下させない範囲での調整となる。ちなみに、負性抵抗を有するダイオードの活性層は、ミリ波帯では約２０００ｎｍであり、高周波化したバイポーラトランジスタのコレクタ層(５００ｎｍ)に比べて、膜厚が厚いから、空乏層の広がりが大きい。これにより、ショットキーダイオードをバラクタダイオードとして用いた場合に、可変容量を大きくできる。
【００７０】
〔第３の実施の形態〕
次に、図６を参照して、この発明の第３実施形態を説明する。図６(Ａ)に、発振回路９１０を備えたミリ波送信機の構成を示し、図６(Ｂ)に、発振回路９２０を備えたミリ波受信機の構成を示す。
【００７１】
このミリ波送信機(およびミリ波受信機)は、第２実施形態の ボルテージコントロールオシレータからなる発振器９０１にミキサー９０２が接続され、このミキサー９０２にフィルター９０３が接続され、アンテナ９０５とフィルタ９０３との間に、パワーアンプ９０４(ローノイズアンプ９０６)が接続されている。
【００７２】
このミキサー９０２は、第１実施形態において、図１の領域Ｂに形成されたショットキーダイオードＳＤからなり、上記フィルター９０３は、第１実施形態において、図１の領域Ｃに形成された伝送線路ＣＰからなる。
【００７３】
ここで、上記ショットキーダイオードＳＤを形成する際に、エッチングをコントロールして、活性層１０３の厚みを薄くすることで、さらに高周波特性を向上させることが可能となり、ミキサー９０２としての性能も高くなる。
【００７４】
なお、図６(Ａ)に示す送信機のパワーアンプ９０４,図６(Ｂ)に示す受信機のローノイズアンプ９０６としては、別途トランジスタを実装する必要があるが、発振器９０１からのローカル信号が十分に大きければ、パワーアンプ９０４,ローノイズアンプ９０６は必要なくなる。これは、ミリ波帯の送信機と受信機をモノリシック化できるということである。
【００７５】
なお、ミリ波帯では、発振器９０１とミキサー９０２との間の線路の損失が大きい場合に、ミキサー９０２を大信号動作させることができなくなるという問題が発生する。したがって、同様に、発振素子であるガンダイオードＧＤとミキサー９０２を構成するショットキーダイオードＳＤとを同一基板上に作製することで、上記線路寸法を短縮することは損失の低減に非常に有効である。
【００７６】
【発明の効果】
以上より明らかなように、この発明の半導体装置は、負性抵抗を有するダイオード特性を持つエピタキシャル構造の活性層上にショットキー電極が具備された。このため、イオン注入技術やＩＭＰＡＴＴダイオードのコンタクト層を利用することなく、高温(６００℃)な熱処理(アニール)が不必要なプロセスで、負性抵抗を有するダイオードとショットキーダイオードを同一基板上に集積できる。したがって、エピタキシャル構造の劣化,コンタクト抵抗の劣化といった問題も解消でき、損失低減と小型化を実現できる。
【００７７】
また、一実施形態の半導体装置は、上記負性抵抗を有するダイオードと上記ショットキーダイオードとが、伝送線路によって接続されて、同一基板上に集積されているから、発振素子となる負性抵抗ダイオード(ガンダイオード)とショットキーダイオードとを同一基板上に作製して線路寸法を短縮できる。したがって、損失低減に非常に有効である。
【００７８】
また、他の実施形態の半導体装置は、上記負性抵抗ダイオードがガンダイオードであることによって、位相雑音の小さい発振素子とショットキーダイオードを同一基板上に集積できる。
【００７９】
また、参考例の半導体装置を製造する方法は、負性抵抗を有するダイオード特性を持つエピタキシャル構造のアノードまたはカソードオーミック電極形成用高濃度層をエッチング除去し活性層を露出させ、この活性層上にショットキー電極を形成する。したがって、この実施形態では、低濃度の活性層(例えばｎ‐ＧａＡｓ層)にショットキー電極を形成できるから、良好なショットキー特性を得ることができる。
【００８０】
また、参考例の半導体装置の製造方法は、カソードオーミック電極形成用高濃度層をエッチング除去して露出させたワイドバンドギャップ層を、選択エッチング除去して活性層を露出させるので、この活性層の厚みをエピタキシャル成長時の厚みで(ウエハ面内で)制御できる。また、ウエハ間での活性層の厚みばらつきも小さくできる。したがって、ショットキーダイオード特性の再現性が得られる。
【００８１】
また、参考例の半導体装置の製造方法は、上記負性抵抗ダイオードがガンダイオードであるから、位相雑音の小さい発振素子となるガンダイオードをショットキーダイオードと同一基板上に集積できる。このガンダイオードは、カソード構造としてヘテロ構造を用いることが多いから、活性層の厚みをウエハ面内で制御することができ、ウエハ間での厚みばらつきも小さくすることができる。このことによって、ショットキーダイオード特性の再現性を容易に得ることができる。
【００８２】
また、他の実施形態の発振器では、発振素子となる負性抵抗を有するダイオードとショットキーダイオードを同一のウエハで作製して実装したから、線路での損失や実装時の損失(ワイヤボンドの損失等)を小さくできる。したがって、位相雑音が悪くなる等の性能の低下を防ぐことができる。
【００８３】
また、一実施形態の発振器は、上記負性抵抗ダイオードがガンダイオードであるから、位相雑音の小さい発振素子を得ることができ、発振器の性能が向上する。
【図面の簡単な説明】
【図１】 この発明の半導体装置の第１実施形態の構造を示す断面図である。
【図２】 図２(Ａ)〜(Ｄ)はこの発明の第１実施形態の半導体装置の製造方法を工程順に説明する断面図である。
【図３】 この発明のミリ波帯発振器としての第２実施形態であるボルテージ・コントロール・オシレータの構成図である。
【図４】 上記第１実施形態の変形例の製造プロセスの一工程を説明する断面図である。
【図５】 図５(Ａ)〜(Ｃ)は、従来の半導体装置の構造および製造方法を説明する断面図である。
【図６】 図６(Ａ)は、上記第１実施形態を備えた送信機の構成図であり、図６(Ｂ)は、上記第１実施形態を備えた受信機の構成図である。
【符号の説明】
１０１…半絶縁性ＧａＡｓ基板、
１０２…オーミック電極形成用高濃度層(ｎ+−ＧａＡｓ)、
１０３…活性層(ｎ−ＧａＡｓ)、
１０４…カソード層(ｎ−ＡｌXＧａ1-XＡｓ)、
１０５…ｎ−ＡｌXＧａ1-XＡｓ、
１０６…カソードオーミック電極形成用高濃度層(ｎ+−ＧａＡｓ)、
１０７…アノードオーミック電極、１０８…カソードオーミック電極、
１０９…ショットキーダイオードのオーミック電極、
１１０…リフローされたレジスト、１１１…ショットキー電極形成領域、
１１２…導電性膜、１１３…Ａｕ膜、１１４…平坦化膜、ＣＰ…伝送線路、
ＧＤ…ガンダイオード、ＳＤ…ショットキーダイオード、
６０１…発振素子、６０２…バラクターダイオード、６０３…出力線路、
６０４…λ/４長オープンスタブ、
８０１…半絶縁性ＧａＡｓ基板、８０２…ｎ+−ＧａＡｓ層、
８０３…ｎ−ＧａＡｓ層、８０４…ｐ−ＧａＡｓ層、
８０５…ｐ+−ＧａＡｓ層、
８０６…ＴｉＷ膜、８０７…Ａｕ膜、８０８…Ｔｉ膜、８０９…Ａｕ膜、
８１０…Ｔｉ膜、８１１…Ａｕ膜、９０１…発振器、９０２…ミキサー、
９０３…フイルター、９０４…パワーアンプ、９０５…アンテナ、
９０６…ローノイズアンプ。
【発明の属する技術分野】
この発明は、異なる化合物半導体素子を集積する半導体装置およびそれを用いたミリ波帯・マイクロ帯発振器に関する。
【０００２】
【従来の技術】
近年、ミリ波帯・マイクロ波帯を用いたシステムの開発が進められている
特に、ミリ波帯(３０ＧＨｚ〜９０ＧＨｚ)においては、ＨＢＴ(ヘテロ接合バイポーラトランジスタ)やＨＥＭＴ(高電子移動度トランジスタ)などのトランジスタを発振素子や増幅器として用い、ショットキーダイオードをバラクターやミキサーに用いることが行われている。さらに、それらの素子を同一基板上に作製し、集積化することが特開平３−６４９２９号公報,特開昭６３−１２９６５６号公報に開示されている。
【０００３】
しかしながら、ミリ波帯において、発振素子にＨＢＴやＨＥＭＴを用いる場合、トランジスタの高周波化に対応するためには、エミッタ幅の微細化(１μｍ以下)やゲート幅の微細化(０.２μｍ以下)等による寄生容量の低減や寄生抵抗の低減が必要となる。
【０００４】
ところが、それら微細化を行なうには、複雑なプロセスを要するので、歩留まりの低下を引き起こしている。さらに、エミッタ幅やゲート幅の微細化を行なうと、電流量が小さくなるから、発振素子として必要な出力パワーを得るのが難しくなるといった問題があった。
【０００５】
これらの問題を解決するために、発振素子として、ＨＢＴやＨＥＭＴを用いる代わりに、負性抵抗を持つダイオードを用いることが考えられる。その一例が、特開平１−１１２８２７号公報に開示されている。図５を参照して、その構造と製造方法を説明する。
【０００６】
図５(Ｃ)に示すように、その構造は、ｐ+−ＧａＡｓ層８０５上に、ＴｉＷ膜８０６/Ａｕ膜８０７からなる電極が設けられ、ｎ+−ＧａＡｓ層８０２上に、Ｔｉ８０８/Ａｕ８０９からなる電極が設けられて、負性抵抗を持つＩＭＰＡＴＴ(impact ionization avalanche transit time)ダイオードが構成されている。また、半絶縁性ＧａＡｓ基板８０１上に、Ｔｉ膜８１０/Ａｕ膜８１１からなるマイクロストリップ・パッチが構成されている。さらに、この一例では、基板８０１上に他の装置を集積できること、ｎ+−ＧａＡｓ層８０２を利用して他の装置を集積できることが開示されている。
【０００７】
この一例の製造方法は、まず、図５(Ａ)に示すように、半絶縁性ＧａＡｓ基板８０１上に、順次、ｎ+−ＧａＡｓ層８０２(濃度１×１０19ｃｍ-3，厚さ１.５μｍ)，ｎ−ＧａＡｓ層８０３(濃度２×１０17ｃｍ-3，厚さ０.２５μｍ)，ｐ−ＧａＡｓ層８０４(濃度２×１０17ｃｍ-3，厚さ０.２５μｍ)，ｐ+−ＧａＡｓ層８０５(濃度１×１０19ｃｍ-3，厚さ０.２μｍ)をエピタキシャル成長する。次に、フォトレジストを塗布し、直径５μｍの円をパターニングし、ＴｉＷ膜８０６(厚さ１００ｎｍ)/Ａｕ膜８０７(４００ｎｍ)からなる電極を形成する。
【０００８】
次に、図５(Ａ)に示すように、湿式エッチングによって、上記電極をエッチングマスクとして、ｐ+−ＧａＡｓ層８０５,ｐ−ＧａＡｓ層８０４,ｎ−ＧａＡｓ層８０３,ｎ+−ＧａＡｓ層８０２をエッチングし、ｎ+−ＧａＡｓ層８０２内で停止する。次に、フォトレジストを塗布し１辺７５μｍの四角をパターニングし、リフトオフ法によって、図５(Ｂ)に示すように、Ｔｉ膜８０８(１００ｎｍ)/Ａｕ膜８０９(４００ｎｍ)からなる電極を形成する。このとき、電極８０８,８０９は、電極８０６,８０７に対してセルフアラインになる。
【０００９】
次に、図５(Ｃ)に示すように、ｎ+−ＧａＡｓ層８０２および基板８０１の一部(約１００ｎｍ)を異方性プラズマエッチングする。これによって、ＩＭＰＡＴＴダイオードが半絶縁基板８０１上のメサとして隔離される。その後、リフトオフ法によって、Ｔｉ膜８１０(１００ｎｍ)/Ａｕ膜８１１(４００ｎｍ)からなるマイクロストリップ・パッチを基板８０１上に形成する。
【００１０】
また、この公報には、以下のような開示もある。マイクロストリップ・パッチ８１０,８１１を形成する直前に、基板８０１の上に他の装置を集積できる。特に、ＩＭＰＡＴＴダイオードおよびマイクロストリップ・パッチに相当する区域から離して、半絶縁基板８０１内にイオン注入することで能動装置領域を形成できる。また、これに代えて、ｎ+−ＧａＡｓ層８０２をエッチングする工程で、別の写真製版マスクを用いて、ＩＭＰＡＴＴダイオードおよびマイクロストリップ・パッチに相当する区域から離して、ｎ+型にドープされたＧａＡｓ８０２の領域を、装置を製造するために保存できる。
【００１１】
このように作製されたＩＭＰＡＴＴダイオードは、ＨＢＴやＨＥＭＴに比べ、微細化しなくてもミリ波帯に対応できるから、製造プロセスが容易になる。また、発振素子としての出力パワーも大きいなどのメリットがある。
【００１２】
【発明が解決しようとしている課題】
しかしながら、上記従来例には、以下の課題がある。
【００１３】
(1) 従来例では、ＩＭＰＡＴＴダイオード以外の能動装置等を半絶縁性基板上に作製する方法としてイオン注入を用いている。しかし、イオン注入された領域を活性化させるためにイオン注入後に、６００℃程度の高温な熱処理(アニール)を行なう必要が生じる。この熱処理は、先に作製されたＩＭＰＡＴＴダイオード部分のコンタクト抵抗の劣化やエピタキシャル構造の劣化(ヘテロ接合の劣化,濃度プロファイルの劣化)を引き起こすという問題が生じる。
【００１４】
(2) ＩＭＰＡＴＴダイオードのコンタクト層であるｎ+−ＧａＡｓ層８０２は、電極８０８,８０９のコンタクト抵抗を低減するために、ｎ+型に高ドープされている。この高濃度のｎ+−ＧａＡｓ層８０２では、ｎ+−ＧａＡｓ層８０２を、ＩＭＰＡＴＴダイオード以外の能動装置作製に利用する際、例えば、ＭＥＳＦＥＴのゲート電極や、ショットキーダイオードのショットキー電極に必要なショットキー特性が得られないという問題がある。
【００１５】
このように、上記従来例では、負性抵抗を有するダイオードとショットキーダイオードとを、同一基板上に形成しても特性のバラツキを少なくすることができず、さらに再現性も得られない。
【００１６】
そこで、この発明の目的は、製造プロセスが容易でコンタクト抵抗の劣化やエピタキシャル構造の劣化のない負性抵抗を有するダイオードと良好なショットキー特性を持つショットキーダイオードを同一基板上に集積することができる半導体装置およびその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するため、この発明の半導体装置は、同一基板上に形成されている第１および第２のダイオードを備え、
上記第１のダイオードは、
順に、第１の高濃度ドーピング半導体で作製された第１の半導体層と、低濃度ドーピング半導体で作製された第２の半導体層と、上記低濃度ドーピング半導体よりもワイドバンドギャップである半導体で作製された第３の半導体層と、第２の高濃度ドーピング半導体で作製された第４の半導体層とが積層された第１の半導体積層部と、
上記第１の半導体層と上記第４の半導体層のそれぞれに形成された電極とを有する負性抵抗ダイオードであり、
上記第２のダイオードは、
順に、上記第１の高濃度ドーピング半導体で作製された第５の半導体層と、上記低濃度ドーピング半導体で作製された第６の半導体層とが積層された第２の半導体積層部と、
上記第５の半導体層と第６の半導体層のそれぞれに形成された電極とを有することを特徴とする。
【００１８】
この発明では、負性抵抗を有するダイオード特性を持つエピタキシャル構造の活性層上にショットキー電極が具備されたから、イオン注入技術やＩＭＰＡＴＴダイオードのコンタクト層を利用することなく、高温(６００℃)な熱処理(アニール)が不必要なプロセスで製造できる。したがって、エピタキシャル構造の劣化,コンタクト抵抗の劣化といった問題も解消でき、損失低減と小型化を実現できる。
【００１９】
また、一実施形態の半導体装置は、上記負性抵抗ダイオードと上記ショットキーダイオードとが、伝送線路によって接続され、同一基板上に集積されている。
【００２０】
この実施形態では、上記負性抵抗を有するダイオードと上記ショットキーダイオードとが、伝送線路によって接続されて、同一基板上に集積されているから、発振素子となる負性抵抗ダイオード(ガンダイオード)とショットキーダイオードとを同一基板上に作製して線路寸法を短縮できる。したがって、損失低減に非常に有効である。
【００２１】
また、他の実施形態の半導体装置は、上記負性抵抗ダイオードがガンダイオードである。
【００２２】
この実施形態では、負性抵抗を有するダイオードがガンダイオードであることによって、位相雑音の小さい発振素子とショットキーダイオードを同一基板上に集積できる。
【００２３】
また、参考例の半導体装置を製造する製造方法は、負性抵抗を有するダイオード特性を持つエピタキシャル構造のアノードまたはカソードオーミック電極形成用高濃度層をエッチング除去して活性層を露出させる工程と、上記活性層上にショットキー電極を形成する工程とを備えた。
【００２４】
この参考例では、負性抵抗を有するダイオード特性を持つエピタキシャル構造のアノードまたはカソードオーミック電極形成用高濃度層をエッチング除去し活性層を露出させ、この活性層上にショットキー電極を形成する。したがって、この参考例では、低濃度の活性層(ｎ−ＧａＡｓ層)にショットキー電極を形成できるから、良好なショットキー特性を得ることができる。
【００２５】
また、他の参考例の半導体装置の製造方法は、少なくとも負性抵抗を有するダイオード特性を持つエピタキシャル構造にヘテロ構造を持ち、アノードオーミック電極とカソードオーミック電極とが具備された少なくとも負性抵抗を有する負性抵抗ダイオードと、少なくとも負性抵抗を有するダイオード特性を持つエピタキシャル構造の活性層上にショットキー電極が具備され、オーミック電極形成用高濃度層にオーミック電極が具備されたショットキーダイオードとが同一基板上に集積されている半導体装置を製造する方法において、カソードオーミック電極形成用高濃度層をエッチング除去し、ワイドバンドギャップ層を露出させる工程と、このワイドバンドギャップ層を選択エッチング除去して活性層を露出させる工程と、上記活性層上にショットキー電極を形成する工程と備えた。
【００２６】
この参考例では、カソードオーミック電極形成用高濃度層をエッチング除去して露出させたワイドバンドギャップ層を、選択エッチング除去して活性層を露出させるので、この活性層の厚みをエピタキシャル成長時の厚みで(ウエハ面内で)制御できる。また、ウエハ間での活性層の厚みばらつきも小さくできる。したがって、ショットキーダイオード特性の再現性が得られる。
【００２７】
また、参考例の半導体装置の製造方法では、上記負性抵抗ダイオードがガンダイオードである。
【００２８】
この参考例では、上記負性抵抗ダイオードがガンダイオードであるから、位相雑音の小さい発振素子となるガンダイオードをショットキーダイオードと同一基板上に集積できる。このガンダイオードは、カソード構造としてヘテロ構造を用いることが多いから、活性層の厚みをウエハ面内で制御することができ、ウエハ間での厚みばらつきも小さくすることができる。このことによって、ショットキーダイオード特性の再現性を容易に得ることができる。
【００２９】
また、他の実施形態の発振器は、少なくとも負性抵抗を有するダイオード特性を持つエピタキシャル構造にアノードオーミック電極とカソードオーミック電極が具備された少なくとも負性抵抗を有する負性抵抗ダイオードと、
上記少なくとも負性抵抗を有するダイオード特性を持つエピタキシャル構造の活性層上にショットキー電極が具備され、オーミック電極形成用高濃度層にオーミック電極が具備されたショットキーダイオードと、
伝送線路とが同一基板上に集積された半導体装置を備え、
上記負性抵抗ダイオードを発振素子とし、上記ショットキーダイオードをバラクターダイオードとし、上記伝送線路を出力線路,スタブにした。
【００３０】
この実施形態の発振器では、発振素子となる負性抵抗を有するダイオードとショットキーダイオードを同一のウエハで作製して実装したから、線路での損失や実装時の損失(ワイヤボンドの損失等)を小さくできる。したがって、位相雑音が悪くなる等の性能の低下を防ぐことができる。
【００３１】
また、一実施形態の発振器は、上記負性抵抗ダイオードがガンダイオードである。
【００３２】
この実施形態では、上記負性抵抗ダイオードがガンダイオードであるから、位相雑音の小さい発振素子を得ることができ、発振器の性能が向上する。
【００３３】
【発明の実施の形態】
以下、この発明を図面に基づいて説明する。
【００３４】
〔第１の実施の形態〕
図１を参照して、この発明の半導体装置の第１実施形態としてのガンダイオード・ショットキーダイオード集積回路の構造を説明し、その後、図２を参照して、第１実施形態の集積回路の製造方法を説明する。
【００３５】
図１に示すように、この第１実施形態の集積回路は、ガンダイオードＧＤが領域Ａに形成され、ショットキーダイオードＳＤが領域Ｂに形成され、伝送線路ＣＰが領域Ｃに形成されている。
【００３６】
すなわち、領域Ａに形成されるガンダイオードＧＤは、ＡｕＧｅ/Ｎｉ/Ａｕからなるカソードオーミック電極１０８とアノードオーミック電極１０７を有し、ｎ−ＧａＡｓからなる活性層１０３を有している。一方、領域Ｂに形成されるショットキーダイオードＳＤは、ＡｕＧｅ/Ｎｉ/Ａｕからなるオーミック電極１０９と、活性層１０３と、Ｔｉ/Ａｕからなる導電性膜１１２を有している。なお、上記ＡｕＧｅ/Ｎｉ/Ａｕは、ＡｕＧｅ膜上にＮｉ膜,Ａｕ膜を順次積層した積層膜であり、上記Ｔｉ/Ａｕは、Ｔｉ膜上にＡｕ膜を積層した積層膜である。
【００３７】
図１に示すように、ガンダイオードＧＤおよびショットキーダイオードＳＤの周囲はエッチングされ、素子間の分離領域ＳＡが形成されている。
【００３８】
また、Ｃ領域には、伝送線路ＣＰが形成されている。この伝送線路ＣＰは、導電性膜１１２とＡｕ膜１１３からなる。この伝送線路ＣＰ上には、シリコン窒化膜(図示せず)が形成されている。
【００３９】
この実施形態のガンダイオード・ショットキーダイオード集積回路は、負性抵抗を有するダイオード特性を持つエピタキシャル構造からなるガンダイオードＧＤの活性層１０３上にショットキー電極が形成されている。したがって、従来のようなイオン注入技術やＩＭＰＡＴＴダイオードのコンタクト層を利用することなく、高温(６００℃)な熱処理(アニール)が不必要なプロセスで、ガンダイオードＧＤとショットキーダイオードＳＤとを同一基板上に集積できる。したがって、エピタキシャル構造の劣化,コンタクト抵抗の劣化といった問題も解消でき、損失低減と小型化を実現できる。
【００４０】
また、この実施形態は、上記負性抵抗を有するガンダイオードＧＤと上記ショットキーダイオードＳＤとが、伝送線路ＣＰによって接続されて、同一のＧａＡｓ基板１０１上に集積されている。すなわち、発振素子となる負性抵抗ダイオード(ガンダイオードＧＤ)とショットキーダイオードＳＤとを同一基板上に作製して線路寸法を短縮できるから、損失低減に非常に有効である。また、上記負性抵抗ダイオードがガンダイオードであるので、位相雑音の小さい発振素子とショットキーダイオードを同一基板上に集積できることとなる。
【００４１】
次に、この第１実施形態のガンダイオード・ショットキーダイオード集積回路の製造工程を、図２(Ａ)〜図２(Ｄ)を順に参照して説明し、同時に、詳細な構造を説明する。
【００４２】
まず、図２(Ａ)に示すように、ＭＢＥ(分子線エピタキシャル成長)あるいはＭＯＣＶＤ法(有機金属気相成長)等によって、半絶縁性ＧａＡｓ基板１０１上に、アノードオーミック電極形成用高濃度層となるｎ+−ＧａＡｓ層１０２をＳｉドーピング濃度５×１０18ｃｍ-3で、厚さ８００ｎｍにエピタキシャル成長させる。次に、活性層となるｎ−ＧａＡｓ層１０３を、Ｓｉドーピング濃度２×１０16ｃｍ-3で、厚さ２０００ｎｍに、エピタキシャル成長させる。次に、ワイドバンドギャップ層からなるカソード層ｎ−ＡｌXＧａ1-XＡｓ(Ｘ＝０.３５)層１０４を、Ｓｉドーピング濃度５×１０17ｃｍ-3で、厚さ５０ｎｍに、エピタキシャル成長させる。さらに、ｎ−ＡｌXＧａ1-XＡｓ層(Ｘ＝０.３５→０)１０５を、Ｓｉドーピング濃度５×１０17ｃｍ-3で、厚さ２０ｎｍに、エピタキシャル成長させる。次に、カソードオーミック電極形成用高濃度層１０６となるｎ+−ＧａＡｓ層１０６を、Ｓｉドーピング濃度５×１０18ｃｍ-3で厚さ５００ｎｍに、エピタキシャル成長させる。
【００４３】
次に、ガンダイオードＧＤのカソードとなる領域をＳｉＮ膜またはＳｉＯ膜等でマスクし、図２(Ｂ)に示すように、ｎ+−ＧａＡｓ層１０６,ｎ−ＡｌXＧａ1-XＡｓ層１０５,ｎ−ＡｌXＧａ1-XＡｓ層１０４をエッチング除去して、活性層１０３を露出させる。
【００４４】
このエッチングでは、ＧａＡｓとＡｌＧａＡｓの選択性のないエッチング法を用いて、時間エッチングを行なってもよいが、その場合、活性層１０３の厚みが制御できず、更に、その厚みがウエハ面内でもばらつく。この活性層１０３の厚みのバラツキは、その後、形成されるショットキーダイオードの特性のバラツキとなる。
【００４５】
そこで、選択性のあるエッチング法を用いることで、この厚みバラツキを防止できる。具体的には、ｎ+−ＧａＡｓ層１０６をエッチング除去した後、ｎ−ＡｌXＧａ1-XＡｓ層１０５，ｎ−ＡｌXＧａ1-XＡｓ層１０４をフッ酸によってエッチング除去する。フッ酸は、ＧａＡｓに対するＡｌＧａＡｓのエッチング選択比が１００以上であるので、活性層１０３の厚みをウエハ面内でエピタキシャル成長時の厚みに制御できる。さらに、ＧａＡｓに比べて、電子親和力が小さいｎ−ＡｌXＧａ1-XＡｓ層１０５またはｎ−ＡｌXＧａ1-XＡｓ層１０４でエッチングを止めることもできる。この場合、ショットキー障壁の大きいショットキーダイオードを形成できる。
【００４６】
なお、時間エッチングによって、ｎ−ＡｌXＧａ1-XＡｓ層１０５または、ｎ−ＡｌXＧａ1-XＡｓ層１０４まで、エッチングを行うこともできるが、クエン酸,硫酸などの酸と過酸化水素水を含むエッチング液を用いることで、ＡｌＧａＡｓに対して、ＧａＡｓ１０６を高い選択比でエッチングできる。
【００４７】
次に、ガンダイオードＧＤのカソードとなる領域に形成したＳｉＮ膜またはＳｉＯ膜マスクを除去せず残したまた、ショットキーダイオードＳＤのショットキー領域をフォトレジストパターン等でマスクし、活性層１０３をエッチング除去し、図２(Ｃ)に示すように、アノードオーミック電極形成用高濃度層１０２を露出させる。
このように、ショットキー領域のエッチング時に、ガンダイオードのカソード領域マスクを新たに形成せず、ＳｉＮ膜またはＳｉＯ膜マスクを再利用することにより、ガンダイオードの活性層１０３の側壁に不規則な段差がなく滑らかなエッチング形状を得ることができる。活性層１０３の側壁に不規則な段差があると、ガンダイオードの発振に不要な周波数成分が発生し、ひいては、発振パワーの低下や発振効率の低下となる。
【００４８】
なお、このとき、この実施形態では採用していないが、活性層１０３とアノードオーミック電極形成用高濃度層１０２の間に、例えば、厚さ２０ｎｍのＩｎＧａＰ層をエッチングストッパー層として挿入すれば、活性層１０３を選択的にエッチング除去できる。
【００４９】
次に、図２(Ｃ)に示すように、ガンダイオードＧＤのアノードオーミック電極１０７を形成する領域と、カソードオーミック電極１０８を形成する領域と、ショットキーダイオードＳＤのオーミック電極１０９を形成する領域とに、ＡｕＧｅ(１００ｎｍ)/Ｎｉ(１５ｎｍ)/Ａｕ(１００ｎｍ)を、蒸着法等によって形成し、３９０℃の熱処理によるオーミック電極の合金化処理を行なう。これにより、上記アノードオーミック電極１０７,カソードオーミック電極１０８,オーミック電極１０９が形成される。なお、上記ＡｕＧｅ(１００ｎｍ)/Ｎｉ(１５ｎｍ)/Ａｕ(１００ｎｍ)は、層厚１００ｎｍのＡｕＧｅ層上に、１５ｎｍのＮｉ層,１００ｎｍのＡｕ層を順次した積層膜である。
【００５０】
次に、領域ＡのガンダイオードＧＤと領域ＢのショットキーダイオードＳＤを素子分離するようにレジストパターニングを行って、レジストマスクを形成し、ｎ+−ＧａＡｓ層１０２をエッチングし、図２(Ｄ)に示すように、メサ分離する。このとき、メサ分離の替わりに、イオン注入による分離を行なうと、段差がメサ分離に比べ低くなり、その後のレジスト塗布パターニングが容易となる。
【００５１】
その後、保護膜となるシリコン酸化膜またはシリコン窒化膜を２００ｎｍ堆積する(図示せず)。次に、各デバイスの段差部ＳＴにおいて、レジストパターニングによって、レジスト１１０を、Ａｕ膜１１３を含む伝送線路ＣＰが通る場所に残す。その後、そのレジスト１１０が軟化する温度で熱処理を行ない、リフローさせることで、図２(Ｄ)に示すレジスト１１０を形成する。このレジスト１１０は、次に作製する伝送線路１１３が段差部ＳＴで断線することを防ぐためのものである。
【００５２】
次に、保護膜(図示せず)を、ガンダイオードＧＤのアノードオーミック電極１０７,カソードオーミック電極１０８,ショットキーダイオードＳＤのオーミック電極１０９上および活性層１０３上のショットキー電極形成領域１１１から、エッチング除去する。
【００５３】
次に、コンタクトホールを形成し、蒸着法等によって全面に、Ｔｉ(１００ｎｍ)/Ａｕ(１００ｎｍ)よりなる導電性膜１１２を堆積する。
【００５４】
この導電性膜１１２は、この後、伝送線路ＣＰをなすＡｕ膜１１３をメッキによって、形成するための給電メタルの役割を果すだけでなく、ショットキーダイオードＳＤのショットキー電極の役割も果す。
【００５５】
なお、この実施形態では、ショットキー電極と伝送線路ＣＰをなすＡｕ膜１１３をメッキによって形成するための給電メタルとを、導電性膜１１２として同時に形成しているが、ショットキー電極をショットキーダイオードＳＤのオーミック電極１０９を形成した後に形成することもできる。また、ショットキー電極材料としては、Ｗ(タングステン)やＭｏ(モリブデン)などの高融点金属，高融点窒化物，高融点珪化物やＡｌ(アルミニウム)などを用いることもできるが、安定なショットキー障壁を形成できる材料を選ぶことがよい。
【００５６】
次に、膜厚１５μｍよりなるレジストを塗布し、伝送線路１１３となる領域のパターニングを行った後に、厚さ９μｍのＡｕメッキを行う。
【００５７】
その後、レジスト除去し、不要な導電性膜１１２をエッチング除去し、リフローされたレジスト１１０を除去して、図１に示すように、伝送線路ＣＰができあがる。
このように作製されたショットキーダイオードＳＤは、ガンダイオードの活性層が厚く、低濃度なため、単位面積あたりの容量が小さく作製が容易で、容量変化の大きいバラクターを得ることが容易である。
これは、図５のＩＭＰＡＴＴダイオード構造も本実施形態のガンダイオード構造もミリ波帯で発振する構造となっているが、ガンダイオードに比べ、ＩＭＰＡＴＴダイオードの活性層は、厚みが薄く、ｐ型ｎ型の層を用いる必要がある。これは、全く異なる動作原理だからである。このことは、図５のＩＭＰＡＴＴダイオードのｎ−ＧａＡｓ層８０３上にショットキー電極を形成し、ダイオードを作製した場合に、単位面積あたりの低容量のバラクターダイオードを得ることが困難であるということである。具体的には、図５では、１.５×１０−７(Ｆ/ｃｍ２)、本実施形態では、５×１０−８(Ｆ/ｃｍ２)と単位面積あたりの容量が大きい。このことは、低容量のバラクターを得るには、デバイス面積を小さくする必要があるということであるが、作製が困難になる。また、ｎ−ＧａＡｓ層８０３の膜厚は、０.２５μｍと薄いため、耐圧も低く、空乏層も伸びないため、容量変化も小さくなるからである。
【００５８】
なお、この実施形態では、伝送線路ＣＰを、コプレーナ線路としたが、マイクロストリップ線路としてもよい。また、Ａｕメッキを用いて伝送線路ＣＰを形成したが、Ｃｕメッキを用いてコスト低減を図ることもできる。
【００５９】
また、この実施形態では、伝送線路としてコプレーナ線路を採用したが、特に、ミリ波帯においては、ＮＲＤ(ノン・ラジエイティブ・ダイエレクトリック)ガイドを採用することで、コプレーナ線路やマイクロストリップ線路に比べて、低損失の伝送線路となり、性能低下を防止できる。
【００６０】
また、この第１実施形態の製造工程においては、伝送線路ＣＰが断線しないように、各デバイスの段差部ＳＴにレジスト１１０を形成してリフローしたが、レジスト１１０のリフローに代えて、図４に示すように、ポリイミド,ベンゾシクロブテン,スピンオングラス等の平坦化膜１１４を塗布,形成してもよい。
【００６１】
この場合、各電極１０７,１０８,１１１,１０９上に、コンタクトホールマスクを形成した後に、平坦化膜１１４をドライエッチングによって加工し、コンタクトホールを形成する。その後、各電極１０７,１０８,１１１,１０９から導電性膜１１２とＡｕ膜１１３からなる伝送線路ＣＰを引出し、平坦化膜１１４上に伝送線路ＣＰを形成することもできる。また、この場合、コンタクトホールマスクを平坦化膜１１４上に形成するので、１μｍ以下のフォトリソグラフィが容易となり、微細なコンタクトホールを形成できる。したがって、各デバイスサイズを微細化できる。
【００６２】
また、上記第１実施形態では、カソード構造として、ＡｌＧａＡｓを用いたヘテロ構造を用いたが、ＩｎＧａＰを用いてもよい。このＩｎＧａＰは、ＡｌＧａＡｓに比べて、選択エッチングを容易にできる。また、この選択エッチングにおいて、塩酸系のエッチャントを用いると選択比の高いエッチングを行える。
【００６３】
また、上記実施形態では、ＧａＡｓ/ＡｌＧａＡｓ系の半導体を用いたが、その他の負性抵抗を発生する半導体を用いてもよい。例えば、ＩｎＰ/ＩｎＧａＡｓ系半導体を用いると、ＧａＡｓ/ＡｌＧａＡｓ系に比ベて、高周波でのガンダイオードの効率等の特性が向上する。
【００６４】
〔第２の実施の形態〕
次に、図３を参照して、この発明の第２実施形態としてのボルテージコントロールオシレータであるミリ波帯発振器を説明する。この第２実施形態は、上記第１実施形態で説明したようにして、同一基板上に作製されたガンダイオードＧＤとショットキーダイオードＳＤとを備えている。
【００６５】
この第２実施形態は、図１の領域Ａに形成されたガンダイオードＧＤを、発振素子６０１としており、図１の領域Ｂに形成されたショットキーダイオードＳＤをバラクターダイオードとして用いて、可変容量６０２としている。また、図１の領域Ｃに形成した伝送線路ＣＰを、インピーダンスＺ0が５０Ωの出力線路６０３としている。そして、可変容量６０２とλ/４長オープンスタブ６０４を接続し、共振器を構成している。
【００６６】
ミリ波帯(３０ＧＨｚ〜９０ＧＨｚ)では、ガンダイオードＧＤとショットキーダイオードＳＤを異なるウエハで作製し、実装して、ＶＣＯ(ボルテージコントロールオシレータ)を構成すると、線路でのロスや実装時のロス(ワイヤボンドのロス等)が大きくなり、Ｑ値が低くなって位相雑音が悪くなる等の性能の低下につながる。
【００６７】
したがって、この第２実施形態の発振器では、発振素子であるガンダイオードＧＤとショットキーダイオードＳＤとを、同一基板上に作製し、線路間距離を短縮することによって、ロス低減と小型化を達成した。
【００６８】
ここで、ショットキーダイオードＳＤで構成したバラクターダイオードの容量は、上記ショットキーダイオードＳＤのデバイス面積によっても変更できる。例えば、第１実施形態で用いた活性層１０３を用いると、デバイス面積が１００μｍ2であり、バイアスがかかっていない状態で、容量が約５０(ｆＦ)である。このショットキーダイオードＳＤにバイアスをかけて、空乏層を延ばすことによって、容量をさらに小さくできる。したがって、デバイス面積を大きくすると、容量も面積に比例して大きくなることから、設計時にデバイス面積を考慮することによって、ショットキーダイオードＳＤからなる可変容量６０２の可変範囲を、柔軟に変更できる。
【００６９】
さらにまた、上記活性層１０３の濃度を変えることによっても、可変容量６０２の容量を調整することもできる。この時、活性層１０３の濃度をカソード界面からアノード界面に向けて勾配をもたせて高くした構造とすることにより、ガンダイオードの特性をそこなわず、容量変化の大きいショットキーを得ることができる。この場合は、ガンダイオードＧＤの特性を低下させない範囲での調整となる。ちなみに、負性抵抗を有するダイオードの活性層は、ミリ波帯では約２０００ｎｍであり、高周波化したバイポーラトランジスタのコレクタ層(５００ｎｍ)に比べて、膜厚が厚いから、空乏層の広がりが大きい。これにより、ショットキーダイオードをバラクタダイオードとして用いた場合に、可変容量を大きくできる。
【００７０】
〔第３の実施の形態〕
次に、図６を参照して、この発明の第３実施形態を説明する。図６(Ａ)に、発振回路９１０を備えたミリ波送信機の構成を示し、図６(Ｂ)に、発振回路９２０を備えたミリ波受信機の構成を示す。
【００７１】
このミリ波送信機(およびミリ波受信機)は、第２実施形態の ボルテージコントロールオシレータからなる発振器９０１にミキサー９０２が接続され、このミキサー９０２にフィルター９０３が接続され、アンテナ９０５とフィルタ９０３との間に、パワーアンプ９０４(ローノイズアンプ９０６)が接続されている。
【００７２】
このミキサー９０２は、第１実施形態において、図１の領域Ｂに形成されたショットキーダイオードＳＤからなり、上記フィルター９０３は、第１実施形態において、図１の領域Ｃに形成された伝送線路ＣＰからなる。
【００７３】
ここで、上記ショットキーダイオードＳＤを形成する際に、エッチングをコントロールして、活性層１０３の厚みを薄くすることで、さらに高周波特性を向上させることが可能となり、ミキサー９０２としての性能も高くなる。
【００７４】
なお、図６(Ａ)に示す送信機のパワーアンプ９０４,図６(Ｂ)に示す受信機のローノイズアンプ９０６としては、別途トランジスタを実装する必要があるが、発振器９０１からのローカル信号が十分に大きければ、パワーアンプ９０４,ローノイズアンプ９０６は必要なくなる。これは、ミリ波帯の送信機と受信機をモノリシック化できるということである。
【００７５】
なお、ミリ波帯では、発振器９０１とミキサー９０２との間の線路の損失が大きい場合に、ミキサー９０２を大信号動作させることができなくなるという問題が発生する。したがって、同様に、発振素子であるガンダイオードＧＤとミキサー９０２を構成するショットキーダイオードＳＤとを同一基板上に作製することで、上記線路寸法を短縮することは損失の低減に非常に有効である。
【００７６】
【発明の効果】
以上より明らかなように、この発明の半導体装置は、負性抵抗を有するダイオード特性を持つエピタキシャル構造の活性層上にショットキー電極が具備された。このため、イオン注入技術やＩＭＰＡＴＴダイオードのコンタクト層を利用することなく、高温(６００℃)な熱処理(アニール)が不必要なプロセスで、負性抵抗を有するダイオードとショットキーダイオードを同一基板上に集積できる。したがって、エピタキシャル構造の劣化,コンタクト抵抗の劣化といった問題も解消でき、損失低減と小型化を実現できる。
【００７７】
また、一実施形態の半導体装置は、上記負性抵抗を有するダイオードと上記ショットキーダイオードとが、伝送線路によって接続されて、同一基板上に集積されているから、発振素子となる負性抵抗ダイオード(ガンダイオード)とショットキーダイオードとを同一基板上に作製して線路寸法を短縮できる。したがって、損失低減に非常に有効である。
【００７８】
また、他の実施形態の半導体装置は、上記負性抵抗ダイオードがガンダイオードであることによって、位相雑音の小さい発振素子とショットキーダイオードを同一基板上に集積できる。
【００７９】
また、参考例の半導体装置を製造する方法は、負性抵抗を有するダイオード特性を持つエピタキシャル構造のアノードまたはカソードオーミック電極形成用高濃度層をエッチング除去し活性層を露出させ、この活性層上にショットキー電極を形成する。したがって、この実施形態では、低濃度の活性層(例えばｎ‐ＧａＡｓ層)にショットキー電極を形成できるから、良好なショットキー特性を得ることができる。
【００８０】
また、参考例の半導体装置の製造方法は、カソードオーミック電極形成用高濃度層をエッチング除去して露出させたワイドバンドギャップ層を、選択エッチング除去して活性層を露出させるので、この活性層の厚みをエピタキシャル成長時の厚みで(ウエハ面内で)制御できる。また、ウエハ間での活性層の厚みばらつきも小さくできる。したがって、ショットキーダイオード特性の再現性が得られる。
【００８１】
また、参考例の半導体装置の製造方法は、上記負性抵抗ダイオードがガンダイオードであるから、位相雑音の小さい発振素子となるガンダイオードをショットキーダイオードと同一基板上に集積できる。このガンダイオードは、カソード構造としてヘテロ構造を用いることが多いから、活性層の厚みをウエハ面内で制御することができ、ウエハ間での厚みばらつきも小さくすることができる。このことによって、ショットキーダイオード特性の再現性を容易に得ることができる。
【００８２】
また、他の実施形態の発振器では、発振素子となる負性抵抗を有するダイオードとショットキーダイオードを同一のウエハで作製して実装したから、線路での損失や実装時の損失(ワイヤボンドの損失等)を小さくできる。したがって、位相雑音が悪くなる等の性能の低下を防ぐことができる。
【００８３】
また、一実施形態の発振器は、上記負性抵抗ダイオードがガンダイオードであるから、位相雑音の小さい発振素子を得ることができ、発振器の性能が向上する。
【図面の簡単な説明】
【図１】 この発明の半導体装置の第１実施形態の構造を示す断面図である。
【図２】 図２(Ａ)〜(Ｄ)はこの発明の第１実施形態の半導体装置の製造方法を工程順に説明する断面図である。
【図３】 この発明のミリ波帯発振器としての第２実施形態であるボルテージ・コントロール・オシレータの構成図である。
【図４】 上記第１実施形態の変形例の製造プロセスの一工程を説明する断面図である。
【図５】 図５(Ａ)〜(Ｃ)は、従来の半導体装置の構造および製造方法を説明する断面図である。
【図６】 図６(Ａ)は、上記第１実施形態を備えた送信機の構成図であり、図６(Ｂ)は、上記第１実施形態を備えた受信機の構成図である。
【符号の説明】
１０１…半絶縁性ＧａＡｓ基板、
１０２…オーミック電極形成用高濃度層(ｎ+−ＧａＡｓ)、
１０３…活性層(ｎ−ＧａＡｓ)、
１０４…カソード層(ｎ−ＡｌXＧａ1-XＡｓ)、
１０５…ｎ−ＡｌXＧａ1-XＡｓ、
１０６…カソードオーミック電極形成用高濃度層(ｎ+−ＧａＡｓ)、
１０７…アノードオーミック電極、１０８…カソードオーミック電極、
１０９…ショットキーダイオードのオーミック電極、
１１０…リフローされたレジスト、１１１…ショットキー電極形成領域、
１１２…導電性膜、１１３…Ａｕ膜、１１４…平坦化膜、ＣＰ…伝送線路、
ＧＤ…ガンダイオード、ＳＤ…ショットキーダイオード、
６０１…発振素子、６０２…バラクターダイオード、６０３…出力線路、
６０４…λ/４長オープンスタブ、
８０１…半絶縁性ＧａＡｓ基板、８０２…ｎ+−ＧａＡｓ層、
８０３…ｎ−ＧａＡｓ層、８０４…ｐ−ＧａＡｓ層、
８０５…ｐ+−ＧａＡｓ層、
８０６…ＴｉＷ膜、８０７…Ａｕ膜、８０８…Ｔｉ膜、８０９…Ａｕ膜、
８１０…Ｔｉ膜、８１１…Ａｕ膜、９０１…発振器、９０２…ミキサー、
９０３…フイルター、９０４…パワーアンプ、９０５…アンテナ、
９０６…ローノイズアンプ。
Claims (4)
- 同一基板上に形成されている第１および第２のダイオードを備え、
上記第１のダイオードは、
順に、第１の高濃度ドーピング半導体で作製された第１の半導体層と、低濃度ドーピング半導体で作製された第２の半導体層と、上記低濃度ドーピング半導体よりもワイドバンドギャップである半導体で作製された第３の半導体層と、第２の高濃度ドーピング半導体で作製された第４の半導体層とが積層された第１の半導体積層部と、
上記第１の半導体層と上記第４の半導体層のそれぞれに形成された電極とを有する負性抵抗ダイオードであり、
上記第２のダイオードは、
順に、上記第１の高濃度ドーピング半導体で作製された第５の半導体層と、上記低濃度ドーピング半導体で作製された第６の半導体層とが積層された第２の半導体積層部と、
上記第５の半導体層と第６の半導体層のそれぞれに形成された電極とを有することを特徴とする半導体装置。 - 同一基板上に形成されている第１および第２のダイオードを備え、
上記第１のダイオードは、
順に、第１の高濃度ドーピング半導体で作製された第１の半導体層と、低濃度ドーピング半導体で作製された第２の半導体層と、上記低濃度ドーピング半導体よりもワイドバンドギャップである半導体で作製された第３の半導体層と、第２の高濃度ドーピング半導体で作製された第４の半導体層とが積層された第１の半導体積層部と、
上記第１の半導体層と上記第４の半導体層のそれぞれに形成された電極とを有する負性抵抗ダイオードであり、
上記第２のダイオードは、
順に、上記第１の高濃度ドーピング半導体で作製された第５の半導体層と、上記低濃度ドーピング半導体で作製された第６の半導体層と、上記低濃度ドーピング半導体よりもワイドバンドギャップである半導体で作製された第７の半導体層とが積層された第２の半導体積層部と、
上記第５の半導体層と第７の半導体層のそれぞれに形成された電極とを有することを特徴とする半導体装置。 - 請求項１または２に記載の半導体装置において、
上記負性抵抗ダイオードである第１のダイオードが、ガンダイオードであることを特徴とする半導体装置。 - 請求項１乃至３のいずれか１つに記載の半導体装置において、
上記負性抵抗ダイオードである第１のダイオードを発振素子とし、
上記第２のダイオードをバラクターダイオードとし、
上記基板上に伝送線路が形成されていることを特徴とする発振器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001180097A JP3962558B2 (ja) | 2000-07-28 | 2001-06-14 | 半導体装置および発振器 |
| US09/915,499 US20020011604A1 (en) | 2000-07-28 | 2001-07-27 | Semiconductor device for milliwave band oscillation, fabricating method therefor and oscillator therewith |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000228805 | 2000-07-28 | ||
| JP2000-228805 | 2000-07-28 | ||
| JP2001180097A JP3962558B2 (ja) | 2000-07-28 | 2001-06-14 | 半導体装置および発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002111098A JP2002111098A (ja) | 2002-04-12 |
| JP3962558B2 true JP3962558B2 (ja) | 2007-08-22 |
Family
ID=26596909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001180097A Expired - Fee Related JP3962558B2 (ja) | 2000-07-28 | 2001-06-14 | 半導体装置および発振器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020011604A1 (ja) |
| JP (1) | JP3962558B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4648642B2 (ja) * | 2004-03-29 | 2011-03-09 | 新日本無線株式会社 | ガンダイオード |
| KR100829117B1 (ko) * | 2006-12-01 | 2008-05-14 | 연세대학교 산학협력단 | Ｃｍｏｓ 구조의 무선통신 시스템 및 그 제조 방법 |
| CN102544113B (zh) * | 2010-12-09 | 2015-07-29 | 中国科学院微电子研究所 | 一种耿氏二极管及其制备方法 |
| TWI512905B (zh) * | 2012-06-13 | 2015-12-11 | Win Semiconductors Corp | 化合物半導體元件晶圓整合結構 |
| CN108364950B (zh) * | 2018-02-11 | 2020-11-10 | 中国工程物理研究院电子工程研究所 | 外延结构及制作GaAs基单管器件和GaAs基片上集成变频电路的方法 |
| CN110350084B (zh) * | 2019-06-06 | 2021-12-21 | 西北工业大学 | 一种基于复合散热阳极的GaN平面耿氏二极管及制备方法 |
-
2001
- 2001-06-14 JP JP2001180097A patent/JP3962558B2/ja not_active Expired - Fee Related
- 2001-07-27 US US09/915,499 patent/US20020011604A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020011604A1 (en) | 2002-01-31 |
| JP2002111098A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705847A (en) | Semiconductor device | |
| US5614743A (en) | Microwave integrated circuit (MIC) having a reactance element formed on a groove | |
| EP2080228B1 (en) | Single voltage supply pseudomorphic high electron mobility transistor (phemt) power device and process for manufacturing the same | |
| US7419862B2 (en) | Method of fabricating pseudomorphic high electron mobility transistor | |
| WO2002031886A1 (en) | Monolithically integrated e/d mode hemt and method for fabricating the same | |
| JP3744381B2 (ja) | 電界効果型トランジスタ | |
| US11990537B2 (en) | Heterojunction bipolar transistor and power amplifier | |
| JP3962558B2 (ja) | 半導体装置および発振器 | |
| US6278144B1 (en) | Field-effect transistor and method for manufacturing the field effect transistor | |
| JP2004241471A (ja) | 化合物半導体装置とその製造方法、半導体装置及び高周波モジュール | |
| JP3923260B2 (ja) | 半導体装置の製造方法および発振器 | |
| JPH0722310A (ja) | 半導体集積回路の製造方法 | |
| JP2008511980A (ja) | 層構造に多段リセスを形成する方法、及び多段リセスゲートを具備した電界効果トランジスタ | |
| JP3658332B2 (ja) | 半導体装置およびその製造方法およびミリ波帯通信装置 | |
| US7364977B2 (en) | Heterojunction bipolar transistor and method of fabricating the same | |
| JP2000299386A (ja) | 半導体回路装置及びその製造方法 | |
| JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP2006186336A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US6232159B1 (en) | Method for fabricating compound semiconductor device | |
| US6100547A (en) | Field effect type semiconductor device and method of fabricating the same | |
| JPWO2003067664A1 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3350426B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH05129345A (ja) | マイクロ波集積回路の製造方法 | |
| JPH0677255A (ja) | 半導体装置の製造方法 | |
| JP2001210722A (ja) | 半導体装置およびその製造方法並びにミリ波帯発振器およびミリ波帯通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |