JP3921343B2 - パワートランジスタセル - Google Patents

パワートランジスタセル Download PDF

Info

Publication number
JP3921343B2
JP3921343B2 JP2000506685A JP2000506685A JP3921343B2 JP 3921343 B2 JP3921343 B2 JP 3921343B2 JP 2000506685 A JP2000506685 A JP 2000506685A JP 2000506685 A JP2000506685 A JP 2000506685A JP 3921343 B2 JP3921343 B2 JP 3921343B2
Authority
JP
Japan
Prior art keywords
contact
air bridge
power transistor
transistor cell
cell according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000506685A
Other languages
English (en)
Other versions
JP2001512909A (ja
Inventor
ツヴィックナーグル ハンス−ペーター
バウライス ペーター
ミュラー ヤン−エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2001512909A publication Critical patent/JP2001512909A/ja
Application granted granted Critical
Publication of JP3921343B2 publication Critical patent/JP3921343B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
本発明は特に、エアーブリッジによって熱的に最適化されている、ヘテロバイポーラートランジスターパワーセルまたはMMICパワーセルに関する。
【0002】
ヘテロバイポーラートランジスタ(HBT)は、マイクロ波領域、例えば移動無線技術分野において多用されている。このHBTやHBT−MMIC(monolithic microwave integrated circuit)の際だった利点は、高い電力増幅と相応に高い効率を生み出す高い電流密度での絶縁耐力である。これらの利点は、半導体(例えばガリウム砒素GaAs)からなる基板材料の劣悪な熱伝導性のために頻繁には利用できない。それ故にセル内に生じる熱の十分な放散に配慮する必要が生じる。これまでには、十分な熱放散の配慮のために種々異なる手段が用いられてきた。例えば、使用される基板を熱源との間隔に相応する厚さまで薄くしたり、金属の充填された基板裏側にエッチングされたウエルをトランジスタ裏側の熱低減手段として用いるなどである。あるいは基板裏側から表側の接続コンタクト面までの貫通孔(ビアホール)を設け、これを金でコーティングして熱放散に利用したりする。複数のトランジスタはフリップチップ形成技法によって組付けられる。また複数のトランジスタを、エミッタ端子面から支持バンプを介して熱低減手段に組付け、コレクタ領域とベース領域を基板裏側に接続することも可能である。電気的な接続に対しては相応の貫通孔(ビアホール)が存在する。それ以外にも、トランジスタの半導体層を良好な熱伝導性の基板までエピタキシャル成長させることも可能である。その他にトランジスタの電流安定性に対する発熱の悪影響は、エミッタまたはベース−バラスト抵抗によって低減することもできる。但しこれはトランジスタの高周波モード特性(パフォーマンス)の負担につながる。
【0003】
トランジスタ領域の電気的な接続を介した熱放散の可能性は、エアーブリッジの適用によって与えられる。この種のエアーブリッジは、導電的でかつ熱伝導性の材料、例えば適切な金属によって形成され、セルの個々のトランジスタコンタクトをブリッジ状に電気的にかつ熱的に相互接続させる。この種のエアーブリッジは、以下の公知文献に記載されている。:
L.L.Liou et al.:“The Effect of Thermal Shunt on the Current Instability of Multiple-Emitter-Finger Heterojunction Bipolar Transistors”,IEEE 1993 Bipolar Circuits and Technology Meeting.pp.253-256,1993;
B.Bayraktaroglu et al.:“Very High-Power-Density CW Operation of GaAs/AlGaAs Microwave Heterojunction Bipolar Transistors”,IEEE Electron Device Letters 14, 493-495(1993);
T.Miura et al.:“High Efficiency AlGaAs/GaAs Power HBTs at a Low Supply Voltage for Digital Cellular Phones”,GaAs IC Symposium 1996 Dig.,pp.91-94,1996;
R.Anholt et al.:“Decoupled Electrical/Thermal Modeling of AlGaAs/GaAs Heterojunction Bipolar Transistors”,IEEE GaAs ICSymposium Dig.1996,pp.167-170,1996.
これらのHBTの場合ではそれぞれエミッタフィンガーがエアーブリッジと相互に接続されている。エアーブリッジ上の個々のHBT下方セルのコレクタ金属端子の接続は、例えば次の公知文献に記載されている。
【0004】
H.-F.Chau et al.:“High-Power, High-Efficiency K-Band AlGaAs/GaAs Heterojunction Bipolar Transistors”, IEEE GaAs IC Symposium 1996 Dig.,pp.95-98,1996.
これらの公知手段の複数の組合わせもまた可能である。
【0005】
本発明の課題は、熱的な最適化に関してさらに改善されたパワートランジスタセルを提供することである。
【0006】
前記課題は請求項1の特徴部分に記載の本発明によるパワートランジスタセルによって解決される。別の有利な構成例は従属請求項に記載されている。
【0007】
本発明によるパワートランジスタセルでは、次のようなエアーブリッジが用いられている。すなわち一列に配列された一連の個別トランジスタの方向にだけ延在しているのではなく、この方向に対して垂直に基板表側の平面内にも実質的に延在しているエアーブリッジが用いられている。そのようなエアーブリッジは、一方では特に厚く、そのため良好な熱伝導性を形成し、他方では付加的な熱的コンタクトを介して比較的広く構成された接続コンタクト面もしくは基板表側に、良好な熱伝導性ないし熱放散性を備えている。前述した公知技術においては、エミッタフィンガー(フィンガー状のエミッタコンタクト)が上下でエアーブリッジと接続されており、その幅はエミッタフィンガーの長さよりも短い。このような通常の20μm〜30μmの短いエミッタフィンガーのもとでは、このような実質的に一次元的に構成されたエアーブリッジの熱伝導性がブリッジに沿った一つの方向でしか作用しない。エアーブリッジの比較的僅かな側方への延在は発生した熱の収容のための相応に小さな容量しか提供しない(小さい熱容量)。チップ表面に対する総合的な熱放散性は、最も外側にある2つのトランジスタセルを介してしか行われない。それとは反対に、本発明によるパワートランジスタセルのもとで存在するエアーブリッジでは可及的に大面積が故に大きな熱容量を有している。エミッタフィンガーの長手方向にも実質的に延在するエアーブリッジは、その他にもチップ表側又はコンタクト面に載置される熱伝導性のコンタクトピラーもしくは支持体を用いてエアーブリッジを支えると同時に熱を基板内へもしくはそれに被着されている金属層に放散させることが可能である。またその他にもこの種の熱伝導性の結合を基板の貫通孔によって裏側へ導くことも可能である(ビアホール)。本発明によるパワートランジスタセルのもとで存在するエアーブリッジは、以下の明細書ではこれまでの公知文献で述べられてきたエアーブリッジと区別するために便宜的に“二次元エアーブリッジ”とも称する。
【0008】
実施例
次に本発明によるパワートランジスタセルを図1〜図3に基づき以下の明細書で詳細に説明する。この場合
図1は、本発明によるエアーブリッジを備えたセルの断面図であり、
図2は、図1に示されている本発明によるセルの平面図であり、
図3は、選択的な実施例の平面図である。
【0009】
図1には複数の個別トランジスタからなるパワーセルの断面が概略的に示されている。熱伝導性で有利には導電性のエアーブリッジ1は、コンタクトとしてエミッタ2上に被着されているエミッタフィンガー5を相互に接続させている。導電性のエアーブリッジの場合には、エミッタフィンガーの別個の電気的な端子は省かれる。ベース領域3上にはそれぞれフィンガー状に形成されたベースフィンガー6としての接続コンタクトが設けられている。コレクタ領域4には相応にコレクタコンタクト7が被着されている。コンタクトの形状に対しては本発明によれば従来のパワートランジスタセルのもとでの慣用の構成に対して何ら制限を加えることはなく、ただエアーブリッジに対して適切な使用面が存在することを考慮するだけでよい。図面後方のコンタクトピラー8も図中に示されている。このコンタクトピラー8を用いてエアーブリッジ1とチップ表面もしくはチップ上側に存在するエミッタ端子面との間の熱的および有利には電気的接続が形成される。コンタクトピラーの載置されている面は有利には可及的に大きくあるべきである。この面は、ベースおよびコレクタ端子面のための面を除いて総体的にフリーチップ面を受け入れる。
【0010】
図2には図1の配置構成が平面図で示されている。ここでは大面積のエアーブリッジ1が図面の上方と下方においては直線的な輪郭で示され、左右においては波断線で(これはエアーブリッジがさらに延在していることを示唆する)示されている。この実施例ではエアーブリッジは、左方および右方に向けて既存の個別トランジスタの数に応じて継続される。覆われた輪郭として波線で示されているのは、エミッタフィンガー5と、ベースフィンガー6と、コレクタコンタクト7と、コンタクトピラー8である。ベースフィンガー6は、ベース端子面12と導電的に接続されている。コレクタコンタクト7は、コレクタ端子面13と導電的に接続されている。図示の構成部材は全てが同じ面内にあるわけではない。
【0011】
エアーブリッジ1は、図示の実施例ではエミッタのコンタクトとして設けられた個別トランジスタのエミッタフィンガー5も、エアーブリッジのピラーのための載置面としてのエミッタ端子面11も使用する。故にこのエアーブリッジは、図1からもわかるようにエミッタフィンガー5に載置される。コンタクトピラー8、8aは、部分的に、半導体材料からなるチップの表側14(図2のコンタクトピラー8a)に載置されてもよいし、部分的に、エミッタ端子面11(図2のコンタクトピラー8)上に載置されてもよい。有利にはエアーブリッジ1おコンタクトピラー8は、導電的であり、エミッタフィンガー5の電気的な接続はエミッタ端子面11に載置されたコンタクトピラー8を介して作用する。共通のコレクタ端子面13は、完全にまたは部分的にエアーブリッジ1によって覆われてもよい。コレクタ端子面13には個別トランジスタからの全コレクタ電流が集められる。エアーブリッジ1は、有利にはベース端子面12を完全にまたは部分的に覆っていてもよい。このベース端子面12を介して個別トランジスタのベース領域が制御される。これらの端子面は基本的には任意に配置構成されていてもよい。
【0012】
有利には、エアーブリッジは可及的に大面積で金属からなるエミッタ端子面かないしはチップ上側に載置される。熱放散と熱結合は、基板の全上側で可能である。本発明によるパワートランジスタセルで著しく改善されている熱分散は、一次元的エアーブリッジを備えた従来のトランジスタセルに比べてトランジスタの熱抵抗を例えば6μmの厚さの二次元的エアーブリッジが存在している場合には約30%低減せしめる。例えば金からなる6μmの厚さの二次元エアーブリッジを用いた8×3×30μm2のエミッタ面を備えた8つのフィンガーHBTの場合の熱抵抗は、従来の一次元エアーブリッジを用いた場合の120K/Wに比べて熱抵抗が80K/Wで済む。
【0013】
図3には、代替的な実施例が示されており、この場合はパワートランジスタセルがエアーブリッジ10を備えており、このエアーブリッジ10はベースフィンガー6と電気的にかつ熱的に相互に結合されている。図中にはエミッタフィンガー5と、ベースフィンガー6と、コレクタコンタクト7が、ブロック毎に所属しているエミッタ端子面11と、共通のベース端子面12と、ブロック毎に設けられるコレクタ端子面13と共にこの種のパワートランジスタセル装置の一例として平面図で示されている。さらにその上に配設されるエアーブリッジ10は、図面の下方と右方の直線縁部において破線で示されている。トランジスタ配置構成は、図面上方に向けて任意に続けられる。ベース端子面12もその下方と右方の直線縁部において破線で示されており、さらに左方及び上方に向けて相応の破断線で任意の継続性が表されている。
【0014】
エアーブリッジ10はベースフィンガ6の上にそしてコンタクトピラー8を用いてベース端子面12上に載置される。一例としてベース端子面12上に異なる寸法のコンタクトピラーが破線で示されている。コンタクトピラー8aは著しく長い側方寸法を有しており、それに対してコンタクトピラー8bは、ベース端子面12の大半を覆っているか又は全てのベース端子面を覆っていてもよい。この実施例の場合コンタクトピラーの少なくとも一部が半導体材料からなるチップ上側に載置されていてもよい。この場合チップ上側に対して垂直方向の厚いエアーブリッジと共に、ベースフィンガー6からベース端子面12又は基板への効果的な熱放散が実施され得る。
【0015】
比較的大面積の二次元的エアーブリッジの形成は、標準リソグラフィにおいて典型的には3μmの厚さで可能である。このエアーブリッジはこれまでのエアーブリッジに比べて著しく大きな厚さ(例えばこれまでの6μmの代わりに20〜30μm)でも通常の方法で製造可能である。それに対して必要とされる2つの二次元エアーブリッジ間の間隔の維持は(エアーブリッジの高さに依存して)何ら制約を与えない。なぜならチップ毎に通常はごく僅かなエアーブリッジのみが存在するだけだからである。厚いラック層での作業と相応の厚さをガルバニック作用のもとで達成することも可能である。それによりエアーブリッジは少なくとも20μmの厚さで製造されてもよい。その場合熱抵抗は新たに典型的には30%ほど低減される。エアーブリッジのブリッジ湾曲部は、有利には最大でもチップ上側から約3μm〜5μmの間隔を有する。
【0016】
本発明によるパワートランジスタセルによれば、複数のパワーセルが一緒に接続される大面積のパワーブロックの熱結合の付加的問題が解決される。この場合パワートランジスタセルにおいては複数の個別トランジスタが一緒に接続されている。複数のパワーセルは相互に共にパワーブロックに接続されていてもよい。大面積のエアーブリッジを用いて可能なことは、エミッタフィンガーが単に個々のパワーセルに結合されるのではなく、そのような複数のパワーセルからなるブロックの全てのエミッタフィンガーが熱的に相互に結合されることである。このエアーブリッジを介したエミッタフィンガーの結合は、基本的にはパワーセルの任意の数を見込むことが可能である。大面積のエアーブリッジを用いることによりパワーセルの電流安定性も十分に改善され、エミッタ抵抗ないしベースバラスト抵抗も低減されるか全く排除され得る。コレクタ電流に対する初期特性マップもこの種のエアーブリッジの適用により高いコレクタ−エミッタ電圧まで安定して維持される。このような効果は従来の一次元的エアーブリッジのもとでは達成不可能であった。
【0017】
熱的な抵抗ないしはトランジスタセル稼働中に生じる結合部温度はHBTセル及び回路の高周波データ及び電力データに著しく影響を及ぼす。例えば20Kの結合部温度の上昇は、約0.4dBの利得(ゲイン)の低減につながる。一次元エアーブリッジの場合には、いわゆる“電流ホッギング”の作用の現れの際に個別トランジスタの大部分(たとえば半分)が不所望な寄生キャパシタンスに影響する。これは直流電流増幅、出力側パワー、効率、高周波ゲインの低減と、パワーセルの過負荷などにつながる。それに対して本発明による実施例のもとでは徹底的な熱結合と改善された熱放散が、熱抵抗の低減に基づいて均質に分散された低い結合部温度と個別トランジスタの均等な負荷に作用する。それ故にマルチエミッタHBTが著しく大きなエミッタ面でもって同時に高い利得と共に実現され得る。
【0018】
本発明によるパワートランジスタセルの代替的な実施形態はHBT−MMICである。この場合パワートランジスタ配置構成は、著しく縮小されたチップ面(典型的には例えば係数6)で実現される。
【0019】
ベース接続のためにエアーブリッジの用いられている図3による実施形態は、特にさらに改善された熱放散の利点を有している。この熱放散と熱結合は、次のように効果的である。すなわち面積が大きければ大きいほどその上にエアーブリッジが載置されている金属コンタクトの熱伝導性が良好となり、さらにこの金属コンタクトが熱発生源の箇所に近ければ近いほど良好となる。高い電力のもとでは大抵の熱がコレクタ層の薄いベース層の下方に生じる。それ故ベースコンタクトが可及的に近傍に(例えばエミッタフィンガーに対してセルフアライン的に)ベースフィンガー6としてエミッタの周りで対称的に可及的に大面積に実施される。それにより最大周波数領域での適用に対して非常に狭幅なエミッタフィンガーでもって実現可能である(例えば1μm幅)。それにより作動特性(パフォーマンス)は、比較的高い周波数領域で著しく改善される。但し狭幅なエミッタフィンガーは、熱抵抗を高めることにもなる。ベースに対する二次元的エアーブリッジ10は、特に狭幅なエミッタの場合でも発生する熱を特に効果的に分散させ得る。それにより相応に低減された熱抵抗を介してHBTの直流電圧および高周波特性は有利となる。
【0020】
当該実施例は、コレクタコンタクトに対するエアーブリッジと共に相応に変更可能である。エアーブリッジは有利には、ベースフィンガーないしエミッタフィンガーを制御するベース端子面とエミッタ端子面に大面積に延在する。この熱結合は(相互に結合された複数のパワーセルの)、コレクタコンタクト7に被着されている二次元的エアーブリッジを介して行われる。この場合このコレクタコンタクト7は可及的に密にそのつどのベース−エミッタコンプレックスに近づけられる。
【0021】
さらに別の実施形態では、熱的結合と場合によっては導電的結合が基板内の基板裏側までの貫通孔によって導かれる。この種の接続9は図1と図3に破線で示されている。例えば基板の裏側には、アース端子が設けられていてもよい。フリップチップ技法の適用下では、該フリップチップ技法で組付けに利用されヒートシンクに熱を伝達する比較的高い***部または台座(バンプ)を越える前に二次元的エアーブリッジが熱放散のための最短距離を保証する。またエアーブリッジを備えた基板の上側をケーシングの冷却体に組付けることも可能である。ベース及びコレクタのコンタクトはボンディングパッド(コンタクト面)に被着される。これは基板裏側に設けられ、基板内の貫通孔によって導電的にベース−コレクタ領域と接続される。
【0022】
その他では、完全なエアーブリッジの代わりに、エミッタフィンガーないしベースフィンガないしコレクタコンタクトへの構成素子に対してまずコンタクトピラーのみを被着させ、このコンタクトピラーをヒートシンクまたはケーシング壁部に接続させるだけで十分である。それによりヒートシンク又はケーシング壁部は、二次元的エアーブリッジを形成する。この場合には、本発明によるパワートランジスタセルのもとではエアーブリッジがヒートシンクかまたは組付けに利用されるケーシングの集積化された構成部材であってもよい。ここでも重要なことはエアーブリッジの大面積の寸法である。
【0023】
本発明によるパワートランジスタセルに存在する、これまでに実施例に基づいて説明してきた二次元的エアーブリッジは、有利には、その他の全てのパワーセルに適用可能である。例えばパワーダイオードや任意の基板材料(例えばSi,GaAs,インパットダイオード、レーザーダイオード)のダイオードアレイ、任意の基板材料(バイポーラトランジスタ、MOSFET、MESFET,HEMT,JFET)上のパワートランジスタ。
【0024】
本発明によるパワートランジスタセルのもと又は複数のそのようなパワートランジスタセルの連結された配置構成のもとでは、エアーブリッジがチップの表側平面内で全方向に向けて最小の凸領域(これはエミッタフィンガー,ベースフィンガー,コレクタコンタクトなどのコンタクトによって占められその上にエアーブリッジが載置されている)を越えている。この場合この凸領域とは、それらの2つのポイント毎に各接続区間を含む1つの面と理解されたい。直線的に一列に相前後して配設された多数の個別トランジスタを備えたパワートランジスタセルの場合では、最小の凸領域がチップ表側の全てのエミッタフィンガを含んだ最小矩形部である。複数の連結されたパワートランジスタセルのもとでは図示の最小の凸領域は、エアーブリッジが載置される全てのコンタクトフィンガを含む。
【0025】
有利な実施形態によれば、エアーブリッジがエミッタフィンガーの長手方向においてエミッタフィンガーをエミッタ領域の長さの少なくとも30%だけ突出している。約30μmの典型的エミッタフィンガーの長さを有しているヘテロバイポーラトランジスタの場合には、エアーブリッジは、エミッタ領域の長さの100%だけ突出していてもよい。電界効果トランジスタの場合には、コンタクトフィンガーが通常は著しく長く、例えば典型的には100μmかまたはそれ以下であり、この場合はエアーブリッジも電気的な端子の比較的大きな所要スペースのためにコンタクトフィンガーの長さの少なくとも約30%だけ突出する。さらに長いコンタクトフィンガ、例えば500μmのコンタクトフィンガーが求められる場合には、エアーブリッジは、コンタクトフィンガーの方向でコンタクトフィンガーの15〜20%だけ突出する寸法に制限される。
【図面の簡単な説明】
【図1】 本発明によるエアーブリッジを備えたセルの断面図である。
【図2】 図1に示されている本発明によるセルの平面図である。
【図3】 選択的な実施例の平面図である。

Claims (13)

  1. それぞれ少なくとも1つの別個の接続コンタクトを備えた個別トランジスタからなるパワートランジスタセルにおいて、
    前記接続コンタクトがエアーブリッジ(1)を介して相互に熱伝導的に接続されており、
    前記エアーブリッジ(1)はコンタクトの平面内で、該当するコンタクトを含んだ最小の凸領域を越えて全ての方向に突出する寸法を有し、
    前記エアーブリッジは、設けられているヒートシンク又はケーシングによって形成されていることを特徴とする、パワートランジスタセル。
  2. 前記エアーブリッジに接続される接続コンタクトが縦長であり、該エアーブリッジはコンタクトの長手方向において当該コンタクトを該コンタクトの長さの少なくとも15%だけ突出している、請求項1記載のパワートランジスタセル。
  3. 前記エアーブリッジに接続される接続コンタクトが縦長であり、該エアーブリッジは、コンタクトの長手方向において当該コンタクトを該コンタクトの長さの少なくとも30%だけ突出している、請求項1記載のパワートランジスタセル。
  4. 前記エアーブリッジに接続される接続コンタクトが縦長であり、該エアーブリッジは、コンタクトの長手方向において当該コンタクトを該コンタクトの長さの少なくとも100%だけ突出している、請求項1記載のパワートランジスタセル。
  5. 前記エアーブリッジの扁平な延在部に対して垂直方向のエアーブリッジ寸法は、20μm〜30μmである、請求項1〜4いずれか1項記載のパワートランジスタセル。
  6. 前記エアーブリッジがパワートランジスタセルを備えたチップ上側に、熱伝導性のコンタクトピラー(8)を用いて載置されている、請求項1〜5いずれか1項記載のパワートランジスタセル。
  7. 前記エアーブリッジは接続コンタクトの共通の端子面に熱伝導性のコンタクトピラー(8)を用いて載置されている、請求項1〜6いずれか1項記載のパワートランジスタセル。
  8. 前記エアーブリッジはコンタクトピラーと導電的に接続されており、接続される接続コンタクトはエアーブリッジとコンタクトピラーによって導電的に端子面に接続されている、請求項7記載のパワートランジスタセル。
  9. 個別トランジスタが、エミッタ(2)とベース(3)とコレクタ(4)を有するバイポーラトランジスタであり、
    各トランジスタ毎に、エミッタの接続コンタクトとしてのエミッタフィンガー(5)と、ベースの接続コンタクトとしてのベースフィンガー(6)と、コレクタ接続コンタクトとしてのコレクタコンタクト(7)を有し、
    エミッタフィンガーまたはベースフィンガーがまたはコレクタコンタクトが、相互に熱伝導的にエアーブリッジ(1)を用いて接続されている、請求項1〜8に記載のパワートランジスタセル。
  10. 前記エアーブリッジは導電的であり、エミッタ端子面(11)、ベース端子面(12)、またはコレクタ端子面(13)に、熱伝導的及び導電的なコンタクトピラー(8)が載置されている、請求項9記載のパワートランジスタセル。
  11. 前記エアーブリッジはベースフィンガー(6)およびベース接続面(12)に載置されている、請求項9又は10記載のパワートランジスタセル。
  12. 前記エミッタフィンガーは、最大でも1μmの幅である、請求項11記載のパワートランジスタセル。
  13. 他のパワートランジスタセルと共に1つのブロックに統合されており、エアーブリッジを介してブロックのその他のパワートランジスタセルに熱的に結合されている、請求項1〜12いずれか1項記載のパワートランジスタセル。
JP2000506685A 1997-08-08 1998-08-07 パワートランジスタセル Expired - Fee Related JP3921343B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19734509A DE19734509C2 (de) 1997-08-08 1997-08-08 Leistungstransistorzelle
DE19734509.3 1997-08-08
PCT/DE1998/002283 WO1999008326A1 (de) 1997-08-08 1998-08-07 Leistungstransistorzelle

Publications (2)

Publication Number Publication Date
JP2001512909A JP2001512909A (ja) 2001-08-28
JP3921343B2 true JP3921343B2 (ja) 2007-05-30

Family

ID=7838471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000506685A Expired - Fee Related JP3921343B2 (ja) 1997-08-08 1998-08-07 パワートランジスタセル

Country Status (5)

Country Link
US (1) US6548882B1 (ja)
EP (1) EP1008186B1 (ja)
JP (1) JP3921343B2 (ja)
DE (2) DE19734509C2 (ja)
WO (1) WO1999008326A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10133362A1 (de) * 2001-07-10 2003-01-30 Infineon Technologies Ag Transistorzelle
FR2827424B1 (fr) * 2001-07-13 2005-02-18 Thales Sa Composant electronique encapsule comportant un dispositif electronique de puissance et procede de fabrication
US6940149B1 (en) * 2004-03-11 2005-09-06 International Business Machines Corporation Structure and method of forming a bipolar transistor having a void between emitter and extrinsic base
JP4907093B2 (ja) * 2005-03-02 2012-03-28 三菱電機株式会社 半導体装置の製造方法
US20070057368A1 (en) * 2005-09-13 2007-03-15 Yueh-Se Ho Semiconductor package having plate interconnections
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
US7622796B2 (en) * 2005-09-13 2009-11-24 Alpha And Omega Semiconductor Limited Semiconductor package having a bridged plate interconnection
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US20100162955A1 (en) * 2008-12-31 2010-07-01 Lawrence Chung-Lai Lei Systems and methods for substrate processing
US8249980B2 (en) * 2010-06-24 2012-08-21 Trading Technologies International, Inc. Implied order quality
US8319282B2 (en) * 2010-07-09 2012-11-27 Infineon Technologies Austria Ag High-voltage bipolar transistor with trench field plate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
JP2856778B2 (ja) * 1989-09-07 1999-02-10 株式会社東芝 半導体装置の配線構造
JP3019884B2 (ja) * 1991-09-05 2000-03-13 松下電器産業株式会社 半導体装置およびその製造方法
JPH06326330A (ja) * 1993-05-13 1994-11-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5734193A (en) * 1994-01-24 1998-03-31 The United States Of America As Represented By The Secretary Of The Air Force Termal shunt stabilization of multiple part heterojunction bipolar transistors
JP3359780B2 (ja) * 1995-04-12 2002-12-24 三菱電機株式会社 配線装置
US5793067A (en) * 1995-11-27 1998-08-11 Mitsubishi Denki Kabushiki Kaisha Hybrid transistor structure with widened leads for reduced thermal resistance
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
US6683384B1 (en) * 1997-10-08 2004-01-27 Agere Systems Inc Air isolated crossovers

Also Published As

Publication number Publication date
JP2001512909A (ja) 2001-08-28
US6548882B1 (en) 2003-04-15
EP1008186A1 (de) 2000-06-14
WO1999008326A1 (de) 1999-02-18
DE59813907D1 (de) 2007-03-29
DE19734509A1 (de) 1999-02-18
DE19734509C2 (de) 2002-11-07
EP1008186B1 (de) 2007-02-14

Similar Documents

Publication Publication Date Title
US9263559B2 (en) Semiconductor device and radio communication device
US5719433A (en) Semiconductor component with integrated heat sink
US20080230807A1 (en) Semiconductor Device
JP3921343B2 (ja) パワートランジスタセル
US6051871A (en) Heterojunction bipolar transistor having improved heat dissipation
US6636118B1 (en) High-frequency power amplification module and radio communication device
US7045877B2 (en) Semiconductor protection device
JP3084541B2 (ja) 縦型構造トランジスタ
Sakuno et al. A 3.5 W HBT MMIC power amplifier module for mobile communications
US6365918B1 (en) Method and device for interconnected radio frequency power SiC field effect transistors
US9911836B2 (en) Vertical ballast technology for power HBT device
KR20020000804A (ko) 실리콘 바이폴라 전력 고주파 트랜지스터 제조 방법 및 rf 전력 트랜지스터 장치
US6559534B1 (en) Thermal capacity for electronic component operating in long pulses
JP3264517B2 (ja) 縦型構造へテロ接合バイポーラトランジスタ
US5436475A (en) Bipolar transistor for high power in the microwave range
US6849478B2 (en) Power amplifier having high heat dissipation
JP4054456B2 (ja) 高周波増幅器
Bayraktaroglu HBT power devices and circuits
JP2953972B2 (ja) 半導体装置
JP2679650B2 (ja) 高出力ミリ波mmic
JP3674881B2 (ja) 半導体装置
Jackson et al. A scalable MMIC-compatible power HBT
US5317286A (en) Power combining oscillator
JP3229185B2 (ja) 半導体チップ、その製造方法、半導体素子、および半導体装置
JP3268064B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060313

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees