JP3920630B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3920630B2 JP3920630B2 JP2001352010A JP2001352010A JP3920630B2 JP 3920630 B2 JP3920630 B2 JP 3920630B2 JP 2001352010 A JP2001352010 A JP 2001352010A JP 2001352010 A JP2001352010 A JP 2001352010A JP 3920630 B2 JP3920630 B2 JP 3920630B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- pixel
- electrode
- drain
- gate signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、たとえば反射型と称される液晶表示装置に関する。
【０００２】
【従来の技術】
反射型と称される液晶表示装置は、たとえば太陽光等の外来光を液晶に透過させた後に該液晶の背面に配置された反射膜で反射させ、該液晶の光透過率に応じた光量の反射光を観察するようになっている。
【０００３】
ここで、液晶表示装置は液晶を介して対向配置される一対の基板を外囲器とし、該液晶の広がり方向に多数の画素が形成されて構成され、それぞれの画素にはその部分の液晶の光透過率を制御させるための電界発生手段が組み込まれている。
【０００４】
そして、反射型と称されるものは、上記構成において、観察する側の基板と異なる他の基板の液晶側の面に反射膜が形成されて構成されている。
【０００５】
このような液晶表示装置は、バックライト等の光照射手段を不用とすることから低電力化の面で優れている。
【０００６】
【発明が解決しようとする課題】
しかし、このような液晶表示装置においても、液晶の光透過率を制御させるための電界発生手段に電力を供給させなければならず、その電力の低減を図ることによってさらなる低電力化を図ることが要望されるに至った。
【０００７】
本発明は、このような事情に基づいてなされたもので、その目的はさらなる低消費電力の液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段１．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号により動作する第1のスイッチング素子および第２のスイッチング素子と、第１のドレイン信号線から前記第１のスイッチング素子を介して映像信号が供給される第１の画素電極と、第２のドレイン信号線から前記第２のスイッチング素子を介して映像信号が供給される第２の画素電極とを備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備えることを特徴とするものである。
【０００９】
手段２．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号により動作する多結晶Ｓｉからなる第1の薄膜トランジスタおよび第２の薄膜トランジスタと、第１のドレイン信号線から前記第１の薄膜トランジスタを介して映像信号が供給される第１の画素電極と、第２のドレイン信号線から前記第２の薄膜トランジスタを介して映像信号が供給される第２の画素電極とを備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備えることを特徴とするものである。
【００１０】
手段３．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた各領域を画素領域とし、
これら各画素領域に、一方の側のゲート信号線からの走査信号により動作する第1のスイッチング素子および第２のスイッチング素子と、第１のドレイン信号線から前記第１のスイッチング素子を介して映像信号が供給される第１の画素電極と、第２のドレイン信号線から前記第２のスイッチング素子を介して映像信号が供給される第２の画素電極と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第１の画素電極と接続された第３のスイッチング素子と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第２の画素電極と接続された第４のスイッチング素子と、を備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、この反射膜には前記第３のスイッチング素子のドレイン電極およびソース電極のうち他方が接続されているとともに、前記第４のスイッチング素子のドレイン電極およびソース電極のうち他方が接続されていることを特徴とするものである。
【００１１】
手段４．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた各領域を画素領域とし、
これら各画素領域に、一方の側のゲート信号線からの走査信号により動作する多結晶Ｓｉからなる第1の薄膜トランジスタおよび第２の薄膜トランジスタと、第１のドレイン信号線から前記第１の薄膜トランジスタを介して映像信号が供給される第１の画素電極と、第２のドレイン信号線から前記第２の薄膜トランジスタを介して映像信号が供給される第２の画素電極と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第１の画素電極と接続された第３の薄膜トランジスタと、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第２の画素電極と接続された第４の薄膜トランジスタと、を備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、この反射膜には前記第３の薄膜トランジスタのドレイン電極およびソース電極のうち他方が接続されているとともに、前記第４の薄膜トランジスタのドレイン電極およびソース電極のうち他方が接続されていることを特徴とするものである。
【００１２】
手段５．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた各領域を画素領域とし、
これら各画素領域に、一方の側のゲート信号線からの走査信号により動作する第1のスイッチング素子および第２のスイッチング素子と、一方の側のドレイン信号線から前記第１のスイッチング素子を介して映像信号が供給される第１の画素電極と、共通信号線から前記第２のスイッチング素子を介して映像信号が供給される第２の画素電極と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第１の画素電極と接続された第３のスイッチング素子と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第２の画素電極と接続された第４のスイッチング素子と、を備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、この反射膜には前記第３のスイッチング素子のドレイン電極およびソース電極のうち他方が接続されているとともに、前記第４のスイッチング素子のドレイン電極およびソース電極のうち他方が接続されていることを特徴とするものである。
【００１３】
手段６．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた各領域を画素領域とし、
これら各画素領域に、一方の側のゲート信号線からの走査信号により動作する多結晶Ｓｉからなる第1の薄膜トランジスタおよび第２の薄膜トランジスタと、一方の側のドレイン信号線から前記第１の薄膜トランジスタを介して映像信号が供給される第１の画素電極と、共通信号線から前記第２の薄膜トランジスタを介して映像信号が供給される第２の画素電極と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第１の画素電極と接続された多結晶Ｓｉからなる第３の薄膜トランジスタと、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第２の画素電極と接続された多結晶Ｓｉからなる第４の薄膜トランジスタと、を備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、この反射膜には前記第３の薄膜トランジスタのドレイン電極およびソース電極のうち他方が接続されているとともに、前記第４の薄膜トランジスタのドレイン電極およびソース電極のうち他方が接続されていることを特徴とするものである。
【００１４】
手段７．
本発明による液晶表示装置は、たとえば、手段１ないし６のうちいずれかの構成を前提として、反射膜は光透過も兼ねる反射膜として構成されていることを特徴とするものである。
【００１５】
手段８．
本発明による液晶表示装置は、たとえば、手段１ないし６のうちいずれかの構成を前提として、反射膜が形成された領域にその切欠きあるいは開口が設けられ、その切欠きあるいは開口部に該反射膜と電気的に接続された透光性の導電膜が形成されていることを特徴とするものである。
【００１６】
手段９．
本発明による液晶表示装置は、たとえば、手段１ないし８のうちいずれかの構成を前提として、反射膜に各画素領域のそれと共通に基準電圧信号が供給されることを特徴とするものである。
【００１７】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例１．
《等価回路》
図２は、本発明による液晶表示装置の一実施例を示す等価回路である。同図は等価回路であるが、実際の幾何学的配置に対応づけて描いている。
【００１８】
同図において、液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００１９】
シール材ＳＬによって囲まれた前記一方の透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ方向に並設されたゲート信号線ＧＬとy方向に延在しｘ方向に並設されたドレイン信号線ＤＬとが形成されている。
【００２０】
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた領域（たとえば図中丸印で囲まれた領域）は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ＡＲを構成するようになっている。
【００２１】
各画素領域には、図１に示すように、まず、ゲート信号線ＧＬにゲート電極が接続された第１の薄膜トランジスタＴＦＴ１と第２の薄膜トランジスタＴＦＴ２が形成されている。これら各薄膜トランジスタＴＦＴはそのいずれも多結晶Ｓｉ（poly-Si）からなる半導体層で形成されたものとなっている。
【００２２】
第１の薄膜トランジスタＴＦＴ１はそのドレイン電極が図中左側の第１のドレイン信号線ＤＬ１に接続され、そのソース電極は第１の画素電極ＰＸ１に接続されている。
【００２３】
同様に、第２の薄膜トランジスタＴＦＴ２はそのドレイン電極が図中右側の第２のドレイン信号線ＤＬ２に接続され、そのソース電極は第２の画素電極ＰＸ２に接続されている。
【００２４】
第１の画素電極ＰＸ１と第２の画素電極ＰＸ２はそれぞれ１方向（図ではｙ方向）に延在された帯状の複数の電極から構成され、それらは交互に配置されている。
【００２５】
複数からなる第１の各画素電極ＰＸ１はその一端側（図では上端）において共通に接続され、その全てが前記第１の薄膜トランジスタＴＦＴ１のソース電極と同電位になるように構成され、また、複数からなる第２の各画素電極ＰＸ２はその一端側（図では下端）において共通に接続され、その全てが前記第２の薄膜トランジスタＴＦＴ２のソース電極と同電位になるように構成されている。
【００２６】
第１の画素電極ＰＸ１と第２の画素電極ＰＸ２には、それぞれ第１の薄膜トランジスタＴＦＴ１を介してドレイン信号線ＤＬ１からの映像信号および第２の薄膜トランジスタＴＦＴ２を介してドレイン信号線ＤＬ２からの映像信号が供給され、これら各映像信号の電圧差に応じた第１の画素電極ＰＸ１と第２の画素電極ＰＸ２の間の電界によって液晶の光透過率が制御されるようになっている。
【００２７】
また、前記第１の画素電極ＰＸ１と第２の画素電極ＰＸ２が形成された領域、換言すれば、画素領域の周辺を除く中央の部分において、該第１の画素電極ＰＸ１と第２の画素電極ＰＸ２の下層に絶縁膜を介して反射膜ＲＥが形成されている。
【００２８】
この反射膜ＲＥは、前記第１および第２の各画素電極ＰＸによって光透過率の制御された液晶に入射された太陽光等の外来光を観察者側に反射させるための金属膜から構成され、この金属膜は他の画素領域のそれと同様に一定の基準電圧信号が供給されるようになっている。
【００２９】
前記ゲート信号線ＧＬのそれぞれの少なくとも一端は前記シール材ＳＬを超えて延在され、その延在端は垂直走査駆動回路Ｖに接続されている。この垂直走査駆動回路Ｖは透明基板ＳＵＢ１の上面に形成された多数の半導体装置およびこれら半導体装置を接続させる配線から構成され、該半導体装置はその半導体が多結晶Ｓｉ（poly-Ｓｉ）で形成されている。
【００３０】
同様に、前記ドレイン信号線ＤＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は映像信号駆動回路Ｈｅに接続されている。この映像信号駆動回路Ｈｅも透明基板ＳＵＢ１の上面に形成された多数の半導体装置およびこれら半導体装置を接続させる配線から構成され、該半導体装置はその半導体が多結晶Ｓｉ（poly-Ｓｉ）で形成されている。
【００３１】
なお、垂直走査駆動回路Ｖおよび映像信号駆動回路Ｈｅの各半導体装置はその構成が液晶表示部ＡＲにて形成される薄膜トランジスタＴＦＴとほぼ同様となっていることから、製造時においては該薄膜トランジスタＴＦＴと並行して形成されるのが通常となっている。
【００３２】
前記各ゲート信号線ＧＬは、垂直走査回路Ｖからの走査信号によって、その一つが順次選択されるようになっている。
また、前記各ドレイン信号線ＤＬのそれぞれには、映像信号駆動回路Ｈｅによって、前記ゲート信号線ＧＬの選択のタイミングに合わせて映像信号が供給されるようになっている。
【００３３】
このように構成された液晶表示装置は、反射膜に印加される基準電圧に対して、第１の画素電極ＰＸ１に供給される映像信号と第２の画素電極ＰＸ２に供給される映像信号は、それぞれ＋方向および−方向に絶対値が等しい信号で与えられ、それらの電圧差によって第１の画素電極ＰＸ１と第２の画素電極ＰＸ２との間に電界を生じせしめることができる。
【００３４】
このため、映像信号駆動回路Ｈｅからの映像信号の出力は従来の１／２で済み、その電力消費を少なくすることができる。
【００３５】
《画素の構成》
図３は、図１に示した等価回路に対応する画素の一実施例を示す平面図である。また、図４は図３のIV−IV線における断面図を示している。
【００３６】
図３において、まず、透明基板ＳＵＢ１の表面にて島状の領域として形成された多結晶Ｓｉ層ＰＳがある。この多結晶Ｓｉ層ＰＳは薄膜トランジスタＴＦＴ１、薄膜トランジスタＴＦＴ２を構成する半導体層となるものである。
【００３７】
そして、透明基板ＳＵＢ１の表面には該多結晶Ｓｉ層をも被って絶縁膜が形成されている。この絶縁膜は薄膜トランジスタＴＦＴのゲート絶縁膜としての機能を有するようになっている。
【００３８】
図中ｘ方向へ延在するゲート信号線ＧＬが形成され、このゲート信号線ＧＬの一部は前記多結晶Ｓｉ層ＰＳの中央を跨るようにして延在されている。この延在部は薄膜トランジスタＴＦＴ１、２のそれぞれのゲート電極ＧＴとして機能するものである。
【００３９】
そして、このゲート信号線ＧＬをも被って透明基板ＳＵＢ１の表面には絶縁膜が形成されている。この絶縁膜は後に説明するドレイン信号線ＤＬ１、２のゲート信号線ＧＬに対する層間絶縁膜としての機能を有するものである。
【００４０】
前記絶縁膜の上面にはｙ方向に延在するドレイン信号線ＤＬ１、２が形成されている。このドレイン信号線ＤＬ１、２は前記絶縁膜に予め形成されたコンタクトホールを通して前記薄膜トランジスタＴＦＴ１、２の各ドレイン領域に接続されるようになっている。
【００４１】
また、このドレイン信号線ＤＬ１、２の形成の際に同時に形成されるソース電極およびその延在部が形成されている。該ソース電極は前記絶縁膜に予め形成されたコンタクトホールを通して前記薄膜トランジスタＴＦＴ１、２の各ソース領域に接続されるようになっている。なお、前記延在部は後に説明する画素電極ＰＸとの接続を図るためのコンタクト部ＣＮとなるものである。
【００４２】
さらに、該ドレイン信号線ＤＬ１，２の形成の際に同時に形成される反射膜ＲＥが形成されている。この反射膜ＲＥはゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれる画素領域の周辺を除く中央部の全域に形成され、たとえば光反射効率の良好なＡｌあるいはその合金、Ａｇあるいはその合金が選定される。
【００４３】
また、この反射膜ＲＥは他の画素領域における反射膜ＲＥと共通に接続され、各画素領域に共通な基準電圧信号が印加されるようになっている。
【００４４】
なお、この反射膜ＲＥは、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２からなる電極群の外周枠をはみ出る程度に形成するのが望ましい。ドレイン信号線ＤＬ１、２からの電気力線がこの反射膜ＲＥに終端させやすくでき、前記各画素電極ＰＸに終端させにくくできるからである。
【００４５】
ドレイン信号線ＤＬ、ソース電極、および反射膜ＲＥをも被って透明基板ＳＵＢ１の表面には絶縁膜ＩＮが形成され、この絶縁膜ＩＮの上面には画素電極ＰＸ１、２が形成されている。これら画素電極ＰＸ１、２は、それぞれ前記絶縁膜ＩＮに予め形成されたコンタクトホールを通して薄膜トランジスタＴＦＴ１、２のソース電極の延在部の一部に接続されている。
【００４６】
画素電極ＰＸ１、２をも被って透明基板ＳＵＢ１の表面には平坦化膜ＣＯが形成され、この平坦化膜ＣＯの表面には配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１はそれに直接に接触する液晶の分子の初期配向方向を決定づけるようになっている。
【００４７】
なお、液晶を介して対向配置される透明基板ＳＵ２の液晶側の面には配向膜ＯＲＩ２が形成され、液晶と反対側の面には位相差板ＰＨおよび偏光板ＰＯＬが順次貼付されている。
【００４８】
実施例２．
図５は、本発明による液晶表示装置の他の実施例を示す画素の等価回路で、図１に対応した図となっている。
また、図５は、図１と異なり、ドレイン信号線ＤＬに沿って形成された２個の画素を示している。
【００４９】
図１の場合と比較して異なる構成は、各画素領域内に第１の薄膜トランジスタＴＦＴ１、第２の薄膜トランジスタＴＦＴ２の他に、第３の薄膜トランジスタＴＦＴ３、第４の薄膜トランジスタＴＦＴ４が設けられている。
【００５０】
第３の薄膜トランジスタＴＦＴ３のゲート電極は、前記第１の薄膜トランジスタＴＦＴ１、第２の薄膜トランジスタＴＦＴ２が接続されるゲート信号線ＧＬと異なるゲート信号線ＧＬであって当該画素領域を画する他のゲート信号線ＧＬに接続され、そのドレイン電極およびソース電極のうち一方が第１の画素電極ＰＸ１に接続され他方が反射膜に接続されている。
【００５１】
同様に、第４の薄膜トランジスタＴＦＴ４のゲート電極も、前記第１の薄膜トランジスタＴＦＴ１、第２の薄膜トランジスタＴＦＴ２が接続されるゲート信号線ＧＬと異なるゲート信号線ＧＬであって当該画素領域を画する他のゲート信号線ＧＬに接続され、そのドレイン電極およびソース電極のうち一方が第２の画素電極ＰＸ２に接続され他方が前記反射膜に接続されている。
【００５２】
このような構成の画素において、第１の画素電極ＰＸ１、第２の画素電極ＰＸ２、反射膜の間の容量を考慮した等価回路を図６に示す。
図６において、第１の電極容量Ｃ１、第２の電極容量Ｃ２は、第１の画素電極ＰＸ１、第２の画素電極ＰＸ２、反射膜の間の容量を示している。
【００５３】
ゲート信号線ＧＬ（１）が選択されると、第３の薄膜トランジスタＴＦＴ３、第４の薄膜トランジスタＴＦＴ４がオン状態となり、第１の電極容量Ｃ１、第２の電極容量Ｃ２の電荷を放電する。
【００５４】
次に、該ゲート信号線ＧＬ（１）が非選択、ゲート信号線ＧＬ（２）が選択されると、第３の薄膜トランジスタＴＦＴ３、第４の薄膜トランジスタＴＦＴ４がオフ状態、第１の薄膜トランジスタＴＦＴ１、第２の薄膜トランジスタＴＦＴ２がオン状態になる。
【００５５】
これにより、第１の電極容量Ｃ１、第２の電極容量Ｃ２には、それぞれ、第１のドレイン信号線、第２のドレイン信号線からの映像信号によって充電がなされる。
【００５６】
このとき、第１の電極容量Ｃ１、第２の電極容量Ｃ２は直列接続されているので、前記反射膜が接続されるその接続点の電圧は、第１の画素電極ＰＸ１、第２の画素電極ＰＸ２のそれぞれの電圧値の平均した値となる。
【００５７】
このことから、前記反射膜の電圧は自動的に第１のドレイン信号線、第２のドレイン信号線のそれぞれに供給される映像信号の平均値に制御されることになる。
【００５８】
したがって、第１のドレイン信号線、第２のドレイン信号線のそれぞれに供給する映像信号は必ずしも逆極性である必要はなく、一方のドレイン信号線に基準信号（共通信号）を供給し、他方のドレイン信号線に該基準信号に対して電圧差を有する映像信号を供給することができる。このため、ドレイン信号線を駆動する映像信号駆動回路Ｈｅの信号出力は実施例１の１／２にすることができる。
【００５９】
実施例３．
図７は、本発明による液晶表示装置の他の実施例を示す画素の等価回路で、図５に対応した図となっている。
【００６０】
図５の場合と比較して異なる構成は、一方のドレイン信号線（図では第２のドレイン信号線）をなくし、それに接続されていた第２の薄膜トランジスタＴＦＴ２のドレイン電極を新たに形成した共通信号線ＣＬに接続していることにある。
【００６１】
そして、この共通信号線ＣＬは、この実施例では、ゲート信号線ＧＬに平行に走行するように形成されている。ドレイン信号線ＤＬのようにｙ方向に延在する信号線を減らして画素領域の開口率を向上させたい場合等に効果的となる。
【００６２】
実施例２の部分で説明したように、第３の薄膜トランジスタＴＦＴ３、第４の薄膜トランジスタＴＦＴ４を設けることにより、一方の信号線に基準信号（共通信号）を供給し、他方の信号線に該基準信号に対して電圧差を有する映像信号を供給することができるため、一方の信号線を共通信号線としたことに基づく。
【００６３】
実施例４．
図８は、本発明による液晶表示装置の他の実施例を示す構成図で、図４に対応した図となっている。
【００６４】
図４の場合と比較して異なる構成は、第１の画素電極ＰＸ１と第２の画素電極ＰＸ２が同一の層として形成されているのではなく、絶縁膜ＩＮ２を介して一方がその上層に他方が下層に形成されていることにある。このような構成であっても、同様の効果が得られることはいうまでもない。
【００６５】
実施例５．
上述した各実施例はいずれも反射型の液晶表示装置について説明したものである。
しかし、たとえば図４に示す構成図において、反射膜ＲＥを光反射および光透過を兼ねる半透過膜に置き換えて形成することにより、いわゆる半透過型の液晶表示装置を得ることができることからこのようにしてもよいことはいうまでもない。
また、このような構成は上述した他の実施例にも適用できることはもちろんである。
【００６６】
実施例６．
図９は、いわゆる部分透過の液晶表示装置の一実施例を示した構成図で、たとえば図３に対応した図となっている。
【００６７】
図９において、反射膜ＲＥを画素領域のたとえば上半分の領域にのみ形成し、残りの下半分の領域に前記反射膜ＲＥと電気的に接続されたたとえばＩＴＯ(Indium Tin Oxide)等の透光性の導電膜ＴＣＬを形成することにより、該反射膜ＲＥが形成された領域を光反射領域に透光性の導電膜ＴＣＬが形成された領域を光透過領域とすることができる。
【００６８】
この実施例の場合、透光性の導電膜ＴＣＬは反射膜ＲＥと同層に形成したものであるが、それらが電気的に接続されていれば絶縁膜を介してそれらが異層に形成されていてもよい。
【００６９】
この実施例は、画素領域を二分割してその一方を光反射領域とし他方を光透過領域としたものである。しかし、この分割の方法に任意であってもよく、たとえば光反射領域の中央に光透過領域が存在していても、また、その逆であってもよい。
また、このような構成は上述した他の実施例にも適用できることはもちろんである。
【００７０】
なお、上述した各実施例では、薄膜トランジスタの半導体層として多結晶Ｓｉを用いたものであるが、これに限定されることはなく、たとえばアモルファスＳｉ等であってもよいことはいうまでもない。
【００７１】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、低消費電力で駆動できるものが得られる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素の一実施例を示す等価回路である。
【図２】本発明による液晶表示装置の一実施例を示す等価回路である。
【図３】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図４】図３のIV−IVにおける断面図である。
【図５】本発明による液晶表示装置の画素の他の実施例を示す等価回路である。
【図６】図６の等価回路において特に容量を考慮した透過回路である。
【図７】本発明による液晶表示装置の画素の他の実施例を示す等価回路である。
【図８】本発明による液晶表示装置の画素の一実施例を示す断面図である。
【図９】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【符号の説明】
ＧＬ…ゲート信号線、ＤＬ１…第１のドレイン信号線、ＤＬ２…第２のドレイン信号線、ＰＸ１…第１の画素電極、ＰＸ２…第２の画素電極、ＴＦＴ１…第１の薄膜トランジスタ、ＴＦＴ２…第２の薄膜トランジスタ、ＴＦＴ３…第３の薄膜トランジスタ、ＴＦＴ４…第４の薄膜トランジスタ、ＲＥ…反射膜。
【発明の属する技術分野】
本発明は液晶表示装置に係り、たとえば反射型と称される液晶表示装置に関する。
【０００２】
【従来の技術】
反射型と称される液晶表示装置は、たとえば太陽光等の外来光を液晶に透過させた後に該液晶の背面に配置された反射膜で反射させ、該液晶の光透過率に応じた光量の反射光を観察するようになっている。
【０００３】
ここで、液晶表示装置は液晶を介して対向配置される一対の基板を外囲器とし、該液晶の広がり方向に多数の画素が形成されて構成され、それぞれの画素にはその部分の液晶の光透過率を制御させるための電界発生手段が組み込まれている。
【０００４】
そして、反射型と称されるものは、上記構成において、観察する側の基板と異なる他の基板の液晶側の面に反射膜が形成されて構成されている。
【０００５】
このような液晶表示装置は、バックライト等の光照射手段を不用とすることから低電力化の面で優れている。
【０００６】
【発明が解決しようとする課題】
しかし、このような液晶表示装置においても、液晶の光透過率を制御させるための電界発生手段に電力を供給させなければならず、その電力の低減を図ることによってさらなる低電力化を図ることが要望されるに至った。
【０００７】
本発明は、このような事情に基づいてなされたもので、その目的はさらなる低消費電力の液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
手段１．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号により動作する第1のスイッチング素子および第２のスイッチング素子と、第１のドレイン信号線から前記第１のスイッチング素子を介して映像信号が供給される第１の画素電極と、第２のドレイン信号線から前記第２のスイッチング素子を介して映像信号が供給される第２の画素電極とを備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備えることを特徴とするものである。
【０００９】
手段２．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域に、ゲート信号線からの走査信号により動作する多結晶Ｓｉからなる第1の薄膜トランジスタおよび第２の薄膜トランジスタと、第１のドレイン信号線から前記第１の薄膜トランジスタを介して映像信号が供給される第１の画素電極と、第２のドレイン信号線から前記第２の薄膜トランジスタを介して映像信号が供給される第２の画素電極とを備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備えることを特徴とするものである。
【００１０】
手段３．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた各領域を画素領域とし、
これら各画素領域に、一方の側のゲート信号線からの走査信号により動作する第1のスイッチング素子および第２のスイッチング素子と、第１のドレイン信号線から前記第１のスイッチング素子を介して映像信号が供給される第１の画素電極と、第２のドレイン信号線から前記第２のスイッチング素子を介して映像信号が供給される第２の画素電極と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第１の画素電極と接続された第３のスイッチング素子と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第２の画素電極と接続された第４のスイッチング素子と、を備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、この反射膜には前記第３のスイッチング素子のドレイン電極およびソース電極のうち他方が接続されているとともに、前記第４のスイッチング素子のドレイン電極およびソース電極のうち他方が接続されていることを特徴とするものである。
【００１１】
手段４．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた各領域を画素領域とし、
これら各画素領域に、一方の側のゲート信号線からの走査信号により動作する多結晶Ｓｉからなる第1の薄膜トランジスタおよび第２の薄膜トランジスタと、第１のドレイン信号線から前記第１の薄膜トランジスタを介して映像信号が供給される第１の画素電極と、第２のドレイン信号線から前記第２の薄膜トランジスタを介して映像信号が供給される第２の画素電極と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第１の画素電極と接続された第３の薄膜トランジスタと、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第２の画素電極と接続された第４の薄膜トランジスタと、を備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、この反射膜には前記第３の薄膜トランジスタのドレイン電極およびソース電極のうち他方が接続されているとともに、前記第４の薄膜トランジスタのドレイン電極およびソース電極のうち他方が接続されていることを特徴とするものである。
【００１２】
手段５．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた各領域を画素領域とし、
これら各画素領域に、一方の側のゲート信号線からの走査信号により動作する第1のスイッチング素子および第２のスイッチング素子と、一方の側のドレイン信号線から前記第１のスイッチング素子を介して映像信号が供給される第１の画素電極と、共通信号線から前記第２のスイッチング素子を介して映像信号が供給される第２の画素電極と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第１の画素電極と接続された第３のスイッチング素子と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第２の画素電極と接続された第４のスイッチング素子と、を備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、この反射膜には前記第３のスイッチング素子のドレイン電極およびソース電極のうち他方が接続されているとともに、前記第４のスイッチング素子のドレイン電極およびソース電極のうち他方が接続されていることを特徴とするものである。
【００１３】
手段６．
本発明による液晶表示装置は、たとえば、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた各領域を画素領域とし、
これら各画素領域に、一方の側のゲート信号線からの走査信号により動作する多結晶Ｓｉからなる第1の薄膜トランジスタおよび第２の薄膜トランジスタと、一方の側のドレイン信号線から前記第１の薄膜トランジスタを介して映像信号が供給される第１の画素電極と、共通信号線から前記第２の薄膜トランジスタを介して映像信号が供給される第２の画素電極と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第１の画素電極と接続された多結晶Ｓｉからなる第３の薄膜トランジスタと、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第２の画素電極と接続された多結晶Ｓｉからなる第４の薄膜トランジスタと、を備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、この反射膜には前記第３の薄膜トランジスタのドレイン電極およびソース電極のうち他方が接続されているとともに、前記第４の薄膜トランジスタのドレイン電極およびソース電極のうち他方が接続されていることを特徴とするものである。
【００１４】
手段７．
本発明による液晶表示装置は、たとえば、手段１ないし６のうちいずれかの構成を前提として、反射膜は光透過も兼ねる反射膜として構成されていることを特徴とするものである。
【００１５】
手段８．
本発明による液晶表示装置は、たとえば、手段１ないし６のうちいずれかの構成を前提として、反射膜が形成された領域にその切欠きあるいは開口が設けられ、その切欠きあるいは開口部に該反射膜と電気的に接続された透光性の導電膜が形成されていることを特徴とするものである。
【００１６】
手段９．
本発明による液晶表示装置は、たとえば、手段１ないし８のうちいずれかの構成を前提として、反射膜に各画素領域のそれと共通に基準電圧信号が供給されることを特徴とするものである。
【００１７】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例１．
《等価回路》
図２は、本発明による液晶表示装置の一実施例を示す等価回路である。同図は等価回路であるが、実際の幾何学的配置に対応づけて描いている。
【００１８】
同図において、液晶を介して互いに対向配置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入されている。
【００１９】
シール材ＳＬによって囲まれた前記一方の透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在しｙ方向に並設されたゲート信号線ＧＬとy方向に延在しｘ方向に並設されたドレイン信号線ＤＬとが形成されている。
【００２０】
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた領域（たとえば図中丸印で囲まれた領域）は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ＡＲを構成するようになっている。
【００２１】
各画素領域には、図１に示すように、まず、ゲート信号線ＧＬにゲート電極が接続された第１の薄膜トランジスタＴＦＴ１と第２の薄膜トランジスタＴＦＴ２が形成されている。これら各薄膜トランジスタＴＦＴはそのいずれも多結晶Ｓｉ（poly-Si）からなる半導体層で形成されたものとなっている。
【００２２】
第１の薄膜トランジスタＴＦＴ１はそのドレイン電極が図中左側の第１のドレイン信号線ＤＬ１に接続され、そのソース電極は第１の画素電極ＰＸ１に接続されている。
【００２３】
同様に、第２の薄膜トランジスタＴＦＴ２はそのドレイン電極が図中右側の第２のドレイン信号線ＤＬ２に接続され、そのソース電極は第２の画素電極ＰＸ２に接続されている。
【００２４】
第１の画素電極ＰＸ１と第２の画素電極ＰＸ２はそれぞれ１方向（図ではｙ方向）に延在された帯状の複数の電極から構成され、それらは交互に配置されている。
【００２５】
複数からなる第１の各画素電極ＰＸ１はその一端側（図では上端）において共通に接続され、その全てが前記第１の薄膜トランジスタＴＦＴ１のソース電極と同電位になるように構成され、また、複数からなる第２の各画素電極ＰＸ２はその一端側（図では下端）において共通に接続され、その全てが前記第２の薄膜トランジスタＴＦＴ２のソース電極と同電位になるように構成されている。
【００２６】
第１の画素電極ＰＸ１と第２の画素電極ＰＸ２には、それぞれ第１の薄膜トランジスタＴＦＴ１を介してドレイン信号線ＤＬ１からの映像信号および第２の薄膜トランジスタＴＦＴ２を介してドレイン信号線ＤＬ２からの映像信号が供給され、これら各映像信号の電圧差に応じた第１の画素電極ＰＸ１と第２の画素電極ＰＸ２の間の電界によって液晶の光透過率が制御されるようになっている。
【００２７】
また、前記第１の画素電極ＰＸ１と第２の画素電極ＰＸ２が形成された領域、換言すれば、画素領域の周辺を除く中央の部分において、該第１の画素電極ＰＸ１と第２の画素電極ＰＸ２の下層に絶縁膜を介して反射膜ＲＥが形成されている。
【００２８】
この反射膜ＲＥは、前記第１および第２の各画素電極ＰＸによって光透過率の制御された液晶に入射された太陽光等の外来光を観察者側に反射させるための金属膜から構成され、この金属膜は他の画素領域のそれと同様に一定の基準電圧信号が供給されるようになっている。
【００２９】
前記ゲート信号線ＧＬのそれぞれの少なくとも一端は前記シール材ＳＬを超えて延在され、その延在端は垂直走査駆動回路Ｖに接続されている。この垂直走査駆動回路Ｖは透明基板ＳＵＢ１の上面に形成された多数の半導体装置およびこれら半導体装置を接続させる配線から構成され、該半導体装置はその半導体が多結晶Ｓｉ（poly-Ｓｉ）で形成されている。
【００３０】
同様に、前記ドレイン信号線ＤＬのそれぞれの一端は前記シール材ＳＬを超えて延在され、その延在端は映像信号駆動回路Ｈｅに接続されている。この映像信号駆動回路Ｈｅも透明基板ＳＵＢ１の上面に形成された多数の半導体装置およびこれら半導体装置を接続させる配線から構成され、該半導体装置はその半導体が多結晶Ｓｉ（poly-Ｓｉ）で形成されている。
【００３１】
なお、垂直走査駆動回路Ｖおよび映像信号駆動回路Ｈｅの各半導体装置はその構成が液晶表示部ＡＲにて形成される薄膜トランジスタＴＦＴとほぼ同様となっていることから、製造時においては該薄膜トランジスタＴＦＴと並行して形成されるのが通常となっている。
【００３２】
前記各ゲート信号線ＧＬは、垂直走査回路Ｖからの走査信号によって、その一つが順次選択されるようになっている。
また、前記各ドレイン信号線ＤＬのそれぞれには、映像信号駆動回路Ｈｅによって、前記ゲート信号線ＧＬの選択のタイミングに合わせて映像信号が供給されるようになっている。
【００３３】
このように構成された液晶表示装置は、反射膜に印加される基準電圧に対して、第１の画素電極ＰＸ１に供給される映像信号と第２の画素電極ＰＸ２に供給される映像信号は、それぞれ＋方向および−方向に絶対値が等しい信号で与えられ、それらの電圧差によって第１の画素電極ＰＸ１と第２の画素電極ＰＸ２との間に電界を生じせしめることができる。
【００３４】
このため、映像信号駆動回路Ｈｅからの映像信号の出力は従来の１／２で済み、その電力消費を少なくすることができる。
【００３５】
《画素の構成》
図３は、図１に示した等価回路に対応する画素の一実施例を示す平面図である。また、図４は図３のIV−IV線における断面図を示している。
【００３６】
図３において、まず、透明基板ＳＵＢ１の表面にて島状の領域として形成された多結晶Ｓｉ層ＰＳがある。この多結晶Ｓｉ層ＰＳは薄膜トランジスタＴＦＴ１、薄膜トランジスタＴＦＴ２を構成する半導体層となるものである。
【００３７】
そして、透明基板ＳＵＢ１の表面には該多結晶Ｓｉ層をも被って絶縁膜が形成されている。この絶縁膜は薄膜トランジスタＴＦＴのゲート絶縁膜としての機能を有するようになっている。
【００３８】
図中ｘ方向へ延在するゲート信号線ＧＬが形成され、このゲート信号線ＧＬの一部は前記多結晶Ｓｉ層ＰＳの中央を跨るようにして延在されている。この延在部は薄膜トランジスタＴＦＴ１、２のそれぞれのゲート電極ＧＴとして機能するものである。
【００３９】
そして、このゲート信号線ＧＬをも被って透明基板ＳＵＢ１の表面には絶縁膜が形成されている。この絶縁膜は後に説明するドレイン信号線ＤＬ１、２のゲート信号線ＧＬに対する層間絶縁膜としての機能を有するものである。
【００４０】
前記絶縁膜の上面にはｙ方向に延在するドレイン信号線ＤＬ１、２が形成されている。このドレイン信号線ＤＬ１、２は前記絶縁膜に予め形成されたコンタクトホールを通して前記薄膜トランジスタＴＦＴ１、２の各ドレイン領域に接続されるようになっている。
【００４１】
また、このドレイン信号線ＤＬ１、２の形成の際に同時に形成されるソース電極およびその延在部が形成されている。該ソース電極は前記絶縁膜に予め形成されたコンタクトホールを通して前記薄膜トランジスタＴＦＴ１、２の各ソース領域に接続されるようになっている。なお、前記延在部は後に説明する画素電極ＰＸとの接続を図るためのコンタクト部ＣＮとなるものである。
【００４２】
さらに、該ドレイン信号線ＤＬ１，２の形成の際に同時に形成される反射膜ＲＥが形成されている。この反射膜ＲＥはゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれる画素領域の周辺を除く中央部の全域に形成され、たとえば光反射効率の良好なＡｌあるいはその合金、Ａｇあるいはその合金が選定される。
【００４３】
また、この反射膜ＲＥは他の画素領域における反射膜ＲＥと共通に接続され、各画素領域に共通な基準電圧信号が印加されるようになっている。
【００４４】
なお、この反射膜ＲＥは、第１の画素電極ＰＸ１および第２の画素電極ＰＸ２からなる電極群の外周枠をはみ出る程度に形成するのが望ましい。ドレイン信号線ＤＬ１、２からの電気力線がこの反射膜ＲＥに終端させやすくでき、前記各画素電極ＰＸに終端させにくくできるからである。
【００４５】
ドレイン信号線ＤＬ、ソース電極、および反射膜ＲＥをも被って透明基板ＳＵＢ１の表面には絶縁膜ＩＮが形成され、この絶縁膜ＩＮの上面には画素電極ＰＸ１、２が形成されている。これら画素電極ＰＸ１、２は、それぞれ前記絶縁膜ＩＮに予め形成されたコンタクトホールを通して薄膜トランジスタＴＦＴ１、２のソース電極の延在部の一部に接続されている。
【００４６】
画素電極ＰＸ１、２をも被って透明基板ＳＵＢ１の表面には平坦化膜ＣＯが形成され、この平坦化膜ＣＯの表面には配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１はそれに直接に接触する液晶の分子の初期配向方向を決定づけるようになっている。
【００４７】
なお、液晶を介して対向配置される透明基板ＳＵ２の液晶側の面には配向膜ＯＲＩ２が形成され、液晶と反対側の面には位相差板ＰＨおよび偏光板ＰＯＬが順次貼付されている。
【００４８】
実施例２．
図５は、本発明による液晶表示装置の他の実施例を示す画素の等価回路で、図１に対応した図となっている。
また、図５は、図１と異なり、ドレイン信号線ＤＬに沿って形成された２個の画素を示している。
【００４９】
図１の場合と比較して異なる構成は、各画素領域内に第１の薄膜トランジスタＴＦＴ１、第２の薄膜トランジスタＴＦＴ２の他に、第３の薄膜トランジスタＴＦＴ３、第４の薄膜トランジスタＴＦＴ４が設けられている。
【００５０】
第３の薄膜トランジスタＴＦＴ３のゲート電極は、前記第１の薄膜トランジスタＴＦＴ１、第２の薄膜トランジスタＴＦＴ２が接続されるゲート信号線ＧＬと異なるゲート信号線ＧＬであって当該画素領域を画する他のゲート信号線ＧＬに接続され、そのドレイン電極およびソース電極のうち一方が第１の画素電極ＰＸ１に接続され他方が反射膜に接続されている。
【００５１】
同様に、第４の薄膜トランジスタＴＦＴ４のゲート電極も、前記第１の薄膜トランジスタＴＦＴ１、第２の薄膜トランジスタＴＦＴ２が接続されるゲート信号線ＧＬと異なるゲート信号線ＧＬであって当該画素領域を画する他のゲート信号線ＧＬに接続され、そのドレイン電極およびソース電極のうち一方が第２の画素電極ＰＸ２に接続され他方が前記反射膜に接続されている。
【００５２】
このような構成の画素において、第１の画素電極ＰＸ１、第２の画素電極ＰＸ２、反射膜の間の容量を考慮した等価回路を図６に示す。
図６において、第１の電極容量Ｃ１、第２の電極容量Ｃ２は、第１の画素電極ＰＸ１、第２の画素電極ＰＸ２、反射膜の間の容量を示している。
【００５３】
ゲート信号線ＧＬ（１）が選択されると、第３の薄膜トランジスタＴＦＴ３、第４の薄膜トランジスタＴＦＴ４がオン状態となり、第１の電極容量Ｃ１、第２の電極容量Ｃ２の電荷を放電する。
【００５４】
次に、該ゲート信号線ＧＬ（１）が非選択、ゲート信号線ＧＬ（２）が選択されると、第３の薄膜トランジスタＴＦＴ３、第４の薄膜トランジスタＴＦＴ４がオフ状態、第１の薄膜トランジスタＴＦＴ１、第２の薄膜トランジスタＴＦＴ２がオン状態になる。
【００５５】
これにより、第１の電極容量Ｃ１、第２の電極容量Ｃ２には、それぞれ、第１のドレイン信号線、第２のドレイン信号線からの映像信号によって充電がなされる。
【００５６】
このとき、第１の電極容量Ｃ１、第２の電極容量Ｃ２は直列接続されているので、前記反射膜が接続されるその接続点の電圧は、第１の画素電極ＰＸ１、第２の画素電極ＰＸ２のそれぞれの電圧値の平均した値となる。
【００５７】
このことから、前記反射膜の電圧は自動的に第１のドレイン信号線、第２のドレイン信号線のそれぞれに供給される映像信号の平均値に制御されることになる。
【００５８】
したがって、第１のドレイン信号線、第２のドレイン信号線のそれぞれに供給する映像信号は必ずしも逆極性である必要はなく、一方のドレイン信号線に基準信号（共通信号）を供給し、他方のドレイン信号線に該基準信号に対して電圧差を有する映像信号を供給することができる。このため、ドレイン信号線を駆動する映像信号駆動回路Ｈｅの信号出力は実施例１の１／２にすることができる。
【００５９】
実施例３．
図７は、本発明による液晶表示装置の他の実施例を示す画素の等価回路で、図５に対応した図となっている。
【００６０】
図５の場合と比較して異なる構成は、一方のドレイン信号線（図では第２のドレイン信号線）をなくし、それに接続されていた第２の薄膜トランジスタＴＦＴ２のドレイン電極を新たに形成した共通信号線ＣＬに接続していることにある。
【００６１】
そして、この共通信号線ＣＬは、この実施例では、ゲート信号線ＧＬに平行に走行するように形成されている。ドレイン信号線ＤＬのようにｙ方向に延在する信号線を減らして画素領域の開口率を向上させたい場合等に効果的となる。
【００６２】
実施例２の部分で説明したように、第３の薄膜トランジスタＴＦＴ３、第４の薄膜トランジスタＴＦＴ４を設けることにより、一方の信号線に基準信号（共通信号）を供給し、他方の信号線に該基準信号に対して電圧差を有する映像信号を供給することができるため、一方の信号線を共通信号線としたことに基づく。
【００６３】
実施例４．
図８は、本発明による液晶表示装置の他の実施例を示す構成図で、図４に対応した図となっている。
【００６４】
図４の場合と比較して異なる構成は、第１の画素電極ＰＸ１と第２の画素電極ＰＸ２が同一の層として形成されているのではなく、絶縁膜ＩＮ２を介して一方がその上層に他方が下層に形成されていることにある。このような構成であっても、同様の効果が得られることはいうまでもない。
【００６５】
実施例５．
上述した各実施例はいずれも反射型の液晶表示装置について説明したものである。
しかし、たとえば図４に示す構成図において、反射膜ＲＥを光反射および光透過を兼ねる半透過膜に置き換えて形成することにより、いわゆる半透過型の液晶表示装置を得ることができることからこのようにしてもよいことはいうまでもない。
また、このような構成は上述した他の実施例にも適用できることはもちろんである。
【００６６】
実施例６．
図９は、いわゆる部分透過の液晶表示装置の一実施例を示した構成図で、たとえば図３に対応した図となっている。
【００６７】
図９において、反射膜ＲＥを画素領域のたとえば上半分の領域にのみ形成し、残りの下半分の領域に前記反射膜ＲＥと電気的に接続されたたとえばＩＴＯ(Indium Tin Oxide)等の透光性の導電膜ＴＣＬを形成することにより、該反射膜ＲＥが形成された領域を光反射領域に透光性の導電膜ＴＣＬが形成された領域を光透過領域とすることができる。
【００６８】
この実施例の場合、透光性の導電膜ＴＣＬは反射膜ＲＥと同層に形成したものであるが、それらが電気的に接続されていれば絶縁膜を介してそれらが異層に形成されていてもよい。
【００６９】
この実施例は、画素領域を二分割してその一方を光反射領域とし他方を光透過領域としたものである。しかし、この分割の方法に任意であってもよく、たとえば光反射領域の中央に光透過領域が存在していても、また、その逆であってもよい。
また、このような構成は上述した他の実施例にも適用できることはもちろんである。
【００７０】
なお、上述した各実施例では、薄膜トランジスタの半導体層として多結晶Ｓｉを用いたものであるが、これに限定されることはなく、たとえばアモルファスＳｉ等であってもよいことはいうまでもない。
【００７１】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、低消費電力で駆動できるものが得られる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素の一実施例を示す等価回路である。
【図２】本発明による液晶表示装置の一実施例を示す等価回路である。
【図３】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図４】図３のIV−IVにおける断面図である。
【図５】本発明による液晶表示装置の画素の他の実施例を示す等価回路である。
【図６】図６の等価回路において特に容量を考慮した透過回路である。
【図７】本発明による液晶表示装置の画素の他の実施例を示す等価回路である。
【図８】本発明による液晶表示装置の画素の一実施例を示す断面図である。
【図９】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【符号の説明】
ＧＬ…ゲート信号線、ＤＬ１…第１のドレイン信号線、ＤＬ２…第２のドレイン信号線、ＰＸ１…第１の画素電極、ＰＸ２…第２の画素電極、ＴＦＴ１…第１の薄膜トランジスタ、ＴＦＴ２…第２の薄膜トランジスタ、ＴＦＴ３…第３の薄膜トランジスタ、ＴＦＴ４…第４の薄膜トランジスタ、ＲＥ…反射膜。
Claims (9)
- 液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域のそれぞれに、ゲート信号線からの走査信号により動作する第１のスイッチング素子および第２のスイッチング素子と、第１のドレイン信号線から前記第１のスイッチング素子を介して映像信号が供給される第１の画素電極と、第２のドレイン信号線から前記第２のスイッチング素子を介して映像信号が供給される第２の画素電極とを備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、
前記反射膜の電位は、前記第１の画素電極の電位と前記第２の画素電極の電位との平均値であることを特徴とする液晶表示装置。 - 液晶を介して対向配置される各基板のうち一方の基板の液晶側の画素領域のそれぞれに、ゲート信号線からの走査信号により動作する多結晶Ｓｉからなる第１の薄膜トランジスタおよび第２の薄膜トランジスタと、第１のドレイン信号線から前記第１の薄膜トランジスタを介して映像信号が供給される第１の画素電極と、第２のドレイン信号線から前記第２の薄膜トランジスタを介して映像信号が供給される第２の画素電極とを備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、
前記反射膜の電位は、前記第１の画素電極の電位と前記第２の画素電極の電位との平均値であることを特徴とする液晶表示装置。 - 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた各領域を画素領域とし、
これら各画素領域に、一方の側のゲート信号線からの走査信号により動作する第１のスイッチング素子および第２のスイッチング素子と、第１のドレイン信号線から前記第１のスイッチング素子を介して映像信号が供給される第１の画素電極と、第２のドレイン信号線から前記第２のスイッチング素子を介して映像信号が供給される第２の画素電極と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第１の画素電極と接続された第３のスイッチング素子と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第２の画素電極と接続された第４のスイッチング素子と、を備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、この反射膜には前記第３のスイッチング素子のドレイン電極およびソース電極のうち他方が接続されているとともに、前記第４のスイッチング素子のドレイン電極およびソース電極のうち他方が接続されていることを特徴とする液晶表示装置。 - 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた各領域を画素領域とし、
これら各画素領域に、一方の側のゲート信号線からの走査信号により動作する多結晶Ｓｉからなる第１の薄膜トランジスタおよび第２の薄膜トランジスタと、第１のドレイン信号線から前記第１の薄膜トランジスタを介して映像信号が供給される第１の画素電極と、第２のドレイン信号線から前記第２の薄膜トランジスタを介して映像信号が供給される第２の画素電極と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第１の画素電極と接続された第３の薄膜トランジスタと、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第２の画素電極と接続された第４の薄膜トランジスタと、を備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、この反射膜には前記第３の薄膜トランジスタのドレイン電極およびソース電極のうち他方が接続されているとともに、前記第４の薄膜トランジスタのドレイン電極およびソース電極のうち他方が接続されていることを特徴とする液晶表示装置。 - 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた各領域を画素領域とし、
これら各画素領域に、一方の側のゲート信号線からの走査信号により動作する第１のスイッチング素子および第２のスイッチング素子と、一方の側のドレイン信号線から前記第１のスイッチング素子を介して映像信号が供給される第１の画素電極と、共通信号線から前記第２のスイッチング素子を介して映像信号が供給される第２の画素電極と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第１の画素電極と接続された第３のスイッチング素子と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第２の画素電極と接続された第４のスイッチング素子と、を備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、この反射膜には前記第３のスイッチング素子のドレイン電極およびソース電極のうち他方が接続されているとともに、前記第４のスイッチング素子のドレイン電極およびソース電極のうち他方が接続されていることを特徴とする液晶表示装置。 - 液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、並設された複数のゲート信号線とこれらゲート信号線に交差して並設された複数のドレイン信号線で囲まれた各領域を画素領域とし、
これら各画素領域に、一方の側のゲート信号線からの走査信号により動作する多結晶Ｓｉからなる第１の薄膜トランジスタおよび第２の薄膜トランジスタと、一方の側のドレイン信号線から前記第１の薄膜トランジスタを介して映像信号が供給される第１の画素電極と、共通信号線から前記第２の薄膜トランジスタを介して映像信号が供給される第２の画素電極と、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第１の画素電極と接続された多結晶Ｓｉからなる第３の薄膜トランジスタと、
前記一方の側のゲート信号線と異なるゲート信号線であって当該画素領域を画する他のゲート信号線にゲート電極が接続されドレイン電極およびソース電極のうち一方が前記第２の画素電極と接続された多結晶Ｓｉからなる第４の薄膜トランジスタと、を備えるとともに、
少なくとも前記第１および第２の各画素電極よりも一方の基板側に該第１および第２の各画素電極と絶縁されて反射膜を備え、この反射膜には前記第３の薄膜トランジスタのドレイン電極およびソース電極のうち他方が接続されているとともに、前記第４の薄膜トランジスタのドレイン電極およびソース電極のうち他方が接続されていることを特徴とする液晶表示装置。 - 反射膜は光透過も兼ねる反射膜として構成されていることを特徴とする請求項１ないし６のうちいずれか記載の液晶表示装置。
- 反射膜が形成された領域にその切欠きあるいは開口が設けられ、その切欠きあるいは開口部に該反射膜と電気的に接続された透光性の導電膜が形成されていることを特徴とする請求項１ないし６のうちいずれか記載の液晶表示装置。
- 反射膜に各画素領域のそれと共通に基準電圧信号が供給されることを特徴とする請求項１ないし８のうちいずれか記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352010A JP3920630B2 (ja) | 2001-11-16 | 2001-11-16 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352010A JP3920630B2 (ja) | 2001-11-16 | 2001-11-16 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003149664A JP2003149664A (ja) | 2003-05-21 |
| JP3920630B2 true JP3920630B2 (ja) | 2007-05-30 |
Family
ID=19164242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001352010A Expired - Fee Related JP3920630B2 (ja) | 2001-11-16 | 2001-11-16 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3920630B2 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7924384B2 (en) | 2003-07-14 | 2011-04-12 | Hitachi Displays, Ltd. | Display device |
| US7206048B2 (en) | 2003-08-13 | 2007-04-17 | Samsung Electronics Co., Ltd. | Liquid crystal display and panel therefor |
| KR101122226B1 (ko) * | 2003-08-14 | 2012-03-21 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
| US7468719B2 (en) * | 2004-02-09 | 2008-12-23 | Advanced Lcd Technologies Development Center Co., Ltd. | Liquid crystal pixel memory, liquid crystal display, and methods of driving the same |
| US7425940B2 (en) | 2004-02-09 | 2008-09-16 | Advanced Lcd Technologies Development Center Co., Ltd. | Liquid crystal pixel memory, liquid crystal display, and methods of driving the same |
| KR101003623B1 (ko) * | 2004-12-31 | 2010-12-23 | 엘지디스플레이 주식회사 | 횡전계 모드 액정표시장치 |
| KR101182557B1 (ko) * | 2005-06-24 | 2012-10-02 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP2007139934A (ja) * | 2005-11-16 | 2007-06-07 | Hitachi Displays Ltd | 液晶表示装置 |
| KR101247113B1 (ko) * | 2005-11-22 | 2013-04-01 | 삼성디스플레이 주식회사 | 표시장치 |
| CN102331639A (zh) * | 2005-12-05 | 2012-01-25 | 株式会社半导体能源研究所 | 液晶显示器 |
| JP4637815B2 (ja) * | 2005-12-05 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び電子機器 |
| EP1793266B1 (en) | 2005-12-05 | 2017-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration |
| KR100848210B1 (ko) * | 2006-01-13 | 2008-07-24 | 가부시키가이샤 히타치 디스프레이즈 | 표시 장치 |
| WO2008004353A1 (fr) | 2006-07-07 | 2008-01-10 | Sharp Kabushiki Kaisha | Dispositif d'affichage |
| WO2008010333A1 (fr) | 2006-07-21 | 2008-01-24 | Sharp Kabushiki Kaisha | Dispositif d'affichage |
| WO2008015815A1 (fr) * | 2006-08-02 | 2008-02-07 | Sharp Kabushiki Kaisha | Dispositif d'affichage |
| KR101267496B1 (ko) | 2006-08-09 | 2013-05-31 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP5026162B2 (ja) * | 2007-06-21 | 2012-09-12 | 株式会社ジャパンディスプレイイースト | 液晶表示装置 |
| JP5154298B2 (ja) * | 2007-08-01 | 2013-02-27 | 株式会社ジャパンディスプレイウェスト | 液晶表示パネル、その製造方法 |
| KR101430639B1 (ko) * | 2008-03-17 | 2014-08-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 표시 장치 |
| JP2008209941A (ja) * | 2008-04-03 | 2008-09-11 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
| KR101480006B1 (ko) * | 2008-04-14 | 2015-01-13 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101538320B1 (ko) * | 2008-04-23 | 2015-07-23 | 삼성디스플레이 주식회사 | 표시 장치 |
| US8760479B2 (en) | 2008-06-16 | 2014-06-24 | Samsung Display Co., Ltd. | Liquid crystal display |
| KR101494737B1 (ko) * | 2008-07-08 | 2015-02-23 | 삼성디스플레이 주식회사 | 표시기판, 이의 제조방법 및 이를 갖는 액정표시장치 |
| JP2010060857A (ja) * | 2008-09-04 | 2010-03-18 | Hitachi Displays Ltd | 液晶表示装置 |
| KR101518325B1 (ko) | 2008-12-18 | 2015-05-11 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP2010230888A (ja) * | 2009-03-26 | 2010-10-14 | Seiko Epson Corp | 電気光学装置および電子機器 |
| TWI396918B (zh) * | 2009-09-03 | 2013-05-21 | Chunghwa Picture Tubes Ltd | 畫素陣列 |
| KR101733150B1 (ko) | 2010-03-05 | 2017-05-25 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP4629152B2 (ja) * | 2010-03-10 | 2011-02-09 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| KR101112561B1 (ko) | 2010-06-10 | 2012-02-16 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101189280B1 (ko) | 2010-07-05 | 2012-10-15 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR101320108B1 (ko) * | 2010-10-26 | 2013-10-18 | 엘지디스플레이 주식회사 | 고투과 수평 전계형 액정표시장치 |
| KR101337254B1 (ko) | 2012-01-31 | 2013-12-16 | 삼성디스플레이 주식회사 | 표시 장치 |
| WO2016031638A1 (ja) * | 2014-08-25 | 2016-03-03 | シャープ株式会社 | 液晶表示装置 |
| CN104730783A (zh) | 2015-04-10 | 2015-06-24 | 合肥京东方光电科技有限公司 | 一种阵列基板及其驱动方法和显示装置 |
-
2001
- 2001-11-16 JP JP2001352010A patent/JP3920630B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003149664A (ja) | 2003-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3920630B2 (ja) | 液晶表示装置 | |
| TWI391728B (zh) | 四色液晶顯示器 | |
| JP4953416B2 (ja) | 液晶表示装置 | |
| KR100533802B1 (ko) | 액정 패널용 기판, 액정 패널 및 이것을 사용한 전자기기및 액정 패널용 기판의 제조 방법 | |
| US6636286B1 (en) | Transflective liquid crystal display device having reflective and transparent pixel electrodes | |
| JP4813164B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| US8049699B2 (en) | Liquid crystal display apparatus having storage electrodes overlapping only some sub-pixels | |
| JP3406515B2 (ja) | 液晶表示装置 | |
| WO2005006068A1 (ja) | 表示装置 | |
| US20060221277A1 (en) | Transreflective liquid crystal display | |
| JP2003207795A (ja) | 液晶表示装置 | |
| JP2003195330A (ja) | 液晶表示装置 | |
| US8723901B2 (en) | Liquid crystal display and method of driving the same | |
| JP3792579B2 (ja) | 液晶表示装置 | |
| JP2003207794A (ja) | アクティブマトリクス型表示装置 | |
| JP3775071B2 (ja) | 電気光学装置用基板、電気光学装置及び電気光学装置の製造方法、ならびに電気光学装置を用いた電子機器 | |
| US20170176829A1 (en) | Liquid crystal display apparatus | |
| JP2005148745A (ja) | アレイ基板、その製造方法及びこれを有する液晶表示装置 | |
| KR20090105151A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP3399869B2 (ja) | 液晶表示装置 | |
| JP3953338B2 (ja) | 液晶表示装置 | |
| KR20050054542A (ko) | 반투과형 액정표시장치 | |
| JP2002323704A (ja) | 液晶表示装置 | |
| JPH1010556A (ja) | 液晶表示装置 | |
| JP4025059B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |